JP2006061630A - 指紋検出装置および指紋検出装置の製造方法 - Google Patents

Abstract

【課題】指紋検出素子の高密度化により指紋検出精度を向上させるるとともに、製造コストを抑えることを課題とする。
【解決手段】複数の指紋検出素子並びに各指紋検出素子に接続された配線を基板上に積層した指紋検出部を有し、指紋検出部に指が載置された際に指紋の山部と谷部の伝熱特性に基づいて指紋を検出する指紋検出装置において、指紋検出素子を、アモルファス半導体またはマイクロクリスタル半導体を材料とする膜を積層させたｐｉｎダイオード、あるいは、アモルファス半導体またはマイクロクリスタル半導体と金属とを材料とする膜を積層させたショットキーダイオードにより構成する。
【選択図】 図２

Description

本発明は、複数の指紋検出素子並びに各指紋検出素子に接続された配線を基板上に積層した指紋検出部を有し、前記指紋検出部に指が載置された際に指紋の山部と谷部の伝熱特性に基づいて指紋画像を検出する指紋検出装置および指紋検出装置の製造方法に関し、特に、指紋検出素子の高密度化により指紋検出精度を向上させることができるとともに、製造コストを抑えることができる指紋検出装置および指紋検出装置の製造方法に関する。

従来、温度を検出する複数の検出部材を加熱し、各検出部材の温度変化を供給熱量と比較して熱損失を測定し、その熱損失に基づいて指紋画像を形成する熱伝導式指紋センサが知られている。

この熱伝導式指紋センサにおいては、かかる検出部材の材料として結晶シリコンが用いられることが一般的であった。特許文献１には、検出部材の材料として、単結晶シリコンまたは多結晶シリコン（ポリシリコン）を用いた指紋検出装置が開示されている。

たとえば、検出部材の材料としてポリシリコン（以下「ｐ−Ｓｉ」と言う）膜を用いた場合、各検出部材内に、ヒータと温度センサの役割を兼ねた高抵抗部と、他の検出素子への電流の逆流を防止するためのｐｎ接合部（ダイオード）とを形成することにより、ヒータ、温度センサおよび逆電流防止用整流素子の役割を兼ねた検出部材を形成することができる。

特開２０００−９７６９０号公報

しかしながら、検出部材の材料としてｐ−Ｓｉを用いた場合、ヒータの役割を担う高抵抗部は、十分な発熱量を確保するために所定の面積を確保する必要があり、さらに、高抵抗部とｐｎ接合部とはｐ−Ｓｉ膜上に並置された状態で形成されるため、検出部材を高密度に配設することが容易ではなかった。すなわち、検出部材の高密度化により指紋検出の精度を向上させることが容易ではないという問題点があった。

また、ｐ−Ｓｉを材料とした検出部材に高抵抗部とｐｎ接合部を形成するためには、各部位の形成毎に、フォトリソグラフィー工程におけるレジスト形成、各種イオン注入およびレジスト除去を含むイオン注入工程をおこなう必要があった。しかしながら、このイオン注入工程が、検出部製造の全工程のうち半分程度を占めていたため、製造コストがかさむという問題点もあった。

この発明は、上記課題（問題点）に鑑みてなされたものであり、検出部材の高密度化により指紋検出精度を向上させるとともに、かかる検出部材を含む装置の製造コストを抑えることができる指紋検出装置および指紋検出装置の製造方法を提供することを目的とする。

上述した課題を解決し、目的を達成するために、請求項１の発明に係る指紋検出装置は、複数の指紋検出素子並びに各指紋検出素子に接続された配線を基板上に積層した指紋検出部を有し、前記指紋検出部に指が載置された際に指紋の山部と谷部の伝熱特性に基づいて指紋を検出する指紋検出装置において、前記指紋検出素子は、ヒータ、温度センサおよび整流素子の機能を併せ持つことを特徴とする。

また、請求項２の発明に係る指紋検出装置は、請求項１の発明において、前記指紋検出素子は、アモルファス半導体層またはマイクロクリスタル半導体層を積層したものであることを特徴とする。

また、請求項３の発明に係る指紋検出装置は、請求項１の発明において、アモルファス半導体層およびマイクロクリスタル半導体層を積層したものであることを特徴とする。

また、請求項４の発明に係る指紋検出装置は、請求項２または３の発明において、前記指紋検出素子は、ｐ型領域層、ｉ型領域層およびｎ型領域層から構成されるｐｉｎダイオードであることを特徴とする。

また、請求項５の発明に係る指紋検出装置は、請求項２の発明において、前記指紋検出素子は、ｐ型領域層またはｎ型領域層と、金属層とから構成されるショットキーダイオードであることを特徴とする。

また、請求項６の発明に係る指紋検出装置は、請求項２または３の発明において、前記指紋検出素子は、ｐ型領域層またはｎ型領域層と、金属層およびｉ型領域層とから構成されるショットキーダイオードであることを特徴とする。

また、請求項７の発明に係る指紋検出装置は、請求項５または６の発明において、前記指紋検出素子は、前記金属層を含まず、該金属層のかわりに前記配線を用いてショットキーダイオードを構成することを特徴とする。

また、請求項８の発明に係る指紋検出装置の製造方法は、複数の指紋検出素子並びに各指紋検出素子に接続された配線を基板上に積層した指紋検出部を有し、前記指紋検出部に指が載置された際に指紋の山部と谷部の伝熱特性に基づいて指紋を検出する指紋検出装置の製造方法において、ヒータ、温度センサおよび整流素子の機能を併せ持つ前記指紋検出素子を形成する検出素子形成工程を含んだことを特徴とする。

また、請求項９の発明に係る指紋検出装置の製造方法は、請求項８の発明において、前記検出素子形成工程は、アモルファス半導体層またはマイクロクリスタル半導体層を成膜する工程を含んだことを特徴とする。

また、請求項１０の発明に係る指紋検出装置の製造方法は、請求項８の発明において、前記検出素子形成工程は、アモルファス半導体層およびマイクロクリスタル半導体層を成膜する工程を含んだことを特徴とする。

また、請求項１１の発明に係る指紋検出装置の製造方法は、請求項９または１０の発明において、前記検出素子形成工程は、ｐ型領域層、ｉ型領域層およびｎ型領域層を成膜する工程を含んだことを特徴とする。

また、請求項１２の発明に係る指紋検出装置の製造方法は、請求項９の発明において、前記検出素子形成工程は、ｐ型領域層またはｎ型領域層と、金属層とを成膜する工程を含んだことを特徴とする。

また、請求項１３の発明に係る指紋検出装置の製造方法は、請求項９または１０の発明において、前記検出素子形成工程は、ｐ型領域層またはｎ型領域層と、金属層およびｉ型領域層とを成膜する工程を含んだことを特徴とする。

また、請求項１４の発明に係る指紋検出装置の製造方法は、請求項１２または１３の発明において、前記検出素子形成工程は、前記金属層を成膜する工程を含まないことを特徴とする。

請求項１の発明によれば、前記指紋検出素子は、ヒータ、温度センサおよび整流素子の機能を併せ持つよう構成したので、指紋検出素子を上下の配線で挟みこむことにより配線形状の自由度を高めるとともに、指紋検出素子自体の基板上への投影面積を小さくすることができるので、指紋検出素子の高密度化により高精度な指紋データを取得可能であり、さらに、製造工程の簡略化により低コストな指紋検出装置を得ることができるという効果を奏する。

また、請求項２の発明によれば、指紋検出素子は、アモルファス半導体層またはマイクロクリスタル半導体層を積層したものとして構成したので、アモルファス半導体層あるいはマイクロクリスタル半導体層からなる検出素子は基板上への投影面積を小さくすることができ指紋検出素子の高密度化により高精度な指紋データを取得可能であり、さらに、製造工程の簡略化により低コストな指紋検出装置を得ることができるという効果を奏する。

また、請求項３の発明によれば、指紋検出素子は、アモルファス半導体層およびマイクロクリスタル半導体層を積層したものとして構成したので、アモルファス半導体層とマイクロクリスタル半導体層とを混在させた検出素子は基板上への投影面積を小さくすることができ指紋検出素子の高密度化により、高精度な指紋データを取得可能であり、さらに、製造工程の簡略化により低コストな指紋検出装置を得ることができるという効果を奏する。

また、請求項４の発明によれば、指紋検出素子は、ｐ型領域層、ｉ型領域層およびｎ型領域層から構成されるｐｉｎダイオードであるよう構成したので、指紋検出素子を上下の配線で挟みこむことにより配線形状の自由度を高めるとともに、少ない面積で十分に発熱するｐｉｎダイオードの発熱特性により、指紋検出素子自体の基板上への投影面積を小さくすることができるので、指紋検出素子の高密度化により高精度な指紋データを取得可能であり、さらに、製造工程の簡略化により低コストな指紋検出装置を得ることができるという効果を奏する。

また、請求項５の発明によれば、指紋検出素子は、ｐ型領域層またはｎ型領域層と、金属層とから構成されるショットキーダイオードであるよう構成したので、指紋検出素子を上下の配線で挟みこむことにより配線形状の自由度を高めるとともに、少ない面積で十分に発熱するショットキーダイオードの発熱特性により、指紋検出素子自体の基板上への投影面積を小さくすることができるので、指紋検出素子の高密度化により高精度な指紋データを取得可能であり、さらに、製造工程の簡略化により低コストな指紋検出装置を得ることができるという効果を奏する。

また、請求項６の発明によれば、指紋検出素子は、ｐ型領域層またはｎ型領域層と、金属層およびｉ型領域層とから構成されるショットキーダイオードであるよう構成したので、指紋検出素子を上下の配線で挟みこむことにより配線形状の自由度を高めるとともに、少ない面積で十分に発熱するショットキーダイオードの発熱特性により、指紋検出素子自体の基板上への投影面積を小さくすることができるので、指紋検出素子の高密度化により高精度な指紋データを取得可能であり、さらに、製造工程の簡略化により低コストな指紋検出装置を得ることができるという効果を奏する。

また、請求項７の発明によれば、指紋検出素子は、金属層を含まず、金属層のかわりに配線を用いてショットキーダイオードを構成したので、より簡易にショットキーダイオードの機能を有する指紋検出素子を形成することができ、少ない面積で十分に発熱するショットキーダイオードの発熱特性により、指紋検出素子自体の基板上への投影面積を小さくすることができるので、指紋検出素子の高密度化により高精度な指紋データを取得可能であり、さらに、製造工程の簡略化により低コストな指紋検出装置を得ることができるという効果を奏する。

また、請求項８の発明によれば、ヒータ、温度センサおよび整流素子の機能を併せ持つ指紋検出素子を形成する検出素子形成工程を含むよう構成したので、製造工程を簡略化して製造コストを引き下げることができるという効果を奏する。

また、請求項９の発明によれば、検出素子形成工程は、アモルファス半導体層またはマイクロクリスタル半導体層を成膜する工程を含むよう構成したので、製造工程を簡略化して製造コストを引き下げることができるという効果を奏する。

また、請求項１０の発明によれば、検出素子形成工程は、アモルファス半導体層およびマイクロクリスタル半導体層を成膜する工程を含むよう構成したので、製造工程を簡略化して製造コストを引き下げることができるという効果を奏する。

また、請求項１１の発明によれば、検出素子形成工程は、ｐ型領域層、ｉ型領域層およびｎ型領域層を成膜する工程を含むよう構成したので、各層の積層によりｐｉｎダイオードからなる検出素子を形成することにより、製造工程を簡略化して製造コストを引き下げることができるという効果を奏する。

また、請求項１２の発明によれば、検出素子形成工程は、ｐ型領域層またはｎ型領域層と、金属層とを成膜する工程を含むよう構成したので、各層の積層によりショットキーダイオードからなる検出素子を形成することにより、製造工程を簡略化して製造コストを引き下げることができるという効果を奏する。

また、請求項１３の発明によれば、検出素子形成工程は、ｐ型領域層またはｎ型領域層と、金属層およびｉ型領域層とを成膜する工程を含むよう構成したので、各層の積層によりショットキーダイオードからなる検出素子を形成することにより、製造工程を簡略化して製造コストを引き下げることができるという効果を奏する。

また、請求項１４の発明によれば、検出素子形成工程は、金属層を成膜する工程を含まないよう構成したので、金属層を含まない検出素子と配線とからショットキーダイオードを形成することにより金属層の成膜工程が不要となり、製造工程を簡略化して製造コストを引き下げることができるという効果を奏する。

以下に添付図面を参照して、本発明に係る指紋検出装置および指紋検出装置の製造方法の好適な実施例を説明する。

図１は、本実施例に係る指紋検出装置の構成を説明する説明図である。同図に示すように、この指紋検出装置１は、指紋画像を検出する指紋検出部１０と、信号処理をおこなう信号処理部２０と、指紋検出部１０の配線に電圧を印加する駆動部２１とを有する。

ここで、この指紋検出装置１は、熱伝導式による指紋検出装置である。具体的には、指紋検出部１０の内部にマトリックス状に、複数のヒータと、複数の温度センサと、複数の逆電流防止用整流素子とを形成し、ヒータをラインごとに順次加熱して、整流素子により他のラインのヒータ誤作動を防止しつつ、加熱直後の温度上昇を複数の温度センサで検出することにより指紋画像を得るようにしたものである。

すなわち、指紋の凸部が温度センサ上に存在する場合、ヒータによって与えられた熱が凸部に大きく流出する。一方、指紋の凹部が温度センサ上に存在する場合には、熱伝導性の低い空気層を介しているため、ヒータによって与えられた熱が指に流出しにくくなる。これらの流出熱の大小に基づいた温度差を温度センサが検出することにより指の凹凸である指紋を検出することになる。

ところで、本実施例に係る指紋検出部１０は、アモルファス半導体および／またはマイクロクリスタル半導体を材料とする膜を積層させたｐｉｎダイオード、あるいは、アモルファス半導体および／またはマイクロクリスタル半導体を材料とする膜と金属を材料とする膜とを積層させたショットキーダイオードにより、ヒータ、温度センサおよび整流素子の役割を兼ねた検出素子を構成した点に特徴がある。この検出素子は、指紋検出部１０の表面への投影面積が小さいため、かかる検出素子を高密度に配設することにより指紋検出精度を向上させることができる。また、かかる検出素子の製造方法は簡便であるため指紋検出装置１の製造コストを抑えることができる。

ここで、アモルファス半導体は、非結晶半導体とも呼ばれる半導体であり、アモルファスシリコン（以下「ａ−Ｓｉ」と言う）が一般的である。なお、ａ−Ｓｉ以外のアモルファス半導体としては、アモルファスシリコンカーボン（ａ−ＳｉＣ）等がある。また、マイクロクリスタル半導体は、マイクロクリスタルシリコン（以下「μｃ−Ｓｉ」と言う）等の微結晶半導体を指す。このμｃ−Ｓｉは、６０〜１００Åの島状結晶領域とａ−Ｓｉとの混合層である。以下では、アモルファス半導体としてａ−Ｓｉを用い、マイクロクリスタル半導体としてμｃ−Ｓｉを用いた場合について説明することとする。

次に、図１に示した指紋検出装置１の構造についてさらに具体的に説明する。図２は、図１に示した指紋検出部１０の正面および断面構造と、検出素子１１１の断面構造とを説明する説明図である。この正面図では、断面図に示している基板１００、絶縁膜１１３および保護膜１１４は簡略化のため示していない。ここでは、指紋検出部１０を薄膜のパターンニングプロセスにより形成する場合について説明する。

同図に示すように、この指紋検出部１０は、基板１００、検出素子１１１、配線１１２ａ、配線１１２ｂ、絶縁膜１１３および保護膜１１４を有する。そして、かかる指紋検出部１０は、基板１００上に、配線１１２ａ、検出素子１１１、絶縁膜１１３、配線１１２ｂ、保護膜１１４を次々と積層させることにより形成される。

かかる指紋検出部１０は、ａ−Ｓｉおよび／またはμｃ−Ｓｉを材料とする膜を積層させたｐｉｎダイオード、あるいは、ａ−Ｓｉおよび／またはμｃ−Ｓｉと金属とを材料とする膜を積層させたショットキーダイオードにより検出素子１１１を構成した点に特徴がある。このように、本実施例に係る指紋検出部１０は、半導体膜などの薄膜を積層させることによりヒータ、温度センサおよび整流素子の機能を併せ持つ検出素子１１１を構成するので、各素子の基板１００に対する投影面積を小さくすることができる。すなわち、単位面積あたりの素子数を多くすることができるため、センサ画素の高密度化により高精度な指紋データを取得することが可能となる。

ｐｉｎダイオードあるいはショットキーダイオードは、所定の電圧を印加して順電流を流すと発熱するため、ヒータとしての役割を担うとともに、温度の上昇に伴い電流量が増加する負の抵抗温度特性を有するため温度センサとしての役割をも担う。さらに、ｐｉｎダイオードあるいはショットキーダイオードは、ダイオードの特性上、当然に整流作用を有するため整流素子としての役割をも担う。このように、かかる検出素子１１１単体で、ヒータ、温度センサおよび整流素子の役割を兼ねることができる。

なお、ａ−Ｓｉあるいはμｃ−Ｓｉは、光電特性に優れていることから光エネルギーを電気エネルギーに変える太陽電池や、ＴＦＴ（Thin Film Transistor）液晶などの材料として用いられている。このように、ａ−Ｓｉあるいはμｃ−Ｓｉは、光照射により電流を取り出したり、微弱電流を通電するデバイスの材料として用いられたりすることは通常であったが、発熱を目的としたヒータの材料として用いられることは一般的ではなかった。

検出素子１１１の拡大図（図２右側）に示したように、検出素子１１１は、下部配線１１２ａおよび上部配線１１２ｂに挟まれており、通電により発熱する。上述したように、この検出素子１１１は、ａ−Ｓｉおよび／またはμｃ−Ｓｉを材料とする膜を積層させたｐｉｎダイオード、あるいは、ａ−Ｓｉおよび／またはμｃ−Ｓｉと金属とを材料とする膜を積層させたショットキーダイオードにより構成される。ここで、図３〜図５を用いて、かかる検出素子１１１のバリエーションについて説明しておく。

図３は、図２に示した検出素子１１１をｐｉｎダイオードで構成した場合の断面構造を説明するための説明図である。同図に示すように、検出素子１１１ａは、下部配線１１２ａの上部に、ｐ型領域層、ｉ型領域層およびｎ型領域層を次々と積層させることにより形成される。各領域層の材料は、ａ−Ｓｉあるいはμｃ−Ｓｉのどちらを用いることとしてもよく、たとえば、ｐ型領域層にのみａ−Ｓｉを用い、他の領域層にはμｃ−Ｓｉを用いることとしてもよい。なお、各領域層の積層の順序を逆にすれば、検出素子１１１ｂを形成することができる。

図４は、図２に示した検出素子１１１をショットキーダイオードで構成した場合の断面構造を説明するための説明図である。同図に示すように、ショットキーダイオードは、ｐ型領域層などの半導体膜と、Ｍｅｔａｌ膜（金属膜）とをショットキー接触させることにより形成される。なお、各領域層の材料として、ａ−Ｓｉあるいはμｃ−Ｓｉのどちらを用いてもよい点は、上述したｐｉｎダイオードの場合と同様である。

検出素子１１１ｃは、下部配線１１２ａの上部に、ｐ型領域層およびｉ型領域層を積層させ、このｉ型領域層に金属膜をショットキー接触するよう積層させることにより形成される。なお、下部配線１１２ａとｐ型領域層との接触、ｉ型領域層と上部配線１１２ｂとの接触は、いずれもオーミック接触である。なお、以下の説明において、「ショットキー接触」と明記していない半導体膜と金属膜との接触は、オーミック接触であるものとする。

検出素子１１１ｄは、下部配線１１２ａの上部に、金属膜を積層させ、この金属膜にｉ型領域層をショットキー接触するよう積層させ、さらに、ｐ型領域層を積層させることにより形成したものである。また、検出素子１１１ｅおよび検出素子１１１ｆは、検出素子１１１ｃおよび検出素子１１１ｄのｉ型領域層を省いたものであり、ｐ型領域層と金属膜との接触はショットキー接触である。

また、検出素子１１１ｇ、検出素子１１１ｈ、検出素子１１１ｉおよび検出素子１１１ｊは、それぞれ、検出素子１１１ｃ、検出素子１１１ｄ、検出素子１１１ｅおよび検出素子１１１ｆのｐ型領域層をｎ型領域層に置き換えたものである。

図５は、図４に示した検出素子を金属膜なしの構成とした場合の断面構造を説明するための説明図である。図４に示した検出素子１１１ｃ〜検出素子１１１ｊは、検出素子内部の各領域層とショットキー接触する金属膜をそれぞれ含んでいた。しかしながら、金属膜を含まない検出素子と、下部配線１１２ａあるいは上部配線１１２ｂとをショットキー接触させることとすれば、かかる金属膜を省略することができる。

たとえば、検出素子１１１ｋは、下部配線１１２ａの上部にｐ型領域層およびｉ型領域層を次々と積層させたものである。この検出素子１１１ｋの上部に、上部配線１１２ｂをショットキー接触するよう積層させると、図４に示した検出素子１１１ｃと同様のショットキーダイオードを形成することができる。同様に、図５に示した検出素子１１１ｌ〜１１１ｒと、下部配線１１２ａあるいは上部配線１１２ｂとをショットキー接触させるよう積層させると、図４に示した検出素子１１１ｄ〜検出素子１１１ｊと同様のショットキーダイオードを形成することができる。

このように、本実施例に係る指紋検出部１０は、ヒータ、温度センサおよび整流素子の役割を兼ねた検出素子１１１を上下の配線（配線１１２ａおよび１１２ｂ）で挟みこんだシンプルな構成をとる。

この指紋検出部１０の各構成部を形成する場合には、以下のような材料を用いる。まず、基板１００には、石英、ガラス、ポリイミド、アルミナ、セラミックス、サファイアなどの低熱伝導性材料が用いられる。

また、検出素子１１１の材料には、ａ−Ｓｉ、μｃ−Ｓｉおよび各種金属が用いられる。具体的には、検出素子１１１をｐｉｎダイオードで構成する場合には、ａ−Ｓｉやμｃ−Ｓｉが用いられ、ショットキーダイオードで構成する場合には、ａ−Ｓｉやμｃ−Ｓｉと各種金属とが用いられる。なお、ｐ型領域層とショットキーダイオードを形成する金属材料としては、アルミニウム、チタン、ニッケル、クロム、銅などがあり、ｎ型領域層とショットキーダイオードを形成する金属材料としては、金、プラチナ、パラジウム、スズなどがある。

配線１１２ａおよび配線１１２ｂを形成する材料は、それらが発する熱による指紋検出精度の低下を防ぐため、検出素子１１１の抵抗値よりも二桁以上小さい配線抵抗値となるものが望ましい。具体的には、配線１１２ａおよび配線１１２ｂには、銀、銅、アルミニウム、クロム、酸化スズ、酸化亜鉛、ＩＴＯ（Indium Tin Oxide）などの導電性材料が用いられる。なお、金属膜を省いた検出素子１１１（図５に示した１１１ｋ〜１１１ｒ）とショットキーダイオードを形成する場合には、検出素子１１１をショットキーダイオードで構成した場合と同様の金属材料が用いられる。

絶縁膜１１３および保護膜１１４には、酸化珪素、窒化珪素、ダイヤモンド、非導電性ダイヤモンドライクカーボン、酸化タンタル、酸化アルミニウムなどの絶縁性材料が用いられる。

特に、この指紋検出装置１を携帯電話などの情報機器のディスプレイ上に配設する場合には、指紋検出部１０全体を透明化するために、以下のような材料を用いる。まず、基板１００には、石英、ガラス、サファイアなどの透明性材料が用いられる。

検出素子１１１に用いられる、約１μｍ程度の薄膜のａ−Ｓｉやμｃ−Ｓｉは褐色透明材料である。しかしながら、かかる検出素子１１１を微小・細線パターンとしてマトリックス状に配置することにより、指紋検出部１０の透明性を確保することができる。

配線１１２ａおよび配線１１２ｂには、酸化スズ、ＩＴＯなどの透明性の導電性材料が用いられる。また、絶縁膜１１３および保護膜１１４には、透明性の非導電性材料である酸化珪素、窒化珪素、ダイヤモンド、非導電性ダイヤモンドライクカーボンなどが用いられる。

図６は、図２に示した指紋検出部１０の配線パターンの変更例１を説明する説明図である。同図に示すように、検出素子１１１の下部に設けられた配線１１２ａの形状は幅広化されている。このような形状とすることで、配線１１２ａを流れる電流の電圧降下を防止することができる。すなわち、この配線１１２ａが電流供給用配線である場合には供給電圧を各検出素子１１１間において均一化することができ、また、電流検出用配線である場合にも同様に検出電圧を均一化することができる。

また、同図に示すように、上部に設けられた配線１１２ｂの形状は、主配線部分と検出素子１１１に接続される部分の中間部分が絞りこまれたものとなっている。このような形状とすることで、検出素子１１１から発せられた熱をかかる主配線部に逃がしにくくするので検出精度を向上させることができる。

図７は、図２に示した指紋検出部１０の配線パターンの変更例２を説明する説明図である。同図に示すように、上述した検出素子１１１の下部に設けられた配線１１２ａの幅広化に加え、上部に設けられた配線１１２ｂも幅広化されている。このような形状とすることで、配線１１２ｂを流れる電流の電圧降下を防止することができる。すなわち、この配線１１２ｂが電流供給用配線である場合には供給電圧を各検出素子１１１間において均一化することができ、また、電流検出用配線である場合にも同様に検出電圧を均一化することができる。

このように、検出素子１１１としてａ−Ｓｉなどを材料とする膜を積層させたｐｉｎダイオードあるいはショットキーダイオードを使用したことにより、検出素子１１１の上部には電流供給用配線または電流検出用配線のいずれか一方のみが設けられることになり、これらの配線の干渉による配線形状の制限がないため配線形状の自由度を高めることができる。

次に、検出素子１１１の形状の変更パターンについて説明する。図２、図６および図７に示した検出素子１１１の形状は正方形の島型であった。かかる島型はフォトリソグラフィー法などにより形成するため、正方形に限らず丸形などにすることも可能である。しかしながら、ａ−Ｓｉなどを材料とする膜を積層させたｐｉｎダイオードあるいはショットキーダイオードの特性を利用することにより、かかる検出素子１１１の形状をベタ膜状にすることもできる。

図８は、図７に示した検出素子１１１の形状の変更例を説明する説明図である。同図に示すように、指紋検出部１０は、基板１００上に、配線１１２ａ、検出素子１１１、絶縁膜１１３、配線１１２ｂ、保護膜１１４の順で積層させることにより形成される点については、図２、図６および図７と同様である。ただし、検出素子１１１の形状は、ベタ膜状となっている点で図２、図６および図７とは異なっている。

この異なる点について詳細に説明すると、ａ−Ｓｉなどを材料とする膜を積層させたｐｉｎダイオードあるいはショットキーダイオードからなる検出素子１１１は、上部電極および下部電極により挟まれた領域のみがダイオードとして機能する特性を有する。このため、検出素子１１１をベタ膜状の連続体として形成したとしても、かかるベタ膜状の検出素子１１１上に絶縁膜１１３を積層させ、この絶縁膜１１３にマトリックス状の複数のコンタクトホールを形成することにより、複数の検出素子１１１をマトリックス状に配置した場合と同様の効果を得ることができる。

具体的には、図８の正面図に示したように、検出素子として機能させたい部分の絶縁膜１１３に、コンタクトホールを形成する。かかる正面図では、二本の配線１１２ｂと二本の配線１１２ａが交わった四箇所の部分に正方形の破線で示したコンタクトホールが形成されている。そして、Ａ−Ａ´断面図に示したように、絶縁膜１１３の上部に積層された配線１１２ｂは、かかるコンタクトホール部分で検出素子１１１と接続されている。かかる接続の様子は、Ｂ−Ｂ´断面図においても示されている。

このように、検出素子１１１は、ａ−Ｓｉなどを材料としたｐｉｎダイオードあるいはショットキーダイオードにより構成したので、電極に挟まれた領域のみがダイオードとして機能する特性を利用することにより、かかる検出素子１１１の形状をベタ膜状とすることができる。なお、検出素子１１１をベタ膜状とした場合には、検出素子１１１自体が透明ではないために指紋検出部１０を透明化するニーズに最適であるとはいえない。指紋検出部１０を透明化したい場合には、図２、図６および図７に示したように検出素子１１１を島状に形成することが望ましい。

次に、上述した本実施例に係る検出素子１１１を用いた指紋検出部１０の構成と比較するために、従来技術に係るｐ−Ｓｉ検出素子２１１を用いた指紋検出部の構成について簡単に説明する。図１８は、従来技術に係る指紋検出部の正面および断面構造を説明する説明図である。

同図に示すように、この指紋検出部は、基板２００、ｐ−Ｓｉ検出素子２１１、配線２１２ａ、配線２１２ｂ、絶縁膜２１３ａ、絶縁膜２１３ｂおよび保護膜２１４を有する。そして、かかる指紋検出部は、基板２００上に、ｐ−Ｓｉ検出素子２１１、絶縁膜２１３ａ、配線２１２ａ、絶縁膜２１３ｂ、配線２１２ｂおよび保護膜２１４を、次々と積層させることにより形成される。

配線（配線２１２ａおよび配線２１２ｂ）、絶縁膜（絶縁膜２１３ａおよび絶縁膜２１３ｂ）および保護膜２１４を有する点は図２と同様である。しかしながら、図１８に示したように、ｐ−Ｓｉ検出素子２１２を有する点が、図２と大きく異なる。具体的には、図２に示した本実施例に係る検出素子１１１は、ヒータ、温度センサおよび整流素子の役割をｐｉｎダイオードあるいはショットキーダイオード単体で兼ねることは上述したとおりである。一方、かかる役割をｐ−Ｓｉを材料とする検出素子で実現するためには、ｐ−Ｓｉ膜上に、ヒータ、温度センサおよび整流素子の役割を担う部分を形成する必要がある。

かかるｐ−Ｓｉ検出素子２１１は、図１８に示したようにＬ字型の形状に形成されており、ヒータとしての役割を担うｎ型抵抗領域２１１ａと、ヒータ部までのリード部となるｎ型低抵抗領域２１１ｂと、リード部を配線２１２ａに接続するためのｎ型高濃度不純物領域２１１ｃと、ｎ型抵抗領域２１１ａとの間にｐｎ接合部を形成するｐ型低抵抗領域２１１ｄと、このｐ型低抵抗領域２１１ｄを配線２１２ｂに接続するためのｐ型高濃度不純物領域２１１ｅを有する。なお、かかる形状はＬ字型以外であっても構わない。

同図の正面図に示したように、ヒータとしての役割を担うｎ型抵抗領域２１１ａは、必要な熱を発生するために所定の面積を確保する必要がある。そして、指紋検出面に発生した熱を効率良く伝導させるために、かかるヒータ部の上部には配線を設けないことが望ましい。なお、このｎ型抵抗領域２１１ａは、温度変化により電流量が変化するため、温度センサとしての役割も兼ねることができる。そして、かかるｎ型抵抗領域２１１ａとｐ型低抵抗領域２１１ｄとは、ｐｎ接合部（ダイオード）を形成するので、逆電流防止の整流素子の役割を担う。

ｐ−Ｓｉ検出素子２１１は、ヒータとしての役割を担うｎ型抵抗領域２１１ａ以外の部分（２１１ｂ、２１１ｃ、２１１ｄおよび２１１ｅ）の抵抗値が、ｎ型抵抗領域２１１ａの抵抗値よりも小さくなるように形成され、さらに、配線２１２ａおよび２１２ｂとの接続部分（２１１ｃおよび２１１ｅ）には、高濃度の不純物領域が形成される。

このように、従来技術に係るｐ−Ｓｉ検出素子２１１の構成は、本実施例に係る検出素子１１１の構成と比較して複雑である。また、ヒータ、温度センサおよび整流素子の役割を担う部分が同一平面（同一膜）上に形成されるため、検出素子の面積は、本実施例に係る検出素子１１１と比較して大きなものとなる。

上述してきたように、本実施例に係る検出素子１１１を有する指紋検出装置１は、かかる検出素子１１１単体で、ヒータ、温度センサおよび整流素子の役割を兼ねるｐｉｎダイオードあるいはショットキーダイオードを用いて構成したので、従来技術に係るｐ−Ｓｉ検出素子２１１と比較して、基板１００に対する投影面積が小さい。すなわち、単位面積あたりの素子数を多くすることができるため、センサ画素の高密度化により高精度な指紋データを取得することが可能となる。

また、本実施例に係る検出素子１１１の製造方法は、従来技術に係るｐ−Ｓｉ検出素子２１１の製造方法と比較して簡便であり、これにより指紋検出装置１の製造コストを抑えることが可能である。以下では、本実施例に係る指紋検出装置１の製造方法について説明するが、最初に、検出素子１１１を島状とした場合の製造方法について説明し、その次に、検出素子１１１をベタ膜状とした場合の製造方法について説明することとする。

最初に、検出素子１１１を島状とした場合の製造方法について、図９〜図１３および図１４−１〜６を用いて説明する。図９は検出素子１１１を島状とした場合における指紋検出部１０の製造工程を示すフローチャートであり、図１０〜図１３は図６に示した検出素子構成膜成膜工程の詳細を示すフローチャートであり、図１４−１は製造する指紋検出部１０の正面図であり、図１４−２〜６は図９に示した各製造工程に対応した図１４−１のＡ−Ａ´断面における側面図である。これらの図に示すように、指紋検出部１０は、各種の膜を成膜・パターンニングする工程を複数回繰り返し、複数の膜を積層させることにより製造される。

図１４−１は、配線１１２ａおよび配線１１２ｂが交差する部分に島状の検出素子１１１を形成した指紋検出部１０の正面図である。同図に示した電極パッド１１５は、配線１１２ａおよび配線１１２ｂに外部の配線を接続する部分、すなわち、これらの配線の上部に他の膜が積層されていない部分である。なお、同図においては、図１４−２〜６に示している絶縁膜１１３および保護膜１１４は簡略化のため示していない。

図９に示したように、まず、下部配線１１２ａが基板１００上に成膜・パターンニングされる（ステップＳ１０１）。この工程が完了した状態では、図１４−２に示したように、かかる下部配線１１２ａが基板１００上に形成される。

続いて、基板１００および下部配線１１２ａ上に、検出素子１１１として機能するｐｉｎダイオードまたはショットキーダイオードの成膜がおこなわれる（ステップＳ１０２）。これらのダイオードは、ａ−Ｓｉまたはμｃ−Ｓｉを材料とする薄膜を含むが、かかる半導体膜の成膜方法としては、蒸着法、スパッタ法および各種ＣＶＤ（Chemical Vapor Deposition）が知られている。ここでは、最も一般的に使用されているプラズマＣＶＤ法を用いてａ−Ｓｉ膜またはμｃ−Ｓｉ膜を成膜する方法について説明することとする。

このプラズマＣＶＤ法は、プラズマ反応によりａ−Ｓｉ膜やμｃ−Ｓｉ膜といった半導体膜を成膜する方法である。具体的には、１０〜１０^３程度の真空に保たれた反応室に、水素ガス（Ｈ_２）とともにモノシラン（ＳｉＨ_４）などの原料ガスを導入し、グロー放電により原料ガスを分解することにより基板上に半導体膜を成膜する。

なお、μｃ−Ｓｉ膜を成膜する場合には、ａ−Ｓｉ膜を成膜する場合よりも、電力の投入量やＨ_２ガスの流量を多くする必要がある。具体的には、電力密度は０．１Ｗ／ｃｍ^２以上、Ｈ_２ガス流量はＳｉＨ_４流量の１０倍以上とする。

また、プラズマＣＶＤ法では、原料ガスの切り替えにより異なる性質を有した半導体膜を成膜し積層させることができる。たとえば、原料ガスとしてモノシラン（ＳｉＨ_４）を導入するとｉ型半導体膜が、モノシラン（ＳｉＨ_４）にジボラン（Ｂ_２Ｈ_６）を混入するとｐ型半導体膜が、モノシラン（ＳｉＨ_４）にフォスフィン（ＰＨ_３）を混入するとｎ型半導体膜がそれぞれ成膜される。

ここで、ステップＳ１０２により成膜される各ダイオードの成膜工程について図１０〜１３を用いて説明する。図１０および図１１は、図３に示した検出素子（ｐｉｎダイオード）１１１ａを、それぞれ、ａ−Ｓｉ膜のみ、μｃ−Ｓｉ膜のみの成膜により構成した場合の成膜工程である。また、図１２および図１３は、図４に示した検出素子（ショットキーダイオード）１１１ｆおよび検出素子（ショットキーダイオード）１１１ｊを、それぞれ、金属膜とａ−Ｓｉ膜、金属膜とμｃ−Ｓｉ膜により構成した場合の成膜工程である。

なお、各ダイオードの半導体膜は、ａ−Ｓｉ膜のみ、μｃ−Ｓｉ膜のみから構成する必要はなく、たとえば、ｐ型半導体膜はａ−Ｓｉ膜とし、その他の半導体膜はμｃ−Ｓｉ膜とするなど、ａ−Ｓｉ膜とμｃ−Ｓｉ膜とを混在させることもできる。また、ショットキーダイオードを構成する金属膜は、配線（１１２ａおよび１１２ｂ）の成膜と同様の方法により成膜することができる。

図１０は、図２に示した検出素子１１１をａ−Ｓｉ膜のみから構成される検出素子（ｐｉｎダイオード）１１１ａとした場合の、検出素子構成膜成膜工程を示すフローチャートである。同図に示すように、下部配線成膜・パターンニング工程（ステップＳ１０１）を終え、下部配線１１２ａが成膜・パターンニングされた基板１００を反応室に入れ、モノシラン（ＳｉＨ_４）にジボラン（Ｂ_２Ｈ_６）を混入させたガスを反応室に導入すると、ｐ型ａ−Ｓｉ膜が成膜される（ステップＳ２０１）。

続いて、モノシラン（ＳｉＨ_４）ガスを反応室に導入すると、ｉ型ａ−Ｓｉ膜が成膜される（ステップＳ２０２）。そして、モノシラン（ＳｉＨ_４）にフォスフィン（ＰＨ_３）を混入させたガスを反応室に導入すると、ｎ型ａ−Ｓｉ膜が成膜される（ステップＳ２０３）。

図１１は、図２に示した検出素子１１１をμｃ−Ｓｉ膜のみから構成される検出素子（ｐｉｎダイオード）１１１ａとした場合の、検出素子構成膜成膜工程を示すフローチャートである。この場合、プラズマＣＶＤ法における電力密度は０．１Ｗ／ｃｍ^２以上、Ｈ_２ガス流量はＳｉＨ_４流量の１０倍以上とする。

かかる電力密度およびＨ_２ガス流量の条件のもとで、下部配線１１２ａが成膜・パターンニングされた基板１００を反応室に入れ、モノシラン（ＳｉＨ_４）にジボラン（Ｂ_２Ｈ_６）を混入させたガスを反応室に導入すると、ｐ型μｃ−Ｓｉ膜が成膜される（ステップＳ３０１）。

続いて、モノシラン（ＳｉＨ_４）ガスを反応室に導入すると、ｉ型μｃ−Ｓｉ膜が成膜される（ステップＳ３０２）。そして、モノシラン（ＳｉＨ_４）にフォスフィン（ＰＨ_３）を混入させたガスを反応室に導入すると、ｎ型μｃ−Ｓｉ膜が成膜される（ステップＳ３０３）。

上述した方法により、図３に示した検出素子（ｐｉｎダイオード）１１１ａの構成膜を成膜することができるが、反応室に導入するガスの順序を逆にすることで、図３に示した検出素子（ｐｉｎダイオード）１１１ｂの構成膜を成膜することもできる。また、各検出素子（１１１ａおよび１１１ｂ）の構成膜は、ａ−Ｓｉ膜とμｃ−Ｓｉ膜とを混在させたものとすることもできる。

図１２は、図２に示した検出素子１１１をａ−Ｓｉ膜および金属膜から構成される検出素子（ショットキーダイオード）１１１ｆとした場合の、検出素子構成膜成膜工程を示すフローチャートである。同図に示すように、下部配線成膜・パターンニング工程（ステップＳ１０１）を終え、下部配線１１２ａが成膜・パターンニングされた基板１００に、Ｍｅｔａｌ膜（金属膜）を成膜する（ステップＳ４０１）。

この場合、かかる金属膜と後に成膜されるｐ型のａ−Ｓｉ膜とをショットキー接触させる必要があるため、金属膜の材料は、アルミニウム、チタン、ニッケル、クロム、銅などを選択する。

続いて、かかる金属膜が成膜された基板１００を反応室に入れ、モノシラン（ＳｉＨ_４）にジボラン（Ｂ_２Ｈ_６）を混入させたガスを反応室に導入すると、ｐ型ａ−Ｓｉ膜が成膜される（ステップＳ４０２）。このようにして、検出素子（ショットキーダイオード）１１１ｆのＭｅｔａｌ膜（金属膜）とｐ型領域層（ｐ型ａ−Ｓｉ膜）とはショットキー接触するので、ショットキーダイオードとして機能するようになる。

図１３は、図２に示した検出素子１１１をμｃ−Ｓｉ膜および金属膜から構成される検出素子（ショットキーダイオード）１１１ｊとした場合の、検出素子構成膜成膜工程を示すフローチャートである。同図に示すように、下部配線成膜・パターンニング工程（ステップＳ１０１）を終え、下部配線１１２ａが成膜・パターンニングされた基板１００に、Ｍｅｔａｌ膜（金属膜）を成膜する（ステップＳ５０１）。

この場合、かかる金属膜と後に成膜されるｎ型のμｃ−Ｓｉ膜とをショットキー接触させる必要があるため、金属膜の材料として、金、プラチナ、パラジウム、スズなどを選択する。

そして、かかる金属膜が成膜された基板１００を反応室に入れ、電力密度を０．１Ｗ／ｃｍ^２以上、Ｈ_２ガス流量をＳｉＨ_４流量の１０倍以上とし、モノシラン（ＳｉＨ_４）にフォスフィン（ＰＨ_３）を混入させたガスを反応室に導入すると、ｎ型μｃ−Ｓｉ膜が成膜される（ステップＳ５０２）。このようにして、検出素子（ショットキーダイオード）１１１ｊのＭｅｔａｌ膜（金属膜）とｎ型領域層（ｎ型μｃ−Ｓｉ膜）とはショットキー接触するので、ショットキーダイオードとして機能するようになる。

上述した方法により、図２に示した検出素子１１１をショットキーダイオードにより構成することができる（図４の１１１ｃ〜１１１ｊ）。なお、Ｍｅｔａｌ膜（金属膜）を省略した検出素子（図５の１１１ｋ〜１１１ｒ）を製造する場合には、Ｍｅｔａｌ層の役割を兼ねる配線（１１２ａおよび１１２ｂ）の材料を、上述したＭｅｔａｌ膜（金属膜）の材料とし、各検出素子（１１１ｋ〜１１１ｒ）とショットキー接触させる必要がある。

図９の説明に戻ると、検出素子構成膜成膜工程（ステップＳ１０２）に続いて、成膜された検出素子構成膜のパターンニングがおこなわれる（ステップＳ１０３）。図１４−３に示したように、かかる検出素子構成膜パターンニング工程により、下部配線１１２ａ上に検出素子１１１が形成される。

続いて、下部配線１１２ａおよび検出素子１１１が積層された基板１００上に、層間の絶縁膜１１３を成膜・パターンニングする（ステップＳ１０４）。なお、この工程の中には、絶縁膜１１３にコンタクトホールを形成する工程を含む。このコンタクトホールにより、後に積層される上部の配線１１２ｂと検出素子１１１とを接続することができる。絶縁膜の成膜・パターンニング工程を終えると、図１４−４に示したように、下部配線１１２ａおよび検出素子１１１が積層された基板１００は、絶縁膜１１３で覆われ検出素子１１１の上部のみにコンタクトホールが形成される。

そして、かかる絶縁膜１１３の成膜・パターンニング工程（ステップＳ１０４）に続き、上部配線成膜・パターンニング工程（ステップＳ１０５）がおこなわれ、上部の配線１１２ｂが形成される。この配線１１２ｂは、ステップＳ１０４において形成されたコンタクトホールにより、検出素子１１１に接続される。図１４−５に示したように、上部の配線１１２ｂは、絶縁膜１１３により下部配線１１２ａと絶縁されているが、コンタクトホールにより検出素子１１１とは接続されている。

最後に、かかる上部配線成膜・パターンニング工程（ステップＳ１０５）に続き、保護膜成膜・パターンニング工程（ステップＳ１０６）がおこなわれ、指紋検出部１０の製造工程が終了する。図１４−６に示したように、上部の配線１１２ｂおよび絶縁膜１１３は、保護膜１１４により覆われている。なお、上部の配線１１２ｂの電極パッド１１５部分は外部配線接続のため、保護膜１１４には覆われていない。また、同図には示していないが、下部配線１１２ａの電極パッド１１５部分は、絶縁膜１１３および保護膜１１４に覆われていないため、外部配線接続が可能である。

次に、検出素子１１１の構成膜をベタ膜状とした指紋検出部１０の製造方法について、図１５および図１６−１〜６を用いて説明する。図１５は、検出素子１１１の構成膜をベタ膜状とした場合における指紋検出部１０の製造工程を示すフローチャートであり、図１６−１は製造する指紋検出部１０の正面図であり、図１６−２〜６は図１５に示した各製造工程に対応した図１６−１のＡ−Ａ´断面における側面図である。なお、上述した検出素子１１１を島状とした場合の製造方法と説明が重複する部分については、簡単な説明にとどめることにする。

図１６−１は、下部配線１１２ａ上にベタ膜状の検出素子１１１を形成した指紋検出部１０の正面図である。各配線上に電極パッド１１５が形成される点については上述したとおりである。なお、同図においては、図１６−３〜６に示している検出素子１１１、絶縁膜１１３および保護膜１１４は簡略化のため示していない。

図１５に示したように、まず、下部配線１１２ａが基板１００上に成膜・パターンニングされる（ステップＳ１０１）。この工程が完了した状態では、図１６−２に示したように、かかる下部配線１１２ａが基板１００上にパターンニングされる。

続いて、基板１００および下部配線１１２ａ上に、検出素子構成膜が成膜される（ステップＳ１０２）。かかる検出素子構成膜成膜工程については上述したとおりである。また、上述した島状の検出素子１１１を複数形成する場合と異なり、検出素子１１１をベタ膜状の連続体として生成する本製造方法においては、図９に示した検出素子構成膜パターンニング工程（ステップＳ１０３）が不要である。かかるパターンニング工程が不要であるため、本製造方法によれば、より簡易に指紋検出部１０を製造することができる。図１６−３に示したように、かかる検出素子構成膜成膜工程により、下部配線１１２ａ上に、後に検出素子１１１の機能をはたすこととなる検出素子構成膜が成膜される。

続いて、下部配線１１２ａおよび検出素子１１１が積層された基板１００上に、層間の絶縁膜１１３を成膜・パターンニングする（ステップＳ１０４）。なお、この工程の中には、絶縁膜１１３にコンタクトホールを形成する工程を含むことも上述したとおりであるが、検出素子１１１の構成膜がベタ膜状であるため、検出素子として機能させたい部分にコンタクトホールを形成する点が異なる。絶縁膜の成膜・パターンニング工程を終えると、図１６−４に示したように、下部配線１１２ａおよび検出素子１１１が積層された基板１００は、絶縁膜１１３で覆われ、検出素子として機能する部分の上部のみにコンタクトホールが形成される。

そして、かかる絶縁膜１１３の成膜・パターンニング工程（ステップＳ１０４）に続き、上部配線成膜・パターンニング工程（ステップＳ１０５）がおこなわれ、上部の配線１１２ｂが形成される。この配線１１２ｂは、ステップＳ１０４において形成されたコンタクトホールにより、検出素子１１１に接続される。図１６−５に示したように、上部の配線１１２ｂは、絶縁膜１１３により下部配線１１２ａと絶縁されているが、コンタクトホールにより検出素子１１１とは接続されている。

最後に、かかる上部配線成膜・パターンニング工程（ステップＳ１０５）に続き、保護膜成膜・パターンニング工程（ステップＳ１０６）がおこなわれ、指紋検出部１０の製造工程が終了する。図１６−６に示したように、上部の配線１１２ｂおよび絶縁膜１１３は、保護膜１１４により覆われている。なお、電極パッド１１５部分の説明については上述したとおりである。

次に、上述した本実施例に係る検出素子１１１を用いた指紋検出部１０の製造方法と比較するために、従来技術に係るｐ−Ｓｉ検出素子２１１を用いた指紋検出部の製造方法について簡単に説明する。図１９は、図１８に示した指紋検出部の製造工程を示すフローチャートである。なお、図１９の破線で示した工程（ステップＳ６０２〜６０９）は、任意の形状に形成したｐ−Ｓｉ膜にイオンを注入し、ヒータ、温度センサおよび整流素子の各役割を担う部分を形成する工程である。

最初に、ｐ−Ｓｉ膜の成膜・パターンニングが行なわれる（ステップＳ６０１）。かかる工程により、最終的にｐ−Ｓｉ検出素子２１１となるｐ−Ｓｉ形成膜は、任意の形状をマトリックス状に配置した形状に形成される。この工程により形成されたｐ−Ｓｉ形成膜は、未だ電気的特性が均質であるが、後のイオン注入工程によりヒータ、温度センサおよび整流素子の各役割を担う部分などが形成される。

次に、かかるｐ−Ｓｉ膜にイオンを注入しｐ−Ｓｉ検出素子２１１の各部を形成する。図１８に示したように、かかるｐ−Ｓｉ検出素子２１１は、ヒータとしての役割を担うｎ型抵抗領域２１１ａと、ヒータ部までのリード部となるｎ型低抵抗領域２１１ｂと、リード部を配線２１２ａに接続するためのｎ型高濃度不純物領域２１１ｃと、ｎ型抵抗領域２１１ａとの間にｐｎ接合部を形成するｐ型低抵抗領域２１１ｄと、このｐ型低抵抗領域２１１ｄを配線２１２ｂに接続するためのｐ型高濃度不純物領域２１１ｅを有するため、これらの各部分をそれぞれ形成する必要がある。

まず、ｎ型抵抗領域形成工程（ステップＳ６０２）により、２１１ａ、２１１ｂおよび２１１ｃ部分にＮ^＋イオンを注入し、ｎ型抵抗領域を形成する。続いて、２１１ｂおよび２１１ｃ部分にＮ^＋イオンを注入し、ｎ型低抵抗領域を形成する（ステップＳ６０３）。さらに、２１１ｄおよび２１１ｅ部分にＰ^＋イオンを注入し、ｐ型低抵抗領域を形成する（ステップＳ６０４）。そして、活性化アニール工程（ステップＳ６０５）がおこなわれる。

続いて、配線２１２ａおよび配線２１２ｂとの接続部となる２１１ｃおよび２１１ｅ以外の部分に第一層間絶縁膜２１３ａを形成する（ステップＳ６０６）。続いて、Ｎ^＋イオンを注入し、高濃度ｎ型不純物領域２１１ｃを形成するとともに（ステップＳ６０７）、Ｐ^＋イオンを注入し、高濃度ｐ型不純物領域２１１ｅを形成する（ステップＳ６０８）。そして、活性化アニール工程（ステップＳ６０９）が行なわれ、ｐ−Ｓｉ検出素子２１１が完成する。

そして、第一配線２１２ａの成膜・パターンニング工程（ステップＳ６１０）、第二層間絶縁膜２１３ｂの成膜・パターンニング工程（ステップＳ６１１）、活性化アニール工程（ステップＳ６１２）、第二配線２１２ｂの成膜・パターンニング工程（ステップＳ６１３）、保護膜２１４の成膜・パターンニング工程（ステップＳ６１４）および活性化アニール工程（ステップＳ６１５）を経て、ｐ−Ｓｉ検出素子２１１を用いた指紋検出部が作成される。

このように、従来技術に係るｐ−Ｓｉ検出素子２１１を用いた指紋検出部の製造には、多くの工程が必要となる。特に、ｐ−Ｓｉ検出素子２１１に、ヒータ、温度センサおよび整流素子の各役割を担う部分を形成するためには、イオン注入工程（ステップＳ６０２、Ｓ６０３、Ｓ６０４、Ｓ６０７およびＳ６０８）を設ける必要がある。各イオン注入工程においては、フォトリソグラフィー工程におけるレジスト形成、各種イオン注入およびレジスト除去をおこなうので、フォトリソグラフィーをおこなう各工程につき一枚のフォトマスクが必要となり、その結果製造コストが高くなってしまう。

一方、図９および図１５に示したように、本実施例に係る検出素子１１１を用いた指紋検出部の製造には、かかるイオン注入工程が不要である。なぜならば、検出素子構成膜成膜工程（ステップＳ１０２）において、ａ−Ｓｉ膜あるいはμｃ−Ｓｉ膜を積層させることにより、ヒータ、温度センサおよび整流素子の各役割を兼ねた検出素子構成膜を成膜することができるからである。したがって、上述したｎ型およびｐ型不純物領域を形成する際のフォトマスクが不要となり、工程数も格段に減少し、その結果製造コストを抑えることができる。

さらに、図１５に示したように、検出素子１１１の構成膜をベタ膜状に形成する場合には、成膜した検出素子構成膜をパターンニングする必要がないので、検出素子構成膜パターンニング工程（ステップＳ１０３）も不要となる。したがって、この工程に係るフォトマスクも不要となり、その結果製造コストをさらに抑えることができる。

なお、図１９に示した従来技術に係る指紋検出部の製造には、フォトマスクが１１枚必要である（ステップＳ６０１、Ｓ６０２、Ｓ６０３、Ｓ６０４、Ｓ６０６、Ｓ６０７、Ｓ６０８、Ｓ６１０、Ｓ６１１、Ｓ６１３およびＳ６１４）のに対し、図９（島状の検出素子構成膜の場合）に示した本実施例に係る指紋検出部１０の製造に必要なフォトマスクは５枚（Ｓ１０１、Ｓ１０３、Ｓ１０４、Ｓ１０５およびＳ１０６）となる。さらに、図１５（ベタ膜状の検出素子構成膜の場合）に示した本実施例に係る指紋検出部１０の製造に必要なフォトマスクは４枚（Ｓ１０１、Ｓ１０４、Ｓ１０５およびＳ１０６）となる。

次に、図１に示した信号処理部２０内に設けられる検出回路の構成について説明する。図１７は、図１に示した信号処理部２０内に設けられる検出回路の回路構成の一例を説明する説明図である。

図１７において、検出回路２２は、指紋検出部１０内に設けられた温度センサの役割を担う各検出素子１１１から温度に関するデータを受け取って温度を検出する回路である。具体的には、各検出素子１１１をつなぐ垂直方向（列方向）に延びた２５６本の配線１１２ｂと、水平方向（行方向）に延びた２５６本の配線１１２ａとを介して温度に関するデータを受け取る。なお、図１７に示したＩＶアンプおよび差動アンプなどの回路は、温度信号を変換、増幅、ラッチする回路である。なお、同図においては、列方向および行方向にそれぞれ２５６本の配線を設けることとしたが、かかる本数は各検出素子１１１を配置する密度設定により増減することができる。

加熱および温度検出は、信号処理部２０によっていずれかの行を選択し、駆動部２１によってこの選択した行の検出素子１１１に所定電圧を印加することでおこなう。また、この選択する行を順次切り替えて走査していくことで、すべての検出素子１１１について同様の加熱、温度検出をおこなうことができる。

なお、加熱、温度検出を一行ずつおこなっているのは、温度信号をラッチする検出回路２２を各列ごとにしか設けていないからである。このラッチする回路部を各行各列ごとに設ければ、すべての検出素子１１１について一斉に加熱し、温度検出することができる。信号処理部２０は、検出回路２２以外に指紋のパターンを検出して指紋画像を生成する処理部を有する。

ここで、指紋検出装置１を用いた指紋の検出概念について説明する。まず、認証者が指紋検出部１０に指を載置して所定の検出開始操作をおこなうと、駆動部２１は、配線１１２ａおよび配線１１２ｂを介して検出素子１１１のそれぞれに所定電圧を印加し、各検出素子１１１をそれぞれ発熱させる。これによって、指紋検出部１０には指紋の形状（パターン）に対応した温度分布が生じる。

この場合、指紋の谷部では、皮膚と指紋検出部１０との間に断熱体である空気が介在しており、両者が直接接触することはないので、検出素子１１１によって発生した熱が指紋検出部１０から皮膚へと逃げにくく、検出素子１１１近傍の温度が高くなる。

これに対して、指紋の山部では、皮膚が指紋検出部１０と直接接触するため、指紋検出部１０から皮膚へと熱が逃げやすいので、検出素子１１１近傍の温度が低下する。このようにして、指紋検出部１０に温度分布が生じると、信号処理部２０は、この温度分布を計測する。具体的には、駆動部２１が配線１１２ａおよび配線１１２ｂを介して各検出素子１１１に所定電圧を印加した際に流れる電流値を、信号処理部２０が計測することによって温度を検出する。さらに、このようにして得た温度分布をもとに指紋画像を生成する。

上述してきたように、本実施例にかかる指紋検出装置および指紋検出装置の製造方法は、指紋検出部の検出素子として、アモルファス半導体および／またはマイクロクリスタル半導体を材料とする膜を積層させたｐｉｎダイオード、あるいは、アモルファス半導体および／またはマイクロクリスタル半導体と金属を材料とする膜を積層させたショットキーダイオードを用いたので、検出素子を基板上に高密度に配設することにより高精度な指紋データを取得することができ、検出素子自体の形状を任意の形状とすることはもちろん、ベタ膜状とすることもできるため検出素子形状の自由度を高めることができる。また、検出素子を上下の配線で挟みこむ構成となるため配線形状の自由度を高めることができる。さらに、かかる検出素子の製造方法が簡便であるため製造コストを抑えることができる。また、指紋検出部の各構成部材を透明性材料で形成することにより、携帯電話などの情報機器のディスプレイ上に搭載することができる透明な指紋検出部を得ることができる。

本発明にかかる指紋検出装置および指紋検出装置の製造方法は、指紋検出素子を高密度に配設する場合および製造コストを抑えた指紋検出装置を製造する場合に有用である。

本実施の形態に係る指紋検出装置の構成を説明する説明図である。 図１に示した指紋検出部の正面および断面構造を説明する説明図である。 図２に示した検出素子をｐｉｎダイオードで構成した場合の断面構造を説明するための説明図である。 図２に示した検出素子をショットキーダイオードで構成した場合の断面構造を説明するための説明図である。 図４に示した検出素子を金属膜なしの構成とした場合の断面構造を説明するための説明図である。 図２に示した指紋検出部の配線パターンの変更例１を説明する説明図である。 図２に示した指紋検出部の配線パターンの変更例２を説明する説明図である。 図２に示した指紋検出部の検出素子形状の変更例を説明するための説明図である。 検出素子構成膜を島状とした指紋検出部の製造工程を示すフローチャートである。 図２に示した検出素子をａ−Ｓｉ膜のｐｉｎダイオードとした場合の検出素子構成膜成膜工程を示すフローチャートである。 図２に示した検出素子をμｃ−Ｓｉ膜のｐｉｎダイオードとした場合のフローチャートである。 図２に示した検出素子をａ−Ｓｉ膜のショットキーダイオードとした場合の検出素子構成膜成膜工程を示すフローチャートである。 図２に示した検出素子をμｃ−Ｓｉ膜のショットキーダイオードとした場合の検出素子構成膜成膜工程を示すフローチャートである。 検出素子構成膜を島状とした指紋検出部の正面構造を説明するための説明図である。 図９に示した下部配線成膜・パターンニング工程を説明するための説明図である。 図９に示した検出素子構成膜成膜工程および検出素子構成膜パターンニング工程を説明するための説明図である。 図９に示した層間絶縁膜成膜・パターンニング工程を説明するための説明図である。 図９に示した上部配線成膜・パターンニング工程を説明するための説明図である。 図９に示した保護膜成膜・パターンニング工程を説明するための説明図である。 検出素子構成膜をベタ膜状とした指紋検出部の製造工程を示すフローチャートである。 検出素子構成膜をベタ膜状とした指紋検出部の正面構造を説明するための説明図である。 図１５に示した下部配線成膜・パターンニング工程を説明するための説明図である。 図１５に示した検出素子構成膜成膜工程を説明するための説明図である。 図１５に示した層間絶縁膜成膜・パターンニング工程を説明するための説明図である。 図１５に示した上部配線成膜・パターンニング工程を説明するための説明図である。 図１５に示した保護膜成膜・パターンニング工程を説明するための説明図である。 図１に示した信号処理部内に設けられる検出回路の回路構成の一例を説明するための説明図である。 従来技術に係る指紋検出部の正面および断面構造を説明するための説明図である。 図１８に示した指紋検出部の製造工程を示すフローチャートである。

符号の説明

１ 指紋検出装置
１０ 指紋検出部
２０ 信号処理部
２１ 駆動部
２２ 検出回路
１００ 基板
１１１ 検出素子
１１１ａ 検出素子（ｐｉｎダイオード）
１１１ｂ 検出素子（ｐｉｎダイオード）
１１１ｃ 検出素子（ショットキーダイオード）
１１１ｄ 検出素子（ショットキーダイオード）
１１１ｅ 検出素子（ショットキーダイオード）
１１１ｆ 検出素子（ショットキーダイオード）
１１１ｇ 検出素子（ショットキーダイオード）
１１１ｈ 検出素子（ショットキーダイオード）
１１１ｉ 検出素子（ショットキーダイオード）
１１１ｊ 検出素子（ショットキーダイオード）
１１１ｋ 検出素子（配線とショットキー接触）
１１１ｌ 検出素子（配線とショットキー接触）
１１１ｍ 検出素子（配線とショットキー接触）
１１１ｎ 検出素子（配線とショットキー接触）
１１１ｏ 検出素子（配線とショットキー接触）
１１１ｐ 検出素子（配線とショットキー接触）
１１１ｑ 検出素子（配線とショットキー接触）
１１１ｒ 検出素子（配線とショットキー接触）
１１２ａ，ｂ 配線
１１３ 絶縁膜
１１４ 保護膜
１１５ 電極パッド
２００ 基板
２１１ ｐ−Ｓｉ検出素子
２１１ａ ｎ型抵抗領域
２１１ｂ ｎ型低抵抗領域
２１１ｃ ｎ型高濃度不純物領域
２１１ｄ ｐ型低抵抗領域
２１１ｅ ｐ型高濃度不純物領域
２１２ａ，ｂ 配線
２１３ａ，ｂ 絶縁膜
２１４ 保護膜

Claims (14)

1. 複数の指紋検出素子並びに各指紋検出素子に接続された配線を基板上に積層した指紋検出部を有し、前記指紋検出部に指が載置された際に指紋の山部と谷部の伝熱特性に基づいて指紋を検出する指紋検出装置において、
   前記指紋検出素子は、ヒータ、温度センサおよび整流素子の機能を併せ持つことを特徴とする指紋検出装置。
2. 前記指紋検出素子は、アモルファス半導体層またはマイクロクリスタル半導体層を積層したものであることを特徴とする請求項１に記載の指紋検出装置。
3. 前記指紋検出素子は、アモルファス半導体層およびマイクロクリスタル半導体層を積層したものであることを特徴とする請求項１に記載の指紋検出装置。
4. 前記指紋検出素子は、ｐ型領域層、ｉ型領域層およびｎ型領域層から構成されるｐｉｎダイオードであることを特徴とする請求項２または３に記載の指紋検出装置。
5. 前記指紋検出素子は、ｐ型領域層またはｎ型領域層と、金属層とから構成されるショットキーダイオードであることを特徴とする請求項２に記載の指紋検出装置。
6. 前記指紋検出素子は、ｐ型領域層またはｎ型領域層と、金属層およびｉ型領域層とから構成されるショットキーダイオードであることを特徴とする請求項２または３に記載の指紋検出装置。
7. 前記指紋検出素子は、前記金属層を含まず、該金属層のかわりに前記配線を用いてショットキーダイオードを構成することを特徴とする請求項５または６に記載の指紋検出装置。
8. 複数の指紋検出素子並びに各指紋検出素子に接続された配線を基板上に積層した指紋検出部を有し、前記指紋検出部に指が載置された際に指紋の山部と谷部の伝熱特性に基づいて指紋を検出する指紋検出装置の製造方法において、
   ヒータ、温度センサおよび整流素子の機能を併せ持つ前記指紋検出素子を形成する検出素子形成工程
   を含んだことを特徴とする指紋検出装置の製造方法。
9. 前記検出素子形成工程は、アモルファス半導体層またはマイクロクリスタル半導体層を成膜する工程を含んだことを特徴とする請求項８に記載の指紋検出装置の製造方法。
10. 前記検出素子形成工程は、アモルファス半導体層およびマイクロクリスタル半導体層を成膜する工程を含んだことを特徴とする請求項８に記載の指紋検出装置の製造方法。
11. 前記検出素子形成工程は、ｐ型領域層、ｉ型領域層およびｎ型領域層を成膜する工程を含んだことを特徴とする請求項９または１０に記載の指紋検出装置の製造方法。
12. 前記検出素子形成工程は、ｐ型領域層またはｎ型領域層と、金属層とを成膜する工程を含んだことを特徴とする請求項９に記載の指紋検出装置の製造方法。
13. 前記検出素子形成工程は、ｐ型領域層またはｎ型領域層と、金属層およびｉ型領域層とを成膜する工程を含んだことを特徴とする請求項９または１０に記載の指紋検出装置の製造方法。
14. 前記検出素子形成工程は、前記金属層を成膜する工程を含まないことを特徴とする請求項１２または１３に記載の指紋検出装置の製造方法。

Images