JP2006060945A - 電源制御用半導体集積回路およびスイッチング電源装置 - Google Patents

Abstract

【課題】 通常の出力電圧の立ち上がりを早くしつつ過電流が流れたときにはコイルに流れる電流を絞ることができるスイッチング電源制御用ＩＣを提供する。
【解決手段】 ソフトスタート回路（２５）と過電流検出回路（２３）とを備えたスイッチング電源制御用ＩＣ（２０）もしくはそれを用いたスイッチング電源装置において、ソフトスタート回路の時定数回路（ＣＳ１，Ｃ２）として２つの時定数を有する回路を使用し、過電流を検出したときの時定数を、過電流を検出しないときの時定数よりも長くするようにした。
【選択図】 図１

Description

本発明は、スイッチング・レギュレータの過電流保護技術さらには出力電圧の立ち上げ速度を向上させつつインダクタ（コイル）に過大な電流が流れるのを防止する技術に関し、例えばソフトスタート回路を備えインダクタに流れる電流を制御するスイッチング・トランジスタをＰＷＭ駆動する電源制御用ＩＣ（半導体集積回路）および該電源制御用ＩＣを使用したスイッチング電源装置に利用して有効な技術に関する。

スイッチング・レギュレータにおいては、負荷の短絡等により電圧変換用のコイルや該コイルにスイッチング電流を流すスイッチング・トランジスタに過大な電流が流れて素子が発熱し、動作補償温度以上の高温になるおそれがある。かかる事態を回避するため、従来より、スイッチング・レギュレータには、過電流を検出する検出回路と過電流が検出された際に電流を遮断する保護回路が設けられている。

図５に、従来のスイッチング・レギュレータにおける過電流検出回路と保護回路の概略構成を示す。なお、このような構成の過電流保護回路に関しては、非特許文献１に開示されている。

図５に示されている過電流保護回路は、スイッチング・トランジスタＱ１と直列に電流センス抵抗Ｒｓを接続し、その端子間電圧をコンパレータＣＭＰ０によって参照電圧Ｖref0と比較して所定以上の電流が流れたと判定したときはコンパレータＣＭＰ０によりフリップフロップＦ／Ｆ０をセットし、該フリップフロップＦ／Ｆ０の出力によってトランジスタＱ０をオンさせて、一方の入力端子にスイッチング・トランジスタＱ１の制御端子に供給されるＰＷＭ（パルス幅変調）駆動パルスＰpwmが入力されているＡＮＤゲートＧ０を閉じる。これによってスイッチング・トランジスタＱ１の制御端子にＰＷＭ駆動パルスＰpwmが供給されないようになって、コイルに流れる電流が遮断されるように動作する。

そして、図５の従来技術では、一旦、過電流を検出するとフリップフロップＦ／Ｆ０がリセットされるため、過電流保護機能が作動したことを外部へ知らせ外部のマイコン等からオン／オフ制御信号ON/OFFを入れて保護機能を解除するようになっている。

なお、図５において、ＣＭＰ１はＰＷＭ駆動パルスＰpwmを生成するコンパレータ、Ｅ−ＡＭＰは出力のフィードバック電圧ＶFBと参照電圧Ｖref1とを比較して電位差に応じた電圧を出力する誤差アンプであり、この誤差アンプＥ−ＡＭＰの出力がコンパレータＣＭＰ１に供給され三角波ＴＡＷと比較されることで、誤差アンプＥ−ＡＭＰにより検出された電位差に応じたパルス幅を有するＰＷＭ駆動パルスＰpwmが生成されるようになっている。コンパレータＣＭＰ１は、２つの非反転入力端子のうち低い方の電圧を優先し、それと三角波ＴＡＷと比較して駆動パルスを生成する。
株式会社ルネサステクノロジ発行、２００１．９版「日立標準リニアＩＣ」ｐｐ３６０，ｐｐ３６７

上記のような過電流保護回路にあっては、一旦過電流が検出されて保護回路が作動すると、システムのリセットによりフリップフロップＦ／Ｆ０がリセットされるまで、ＰＷＭ駆動パルスが遮断され続けるため、負荷の短絡が解除されても自動的に電源（出力電圧）が復帰せず使い勝手が悪いという課題があった。

また、図５に示されているような過電流保護回路を適用したスイッチング・レギュレータにおいては、電源装置を起動させるときに、誤差アンプＥ−ＡＭＰの出力をいきなりコンパレータＣＭＰ１に供給すると、まだ出力電圧が立ち上がっていないため誤差アンプＥ−ＡＭＰの出力は初め最大になって、ＰＷＭ駆動パルスＰpwmのパルス幅も最大となり、これによってスイッチング・トランジスタＱ１に過大な電流が流れて上記過電流検出回路によって検出され保護回路が動作してしまうおそれがある。

これを回避するため、ＰＷＭコンパレータＣＭＰ１の入力端子にＣＲ時定数回路ＴＣＣを設けて、図６に示すように時定数回路ＴＣＣの出力電圧Ｖｘの立ち上がりを遅くすることによって、ＰＷＭ駆動パルスＰpwmのパルス幅を徐々に大きくさせ、これによって急激な出力電圧の上昇を抑えるようにしたソフトスタートと称する技術が開発されている。このソフトスタートについても上記非特許文献１に開示されている。

この発明の目的は、通常の出力電圧の立ち上がりを早くしつつ過電流が流れたときにはコイルに流れる電流を絞ることができるスイッチング電源制御用ＩＣおよびスイッチング電源装置を提供することにある。
この発明の他の目的は、負荷の短絡により過電流保護回路が作動しても負荷の短絡が解除されると、システムのリセットによらず自動的に電源が復帰するスイッチング電源制御用ＩＣおよびスイッチング電源装置を提供することにある。
この発明の他の目的は、ソフトスタート回路との整合性の良い過電流保護回路を備えたスイッチング電源制御用ＩＣおよびスイッチング電源装置を提供することにある。
この発明の前記ならびにそのほかの目的と新規な特徴については、本明細書の記述および添付図面から明らかになるであろう。

本願において開示される発明のうち代表的なものの概要を説明すれば、下記のとおりである。
すなわち、出力電圧を徐々に立ち上げるためのソフトスタート回路と過電流検出回路とを備えたスイッチング電源制御用ＩＣもしくはそれを用いたスイッチング電源装置において、ソフトスタート回路の時定数回路として２つの時定数を有する回路を使用し、過電流を検出したときの時定数を、過電流を検出しないときの時定数よりも長くするようにしたものである。

より具体的には、ソフトスタート回路を構成する電流源もしくは抵抗素子と容量素子とからなる時定数回路に、電流源もしくは抵抗素子を２つ設けるとともに少なくとも一方と直列にスイッチ素子を設けて、該スイッチ素子を過電流検出回路の出力によりオン、オフ制御して時定数が切り替わるようにする。

上記した手段によれば、過電流検出回路が過電流を検出したときと過電流を検出しないときとで時定数が異なり、過電流を検出したときは時定数が長くなることで、出力電圧の立ち上がりを緩やかにすることができるようになり、これによって通常の出力電圧の立ち上がりを早くしつつ過電流が流れたときにはコイルに流れる電流を絞ることができるようになる。また、負荷の短絡により過電流が流れ、過電流検出回路により検出されてコイルに流れる電流が遮断された場合には、負荷の短絡が解除されると自動的に出力電圧が立ち上がるようにすることができる。

また、本願の発明は、出力電圧のレベルに応じた電圧を出力する誤差アンプと、該誤差アンプの出力と所定の波形の信号とを比較して電圧変換用のインダクタに電流を流すスイッチング・トランジスタを制御するＰＷＭ駆動パルスを生成するコンパレータと、電流源もしくは抵抗素子と容量素子とからなる時定数回路を備え電源立ち上がり時にＰＷＭ駆動パルス生成用のコンパレータの参照電圧を徐々に変化させてレギュレータの出力電圧を徐々に変化させるソフトスタート回路と、ＰＷＭ制御されるスイッチング・トランジスタに過電流が流れているか検出する過電流検出回路とを備えたスイッチング電源制御用ＩＣもしくはそれを用いたスイッチング電源装置において、前記ソフトスタート回路の時定数回路の電流源もしくは抵抗素子と直列にスイッチ素子を設けて、該スイッチ素子を過電流検出回路の出力に基づいてオン、オフ制御するように構成したものである。

ここで、上記過電流検出回路の後段にはその出力を保持するラッチ手段を設け、該ラッチ手段の出力で時定数回路のスイッチ素子のオン、オフ制御を行なうようにしても良い。また、時定数回路の容量素子と並列に第２のスイッチ素子を設けて上記電流源と直列をなすスイッチ素子と相補的にオン、オフ制御するようにしても良い。さらに、時定数回路の出力によって前記誤差アンプの出力をクランプするクランプ回路を設けるようにしても良い。

本願において開示される発明のうち代表的なものによって得られる効果を簡単に説明すれば下記のとおりである。
すなわち、本発明に従うと、通常の出力電圧の立ち上がりを早くしつつ過電流が流れたときにはコイルに流れる電流を絞ることができるとともに、負荷の短絡により過電流保護回路が作動しても、負荷の短絡が解除されるとシステムのリセットによらず自動的に電源が復帰するスイッチング電源制御用ＩＣおよびスイッチング電源装置を実現することができる。さらに、ソフトスタート回路との整合性の良い過電流保護回路を備えたスイッチング電源制御用ＩＣおよびスイッチング電源装置を実現することができる。

以下、本発明の好適な実施例を図面に基づいて説明する。
図１は、本発明を適用したスイッチング電源制御用ＩＣとそれを用いた降圧型のスイッチング・レギュレータの第１の実施例を示す。なお、特に制限されるものでないが、この実施例においては、図１において一点鎖線２０で囲まれた部分の回路は、単結晶シリコンのような１個の半導体基板上に半導体集積回路として構成されている。

図１において、１０は１２Ｖのような直流電源、２０はスイッチング電源制御用ＩＣ、Ｌ１は電圧変換用コイル、Ｑ１はスイッチング電源制御用ＩＣ２０によりオン、オフ制御されコイルＬ１に電流を流し込むパワーＦＥＴ（電界効果トランジスタ）からなるスイッチング・トランジスタ、Ｄ１は直流電源１０からの電圧が入力される電源電圧端子と接地点との間に前記スイッチング・トランジスタＱ１と直列に逆方向接続された整流用ダイオード、Ｃ１は出力端子ＯＵＴと接地点との間に接続された平滑用コンデンサである。

この実施例のスイッチング・レギュレータにおいては、スイッチング・トランジスタＱ１がオンされるとコイルＬ１に直流電源１０からの電流が流されて平滑用コンデンサＣ１が充電され、スイッチング・トランジスタＱ１がオフされるとダイオードＤ１を介してコイルＬ１に電流が流され、Ｑ１の制御端子に入力される駆動パルスのパルス幅が出力電圧に応じて制御されることで、直流電源１０の電圧よりも低い例えば１．８Ｖのような直流電圧Ｖoutが発生される。

また、この実施例のスイッチング・レギュレータにおいては、上記スイッチング・トランジスタＱ１と直列にＱ１に流れる電流を検出するためのセンス抵抗Ｒｓが、また出力端子ＯＵＴと接地点との間にフィードバック制御のため出力電圧Ｖoutを検出する抵抗Ｒ１，Ｒ２が直列形態で接続されている。

この実施例のスイッチング電源制御用ＩＣ２０には、上記抵抗Ｒ１，Ｒ２によりＶoutを分圧した電圧ＶFBと参照電圧Ｖref1を入力としそれらの電位差に応じた電圧を出力する誤差アンプ２１と、該誤差アンプ２１の出力ＥＡＯと図示しない発振回路などからなる三角波形成回路から供給される三角波ＴＡＷとを入力とし電位差に応じたパルス幅を有し前記スイッチング・トランジスタＱ１のゲート端子に印加されるＰＷＭ駆動パルスＰpwmを生成するＰＷＭコンパレータ２２が設けられている。

また、制御用ＩＣ２０には、前記センス抵抗Ｒｓとスイッチング・トランジスタＱ１との接続ノードの電圧と参照電圧Ｖref0を入力としセンス抵抗Ｒｓの端子間電圧が参照電圧Ｖref0よりも大きくなったときに過電流が流れていると判定するための過電流検出用コンパレータ２３と、電源電圧が所定レベル以上になっているか監視する電源監視回路２４と、レギュレータの起動時に出力電圧Ｖoutが緩やかに立ち上がるように制御する機能と上記過電流検出用コンパレータ２３の出力に基づいて過電流検出時に前記スイッチング・トランジスタＱ１の電流を絞って過電流が流れないようにする過電流保護機能とを有する過電流保護&ソフトスタート回路２５が設けられている。

電源監視回路２４が監視する電源電圧は当該ＩＣ２０の電源電圧Ｖccであり、該電源電圧Ｖccは上記直流電源１０からの電圧でもよいし、他の直流電源や電圧コンバータからの電圧でもよい。直流電源１０も電池あるいはＤＣ／ＤＣコンバータ、ＡＣ／ＤＣコンバータのいずれであっても良い。

この実施例の過電流保護&ソフトスタート回路２５は、上記電源監視回路２４の出力信号ＵＶＬとチップ外部のマイクロコンピュータなどから供給されるオン／オフ制御信号ON/OFFを入力信号とするＯＲゲートＧ１と、該ゲートＧ１の出力信号と前記過電流検出用コンパレータ２３の出力信号ＯＣＰとを入力信号とするＯＲゲートＧ２と、該ゲートＧ１の出力信号を反転するインバータＩＮＶと、定電流源ＣＳ１と容量素子Ｃ２とからなる時定数回路と、前記該誤差アンプ２１の出力端子と定電流源ＣＳ１との間に接続されたスイッチＳＷ１と、定電流源ＣＳ１と容量素子Ｃ２との接続ノードＮ１と接地点との間に接続されたスイッチＳＷ２と、前記該誤差アンプ２１の出力と接続ノードＮ１の電位とを入力とする差動アンプＡＭＰと、ソース・ドレインが前記該誤差アンプ２１の出力端子と接地点との間に接続されたクランプ用のＭＯＳＦＥＴ（以下、ＭＯＳトランジスタと称する）Ｑ２とから構成されている。

次に、上記過電流保護&ソフトスタート回路２５の動作を説明する。
まず、レギュレータ起動時のソフトスタート動作を説明する。レギュレータ起動時には既に正常な電源電圧Ｖccが供給されているため電源監視回路２４の出力信号ＵＶＬはロウレベルであり、過電流も発生していないため過電流検出用コンパレータ２３の出力信号ＯＣＰもロウレベルである。この状態で、チップ外部からのオン／オフ制御信号ON/OFFが一旦ハイレベルに立ち上げられると、ゲートＧ１，Ｇ２の出力信号がハイレベルに変化するため、スイッチＳＷ２がオン、ＳＷ１がオフとされ容量素子Ｃ２の電荷がリセットされてノードＮ１の電位が接地電位にされる。

これにより、アンプＡＭＰの出力はハイレベルとなり、クランプ用トランジスタＱ２は強いオン状態にされる。一方、このとき、出力電圧Ｖoutはまだロウレベルであるため、フィードバック電圧ＶFBもロウレベルであり、誤差アンプ２１の出力は該アンプの最大出力電圧となるが、クランプ用トランジスタＱ２がオンされていることによりＰＷＭコンパレータ２２の反転入力端子は接地電位にされ、出力はハイレベル（パルスが生成されない）状態にされ、これによってスイッチング・トランジスタＱ１はオフされ、コイルＬ１に電流は流されず、出力電圧Ｖoutも上昇しない。

その後、オン／オフ制御信号ON/OFFがロウレベルに立ち下げられると、ゲートＧ１，Ｇ２の出力信号がロウレベルに変化するため、スイッチＳＷ２がオフ、ＳＷ１がオンにされ、定電流源ＣＳ１の電流によって容量素子Ｃ２が充電され始めノードＮ１の電位が上昇する。すると、アンプＡＭＰの出力が徐々に下がりクランプ用トランジスタＱ２は次第にオフつまりオン抵抗の高い状態に移行する。これによって、誤差アンプ２１の出力が徐々に高くなり、三角波の下限レベルよりも高くなるとＰＷＭコンパレータ２２から駆動パルスＰpwmが出力され始め（図６のタイミングＴ１）、その後パルス幅が次第に広くなる。

そして、このパルスでスイッチング・トランジスタＱ１が間欠的にオンされ、コイルＬ１に電流が流され、出力電圧Ｖoutが次第に上昇する。そして、それに伴ってフィードバック電圧ＶFBがある程度高くなると誤差アンプ２１の出力が低くなり、ＰＷＭコンパレータ２２から出力される駆動パルスＰpwmのパルス幅が逆に狭くされる。そして、制御系全体のバランスがとれたところで、出力電圧Ｖoutはほぼ安定し、定常運転状態に入る。

その後、この定常運転状態で負荷の短絡等が発生して出力電圧Ｖoutが急激に下がると、フィードバック電圧ＶFBも下がり誤差アンプ２１の出力が高くなって、ＰＷＭコンパレータ２２から出力される駆動パルスＰpwmのパルス幅が広くなりスイッチング・トランジスタＱ１に大きな電流が流れるようになる。すると、センス抵抗Ｒｓの電圧降下が大きくなり、それが参照電圧Ｖref0を超えると、過電流検出用のコンパレータ２３の出力がハイレベルに変化し、ソフトスタート回路２５内のスイッチＳＷ２がオン、ＳＷ１がオフにされ容量素子Ｃ２の電荷がリセットされてノードＮ１の電位が接地電位まで下がる。

これにより、アンプＡＭＰの出力がハイレベルに変化してクランプ用トランジスタＱ２がオン状態にされ、ＰＷＭコンパレータ２２の反転入力端子が接地電位にされ、出力はハイレベル（パルスが生成されない）状態にされ、スイッチング・トランジスタＱ１はオフされ、電流が遮断される。また、この実施例のスイッチング・レギュレータにおいては、電源監視回路２４が電源電圧Ｖccの異常を検出してその出力信号ＵＶＬがハイレベルに変化した場合にも、ゲートＧ１，Ｇ２の出力がハイレベルにされ、スイッチＳＷ２がオン、ＳＷ１がオフにされ、アンプＡＭＰの出力がハイレベルに変化してクランプ用トランジスタＱ２がオン状態にされ、ＰＷＭコンパレータ２２の反転入力端子が接地電位にされて出力がハイレベルにされ、これによってスイッチング・トランジスタＱ１がオフされて電流が遮断される。

図２は、本発明を適用したスイッチング電源制御用ＩＣとそれを用いた降圧型のスイッチング・レギュレータの第２の実施例を示す。
この第２の実施例は、第１の実施例の過電流保護&ソフトスタート回路２５に、過電流検出用コンパレータ２３の出力をラッチするＲＳフリップフロップＦＦ１を設けると共に、時定数回路の定電流源ＣＳ１と並列に第２の定電流源ＣＳ２とスイッチＳＷ３を設け、該スイッチＳＷ３をフリップフロップＦＦ１の出力によってオン、オフ制御して時定数を切替え可能に構成したものである。

具体的には、フリップフロップＦＦ１のリセット端子に過電流検出用コンパレータ２３の出力が入力され、ＦＦ１のセット端子には電源監視回路（図示省略）からの検出信号ＵＶＬとチップ外部からの制御信号ON/OFFの論理和をとるＯＲゲートＧ１の出力が入力されている。これにより、初期状態ではフリップフロップＦＦ１はセット状態にされてその出力Ｑがハイレベルの状態にされ、スイッチＳＷ３がオンされて時定数回路はその時定数が小さい状態にされる。そして、過電流検出用コンパレータ２３の出力がハイレベルに変化するとフリップフロップＦＦ１はリセットされ、時定数回路の時定数が大きい状態に移行されるように構成されている。

図１の実施例のレギュレータにおいては、外付け素子としてのスイッチング・トランジスタＱ１やコイルＤ１、平滑容量Ｃ１との関係で、ソフトスタート回路が動作したとしても立ち上げが速すぎて最初の電源立ち上げの際に過電流保護機能が働いてスイッチング・トランジスタＱ１の電流が遮断されて、出力電圧Ｖoutが立ち上がらなくなるおそれがある。これに対して、図２の実施例のレギュレータにおいては、最初の電源立ち上げの際に過電流保護機能が働いてスイッチング・トランジスタＱ１の電流が遮断されたとしても、過電流検出信号がフリップフロップＦＦ１にラッチされ、次に電源を立ち上げる際には時定数回路の時定数が大きい状態で立ち上げが行なわれる。

そのため、図３に示すように、１回目の電源立ち上げの際のソフトスタート回路２５内の容量Ｃ２の充電電圧Ｖ２の立ち上がり速度よりも２回目の立ち上げの際の電圧Ｖ２の立ち上がり速度が遅くなる。その結果、２度目の立ち上げの際には過電流保護機能が働かなくなり、正常な電源の立ち上げが可能になる。このことは、図２の実施例のレギュレータを適用すれば、予めソフトスタート回路による電源の立ち上げ速度が比較的速くなるように回路を設計しておいたとしても確実に電源を立ち上げることができると共に、それにより図１の実施例のレギュレータや従来のレギュレータを適用した場合よりも電源の立ち上げを速くすることができるという利点がある。

また、この実施例においては、電源監視回路２４が出力電圧Ｖoutを監視するように構成しておくことで、負荷の短絡により過電流保護回路が作動しても負荷の短絡が解除されると、システムのリセットによらず自動的に電源が復帰するようになる。

図４は、本発明を適用したスイッチング電源制御用ＩＣを用いたスイッチング・レギュレータの他の構成例を示す。このうち、（Ａ）は昇圧型のスイッチング・レギュレータの他の構成例を、また（Ｂ）は負電圧発生用のスイッチング・レギュレータの構成例を示す。同図において、図１や図２と同一の回路や素子には同一の符号を付して重複した説明は省略する。

図４（Ａ）のレギュレータは、図１のレギュレータにおけるスイッチング・トランジスタＱ１の位置にコイルＬ１を接続し、ダイオードＤ１の位置にスイッチング・トランジスタＱ１を、またコイルＬ１の位置にダイオードＤ１を順方向接続した構成とされており、スイッチング・トランジスタＱ１をオンさせて電流を流してコイルＬ１にエネルギーを蓄積した後、Ｑ１をオフさせるとコイルの蓄積エネルギーがダイオードＤ１を介して出力端子側へ電流を流して平滑容量Ｃ１を充電させる。これを繰り返すことで、入力電圧Ｖinよりも高い電圧Ｖoutを発生させることができる。

図４（Ｂ）のレギュレータは、図１のレギュレータにおけるダイオードＤ１の位置にコイルＬ１を接続し、コイルＬ１の位置にダイオードＤ１を逆方向接続した構成とされており、スイッチング・トランジスタＱ１をオンさせてコイルＬ１に電流を流した後、Ｑ１をオフさせるとコイルＬ１に流れ続けようとする電流が出力端子側からダイオードＤ１を介して流されることで平滑容量Ｃ１から電荷を引き抜き、負の出力電圧Ｖoutを発生させることができる。

図４（Ａ）と（Ｂ）のいずれのレギュレータにおいても、図１と図２の実施例のいずれのスイッチング電源制御用ＩＣ２０を使用することができ、それによって同様な効果を得ることができる。

以上本発明者によってなされた発明を実施例に基づき具体的に説明したが、本発明は上記実施例に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることはいうまでもない。例えば、前記実施例では、スイッチング・トランジスタＱ１と整流用ダイオードＤ１と検出用抵抗Ｒｓが外付けの素子としてスイッチング電源制御用ＩＣ２０に接続されるように構成されているが、スイッチング・トランジスタＱ１や整流用ダイオードＤ１、検出用抵抗Ｒｓ等もオンチップの素子としてＩＣ２０と同一の半導体基板上に形成するようにしても良い。

また、前記実施例では、ソフトスタート回路２５内の時定数回路を定電流源ＣＳ１，ＣＳ２と容量素子Ｃ２とで構成しているが、２つの抵抗と容量素子Ｃ２とで構成しても良い。さらに、定電流源または抵抗を３個以上設けて時定数を３段階以上に切替え可能にしたり、容量素子を複数個設けて容量値で時定数を切り替えるように構成しても良い。

さらに、前記実施例では、過電流検出信号ＯＣＰと電源異常検出信号ＵＶＬ、オン／オフ制御信号ON/OFFとの論理を取った信号で時定数回路内のスイッチＳＷ１，ＳＷ２もしくはＳＷ１〜ＳＷ３を制御するようにしているが、過電流検出信号ＯＣＰもしくはそれをフリップフロップＦＦ１でラッチした信号で上記スイッチを制御するように構成しても良い。

また、前記実施例では、コイルに電流を流すトランジスタＱ１としてＭＯＳＦＥＴを使用しているが、バイポーラ・トランジスタであっても良い。さらに、前記実施例では、過電流検出用の抵抗Ｒｓが電源電圧端子とコイルに電流を流すスイッチング・トランジスタＱ１との間に接続されているが、それ以外の箇所例えばスイッチング・トランジスタＱ１とコイルＬ１との間に接続されていても良い。

以上の説明では主として本発明者によってなされた発明をその背景となった利用分野であるダイオード整流型のスイッチング・レギュレータに適用した場合を説明したが、本発明はダイオードの代わりにトランジスタを使用した同期整流型のスイッチング・レギュレータにも利用することができる。

本発明を適用したスイッチング電源制御用ＩＣとそれを用いた降圧型のスイッチング・レギュレータの第１の実施例を示す回路構成図である。 本発明を適用したスイッチング電源制御用ＩＣとそれを用いた降圧型のスイッチング・レギュレータの第２の実施例を示す回路構成図である。 第２の実施例のスイッチング電源制御用ＩＣを用いたスイッチング・レギュレータにおける過電流検出前と検出後の電源の立ち上げを示すタイムチャートである。 （Ａ）は実施例のスイッチング電源制御用ＩＣを適用した昇圧型のスイッチング・レギュレータの構成例を示す回路構成図、（Ｂ）は実施例のスイッチング電源制御用ＩＣを適用した負電圧発生用のスイッチング・レギュレータの構成例を示す回路構成図である。 従来のスイッチング電源制御用ＩＣとそれを用いた降圧型のスイッチング・レギュレータの構成例を示す回路構成図である。 ソフトスタート回路を備えたスイッチング電源制御用ＩＣを用いたスイッチング・レギュレータにおける電源立ち上げ時の電圧の変化を示すタイムチャートである。

符号の説明

１０ 直流電源
２０ スイッチング電源制御用ＩＣ
２１ 誤差アンプ
２２ ＰＷＭコンパレータ
２３ 過電流検出用コンパレータ
２５ ソフトスタート回路

Claims (5)

1. 電圧変換用のインダクタに流れる電流を制御するスイッチング・トランジスタのＰＷＭ駆動パルスを生成するＰＷＭ駆動パルス生成回路と、該ＰＷＭ駆動パルス生成回路の参照電圧を徐々に変化させるソフトスタート回路と、前記スイッチング・トランジスタに所定以上の電流が流れているか検出する過電流検出回路とを備えた電源制御用半導体集積回路であって、
   前記ソフトスタート回路は、２以上の時定数を有する時定数回路を備え、過電流を検出したときの時定数が、過電流を検出しないときの時定数よりも長くされるように構成されていることを特徴とする電源制御用半導体集積回路。
2. 出力電圧のレベルに応じた電圧を出力する誤差アンプと、
   該誤差アンプの出力と所定の波形の信号とを比較して電圧変換用のインダクタに電流を流すスイッチング・トランジスタを制御するＰＷＭ駆動パルスを生成するコンパレータと、
   電流源もしくは抵抗素子と容量素子とからなる時定数回路を備え電源立ち上がり時に前記コンパレータの参照電圧を徐々に変化させるソフトスタート回路と、前記スイッチング・トランジスタに過電流が流れているか検出する過電流検出回路と、
   を備えた電源制御用半導体集積回路であって、
   前記時定数回路の電流源しくは抵抗素子と直列にスイッチ素子が設けられ、該スイッチ素子が前記過電流検出回路の出力に基づいてオン、オフ制御されることで時定数の切替えがなされるように構成されていることを特徴とする電源制御用半導体集積回路。
3. 前記過電流検出回路の後段にはその出力を保持するラッチ手段が設けられ、該ラッチ手段の出力により前記時定数回路のスイッチ素子のオン、オフ制御が行なわれるように構成されていることを特徴とする請求項２に記載の電源制御用半導体集積回路。
4. 前記ソフトスタート回路は、前記誤差アンプの出力と前記時定数回路の出力を入力とする差動アンプと、前記コンパレータの入力端子と基準電位点との間に接続されたトランジスタとを備え、該トランジスタが前記差動アンプの出力によって制御されて前記コンパレータの参照電圧を抑制するように構成されていることを特徴とする請求項３に記載の電源制御用半導体集積回路。
5. 請求項１〜４のいずれかに記載の電源制御用半導体集積回路と、電圧変換用のインダクタと、前記ＰＷＭ駆動パルス生成回路により生成されたＰＷＭ駆動パルスによって駆動され前記インダクタに流れる電流を制御するスイッチング・トランジスタと、出力端子と基準電位点との間に接続され出力電圧を平滑する容量素子とを備えてなることを特徴とするスイッチング電源装置。

Images