JP2006056101A - 印刷装置、及び印刷システム - Google Patents

Abstract

【課題】 素子における不測の動作を防止できる印刷装置を実現する。
【解決手段】 素子（ピエゾ素子４１７）に、複数の駆動信号ＣＯＭ_Ａ，ＣＯＭ_Ｂが同時に印加されることを防止する防止回路８５を設ける。この防止回路８５は、ロジック回路により構成され、入力されたスイッチ制御信号（選択データ）に基づき、スイッチ（第１スイッチ８７Ａ，第２スイッチ８７Ｂ）を動作させるためのスイッチ動作信号（第１スイッチ動作信号ＳＤ_Ａ，第２スイッチ動作信号ＳＤ_Ｂ）を、複数の駆動信号ＣＯＭ_Ａ，ＣＯＭ_Ｂ毎に設けられた複数のスイッチのそれぞれに対して出力する。
【選択図】 図１４

Description

本発明は、複数の駆動信号が印加可能であって、印加された駆動信号に応じて、インクを吐出させるための動作をする素子を有する印刷装置、及びこの印刷装置を有する印刷システムに関する。

媒体に画像を印刷する印刷装置には、複数の駆動信号が印加可能な素子を有するものがある。例えば、吐出されるインクの量が異なる複数種類の駆動パルスを２つの駆動信号に分けて含ませ、ピエゾ素子に印加される駆動パルスを選択するようにした印刷装置が提案されている（例えば、特許文献１を参照。）。また、最大ドットを形成する際に必要な駆動パルスを一方の駆動信号に含ませ、他のドットを形成する際に必要な駆動パルスを他方の駆動信号に含ませた印刷装置も提案されている（例えば、特許文献２を参照。）。
特開２０００−５２５７０号公報 特開２００３−２４６０８６号公報

ところで、前述した印刷装置のいずれも、複数の駆動信号が素子へ同時に印加される場合については考慮されていなかった。例えば、駆動信号の印加を制御するスイッチが駆動信号の数だけ設けられ、信号線を通じて出力される動作信号によって、スイッチがオンオフ動作される構成では、この信号線を通じてノイズがスイッチに印加されることがある。そして、スイッチに印加されたノイズが、スイッチの動作電圧以上であった場合、スイッチがオン状態になってしまう虞がある。ここで、或るスイッチがスイッチ動作用の動作信号によってオン状態とされているときに、他のスイッチがノイズによってオン状態にされてしまうと、２つの駆動信号が同時にピエゾ素子に印加されてしまう。これにより、ピエゾ素子が不測の動作をする等の不具合が生じ得る。

本発明は、かかる課題に鑑みてなされたものであり、その目的は、素子における不測の動作を防止できる印刷装置を実現することにある。

前記目的を達成するための主たる発明は、
複数の駆動信号を発生可能な駆動信号発生回路と、
前記複数の駆動信号が印加可能であって、印加された駆動信号に応じて、インクを吐出させるための動作をする素子と、
前記素子に、前記複数の駆動信号が同時に印加されることを防止する防止回路と、
を有する印刷装置である。

本発明の他の特徴は、本明細書、及び添付図面の記載により、明らかにする。

＝＝＝開示の概要＝＝＝
本明細書の記載、及び添付図面の記載により、少なくとも次のことが明らかにされる。

すなわち、複数の駆動信号を発生可能な駆動信号発生回路と、前記複数の駆動信号が印加可能であって、印加された駆動信号に応じて、インクを吐出させるための動作をする素子と、前記素子に、前記複数の駆動信号が同時に印加されることを防止する防止回路と、を有する印刷装置が実現できること。
このような印刷装置によれば、防止回路により、複数の駆動信号が素子へ同時に印加されることが防止される。このため、素子は、一つの駆動信号によって動作される。従って、素子における不測の動作を防止することができる。

かかる印刷装置であって、前記複数の駆動信号のそれぞれに対応させて設けられ、対応する駆動信号の前記素子への印加を制御する複数のスイッチと、前記複数のスイッチの動作を制御するためのスイッチ制御信号を、前記防止回路に出力するスイッチコントローラとを有し、前記防止回路は、入力された前記スイッチ制御信号に基づき、前記スイッチを動作させるためのスイッチ動作信号を、前記複数のスイッチのそれぞれに対して出力すること。
このような印刷装置によれば、駆動信号の素子への印加を制御するスイッチが、駆動信号に対応する数だけ設けられる。このため、素子に印加される駆動信号の切り替えは、各スイッチの動作を個別に制御すればよい。このため、切り替えを短時間で行うことができ、素子を高い周波数で動作させる場合にも適する。

かかる印刷装置であって、前記防止回路は、入力された前記スイッチ制御信号が、前記複数の駆動信号を前記素子へ同時に印加させるものである場合に、選択された一つの駆動信号が前記素子へ印加されるように、前記スイッチを動作させるためのスイッチ動作信号を出力すること。
このような印刷装置によれば、ノイズ等によって、スイッチ制御信号が、複数の駆動信号を同時に印加させることを示すことになった場合でも、素子における不測の動作を防止することができる。

かかる印刷装置であって、前記防止回路は、前記スイッチ制御信号に拘わらず前記駆動信号を前記素子へ印加させる強制印加信号が入力された場合に、選択された一つの駆動信号が前記素子へ印加されるように、前記スイッチを動作させるためのスイッチ動作信号を出力すること。
このような印刷装置によれば、強制印加信号によって駆動信号を強制的に印加させる場合にも、複数の駆動信号が素子へ同時に印加されてしまう不具合を防止できる。

かかる印刷装置であって、前記防止回路は、前記強制印加信号が入力されたタイミングで、前記スイッチ制御信号が一つの駆動信号の前記素子への印加を示している場合に、そのスイッチ制御信号で示された駆動信号が前記素子へ印加されるように、前記スイッチを動作させるためのスイッチ動作信号を出力すること。
このような印刷装置によれば、強制印加信号によって駆動信号を強制的に印加させる場合にも、複数の駆動信号が素子へ同時に印加されてしまう不具合を防止できる。

かかる印刷装置であって、前記防止回路は、前記強制印加信号が入力されたタイミングで、前記スイッチ制御信号が複数の駆動信号の前記素子への印加を示している場合に、特定の駆動信号が前記素子へ印加されるように、前記スイッチを動作させるためのスイッチ動作信号を出力すること。
このような印刷装置によれば、強制印加信号によって駆動信号を強制的に印加させる場合にも、複数の駆動信号が素子へ同時に印加されてしまう不具合を防止できる。

かかる印刷装置であって、前記スイッチコントローラは、吐出された前記インクによって形成されるドットの階調を示す階調データに基づき、前記スイッチ制御信号を出力すること。
このような印刷装置によれば、インクの吐出を精度よく行うことができる。

かかる印刷装置であって、前記スイッチコントローラは、前記スイッチ制御信号を、前記複数の駆動信号毎に出力すること。
このような印刷装置によれば、駆動信号における所望の部分を、素子に対して印加することができ、様々な制御が実現できる。

かかる印刷装置であって、前記スイッチコントローラは、２以上の前記スイッチ制御信号を互いに非同期で出力すること。
このような印刷装置によれば、駆動信号における素子に印加される部分の組み合わせを多様化でき、様々な制御が実現できる。

かかる印刷装置であって、前記スイッチコントローラは、複数の前記スイッチ制御信号を全て同期させて出力すること。
このような印刷装置によれば、制御の簡素化が図れる。

かかる印刷装置であって、前記防止回路は、ロジック回路によって構成されていること。
このような印刷装置によれは、防止回路の動作を高速化でき、インクの高周波吐出に適する。

かかる印刷装置であって、前記素子はピエゾ素子であることが好ましい。

また、複数の駆動信号を発生可能な駆動信号発生回路と、前記複数の駆動信号が印加可能であって、印加された駆動信号に応じて、インクを吐出させるための動作をする素子と、前記素子に、前記複数の駆動信号が同時に印加されることを防止する防止回路と、前記複数の駆動信号のそれぞれに対応させて設けられ、対応する駆動信号の前記素子への印加を制御する複数のスイッチと、前記複数のスイッチの動作を制御するためのスイッチ制御信号を、前記防止回路に出力するスイッチコントローラとを有し、前記素子は、ピエゾ素子であり、前記防止回路は、ロジック回路によって構成され、入力された前記スイッチ制御信号に基づき、前記スイッチを動作させるためのスイッチ動作信号を、前記複数のスイッチのそれぞれに対して出力するものであって、入力された前記スイッチ制御信号が、前記複数の駆動信号を前記素子へ同時に印加させるものである場合に、選択された一つの駆動信号が前記素子へ印加されるように、前記スイッチを動作させるためのスイッチ動作信号を、前記複数のスイッチのそれぞれに対して出力し、前記スイッチ制御信号に拘わらず前記駆動信号を前記素子へ印加させる強制印加信号が入力された場合に、選択された一つの駆動信号が前記素子へ印加されるように、前記スイッチを動作させるためのスイッチ動作信号を出力し、且つ、前記強制印加信号が入力されたタイミングで、前記スイッチ制御信号が一つの駆動信号の前記素子への印加を示している場合には、そのスイッチ制御信号で示された駆動信号が前記素子へ印加されるように、前記スイッチを動作させるためのスイッチ動作信号を出力し、又、前記強制印加信号が入力されたタイミングで、前記スイッチ制御信号が複数の駆動信号の前記素子への印加を示している場合には、特定の駆動信号が前記素子へ印加されるように、前記スイッチを動作させるためのスイッチ動作信号を出力し、前記スイッチコントローラは、吐出された前記インクによって形成されるドットの階調を示す階調データに基づき、前記スイッチ制御信号を出力し、前記スイッチ制御信号を、前記複数の駆動信号毎に出力し、且つ、２以上の前記スイッチ制御信号を互いに非同期で、或いは、複数の前記スイッチ制御信号を全て同期させて出力する、印刷装置を実現することもできる。

このような印刷装置によれば、既述のほぼ全ての効果を奏するので、本発明の目的が最も有効に達成される。

また、印刷装置と、前記印刷装置の動作を制御する印刷制御装置と、を有する印刷システムであって、前記印刷装置は、複数の駆動信号を発生可能な駆動信号発生回路と、前記複数の駆動信号が印加可能であって、印加された駆動信号に応じて、インクを吐出させるための動作をする素子と、前記素子に、前記複数の駆動信号が同時に印加されることを防止する防止回路と、を有する印刷システムを実現することもできる。

＝＝＝印刷システムの構成＝＝＝
＜全体構成について＞
まず、印刷装置を印刷システムとともに説明する。なお、印刷システムとは、印刷装置と、この印刷装置の動作を制御する印刷制御装置とを少なくとも含むシステムのことである。

図１は、印刷システム１００の構成を説明する図である。例示した印刷システム１００は、印刷装置としてのプリンタ１と、印刷制御装置としてのコンピュータ１１０とを含んでいる。具体的には、この印刷システム１００は、プリンタ１と、コンピュータ１１０と、表示装置１２０と、入力装置１３０と、記録再生装置１４０とを有している。

プリンタ１は、用紙、布、フィルム等の媒体に画像を印刷する。なお、この媒体に関し、以下の説明では、代表的な媒体である用紙Ｓ（図３Ａを参照。）を例に挙げて説明する。コンピュータ１１０は、プリンタ１と通信可能に接続されている。そして、プリンタ１に画像を印刷させるため、コンピュータ１１０は、その画像に応じた印刷データをプリンタ１に出力する。このコンピュータ１１０には、アプリケーションプログラムやプリンタドライバ等のコンピュータプログラムがインストールされている。表示装置１２０は、ディスプレイを有している。この表示装置１２０は、例えば、コンピュータプログラムのユーザーインタフェースを表示するためのものである。入力装置１３０は、例えば、キーボード１３１やマウス１３２である。記録再生装置１４０は、例えば、フレキシブルディスクドライブ装置１４１やＣＤ−ＲＯＭドライブ装置１４２である。

＝＝＝コンピュータ＝＝＝
＜コンピュータ１１０の構成について＞
図２は、コンピュータ１１０、及びプリンタ１の構成を説明するブロック図である。まず、コンピュータ１１０の構成について簡単に説明する。

このコンピュータ１１０は、前述した記録再生装置１４０と、ホスト側コントローラ１１１とを有している。記録再生装置１４０は、ホスト側コントローラ１１１と通信可能に接続されており、例えばコンピュータ１１０の筐体に取り付けられている。ホスト側コントローラ１１１は、コンピュータ１１０における各種の制御を行うものであり、前述した表示装置１２０や入力装置１３０も通信可能に接続されている。このホスト側コントローラ１１１は、インタフェース部１１２と、ＣＰＵ１１３と、メモリ１１４とを有する。インタフェース部１１２は、プリンタ１との間に介在し、データの受け渡しを行う。ＣＰＵ１１３は、コンピュータ１１０の全体的な制御を行うための演算処理装置である。メモリ１１４は、ＣＰＵ１１３が使用するコンピュータプログラムを格納する領域や作業領域等を確保するためのものであり、ＲＡＭ、ＥＥＰＲＯＭ、ＲＯＭ、磁気ディスク装置等によって構成される。このメモリ１１４に格納されるコンピュータプログラムとしては、前述したように、アプリケーションプログラムやプリンタドライバがある。そして、ＣＰＵ１１３は、メモリ１１４に格納されているコンピュータプログラムに従って各種の制御を行う。

プリンタドライバは、アプリケーションプログラムから出力された画像データを印刷データに変換する機能をコンピュータ１１０に実現させる。そして、プリンタ１は、コンピュータ１１０からの印刷データを受信することで印刷動作を実行する。言い換えると、コンピュータ１１０は、印刷データを介してプリンタ１の動作を制御しているといえる。従って、コンピュータ１１０は、このプリンタドライバによって、印刷制御装置として機能する。そして、プリンタドライバは、画像データを印刷データに変換する機能を実現させるためのコードを有する。

印刷データは、プリンタ１が解釈できる形式のデータであって、各種のコマンドデータと、画素データとを有する。コマンドデータとは、プリンタ１に特定の動作の実行を指示するためのデータである。このコマンドデータには、例えば、給紙を指示するコマンドデータ、搬送量を示すコマンドデータ、排紙を指示するコマンドデータがある。また、画素データは、印刷される画像の画素に関するデータである。ここで、画素とは、用紙上に仮想的に定められた方眼状の升目である。この画素は、ドットが形成される領域を示す。そして、印刷データにおける画素データは、用紙上に形成されるドットに関するデータ（例えば、ドットの大きさのデータ）に変換される。本実施形態において、画素データは２ビットのデータによって構成されている。すなわち、この画素データには、ドット無しに対応する画素データ「００」と、小ドットに対応する画素データ「０１」と、中ドットの形成に対応する画素データ「１０」と、大ドットに対応する画素データ「１１」とがある。従って、このプリンタ１は４階調でドットの形成ができる。

そして、プリンタドライバは、アプリケーションプログラムから出力された画像データを印刷データに変換するため、解像度変換処理、色変換処理、ハーフトーン処理、ラスタライズ処理などを行う。また、プリンタドライバは、フレキシブルディスクＦＤやＣＤ−ＲＯＭなどの記録媒体（コンピュータ読み取り可能な記録媒体）に記録された状態で提供される。また、プリンタドライバは、インターネットを介してコンピュータ１１０にダウンロードすることも可能である。

＝＝＝プリンタ＝＝＝
＜プリンタ１の構成について＞
次に、プリンタ１の構成について説明する。ここで、図３Ａは、本実施形態のプリンタ１の構成を示す図である。図３Ｂは、本実施形態のプリンタ１の全体構成の横断面図である。なお、以下の説明では、図２のブロック図も参照する。

図２に示すように、プリンタ１は、用紙搬送機構２０、キャリッジ移動機構３０、ヘッドユニット４０、検出器群５０、プリンタ側コントローラ６０、及び駆動信号生成回路７０を有する。なお、本実施形態において、プリンタ側コントローラ６０及び駆動信号生成回路７０は、共通のコントローラ基板ＣＴＲに設けられている。また、ヘッドユニット４０は、ヘッド制御部ＨＣと、ヘッド４１とを有している。

このプリンタ１では、プリンタ側コントローラ６０によって制御対象部、すなわち用紙搬送機構２０、キャリッジ移動機構３０、ヘッドユニット４０（ヘッド制御部ＨＣ，ヘッド４１）、及び駆動信号生成回路７０が制御される。これにより、プリンタ側コントローラ６０は、コンピュータ１１０から受け取った印刷データに基づき、用紙Ｓに画像を印刷させる。また、検出器群５０の各検出器は、プリンタ１内の状況を監視している。そして、各検出器は、検出結果をプリンタ側コントローラ６０に出力する。各検出器からの検出結果を受けたプリンタ側コントローラ６０は、その検出結果に基づいて制御対象部を制御する。

用紙搬送機構２０は、媒体を搬送させる媒体搬送部に相当する。この用紙搬送機構２０は、用紙Ｓを印刷可能な位置に送り込んだり、この用紙Ｓを搬送方向に所定の搬送量で搬送させたりするものである。この搬送方向は、次に説明するキャリッジ移動方向と交差する方向である。そして、図３Ａ及び図３Ｂに示すように、用紙搬送機構２０は、給紙ローラ２１と、搬送モータ２２と、搬送ローラ２３と、プラテン２４と、排紙ローラ２５とを有する。給紙ローラ２１は、紙挿入口に挿入された用紙Ｓをプリンタ１内に自動的に送るためのローラであり、この例ではＤ形の断面形状をしている。搬送モータ２２は、用紙Ｓを搬送方向に搬送させるためのモータであり、その動作は、プリンタ側コントローラ６０によって制御される。搬送ローラ２３は、給紙ローラ２１によって送られてきた用紙Ｓを、印刷可能な領域まで搬送するためのローラである。この搬送ローラ２３の動作も搬送モータ２２によって制御される。プラテン２４は、印刷中の用紙Ｓを、この用紙Ｓの裏面側から支持する部材である。排紙ローラ２５は、印刷が終了した用紙Ｓを搬送するためのローラである。

キャリッジ移動機構３０は、ヘッドユニット４０が取り付けられたキャリッジＣＲをキャリッジ移動方向に移動させるためのものである。キャリッジ移動方向には、一側から他側への移動方向と、他側から一側への移動方向が含まれている。なお、ヘッドユニット４０はヘッド４１を有するので、キャリッジ移動方向はヘッド４１の移動方向に相当し、キャリッジ移動機構３０はヘッド４１を移動方向に移動させるヘッド移動部に相当する。そして、このキャリッジ移動機構３０は、キャリッジモータ３１と、ガイド軸３２と、タイミングベルト３３と、駆動プーリー３４と、従動プーリー３５とを有する。キャリッジモータ３１は、キャリッジＣＲを移動させるための駆動源に相当する。このキャリッジモータ３１は、プリンタ側コントローラ６０によって動作が制御される。そして、キャリッジモータ３１の回転軸には、駆動プーリー３４が取り付けられている。この駆動プーリー３４は、キャリッジ移動方向の一端側に配置されている。駆動プーリー３４とは反対側のキャリッジ移動方向の他端側には、従動プーリー３５が配置されている。タイミングベルト３３は、キャリッジＣＲに接続されているとともに、駆動プーリー３４と従動プーリー３５に架け渡されている。ガイド軸３２は、キャリッジＣＲを移動可能な状態で支持する。このガイド軸３２は、キャリッジ移動方向に沿って取り付けられている。従って、キャリッジモータ３１が動作すると、キャリッジＣＲは、このガイド軸３２に沿ってキャリッジ移動方向に移動する。

ヘッドユニット４０は、インクを用紙Ｓに向けて吐出させるためのものである。ここで、図４は、ヘッドユニット４０の分解斜視図である。図５Ａは、ヘッド４１の構造を説明する断面図である。図５Ｂは、ノズルＮｚの配置を説明する図である。

このヘッドユニット４０は、例えば、図４に示す構造をしている。すなわち、ヘッドユニット４０は、ヘッド４１と、針側ケース部材４２と、ヘッド側ケース部材４３を有している。針側ケース部材４２は、インクカートリッジＩＣ（図３Ａを参照）に挿入されるインク供給針４２１を有する部材であり、例えば樹脂を成型することで作成される。また、ヘッド側ケース部材４３は、ヘッド４１が取り付けられる部材であり、例えば樹脂を成型することで作成される。このヘッド側ケース部材４３には、基板配置部４３１が設けられている。基板配置部４３１は、ヘッド制御基板４４が配置される部分であり、略長方形の窪部によって形成されている。そして、ヘッド制御基板４４とヘッド４１とは、フィルム状のヘッド側配線部材４５によって電気的に接続される。すなわち、ヘッド側配線部材４５は、一端側の部分がヘッド４１のピエゾ素子４１７（ＰＺＴ，図５Ａを参照。）と電気的に接続され、他端側の部分がヘッド制御基板４４と電気的に接続されている。このヘッド制御基板４４には、ヘッド４１を制御するためのヘッド制御部ＨＣ（サブコントローラ）と、コネクタ４４１とが設けられている。なお、ヘッド制御部ＨＣについては、後で説明する。そして、ヘッド制御基板４４とプリンタ側コントローラ６０とは、フィルム状のコントローラ側配線基板ＦＣ（図３Ａを参照）によって電気的に接続されている。

このヘッドユニット４０が有するヘッド４１は、例えば、図５Ａに示す構造を有している。例示したヘッド４１は、流路ユニット４１Ａと、アクチュエータユニット４１Ｂとを有する。流路ユニット４１Ａは、ノズルＮｚが設けられたノズルプレート４１１と、インク貯留室４１２ａとなる開口部が形成された貯留室形成基板４１２と、インク供給口４１３ａが形成された供給口形成基板４１３とを有している。そして、貯留室形成基板４１２の一方の表面にはノズルプレート４１１が接着され、他方の表面には供給口形成基板４１３が接着されている。アクチュエータユニット４１Ｂは、圧力室４１４ａとなる開口部が形成された圧力室形成基板４１４と、圧力室４１４ａの一部を区画する振動板４１５と、供給側連通口４１６ａとなる開口部が形成された蓋部材４１６と、振動板４１５の表面に形成されたピエゾ素子４１７とを有している。そして、このヘッド４１には、インク貯留室４１２ａから圧力室４１４ａを通ってノズルＮｚに至る一連の流路が形成されている。使用時において、この流路はインクで満たされており、ピエゾ素子４１７を変形させることで、対応するノズルＮｚからインクを吐出させることができる。従って、このヘッド４１において、ピエゾ素子４１７は、インクを吐出させるための動作をする素子に相当する。

また、図５Ｂに示すように、各ノズルＮｚは、吐出させるインクの種類毎にグループ分けされており、各グループによってノズル列が構成されている。例示したヘッド４１は、ブラックインクノズル列Ｎｋと、シアンインクノズル列Ｎｃと、マゼンタインクノズル列Ｎｍと、イエローインクノズル列Ｎｙからなる４列のノズル列を有し、４色のインクを吐出可能である。そして、各ノズル列は、ｎ個（本実施形態では、ｎ＝１８０）のノズルＮｚを有している。これらのノズル列において、各ノズルＮｚは、所定の配列方向（この例では搬送方向）に沿って一定の間隔（ノズルピッチ：ｋ・Ｄ）で配列されている。ここで、Ｄは、搬送方向における最小のドットピッチ、つまり、用紙Ｓに形成されるドットの最高解像度での間隔である。また、ｋは、最小のドットピッチＤとノズルピッチとの関係を表す係数であり、１以上の整数に定められる。

また、このプリンタ１では、前述したように、画素データ「００」に対応するドット無し、画素データ「０１」に対応する小ドットの形成、画素データ「１０」に対応する中ドットの形成、及び画素データ「１１」に対応する大ドットの形成という４種類の制御ができる。このため、各ノズルＮｚからは、量が異なる複数種類のインクを吐出させることができる。例えば、各ノズルＮｚからは、大ドットを形成し得る量の大インク滴、中ドットを形成し得る量の中インク滴、及び小ドットを形成し得る量の小インク滴からなる３種類のインクを吐出させることができる。なお、画素データと吐出されるインクの関係については、後で説明する。

検出器群５０は、プリンタ１の状況を監視するためのものである。この検出器群５０には、リニア式エンコーダ５１、ロータリー式エンコーダ５２、紙検出器５３、及び紙幅検出器５４等が含まれている。リニア式エンコーダ５１は、キャリッジＣＲ（ヘッド４１，ノズルＮｚ）のキャリッジ移動方向の位置を検出するためのものである。ロータリー式エンコーダ５２は、搬送ローラ２３の回転量を検出するためのものである。紙検出器５３は、印刷される用紙Ｓの先端位置を検出するためのものである。紙幅検出器５４は、印刷される用紙Ｓの幅を検出するためのセンサである。

プリンタ側コントローラ６０は、プリンタ１の制御を行うものである。このプリンタ側コントローラ６０は、駆動信号ＣＯＭ（第１駆動信号ＣＯＭ_Ａ及び第２駆動信号ＣＯＭ_Ｂ，図１２Ａを参照。）を、ピエゾ素子４１７に印加させるコントローラに相当する。また、このプリンタ側コントローラ６０は、図２に示すように、インタフェース部６１と、ＣＰＵ６２と、メモリ６３と、制御ユニット６４とを有する。インタフェース部６１は、外部装置であるコンピュータ１１０との間で、データの受け渡しを行う。ＣＰＵ６２は、プリンタ１の全体的な制御を行うための演算処理装置である。メモリ６３は、ＣＰＵ６２のプログラムを格納する領域や作業領域等を確保するためのものであり、ＲＡＭ、ＥＥＰＲＯＭ、ＲＯＭ等の記憶素子によって構成される。そして、ＣＰＵ６２は、メモリ６３に格納されているコンピュータプログラムに従い、各制御対象部を制御する。例えば、ＣＰＵ６２は、制御ユニット６４を介して用紙搬送機構２０やキャリッジ移動機構３０を制御する。また、ＣＰＵ６２は、ヘッド４１の動作を制御するためのヘッド制御信号（クロック信号ＣＬＫ，画素データＳＩ，ラッチ信号ＬＡＴ，第１チェンジ信号ＣＨ_Ａ，第２チェンジ信号ＣＨ_Ｂ，全オン信号Ｎ_ＣＨＧ，図１０を参照。）をヘッド制御部ＨＣに出力する。さらに、ＣＰＵ６２は、駆動信号ＣＯＭを生成させるための制御信号を駆動信号生成回路７０に出力する。

駆動信号生成回路７０は、共通に使用される駆動信号ＣＯＭを生成する。本実施形態の駆動信号ＣＯＭは、一つのノズル列に対応する全てのピエゾ素子４１７に対して共通に使用される。ここで、図６は、駆動信号生成回路７０の構成を説明するブロック図である。

この駆動信号生成回路７０は、複数種類の駆動信号ＣＯＭを同時に生成できる。本実施形態の駆動信号生成回路７０は、第１駆動信号ＣＯＭ_Ａを生成する第１駆動信号生成部７０Ａと、第２駆動信号ＣＯＭ_Ｂを生成する第２駆動信号生成部７０Ｂを有している。そして、第１駆動信号生成部７０Ａは、第１波形生成回路７１Ａと第１電流増幅回路７２Ａを有し、第２駆動信号生成部７０Ｂは、第２波形生成回路７１Ｂと第２電流増幅回路７２Ｂを有する。なお、第１波形生成回路７１Ａと第２波形生成回路７１Ｂは同じ構成であり、第１電流増幅回路７２Ａと第２電流増幅回路７２Ｂは同じ構成である。このため、以下の説明は、主として、第１波形生成回路７１Ａと第１電流増幅回路７２Ａについて行う。

図７は、第１波形生成回路７１Ａ及び第２波形生成回路７１Ｂの構成を説明するためのブロック図である。なお、第２波形生成回路７１Ｂの構成は、括弧付きの符号で示している。第１波形生成回路７１Ａは、メモリ７１１Ａと、第１ラッチ回路７１２Ａと、加算器７１３Ａと、第２ラッチ回路７１４Ａと、デジタルアナログ変換器（Ｄ／Ａ変換器）７１５Ａと、電圧増幅回路７１６Ａとを有する。

メモリ７１１Ａは、複数種類の電圧変化量のデータを、アドレスに対応させて記憶する。このメモリ７１１Ａは、第１クロック信号の入力端子と、データ信号の入力端子と、アドレス信号の入力端子と、イネーブル信号の入力端子と、データ信号の出力端子とを有する。データ信号は、電圧変化量を示すものである。アドレス信号は、電圧変化量のデータが格納される格納アドレス、或いは、読み出される電圧変化量のデータの読み出しアドレスを示すものである。そして、メモリ７１１Ａは、アドレス信号で指定される格納アドレスに、電圧変化量のデータを格納する。この電圧変化量のデータは、第１クロック信号の入力端子、データ信号の入力端子、アドレス信号の入力端子、及びイネーブル信号の入力端子から必要な信号を入力することで格納される。また、メモリ７１１Ａは、読み出しアドレスで指定される電圧変化量のデータを、第１ラッチ回路７１２Ａに出力する。この読み出しアドレスも、アドレス信号の入力端子から入力されたアドレス信号で指定される。

第１ラッチ回路７１２Ａは、メモリ７１１Ａに電気的に接続されており、第２クロック信号が入力される毎に、メモリ７１１Ａに格納された電圧変化量のデータを読み出す。言い換えれば、メモリ７１１Ａから出力されている電圧変化量のデータをラッチする。加算器７１３Ａには、第１ラッチ回路７１２Ａの出力と第２ラッチ回路７１４Ａの出力とが入力される。そして、加算器７１３Ａの出力は、第２ラッチ回路７１４Ａに入力されている。すなわち、この加算器７１３Ａは、第１ラッチ回路７１２Ａの出力と第２ラッチ回路７１４Ａの出力とを加算した加算値を出力する。第２ラッチ回路７１４Ａは、第３クロック信号が入力される毎に、加算器７１３Ａから出力される加算値をラッチする。

デジタルアナログ変換器７１５Ａは、第２ラッチ回路７１４Ａからの出力、すなわち、加算器７１３Ａから出力された加算値をアナログ信号に変換する。電圧増幅回路７１６Ａは、デジタルアナログ変換器７１５Ａの出力と電気的に接続されている。この電圧増幅回路７１６Ａは、デジタルアナログ変換器７１５Ａから出力されたアナログ信号の電圧を、ピエゾ素子４１７が駆動可能な電圧に増幅する。

次に、この第１波形生成回路７１Ａの動作の具体例について説明する。詳しくは、メモリ７１１Ａと、第１ラッチ回路７１２Ａと、加算器７１３Ａと、第２ラッチ回路７１４Ａの動作について説明する。ここで、図８は、第１波形生成回路７１Ａの動作を説明する図である。

プリンタ側コントローラ６０のＣＰＵ６２は、アドレス信号をメモリ７１１Ａに出力する。メモリ７１１Ａは、アドレス信号で指定された読み出しアドレスのデータを出力する（ｔ０〜）。この例において、ＣＰＵ６２は、アドレスＢを示すアドレス信号を出力し、メモリ７１１Ａは、電圧変化量のデータとして電圧値△Ｖ１を出力する。次に、ＣＰＵ６２は、第２クロック信号をＨレベルに切り替える（ｔ１）。つまり、クロックパルスを出力する。このクロックパルスを受け取った第１ラッチ回路７１２Ａは、電圧値△Ｖ１をラッチする。その後、ＣＰＵ６２は、読み出しアドレスを変更する（ｔ３〜）。これにより、ＣＰＵ６２は、アドレスＡを示すアドレス信号を出力し、メモリ７１１Ａは、電圧変化量のデータとして電圧値０を出力する。また、ＣＰＵ６２は、第３クロック信号を周期△Ｔ毎にＨレベルに切り替える。つまり、クロックパルスを出力する。このクロックパルスを受け取る毎に、第２ラッチ回路７１４Ａの出力は電圧△Ｖ１だけ上昇する（ｔ２，ｔ４，ｔ５）。

次に、ＣＰＵ６２は、第２クロック信号をＨレベルに切り替える（ｔ６）。このクロックパルスを受け取った第１ラッチ回路７１２Ａは、アドレスＡに対応する電圧値０をラッチする。このため、第３クロック信号がＨレベルに切り換わっても、第２ラッチ回路７１４Ａの出力は一定電位を維持する（ｔ７，ｔ９）。また、ＣＰＵ６２は、読み出しアドレスをアドレスＣに変更し（ｔ８〜）、電圧変化量のデータとして電圧値−△Ｖ２をメモリ７１１Ａから出力させる。この電圧値−△Ｖ２は、次に第２クロック信号がＨレベルとなったタイミング（ｔ１０）で、第１ラッチ回路７１２Ａにラッチされる。このため、第３クロック信号がＨレベルになる毎に、第２ラッチ回路７１４Ａの出力は電圧−△Ｖ２だけ降下する（ｔ１１〜）。

次に、第１電流増幅回路７２Ａについて説明する。ここで、図９Ａは、電流増幅回路７２Ａ，７２Ｂの構成を説明する図である。図９Ｂは、トランジスタ対７２１Ａ，７２１Ｂとヒートシンク７２２Ａ，７２２Ｂの構成を説明する図である。

図９Ａに示すように、第１電流増幅回路７２Ａは、第１駆動信号ＣＯＭ_Ａの電位の変化に伴って発熱する第１トランジスタ対７２１Ａを有する。そして、この第１トランジスタ対７２１Ａは、互いのエミッタ端子同士が接続されたＮＰＮ型のトランジスタＱ１とＰＮＰ型のトランジスタＱ２を有する。ＮＰＮ型のトランジスタＱ１は、駆動信号ＣＯＭの電位上昇時に動作するトランジスタである。このＮＰＮ型のトランジスタＱ１は、コレクタが電源に、エミッタが第１駆動信号ＣＯＭ_Ａの出力信号線に、それぞれ接続されている。ＰＮＰ型のトランジスタＱ２は、電位降下時に動作するトランジスタである。ＰＮＰ型のトランジスタＱ２は、コレクタが接地（アース）に、エミッタが第１駆動信号ＣＯＭ_Ａの出力信号線に、それぞれ接続されている。なお、ＮＰＮ型のトランジスタＱ１とＰＮＰ型のトランジスタＱ２のエミッタ同士が接続されている部分の電位（第１駆動信号ＣＯＭ_Ａの電位）は、符号ＦＢで示すように、電圧増幅回路７１６Ａへフィードバックされている。

そして、この第１電流増幅回路７２Ａ、すなわち第１トランジスタ対７２１Ａは、第１波形生成回路７１Ａからの出力信号によって動作が制御される。例えば、出力信号の電位が上昇状態にあると、制御信号Ｓ_Ｑ１によってＮＰＮ型のトランジスタＱ１がオン状態となる。これに伴い、第１駆動信号ＣＯＭ_Ａの電位も上昇する。一方、出力信号の電位が降下状態にあると、制御信号Ｓ_Ｑ２によってＰＮＰ型のトランジスタＱ２がオン状態となる。これに伴い、第１駆動信号ＣＯＭ_Ａの電位も降下する。なお、出力信号が定電位である場合、ＮＰＮ型のトランジスタＱ１もＰＮＰ型のトランジスタＱ２もオフ状態となる。その結果、第１駆動信号ＣＯＭ_Ａは一定電位となる。

また、この第１トランジスタ対７２１Ａには、共通のヒートシンク７２２Ａが取り付けられている。すなわち、ヒートシンク７２２Ａは、第１トランジスタ対７２１Ａを構成するＮＰＮ型のトランジスタＱ１とＰＮＰ型のトランジスタＱ２の両方に接触している。そして、これらのＮＰＮ型のトランジスタＱ１及びＰＮＰ型のトランジスタＱ２が発生する熱を外部に放出する。

次に、第２波形生成回路７１Ｂ及び第２電流増幅回路７２Ｂについて簡単に説明する。前述したように、第２波形生成回路７１Ｂの構成は、第１波形生成回路７１Ａの構成と同じであり、第２電流増幅回路７２Ｂの構成は、第１電流増幅回路７２Ａの構成と同じである。すなわち、第２波形生成回路７１Ｂは、メモリ７１１Ｂと、第１ラッチ回路７１２Ｂと、加算器７１３Ｂと、第２ラッチ回路７１４Ｂと、デジタルアナログ変換器７１５Ｂと、電圧増幅回路７１６Ｂとを有する。また、第２電流増幅回路７２Ｂは、第２駆動信号ＣＯＭ_Ｂの電位の変化に伴って発熱する第２トランジスタ対７２１Ｂを有する。そして、第２トランジスタ対７２１Ｂは、互いのエミッタ端子同士が接続されたＮＰＮ型のトランジスタＱ１とＰＮＰ型のトランジスタＱ２を有する。また、この第２トランジスタ対７２１Ｂには、共通のヒートシンク７２２Ｂが取り付けられている。

次に、ヘッド制御部ＨＣについて説明する。ここで、図１０は、ヘッド制御部ＨＣの構成を説明するブロック図である。図１０に示すように、ヘッド制御部ＨＣは、第１シフトレジスタ８１Ａと、第２シフトレジスタ８１Ｂと、第１ラッチ回路８２Ａと、第２ラッチ回路８２Ｂと、デコーダ８３と、制御ロジック８４と、防止回路８５と、第１レベルシフタ８６Ａと、第２レベルシフタ８６Ｂと、第１スイッチ８７Ａと、第２スイッチ８７Ｂを備えている。制御ロジック８４を除いた各部、すなわち、第１シフトレジスタ８１Ａと、第２シフトレジスタ８１Ｂと、第１ラッチ回路８２Ａと、第２ラッチ回路８２Ｂと、デコーダ８３と、防止回路８５と、第１レベルシフタ８６Ａと、第２レベルシフタ８６Ｂと、第１スイッチ８７Ａと、第２スイッチ８７Ｂは、それぞれピエゾ素子４１７毎に設けられる。そして、ピエゾ素子４１７はインクが吐出されるノズルＮｚ毎に設けられるので、これらの各部もノズルＮｚ毎に設けられる。

ヘッド制御部ＨＣは、プリンタ側コントローラ６０からの印刷データ（画素データＳＩ）に基づき、インクを吐出させるための制御を行う。本実施形態では、画素データが２ビットで構成されており、クロック信号ＣＬＫに同期して、この画素データが記録ヘッド４１へ送られてくる。この画素データは、上位ビット群から下位ビット群の順で送られる。例えば、ノズルＮｚ（＃１）の上位ビット、ノズルＮｚ（＃２）の上位ビット、…、ノズルＮｚ（＃１７９）の上位ビット、ノズルＮｚ（＃１８０）の上位ビット、ノズルＮｚ（＃１）の下位ビット、ノズルＮｚ（＃２）の下位ビット、…、ノズルＮｚ（＃１７９）の下位ビット、ノズルＮｚ（＃１８０）の下位ビットの順で送られてくる。このため、まず、画素データの上位ビット群が第２シフトレジスタ８１Ｂにセットされる。全てのノズルＮｚについて画素データの上位ビット群が第２シフトレジスタ８１Ｂにセットされると、続いて画素データの下位ビット群が第２シフトレジスタ８１Ｂにセットされる。この画素データの下位ビット群のセットに伴い、画素データの上位ビット群はシフトして第１シフトレジスタ８１Ａにセットされる。

第１シフトレジスタ８１Ａには第１ラッチ回路８２Ａが電気的に接続され、第２シフトレジスタ８１Ｂには第２ラッチ回路８２Ｂが電気的に接続されている。そして、プリンタ側コントローラ６０からのラッチ信号ＬＡＴがＨレベルになると、つまり、ラッチパルスが第１ラッチ回路８２Ａ及び第２ラッチ回路８２Ｂに入力されると、第１ラッチ回路８２Ａは画素データの上位ビットをラッチし、第２ラッチ回路８２Ｂは画素データの下位ビットをラッチする。第１ラッチ回路８２Ａ及び第２ラッチ回路８２Ｂでラッチされた画素データ（上位ビットと下位ビットの組）はそれぞれ、デコーダ８３に入力される。このデコーダ８３は、画素データの上位ビット及び下位ビットに基づいてデコードを行い、第１駆動信号ＣＯＭ_Ａを構成する波形部ＳＳ１１〜ＳＳ１３、及び第２駆動信号ＣＯＭ_Ｂを構成する波形部ＳＳ２１，ＳＳ２２（図１２Ａを参照。後述する。）を選択するための選択データを生成する。

すなわち、デコーダ８３は、選択データ生成部に相当し、２ビットの画素データ（階調データ）から、選択データを駆動信号の数だけ生成する。本実施形態において、第１駆動信号ＣＯＭ_Ａに対応する第１選択データは、第１波形部ＳＳ１１から第３波形部ＳＳ１３のそれぞれに対応する３ビットのデータによって構成される。一方、第２駆動信号ＣＯＭ_Ｂに対応する第２選択データは、第１波形部ＳＳ２１と第２波形部ＳＳ２２のそれぞれに対応する２ビットのデータによって構成される。これらの選択データは、第１スイッチ８７Ａ及び第２スイッチ８７Ｂの動作を制御するためのものである。このため、選択データは、複数のスイッチの動作を制御するためのスイッチ制御信号に相当する。従って、画素データから選択データを生成する部分、すなわち、第１シフトレジスタ８１Ａと、第２シフトレジスタ８１Ｂと、第１ラッチ回路８２Ａと、第２ラッチ回路８２Ｂと、デコーダ８３は、スイッチコントローラＳＷＣを構成する。そして、この構成により、ドットの階調を示す階調データに基づいて、インクの吐出を精度よく制御するようにしている。また、選択データは、第１スイッチ８７Ａ用の第１選択データと、第２スイッチ８７Ｂ用の第１選択データとに分けて生成されている。これにより、駆動信号ＣＯＭ（第１駆動信号ＣＯＭ_Ａ，第２駆動信号ＣＯＭ_Ｂ）における所望の部分を、ピエゾ素子４１７に対して印加することができ、様々な制御が実現できる。

また、デコーダ８３には、制御ロジック８４からのタイミング信号も入力されている。この制御ロジック８４は、プリンタ側コントローラ６０と共にタイミング信号生成部として機能しており、ラッチ信号ＬＡＴやチェンジ信号ＣＨ_Ａ，ＣＨ_Ｂに基づいてタイミング信号を生成する。このタイミング信号も駆動信号ＣＯＭ毎に生成される。すなわち、第１駆動信号ＣＯＭ_Ａ用の第１タイミング信号ＴＩＭ_Ａと、第２駆動信号ＣＯＭ_Ｂ用の第２タイミング信号ＴＩＭ_Ｂが生成される。そして、図１２Ａに示すように、第１タイミング信号ＴＩＭ_Ａでは、ラッチパルスと、第１駆動信号ＣＯＭ_Ａ用のチェンジパルスとに同期してタイミングパルスが発生される。また、第２タイミング信号ＴＩＭ_Ｂでは、ラッチパルスと、第２駆動信号ＣＯＭ_Ｂ用のチェンジパルスとに同期してタイミングパルスが発生される。

デコーダ８３によって生成された選択データは、タイミング信号によって規定されるタイミングで上位ビット側から順に出力される。すなわち、第１タイミング信号ＴＩＭ_Ａの立ち上がりタイミングに同期して第１選択データが出力され、第２タイミング信号ＴＩＭ−Ｂの立ち上がりタイミングに同期して第２選択データが出力される。そして、出力された選択データは、防止回路８５に入力される。

防止回路８５は、一つのピエゾ素子４１７に対して、第１駆動信号ＣＯＭ_Ａ及び第２駆動信号ＣＯＭ_Ｂが同時に印加されることを防止するためのものである。このため、防止回路８５は、入力された選択データ（スイッチ制御信号）に基づき、第１スイッチ８７Ａ及び第２スイッチ８７Ｂを動作させるためのスイッチ動作信号ＳＤ（図１４Ａを参照。）を、第１レベルシフタ８６Ａ及び第２レベルシフタ８６Ｂに対して出力する。なお、この防止回路８５については、後で詳しく説明する。

第１レベルシフタ８６Ａ及び第２レベルシフタ８６Ｂは、電圧増幅器として機能する。すなわち、これらの第１レベルシフタ８６Ａ及び第２レベルシフタ８６Ｂは、防止回路８５からのスイッチ動作信号ＳＤが［１］の場合に、対応するスイッチ（第１スイッチ８７Ａ，第２スイッチ８７Ｂ）を駆動な程度の電圧まで昇圧されたオン信号を出力する。例えば、第１選択データに対応する第１スイッチ動作信号ＳＤ_Ａが［１］の場合には、数十ボルトに昇圧されたオン信号が第１スイッチ８７Ａに出力される。同様に、第２選択データに対応する第２スイッチ動作信号ＳＤ_Ｂが［１］の場合には、数十ボルトに昇圧されたオン信号が第２スイッチ８７Ｂに出力される。

そして、第１スイッチ８７Ａの入力側には駆動信号生成回路７０からの第１駆動信号ＣＯＭ_Ａが印加されており、第２スイッチ８７Ｂの入力側には第２駆動信号ＣＯＭ_Ｂが印加されている。また、第１スイッチ８７Ａと第２スイッチ８７Ｂの共通の出力側にはピエゾ素子４１７が電気的に接続されている。これらの第１スイッチ８７Ａ及び第２スイッチ８７Ｂは、発生される駆動信号ＣＯＭ毎に設けられるスイッチである。そして、第１駆動信号ＣＯＭ_Ａを構成する波形部ＳＳ１１〜ＳＳ１３と、第２駆動信号ＣＯＭ_Ｂを構成する波形部ＳＳ２１，ＳＳ２１を、ピエゾ素子４１７へ印加させる。従って、これらの第１スイッチ８７Ａ及び第２スイッチ８７Ｂは、対応する駆動信号ＣＯＭのピエゾ素子４１７への印加を制御するものである。

例えば、第１スイッチ動作信号ＳＤ_Ａが［１］である期間では、オン信号によって第１スイッチ８７Ａが接続状態になり、第１駆動信号ＣＯＭ_Ａがピエゾ素子４１７に印加される。同様に、第２スイッチ動作信号ＳＤ_Ｂが［１］である期間には、第２駆動信号ＣＯＭ_Ｂがピエゾ素子４１７に印加される。そして、ピエゾ素子４１７の電位は、印加された第１駆動信号ＣＯＭ_Ａ若しくは第２駆動信号ＣＯＭ_Ｂに応じて定まる。一方、第１スイッチ動作信号ＳＤ_Ａ及び第２スイッチ動作信号ＳＤ_Ｂが共に［０］の期間において、第１レベルシフタ８６Ａ及び第２レベルシフタ８６Ｂからは、第１スイッチ８７Ａ及び第２スイッチ８７Ｂを動作させるためのオン信号は出力されない。

このように、本実施形態では、駆動信号ＣＯＭのピエゾ素子４１７への印加を制御するスイッチが駆動信号ＣＯＭに対応する数だけ設けられている。すなわち、第１駆動信号ＣＯＭ_Ａに対応する第１スイッチ８７Ａと、第２駆動信号ＣＯＭ_Ｂに対応する第２スイッチ８７Ｂが設けられている。このため、ピエゾ素子４１７に印加される駆動信号ＣＯＭを切り替えるにあたり、第１スイッチ８７Ａと第２スイッチ８７Ｂを個別に制御すればよい。このため、切り替えを短時間で行うことができ、ピエゾ素子４１７を高い周波数で動作させる場合に適する。

また、ピエゾ素子４１７はコンデンサの様に振る舞い、駆動信号ＣＯＭの印加が停止された場合において停止直前の電位を維持する。従って、駆動信号ＣＯＭの印加が停止されている期間において、ピエゾ素子４１７は、駆動信号ＣＯＭの印加が停止される直前の変形状態を維持する。なお、選択データとスイッチ動作信号ＳＤの関係については、後で説明する。

＜印刷動作について＞
前述した構成を有するプリンタ１では、プリンタ側コントローラ６０が、メモリ６３に格納されたコンピュータプログラムに従って、制御対象部（用紙搬送機構２０、キャリッジ移動機構３０、ヘッドユニット４０、駆動信号生成回路７０）を制御する。従って、このコンピュータプログラムは、この制御を実行するためのコードを有する。そして、制御対象部を制御することで、用紙Ｓに対する印刷動作が行われる。

ここで、図１１は、印刷動作を説明するフローチャートである。例示した印刷動作は、印刷命令の受信動作（Ｓ１０）、給紙動作（Ｓ２０）、ドット形成動作（Ｓ３０）、搬送動作（Ｓ４０）、排紙判断（Ｓ５０）、排紙処理（Ｓ６０）、及び印刷終了判断（Ｓ７０）を有している。以下、各動作について、簡単に説明する。

印刷命令の受信動作（Ｓ１０）は、コンピュータ１１０からの印刷命令を受信する動作である。この動作において、プリンタ側コントローラ６０はインタフェース部６１を介して印刷命令を受信する。
給紙動作（Ｓ２０）は、印刷対象となる用紙Ｓを移動させ、印刷開始位置（所謂頭出し位置）に位置決めする動作である。この動作において、プリンタ側コントローラ６０は、搬送モータ２２を駆動するなどして、給紙ローラ２１や搬送ローラ２３を回転させる。
ドット形成動作（Ｓ３０）は、用紙Ｓにドットを形成するための動作である。この動作において、プリンタ側コントローラ６０は、キャリッジモータ３１を駆動したり、駆動信号生成部やヘッド４１に対して制御信号を出力したりする。これにより、ヘッド４１の移動中にノズルＮｚからインクが吐出され、用紙Ｓにドットが形成される。
搬送動作（Ｓ４０）は、用紙Ｓを搬送方向へ移動させる動作である。この動作において、プリンタ側コントローラ６０は、搬送モータ２２を駆動して搬送ローラ２３を回転させる。この搬送動作により、先程のドット形成動作によって形成されたドットとは異なる位置に、ドットを形成することができる。
排紙判断（Ｓ５０）は、印刷対象となっている用紙Ｓに対する排出の要否を判断する動作である。この判断は、例えば、印刷データの有無に基づき、プリンタ側コントローラ６０によって行われる。
排紙処理（Ｓ６０）は、用紙Ｓを排出させる処理であり、先程の排紙判断で「排紙する」と判断されたことを条件に行われる。この場合、プリンタ側コントローラ６０は、排紙ローラ２５を回転させることで、印刷済みの用紙Ｓを外部に排出させる。
印刷終了判断（Ｓ７０）は、印刷を続行するか否かの判断である。この判断も、プリンタ側コントローラ６０によって行われる。

＝＝＝防止回路の詳細＝＝＝
次に防止回路８５の構成、及び機能について詳細に説明する。本実施形態の防止回路８５は、ドットの形成時（インク吐出時）に動作するものである。このため、防止回路８５の説明は、インク吐出時における具体的制御の中で行うことにする。

＜駆動信号ＣＯＭについて＞
図１２Ａは、第１駆動信号ＣＯＭ_Ａと、第２駆動信号ＣＯＭ_Ｂと、必要な制御信号を説明する図である。また、図１２Ｂは、画素データ（階調値）と、波形部の選択パターンと、選択データを説明する図である。

例示した第１駆動信号ＣＯＭ_Ａは、期間Ｔ１１で発生される第１波形部ＳＳ１１と、期間Ｔ１２で発生される第２波形部ＳＳ１２と、期間Ｔ１３で発生される第３波形部ＳＳ１３とを有する。そして、期間Ｔ１１、期間Ｔ１２、及び期間Ｔ１３は、同じ時間幅に定められている。また、期間Ｔ１２の開始タイミング、及び期間Ｔ１３の開始タイミングは、第１チェンジ信号ＣＨ_Ａの立ち上がりタイミングに同期されている。これらの第１波形部ＳＳ１１と、第２波形部ＳＳ１２と、第３波形部ＳＳ１３は、いずれも第１駆動パルスＰＳ１を有する。この第１駆動パルスＰＳ１がピエゾ素子４１７に印加されると、ノズルＮｚからは、小ドットを形成可能な量のインク（小インク滴）が吐出される。なお、ここでの小ドットは、テキストの印刷に適したサイズとされている。そして、この第１駆動パルスＰＳ１は、ピエゾ素子４１７に、インクを吐出させるための動作をさせる単位信号に相当する。

例示した第２駆動信号ＣＯＭ_Ｂは、期間Ｔ２１で発生される第１波形部ＳＳ２１と、期間Ｔ２２で発生される第２波形部ＳＳ２２を有する。そして、期間Ｔ２２の開始タイミングは、第２チェンジ信号ＣＨ_Ｂの立ち上がりタイミングに同期されている。また、第１波形部ＳＳ２１は第２駆動パルスＰＳ２を有し、第２波形部ＳＳ２２は第３駆動パルスＰＳ３を有する。第２駆動パルスＰＳ２がピエゾ素子４１７に印加されると、ノズルＮｚからは、中ドットを形成可能な量のインク（中インク滴）が吐出される。また、第３駆動パルスＰＳ３がピエゾ素子４１７に印加されると、ノズルＮｚからは、小ドットを形成可能な量のインク（小インク滴）が吐出される。なお、ここでの小ドットは、画像の印刷に適したサイズとされている。そして、これらの第２駆動パルスＰＳ２及び第３駆動パルスＰＳ３もまた、ピエゾ素子４１７に、インクを吐出させるための動作をさせる単位信号に相当する。

＜階調制御について＞
次に、このプリンタ１における階調制御について説明する。ここで、図１３は、小ドットの形成時、中ドットの形成時、及び大ドットの形成時において、ピエゾ素子４１７に印加される波形部を説明する図である。この多階調の制御において、第１スイッチ８７Ａ及び第２スイッチ８７Ｂは、デコーダ８３が生成した選択データ（スイッチ制御信号）に基づき、その動作が制御される。

本実施形態において、各駆動信号ＣＯＭ_Ａ，ＣＯＭ_Ｂは、複数の印刷モードで共通に使用される。具体的には、画像の印刷に適したきれいモードと、テキストの印刷に適したはやいモードの２つのモードで、共通に使用される。このため、階調制御はモード毎に説明する。なお、これらの記録モードは、プリンタドライバによって定められる。

そして、本実施形態において、ドットの非形成（画素データ［００］）では、第１駆動信号ＣＯＭ_Ａ及び第２駆動信号ＣＯＭ_Ｂのいずれもピエゾ素子４１７には印加されない。このため、ドットの非形成時における制御の説明は省略する。

＜きれいモードの階調制御について＞
まず、きれいモードの階調制御について説明する。このきれいモードにおいて、小ドットの形成を示す画素データ［０１］を受信すると、デコーダ８３は、第１選択データ［０００］及び第２選択データ［０１］を生成する。これらの第１選択データ［０００］及び第２選択データ［０１］は、前述したように、タイミング信号がＨレベルになるタイミングで、上位ビット側から順に、第１スイッチ８７Ａ及び第２スイッチ８７Ｂへ出力される。ここで、第２選択データは［０１］である。このため、第２駆動信号ＣＯＭ_Ｂは、図１３に太線で示すように、期間Ｔ２２において、ピエゾ素子４１７に印加される。つまり、第２波形部ＳＳ２２がピエゾ素子４１７に印加される。一方、第１選択データは［０００］である。このため、第１駆動信号ＣＯＭ_Ａは、ピエゾ素子４１７に印加されない。これにより、第３駆動パルスＰＳ３がピエゾ素子４１７に印加され、ノズルＮｚからは小ドットに対応する量のインクが吐出される。

次に、中ドットの形成（画素データ［１０］）の場合について説明する。この場合、デコーダ８３は、中ドットの形成を示す画素データ［１０］に基づき、第１選択データ［０００］及び第２選択データ［１０］を生成する。ここで、第２選択データは［１０］であるため、第２駆動信号ＣＯＭ_Ｂは、期間Ｔ２１においてピエゾ素子４１７に印加される。つまり、第１波形部ＳＳ２１がピエゾ素子４１７に印加される。一方、第１選択データは［０００］であるため、第１駆動信号ＣＯＭ_Ａはピエゾ素子４１７に印加されない。これにより、第２駆動パルスＰＳ２がピエゾ素子４１７に印加され、ノズルＮｚからは中ドットに対応する量のインクが吐出される。

次に、大ドットの形成（画素データ［１１］）の場合について説明する。この場合、第１駆動信号ＣＯＭ_Ａがピエゾ素子４１７に印加される。すなわち、デコーダ８３は、大ドットの形成を示す画素データ［１１］に基づき、第１選択データ［１１１］及び第２選択データ［００］を生成する。ここで、第１選択データは［１１１］であるため、第１駆動信号ＣＯＭ_Ａは、期間Ｔ１１〜期間Ｔ１３に亘ってピエゾ素子４１７に印加される。これにより、第１駆動信号ＣＯＭ_Ａを構成する３つの波形部ＳＳ１１〜ＳＳ１３がピエゾ素子４１７に印加される。一方、第２選択データは［００］であるため、第２駆動信号ＣＯＭ_Ｂは、ピエゾ素子４１７に印加されない。以上より、この場合には、３つの第１駆動パルスＰＳ１がピエゾ素子４１７に印加され、ノズルＮｚからは大ドットに対応する量のインクが吐出される。

＜はやいモードの階調制御について＞
次に、はやいモードの階調制御について説明する。このはやいモードでは、第１駆動信号ＣＯＭ_Ａをピエゾ素子４１７に印加することで、階調制御が行われる。そして、小ドットの形成を示す画素データ［０１］を受信すると、デコーダ８３は、第１選択データ［０１０］及び第２選択データ［００］を生成する。ここで、第１選択データは［０１０］である。このため、第１駆動信号ＣＯＭ_Ａは、期間Ｔ１２においてピエゾ素子４１７に印加される。つまり、第２波形部ＳＳ１２がピエゾ素子４１７に印加される。一方、第２駆動信号ＣＯＭ_Ｂは、ピエゾ素子４１７に印加されない。これにより、一つの第１駆動パルスＰＳ１がピエゾ素子４１７に印加され、ノズルＮｚからは小ドットに対応する量のインクが吐出される。

次に、中ドットの形成（画素データ［１０］）の場合について説明する。この場合、デコーダ８３は、中ドットの形成を示す画素データ［１０］に基づき、第１選択データ［１１０］及び第２選択データ［００］を生成する。ここで、第１選択データは［１１０］であるため、第１駆動信号ＣＯＭ_Ａは、期間Ｔ１１〜期間Ｔ１２に亘ってピエゾ素子４１７に印加される。つまり、第１波形部ＳＳ１１及び第２波形部ＳＳ１２がピエゾ素子４１７に印加される。一方、第２駆動信号ＣＯＭ_Ｂは、ピエゾ素子４１７に印加されない。以上より、この場合には、２つの第１駆動パルスＰＳ１がピエゾ素子４１７に印加され、ノズルＮｚからは中ドットに対応する量のインクが吐出される。

なお、大ドットの形成（画素データ［１１］）は、きれいモードにおける制御と同じである。このため、説明は省略する。

そして、前述したスイッチコントローラＳＷＣ（第１シフトレジスタ８１Ａ，第２シフトレジスタ８１Ｂ，第１ラッチ回路８２Ａ，第２ラッチ回路８２Ｂ，デコーダ８３）は、各駆動信号ＣＯＭに対する選択データ（スイッチ制御信号）を非同期で出力する。本実施形態では、駆動信号ＣＯＭが第１駆動信号ＣＯＭ_Ａと第２駆動信号ＣＯＭ_Ｂとからなるので、第１駆動信号ＣＯＭ_Ａに対する選択データと、第２駆動信号ＣＯＭ_Ｂに対する選択データとが非同期で出力されている。このように構成することで、或る駆動信号ＣＯＭにおける波形部の長さ（期間）を、他の駆動信号ＣＯＭにおける波形部の長さ（期間）に拘わらず定めることができる。その結果、各駆動信号ＣＯＭにおける波形部の組み合わせを多様化でき、限られた繰り返し周期Ｔであっても、様々な制御が実現できる。

＜防止回路８５について＞
このような制御を行う場合、第１駆動信号ＣＯＭ_Ａと第２駆動信号ＣＯＭ_Ｂがピエゾ素子４１７へ同時に印加されてしまうと、ピエゾ素子４１７が不測の動作をする虞がある。例えば、選択データ用の信号線にノイズが乗ってしまった場合、第１駆動信号ＣＯＭ_Ａと第２駆動信号ＣＯＭ_Ｂが同時に印加される場合がある。防止回路８５は、第１駆動信号ＣＯＭ_Ａと第２駆動信号ＣＯＭ_Ｂがピエゾ素子４１７へ同時に印加されることを防止するためのものである。以下、詳細に説明する。

ここで、図１４Ａは、第１実施形態における防止回路８５を説明する図である。図１４Ｂは、防止回路８５の機能を説明するための真理値表である。この防止回路８５は、スイッチコントローラＳＷＣから非同期で出力される選択信号に基づき、第１スイッチ８７Ａや第２スイッチ８７Ｂを動作させるためのスイッチ動作信号ＳＤ（第１スイッチ動作信号ＳＤ_Ａ，第２スイッチ動作信号ＳＤ_Ｂ）を出力するものであり、本実施形態ではロジック回路によって構成されている。ここで、防止回路８５をロジック回路によって構成したのは、処理を短時間で行えるからである。

例示した防止回路８５は、入力信号線が２本、出力信号線が２本となっている。すなわち、入力信号線の一方は、第１選択データを入力するための信号線であり、入力信号線の他方は、第２選択データを入力するための信号線である。また、出力信号線の一方は、第１スイッチ動作信号ＳＤ_Ａを出力するためのものであり、出力信号線の他方は、第２スイッチ動作信号ＳＤ_Ｂを出力するためのものである。

そして、防止回路８５は、図１４Ｂの真理値表の結果が得られるように構成される。すなわち、防止回路８５は、第１選択データが第１スイッチ８７Ａの接続を示す場合、又は、第１選択データが第１スイッチ８７Ａの接続を示し、且つ、第２選択データが第２スイッチ８７Ｂの接続を示す場合に、第１スイッチ８７Ａを接続させるための第１スイッチ動作信号ＳＤ_Ａを出力する。また、防止回路８５は、第２選択データだけが第２スイッチ８７Ｂの接続を示す場合に、第２スイッチ８７Ｂを接続させるための第２スイッチ動作信号ＳＤ_Ｂを出力する。

本実施形態の防止回路８５は、第１のアンド回路８５１と、オア回路８５２と、第２のアンド回路８５３と、インバータ８５４とを有している。第１のアンド回路８５１には、第１選択データと第２選択データが入力されている。そして、第１のアンド回路８５１の出力は、オア回路８５２に入力される。オア回路８５２には、第１のアンド回路８５１の出力と、第１選択データとが入力される。そして、オア回路８５２の出力は、第１スイッチ動作信号ＳＤ_Ａとなる。第２のアンド回路８５３には、インバータ８５４によって反転された第１選択データの反転信号と、第２選択データとが入力される。そして、第２のアンド回路８５３の出力は、第２スイッチ動作信号ＳＤ_Ｂとなる。

このような構成の防止回路８５は、選択データ（スイッチ制御信号）が、第１駆動信号ＣＯＭ_Ａと第２駆動信号ＣＯＭ_Ｂをピエゾ素子４１７へ同時に印加させることを示した場合であっても、第１駆動信号ＣＯＭ_Ａがピエゾ素子４１７に印加されるように、第１スイッチ動作信号ＳＤ_Ａを出力する。このように構成することで、複数の駆動信号ＣＯＭを同時に印加させるような選択データが出力されてしまっても、ピエゾ素子４１７には選択された一つの駆動信号ＣＯＭが印加されることになる。例えば、図１２Ａに点線で示すように、期間Ｔ１１と期間Ｔ１２の境界のタイミングで、第２チェンジ信号ＣＨ_Ｂの信号線にノイズＸ１が乗った場合を考える。この場合、ノイズＸ１に基づき、制御ロジック８４が第２タイミング信号ＴＩＭ_ＢにてタイミングパルスＸ１´を発生させる。すると、第１タイミング信号ＴＩＭ_Ａにて発生されたタイミングパルスとタイミングパルスＸ１´が同じタイミングで防止回路８５に入力されてしまう。このような場合であっても、防止回路８５は、一方の駆動信号ＣＯＭ、すなわち、第１駆動信号ＣＯＭ_Ａがピエゾ素子４１７に印加されるように、スイッチ動作信号ＳＤを出力する。その結果、ピエゾ素子４１７が不測の動作をする不具合を有効に防止することができる。

＝＝＝第２実施形態＝＝＝
前述した第１実施形態の防止回路８５は、第１駆動信号ＣＯＭ_Ａに対応する第１選択データと、第２駆動信号ＣＯＭ_Ｂに対応する第２選択データに基づき、スイッチ動作信号ＳＤ（第１スイッチ動作信号ＳＤ_Ａ，第２スイッチ動作信号ＳＤ_Ｂ）を出力するものであった。しかし、防止回路８５に入力される信号は、これらの選択データに限られるものではない。例えば、選択データ（スイッチ制御信号）に拘わらず、駆動信号ＣＯＭをピエゾ素子４１７へ印加させる全オン信号（強制印加信号）が入力された場合に、選択された一つの駆動信号ＣＯＭがピエゾ素子４１７へ印加されるよう、第１スイッチ８７Ａ、及び第２スイッチ８７Ｂを動作させるためのスイッチ動作信号ＳＤを出力させるようにしてもよい。

以下、このように構成した第２実施形態について説明する。ここで、図１５Ａは、第２実施形態における防止回路９０を説明する図である。図１５Ｂは、防止回路９０の機能を説明するための真理値表である。

第２実施形態の防止回路９０は、第１実施形態の防止回路８５に代えて用いられるものである。例示した防止回路８５は、入力信号線が３本、出力信号線が２本となっている。すなわち、入力信号線の一つは、第１選択データを入力するための信号線であり、入力信号線の他の一つは、第２選択データを入力するための信号線である。さらに、入力信号線のさらに他の一つは、全オン信号Ｎ_ＣＨＧを入力するための信号線である。そして、出力信号線の一方は、第１スイッチ動作信号ＳＤ_Ａを出力するためのものであり、出力信号線の他方は、第２スイッチ動作信号ＳＤ_Ｂを出力するためのものである。

そして、防止回路９０は、図１５Ｂの真理値表の結果が得られるように構成される。すなわち、防止回路９０は、第１選択データが第１スイッチ８７Ａの接続を示す場合には、第２選択データや全オン信号Ｎ_ＣＨＧの内容に拘わらず、第１スイッチ８７Ａを接続させるための第１スイッチ動作信号ＳＤ_Ａを出力する。そして、防止回路９０は、全オン信号だけが出力されている場合にも、第１スイッチ８７Ａを接続させるための第１スイッチ動作信号ＳＤ_Ａを出力する。また、防止回路９０は、第２選択データが第２スイッチ８７Ｂの接続を示し、且つ、第１選択データが第１スイッチ８７Ａの非接続を示す場合には、全オン信号Ｎ_ＣＨＧの内容に拘わらず、第２スイッチ８７Ｂを接続させるための第２スイッチ動作信号ＳＤ_Ｂを出力する。なお、第１選択データが第１スイッチ８７Ａの非接続を示し、第２選択データが第２スイッチ８７Ｂの非接続を示し、且つ、全オン信号Ｎ_ＣＨＧも出力されていない場合には、第１スイッチ動作信号ＳＤ_Ａ及び第２スイッチ動作信号ＳＤ_Ｂは出力されない。

本実施形態の防止回路９０は、第１のアンド回路９１と、第２のアンド回路９２と、第３のアンド回路９３と、第４のアンド回路９４と、オア回路９５と、複数のインバータ９６とを有している。第１のアンド回路９１には、第１選択データと、第２選択データが入力されている。そして、第１のアンド回路９１の出力は、オア回路９５に出力される。第２のアンド回路９２には、インバータ９６によって反転された第２選択データの反転データと、全オン信号Ｎ_ＣＨＧが入力されている。そして、第２のアンド回路９２の出力もオア回路９５に出力される。第３のアンド回路９３には、第１選択データと、インバータ９６によって反転された第２選択データの反転データと、インバータ９６によって反転された全オン信号Ｎ_ＣＨＧの反転信号とが入力されている。そして、第３のアンド回路９３の出力もオア回路９５に出力される。このオア回路９５の出力は、第１スイッチ動作信号ＳＤ_Ａとなる。また、第４のアンド回路９４には、インバータ９６によって反転された第１選択データの反転信号と、第２選択データとが入力される。そして、第４のアンド回路９４の出力は、第２スイッチ動作信号ＳＤ_Ｂとなる。

また、この防止回路９０では、全オン信号Ｎ_ＣＨＧが入力されたタイミングで、選択データ（第１選択データ，第２選択データ）が一つの駆動信号ＣＯＭのピエゾ素子４１７への印加を示している場合に、その選択データで示された駆動信号ＣＯＭがピエゾ素子４１７へ印加されるように、スイッチ動作信号ＳＤ（第１スイッチ動作信号ＳＤ_Ａ，第２スイッチ動作信号ＳＤ_Ｂ）を出力している。すなわち、全オン信号Ｎ_ＣＨＧが入力されたタイミングで、第１選択データが第１駆動信号ＣＯＭ_Ａの印加を示している場合、防止回路９０からは、第１スイッチ動作信号ＳＤ_Ａが出力される。また、全オン信号Ｎ_ＣＨＧが入力されたタイミングで、第２選択データが第２駆動信号ＣＯＭ_Ｂの印加を示している場合、防止回路９０からは、第２スイッチ動作信号ＳＤ_Ｂが出力される。

加えて、この防止回路９０では、全オン信号Ｎ_ＣＨＧが入力されたタイミングで、選択データが複数の駆動信号ＣＯＭのピエゾ素子４１７への印加を示している場合に、特定の駆動信号ＣＯＭがピエゾ素子４１７へ印加されるように、スイッチ動作信号ＳＤを出力する。具体的には、全オン信号Ｎ_ＣＨＧが入力されたタイミングで、選択データが第１駆動信号ＣＯＭ_Ａ及び第２駆動信号ＣＯＭ_Ｂのピエゾ素子４１７への印加を示している場合に、第１駆動信号ＣＯＭ_Ａがピエゾ素子４１７へ印加されるように、スイッチ動作信号ＳＤを出力する。

このような構成により、本実施形態の防止回路９０では、全オン信号Ｎ_ＣＨＧにより駆動信号ＣＯＭを強制的に印加させる場合にも、複数の駆動信号ＣＯＭがピエゾ素子４１７へ同時に印加されてしまう不具合を確実に防止できる。

＝＝＝その他の実施の形態＝＝＝
上記の各実施形態は、主としてプリンタ１を有する印刷システム１００について記載されているが、その中には、印刷制御装置や印刷制御方法等の開示が含まれている。また、上記の実施形態は、本発明の理解を容易にするためのものであり、本発明を限定して解釈するためのものではない。本発明は、その趣旨を逸脱することなく、変更、改良され得ると共に、本発明にはその等価物が含まれることはいうまでもない。特に、以下に述べる実施形態であっても、本発明に含まれるものである。

＜選択データについて＞
前述の実施形態において、第１駆動信号ＣＯＭ_Ａに対する選択データと第２駆動信号ＣＯＭ_Ｂに対する選択データは、互いに非同期で出力されていた。選択データに関し、複数の選択データを同期させて出力してもよい。ここで、図１６Ａは、複数の選択データを同期させて出力する構成の例である。また、図１６Ｂは、画素データ（階調値）と、波形部の選択パターンと、選択データを説明する図である。この例では、繰り返し周期Ｔを期間Ｔ１〜期間Ｔ６とから構成し、隣り合う期間の境界となるタイミングで、選択データを出力させている。

例示した第１駆動信号ＣＯＭ_Ａは、期間Ｔ１で発生される第１波形部ＳＳ１１と、期間Ｔ２で発生される第２波形部ＳＳ１２と、期間Ｔ３で発生される第３波形部ＳＳ１３と、期間Ｔ４で発生される第４波形部ＳＳ１４と、期間Ｔ５で発生される第５波形部ＳＳ１５と、期間Ｔ６で発生される第６波形部ＳＳ１６とを有する。これらの波形部の中で、第１波形部ＳＳ１１と、第３波形部ＳＳ１３と、第５波形部ＳＳ１５は、第１駆動パルスＰＳ１を有している。この第１駆動パルスＰＳ１は、図１２Ａにて示された第１駆動パルスＰＳ１と同じ波形である。また、第２波形部ＳＳ１２と、第４波形部ＳＳ１４と、第６波形部ＳＳ１６は、中間電位Ｖｃで一定となっている。

例示した第２駆動信号ＣＯＭ_Ｂは、期間Ｔ１で発生される第１波形部ＳＳ２１と、期間Ｔ２で発生される第２波形部ＳＳ２２と、期間Ｔ３で発生される第３波形部ＳＳ２３と、期間Ｔ４で発生される第４波形部ＳＳ２４と、期間Ｔ５で発生される第５波形部ＳＳ２５と、期間Ｔ６で発生される第６波形部ＳＳ２６とを有する。本実施形態において、第２駆動信号ＣＯＭ_Ｂの第１波形部ＳＳ２１〜第６波形部ＳＳ２６は、対応する第１駆動信号ＣＯＭ_Ａの第１波形部ＳＳ１１〜第６波形部ＳＳ１６と同じ時間幅に定められている。これに伴い、第１駆動信号ＣＯＭ_Ａ用の第１チェンジ信号ＣＨ_Ａと、第２駆動信号ＣＯＭ_Ｂ用の第２チェンジ信号ＣＨ_Ｂは、Ｈレベルになるタイミングが揃えられている。言い換えれば、パルスが同期して発生されている。この第２駆動信号ＣＯＭ_Ｂでは、第１波形部ＳＳ２１と、第３波形部ＳＳ２３と、第５波形部ＳＳ２５は、中間電位Ｖｃで一定の定電位信号である。また、第２波形部ＳＳ２２と、第４波形部ＳＳ２４と、第６波形部ＳＳ２６は、第１駆動パルスＰＳ１を有している。

次に、このプリンタ１における階調制御について説明する。まず、ドットの非形成（画素データ［００］）の場合、デコーダ８３は、非記録を示す画素データ［００］に基づき、第１選択データ［００００００］及び第２選択データ［００００００］を生成する。このため、第１駆動信号ＣＯＭ_Ａの波形部ＳＳ１１〜ＳＳ１６、及び、第２駆動信号ＣＯＭ_Ｂの波形部ＳＳ２１〜ＳＳ２６は、ピエゾ素子４１７に印加されない。

小ドットの形成（画素データ［０１］）の場合、デコーダ８３は、小ドットの形成を示す画素データ［０１］に基づき、第１選択データ［００１０００］及び第２選択データ［００００００］を生成する。これにより、期間Ｔ３で発生された第１駆動パルスＰＳ１がピエゾ素子４１７に印加され、ノズルＮｚからは小ドットに対応する量のインクが吐出される。

中ドットの形成（画素データ［１０］）の場合、デコーダ８３は、中ドットの形成を示す画素データ［１０］に基づき、第１選択データ［００１０００］及び第２選択データ［０１０１００］を生成する。これにより、期間Ｔ２，期間Ｔ３，期間Ｔ４のそれぞれで発生された第１駆動パルスＰＳ１がピエゾ素子４１７に印加され、ノズルＮｚからは中ドットに対応する量のインクが吐出される。

次に、大ドットの形成（画素データ［１１］）の場合、デコーダ８３は、大ドットの形成を示す画素データ［１１］に基づき、第１選択データ［１０１０１０］及び第２選択データ［０１０１０１］を生成する。これにより、第１駆動信号ＣＯＭ_Ａが有する３つの第１駆動パルスＰＳ１と、第２駆動信号ＣＯＭ_Ｂが有する３つの第１駆動パルスＰＳ１がピエゾ素子４１７に印加され、ノズルＮｚからは大ドットに対応する量のインクが吐出される。その結果、用紙Ｓには大ドットが形成される。

このように、複数の選択データを同期して出力させることにより、タイミングの管理が容易となり、制御の簡素化が図れる。そして、前述した防止回路８５，９０は、このような構成であっても、複数の駆動信号ＣＯＭがピエゾ素子４１７へ同時に印加されてしまう不具合を確実に防止することができる。

＜印刷システムについて＞
印刷システムに関し、前述の実施形態では、印刷装置としてのプリンタ１と、印刷制御装置としてのコンピュータ１１０とが別々に構成されている印刷システム１００について説明したが、この構成に限定されない。印刷システムは、印刷装置と印刷制御装置とが一体になっているものであってもよい。

＜駆動素子について＞
前述の実施形態では、ピエゾ素子４１７を用いてインクを吐出させていた。しかし、インクを吐出させる素子は、ピエゾ素子４１７に限られるものではない。例えば、発熱素子や磁歪素子等、インクを吐出させるための動作を実行である素子ならば使用できる。

＜インクについて＞
前述の実施形態は、プリンタ１の実施形態であったので、染料インク又は顔料インクをノズルＮｚから吐出させていた。しかし、ノズルＮｚから吐出させるインクは、このようなインクに限られるものではない。また、インクの色も前述した４色に限られるものではない。

＜他の応用例について＞
また、前述の実施形態では、プリンタ１が説明されていたが、これに限られるものではない。例えば、カラーフィルタ製造装置、染色装置、微細加工装置、半導体製造装置、表面加工装置、三次元造形機、液体気化装置、有機ＥＬ製造装置（特に高分子ＥＬ製造装置）、ディスプレイ製造装置、成膜装置、ＤＮＡチップ製造装置などのインクジェット技術を応用した各種の記録装置に、本実施形態と同様の技術を適用してもよい。また、これらの方法や製造方法も応用範囲の範疇である。

印刷システムの構成を説明する図である。 コンピュータ、及びプリンタの構成を説明するブロック図である。 図３Ａは、本実施形態のプリンタの構成を示す図である。図３Ｂは、本実施形態のプリンタの全体構成の横断面図である。 ヘッドユニットの分解斜視図である。 図５Ａは、ヘッドの構造を説明する断面図である。図５Ｂは、ノズルの配置を説明する図である。 駆動信号生成回路の構成を説明するブロック図である。 第１波形生成回路及び第２波形生成回路の構成を説明するためのブロック図である。 第１波形生成回路の動作を説明する図である。 図９Ａは、電流増幅回路の構成を説明する図である。図９Ｂは、トランジスタ対とヒートシンクの構成を説明する図である。 ヘッド制御部の構成を説明するブロック図である。 印刷動作を説明するフローチャートである。 図１２Ａは、第１駆動信号と、第２駆動信号と、必要な制御信号を説明する図である。また、図１２Ｂは、画素データと、波形部の選択パターンと、選択データを説明する図である。 小ドットの形成時、中ドットの形成時、及び大ドットの形成時において、ピエゾ素子に印加される波形部を説明する図である。 図１４Ａは、第１実施形態における防止回路を説明する図である。図１４Ｂは、防止回路の機能を説明するための真理値表である。 図１５Ａは、第２実施形態における防止回路を説明する図である。図１５Ｂは、防止回路の機能を説明するための真理値表である。 図１６Ａは、複数の選択データを同期させて出力する構成の例である。また、図１６Ｂは、画素データと、波形部の選択パターンと、選択データを説明する図である。

符号の説明

１…プリンタ，２０…用紙搬送機構，２１…給紙ローラ，２２…搬送モータ，２３…搬送ローラ，２４…プラテン，２５…排紙ローラ，３０…キャリッジ移動機構，３１…キャリッジモータ，３２…ガイド軸，３３…タイミングベルト，３４…駆動プーリー，３５…従動プーリー，４０…ヘッドユニット，４１…ヘッド，４１Ａ…流路ユニット，４１１…ノズルプレート，４１２…貯留室形成基板，４１２ａ…インク貯留室，４１３…供給口形成基板，４１３ａ…インク供給口，４１Ｂ…アクチュエータユニット，４１４…圧力室形成基板，４１４ａ…圧力室，４１５…振動板，４１６…蓋部材，４１６ａ…供給側連通口，４１７…ピエゾ素子，４２…針側ケース部材，４２１…インク供給針，４３…ヘッド側ケース部材，４３１…基板配置部，４４…ヘッド制御基板，４４１…コネクタ，４５…ヘッド側配線部材，５０…検出器群，５１…リニア式エンコーダ，５２…ロータリー式エンコーダ，５３…紙検出器，５４…紙幅検出器，６０…プリンタ側コントローラ，６１…インタフェース部，６２…ＣＰＵ，６３…メモリ，６４…制御ユニット，７０…駆動信号生成回路，７０Ａ…第１駆動信号生成部，７１Ａ…第１波形生成回路，７１１Ａ…メモリ，７１２Ａ…第１ラッチ回路，７１３Ａ…加算器，７１４Ａ…第２ラッチ回路，７１５Ａ…デジタルアナログ変換器，７１６Ａ…電圧増幅回路，７２Ａ…第１電流増幅回路，７２１Ａ…第１トランジスタ対，７２２Ａ…ヒートシンク，７０Ｂ…第２駆動信号生成部，７１Ｂ…第２波形生成回路，７１１Ｂ…メモリ，７１２Ｂ…第１ラッチ回路，７１３Ｂ…加算器，７１４Ｂ…第２ラッチ回路，７１５Ｂ…デジタルアナログ変換器，７１６Ｂ…電圧増幅回路，７２Ｂ…第２電流増幅回路，７２１Ｂ…第２トランジスタ対，７２２Ｂ…ヒートシンク，８１Ａ…第１シフトレジスタ，８１Ｂ…第２シフトレジスタ，８２Ａ…第１ラッチ回路，８２Ｂ…第２ラッチ回路，８３…デコーダ，８４…制御ロジック，８５…防止回路，８５１…第１のアンド回路，８５２…オア回路，８５３…第２のアンド回路，８５４…インバータ，８６Ａ…第１レベルシフタ，８６Ｂ…第２レベルシフタ，８７Ａ…第１スイッチ，８７Ｂ…第２スイッチ，９０…防止回路，９１…第１のアンド回路，９２…第２のアンド回路，９３…第３のアンド回路，９４…第４のアンド回路，９５…オア回路，９６…インバータ，１００…印刷システム，１１０…コンピュータ，１１１…ホスト側コントローラ，１１２…インタフェース部，１１３…ＣＰＵ，１１４…メモリ，１２０…表示装置，１３０…入力装置，１３１…キーボード，１３２…マウス，１４０…記録再生装置，１４１…フレキシブルディスクドライブ装置，１４２…ＣＤ−ＲＯＭドライブ装置，Ｓ…用紙，ＣＴＲ…コントローラ基板，ＩＣ…インクカートリッジ，ＨＣ…ヘッド制御部，ＦＣ…コントローラ側配線基板，Ｎｚ…ノズル，Ｎｋ…ブラックインクノズル列，Ｎｃ…シアンインクノズル列，Ｎｍ…マゼンタインクノズル列，Ｎｙ…イエローインクノズル列，ＣＯＭ_Ａ…第１駆動信号，ＣＯＭ_Ｂ…第２駆動信号，Ｑ１…ＮＰＮ型のトランジスタ，Ｑ２…ＰＮＰ型のトランジスタ，ＣＨ_Ａ…第１チェンジ信号，ＣＨ_Ｂ…第２チェンジ信号，ＳＷＣ…スイッチコントローラ，ＳＤ…スイッチ動作信号，ＳＤ_Ａ…第１スイッチ動作信号，ＳＤ_Ｂ…第２スイッチ動作信号，ＰＳ１…第１駆動パルス，ＰＳ２…第２駆動パルス，ＰＳ３…第３駆動パルス，ＳＳ１１…第１波形部，ＳＳ１２…第２波形部，ＳＳ１３…第３波形部，ＳＳ１４…第４波形部，ＳＳ１５…第５波形部，ＳＳ１６…第６波形部，ＳＳ２１…第１波形部，ＳＳ２２…第２波形部，ＳＳ２３…第３波形部，ＳＳ２４…第４波形部，ＳＳ２５…第５波形部，ＳＳ２６…第６波形部，Ｘ１…ノイズ，Ｘ１´…タイミングパルス

Claims (14)

1. 複数の駆動信号を発生可能な駆動信号発生回路と、
   前記複数の駆動信号が印加可能であって、印加された駆動信号に応じて、インクを吐出させるための動作をする素子と、
   前記素子に、前記複数の駆動信号が同時に印加されることを防止する防止回路と、
   を有する印刷装置。
2. 請求項１に記載の印刷装置であって、
   前記複数の駆動信号のそれぞれに対応させて設けられ、対応する駆動信号の前記素子への印加を制御する複数のスイッチと、
   前記複数のスイッチの動作を制御するためのスイッチ制御信号を、前記防止回路に出力するスイッチコントローラとを有し、
   前記防止回路は、
   入力された前記スイッチ制御信号に基づき、前記スイッチを動作させるためのスイッチ動作信号を、前記複数のスイッチのそれぞれに対して出力する、印刷装置。
3. 請求項２に記載の印刷装置であって、
   前記防止回路は、
   入力された前記スイッチ制御信号が、前記複数の駆動信号を前記素子へ同時に印加させるものである場合に、
   選択された一つの駆動信号が前記素子へ印加されるように、前記スイッチを動作させるためのスイッチ動作信号を出力する、印刷装置。
4. 請求項２又は請求項３に記載の印刷装置であって、
   前記防止回路は、
   前記スイッチ制御信号に拘わらず前記駆動信号を前記素子へ印加させる強制印加信号が入力された場合に、
   選択された一つの駆動信号が前記素子へ印加されるように、前記スイッチを動作させるためのスイッチ動作信号を出力する、印刷装置。
5. 請求項４に記載の印刷装置であって、
   前記防止回路は、
   前記強制印加信号が入力されたタイミングで、前記スイッチ制御信号が一つの駆動信号の前記素子への印加を示している場合に、
   そのスイッチ制御信号で示された駆動信号が前記素子へ印加されるように、前記スイッチを動作させるためのスイッチ動作信号を出力する、印刷装置。
6. 請求項４に記載の印刷装置であって、
   前記防止回路は、
   前記強制印加信号が入力されたタイミングで、前記スイッチ制御信号が複数の駆動信号の前記素子への印加を示している場合に、
   特定の駆動信号が前記素子へ印加されるように、前記スイッチを動作させるためのスイッチ動作信号を出力する、印刷装置。
7. 請求項２から請求項６のいずれかに記載の印刷装置であって、
   前記スイッチコントローラは、
   吐出された前記インクによって形成されるドットの階調を示す階調データに基づき、前記スイッチ制御信号を出力する、印刷装置。
8. 請求項２から請求項７のいずれかに記載の印刷装置であって、
   前記スイッチコントローラは、
   前記スイッチ制御信号を、前記複数の駆動信号毎に出力する、印刷装置。
9. 請求項８に記載の印刷装置であって、
   前記スイッチコントローラは、
   ２以上の前記スイッチ制御信号を互いに非同期で出力する、印刷装置。
10. 請求項８に記載の印刷装置であって、
    前記スイッチコントローラは、
    複数の前記スイッチ制御信号を全て同期させて出力する、印刷装置。
11. 請求項１から１０のいずれかに記載の印刷装置であって、
    前記防止回路は、
    ロジック回路によって構成されている、印刷装置。
12. 請求項１から請求項１１のいずれかに記載の印刷装置であって、
    前記素子は、
    ピエゾ素子である、印刷装置。
13. 複数の駆動信号を発生可能な駆動信号発生回路と、
    前記複数の駆動信号が印加可能であって、印加された駆動信号に応じて、インクを吐出させるための動作をする素子と、
    前記素子に、前記複数の駆動信号が同時に印加されることを防止する防止回路と、
    前記複数の駆動信号のそれぞれに対応させて設けられ、対応する駆動信号の前記素子への印加を制御する複数のスイッチと、
    前記複数のスイッチの動作を制御するためのスイッチ制御信号を、前記防止回路に出力するスイッチコントローラとを有し、
    前記素子は、
    ピエゾ素子であり、
    前記防止回路は、
    ロジック回路によって構成され、
    入力された前記スイッチ制御信号に基づき、前記スイッチを動作させるためのスイッチ動作信号を、前記複数のスイッチのそれぞれに対して出力するものであって、入力された前記スイッチ制御信号が、前記複数の駆動信号を前記素子へ同時に印加させるものである場合に、選択された一つの駆動信号が前記素子へ印加されるように、前記スイッチを動作させるためのスイッチ動作信号を、前記複数のスイッチのそれぞれに対して出力し、
    前記スイッチ制御信号に拘わらず前記駆動信号を前記素子へ印加させる強制印加信号が入力された場合に、選択された一つの駆動信号が前記素子へ印加されるように、前記スイッチを動作させるためのスイッチ動作信号を出力し、且つ、前記強制印加信号が入力されたタイミングで、前記スイッチ制御信号が一つの駆動信号の前記素子への印加を示している場合には、そのスイッチ制御信号で示された駆動信号が前記素子へ印加されるように、前記スイッチを動作させるためのスイッチ動作信号を出力し、又、前記強制印加信号が入力されたタイミングで、前記スイッチ制御信号が複数の駆動信号の前記素子への印加を示している場合には、特定の駆動信号が前記素子へ印加されるように、前記スイッチを動作させるためのスイッチ動作信号を出力し、
    前記スイッチコントローラは、
    吐出された前記インクによって形成されるドットの階調を示す階調データに基づき、前記スイッチ制御信号を出力し、前記スイッチ制御信号を、前記複数の駆動信号毎に出力し、且つ、２以上の前記スイッチ制御信号を互いに非同期で、或いは、複数の前記スイッチ制御信号を全て同期させて出力する、印刷装置。
14. 印刷装置と、
    前記印刷装置の動作を制御する印刷制御装置と、
    を有する印刷システムであって、
    前記印刷装置は、
    複数の駆動信号を発生可能な駆動信号発生回路と、
    前記複数の駆動信号が印加可能であって、印加された駆動信号に応じて、インクを吐出させるための動作をする素子と、
    前記素子に、前記複数の駆動信号が同時に印加されることを防止する防止回路と、
    を有する印刷システム。
    
    

Images