JP2006049926A - ３次元不揮発性メモリ - Google Patents

３次元不揮発性メモリ Download PDF

Info

Publication number
JP2006049926A
JP2006049926A JP2005273676A JP2005273676A JP2006049926A JP 2006049926 A JP2006049926 A JP 2006049926A JP 2005273676 A JP2005273676 A JP 2005273676A JP 2005273676 A JP2005273676 A JP 2005273676A JP 2006049926 A JP2006049926 A JP 2006049926A
Authority
JP
Japan
Prior art keywords
strips
sidewall
oxide
floating gate
memory structure
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2005273676A
Other languages
English (en)
Other versions
JP3968107B2 (ja
Inventor
Yowjuang W Liu
リュウ，ヨウジャン・ダブリュー
Sameer S Haddad
ハッダド，サメール・エス
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Advanced Micro Devices Inc
Original Assignee
Advanced Micro Devices Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Advanced Micro Devices Inc filed Critical Advanced Micro Devices Inc
Publication of JP2006049926A publication Critical patent/JP2006049926A/ja
Application granted granted Critical
Publication of JP3968107B2 publication Critical patent/JP3968107B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B69/00—Erasable-and-programmable ROM [EPROM] devices not provided for in groups H10B41/00 - H10B63/00, e.g. ultraviolet erasable-and-programmable ROM [UVEPROM] devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66825—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a floating gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/788—Field effect transistors with field effect produced by an insulated gate with floating gate
    • H01L29/7881—Programmable transistors with only two possible levels of programmation
    • H01L29/7884—Programmable transistors with only two possible levels of programmation charging by hot carrier injection
    • H01L29/7885—Hot carrier injection from the channel
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Non-Volatile Memory (AREA)
  • Semiconductor Memories (AREA)

Abstract

【課題】 小さい幾何学的形状のビットトランジスタを作る。
【解決手段】 半導体材料（たとえばＰ型シリコン）のストリップが酸化され、結果として得られる酸化物のストリップは除去されて、急勾配の側壁を有する半導体材料の上表面に窪みを残す。急勾配の側壁にはイオン衝撃による大きなダメージはない。なぜならこれらは酸化によって形成されたものであって、半導体材料に反応性イオンエッチングを施すことによって形成されたものではないからである。したがって高品質のトンネル酸化物が急勾配の側壁上に形成され得る。次にフローティングゲート１２４がトンネル酸化物上に形成され、対応のワード線がフローティングゲート上に形成され、導電領域（たとえばＮ型シリコン）が窪みの底部の中へ形成され、フローティングゲートと対応するいくつかの導電領域１５０（たとえばＮ型シリコン）が窪みの縁の上方に形成される。
【選択図】 図３４

Description

この発明は不揮発性メモリ構造に関する。より特定的には、この発明はフラッシュメモリ構造に関する。
図１（先行技術）は、「フラッシュ」メモリと呼ばれる従来の不揮発性メモリ１の部分回路図である。図２（先行技術）は、フラッシュメモリの単純化された包括的な図である。フラッシュメモリ１は、いくつかのビットトランジスタを有する。縦方向に延びる金属ビット線ＢＬ１と横方向に延びるワード線ＷＬ２との交点にあるビットトランジスタ２を、図３および４（先行技術）の断面図で示す。図３および４に示されるように、ビットトランジスタ２はフローティングゲートＦＧを有し、これは上に置かれたワード線ＷＬ２および金属ビット線ＢＬ１から絶縁されている。図２における四角形の斜線で特徴づけた部分は、フローティングゲートを表わす。
もしたとえば、フローティングゲートＦＧから十分に電子が「放電」されたならば、ワード線ＷＬ２を十分に正である電位（たとえば５．０Ｖ）に結合することで、下に置かれたシリコンにおいて適度に大きい電界が生じ、それによりＮ型領域３とＮ型領域４との間に導電チャネルが形成される。その一方で、もしフローティングゲートＦＧに十分に電子が「充電」されたならば、ワード線ＷＬ２を十分に正である電位に結合しても、適度に大きい電界が生じてＮ型領域３とＮ型領域４との間に導電チャネルが形成されることはない。
したがって、フラッシュメモリ１のビットにおける第２のワードは、ワード線ＷＬ２を正電圧（たとえば５．０Ｖ）で駆動し、他のワード線を接地することによって読出される。これらの、そのフローティングゲートが放電されている第２のワードにおけるビットトランジスタは、この場合導通しているが、一方で第２のワードにおける他のビットトランジスタは導通していない。ビット線ＢＬ１からＢＬＸ＋１の各々は（１．０Ｖなどの）正電圧で駆動され、ビット線を介して流れる電流が感知される。ビット線電流が１０μＡを上回っていれば（たとえば、１００μＡであれば）、選択されたワードにおける対応のビットトランジスタが導通する（すなわち「放電される」）よう決定される。一方で、もしビット線電流が１０μＡを下回っていれば、選択されたワードにおける対応のビットトランジスタは非導通となる（すなわち「充電される」）ように決定される。第２のワードの各ビットにおける情報の内容はこのようにして読出される。
フラッシュメモリ１はすべてのフローティングゲートを１度に放電することによって情報を「消去」される（「フラッシュ」という語はこの故である）。フラッシュメモリ１は次にフローティングゲートのうち選択されたものを充電し、それによって他のフローティングゲートを放電されたまま残すことによって、情報で「プログラミング」される。放電は「ファウラー−ノルドハイム・トンネル」と呼ばれる現象によって起こり、一方で充電は「熱い電子注入」と呼ばれる現象によって起こる。ファウラー−ノルドハイム・トンネル、熱い電子注入、およびフラッシュメモリ構造のさらなる背景情報については、以下の文献を参照されたい。「負ゲート電圧消去動作を伴うフラッシュＥＥＰＲＯＭアレイ（Flash EEPROM Array With Negative Gate Voltage Erase Operation）」と題された米国特許第５，０７７，６９１号、「単一トランジスタの電気的にプログラム可能なメモリ装置および方法（Single Transistor Electrically Programmable Memory Device And Method）」と題された米国特許第４，６９８，７８７号、B．Prince著「半導体メモリ(Semiconductor Memories)」John Wiley & Sons刊１８３〜１８７頁および５６８〜６０８頁（１９
８３年）、S．Kobayashiらによる「３Ｖのみのセクタ消去可能ＤＩＮＯＲフラッシュメモリのためのメモリアレイアーキテクチャおよびデコード方式（Memory Array Architecture and Decoding Scheme for 3V Only Sector Erasable DINOR Flash Memory）」IEEE Journal of Solid-State Circuits第２９巻第４号４５４〜４６０頁（１９９４年）、およびS．Aritomeらによる「フラッシュメモリセルにおける信頼性の問題（Reliability Issues
of Flash Memory Cells）」Proceedings of the IEEE第８１巻５号７７６〜７８８頁（１９９３年）。これらの文献の主題はここに引用により援用される。
このような従来のフラッシュメモリは満足のいく機能を果たすものではあるが、より一層密度の高いフラッシュメモリ集積回路が求められる。したがって、個々のビットトランジスタをますます小さくしていくことが望ましい。ビットトランジスタの幾何学的形状を約０．２５ミクロン（ビットトランジスタのゲート長）未満にするには、しかしながら、恐らく進歩したステッパを含む進歩したリソグラフィの工具が必要となるであろう。これらの工具は未だ開発中であり、非常に高価である。したがって、これらの進歩したリソグラフィ工具を用いることなく、より小さい幾何学的形状のビットトランジスタを作ることが望ましい。
米国特許第５，０７７，６９１号明細書 米国特許第４，６９８，７８７号明細書 B．Prince著「半導体メモリ(Semiconductor Memories)」John Wiley & Sons刊１８３〜１８７頁および５６８〜６０８頁（１９８３年） S．Kobayashiらによる「３Ｖのみのセクタ消去可能ＤＩＮＯＲフラッシュメモリのためのメモリアレイアーキテクチャおよびデコード方式（Memory Array Architecture and Decoding Scheme for 3V Only Sector Erasable DINOR Flash Memory）」IEEE Journal of Solid-State Circuits第２９巻第４号４５４〜４６０頁（１９９４年） S．Aritomeらによる「フラッシュメモリセルにおける信頼性の問題（Reliability Issues of Flash Memory Cells）」Proceedings of the IEEE第８１巻５号７７６〜７８８頁（１９９３年）
半導体材料（たとえばＰ型シリコン）のストリップが酸化され、その結果もたらされる酸化物のストリップは取り除かれて急勾配の側壁を有する半導体材料の上表面に窪みを残す。フローティングゲートが次に急勾配の側壁の上およびそれらの側壁に沿って形成され、そのフローティングゲートの上に対応のワード線が形成される。導電領域（たとえばＮ型シリコン）が、窪みの底部に形成され、フローティングゲートと対応するいくつかの導電領域（たとえばＮ型シリコン）が窪みの縁の外側に形成される。これにより窪みの底部における導電領域から窪みの外側の導電領域のそれぞれまで、窪みの側壁の垂直方向の表面に沿ってフローティングゲートの下を縦方向の次元に延びたチャネル領域を有するビットトランジスタが形成される。
フローティングゲートの長さは窪みの深さおよび側壁のプロファイルにより決定されるため、また窪みの深さおよびプロファイルはまず酸化および処理によって決定されるものであってリソグラフィによって決定されるものではないから、非常に小さい幾何学的形状のビットトランジスタを作ることができる。さらに、窪みの側壁上のフローティングゲートの縦方向の配向はシリコン面積を節約するので、より一層メモリ密度が高くなることを助長する。
窪みが形成されるのは、酸化によってであって、反応性イオンエッチングでの半導体材料の直接的なエッチングによってではないため、半導体の側壁表面にはイオンの衝撃によ
る大きな損傷はない。その結果、側壁表面上に高品質の薄いトンネル酸化物を成長させることができるので、フローティングゲートは下にある側壁表面から良好に絶縁される。
この概要はこの発明を規定することを意図するものではない。この発明は後の特許請求の範囲により規定される。
図５〜３８は本発明に従うフラッシュメモリ構造の製造を示す。この開示と同日に提出され「３次元相補電界効果トランジスタのプロセスおよび構造（THREE-DIMENTIONAL COMPLEMENTARY FIELD EFFECT TRANSISTOR PROCESS AND STRUCTURES）」と題された同時係属中の米国特許出願連続番号 号の主題は、ここに明確に引用により援用される。
まず、薄い酸化物１００がＰ型半導体材料１０１の上表面全体の上に成長させられ、薄い窒化層１０２（図面では「窒化物＃１」と称する）が、薄い酸化物の上に堆積される。薄い酸化物の厚みはおよそ５０〜５００Åの範囲であり、薄い窒化層の厚みはおよそ５０〜１０００Åの範囲である。Ｐ型半導体材料は、たとえば基板シリコンまたはエピタキシャルシリコンのいずれであってもよい。図示されている実施例では、Ｐ型半導体材料は約１Ｅ１３atoms/cm3から１Ｅ１６atoms/cm3の範囲のドーピング濃度を有する基板シリコンである。
次に、図５に示すように長手の平行な開口を有する、フォトレジストからなる第１のソース／ドレインマスク１０３（図面では「Ｓ／Ｄマスク＃１」と称する）が形成される。等方性の窒化物エッチングが次に行なわれ、５０度から６０度の薄い窒化物の側面−端縁プロファイルが得られる。図６は、図５の線ｘ１−ｘ１′に沿ってとられた断面図であって、薄い窒化層に結果としてもたらされる開口を示す。
その後酸化物のディップを行ない、露出した開口から薄い酸化物を取り除く。その後ソース／ドレインマスク＃１を取り除く。酸化物の層１０４が次に残っている薄い窒化物および半導体材料の露出した表面上に形成される。ＴＥＯＳ堆積ステップ、ＬＴＯ（低温酸化物）堆積ステップ、またはＨＴＯ（高温酸化物）堆積ステップを含む、どのような適切な酸化ステップを用いてもよい。酸化物の層は、およそ５０〜５００Åの厚みであり、好ましくはおよそ２５０Åの厚みである。
窒化物１０５の厚い層（図面では「窒化物＃２」と称する）が次に構造全体の上に堆積される。この窒化物の厚い層は、およそ１０００〜３０００Åの範囲の厚みであり、好ましくはおよそ２０００Åの厚みを有する。
次に、図７に示すようにフォトレジストからなる第２のソース／ドレインマスク１０６（図面では「Ｓ／Ｄマスク＃２」と称する）が形成される。その後等方性の窒化物エッチングが行なわれ、厚い窒化層１０５における、第２のソース／ドレインマスク１０６の開口により露出した部分が除去される。図８〜１０はそれぞれ図７の線ｙ１−ｙ１′、ｘ１−ｘ１′およびｙ２−ｙ２′に沿ってとられた断面図である。
第２のソース／ドレインマスク１０６を除去することなく、フォトレジストからなる第３のソース／ドレインマスク１０７（図面では「Ｓ／Ｄマスク＃３」と称する）が図１１に示すように形成される。第２または第３のソース／ドレインマスクのいずれによっても保護されていない酸化物および薄い窒化物はすべて、その後下にある半導体材料から除去される。その結果得られるのは、露出されたＰ型シリコンの２つの水平に延びる四角形のストリップである。
図１２は図１１の線ｘ２−ｘ２′に沿った、結果として得られる構造を示す断面図である。異方性の窒化物エッチングが用いられたならば、傾斜した薄い窒化物の側面−端縁プロファイルが得られる。窒化物エッチングにおける限りある窒化物対シリコン選択比（２０：１から５０：１）により、図１２の矢印Ｓで示すように、シリコンの段差も得られるであろう。半導体材料１０１内へのエッチングは、窒化物エッチングのステップのはじめで窒化物によって覆われていなかった領域で起こる。シリコンの段差は５〜１００Åの間のものであってもよく、２５Å程度に一番なりやすい。シリコンエッチングを、オプション的にプロセスのこの段階においても行ない、最終的なビットトランジスタにおける効果的なフローティングゲート長を増すこともできる。
フォトレジスト除去ステップが行なわれて第２および第３のソース／ドレインマスク１０６および１０７が取り除かれた後、高温の厚い酸化ステップが行なわれて、窒化物で覆われていない半導体材料１０１の上表面における長手で四角形の露出されているストリップ上に厚い酸化物１０８が成長させられる。いくつかの実施例では、米国特許第５，１５５，３８１号に述べられるように、高温乾燥熱酸化プロセスが用いられる。米国特許第５，１５５，３８１号の主題は、ここに引用により援用される。厚い酸化物１０８はおよそ１５００〜６０００Åの範囲の厚みであり、好ましくはおよそ３０００Åの厚みである。
図１３は図１１の線ｘ２−ｘ２′に沿った厚い酸化物１０８を示す簡略化された断面図である。図１４は、図１１の線ｙ１−ｙ１′に沿った厚い酸化物１０８を示す簡略化された断面図である。図１３および１４における厚い酸化層１０８のバーズビークの異なった形状に注目されたい。図１３の断面図に示される領域１０９における薄い窒化物のビーム１１０が長くて薄いことで、厚い酸化物１０８はビーム１１０を持ち上げて曲げることができるので、半導体１０１の境界１１１まで比較的徐々に傾斜する酸化物１０８が形成される。厚い窒化物ではなく薄い窒化物からなるビーム１１０を作ることで、ビームはより容易に曲げられるようになる。短いものではなく、長いビーム１１０を作ることで、酸化物にはビームを曲げる際のさらなる機械的な利点がもたらされる。
一方、比較的厚い窒化層１０５は、曲げたり持ち上げたりすることが、より困難である。したがって、図１４における半導体材料１０１の境界１１２への酸化物１０８は、図１３における徐々に傾斜していく境界１１１と比べて比較的急勾配である。
次に、図１５に示すように、コア注入ステップが行なわれる。いくつかの実施例では、約１Ｅ１３atoms/cm２から５Ｅ１４atoms/cm２の範囲のドーズと約５０〜３００ＫｅＶの範囲の注入エネルギで、ボロンが注入される。好ましい実施例では、約５Ｅ１３atoms/cm２のボロンのドーズが、約１００ＫｅＶの注入エネルギで注入される。ねじりおよび傾きの角度が大きい注入技術が好ましく、これは図１５に示される。
次に図１６に示されるようにオプション的なソース／ドレイン注入ステップが行なわれてもよい。約１Ｅ１５atoms/cm２から１Ｅ１６atoms/cm２範囲のドーズ、約３００〜５００ＫｅＶの範囲の注入エネルギで、砒素が注入されてもよい。砒素は好ましくは、約３Ｅ１５atoms/cm２のドーズ、４００ＫｅＶの注入エネルギで注入される。二重にイオン化された砒素が用いられる場合、２００ＫｅＶの注入エネルギが好ましい。このソース／ドレイン注入をプロセスのこの時点で行なうことで、トンネル酸化物が存在する場合にプロセスの後の時点においてソース／ドレイン注入を行なう必要性が軽減される。したがって、プロセスの後の時点で形成されるべきトンネル酸化物は、こうしなければ、もしソース／ドレイン注入が後に行なわれたならばこうむったであろうダメージに晒されない。
次に図１７に示すように、厚い酸化物のエッチバックのステップが行なわれる。いくつかの実施例では、異方性エッチングをなしとげるために酸化物の反応性イオンエッチング
が用いられる。典型的な、３：１の酸化物対窒化物選択比が用いられる。これは酸化物が窒化物よりも３倍速くエッチングされることを意味している。厚い酸化物１０８のおよそ１０００Åが除去され、エッチングの窪みの底部で半導体材料１０１を覆っている厚い酸化物のうち約３００Åが残される。
次に、図１８に示すようにＶＳＳソース注入ステップが行なわれ、厚い酸化物のエッチング窪みの底部における半導体材料１０１がドーピングされる。いくつかの実施例では、約１Ｅ１５atoms/cm２から１Ｅ１６atoms/cm２の範囲のドーズと約３０〜１５０ＫｅＶの範囲の注入エネルギで砒素が注入される。好ましい実施例では、砒素は約５Ｅ１５atoms/cm２のドーズおよび約８０ＫｅＶの注入エネルギで注入される。他の実施例では、ボロンが約１Ｅ１５atoms/cm２から１Ｅ１６atoms/cm２の範囲のドーズと約２０〜７０ＫｅＶの範囲の注入エネルギで注入される。好ましい実施例では、ボロンは約５Ｅ１５のドーズと約５０ＫｅＶの注入エネルギで注入される。
その後窒化物エッチングが行なわれて残った窒化物がすべて除去される。薄い窒化物１０２上にある酸化物に対するエッチングを停止させるには、３：１の窒化物対酸化物選択比が用いられる。
その後ウェット酸化物エッチングが行なわれて、薄い窒化物の下に配設されていない薄い酸化物１００および厚い酸化物１０８がすべて除去される。その結果２つの窪みが生じる。窪みの各々には２つの対向する長く平行で急勾配の側壁と、２つの対向する短く平行で徐々に傾斜する側壁とがある。窪みには長くて比較的平らな底部表面がある。図１９〜２１は、それぞれ図１１の線ｙ１−ｙ１′、ｙ２−ｙ２′およびｘ２−ｘ２′に沿ってとられた、結果としてもたらされる構造の断面図である。図１５に示されるコア注入ステップで注入されたＰ型ドーパントがＰ型領域１１３を形成する。図１８で示すＶＳＳソース注入ステップで注入されたＮ型ドーパントは、窪みの底部において半導体材料の中へ延びる、長手のＮ＋型領域１１４を形成する。
窪みの形成は、半導体材料を酸化させてから、結果として得られる酸化物を取り除くことによってなされるものであって、イオン衝撃に支援されるエッチングで直接的に半導体材料を除去することによってではないので、窪みの側壁にはイオン衝撃による大きな損傷はない（イオン注入によるドーピングのステップは、半導体材料の反応性イオンエッチングのように側壁に大きい損傷をもたらすことはない）。したがって、高品質の薄いトンネル酸化物を側壁上で成長させることができる。
よって、酸化ステップが、窪みの側壁と半導体材料１０１の表面のうち薄い窒化物１０２によって被覆されていない他のすべての表面上とにトンネル酸化物の薄い層１１５を形成するために行なわれる。トンネル酸化物１１５は、たとえば５０〜２００Åの厚みであってもよい。酸化ステップの後、多結晶シリコン層（図では「ｐｏｌｙ１」と称する）が次に構造全体の上に堆積され、エッチングされる。その結果、トンネル酸化物１１５の上で窪みの対応する急勾配の側壁１１２の各々の上およびそれに沿って配設される多結晶シリコンからなるスペーサのようなストリップがもたらされる。エッチングにより、窪みの徐々に傾斜する側壁１１１から多結晶シリコンが除去される。
図２２は２つの水平に延びる窪み１１６および１１７を有する、結果として得られる構造における簡略化された包括的な図である。多結晶シリコンストリップ１１８および１１９はそれぞれ上方の窪み１１６の上方および下方の急勾配の側壁の急勾配の側壁上およびそれに沿ってトンネル酸化物上に配設される。多結晶シリコンストリップ１２０および１２１はそれぞれ下方の窪み１１７の上方および下方の急勾配の側壁の急勾配の側壁上およびそれに沿ってトンネル酸化物上に配設される。図２３〜２５は、それぞれ図２２の線ｘ
3−ｘ3′、ｙ2−ｙ2′およびｙ1−ｙ1′に沿ってとられた断面図である。領域１１３からのＰ型ドーパントは、拡散によって膨張していることに注目されたい。
次にフォトレジスト多結晶シリコンマスク１２１が図２６に示されるように形成され、多結晶シリコンからなる個々のフローティングゲート１２３〜１３２、１３２Ａ、および１３２Ｂが窪みの急勾配の側壁上に残存するように、多結晶シリコンのエッチングが行なわれる。ウェット多結晶シリコンエッチングが好ましい。図２７は、図２６の線ｙ2−ｙ2′に沿ってとられた断面図であって、フローティングゲート間の急勾配の側壁からの多結晶シリコンの除去を示している。
多結晶シリコンのエッチング後、多結晶シリコンマスク１２２を用いて、図２８および２９に示されるようにコア分離注入ステップにおいてＰ型ドーパントが注入される。ボロンが、およそ５Ｅ１２atoms／cm２から５Ｅ１４atoms／cm２の範囲のドーズでおよそ１０〜１００ＫｅＶの範囲の注入エネルギを伴って注入されてもよい。好ましい実施例では、約５Ｅ１３atoms／cm２のドーズのボロンが、約３０ＫｅＶの注入エネルギを伴って注入される。多結晶シリコンのエッチングステップの後、多結晶シリコンマスク１２２は除去される。
次に、インターポリ誘電体形成ステップが行なわれる。いくつかの実施例では、多結晶シリコンフローティングゲートを含む露出されたシリコン表面はすべて酸化されて、上に置かれる酸化層を形成する。第１の酸化層がその後構造全体の上に堆積され、次に窒化層が第１の酸化層上に堆積され、第２の酸化物が窒化層上に堆積されて、ＯＮＯ絶縁体構造を形成する。その後、ゲート酸化ステップが行なわれて約５０〜２００Åの範囲の厚みを有する付加的な酸化層が形成される。好ましい実施例では、この付加的なゲート酸化物は約２〜１００Å形成される。これらの絶縁体層はこれ以降では併せて絶縁体層１３３と称する。
絶縁体層１３３がフローティングゲートを覆っている状態で、多結晶シリコンからなる導電層が構造全体の上に堆積される。この多結晶シリコン層は厚みが約５００から３０００Åの範囲であり、好ましくは約１０００Åの厚みである。いくつかの実施例では、単なる多結晶シリコンではなくむしろポリサイドが用いられてもよい。
絶縁体層１３３上に多結晶シリコンの導電層が堆積された後、フォトレジストからなる第２の多結晶シリコンマスク１３３が形成される。図３０に示したように、多結晶シリコンのパッド部分１３４および１３５がマスキングされて、パッドを形成する。次に多結晶シリコンのエッチングが行なわれる。その結果として、急勾配の側壁の各々が、その上およびそれに沿って配設された多結晶シリコンストリップを有することとなる（この多結晶シリコンストリップは、もちろん絶縁体層１３３によって側壁から分離されている）。多結晶シリコンストリップ１３６および１３７は、上方の窪み１１６における急勾配の側壁の上、およびそれに沿って配設され、その一方で多結晶シリコンストリップ１３８および１３９は下方の窪み１１７における急勾配の側壁の上、およびそれに沿って配設される。図３１は、図３０の線ｙ1−ｙ1′に沿ってとられた簡略化された断面図である。図３２は多結晶シリコンフローティングゲート１３０および窪み１１７の急勾配の側壁の上に置かれた多結晶シリコンストリップ１３８の拡大図である。
次のオプション的なステップで、フローティングゲートおよび導電ストリップの一番上の側部端縁を覆うように酸化物スペーサが形成される。図３３は、フローティングゲート１３０の上方の側部端縁１４１および導電ストリップ１３８の上方の側部端縁１４２を覆うそのような酸化物スペーサ１４０を示す断面図である。酸化物スペーサは、ＬＴＯまたはＴＥＯＳ堆積を用いて酸化物をおよそ５００〜３０００Å堆積させ、その後酸化物をエ
ッチングしてスペーサにすることによって形成することができる。
注入酸化層が次に酸化物スペーサで覆われていない領域に形成され、ソース／ドレイン注入ステップが行なわれる。いくつかの実施例では、砒素が約１Ｅ１５atoms／cm3から１Ｅ１６atoms／cm3の範囲のドーズで約２０〜１００ＫｅＶの範囲の注入エネルギを伴って注入される。好ましい実施例では、砒素は５Ｅ１５atoms／cm3で約６０ＫｅＶの注入エネルギを伴って注入される。この注入ステップの間、酸化物スペーサが、トンネル酸化物１１５、フローティングゲート１２６〜１３２Ｂ、絶縁体層１３３、および／または上方の側部端縁１４０および１４２の周りの導電ストリップ１３６〜１３９の上部を損傷から保護する。
図３４は、ソース／ドレイン注入ステップの後、図３０の線ｙ1−ｙ1′に沿ってとられた断面図である。比較的深いＮ＋型領域１４３および１４４が、それぞれ窪み１１６および１１７の底部において半導体材料１０１内へ形成される。ソース／ドレイン注入をマスキングで免れる比較的浅いＮ＋型領域１４５および１４６は、したがって深い領域１４３の端縁に沿って形成され、ソース／ドレイン注入をマスキングによって免れる比較的浅いＮ＋型領域１４７および１４８はしたがって、深い領域１４４の端縁に沿って形成される。比較的深いＮ＋型領域は隣接する窪みの対の各々の間に形成される。Ｎ＋型領域１４９〜１５１はそのようなＮ＋型領域である。ソース／ドレイン注入の後、注入ドーパントはソース／ドレインのアニーリングステップにおいて活性化される。いくつかの実施例では、このアニールは窒素またはアルゴン中で約１５分間およそ９００℃で行なわれてもよい。
図３５は、図３４に示した構造におけるビットトランジスタ１５２の拡大され簡略化された断面図である。酸化物スペーサ１５３は、図３３の酸化物スペーサ１４０に類似のものである。図３５における距離「Ｌ」は、フローティングゲート１３２Ａを有するビットトランジスタ１５２のチャネル領域の長さ（すなわち「ゲート長」）である。領域１４４は、一般に領域１４８よりも多量にドーピングされている。
図３６は、ソース／ドレイン注入ステップの後の、図３０の線ｘ3−ｘ3′に沿ってとられた断面図である。距離Ａは、ソース／ドレイン注入が図２９に示されるステップの間に形成されたＰ型領域１５４を逆ドーピングすることを回避するよう、約１０００Åまたはそれ以上（約７００〜１３００Åの範囲内）である。距離Ｂは、領域１５０がソース／ドレイン注入ステップの間に注入されるように、約２００Åまたはそれ未満（約１００〜３００Åの範囲内）である。
アニーリングのステップの後、上に置かれる絶縁体層が、構造全体上に形成され、接触開口が、窪みの間でＮ＋型領域１４９〜１５１まで下方に形成され、かつ多結晶シリコンのパッド部分１３４および１３５まで下方に形成される。上に置かれる金属相互接続線が、次に絶縁体層上に形成されて、接触開口を介して適切なところで下にある構造に接触する。
図３７は、水平に延在する窪み１１６および１７７上を縦方向の次元に延びる金属ビット線ＢＬ１およびＢＬ２を示す、簡略化された包括的な図である。メモリ構造は部分的に図を単純化するために省略されている。たとえば、コンタクト１５５は図３４のＮ＋型領域１５０をビット線ＢＬ１に結合する。同様なコンタクトが、他のビット線についても設けられる。コンタクトは隣り合う窪みの連続的な対の各々の間のスペース内における各ビット線上に設けられる。図３０および３７の双方に示したように、水平方向に延びる導電ストリップ１３７はワード線ＷＬ２である。コンタクト１５６は、窪み１１６内におけるワード線ＷＬ２へのアクセスを提供する。各ワード線には同様なコンタクトがある。窪み
１１６および１１７の底部におけるＮ＋型領域１４３および１４４は、金属（図示せず）および関連のコンタクト（図示せず）によってともに結合される。
図３８は、本発明に従う、簡略化された回路図である。ビットトランジスタ１５７および１５８を含む上方のワードは、選択されたワードを比較的正である電圧（たとえば５．０Ｖ）で駆動し、他のすべてのワード線を接地電位で駆動することによって読出される。もし、たとえば、ビットトランジスタ１５７のフローティングゲート１２７が十分に電子を放電されていたならば、その場合ビットトランジスタ１５７のチャネル領域上には適度に大きい電界が存在するようになるため、導電経路が窪み１１６の底部の領域１４３（図３４参照）から、Ｎ＋型領域１４６を通り、Ｐ型領域１１３の導電チャネル領域を通り、Ｎ＋型領域１５０まで形成されるだろう。その一方で、もしビットトランジスタ１５７のフローティングゲート１２７が十分に電子を充電されていたならば、この場合ビットトランジスタ１５７は導通せず、導電経路は形成されない。したがって、各ビット線は正電圧（たとえば１．０Ｖ）で駆動され、ビット線を通って流れる電流が感知される。ビット線電流が予め定められた量より多い（たとえば、１０μＡを上回る）ならば、この場合選択されたワードにおける対応のビットトランジスタが導通することが決定される（フローティングゲートが放電される）。その一方で、ビット線電流が予め定められた量より少ない（たとえば１０μＡ未満である）ならば、この場合選択されたワードにおける対応のビットトランジスタは非導通となることが決定される（フローティングゲートが充電される）。
フローティングゲート１３０および１３１が放電されていても充電されていても関係なく、ワード線ＷＬ３が接地されているときにはビットトランジスタ１５９および１６０におけるチャネル領域内に適度に大きい電界は確立されないため、ビットトランジスタ１５９および１６０は非導電性であり、ビット線電流に大きな寄与はない。このようにして、ビットトランジスタのフローティングゲート上に記憶された情報のビットからなる１つの選択されたワードが、ビット線ＢＬ１およびＢＬ２上のビット線電流の形で読出される。
フラッシュ消去
フラッシュメモリにおけるすべてのフローティングゲートは、ファウラ−ノルドハイム・トンネルによって同時に放電される。たとえばフローティングゲート１２７、１２８、１３０および１３１が放電されるべきである場合、次の表１における電圧条件がメモリ構造に与えられるだろう。
Figure 2006049926
電子は、フローティングゲート１２７および１２８からＶＳＳ１線１４３へ、ならびにフローティングゲート１３０および１３１からＶＳＳ２線１４４へ、トンネリングする。典型的には、メモリのビットトランジスタにおけるすべてのワードが同時に放電される（すなわち「消去」される）。「フラッシュ」メモリという語が用いられるのはこのためである。
選択的プログラミング
フラッシュメモリをプログラミングするには、選択されたワードの選択されたビットトランジスタにおけるフローティングゲートが熱い電子注入により充電される（すなわち「プログラミング」される）。たとえば、ビットトランジスタ１５７のフローティングゲート１２７が充電されるべきであるが、他のビットトランジスタ１５８、１３０および１３１はすべて放電されたままであるべき場合、次の表２における電圧条件がメモリ構造に与えられるだろう。
Figure 2006049926
エネルギ電子は、ＶＳＳ１線とビット線ＢＬ１との間の電位差によってＶＳＳ１線１４３からビット線ＢＬ１に向かって動かされる。フローティングゲート１２７の上方のワード線ＷＬ２上の正電圧は、しかしながら、これらのエネルギ電子（すなわち「熱い」電子）を上方に引きつけるため、エネルギ電子のいくらかはフローティングゲート１２７内へ再び上がるように導かれ、フローティングゲート１２７内にトラップされる。したがって、ビットトランジスタ１５７のフローティングゲートは電子で充電されるが、ビットトランジスタ１５８、１５９および１６０のフローティングゲートは充電されない。
代替的構造
図３９は、本発明の別の実施例に従う代替的構造の単純化された断面図である。Ｐ−ウェル２００が深いＮ−ウェル２０６の内部に配設されて、Ｎ＋埋込層２０１を基板２０７から分離する。ファウラ−ノルドハイム・トンネルが、フローティングゲートの充電およびフローティングゲートの放電の双方に用いられる。
代替的構造のフラッシュ消去
代替的構造におけるビットトランジスタはすべて、同時に充電される（すなわち「消去」される）。図３９におけるビットトランジスタのフローティングゲート２０２を充電するには、次の表３の電圧条件が与えられる。
Figure 2006049926
電子は埋込Ｎ＋層２０１および／またはソース領域２０３からフローティングゲート２０２へトンネリングする。Ｐ−ウェル２００およびＮ＋埋込層２０１の間のＰＮ接合は、Ｐ−ウェル２００および深いＮ−ウェル２０６の間のＰＮ接合と同じく逆バイアスされている。
代替的構造の選択的プログラミング
図３９のビットトランジスタを放電するには、次の表４における電圧条件が与えられる。
Figure 2006049926
Ｐ−アイランド２０８はいくつかの実施例ではフローティングであり、他の実施例では接地されている。電子はフローティングゲート２０２からドレイン領域２０４へトンネリングする。いくつかの実施例では、図３９の構造は１）薄い窒化層１０２が堆積される前にＮ＋埋込層２０１を形成し、２）厚い酸化物のエッチバックステップおよびＶＳＳソース注入ステップ（図１７および１８参照）を省略し、３）窒化物のエッチングステップの後、残存する厚い酸化物を取り除くステップの前（図１８および１９の間）に、オプショ
ンとしてソース／ドレイン注入ステップ（図１６参照）を行なうことにより、上述の製造方法に従って製造される。Ｎ＋埋込層２０１が、砒素またはリンを約４００〜８００ＫｅＶの範囲の注入エネルギ、そして好ましくは約６００ＫｅＶの注入エネルギで注入することによって形成される。二重にイオン化されたドーパントでは、約３００ＫｅＶが用いられる。Ｎ＋埋込層注入の注入エネルギは約６０ＫｅＶまで低減される。
本発明を指示的な目的のためにある種の特定的実施例との関連で説明したが、本発明はそれに限定されるものではない。縦方向および水平方向（横方向）という語は互いに相対的なものであって、別の状況において限定的なものではない。ＰおよびＮ型の導電性は逆にされてもよいため、ＮチャネルまたはＰチャネル装置のいずれが実現されてもよい。バーズビークのプロファイルを制御するのに薄い窒化層と厚い窒化層とを用いる以外の、窪みまたは段差を形成する技術が用いられてもよい。したがって、ここに記載される実施例のさまざまな構造およびステップにおける種々の変形、適合および組合せは、次の請求の範囲に述べられるこの発明の請求の範囲から逸脱することなく実施され得る。
従来の「フラッシュ」メモリを示す。 従来の「フラッシュ」メモリを示す。 従来の「フラッシュ」メモリを示す。 従来の「フラッシュ」メモリを示す。 本発明に従う「フラッシュ」メモリ構造を製造する方法を示す。 本発明に従う「フラッシュ」メモリ構造を製造する方法を示す。 本発明に従う「フラッシュ」メモリ構造を製造する方法を示す。 本発明に従う「フラッシュ」メモリ構造を製造する方法を示す。 本発明に従う「フラッシュ」メモリ構造を製造する方法を示す。 本発明に従う「フラッシュ」メモリ構造を製造する方法を示す。 本発明に従う「フラッシュ」メモリ構造を製造する方法を示す。 本発明に従う「フラッシュ」メモリ構造を製造する方法を示す。 本発明に従う「フラッシュ」メモリ構造を製造する方法を示す。 本発明に従う「フラッシュ」メモリ構造を製造する方法を示す。 本発明に従う「フラッシュ」メモリ構造を製造する方法を示す。 本発明に従う「フラッシュ」メモリ構造を製造する方法を示す。 本発明に従う「フラッシュ」メモリ構造を製造する方法を示す。 本発明に従う「フラッシュ」メモリ構造を製造する方法を示す。 本発明に従う「フラッシュ」メモリ構造を製造する方法を示す。 本発明に従う「フラッシュ」メモリ構造を製造する方法を示す。 本発明に従う「フラッシュ」メモリ構造を製造する方法を示す。 本発明に従う「フラッシュ」メモリ構造を製造する方法を示す。 本発明に従う「フラッシュ」メモリ構造を製造する方法を示す。 本発明に従う「フラッシュ」メモリ構造を製造する方法を示す。 本発明に従う「フラッシュ」メモリ構造を製造する方法を示す。 本発明に従う「フラッシュ」メモリ構造を製造する方法を示す。 本発明に従う「フラッシュ」メモリ構造を製造する方法を示す。 本発明に従う「フラッシュ」メモリ構造を製造する方法を示す。 本発明に従う「フラッシュ」メモリ構造を製造する方法を示す。 本発明に従う「フラッシュ」メモリ構造を製造する方法を示す。 本発明に従う「フラッシュ」メモリ構造を製造する方法を示す。 本発明に従う「フラッシュ」メモリ構造を製造する方法を示す。 本発明に従う「フラッシュ」メモリ構造を製造する方法を示す。 本発明に従う「フラッシュ」メモリ構造を製造する方法を示す。 本発明に従う「フラッシュ」メモリ構造を製造する方法を示す。 本発明に従う「フラッシュ」メモリ構造を製造する方法を示す。 本発明に従う「フラッシュ」メモリ構造を製造する方法を示す。 本発明に従う「フラッシュ」メモリ構造を製造する方法を示す。 本発明に従う別のメモリ構造の断面図である。
符号の説明
１０１ Ｐ型半導体材料、１０２ 窒化層、１０３ 第１のソース／ドレインマスク、１０４ 酸化物の層、１０５ 窒化物、１０６ 第２のソース／ドレインマスク、１０７
第３のソース／ドレインマスク、１０８ 酸化物、１０９ 領域、１１０ ビーム。

Claims (12)

  1. 上表面を有する第１導電型の半導体材料を備え、前記上表面は第１の次元において延びる第１および第２の長手の窪みを有し、前記長手の窪みの各々は対向する急勾配の側壁および底部表面を有し、前記急勾配の側壁における半導体材料は、イオン衝撃による損傷を実質的に免れており、さらに
    前記第１および第２の窪みの前記側壁上に配設される第１の絶縁体層と、
    導電層の第１の複数のストリップとを備え、前記第１の複数のストリップの各々は、前記側壁のそれぞれの上で前記第１の次元において延び、かつ前記側壁から絶縁されており、さらに
    導電層の第２の複数のストリップを備え、前記第２の複数のストリップの各々は前記第２の複数のストリップの他のものに対して実質的に平行に延びかつ前記第１の次元に実質的に垂直な第２の次元において延び、前記第２の複数のストリップの各々は前記第１の複数のストリップの上を交差し、かつ前記第１および第２の窪みの上を交差し、さらに
    複数個のフローティングゲートを備え、前記フローティングゲートのそれぞれは前記第２の複数のストリップの１つが前記第１の複数のストリップの１つと交差するそれぞれの位置の付近に配設され、各フローティングゲートは前記第１の複数のストリップの１つと前記ストリップがその上に配設される側壁との間に配設され、さらに
    第２の絶縁体層を備え、各フローティングゲートは前記各フローティングゲート上を交差する前記第２の複数のストリップの１つから絶縁され、さらに
    前記第１導電型と反対の第２導電型である第１および第２の長手の導電領域を備え、前記第１の長手の導電領域は前記第１の窪みの前記底部表面内に延び、前記第２の導電領域は前記第２の窪みの前記底部表面内に延び、さらに
    前記第１および第２の窪みの間の前記半導体材料内に延びる前記第２導電型の複数個の第３の導電領域を備え、前記第３の導電領域のそれぞれ１つは前記第２の複数のストリップのそれぞれ１つの下に配設され、かつそれに結合される、メモリ構造。
  2. 前記複数のフローティングゲートは多結晶シリコンゲートであり、前記第１の複数のストリップは多結晶シリコンを含み、前記第２の複数のストリップは金属ストリップである、請求項１に記載のメモリ構造。
  3. 前記第１の複数のストリップはワード線であり、前記第２の複数のストリップはビット線である、請求項２に記載のメモリ構造。
  4. 前記長手の窪みは、前記急勾配の側壁に加えて、対向する徐々に傾斜した側壁を有する、請求項１に記載のメモリ構造。
  5. 複数個の酸化物スペーサをさらに備え、前記酸化物スペーサは部分的に前記フローティングゲートの側部端縁上、および前記第１の複数のストリップの側部端縁上に配設される、請求項１に記載のメモリ構造。
  6. 前記第１および第２の長手の導電領域の各々は、
    窪みの側壁上に配設された前記第１の複数のストリップの１つの下に配設される、第１の比較的浅い領域と、
    前記窪みの対向する側壁上に配設された前記第１の複数のストリップの別のものの下に配設される、第２の比較的浅い領域と、
    前記第１および第２の比較的浅い領域の間に配設され、前記第１および第２の比較的浅い領域に接触する、比較的深い領域とを備える、請求項１に記載のメモリ構造。
  7. フローティングゲートを有する不揮発性メモリ構造を形成する方法であって、
    半導体材料の表面における選択された部分を酸化させることにより半導体材料の中に窪みを形成し、次に前記窪みから酸化物を除去するステップを備え、前記窪みは側壁を有し、さらに
    前記側壁上に前記不揮発性メモリ構造の前記フローティングゲートを形成するステップを備え、前記フローティングゲートは前記側壁から絶縁されている、フローティングゲートを有する不揮発性メモリ構造を形成する方法。
  8. 前記窪みを形成する前記ステップは、前記側壁が露出されるように前記窪みから実質的にすべての酸化物を除去するステップに関わる、請求項７に記載の方法。
  9. 窪みを形成する前記ステップの後、前記フローティングゲートを形成する前記ステップの前に、前記側壁を酸化させて、前記側壁上に直接的に薄い酸化層を形成するステップをさらに備える、請求項７に記載の方法。
  10. 前記窪みから除去された前記酸化物は、１５００から６０００Åの範囲の厚みを有する、請求項７に記載の方法。
  11. 前記側壁は実質的にイオン衝撃による損傷は免れている、請求項７に記載の方法。
  12. 前記窪みは半導体材料の反応性イオンエッチングなしで形成される、請求項７に記載の方法。
JP2005273676A 1995-08-01 2005-09-21 フローティングゲートを有する不揮発性メモリ構造を形成する方法 Expired - Fee Related JP3968107B2 (ja)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US08/510,118 US5945705A (en) 1995-08-01 1995-08-01 Three-dimensional non-volatile memory

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP50787197A Division JP3821848B2 (ja) 1995-08-01 1996-07-31 ３次元不揮発性メモリ

Publications (2)

Publication Number Publication Date
JP2006049926A true JP2006049926A (ja) 2006-02-16
JP3968107B2 JP3968107B2 (ja) 2007-08-29

Family

ID=24029441

Family Applications (2)

Application Number Title Priority Date Filing Date
JP50787197A Expired - Fee Related JP3821848B2 (ja) 1995-08-01 1996-07-31 ３次元不揮発性メモリ
JP2005273676A Expired - Fee Related JP3968107B2 (ja) 1995-08-01 2005-09-21 フローティングゲートを有する不揮発性メモリ構造を形成する方法

Family Applications Before (1)

Application Number Title Priority Date Filing Date
JP50787197A Expired - Fee Related JP3821848B2 (ja) 1995-08-01 1996-07-31 ３次元不揮発性メモリ

Country Status (6)

Country Link
US (2) US5945705A (ja)
EP (1) EP0784867B1 (ja)
JP (2) JP3821848B2 (ja)
KR (1) KR970706609A (ja)
DE (1) DE69637352T2 (ja)
WO (1) WO1997005655A1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100855992B1 (ko) 2007-04-02 2008-09-02 삼성전자주식회사 경사진 측벽을 갖는 활성 필라를 구비하는 비휘발성 메모리트랜지스터, 이를 구비하는 비휘발성 메모리 어레이 및상기 비휘발성 메모리 트랜지스터의 제조방법

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6765257B1 (en) * 1997-07-23 2004-07-20 Texas Instruments Incorporated Implanted vertical source-line under straight stack for flash eprom
US6093606A (en) * 1998-03-05 2000-07-25 Taiwan Semiconductor Manufacturing Company Method of manufacture of vertical stacked gate flash memory device
US6333228B1 (en) * 2000-03-24 2001-12-25 Taiwan Semiconductor Manufacturing Company Method to improve the control of bird's beak profile of poly in split gate flash
US6300199B1 (en) * 2000-05-24 2001-10-09 Micron Technology, Inc. Method of defining at least two different field effect transistor channel lengths using differently angled sidewall segments of a channel defining layer
DE10158564C1 (de) * 2001-11-29 2003-07-17 Infineon Technologies Ag Leiterbahnstruktur für eine integrierte Schaltung und entsprechendes Herstellungsverfahren
DE10220922B4 (de) * 2002-05-10 2006-09-28 Infineon Technologies Ag Flash-Speicherzelle, Anordnung von Flash-Speicherzellen und Verfahren zur Herstellung von Flash-Speicherzellen
TW536797B (en) * 2002-06-24 2003-06-11 Macronix Int Co Ltd Multi-bit memory cell and its manufacturing method
DE10231202A1 (de) * 2002-07-10 2004-02-05 Infineon Technologies Ag Vertikaltransistor-Speicherzelle, Speicherzellen-Anordnung, Verfahren zum Herstellen einer Vertikaltransistor-Speicherzelle und Verfahren zum Betreiben einer Vertikaltransistor-Speicherzelle
US6790752B1 (en) * 2003-02-05 2004-09-14 Advanced Micro Devices, Inc. Methods of controlling VSS implants on memory devices, and system for performing same
US6853031B2 (en) * 2003-04-17 2005-02-08 United Microelectronics Corp. Structure of a trapezoid-triple-gate FET
KR100755058B1 (ko) * 2005-04-04 2007-09-06 주식회사 하이닉스반도체 스텝게이트를 갖는 반도체소자 및 그 제조방법
US20060255412A1 (en) * 2005-05-13 2006-11-16 Nirmal Ramaswamy Enhanced access devices using selective epitaxial silicon over the channel region during the formation of a semiconductor device and systems including same
US7933136B2 (en) * 2008-11-07 2011-04-26 Seagate Technology Llc Non-volatile memory cell with multiple resistive sense elements sharing a common switching device
CN102456745B (zh) 2010-10-22 2013-09-04 北京大学 一种快闪存储器及其制备方法和操作方法
JPWO2023144656A1 (ja) * 2022-01-31 2023-08-03

Family Cites Families (58)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3500142A (en) * 1967-06-05 1970-03-10 Bell Telephone Labor Inc Field effect semiconductor apparatus with memory involving entrapment of charge carriers
US4203158A (en) * 1978-02-24 1980-05-13 Intel Corporation Electrically programmable and erasable MOS floating gate memory device employing tunneling and method of fabricating same
US4267632A (en) * 1979-10-19 1981-05-19 Intel Corporation Process for fabricating a high density electrically programmable memory array
US4698787A (en) * 1984-11-21 1987-10-06 Exel Microelectronics, Inc. Single transistor electrically programmable memory device and method
US4763177A (en) * 1985-02-19 1988-08-09 Texas Instruments Incorporated Read only memory with improved channel length isolation and method of forming
US5017977A (en) * 1985-03-26 1991-05-21 Texas Instruments Incorporated Dual EPROM cells on trench walls with virtual ground buried bit lines
US4698900A (en) * 1986-03-27 1987-10-13 Texas Instruments Incorporated Method of making a non-volatile memory having dielectric filled trenches
US4814286A (en) * 1987-02-02 1989-03-21 Intel Corporation EEPROM cell with integral select transistor
JP2735193B2 (ja) * 1987-08-25 1998-04-02 株式会社東芝 不揮発性半導体装置及びその製造方法
US4780424A (en) * 1987-09-28 1988-10-25 Intel Corporation Process for fabricating electrically alterable floating gate memory devices
US4849363A (en) * 1988-03-18 1989-07-18 Digital Equipment Corporation Integrated circuit having laser-alterable metallization layer
US5268319A (en) * 1988-06-08 1993-12-07 Eliyahou Harari Highly compact EPROM and flash EEPROM devices
GB2232798B (en) * 1989-06-12 1994-02-23 Intel Corp Electrically programmable read-only memory
KR940006094B1 (ko) * 1989-08-17 1994-07-06 삼성전자 주식회사 불휘발성 반도체 기억장치 및 그 제조방법
US5077691A (en) * 1989-10-23 1991-12-31 Advanced Micro Devices, Inc. Flash EEPROM array with negative gate voltage erase operation
US5111270A (en) * 1990-02-22 1992-05-05 Intel Corporation Three-dimensional contactless non-volatile memory cell
US4964080A (en) * 1990-03-09 1990-10-16 Intel Corporation Three-dimensional memory cell with integral select transistor
US5049515A (en) * 1990-03-09 1991-09-17 Intel Corporation, Inc. Method of making a three-dimensional memory cell with integral select transistor
US5087584A (en) * 1990-04-30 1992-02-11 Intel Corporation Process for fabricating a contactless floating gate memory array utilizing wordline trench vias
US5053842A (en) * 1990-05-30 1991-10-01 Seiko Instruments Inc. Semiconductor nonvolatile memory
US5077230A (en) * 1990-08-03 1991-12-31 Intel Corporation Method for improving erase characteristics of buried bit line flash EPROM devices by use of a thin nitride layer formed during field oxide growth
US5102814A (en) * 1990-11-02 1992-04-07 Intel Corporation Method for improving device scalability of buried bit line flash EPROM devices having short reoxidation beaks and shallower junctions
US5235544A (en) * 1990-11-09 1993-08-10 John Caywood Flash EPROM cell and method for operating same
US5120671A (en) * 1990-11-29 1992-06-09 Intel Corporation Process for self aligning a source region with a field oxide region and a polysilicon gate
US5103274A (en) * 1990-11-29 1992-04-07 Intel Corporation Self-aligned source process and apparatus
JPH056977A (ja) * 1990-11-30 1993-01-14 Toshiba Corp ダイナミツク型半導体記憶装置およびその製造方法
JP3454520B2 (ja) * 1990-11-30 2003-10-06 インテル・コーポレーション フラッシュ記憶装置の書込み状態を確認する回路及びその方法
US5343063A (en) * 1990-12-18 1994-08-30 Sundisk Corporation Dense vertical programmable read only memory cell structure and processes for making them
US5245570A (en) * 1990-12-21 1993-09-14 Intel Corporation Floating gate non-volatile memory blocks and select transistors
EP0509696A3 (en) * 1991-04-18 1993-02-03 National Semiconductor Corporation Contactless flash eprom cell using a standard row decoder
US5258634A (en) * 1991-05-17 1993-11-02 United Microelectronics Corporation Electrically erasable read only memory cell array having elongated control gate in a trench
US5180680A (en) * 1991-05-17 1993-01-19 United Microelectronics Corporation Method of fabricating electrically erasable read only memory cell
JPH0567791A (ja) * 1991-06-20 1993-03-19 Mitsubishi Electric Corp 電気的に書込および消去可能な半導体記憶装置およびその製造方法
EP0550770B1 (en) * 1991-07-26 1997-11-12 Denso Corporation Method of producing vertical mosfets
US5245572A (en) * 1991-07-30 1993-09-14 Intel Corporation Floating gate nonvolatile memory with reading while writing capability
US5289026A (en) * 1991-08-14 1994-02-22 Intel Corporation Asymmetric floating gate overlap for improved device characteristics in buried bit-line devices
JPH0613627A (ja) * 1991-10-08 1994-01-21 Semiconductor Energy Lab Co Ltd 半導体装置およびその作製方法
US5293328A (en) * 1992-01-15 1994-03-08 National Semiconductor Corporation Electrically reprogrammable EPROM cell with merged transistor and optiumum area
US5399516A (en) * 1992-03-12 1995-03-21 International Business Machines Corporation Method of making shadow RAM cell having a shallow trench EEPROM
US5196722A (en) * 1992-03-12 1993-03-23 International Business Machines Corporation Shadow ram cell having a shallow trench eeprom
US5315142A (en) * 1992-03-23 1994-05-24 International Business Machines Corporation High performance trench EEPROM cell
US5301150A (en) * 1992-06-22 1994-04-05 Intel Corporation Flash erasable single poly EPROM device
JPH0750558B2 (ja) * 1992-09-22 1995-05-31 インターナショナル・ビジネス・マシーンズ・コーポレイション 一括消去型不揮発性メモリ
US5365082A (en) * 1992-09-30 1994-11-15 Texas Instruments Incorporated MOSFET cell array
EP0591598B1 (en) * 1992-09-30 1998-12-02 STMicroelectronics S.r.l. Method of fabricating non-volatile memories, and non-volatile memory produced thereby
JPH06120515A (ja) * 1992-10-09 1994-04-28 Oki Electric Ind Co Ltd 半導体不揮発性メモリのデータ書き込み及びデータ消去方法
US5297082A (en) * 1992-11-12 1994-03-22 Micron Semiconductor, Inc. Shallow trench source eprom cell
US5379255A (en) * 1992-12-14 1995-01-03 Texas Instruments Incorporated Three dimensional famos memory devices and methods of fabricating
JPH06212167A (ja) * 1993-01-20 1994-08-02 Mitsubishi Kasei Corp コークス炉の操業管理における原料炭配合精度管理システム
US5329487A (en) * 1993-03-08 1994-07-12 Altera Corporation Two transistor flash EPROM cell
US5399917A (en) * 1993-03-31 1995-03-21 Intel Corporation High voltage tolerant switch constructed for a low voltage CMOS process
JP3317459B2 (ja) * 1993-04-30 2002-08-26 ローム株式会社 不揮発性記憶素子およびこれを利用した不揮発性記憶装置、この記憶装置の駆動方法、ならびにこの記憶素子の製造方法
SG47058A1 (en) * 1993-09-10 1998-03-20 Intel Corp Circuitry and method for selecting a drain programming voltage for a nonvolatile memory
US5378909A (en) * 1993-10-18 1995-01-03 Hughes Aircraft Company Flash EEPROM cell having gap between floating gate and drain for high hot electron injection efficiency for programming
US5408115A (en) * 1994-04-04 1995-04-18 Motorola Inc. Self-aligned, split-gate EEPROM device
US5460988A (en) * 1994-04-25 1995-10-24 United Microelectronics Corporation Process for high density flash EPROM cell
KR0144902B1 (ko) * 1995-04-17 1998-07-01 김광호 불휘발성 메모리장치 및 그 제조방법
US5589411A (en) * 1995-07-28 1996-12-31 United Microelectronics Corporation Process for fabricating a high-voltage MOSFET

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100855992B1 (ko) 2007-04-02 2008-09-02 삼성전자주식회사 경사진 측벽을 갖는 활성 필라를 구비하는 비휘발성 메모리트랜지스터, 이를 구비하는 비휘발성 메모리 어레이 및상기 비휘발성 메모리 트랜지스터의 제조방법

Also Published As

Publication number Publication date
DE69637352D1 (de) 2008-01-17
US5945705A (en) 1999-08-31
WO1997005655A1 (en) 1997-02-13
JP3821848B2 (ja) 2006-09-13
JP3968107B2 (ja) 2007-08-29
KR970706609A (ko) 1997-11-03
EP0784867B1 (en) 2007-12-05
EP0784867A1 (en) 1997-07-23
JPH10507319A (ja) 1998-07-14
US6043122A (en) 2000-03-28
DE69637352T2 (de) 2008-11-13

Similar Documents

Publication Publication Date Title
JP3968107B2 (ja) フローティングゲートを有する不揮発性メモリ構造を形成する方法
US4701776A (en) MOS floating gate memory cell and process for fabricating same
US5783457A (en) Method of making a flash memory cell having an asymmetric source and drain pocket structure
KR101731202B1 (ko) 자가 정렬 플로팅 게이트 및 소거 게이트를 갖는 비휘발성 메모리 셀, 및 그를 제조하는 방법
EP0699344B1 (en) EEPROM memory cell
US20050287741A1 (en) Nonvolatile memory fabrication methods in which a dielectric layer underlying a floating gate layer is spaced from an edge of an isolation trench and/or an edge of the floating gate layer
US5982669A (en) EPROM and flash memory cells with source-side injection
US6765260B1 (en) Flash memory with self-aligned split gate and methods for fabricating and for operating the same
JP2003234422A (ja) 水平に向けたエッジをもつフローティングゲートメモリセルの半導体メモリアレーを形成するセルフ・アライン型方法及びそれにより形成されたメモリアレー
US6756631B2 (en) Stacked-gate cell structure and its NAND-type flash memory array
US6190968B1 (en) Method for forming EPROM and flash memory cells with source-side injection
US6784039B2 (en) Method to form self-aligned split gate flash with L-shaped wordline spacers
TW382147B (en) Trench-type condensed junction-less flash memory and manufacturing method thereof
US5411908A (en) Flash EEPROM array with P-tank insulated from substrate by deep N-tank
US6093607A (en) Method of forming sharp beak of poly by oxygen/fluorine implant to improve erase speed for split-gate flash
US6306737B1 (en) Method to reduce source-line resistance in flash memory with sti
US6177315B1 (en) Method of fabricating a high density EEPROM array
JP4217409B2 (ja) 不揮発性メモリ素子及びその製造方法
JP2819975B2 (ja) 不揮発性半導体記憶装置及びその製造方法
US6174771B1 (en) Split gate flash memory cell with self-aligned process
EP1191597A2 (en) Sidewall process to improve the flash memory cell performance
US6232633B1 (en) NVRAM cell using sharp tip for tunnel erase
CN112185815A (zh) 形成具有间隔物限定的浮栅和离散地形成的多晶硅栅的分裂栅闪存存储器单元的方法
US7227218B2 (en) Method and system for forming source regions in memory devices
JPH06237000A (ja) 不揮発性メモリセルおよびその製造方法

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20060613

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20060912

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20060915

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20061212

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20070130

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20070427

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20070522

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20070601

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100608

Year of fee payment: 3

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100608

Year of fee payment: 3

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110608

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120608

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120608

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130608

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130608

Year of fee payment: 6

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: R3D02

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

LAPS Cancellation because of no payment of annual fees