JP2006049714A - 半導体レーザ装置の製造方法及び半導体レーザ装置 - Google Patents
半導体レーザ装置の製造方法及び半導体レーザ装置 Download PDFInfo
- Publication number
- JP2006049714A JP2006049714A JP2004231229A JP2004231229A JP2006049714A JP 2006049714 A JP2006049714 A JP 2006049714A JP 2004231229 A JP2004231229 A JP 2004231229A JP 2004231229 A JP2004231229 A JP 2004231229A JP 2006049714 A JP2006049714 A JP 2006049714A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- semiconductor layer
- diffraction grating
- growth
- semiconductor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Semiconductor Lasers (AREA)
Abstract
【課題】 回折格子が埋め込まれた半導体レーザ装置において、回折格子と活性層との離隔距離Lを短縮することができる製造方法を提供する。
【解決手段】 基板1上に回折格子4を形成する形成工程と(b)、回折格子の溝部6を埋め込み、さらに、回折格子全体を覆う埋込層8を、当該埋込層8の上面がほぼ平坦になるまで成長させる第1成長工程と(c)、第1成長工程の後に、埋込層8の成長を停止した状態で埋込層8をその成長温度よりも高い温度に加熱する加熱工程と(d)、加熱工程の後に、埋込層8の上面に活性層12を成長させる第2成長工程と(e)を含む。
【選択図】 図1
【解決手段】 基板1上に回折格子4を形成する形成工程と(b)、回折格子の溝部6を埋め込み、さらに、回折格子全体を覆う埋込層8を、当該埋込層8の上面がほぼ平坦になるまで成長させる第1成長工程と(c)、第1成長工程の後に、埋込層8の成長を停止した状態で埋込層8をその成長温度よりも高い温度に加熱する加熱工程と(d)、加熱工程の後に、埋込層8の上面に活性層12を成長させる第2成長工程と(e)を含む。
【選択図】 図1
Description
本発明は、分布帰還型(Distributed Feedback :DFB)半導体レーザ装置に代表される回折格子を備えた半導体レーザ装置及びその製造方法に関し、特に、回折格子と活性層との離隔距離を短縮する技術に関する。
近年、低コスト化を図るべくペルチェ素子等の冷却装置が不要な高温動作特性の優れたDFB半導体レーザ装置の実現が望まれている。半導体レーザ装置において高温動作特性を向上させるためには、光の結合効率を高めることが有効である。結合効率を高めるためには、半導体レーザ装置に埋め込まれる回折格子の形状保持・均一性向上、及び回折格子と活性層との離隔距離の短縮が効果的であることが知られている。
図5は、特許文献1及び特許文献2に記載された半導体レーザ装置の製造方法を実施したときの製造過程における半導体レーザ装置の断面を示す図である。
最初に、n型InPからなる基板1上にn型InGaAsPからなる回折格子形成層2を成長させ、回折格子形成層2上にn型InPからなる保護層3を成長させる(図5(a))。次に、回折格子形成層2及び保護層3に複数の溝6を形成する。溝6は回折格子の凹部となり、溝6が形成されていない残存部4は回折格子の凸部となる。(図5(b))。
最初に、n型InPからなる基板1上にn型InGaAsPからなる回折格子形成層2を成長させ、回折格子形成層2上にn型InPからなる保護層3を成長させる(図5(a))。次に、回折格子形成層2及び保護層3に複数の溝6を形成する。溝6は回折格子の凹部となり、溝6が形成されていない残存部4は回折格子の凸部となる。(図5(b))。
その後、溝6を埋め込みかつ回折格子全体が覆われるように、n型InPからなる埋込層7を成長させる(図5(c))。ここで、残存部4は、高温にさらされると熱変形により形状が崩れる。そこで、n型InPを比較的低温の470℃で結晶成長させることで、回折格子の均一性の維持を図っている。
次いで、埋込層7の上面に、埋込層7と同一組成の高温InP層14を成長させる(図5(d))。ここでは、InPを630℃で結晶成長させる。InPは、470℃程度の低温で結晶成長させるとその結晶性が悪くなる。したがって、埋込層7の上面に活性層12を成長させれば、活性層12の結晶性も悪くなり、半導体レーザ装置が所望の発光特性を示さなくなる。そこで、結晶性の良好な高温InP層14を、埋込層7と活性層12との間に介在させることとしている。
次いで、埋込層7の上面に、埋込層7と同一組成の高温InP層14を成長させる(図5(d))。ここでは、InPを630℃で結晶成長させる。InPは、470℃程度の低温で結晶成長させるとその結晶性が悪くなる。したがって、埋込層7の上面に活性層12を成長させれば、活性層12の結晶性も悪くなり、半導体レーザ装置が所望の発光特性を示さなくなる。そこで、結晶性の良好な高温InP層14を、埋込層7と活性層12との間に介在させることとしている。
最後に、高温InP層14の上面に活性層12を成長させ(図5(e))、さらにp型クラッド層13を成長させる(図5(f))。
上述の製造方法によれば、活性層12の結晶性を確保することができるので、光の結合効率が高い半導体レーザ装置を製造することができる。
特開平11−330615号公報
特開2000−223772号公報
上述の製造方法によれば、活性層12の結晶性を確保することができるので、光の結合効率が高い半導体レーザ装置を製造することができる。
しかしながら、上述の半導体レーザ装置の製造方法は、結晶性の高い活性層12を形成するため、高温InP層14を埋込層7と活性層12との間に介在させており、回折格子(特に残存部4の上面)と活性層12との間の離隔距離の短縮については考慮されていない。特許文献1には、離隔距離Lが100nm程度と開示されているが、光の結合効率の観点からは離隔距離Lの更なる短縮が必要である。
そこで、本発明は、活性層の結晶性を確保しつつ回折格子と活性層との離隔距離を短縮することができる半導体レーザ装置及びその製造方法を提供することを目的とする。
上記課題を解決するために、本発明に係る半導体レーザ装置の製造方法は、平行する複数の溝部を有する回折格子を備えた半導体レーザ装置の製造方法であって、基板上に第1の半導体からなる前記回折格子を形成する形成工程と、前記回折格子の溝部を埋め込み、さらに、前記回折格子全体を覆う第2の半導体層を、当該第2の半導体層の上面がほぼ平坦になるまで成長させる第1成長工程と、前記第1成長工程の後に、前記第2の半導体層の成長を停止した状態で前記第2の半導体層をその成長温度よりも高い温度に加熱する加熱工程と、前記加熱工程の後に、前記第2の半導体層の上面に活性層を成長させる第2成長工程とを含む。
課題を解決するための手段に記載された構成によれば、第2の半導体層は、その成長温度よりも高い温度に加熱される。これにより、第2の半導体層表面の結晶構成原子のマイグレーションが促進される。その結果、第2の半導体層の結晶性が加熱前に比べて向上する。この加熱後の第2の半導体層の上面に活性層を形成することにより、その結晶性が確保される。すなわち、本発明は、活性層の結晶性が確保された半導体レーザ装置を製造することができる。
さらに、回折格子と活性層との間には第2の半導体層しか介在していない。すなわち、特許文献1における高温InP層に相当する層がない。そのため、本発明は、特許文献1に比べて、回折格子と活性層との離隔距離が短い半導体レーザ装置を製造することができる。
また、前記第2半導体層は、第3B族元素及び第5B族元素を含む化合物半導体からなることとしてもよい。
また、前記第2半導体層は、第3B族元素及び第5B族元素を含む化合物半導体からなることとしてもよい。
これにより、直接遷移型の半導体レーザ装置を製造することができる。
また、前記第2半導体層は、インジウム及びリンを含む化合物半導体からなり、前記第1成長工程は、470℃乃至530℃の温度において前記第2の半導体層を成長させ、前記加熱工程は、600℃乃至700℃の温度に前記第2の半導体層を加熱することとしてもよい。
また、前記第2半導体層は、インジウム及びリンを含む化合物半導体からなり、前記第1成長工程は、470℃乃至530℃の温度において前記第2の半導体層を成長させ、前記加熱工程は、600℃乃至700℃の温度に前記第2の半導体層を加熱することとしてもよい。
このように、インジウム・リン化合物半導体の場合、第2半導体層の成長温度を470℃乃至530℃とすることにより、回折格子の形状の崩れを抑制することができる。すなわち、回折格子の形状の均一性を確保することができる。したがって、発光特性がさらに良好な半導体レーザ装置を製造することができる。
また、インジウム・リン化合物半導体の場合、第2半導体層の昇温を600℃乃至700℃とすることにより、基板の融解を招来せずに第2半導体層の結晶性を向上させることができる。
また、インジウム・リン化合物半導体の場合、第2半導体層の昇温を600℃乃至700℃とすることにより、基板の融解を招来せずに第2半導体層の結晶性を向上させることができる。
また、前記第1成長工程は、前記第2の半導体層の成長速度GR[μm/h]と、インジウムに対するリンの原料供給比MR[a.u.]との比GR/MRを1.62×10-4以下とする成長条件において前記第2の半導体層を成長させることとしてもよい。
発明者は、成長条件GR/MRを異ならせて第2の半導体層を成長させる実験を、470℃、500℃、及び530℃の各温度において行った。その結果、成長温度を470℃乃至530℃とする場合には、GR/MRが1.62×10-4以下であることが第2の半導体層の結晶性を向上させるために望ましいことが判明した。したがって、上記条件を満たすことにより、発光特性が良好な半導体レーザ装置を製造することができる。
発明者は、成長条件GR/MRを異ならせて第2の半導体層を成長させる実験を、470℃、500℃、及び530℃の各温度において行った。その結果、成長温度を470℃乃至530℃とする場合には、GR/MRが1.62×10-4以下であることが第2の半導体層の結晶性を向上させるために望ましいことが判明した。したがって、上記条件を満たすことにより、発光特性が良好な半導体レーザ装置を製造することができる。
また、前記第2の半導体層は、さらに、n型不純物を含み、前記加熱工程は、前記第2の半導体層を、前記n型不純物を含む雰囲気中で加熱することとしてもよい。
これにより、第2の半導体層からのn型不純物の脱離を防止することができる。したがって、n型不純物の脱離に起因する半導体レーザ装置の電気抵抗率の上昇を防止することができる。その結果、所望の電気的特性を有する半導体レーザ装置を製造することができる。
これにより、第2の半導体層からのn型不純物の脱離を防止することができる。したがって、n型不純物の脱離に起因する半導体レーザ装置の電気抵抗率の上昇を防止することができる。その結果、所望の電気的特性を有する半導体レーザ装置を製造することができる。
また、前記加熱工程は、前記第2の半導体層を、第5族元素を含む雰囲気中で加熱することとしてもよい。
これにより、第2の半導体層からの第5族元素の脱離を防止することができる。したがって、第5族元素の脱離に起因する第2の半導体層の結晶性劣化を防止することができる。その結果、所望の発光特性を有する半導体レーザ装置を製造することができる。
これにより、第2の半導体層からの第5族元素の脱離を防止することができる。したがって、第5族元素の脱離に起因する第2の半導体層の結晶性劣化を防止することができる。その結果、所望の発光特性を有する半導体レーザ装置を製造することができる。
本発明に係る半導体レーザ装置は、平行する複数の溝部を有する回折格子を備えた半導体レーザ装置であって、基板上に第1の半導体からなる前記回折格子が形成され、前記回折格子の溝部を埋め込み、さらに、前記回折格子全体を覆う第2の半導体層が当該第2の半導体層の上面がほぼ平坦になるまで成長され、前記第2の半導体層の成長を停止した状態で前記第2の半導体層がその成長温度よりも高い温度に加熱され、前記第2の半導体層の加熱後に、当該第2の半導体層の上面に活性層が成長されてなる。
上記構成によれば、第2の半導体層は、その成長温度よりも高い温度に加熱される。これにより、第2の半導体層の結晶性は加熱前に比べて向上する。また、活性層は、第2の半導体層の上面に形成されるので、回折格子と活性層との間には第2の半導体層しか介在していない。そのため、特許文献1に記載された半導体レーザ装置に比べて、その離隔距離が短い。したがって、従来よりも発光特性が良好な半導体レーザ装置を得ることができる。
本発明を実施するための最良の形態を、図面を参照して詳細に説明する。
図1は、本発明に係る半導体レーザ装置の製造方法を実施したときの製造過程における半導体レーザ装置の断面を示す図である。
<回折格子の凸部形成工程>
最初に、n型InPからなる基板1上にn型InGaAsPからなる回折格子形成層2を成長させ、回折格子形成層2上にn型InPからなる保護層3を成長させる(図1(a)参照)。
図1は、本発明に係る半導体レーザ装置の製造方法を実施したときの製造過程における半導体レーザ装置の断面を示す図である。
<回折格子の凸部形成工程>
最初に、n型InPからなる基板1上にn型InGaAsPからなる回折格子形成層2を成長させ、回折格子形成層2上にn型InPからなる保護層3を成長させる(図1(a)参照)。
ここで、回折格子形成層2は、例えば、MOCVD(Metal Organic Chemical Vapor Deposition)法により70nmの層厚となるように形成される。また、保護層3は、例えば、MOCVD法により60nm以下の層厚となるように形成される。MOCVD法により成長させる場合、成長温度を630℃とし、In原料として例えばトリメチルインジウム(Trimethylindium:TMIn)、Ga原料として例えばトリエチルガリウム(Triethylgallium:TEGa)、As原料として例えばアルシン(Arsine:AsH3)、P原料として例えばホスフィン(Phosphine:PH3)、キャリアガスとして水素を用いる。また、回折格子形成層2及び保護層3は、n型不純物としてSiがドーピングされている。Siのドーピングは、上述の結晶成長の際に、Si原料として例えばシラン(Sirane:SiH4)を供給することにより実施することができる。
次に、回折格子形成層2及び保護層3に複数の溝6を形成する。溝6は回折格子の凹部となり、残存部4は回折格子の凸部となる。溝6は、紙面垂直方向に延在しており、かつ、各々が平行に並べられている(図1(b)参照)。
溝6は、レジストを用いた干渉露光法あるいは電子線露光法により保護層3上面にレジストパターンを形成した後、ドライエッチング法あるいはウェットエッチング法により形成することができる。
<第1成長工程>
次に、溝6を埋め込み、さらに、回折格子全体を覆う、n型InPからなる埋込層8を、埋込層8の上面がほぼ平坦になるまで成長させる(図1(c)参照)。
溝6は、レジストを用いた干渉露光法あるいは電子線露光法により保護層3上面にレジストパターンを形成した後、ドライエッチング法あるいはウェットエッチング法により形成することができる。
<第1成長工程>
次に、溝6を埋め込み、さらに、回折格子全体を覆う、n型InPからなる埋込層8を、埋込層8の上面がほぼ平坦になるまで成長させる(図1(c)参照)。
ここで、埋込層8は、例えば、MOCVD法により、残存部4の上面から埋込層8の上面までが15nmの層厚となるように形成される。なお、In原料及びP原料としては、上述と同様のものを利用することができる。しかし、成長温度は、上記条件と異なり、ここでは500℃としている。これは、残存部4が高温(600℃以上)にさらされると熱変形により形状が崩れるからである。また、比較的低温(530℃以下)であれば、残存部4の形状の熱変形が抑制されることが知られている。そこで、埋込層8の成長温度を500℃とすることにより、回折格子の均一性を、高温で形成する場合よりも向上させている。
なお、当該成長工程では、回折格子の凸部(残存部4)上面に保護層5を残留させたまま溝6の埋め込みを実施する。保護層5は、500℃の雰囲気中ではInPが解離して溝6に流れ込み、その結果、埋込層8の一部となる。このように保護層5からも埋込層8の原料が供給されるので、第1成長工程に要する時間を短縮することができる。
<加熱工程>
次に、埋込層8の原料供給を停止した状態で埋込層8をその成長温度よりも高い温度に加熱する(図1(d)参照)。なお、埋込層8はIn及びPを含む化合物半導体なので、その原料とはIn及びPの両方を指す。
<加熱工程>
次に、埋込層8の原料供給を停止した状態で埋込層8をその成長温度よりも高い温度に加熱する(図1(d)参照)。なお、埋込層8はIn及びPを含む化合物半導体なので、その原料とはIn及びPの両方を指す。
ここでは、埋込層8を500℃で形成した後、約4分間かけて埋込層7を630℃に昇温し、その後、約8分間630℃を保持する。これにより、埋込層8はその結晶性が加熱前に比べて向上する。これは、埋込層8表面の結晶構成原子のマイグレーションが促進されるからである。
<第2成長工程>
次に、埋込層8の上面に活性層12を成長させる(図1(e)参照)。
<第2成長工程>
次に、埋込層8の上面に活性層12を成長させる(図1(e)参照)。
ここで、活性層12は、n型側に位置するSCH(Separate Confinement Heterostructure)層9、InGaAsPからなるMQW(Multiple Quantum Wells)層10、及びp型側に位置するSCH層11により構成されている。活性層12は、例えば、MOCVD法により、630℃で形成される。なお、In原料、Ga原料、As原料及びP原料としては、上述と同様のものを利用することができる。また、活性層12の構成化合物としては、InGaAsPに限らず、InGaAs、AlInAs、AlGaInAs等を用いてもかまわない。
<第3成長工程>
最後に、活性層12上にp型InPからなるp型クラッド層13を成長させる(図1(f)参照)。
<第3成長工程>
最後に、活性層12上にp型InPからなるp型クラッド層13を成長させる(図1(f)参照)。
ここで、p型クラッド層13は、例えば、MOCVD法により、630℃で形成される。In原料及びP原料としては、上述と同様のものを利用することができる。また、p型クラッド層13は、p型不純物としてZnがドーピングされている。Znのドーピングは、上述の結晶成長の際に、Zn原料として例えばジメチルジンク (Dimethylzinc:DMZn)を供給することにより実施することができる。
図2は、第2成長工程以後におけるMOCVD装置の温度制御を示す図である。
ここでは、基板は、第1成長工程及び溝形成工程までは既に終了しているものとする。当該基板はMOCVD装置の反応室に入れられる。
MOCVD装置は、基板を室温から500℃まで約7分かけて昇温する(期間T1)。このとき、MOCVD装置は、反応室を、P原料を含む雰囲気とする。これにより、基板1及び残存部4からPの離脱を防止することができる。
ここでは、基板は、第1成長工程及び溝形成工程までは既に終了しているものとする。当該基板はMOCVD装置の反応室に入れられる。
MOCVD装置は、基板を室温から500℃まで約7分かけて昇温する(期間T1)。このとき、MOCVD装置は、反応室を、P原料を含む雰囲気とする。これにより、基板1及び残存部4からPの離脱を防止することができる。
その後、MOCVD装置は、基板温度を500℃に維持したまま、反応室にP原料、In原料及びSi原料を供給する(期間T2)。これにより埋込層8が成長する。供給量にもよるが約30分で、埋込層8は溝6を埋め込み、かつ残存部4を覆うまで成長する。
その後、基板は、500℃から630℃まで4分かけて昇温される(期間T3a)。昇温中にも埋込層8の表面のマイグレーションが促進される。
その後、基板は、500℃から630℃まで4分かけて昇温される(期間T3a)。昇温中にも埋込層8の表面のマイグレーションが促進される。
その後、MOCVD装置は、基板温度を630℃に8分間だけ維持する(期間T3b)。これにより、さらに、埋込層8の表面のマイグレーションが促進される。
なお、加熱工程(期間T3a及びT3b)において、MOCVD装置は、反応室をP原料及びSi原料を含む雰囲気とする。これにより、埋込層8からP及びSiの離脱を防止することができる。なお、P原料ガスの供給条件は、基板の表面モフォロジー及び回折格子や活性層付近の断面像を評価することで決定することができる。また、Si原料ガスの供給条件は、二次イオン質量分析法(Secondary Ion Mass Spectrometry:SIMS)などによる不純物濃度を評価することで決定することができる。
なお、加熱工程(期間T3a及びT3b)において、MOCVD装置は、反応室をP原料及びSi原料を含む雰囲気とする。これにより、埋込層8からP及びSiの離脱を防止することができる。なお、P原料ガスの供給条件は、基板の表面モフォロジー及び回折格子や活性層付近の断面像を評価することで決定することができる。また、Si原料ガスの供給条件は、二次イオン質量分析法(Secondary Ion Mass Spectrometry:SIMS)などによる不純物濃度を評価することで決定することができる。
その後、MOCVD装置は、基板温度を630℃に維持したまま、活性層12の原料及びp型クラッド層13の原料を反応室に順次供給する(期間T4)。これにより、埋込層8の上面に活性層12及びp型クラッド層13が順次成長する。なお、活性層12及びp型クラッド層13は、供給量にもよるが約35分で形成される。
その後、MOCVD装置は、基板を630℃から室温まで降温する(期間T5)。
その後、MOCVD装置は、基板を630℃から室温まで降温する(期間T5)。
以上、本実施の形態に係る半導体レーザ装置の製造方法を説明した。
上記製造方法によれば、埋込層8は、加熱工程において、成長温度(500℃)よりも高い温度(630℃)に加熱される。これにより、埋込層8の結晶性が、加熱される前に比べて向上する。また、活性層12は加熱後の埋込層8の上面に形成されるので、埋込層8の結晶性向上に伴い活性層12の結晶性も向上する。
上記製造方法によれば、埋込層8は、加熱工程において、成長温度(500℃)よりも高い温度(630℃)に加熱される。これにより、埋込層8の結晶性が、加熱される前に比べて向上する。また、活性層12は加熱後の埋込層8の上面に形成されるので、埋込層8の結晶性向上に伴い活性層12の結晶性も向上する。
また、埋込層の成長温度を500℃とすることにより、回折格子の形状の維持を図ることができる。
さらに、回折格子(残存部4の上面)と活性層12との間には埋込層8しか介在していない。そのため、離隔距離Lを15nmと短縮することができる。
<考察>
(1)上記製造方法により製造された半導体レーザ装置は、離隔距離Lを15nmに短縮することができる。その結果、光の結合効率を指標する結合係数が180cm-1であった。特許文献1では、結合係数が150cm-1であると報告されているので、これに比べて2割向上させることができた。
(2)本実施の形態は、加熱工程を4分の昇温期間(期間T3a)と8分の維持時間(期間T3b)としている。これにより、埋込層8の表面のマイグレーションが促進されて十分な結晶性を得ることができた。
さらに、回折格子(残存部4の上面)と活性層12との間には埋込層8しか介在していない。そのため、離隔距離Lを15nmと短縮することができる。
<考察>
(1)上記製造方法により製造された半導体レーザ装置は、離隔距離Lを15nmに短縮することができる。その結果、光の結合効率を指標する結合係数が180cm-1であった。特許文献1では、結合係数が150cm-1であると報告されているので、これに比べて2割向上させることができた。
(2)本実施の形態は、加熱工程を4分の昇温期間(期間T3a)と8分の維持時間(期間T3b)としている。これにより、埋込層8の表面のマイグレーションが促進されて十分な結晶性を得ることができた。
一方、発明者は、加熱工程を、4分の昇温時間(期間T3a)と2分の維持時間(期間T3b)とする場合でも実験を行った。この場合には、埋込層8の結晶性が十分に向上せず、その結果、半導体レーザ装置が所望の発光特性を示さないことが判明した。
一般に、温度が一定であれば維持時間が長くなるほど結晶性がより向上する。したがって、維持時間が2分では不十分であるが、2分よりも長ければ十分に向上する可能性がある。したがって、630℃に昇温する場合には、維持時間を2分よりも長くする必要がある。
一般に、温度が一定であれば維持時間が長くなるほど結晶性がより向上する。したがって、維持時間が2分では不十分であるが、2分よりも長ければ十分に向上する可能性がある。したがって、630℃に昇温する場合には、維持時間を2分よりも長くする必要がある。
また、一般に、維持時間が一定であれば温度が高くなるほど結晶性がより向上する。したがって、630℃より高温に昇温すれば2分以下でも埋込層8の結晶性が十分に向上する可能性がある。一方、630℃未満であれば、維持時間を2分よりも長くする必要がある。
これらを総合すると、加熱工程において、600℃乃至630℃に昇温する場合には、2分より長く温度を維持する必要があるといえる。
(3)発明者は、成長条件を異ならせて埋込層8を成長させる実験を、470℃、500℃、及び530℃の各温度において行った。ここで、異ならせる成長条件は、GR/MRである。これは、埋込層8の成長速度GR[μm/h]と、インジウムに対するリンの原料供給比MR[a.u.]との比である。成長速度GR及び原料供給比MRは、MOCVD装置による結晶成長において高精度で制御することができる。
これらを総合すると、加熱工程において、600℃乃至630℃に昇温する場合には、2分より長く温度を維持する必要があるといえる。
(3)発明者は、成長条件を異ならせて埋込層8を成長させる実験を、470℃、500℃、及び530℃の各温度において行った。ここで、異ならせる成長条件は、GR/MRである。これは、埋込層8の成長速度GR[μm/h]と、インジウムに対するリンの原料供給比MR[a.u.]との比である。成長速度GR及び原料供給比MRは、MOCVD装置による結晶成長において高精度で制御することができる。
図3は、GR/MRに対する埋込層8の表面における結晶欠陥密度を表すグラフである。
これによれば、GR/MRが一定であれば、温度が低くなるほど結晶欠陥密度が高くなり、温度が一定であれば、GR/MRが大きくなるほど結晶欠陥密度が高くなる傾向が読み取れる。
これによれば、GR/MRが一定であれば、温度が低くなるほど結晶欠陥密度が高くなり、温度が一定であれば、GR/MRが大きくなるほど結晶欠陥密度が高くなる傾向が読み取れる。
発明者は、それぞれの成長条件において、半導体レーザ装置が所望の発光特性を示すか否かを確認した。その結果、成長条件cについては、所望の発光特性を示さず、それ以外の成長条件については、所望の発光特性を示すことが判明した。これは、成長条件cは、その後の加熱工程を経ても結晶性の回復ができない程度に結晶欠陥密度が高いからであると考えられる。ここで、成長条件cはGR/MRが1.62×10-4よりも若干大きい。
したがって、成長温度が470℃であれば、GR/MRが1.62×10-4以下であれば、埋込層8の結晶性が十分に向上するといえる。
なお、成長温度が470℃より高温であれば、470℃の場合よりも結晶欠陥密度が低くなるので、GR/MRが1.62×10-4以下であれば十分である。
これらを総合すると、第1成長工程において、成長温度を470℃乃至530℃とする場合には、GR/MRが1.62×10-4以下であることが望ましいといえる。
(4)発明者は、加熱工程においてSi原料のSiH4を供給しない場合の実験を行った。この場合には、半導体レーザ装置が所望の発光特性を示さなかった。その原因が、加熱工程におけるSi離脱に起因する半導体レーザ装置の電気抵抗率の上昇にあることが判明した。したがって、加熱工程においては、Si原料のSiH4を供給するほうが望ましいといえる。
<変形例>
以上、本発明に係る半導体レーザ装置の製造方法について、実施の形態に基づいて説明したが、本発明はこの実施の形態に限られない。例えば、以下のような変形例が考えられる。
(1)本実施の形態では、埋込層8を残存部4の上面から15nmの層厚となるまで成長させているが、埋込層8の上面が平坦となれば、これに限らない。本発明によれば、15nm未満でも製造可能である。これは、原料ガスの供給量や供給時間を制御することにより実現できる。
(2)本実施の形態では、加熱工程において成長温度から4分かけて昇温しているが、これに限らなくともよい。
(3)本実施の形態では、加熱工程は、昇温時間(期間T3a)と維持時間(期間T3b)とからなるが、これに限らない。埋込層8の表面のマイグレーションが十分に促進されるような温度履歴であればよい。例えば、以下の温度制御でもかまわない。
なお、成長温度が470℃より高温であれば、470℃の場合よりも結晶欠陥密度が低くなるので、GR/MRが1.62×10-4以下であれば十分である。
これらを総合すると、第1成長工程において、成長温度を470℃乃至530℃とする場合には、GR/MRが1.62×10-4以下であることが望ましいといえる。
(4)発明者は、加熱工程においてSi原料のSiH4を供給しない場合の実験を行った。この場合には、半導体レーザ装置が所望の発光特性を示さなかった。その原因が、加熱工程におけるSi離脱に起因する半導体レーザ装置の電気抵抗率の上昇にあることが判明した。したがって、加熱工程においては、Si原料のSiH4を供給するほうが望ましいといえる。
<変形例>
以上、本発明に係る半導体レーザ装置の製造方法について、実施の形態に基づいて説明したが、本発明はこの実施の形態に限られない。例えば、以下のような変形例が考えられる。
(1)本実施の形態では、埋込層8を残存部4の上面から15nmの層厚となるまで成長させているが、埋込層8の上面が平坦となれば、これに限らない。本発明によれば、15nm未満でも製造可能である。これは、原料ガスの供給量や供給時間を制御することにより実現できる。
(2)本実施の形態では、加熱工程において成長温度から4分かけて昇温しているが、これに限らなくともよい。
(3)本実施の形態では、加熱工程は、昇温時間(期間T3a)と維持時間(期間T3b)とからなるが、これに限らない。埋込層8の表面のマイグレーションが十分に促進されるような温度履歴であればよい。例えば、以下の温度制御でもかまわない。
図4は、変形例に係るMOCVD装置の温度制御を示す図である。
これは、加熱工程(期間T3)だけが図2の温度制御と異なる。これによれば、基板は、500℃から700℃まで昇温され、その後、温度は維持されずに降温され、再び昇温される。
(4)本実施の形態では、P原料としてPH3、As原料としてAsH3を用いたがこれに限らない。例えば、P原料としてターシャリブチルホスフィン(Tertiarybutylphosphine:TBP)のような有機リン、As原料としてターシャリブチルアルシン(Tertiarybutylarsine:TBA)のような有機ヒ素を用いてもよい。
(5)本実施の形態では、埋込層8の成長温度を500℃、加熱工程において昇温する温度を630℃としているが、これらに限らない。成長温度は、残存部4の形状が熱変形により崩れない温度であればよい。残存部4は、470℃以上530℃以下であれば熱変形による形状崩れが抑制されることが知られている。したがって、成長温度は、470℃以上530℃以下であればよい。
これは、加熱工程(期間T3)だけが図2の温度制御と異なる。これによれば、基板は、500℃から700℃まで昇温され、その後、温度は維持されずに降温され、再び昇温される。
(4)本実施の形態では、P原料としてPH3、As原料としてAsH3を用いたがこれに限らない。例えば、P原料としてターシャリブチルホスフィン(Tertiarybutylphosphine:TBP)のような有機リン、As原料としてターシャリブチルアルシン(Tertiarybutylarsine:TBA)のような有機ヒ素を用いてもよい。
(5)本実施の形態では、埋込層8の成長温度を500℃、加熱工程において昇温する温度を630℃としているが、これらに限らない。成長温度は、残存部4の形状が熱変形により崩れない温度であればよい。残存部4は、470℃以上530℃以下であれば熱変形による形状崩れが抑制されることが知られている。したがって、成長温度は、470℃以上530℃以下であればよい。
また、昇温の温度は、十分にマイグレーションを促進し、かつ、融解が起きない程度の温度であればよい。600℃以上700℃以下の温度であれば、この条件を満たすことが知られている。したがって、昇温温度は、600℃以上700℃以下であればよい。
(6)本実施の形態では、n型不純物としてSiを用いているが、これに限らない。
(7)本実施の形態では、埋込層8はInP化合物半導体からなるが、これに限らない。本発明は、回折格子が埋め込まれた半導体レーザ装置であれば第3B族元素及び第5B族元素からなる化合物半導体に一般化して適用可能である。実施の形態で採り上げたIn以外の第3B族元素としては、B、Al、Ga、Tlがある。また実施の形態で採り上げたP以外の第5B族元素としては、N、As、Sb、Biがある。
(8)本実施の形態では、第1成長工程において回折格子の凸部(残存部4)上面に保護層5を残留させたまま溝6の埋め込みを実施しているが、これに限らない。一旦保護層5を除去した後に、溝6の埋め込みを実施してもかまわない。ただし、保護層5を残留させたまま溝6を埋め込んだ方が、残存部4の上面が直接に500℃の雰囲気にさらされず、上面形状の保護が図れると考えられる。
(6)本実施の形態では、n型不純物としてSiを用いているが、これに限らない。
(7)本実施の形態では、埋込層8はInP化合物半導体からなるが、これに限らない。本発明は、回折格子が埋め込まれた半導体レーザ装置であれば第3B族元素及び第5B族元素からなる化合物半導体に一般化して適用可能である。実施の形態で採り上げたIn以外の第3B族元素としては、B、Al、Ga、Tlがある。また実施の形態で採り上げたP以外の第5B族元素としては、N、As、Sb、Biがある。
(8)本実施の形態では、第1成長工程において回折格子の凸部(残存部4)上面に保護層5を残留させたまま溝6の埋め込みを実施しているが、これに限らない。一旦保護層5を除去した後に、溝6の埋め込みを実施してもかまわない。ただし、保護層5を残留させたまま溝6を埋め込んだ方が、残存部4の上面が直接に500℃の雰囲気にさらされず、上面形状の保護が図れると考えられる。
本発明は、回折格子が埋め込まれた半導体レーザ装置に利用可能である。
1 基板
2 回折格子形成層
3 保護層
4 回折格子
5 保護層
6 溝
8 埋込層
9 SCH層
10 MQW層
11 SCH層
12 活性層
13 p型クラッド層
2 回折格子形成層
3 保護層
4 回折格子
5 保護層
6 溝
8 埋込層
9 SCH層
10 MQW層
11 SCH層
12 活性層
13 p型クラッド層
Claims (7)
- 平行する複数の溝部を有する回折格子を備えた半導体レーザ装置の製造方法であって、
基板上に第1の半導体からなる前記回折格子を形成する形成工程と、
前記回折格子の溝部を埋め込み、さらに、前記回折格子全体を覆う第2の半導体層を、当該第2の半導体層の上面がほぼ平坦になるまで成長させる第1成長工程と、
前記第1成長工程の後に、前記第2の半導体層の成長を停止した状態で前記第2の半導体層をその成長温度よりも高い温度に加熱する加熱工程と、
前記加熱工程の後に、前記第2の半導体層の上面に活性層を成長させる第2成長工程と
を含むことを特徴とする半導体レーザ装置の製造方法。 - 前記第2半導体層は、第3B族元素及び第5B族元素を含む化合物半導体からなること
を特徴とする請求項1に記載の半導体レーザ装置の製造方法。 - 前記第2半導体層は、インジウム及びリンを含む化合物半導体からなり、
前記第1成長工程は、470℃乃至530℃の温度において前記第2の半導体層を成長させ、
前記加熱工程は、600℃乃至700℃の温度に前記第2の半導体層を加熱すること
を特徴とする請求項2に記載の半導体レーザ装置の製造方法。 - 前記第1成長工程は、前記第2の半導体層の成長速度GR[μm/h]と、インジウムに対するリンの原料供給比MR[a.u.]との比GR/MRを1.62×10-4以下とする成長条件において前記第2の半導体層を成長させること
を特徴とする請求項3に記載の半導体レーザ装置の製造方法。 - 前記第2の半導体層は、さらに、n型不純物を含み、
前記加熱工程は、前記第2の半導体層を、前記n型不純物を含む雰囲気中で加熱すること
を特徴とする請求項2に記載の半導体レーザ装置の製造方法。 - 前記加熱工程は、前記第2の半導体層を、第5族元素を含む雰囲気中で加熱すること
を特徴とする請求項2に記載の半導体レーザ装置の製造方法。 - 平行する複数の溝部を有する回折格子を備えた半導体レーザ装置であって、
基板上に第1の半導体からなる前記回折格子が形成され、
前記回折格子の溝部を埋め込み、さらに、前記回折格子全体を覆う第2の半導体層が当該第2の半導体層の上面がほぼ平坦になるまで成長され、
前記第2の半導体層の成長を停止した状態で前記第2の半導体層がその成長温度よりも高い温度に加熱され、
前記第2の半導体層の加熱後に、当該第2の半導体層の上面に活性層が成長されてなること
を特徴とする半導体レーザ装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004231229A JP2006049714A (ja) | 2004-08-06 | 2004-08-06 | 半導体レーザ装置の製造方法及び半導体レーザ装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004231229A JP2006049714A (ja) | 2004-08-06 | 2004-08-06 | 半導体レーザ装置の製造方法及び半導体レーザ装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2006049714A true JP2006049714A (ja) | 2006-02-16 |
Family
ID=36027900
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2004231229A Pending JP2006049714A (ja) | 2004-08-06 | 2004-08-06 | 半導体レーザ装置の製造方法及び半導体レーザ装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2006049714A (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7816160B2 (en) | 2008-04-01 | 2010-10-19 | Mitsubishi Electric Corporation | Manufacturing method for semiconductor device |
JP2013080831A (ja) * | 2011-10-04 | 2013-05-02 | Sumitomo Electric Device Innovations Inc | 半導体レーザ素子の製造方法 |
-
2004
- 2004-08-06 JP JP2004231229A patent/JP2006049714A/ja active Pending
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7816160B2 (en) | 2008-04-01 | 2010-10-19 | Mitsubishi Electric Corporation | Manufacturing method for semiconductor device |
JP2013080831A (ja) * | 2011-10-04 | 2013-05-02 | Sumitomo Electric Device Innovations Inc | 半導体レーザ素子の製造方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4259709B2 (ja) | 量子井戸型活性層 | |
US7474683B2 (en) | Distributed feedback semiconductor laser | |
JP4894576B2 (ja) | 半導体光素子の製造方法 | |
KR0177877B1 (ko) | 급격한 헤테로인터페이스를 갖고 있는 화합물 반도체 결정층의 제조 방법 | |
US7772023B2 (en) | Method of producing semiconductor optical device | |
JP2006049714A (ja) | 半導体レーザ装置の製造方法及び半導体レーザ装置 | |
US7816157B2 (en) | Method of producing semiconductor optical device | |
JP2003133647A (ja) | 半導体素子およびその作製方法 | |
JP5090144B2 (ja) | 埋込型半導体レーザおよびその製造方法 | |
JP2000031596A (ja) | 半導体レーザ及び半導体レーザの製造方法 | |
JP5573310B2 (ja) | 光半導体装置及びその製造方法 | |
JP7043802B2 (ja) | 垂直共振型面発光レーザ、垂直共振型面発光レーザを作製する方法 | |
JP4199835B2 (ja) | 半導体発光素子及び半導体発光素子の製造方法 | |
JP4325558B2 (ja) | 半導体レーザ、および半導体レーザを作製する方法 | |
JP2728672B2 (ja) | 半導体レーザ装置、ダブルヘテロウエハおよびその製造方法 | |
US7046708B2 (en) | Semiconductor laser device including cladding layer having stripe portion different in conductivity type from adjacent portions | |
JP2004349422A (ja) | 半導体光素子を製造する方法、及び半導体光素子 | |
JP2004055881A (ja) | 光半導体装置の製造方法 | |
JP3066601B2 (ja) | 化合物半導体装置の製造方法 | |
US20100316080A1 (en) | Semiconductor optical element | |
JP5573819B2 (ja) | Iii−v化合物半導体光素子を作製する方法 | |
JP2005159152A (ja) | Iii−v族化合物半導体結晶の製造方法及び該製造方法を用いた半導体デバイスの製造方法。 | |
JP4157903B2 (ja) | 半導体発光素子の製造方法 | |
JP4962178B2 (ja) | 半導体光素子を作製する方法 | |
JPH0543680B2 (ja) |