JP2006041225A - セラミック配線板の製造方法 - Google Patents

セラミック配線板の製造方法 Download PDF

Info

Publication number
JP2006041225A
JP2006041225A JP2004219694A JP2004219694A JP2006041225A JP 2006041225 A JP2006041225 A JP 2006041225A JP 2004219694 A JP2004219694 A JP 2004219694A JP 2004219694 A JP2004219694 A JP 2004219694A JP 2006041225 A JP2006041225 A JP 2006041225A
Authority
JP
Japan
Prior art keywords
powder
wiring board
tungsten
material powder
vol
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2004219694A
Other languages
English (en)
Inventor
Yasutomi Asai
浅井　　康富
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Denso Corp
Original Assignee
Denso Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Denso Corp filed Critical Denso Corp
Priority to JP2004219694A priority Critical patent/JP2006041225A/ja
Publication of JP2006041225A publication Critical patent/JP2006041225A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate

Landscapes

  • Parts Printed On Printed Circuit Boards (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Manufacturing Of Printed Wiring (AREA)

Abstract

【課題】 基板にタングステンもしくはモリブデンを主成分とする配線を形成し、この配線の表面にＣｕメッキを施すようにしたセラミック配線板の製造方法において、配線原料中の金属粉のサイズを大きくすることなく、配線上のＣｕメッキのアンカー効果を大きくする。
【解決手段】 基板１０にタングステンもしくはモリブデンを主成分とする配線１５、１６を形成し、この配線１５、１６の表面にＣｕメッキを施すようにしたセラミック配線板の製造方法において、配線１５、１６の原料として、タングステンもしくはモリブデンからなる金属粉Ｗと無機材料粉Ｍとが混合された混合材料を用意し、この混合材料を基板１０に配設した後、混合材料のうち無機材料粉Ｍをエッチングにより除去することにより、残った金属粉Ｗにより配線１５、１６を形成する。
【選択図】 図６

Description

本発明は、基板にタングステンもしくはモリブデンを主成分とする配線を形成し、この配線の表面にＣｕメッキを施してなるセラミック配線板の製造方法に関する。
基板にタングステンもしくはモリブデンを主成分とする配線を形成し、この配線の表面にＣｕメッキを施してなるセラミック配線板においては、タングステンもしくはモリブデンを主成分とするペーストを印刷により基板に塗布し、これを焼成して配線とした後、その上にＣｕメッキを施す。
ここで、タングステンもしくはモリブデンとＣｕメッキとは拡散接合しないため、機械的な強度すなわちアンカー効果を向上させる必要がある。そのためには、配線の表面を粗くする必要がある。
配線表面を粗くしておかないと、Ｃｕメッキが膨れ、そこにボンディングが行われた場合、Ｃｕメッキがはがれたりする。また、Ｃｕメッキ上に、はんだ付けを行った場合、はんだ付け後は部品の応力でＣｕメッキがはがれたりする。
このようなことから、従来では、配線材料に粒径の大きなタングステン粉（たとえば粒径φ４μｍ程度）をベース材としたものを用い、それによって配線表面を粗くするようにしたものが提案されている（たとえば、特許文献１参照）。
特開平７−６６５３７号公報
しかしながら、このように配線材料の金属粉のサイズを大きくした場合、配線材料は、粗いメッシュを用いたエマルジョンマスクを用いて印刷を行うことになるため、印刷の解像度が低下し、微細配線の形成が困難である。
また、配線材料の金属粉（メタライズ）のサイズを大きくした場合には、溶剤を乾燥させたドライ状態における緻密性が悪くなるため、焼成前や焼成中における膜強度が弱くなり、ハンドリング（取り扱い）時や焼成収縮中に、配線の欠け（メタライズ欠け）が発生する。
本発明は、上記問題に鑑みてなされたものであり、基板にタングステンもしくはモリブデンを主成分とする配線を形成し、この配線の表面にＣｕメッキを施すようにしたセラミック配線板の製造方法において、配線原料中の金属粉のサイズを大きくすることなく、配線上のＣｕメッキのアンカー効果を大きくすることを目的とする。
上記目的を達成するため、請求項１に記載の発明では、基板（１０）にタングステンもしくはモリブデンを主成分とする配線（１５、１６）を形成し、この配線（１５、１６）の表面にＣｕメッキを施すようにしたセラミック配線板の製造方法において、配線（１５、１６）の原料として、タングステンもしくはモリブデンからなる金属粉と無機材料粉とが混合された混合材料を用意し、この混合材料を基板（１０）に配設した後、混合材料のうち無機材料粉をエッチングにより除去することにより、残った金属粉により配線（１５、１６）を形成するようにしたことを特徴としている。
それによれば、無機材料粉のエッチングによって無機材料粉の存在していた部位は凹部（Ｍ１）となり、残った金属粉から構成される配線（１５、１６）の表面は凹凸形状となる。そして、その配線（１５、１６）の上にＣｕメッキ（１５０）が施されるため、このＣｕメッキ（１５０）のアンカー効果が大きくなり、密着性が向上する。
よって、本発明によれば、基板（１０）にタングステンもしくはモリブデンを主成分とする配線（１５、１６）を形成し、この配線（１５、１６）の表面にＣｕメッキを施すようにしたセラミック配線板の製造方法において、配線原料中の金属粉のサイズを大きくすることなく、配線（１５、１６）上のＣｕメッキ（１５０）のアンカー効果を大きくすることができる。
ここで、請求項２に記載の発明のように、請求項１に記載のセラミック配線板の製造方法においては、混合材料は印刷法により基板（１０）に配設されるようにできる。
また、請求項３に記載の発明のように、請求項１または請求項２に記載のセラミック配線板の製造方法においては、金属粉および無機材料粉の平均粒径は３μｍ以下であることが好ましい。これは、混合材料の印刷性などを考慮したものである。
また、請求項４、請求項５に記載の発明のように、請求項１に記載の発明の効果を適切に実現するためには、金属粉と無機材料粉との総容量を１００ｖｏｌ％としたとき、無機材料粉の割合は、１０ｖｏｌ％以上６０ｖｏｌ％以下であることが好ましく、より好ましくは、無機材料粉の割合は、３０ｖｏｌ％以上６０ｖｏｌ％以下である。
請求項６に記載の発明では、基板（１０）にタングステンもしくはモリブデンを主成分とする配線（１５、１６）を形成し、この配線（１５、１６）の表面にＣｕメッキを施すようにしたセラミック配線板の製造方法において、配線（１５、１６）の原料として、タングステンもしくはモリブデンからなる金属粉と有機材料粉とが混合された混合材料を用意し、この混合材料を基板（１０）に配設した後、混合材料のうち有機材料粉を加熱して除去することにより、残った金属粉により配線（１５、１６）を形成するようにしたことを特徴としている。
それによれば、有機材料粉の加熱除去によって有機材料粉の存在していた部位は凹部（Ｍ１）となり、残った金属粉から構成される配線（１５、１６）の表面は凹凸形状となる。そして、その配線（１５、１６）の上にＣｕメッキ（１５０）が施されるため、このＣｕメッキ（１５０）のアンカー効果が大きく密着性が向上する。
よって、本発明によれば、基板（１０）にタングステンもしくはモリブデンを主成分とする配線（１５、１６）を形成し、この配線（１５、１６）の表面にＣｕメッキを施すようにしたセラミック配線板の製造方法において、配線原料中の金属粉のサイズを大きくすることなく、配線（１５、１６）上のＣｕメッキ（１５０）のアンカー効果を大きくすることができる。
ここで、請求項７に記載の発明のように、請求項６に記載のセラミック配線板の製造方法においては、混合材料は印刷法により基板（１０）に配設されるようにできる。
また、請求項８に記載の発明のように、請求項６または請求項７に記載のセラミック配線板の製造方法においては、金属粉および有機材料粉の平均粒径は３μｍ以下であることが好ましい。これは、混合材料の印刷性などを考慮したものである。
また、請求項９、請求項１０に記載の発明のように、請求項６に記載の発明の効果を適切に実現するためには、金属粉と有機材料粉との総容量を１００ｖｏｌ％としたとき、有機材料粉の割合は、１０ｖｏｌ％以上６０ｖｏｌ％以下であることが好ましく、より好ましくは、有機材料粉の割合は、３０ｖｏｌ％以上６０ｖｏｌ％以下である。
なお、上記各手段の括弧内の符号は、後述する実施形態に記載の具体的手段との対応関係を示す一例である。
以下、本発明の実施形態について図に基づいて説明する。なお、以下の各実施形態相互において、互いに同一もしくは均等である部分には、説明の簡略化を図るべく、図中、同一符号を付してある。
（第１実施形態）
図１は、本発明の第１実施形態に係るセラミック配線板１００の単体状態すなわち実装工程に施される前の状態の概略断面構成を示す図であり、図２は、この配線板１００にボンディングワイヤ３０、３１を接続し、各種部品２０、２１、２２、２３を実装した状態を示す概略断面図である。
また、図３は、図１に示される配線板１００におけるタングステンもしくはモリブデンを主成分とする配線としての各表層ランド１５、１６の拡大断面図である。
［基板の構成等］
配線板１００は、基板１０を有するが、本例では基板１０は積層基板１０であり、この積層基板１０は、個々についてその表面および内部に配線層が形成された複数のセラミック層１１、１２、１３、１４、を積層して形成されたものである。
これらセラミック層１１〜１４の積層体である積層基板１０の表面（図１中の上面）、裏面（図１中の下面）には、それぞれ、表面ランド１５、裏面ランド１６が形成されており、これら表面および裏面ランド１５、１６は表層ランド１５、１６として構成されている。
積層基板１０の内部には、各セラミック層に形成されたビアホール１７や各セラミック層の間に形成された内部導体層１８により、内層配線１７、１８が形成されている。そして、上記表面ランド１５と裏面ランド１６とは、内層配線１７、１８を介して電気的に接続されている。
また、図２に示されるように、積層基板１０の表面、裏面には、各表層ランド１５、１６に対して各種の部品２０、２１、２２、２３やボンディングワイヤ３０、３１が接続されている。
図２に示される例では、積層基板１０の表面側において、表面ランド１５には、はんだ４０を介してフリップチップ２０およびコンデンサ２１が接続され、また、導電性接着剤４１を介してＩＣチップ２２が接続されている。なお、フリップチップ２０と基板１００との間にはアンダーフィル材４２が充填されている。
さらに、表面ランド１５には、ＩＣチップ２２から延びる金からなる金ボンディングワイヤ３０が接続されるとともに、外部との接続を行うためのアルミニウムからなるＡｌボンディングワイヤ３１が接続されている。
ここで、表面ランド１５のうち、金ボンディングワイヤ３０が接続されるものを金ワイヤ接続ランド１５ａ、Ａｌボンディングワイヤ３１が接続されるものをＡｌワイヤ接続ランド１５ｂ、はんだ４０を介した接続が行われるものをはんだランド１５ｃ、導電性接着剤４１を介した接続が行われるものを導電性接着剤ランド１５ｄとする。
また、図２に示される例では、積層基板１０の裏面側において、裏面ランド１６には、ＬａＢ6、ＳｎＯ2、ＣｕＮｉなどからなる厚膜抵抗体２３が接続されている。そして、この厚膜抵抗体２３は、保護ガラス４３にて被覆され、さらにその上をエポキシ樹脂などからなる保護樹脂４４にて被覆されている。
ここにおいて、本実施形態では、セラミック配線板１００における金ワイヤ接続ランド１５ａ、Ａｌワイヤ接続ランド１５ｂ、はんだランド１５ｃ、導電性接着剤ランド１５ｄおよび裏面ランド１６は、タングステン（Ｗ）もしくはモリブデン（Ｍｏ）からなる層である。
本例では、これら各表層ランド１５（１５ａ〜１５ｄ）、１６は、タングステン（Ｗ）層からなる。そして、各表層ランド１５、１６の上には、銅メッキ層１５０が施され、さらに表面ランド１５においてはその上に金メッキ層１５１が施されている。
なお、本例では、裏面ランド１６における銅メッキ層１５０の上には金メッキ層は無いものであり、図３とは異なるが、裏面ランド１６には銅メッキ層１５０が積層されているだけである。
ここで、金メッキ層１５１は、酸化防止ができる程度に薄く、たとえば０．０５μｍ形成する。なお、金メッキ層１５１は、図１、図２では省略してある。
詳細は後述するが、配線板１００におけるこれら配線としての各表層ランド１５、１６は、配線１５、１６の原料として、タングステンもしくはモリブデンからなる金属粉と無機材料粉とが混合された混合材料を用意し、この混合材料を基板１０に配設した後、混合材料のうち無機材料粉をエッチングにより除去することにより、残った金属粉により形成されたものである。
［基板の製造方法等］
次に、限定するものではないが、上記図１に示されるセラミック配線板１００の製造方法および上記図２に示される実装構造の組み付け方法の一具体例について図４〜図９を参照して説明する。
図４は、本実施形態の配線板１００の製造方法および実装構造の組み付け方法の工程フローを示す図であり、図５は、図４に続く工程フローを示す図である。
また、図６は、本製造方法における配線板１００の表層ランド１５、１６の製造工程を模式的に示す断面図、図７、図８、および図９は、上記各工程における途中状態のワークを示す概略断面図である。
まず、セラミック層１１〜１４となるアルミナなどからなる各グリーンシートを用意し、このグリーンシートの所望の位置にパンチングすることにより、最終的に上記ビアホール１７となる孔をあける。
次に、この孔に対して、主にモリブデンからなる導体ペーストを印刷にて充填し乾燥させる。この導体ペーストは、最終的に上記ビアホール１７における内層配線となるものである。
次に、各グリーンシートの表面に、主にタングステンからなる導体ペーストをパターン印刷し、乾燥させる。この導体ペーストは、上記孔に充填された導体ペーストと導通するように印刷され、最終的に、上記内部導体層１８や、表面ランド１５および裏面ランド１６を構成するタングステン層となるものである。
ここにおいて、本実施形態では、表層ランド１５、１６すなわち表面ランド１５および裏面ランド１６は、配線１５、１６の原料として、タングステンからなる金属粉すなわちタングステン粉と無機材料粉とが混合された混合材料をアクリル系樹脂などのバインダに混合してなる導体ペーストを用いる。
そして、この混合材料を基板１０に配設した後、具体的には、この混合材料を含む導体ペーストを基板１０の表層を形成するグリーンシートに印刷して形成し後述するように、各グリーンシートを積層して焼成した後、混合材料のうち無機材料粉をエッチングにより除去することにより、残ったタングステン粉により、表層ランド１５、１６を形成するようにしている。
ここで、無機材料粉としては、タングステンとは固溶体を作りにくいものであり、且つ、１６００℃程度の焼成において、蒸発しないものを採用することができる。
好ましくは、固体状態を維持するものであり、少なくとも半溶融状態となっても、一部がタングステンの隙間や基板側へ移動したとしても、その体積の多くがその場に維持しているものを採用することができる。
具体的に、無機材料粉としては、珪酸塩を主とするガラス材料（ホウ珪酸、ＺｎＯ、Ｖ2Ｏ5、ＺｒＯ2）や珪素（シリコン）などを採用することができる。また、上記エッチング材料としては、酸性フッ化アンモニウムやフッ化水素などをエッチング液として採用することができる。
また、タングステン粉および無機材料粉の平均粒径は３μｍ以下であることが好ましい。これは、上述したように、印刷の解像度の低下を防止するという面から規定されるものである。なお、あまり小さいと取り扱い性に劣るため、当該平均粒径は０．５μｍ以上であることが好ましい。
また、タングステン粉と無機材料粉との総容量を１００ｖｏｌ％としたとき、無機材料粉の割合は、１０ｖｏｌ％以上６０ｖｏｌ％以下であることが好ましい。
ただし、無機材料粉が少ないと、無機材料粉が除去されて形成される凹部が小さすぎてアンカー効果がさほど大きくならないため、より好ましくは、無機材料粉の割合は、３０ｖｏｌ％以上６０ｖｏｌ％以下であることが望ましい。
また、無機材料粉の割合が６０ｖｏｌ％以上になると、タングステン同士の焼結が減るため、できあがった配線１５、１６自体の強度低下につながるので、無機材料粉の割合は６０ｖｏｌ％以下であることが望ましい。
なお、本例では、表面ランド１５および裏面ランド１６は、配線１５、１６の原料として、タングステンからなる金属粉すなわちタングステン粉と無機材料粉とが混合された混合材料を用いるとしたが、タングステンをモリブデンに置き換えても同様の混合材料とすることができる。
次に、このようにして孔開け加工され且つ各導体ペーストが形成された各グリーンシートを積層し、焼成する。
具体的には、各グリーンシートを重ね合わせ、熱圧着を行い積層する。次に、この積層体を約１６００℃、還元雰囲気にて焼成する。このとき、基板は約２０％収縮する。また、各ペーストは各表層ランド１５、１６のタングステン層および内層配線１７、１８となる。こうして、図７（ａ）に示されるような積層基板１０ができあがる。
次に、図７（ｂ）に示されるように、上記表面ランド１５（１５ａ、１５ｂ、１５ｃ、１５ｄ）および裏面ランド１６となるタングステン層の表面に、無電解メッキまたは電気メッキなどにより、銅メッキ層１５０を形成する。
ここにおいて、この銅メッキ工程においては、焼成された表面ランド１５および裏面ランド１６となるタングステン層に対して、当該タングステン層中に含まれる無機材料粉をエッチングにより除去する。それにより、残ったタングステン粉により表面ランド１５および裏面ランド１６が形成される。
ここで、図６を参照して、表面ランド１５および裏面ランド１６の一連の形成方法および銅メッキ層１５０の形成方法の詳細について述べる。
上述したように、表層ランド１５、１６すなわち表面ランド１５および裏面ランド１６は、配線１５、１６の原料として、タングステンからなる金属粉すなわちタングステン粉と無機材料粉とが混合された混合材料をアクリル系樹脂などのバインダに混合してなる導体ペーストを用いる。
そして、上記グリーンシートのパターン印刷・乾燥工程において、この導体ペーストを、上記グリーンシートにおける表層ランド１５、１６の形成部位に印刷する。この状態が図６（ａ）に示される。図６（ａ）では、グリーンシートＧの上に、バインダＫ１を介して、タングステン粉Ｗおよび無機材料粉Ｍの混合物が印刷されている。
そして、上述したように、各グリーンシートの積層、焼成を行うことにより、図６（ｂ）に示されるように、タングステン粉Ｗおよび無機材料粉Ｍの混合物において、バインダＫ１が乾燥し、当該混合物が焼成される。なお、グリーンシートＧは焼成されて、表層ランド１５、１６の形成基板である各セラミック層１１、１４となる。
次に、銅メッキ工程においては、基板１０を脱脂洗浄した後、無機材料粉Ｍを上記エッチング材料を用いたウェットエッチングなどにより除去する。
それによれば、図６（ｃ）に示されるように、無機材料粉Ｍが除去されて凹部Ｍ１が形成され、タングステン粉Ｗは残る。そのため、残ったタングステン粉Ｗから構成される表層ランド１５、１６の表面は凹凸形状となる。
そして、このように表面が凹凸形状となっている表層ランド１５、１６を形成し、さらに、タングステン表面の酸化物などを除去するためのタングステンエッチングや、銅メッキの前処理としてのＰｄ活性化処理を行った後、図６（ｄ）に示されるように、無電解銅メッキを行い、上記銅メッキ層１５０を形成する。その後、基板洗浄を行う。
このようにして、表面ランド１５および裏面ランド１６が形成され、これら表層ランド１５、１６の表面に銅メッキ層１５０が形成される。
次に、積層基板１０の裏面に、厚膜抵抗体２３を構成するペーストを印刷し、乾燥・焼成することにより、厚膜抵抗体２３を形成する。そして、その上に保護ガラス４３を形成し、その上に保護樹脂４４を形成する。また、必要に応じて保護ガラス４３を形成した後、抵抗値の調整のため、レーザトリミングを行ったりする。
続いて、銅メッキ層１５０の表面に、無電解メッキまたは電気メッキなどにより、金メッキ層１５１（上記図３参照）を形成する。こうして、図７（ｃ）に示されるような配線板１００、すなわち上記図１に示される配線板１００が形成される。
このようにして製造されたセラミック配線板１００を受け入れて、部品やボンディングワイヤの実装工程が行われる。
図８（ａ）に示されるように、はんだランド１５ｃ上に、はんだペースト４０ａを印刷して塗布する。
次に、図８（ｂ）に示されるように、部品マウントを行う。ここでは、はんだ付けされる部品であるフリップチップ２０およびコンデンサ２１をセラミック配線板１００の表面に搭載する。
続いて、はんだリフローを行い、フリップチップ２０およびコンデンサ２１をはんだ４０を介してセラミック配線板１００に接続する。その後、基板洗浄を行い、フラックスを洗浄し、除去する。
次に、図８（ｃ）に示されるように、導電性接着剤ランド１５ｄ上に、導電性接着剤４１を塗布する。
続いて、図９（ａ）に示されるように、ＩＣマウント工程では、導電性接着剤ランド１５ｄ上に、導電性接着剤４１を介してＩＣチップ２２を搭載する。そして、導電性接着剤４１を硬化することにより、ＩＣチップ２２を導電性接着剤４１を介してセラミック配線板１００に接続する。
続いて、図９（ｂ）に示されるように、金ボンディング工程を行い、金ボンディングワイヤ３０によって、ＩＣチップ２２と金ワイヤ接続ランド１５ａとを結線し、電気的に接続する。
その後、図９（ｃ）に示されるように、フリップチップ２０とセラミック配線板１００との間にアンダーフィル材４２を注入して硬化する。これにより、アンダーフィル材４２の充填がなされる。なお、このアンダーフィル材４２の充填は必要に応じて行えばよく、行わなくてもよい。
続いて、Ａｌボンディング工程を行い、Ａｌボンディングワイヤ３１によって、コネクタ部材などの外部とＡｌワイヤ接続ランド１５ｂとを結線する。これにより、セラミック配線板１００と外部とがＡｌボンディングワイヤ３１を介して電気的に接続され、上記図２に示される実装構造ができあがる。
ところで、本実施形態によれば、基板１０にタングステンもしくはモリブデンを主成分とする配線１５、１６を形成し、この配線１５、１６の表面にＣｕメッキを施すようにしたセラミック配線板１００の製造方法において、配線１５、１６の原料として、タングステンもしくはモリブデンからなる金属粉と無機材料粉とが混合された混合材料を用意し、この混合材料を基板１０に配設した後、混合材料のうち無機材料粉をエッチングにより除去することにより、残った金属粉により配線１５、１６を形成するようにしたことを特徴とする製造方法が提供される。
それによれば、上記図６に示されるように、無機材料粉Ｍのエッチングによって無機材料粉Ｍの存在していた部位は凹部Ｍ１となり、残った金属粉Ｗから構成される配線１５、１６の表面は凹凸形状となる。そして、その配線１５、１６の上にＣｕメッキ１５０が施されるため、このＣｕメッキ１５０のアンカー効果が大きくなり、密着性を向上させることができる。
このように、本実施形態によれば、基板１０にタングステンもしくはモリブデンを主成分とする配線１５、１６を形成し、この配線１５、１６の表面にＣｕメッキを施すようにしたセラミック配線板１００の製造方法において、配線原料中の金属粉のサイズを大きくすることなく、配線１５、１６上のＣｕメッキ１５０のアンカー効果を大きくすることができる。
ここで、本実施形態のセラミック配線板１００の製造方法においては、混合材料は印刷法により基板１０に配設されるようにしている。そして、本製造方法においては、金属粉および無機材料粉の平均粒径が３μｍ以下であることが好ましいとしている。これは、上述したように、混合材料の印刷性などを考慮したものである。
また、上述したが、本製造方法においては、金属粉と無機材料粉との総容量を１００ｖｏｌ％としたとき、無機材料粉の割合は、１０ｖｏｌ％以上６０ｖｏｌ％以下であることが好ましく、より好ましくは、無機材料粉の割合は、３０ｖｏｌ％以上６０ｖｏｌ％以下であるとしている。
これは、上述したように、無機材料粉が少ないと、無機材料粉が除去されて形成される凹部が小さすぎてアンカー効果がさほど大きくならないことや、無機材料粉が多すぎると金属粉同士の焼結が減るため、できあがった配線１５、１６自体の強度低下につながることを考慮して規定された適切な範囲である。
（第２実施形態）
図１０は、本発明の第２実施形態に係るセラミック配線板１００の製造方法の要部を示す図であり、本製造方法における配線板１００の表層ランド１５、１６の製造工程を模式的に示す断面図である。
本実施形態では、上記第１実施形態に示されるセラミック配線板１００の製造方法および実装構造の組み付け方法と、大半のところは同様であるが、表面ランド１５および裏面ランド１６の一連の形成方法が相違するものである。以下、この相違点を中心に述べることにする。
本実施形態においては、配線板１００における配線としての各表層ランド１５、１６は、配線１５、１６の原料として、タングステンもしくはモリブデンからなる金属粉と有機材料粉とが混合された混合材料を用意し、この混合材料を基板１０に配設した後、混合材料のうち有機材料粉を加熱して除去することにより、残った金属粉により形成されたものである。
つまり、本実施形態では、表層ランド１５、１６すなわち表面ランド１５および裏面ランド１６は、配線１５、１６の原料として、タングステンまたはモリブデンからなる金属粉Ｗと有機材料粉Ｙとが混合された混合材料をアクリル系樹脂などのバインダＫ１に混合してなる導体ペーストを用いる。
そして、上記グリーンシートのパターン印刷・乾燥工程において、この導体ペーストを、上記グリーンシートにおける表層ランド１５、１６の形成部位に印刷する。この状態が図１０（ａ）に示される。図１０（ａ）では、グリーンシートＧの上に、バインダＫ１を介して、金属粉Ｗおよび有機材料粉Ｙの混合物が印刷されている。
そして、各グリーンシートの積層、焼成を行うことにより、図１０（ｂ）に示されるように、金属粉Ｗおよび有機材料粉Ｙの混合物において、バインダＫ１が乾燥し、当該混合物が焼成される。
また、この焼成により、有機材料粉Ｙは、蒸発あるいは燃焼して消滅するため、有機材料粉Ｙが除去されて凹部Ｍ１（図１０（ｃ）参照）が形成され、金属粉Ｗは残る。そのため、焼成後においては、図１０（ｃ）に示されるように、残った金属粉Ｗから構成される表層ランド１５、１６の表面は凹凸形状となる。
つまり、本実施形態の焼成では、バインダＫ１が乾燥して除去され、一時的に図１０（ｂ）に示されるような状態となり、有機材料粉Ｙの消滅により、図１０（ｃ）に示されるような状態となる。本実施形態では、このようにグリーンシートの焼成工程において、表層ランド１５、１６ができあがる。
その後、銅メッキ工程では、基板１０を脱脂洗浄した後、金属表面の酸化物などを除去するためのエッチングや、銅メッキの前処理としてのＰｄ活性化処理を行った後、図１０（ｄ）に示されるように、無電解銅メッキを行い、上記銅メッキ層１５０を形成する。その後、基板洗浄を行う。
このようにして、本実施形態では、表面ランド１５および裏面ランド１６が形成され、これら表層ランド１５、１６の表面に銅メッキ層１５０が形成される。
その後は、上記第１実施形態と同様に、厚膜抵抗形成以降の工程を行うことにより、本実施形態によっても、上記図１に示されるセラミック配線板１００の形成および上記図２に示される実装構造の形成を行うことができる。
ここで、有機材料粉としては、導体ペーストを形成するためのアルコール類などの有機溶剤に溶けにくいものを採用することができる。たとえば、アクリル系樹脂からなるビーズなどを採用できる。
このように、本実施形態によれば、基板１０にタングステンもしくはモリブデンを主成分とする配線１５、１６を形成し、この配線１５、１６の表面にＣｕメッキを施すようにしたセラミック配線板１００の製造方法において、配線１５、１６の原料として、タングステンもしくはモリブデンからなる金属粉と有機材料粉とが混合された混合材料を用意し、この混合材料を基板１０に配設した後、混合材料のうち有機材料粉を加熱して除去することにより、残った金属粉により配線１５、１６を形成するようにしたことを特徴とする製造方法が提供される。
それによれば、図１０に示されるように、有機材料粉Ｙの加熱除去によって有機材料粉Ｙの存在していた部位は凹部Ｍ１となり、残った金属粉Ｗから構成される配線１５、１６の表面は凹凸形状となる。そして、その配線１５、１６の上にＣｕメッキ１５０が施されるため、このＣｕメッキ１５０のアンカー効果が大きく密着性が向上する。
よって、本実施形態によれば、基板１０にタングステンもしくはモリブデンを主成分とする配線１５、１６を形成し、この配線１５、１６の表面にＣｕメッキを施すようにしたセラミック配線板１００の製造方法において、配線原料中の金属粉のサイズを大きくすることなく、配線１５、１６上のＣｕメッキ１５０のアンカー効果を大きくすることができる。
ここで、本実施形態のセラミック配線板１００の製造方法においても、混合材料は印刷法により基板１０に配設することができる。そして、上記実施形態と同様に、金属粉および有機材料粉の平均粒径は３μｍ以下であることが好ましく、また、当該平均粒径の下限としては０．５μｍ以上であることが好ましい。
このような平均粒径の範囲を採用する理由は、上記第１実施形態と同様、印刷の解像度の確保や取り扱いの容易化などを考慮したことによるものである。
また、これも、上記実施形態と同様に、金属粉と有機材料粉との総容量を１００ｖｏｌ％としたとき、有機材料粉の割合は、１０ｖｏｌ％以上６０ｖｏｌ％以下であることが好ましく、より好ましくは、有機材料粉の割合は、３０ｖｏｌ％以上６０ｖｏｌ％以下であることが望ましい。
これも、上記実施形態と同様の理由、すなわち、有機材料粉が少ないと、有機材料粉が除去されて形成される凹部が小さすぎてアンカー効果がさほど大きくならないことや、有機材料粉が多すぎると金属粉同士の焼結が減るため、できあがった配線１５、１６自体の強度低下につながることを考慮して規定された適切な範囲である。
（他の実施形態）
なお、上記各実施形態では、表層ランド１５、１６すなわち表面ランド１５および裏面ランド１６の配線原料である上記混合材料は、基板１０となるグリーンシートに印刷塗布された後、当該グリーンシートの積層後の焼成に伴って、焼成されていた。
しかしながら、上記混合材料を焼成済みの基板、たとえば基板１０としてセラミック単層基板などを用い、このような焼成済みの基板に印刷塗布した場合には、この混合材料を焼成するための加熱工程を別途設けて行うことになることは明らかである。
また、上記図３に示される例では、セラミック配線板１００における表面ランド１５の上の銅メッキ層１５０の上には金メッキ層１５１が形成されているが、この金メッキ層１５１は、場合によっては無いものであってもよい。
また、上記セラミック配線板１００において、基板１０の下面の厚膜抵抗体２３は無いものであってもよい。
以上のように、上記実施形態によれば、セラミック配線板を構成する基板にタングステンもしくはモリブデンを主とする配線を形成するにあたって、配線材料（メタライズ材料）を微細粉で構成し緻密化することと、それとは矛盾する配線表面を粗くしてＣｕめっき強度を得ることを両立することができる。
つまり、セラミック配線板の表層配線（表層ランド）として、Ｗ粉またはＭｏ粉と無機材料粉または有機材料粉とを混入したメタライズを原料に用い、無機材料粉または有機材料粉を除去することでアンカー部を形成し、Ｃｕめっきの密着性を向上するようにしている。また、溶剤を乾燥させたドライ状態では、粉体は、緻密にできるので、焼成前、焼成中の膜強度が強くなり、メタライズ欠けは減少する。
なお、タングステンもしくはモリブデンを主とする配線とは、タングステンとモリブデンとの混合物であってもよい。その場合には、上記混合材料における金属粉は、、タングステンとモリブデンとの混合物を採用することになる。また、粒径や無機材料粉、有機材料粉との混合割合も上記と同様である。
本発明の第１実施形態に係るセラミック配線板の単体状態の概略断面構成を示す図である。 図１に示されるセラミック配線板に対して各種部品を実装した状態を示す概略断面図である。 図１に示されるセラミック配線板におけるタングステンもしくはモリブデンを主成分とする配線の拡大断面図である。 上記第１実施形態に係るセラミック配線板の製造方法および実装構造の組み付け方法の工程フローを示す図である。 図４に続く工程フローを示す図である。 上記第１実施形態に係る製造方法におけるセラミック配線板の表層ランドの製造工程を模式的に示す断面図である。 上記第１実施形態に係るセラミック配線板の製造方法および実装構造の組み付け方法の各工程における途中状態のワークを示す概略断面図である。 図７に続く各工程における途中状態のワークを示す概略断面図である。 図８に続く各工程における途中状態のワークを示す概略断面図である。 本発明の第２実施形態に係る製造方法におけるセラミック配線板の表層ランドの製造工程を模式的に示す断面図である。
符号の説明
１０…基板としての積層基板、１５…表面ランド、１６…裏面ランド。

Claims (10)

  1. 基板（１０）にタングステンもしくはモリブデンを主成分とする配線（１５、１６）を形成し、この配線（１５、１６）の表面にＣｕメッキを施すようにしたセラミック配線板の製造方法において、
    前記配線（１５、１６）の原料として、タングステンもしくはモリブデンからなる金属粉と無機材料粉とが混合された混合材料を用意し、この混合材料を前記基板（１０）に配設した後、
    前記混合材料のうち前記無機材料粉をエッチングにより除去することにより、残った前記金属粉により前記配線（１５、１６）を形成するようにしたことを特徴とするセラミック配線板の製造方法。
  2. 前記混合材料は印刷法により前記基板（１０）に配設されることを特徴とする請求項１に記載のセラミック配線板の製造方法。
  3. 前記金属粉および前記無機材料粉の平均粒径は３μｍ以下であることを特徴とする請求項１または２に記載のセラミック配線板の製造方法。
  4. 前記金属粉と前記無機材料粉との総容量を１００ｖｏｌ％としたとき、前記無機材料粉の割合は、１０ｖｏｌ％以上６０ｖｏｌ％以下であることを特徴とする請求項１ないし３のいずれか１つに記載のセラミック配線板の製造方法。
  5. 前記金属粉と前記無機材料粉との総容量を１００ｖｏｌ％としたとき、前記無機材料粉の割合は、３０ｖｏｌ％以上６０ｖｏｌ％以下であることを特徴とする請求項４に記載のセラミック配線板の製造方法。
  6. 基板（１０）にタングステンもしくはモリブデンを主成分とする配線（１５、１６）を形成し、この配線（１５、１６）の表面にＣｕメッキを施すようにしたセラミック配線板の製造方法において、
    前記配線（１５、１６）の原料として、タングステンもしくはモリブデンからなる金属粉と有機材料粉とが混合された混合材料を用意し、この混合材料を前記基板（１０）に配設した後、
    前記混合材料のうち前記有機材料粉を加熱して除去することにより、残った前記金属粉により前記配線（１５、１６）を形成するようにしたことを特徴とするセラミック配線板の製造方法。
  7. 前記混合材料は印刷法により前記基板（１０）に配設されることを特徴とする請求項６に記載のセラミック配線板の製造方法。
  8. 前記金属粉および前記有機材料粉の平均粒径は３μｍ以下であることを特徴とする請求項６または７に記載のセラミック配線板の製造方法。
  9. 前記金属粉と前記有機材料粉との総容量を１００ｖｏｌ％としたとき、前記有機材料粉の割合は、１０ｖｏｌ％以上６０ｖｏｌ％以下であることを特徴とする請求項６ないし８のいずれか１つに記載のセラミック配線板の製造方法。
  10. 前記金属粉と前記有機材料粉との総容量を１００ｖｏｌ％としたとき、前記有機材料粉の割合は、３０ｖｏｌ％以上６０ｖｏｌ％以下であることを特徴とする請求項９に記載のセラミック配線板の製造方法。
JP2004219694A 2004-07-28 2004-07-28 セラミック配線板の製造方法 Pending JP2006041225A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2004219694A JP2006041225A (ja) 2004-07-28 2004-07-28 セラミック配線板の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2004219694A JP2006041225A (ja) 2004-07-28 2004-07-28 セラミック配線板の製造方法

Publications (1)

Publication Number Publication Date
JP2006041225A true JP2006041225A (ja) 2006-02-09

Family

ID=35905894

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004219694A Pending JP2006041225A (ja) 2004-07-28 2004-07-28 セラミック配線板の製造方法

Country Status (1)

Country Link
JP (1) JP2006041225A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014103367A (ja) * 2012-11-22 2014-06-05 Kyocera Corp 配線基板および電子装置
JP2018037527A (ja) * 2016-08-31 2018-03-08 日本特殊陶業株式会社 配線基板及びその製造方法

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014103367A (ja) * 2012-11-22 2014-06-05 Kyocera Corp 配線基板および電子装置
JP2018037527A (ja) * 2016-08-31 2018-03-08 日本特殊陶業株式会社 配線基板及びその製造方法
WO2018042918A1 (ja) * 2016-08-31 2018-03-08 日本特殊陶業株式会社 配線基板及びその製造方法
CN109644561A (zh) * 2016-08-31 2019-04-16 日本特殊陶业株式会社 布线基板和其制造方法
CN109644561B (zh) * 2016-08-31 2022-04-08 日本特殊陶业株式会社 布线基板和其制造方法
US11399426B2 (en) 2016-08-31 2022-07-26 Ngk Spark Plug Co., Ltd. Wiring board and method for manufacturing same

Similar Documents

Publication Publication Date Title
US7656677B2 (en) Multilayer electronic component and structure for mounting multilayer electronic component
JP5775060B2 (ja) セラミック基板及びその製造方法
US20070248802A1 (en) Laminated Ceramic Component and Method for Manufacturing the Same
JP2010021386A (ja) セラミック部品の製造方法
JP2006060147A (ja) セラミック電子部品及びコンデンサ
JP2006156470A (ja) 素子搭載用基板およびその製造方法
JP5582069B2 (ja) セラミック多層基板
WO2018037842A1 (ja) セラミック基板及び電子部品内蔵モジュール
US6846375B2 (en) Method of manufacturing multilayer ceramic wiring board and conductive paste for use
JP2006041225A (ja) セラミック配線板の製造方法
JP4193712B2 (ja) ランドを備える基板の製造方法
JP2007053294A (ja) 積層型セラミック電子部品の製造方法
JPH11288841A (ja) セラミック電子部品の実装方法及びセラミック電子部品
JP5609424B2 (ja) セラミック多層基板およびその製造方法
KR100882101B1 (ko) 무수축 세라믹 기판의 제조방법
JP3994795B2 (ja) 積層型セラミック電子部品およびその製造方法
JP2006100422A (ja) 積層コンデンサ及びその製造方法
KR100956212B1 (ko) 다층 세라믹 기판의 제조 방법
JP2006032747A (ja) 積層電子部品及びその製造方法
JP2008159726A (ja) 多層配線基板
JP4429130B2 (ja) セラミック電子部品の製造方法
JP3214960B2 (ja) 配線基板
JP4463046B2 (ja) セラミック電子部品及びコンデンサ
US20170311455A1 (en) Method for Producing a Multi-Layer Substrate and Multi-Layer Substrate
JP2004119547A (ja) セラミック配線基板およびその製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20060824

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20090401

A131 Notification of reasons for refusal

Effective date: 20090407

Free format text: JAPANESE INTERMEDIATE CODE: A131

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20090804