JP2006039451A - 電気光学装置用基板とその製造方法、電気光学装置、及び電子機器 - Google Patents
電気光学装置用基板とその製造方法、電気光学装置、及び電子機器 Download PDFInfo
- Publication number
- JP2006039451A JP2006039451A JP2004222995A JP2004222995A JP2006039451A JP 2006039451 A JP2006039451 A JP 2006039451A JP 2004222995 A JP2004222995 A JP 2004222995A JP 2004222995 A JP2004222995 A JP 2004222995A JP 2006039451 A JP2006039451 A JP 2006039451A
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- layer
- electro
- optical device
- forming
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
- 239000000758 substrate Substances 0.000 title claims abstract description 69
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 22
- 239000010408 film Substances 0.000 claims abstract description 60
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims abstract description 41
- 239000010409 thin film Substances 0.000 claims abstract description 33
- 239000004065 semiconductor Substances 0.000 claims abstract description 32
- 229910021417 amorphous silicon Inorganic materials 0.000 claims abstract description 24
- 239000000463 material Substances 0.000 claims abstract description 15
- 230000001678 irradiating effect Effects 0.000 claims abstract description 4
- 239000003990 capacitor Substances 0.000 claims description 31
- 238000000034 method Methods 0.000 claims description 31
- 239000002184 metal Substances 0.000 claims description 15
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 9
- 229910052710 silicon Inorganic materials 0.000 claims description 9
- 239000010703 silicon Substances 0.000 claims description 9
- 239000010410 layer Substances 0.000 description 84
- 239000004973 liquid crystal related substance Substances 0.000 description 25
- 238000002834 transmittance Methods 0.000 description 12
- 230000015572 biosynthetic process Effects 0.000 description 8
- 239000011229 interlayer Substances 0.000 description 8
- 229920005591 polysilicon Polymers 0.000 description 8
- 229910004298 SiO 2 Inorganic materials 0.000 description 7
- 230000002093 peripheral effect Effects 0.000 description 6
- 239000003566 sealing material Substances 0.000 description 6
- 230000005540 biological transmission Effects 0.000 description 5
- 239000012535 impurity Substances 0.000 description 5
- 238000009413 insulation Methods 0.000 description 5
- 238000005070 sampling Methods 0.000 description 5
- 238000000137 annealing Methods 0.000 description 4
- 238000005224 laser annealing Methods 0.000 description 4
- 239000011241 protective layer Substances 0.000 description 4
- 238000005229 chemical vapour deposition Methods 0.000 description 3
- 239000004020 conductor Substances 0.000 description 3
- 229910021419 crystalline silicon Inorganic materials 0.000 description 3
- 238000010586 diagram Methods 0.000 description 3
- 238000005530 etching Methods 0.000 description 3
- 239000011521 glass Substances 0.000 description 3
- 238000010030 laminating Methods 0.000 description 3
- 238000001459 lithography Methods 0.000 description 3
- 239000011159 matrix material Substances 0.000 description 3
- 238000002844 melting Methods 0.000 description 3
- 230000008018 melting Effects 0.000 description 3
- 230000003287 optical effect Effects 0.000 description 3
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N silicon dioxide Inorganic materials O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 3
- 229910052581 Si3N4 Inorganic materials 0.000 description 2
- 230000003647 oxidation Effects 0.000 description 2
- 238000007254 oxidation reaction Methods 0.000 description 2
- 238000000059 patterning Methods 0.000 description 2
- 238000005268 plasma chemical vapour deposition Methods 0.000 description 2
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 2
- 229910052814 silicon oxide Inorganic materials 0.000 description 2
- 230000004913 activation Effects 0.000 description 1
- 239000003054 catalyst Substances 0.000 description 1
- 230000001413 cellular effect Effects 0.000 description 1
- 230000009977 dual effect Effects 0.000 description 1
- 230000005684 electric field Effects 0.000 description 1
- 238000005401 electroluminescence Methods 0.000 description 1
- 230000020169 heat generation Effects 0.000 description 1
- 238000002513 implantation Methods 0.000 description 1
- 230000014759 maintenance of location Effects 0.000 description 1
- 239000007769 metal material Substances 0.000 description 1
- 230000005693 optoelectronics Effects 0.000 description 1
- 239000004033 plastic Substances 0.000 description 1
- 229920001721 polyimide Polymers 0.000 description 1
- 229910021426 porous silicon Inorganic materials 0.000 description 1
- 239000010453 quartz Substances 0.000 description 1
- 239000007787 solid Substances 0.000 description 1
- 239000007790 solid phase Substances 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
Images
Landscapes
- Liquid Crystal (AREA)
- Electroluminescent Light Sources (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
Abstract
【課題】 光透過性を良好にして表示品位を高め、さらには、ゲート絶縁膜の特性向上を図ってリーク等を防止し、信頼性を向上した、電気光学装置用基板とその製造方法、電気光学装置、及び電子機器を提供する。
【解決手段】 基材10aと、基材10a上に配列形成された複数の画素領域とを備え、画素領域に、薄膜トランジスタと、薄膜トランジスタに接続された容量電極とが設けられた電気光学装置用基板の製造方法である。薄膜トランジスタの半導体層42を形成する工程と、半導体層42上にゲート絶縁膜2を形成する工程と、ゲート絶縁膜2上に非晶質シリコン層34Aを形成する工程と、非晶質シリコン層34Aに光を照射してこのシリコン層を結晶化し、多結晶シリコンからなる容量電極層34を形成する工程と、を備えている。
【選択図】 図3
【解決手段】 基材10aと、基材10a上に配列形成された複数の画素領域とを備え、画素領域に、薄膜トランジスタと、薄膜トランジスタに接続された容量電極とが設けられた電気光学装置用基板の製造方法である。薄膜トランジスタの半導体層42を形成する工程と、半導体層42上にゲート絶縁膜2を形成する工程と、ゲート絶縁膜2上に非晶質シリコン層34Aを形成する工程と、非晶質シリコン層34Aに光を照射してこのシリコン層を結晶化し、多結晶シリコンからなる容量電極層34を形成する工程と、を備えている。
【選択図】 図3
Description
本発明は、光透過率を高め、さらにはゲート絶縁膜の特性を向上した電気光学装置用基板とその製造方法、電気光学装置、及び電子機器に関する。
液晶装置やEL(エレクトロルミネッセンス)装置等の電気光学装置として、アクティブマトリクス方式のものが従来から知られている。このような電気光学装置に用いられる電気光学装置用基板では、平面視マトリクス状に配置された多数の画素からなる画像表示領域が設けられ、前記各画素に対応してTFT(薄膜トランジスタ)等のスイッチング素子が設けられている。
また、このような電気光学装置用基板の製造方法としては、例えば、特許文献1に記載されているように、半導体領域として結晶性シリコン領域(ポリシリコン領域)を形成する第1の工程と、この結晶性シリコン領域に不純物を導入して不純物領域を形成する第2の工程と、該半導体領域を覆って絶縁膜を形成する第3の工程と、該半導体領域および絶縁膜をアニール処理する第4の工程と、該絶縁膜上にゲート電極・配線を形成する第5の工程とを有する方法がある。
この方法によれば、ゲート電極・配線の形成前に熱アニールやレーザーアニールなどのアニール処理を行うことで、半導体膜(結晶性シリコン)中の不純物境界の不連続性を無くすことができる。また、ゲート電極形成後に高熱を使用する工程がなくなるため、低融点金属であるAlなどをゲート電極や配線の材料として使用することができる。
特開平7−335897号公報
しかしながら、前記の電気光学装置用基板の製造方法にあっては、特に容量電極やゲート電極に厚さ数百nm程度のAl等の金属物質が用いられているため、この部分が遮光領域となってしまい、これによって開口率が低くなり、光透過性が低下してしまうといった課題がある。
また、基板としてガラスを使用していることから、ゲート絶縁膜の形成に熱酸化法などの高熱を用いる方法を採用することができず、したがって絶縁性が比較的低いCVD法により、SiO2を形成している。しかし、このSiO2からなるゲート絶縁膜は、紫外線領域における光のほとんどを透過してしまう。したがって、レーザー光によってアニールを行った際、発熱はほとんどSiO2とポリシリコンとの界面でしか起こらず、そのため、ゲート絶縁膜全体に熱が伝わりにくく、結果として絶縁性等について良好な特性を有するゲート絶縁膜が得られないといった課題もあった。
また、基板としてガラスを使用していることから、ゲート絶縁膜の形成に熱酸化法などの高熱を用いる方法を採用することができず、したがって絶縁性が比較的低いCVD法により、SiO2を形成している。しかし、このSiO2からなるゲート絶縁膜は、紫外線領域における光のほとんどを透過してしまう。したがって、レーザー光によってアニールを行った際、発熱はほとんどSiO2とポリシリコンとの界面でしか起こらず、そのため、ゲート絶縁膜全体に熱が伝わりにくく、結果として絶縁性等について良好な特性を有するゲート絶縁膜が得られないといった課題もあった。
本発明は前記事情に鑑みてなされたもので、その目的とするところは、光透過性を良好にして表示品位を高め、さらには、ゲート絶縁膜の特性向上を図ってリーク等を防止し、信頼性を向上した、電気光学装置用基板とその製造方法、電気光学装置、及び電子機器を提供することにある。
本発明の電気光学装置用基板は、基材と、該基材上に配列形成された複数の画素領域とを備え、前記画素領域に、薄膜トランジスタと、該薄膜トランジスタに接続された容量電極とが設けられた電気光学装置用基板であって、前記容量電極が多結晶シリコンからなっていることを特徴としている。
この電気光学装置用基板によれば、容量電極が光透過性を有する多結晶シリコンからなっているので、画素領域での光透過性が良好になり、したがって表示品位が高まる。
この電気光学装置用基板によれば、容量電極が光透過性を有する多結晶シリコンからなっているので、画素領域での光透過性が良好になり、したがって表示品位が高まる。
本発明の電気光学装置用基板の製造方法は、基材と、該基材上に配列形成された複数の画素領域とを備え、前記画素領域に、薄膜トランジスタと、該薄膜トランジスタに接続された容量電極とが設けられた電気光学装置用基板の製造方法であって、前記薄膜トランジスタの半導体層を形成する工程と、前記半導体層上にゲート絶縁膜を形成する工程と、前記ゲート絶縁膜上に非晶質シリコン層を形成する工程と、前記非晶質シリコン層に光を照射して該シリコン層を結晶化し、多結晶シリコンからなる容量電極層を形成する工程と、を備えたことを特徴としている。
この電気光学装置用基板の製造方法によれば、非晶質シリコン層に光を照射して該シリコン層を結晶化し、多結晶シリコンからなる容量電極層を形成するので、得られた電気光学装置用基板は前述したように容量電極が光透過性を有することにより、画素領域での光透過性が良好になって表示品位が向上したものとなる。
また、半導体層上にゲート絶縁膜を形成し、該ゲート絶縁膜上に非晶質シリコン層を形成した後、前記非晶質シリコン層に光を照射して該シリコン層を結晶化し、多結晶シリコンからなる容量電極層を形成するので、光を照射して非晶質シリコン層を溶融・固化し、結晶化した際に生じる熱によってゲート絶縁膜をアニール処理することができ、しかも、従来と同様に例えばSiO2からなるゲート絶縁膜とポリシリコンからなる半導体層との界面での発熱によってもゲート絶縁膜をアニール処理することができる。よって、ゲート絶縁膜についてより良好にアニール処理することができることから、その絶縁性等の特性向上を図ることができ、したがってリーク等を防止して信頼性を向上することが可能になる。
また、半導体層上にゲート絶縁膜を形成し、該ゲート絶縁膜上に非晶質シリコン層を形成した後、前記非晶質シリコン層に光を照射して該シリコン層を結晶化し、多結晶シリコンからなる容量電極層を形成するので、光を照射して非晶質シリコン層を溶融・固化し、結晶化した際に生じる熱によってゲート絶縁膜をアニール処理することができ、しかも、従来と同様に例えばSiO2からなるゲート絶縁膜とポリシリコンからなる半導体層との界面での発熱によってもゲート絶縁膜をアニール処理することができる。よって、ゲート絶縁膜についてより良好にアニール処理することができることから、その絶縁性等の特性向上を図ることができ、したがってリーク等を防止して信頼性を向上することが可能になる。
また、前記電気光学装置用基板の製造方法にあっては、前記容量電極層を形成する工程において、前記非晶質シリコン層に光を照射して該シリコン層を結晶化することにより、多結晶シリコンからなるゲート配線層も同時に形成するのが好ましい。
このようにすれば、ゲート配線層についても光透過性を有する多結晶シリコンとするので、画素領域での光透過性がより良好になり、したがってこの基板を用いた電気光学装置の表示品位がより高まる。
このようにすれば、ゲート配線層についても光透過性を有する多結晶シリコンとするので、画素領域での光透過性がより良好になり、したがってこの基板を用いた電気光学装置の表示品位がより高まる。
また、この電気光学装置用基板の製造方法にあっては、前記容量電極層を形成する工程において多結晶シリコンからなるゲート配線層を形成した後、前記ゲート配線層上にゲート配線用の金属層を形成する工程を備えているのが好ましい。
このようにすれば、ゲート配線層の光透過性は低下するものの、その導電性を高くすることができる。
このようにすれば、ゲート配線層の光透過性は低下するものの、その導電性を高くすることができる。
本発明の電気光学装置は、前記の電気光学装置用基板、又は前記の電気光学装置用基板の製造方法で得られた電気光学装置用基板を備えたことを特徴とする。
この電気光学装置によれば、前述したように容量電極が多結晶シリコンからなっていることから画素領域での光透過性が良好になり、したがって表示品位が高いものとなる。また、ゲート絶縁膜についてより良好にアニール処理されていることから、その絶縁性等の特性向上が図られたものとなり、したがってリーク等が防止されて信頼性が向上したものとなる。
この電気光学装置によれば、前述したように容量電極が多結晶シリコンからなっていることから画素領域での光透過性が良好になり、したがって表示品位が高いものとなる。また、ゲート絶縁膜についてより良好にアニール処理されていることから、その絶縁性等の特性向上が図られたものとなり、したがってリーク等が防止されて信頼性が向上したものとなる。
本発明の電子機器は、前記の電気光学装置を備えたことを特徴としている。
この電子機器によれば、光透過性が良好になって表示品位が高くなり、また、ゲート絶縁膜の特性が向上してリーク等が防止され、信頼性が向上したものとなる。
この電子機器によれば、光透過性が良好になって表示品位が高くなり、また、ゲート絶縁膜の特性が向上してリーク等が防止され、信頼性が向上したものとなる。
以下、本発明を詳しく説明する。
図1(a)は、本発明に係る電気光学装置用基板を備えた電気光学装置の一例である液晶装置を、各構成要素とともに対向基板側からみた平面構成図、図1(b)は、図1(a)に示すH−H線に沿う断面構成図、図2は、液晶装置を構成する電気光学装置用基板上に設けられた各種配線や周辺回路等の電気的な構成を示すブロック図である。
図1(a)は、本発明に係る電気光学装置用基板を備えた電気光学装置の一例である液晶装置を、各構成要素とともに対向基板側からみた平面構成図、図1(b)は、図1(a)に示すH−H線に沿う断面構成図、図2は、液晶装置を構成する電気光学装置用基板上に設けられた各種配線や周辺回路等の電気的な構成を示すブロック図である。
[液晶装置の全体構成]
図1(a)及び図1(b)に示すように、本実施形態の液晶装置は、本発明の電気光学装置用基板の一例となるTFTアレイ基板10と、対向基板20とが平面視略矩形枠状のシール材52によって貼り合わされ、このシール材52に囲まれた領域内に液晶層50が封入された構成となっている。シール材52の内周側に沿って平面視矩形枠状の周辺見切り53が形成され、この周辺見切りの内側の領域が画像表示領域51とされている。シール材52の外側の領域には、データ線駆動回路201及び外部回路実装端子202がTFTアレイ基板10の1辺(図示下辺)に沿って形成されており、この1辺に隣接する2辺に沿ってそれぞれ走査線駆動回路204,204が形成され、これらによって周辺回路が構成されている。TFTアレイ基板10の残る1辺(図示上辺)には、画像表示領域51の両側の走査線駆動回路204,204間を接続する複数の配線205が設けられている。また、対向基板20の各角部においては、TFTアレイ基板10と対向基板20との間の電気的導通をとるための基板間導通材206が配設されている。本実施形態の液晶装置は、透過型の液晶装置として構成され、TFTアレイ基板10側に配置された光源(図示略)からの光を変調して対向基板20側から出射するようになっている。
図1(a)及び図1(b)に示すように、本実施形態の液晶装置は、本発明の電気光学装置用基板の一例となるTFTアレイ基板10と、対向基板20とが平面視略矩形枠状のシール材52によって貼り合わされ、このシール材52に囲まれた領域内に液晶層50が封入された構成となっている。シール材52の内周側に沿って平面視矩形枠状の周辺見切り53が形成され、この周辺見切りの内側の領域が画像表示領域51とされている。シール材52の外側の領域には、データ線駆動回路201及び外部回路実装端子202がTFTアレイ基板10の1辺(図示下辺)に沿って形成されており、この1辺に隣接する2辺に沿ってそれぞれ走査線駆動回路204,204が形成され、これらによって周辺回路が構成されている。TFTアレイ基板10の残る1辺(図示上辺)には、画像表示領域51の両側の走査線駆動回路204,204間を接続する複数の配線205が設けられている。また、対向基板20の各角部においては、TFTアレイ基板10と対向基板20との間の電気的導通をとるための基板間導通材206が配設されている。本実施形態の液晶装置は、透過型の液晶装置として構成され、TFTアレイ基板10側に配置された光源(図示略)からの光を変調して対向基板20側から出射するようになっている。
なお、データ線駆動回路201あるいは走査線駆動回路204,204をTFTアレイ基板10の上に形成する代わりに、例えば、駆動用LSIが実装されたCOF(Chip On Film)基板とTFTアレイ基板10の周辺部に形成された端子群とを異方性導電膜を介して電気的及び機械的に接続するようにしてもよい。また、液晶装置においては、使用する液晶の種類、すなわち、TN(Twisted Nematic)モード、STN(Super Twisted Nematic)モード、垂直配向モード等の動作モードや、ノーマリホワイトモード/ノーマリブラックモードの別に応じて、位相差板、偏光板等が所定の向きに配置されるが、ここでは図示を省略する。
このような構造を有する液晶装置の画像表示領域51には、図2に示すように走査線(ゲート配線)3a及びデータ線6aがそれぞれX方向、Y方向に複数本形成されており、各走査線3a、データ線6aの交差部には、TFT(薄膜トランジスタ)30と、画素電極9と、蓄積容量70とからなる画素領域41がマトリクス状に配列形成されている。TFT30のゲート及びソースは、それぞれ走査線3a、データ線6aに接続され、ドレインは画素電極9に接続されている。また、画素の保持特性を高めるべく付与されている蓄積容量70は、画素電極9と並列に接続されている。
走査線駆動回路204は、主に垂直シフトレジスタから構成され、クロック信号線(図示略)を介して外部制御装置から入力される基準クロックに基づくパルス状の走査信号G1,G2,…Gmを、一垂直走査期間内に線順次に走査線3aに印加するようになっている。また、必要に応じて、容量電極3bに対して所定の電圧、ないしパルス状の電気信号を印加できるようになっている。
データ線駆動回路201は、クロック信号線(図示略)を介して外部制御装置から入力される基準クロックに基づいて、各サンプリング駆動信号線111にサンプリング駆動信号S1,S2,…Snを順次供給する水平シフトレジスタ201aと、画像信号線112を介して供給された画像信号VID1〜VID6をサンプリングするサンプルホールド回路201bとを備えて構成されている。
データ線駆動回路201は、クロック信号線(図示略)を介して外部制御装置から入力される基準クロックに基づいて、各サンプリング駆動信号線111にサンプリング駆動信号S1,S2,…Snを順次供給する水平シフトレジスタ201aと、画像信号線112を介して供給された画像信号VID1〜VID6をサンプリングするサンプルホールド回路201bとを備えて構成されている。
サンプルホールド回路201bは、データ線毎に設けられたサンプリングスイッチ(回路用薄膜トランジスタ)131を備えており、各サンプリングスイッチ131は、水平シフトレジスタ110からサンプリング駆動信号S1,S2,…Snが入力されると、6つの画像信号線112のそれぞれについてサンプリングされた画像信号VID1〜VID6を6つの隣接するデータ線6aからなるグループ毎に順次印加するようになっている。これにより、一水平走査期間(走査線駆動回路204により1本の走査線3aに走査信号が供給されている期間)に、各データ線6aに対してサンプリングされた画像信号が供給されるようになっている。
[画素の詳細構成]
図3は、本実施形態の液晶装置を構成するTFTアレイ基板10上の1画素領域を示す平面構成図であり、図4は、図3のA−A’線に沿う断面構成図である。
図3に示すようにTFTアレイ基板上には、データ線6aと、走査線3aとが互いに交差して設けられており、これらデータ線6aと走査線3aとによって区画された略矩形状の画素領域41には、平面視略鈎形の半導体層42が設けられている。走査線3aは、本発明におけるゲート配線(ゲート配線層)となるもので、本実施形態では多結晶シリコン(ポリシリコン)上にAl等の金属が積層されて形成されたものである。この走査線3aは、データ線6aと交差する方向に延びる走査線本線部31と、この本線部31から画素領域41中央側へ延出された複数本(図3では2本)のゲート電極部(走査線分岐部)32,33とを有してなり、ゲート電極部32,33が、前記半導体層42の走査線本線部31と平行に延びる部分と交差して配置されることで、デュアルゲート(ダブルゲート)構造のTFT30を構成している。
図3は、本実施形態の液晶装置を構成するTFTアレイ基板10上の1画素領域を示す平面構成図であり、図4は、図3のA−A’線に沿う断面構成図である。
図3に示すようにTFTアレイ基板上には、データ線6aと、走査線3aとが互いに交差して設けられており、これらデータ線6aと走査線3aとによって区画された略矩形状の画素領域41には、平面視略鈎形の半導体層42が設けられている。走査線3aは、本発明におけるゲート配線(ゲート配線層)となるもので、本実施形態では多結晶シリコン(ポリシリコン)上にAl等の金属が積層されて形成されたものである。この走査線3aは、データ線6aと交差する方向に延びる走査線本線部31と、この本線部31から画素領域41中央側へ延出された複数本(図3では2本)のゲート電極部(走査線分岐部)32,33とを有してなり、ゲート電極部32,33が、前記半導体層42の走査線本線部31と平行に延びる部分と交差して配置されることで、デュアルゲート(ダブルゲート)構造のTFT30を構成している。
平面視略鈎形の半導体層42の一端側は、データ線6aとの交差部に設けられたソースコンタクトホール55を介してデータ線6aと電気的に接続されており、他端側は、画素領域41の内側へ延設され、平面視L形の半導体容量電極42aを構成している。
半導体容量電極42aは、前記走査線本線部31と平行に延びる容量電極3bに対して、平面的にほぼ重なって配置されている。平面視L形の半導体容量電極42aの図示上下方向に延びる部分は、データ線6aと平面視で重なって画素領域41の一辺側に延在している。ここで、容量電極3bは、後述するように非晶質シリコンを結晶化処理したことによる、多結晶シリコン(ポリシリコン)によって形成されたものとなっている。
半導体容量電極42aは、前記走査線本線部31と平行に延びる容量電極3bに対して、平面的にほぼ重なって配置されている。平面視L形の半導体容量電極42aの図示上下方向に延びる部分は、データ線6aと平面視で重なって画素領域41の一辺側に延在している。ここで、容量電極3bは、後述するように非晶質シリコンを結晶化処理したことによる、多結晶シリコン(ポリシリコン)によって形成されたものとなっている。
画素領域41とほぼ重なる平面領域に形成された画素電極9は、ITO等の透明導電材料からなり、前記半導体層42に、例えば中間電極層(図示せず)を介して電気的に接続されたものである。なお、画素電極9については、画素領域のほぼ全体を覆うため、図3中においてはその図示を省略し、符号のみを示している。
次に、図4に示す断面構造を見ると、TFTアレイ基板10は、例えばガラスからなる基板本体(基材)10aの一面側に保護層11を形成したもので、この保護層11上には、TFT30及び蓄積容量70等が形成されている。なお、基板本体10aの材質については、ガラス以外にも、石英やプラスチック等を採用することができる。保護層11は、例えば基板本体10a上に、窒化珪素膜、酸化珪素膜がこの順に積層されて形成されたものである。
TFT30は、前述したようにデュアルゲート構造であり、かつLDD構造を有したものである。より詳細には、TFT30は、ゲート電極部32,33と、半導体層42の前記ゲート電極部32,33と対向する領域に形成された2箇所のチャネル領域1aと、ゲート電極部32,33と半導体層42とを絶縁するゲート絶縁膜を構成する絶縁薄膜2と、を主体として構成されている。そして、前記2箇所のチャネル領域1aの両側にそれぞれ形成されてLDD部をなす低濃度ソース領域1b及び低濃度ドレイン領域1cと、これらのLDD部の両側に形成された高濃度ソース領域1d及び高濃度ドレイン領域1eと、チャネル領域1a間に形成された高濃度ソース/ドレイン領域1fとを備えている。
ここで、前記ゲート電極部32,33は、多結晶シリコン層32a,33と、これの上に形成された金属層32b,33bとからなる積層構造となっており、これによって低抵抗化されたものとなっている。なお、これらゲート電極部32,33とともに走査線3aを構成する走査線本線部31も、前述したように、ゲート電極部32,33と同様に多結晶シリコン層と金属層とからなる積層構造となっている。また、半導体層42は、多結晶シリコン(ポリシリコン)によって形成されたもので、後述するように基板10a上に成膜した非晶質シリコン(アモルファスシリコン)を、レーザーアニール法等の低温プロセスによって多結晶化したものである。
また、絶縁薄膜2上には、前記ゲート電極部32,33の多結晶シリコン層32a,33が形成された面と同じ面上に、容量電極3bが配設されている。この容量電極3bは、前記半導体容量電極42aの直上に配設されたもので、これら半導体容量電極42aと絶縁薄膜2とともに蓄積容量70を構成するものである。このように半導体容量電極42aとともに蓄積容量70を構成することにより、容量電極3bはTFT30に接続されたものとなっている。
絶縁薄膜2上には、ゲート電極部32,33及び容量電極3bを覆って層間絶縁膜13が形成されており、層間絶縁膜13上には、例えばAl等の低抵抗金属からなるデータ線6aが形成されている。
また、層間絶縁膜13にはこれを貫通してソースコンタクトホール55が形成されており、このソースコンタクトホール55を介してデータ線6aと半導体層42の高濃度ソース領域1dとが電気的に接続されている。
また、層間絶縁膜13にはこれを貫通してソースコンタクトホール55が形成されており、このソースコンタクトホール55を介してデータ線6aと半導体層42の高濃度ソース領域1dとが電気的に接続されている。
層間絶縁膜13上には、データ線6aを覆って平坦化膜14が形成されており、平坦化膜14上には画素電極9が形成されている。そして、前記層間絶縁膜13と平坦化膜14とにはこれらを貫通するドレインコンタクトホール56が形成されており、このドレインコンタクトホール56を介して画素電極9と前記半導体層42の高濃度ドレイン領域1eとが電気的に接続されている。
また、画素電極9及び平坦化膜14上には、ラビング処理等の配向処理が施されたポリイミド膜などからなる配向膜17が設けられている。
また、画素電極9及び平坦化膜14上には、ラビング処理等の配向処理が施されたポリイミド膜などからなる配向膜17が設けられている。
また、対向基板20は、基板本体20aの液晶層50側にベタ状に形成された共通電極21と、この共通電極21を覆って形成された配向膜22とを備えている。共通電極21は、ITO等の透明導電材料により形成でき、配向膜22は、先のTFTアレイ基板10の配向膜17と同様の構成とすることができる。また、カラー表示を行う場合には、各画素領域41に対応して例えばR(赤)、G(緑)、B(青)の色材層を備えたカラーフィルタを基板本体10a又は20a上に形成すればよい。
このような構成の液晶装置を製造するに際し、特に本発明の電気光学装置用基板の一例となるTFTアレイ基板10を製造するには、まず、図5(a)に示すように基板本体10a上に窒化珪素膜、酸化珪素膜をこの順に積層して保護層11を形成し、続いて、この保護層11上にプラズマCVD法等によって非晶質シリコン層42Aを形成する。
次いで、この非晶質シリコン層42Aをレーザーアニール法や触媒によるNi助長固相成長法等の低温プロセスによって結晶化(多結晶化)し、さらに得られた多結晶シリコンに対して適宜なドーピング処理を行った後、公知のリソグラフィー技術、エッチング技術によってパターニングすることにより、図5(b)に示すように半導体層42を形成する。
次いで、この非晶質シリコン層42Aをレーザーアニール法や触媒によるNi助長固相成長法等の低温プロセスによって結晶化(多結晶化)し、さらに得られた多結晶シリコンに対して適宜なドーピング処理を行った後、公知のリソグラフィー技術、エッチング技術によってパターニングすることにより、図5(b)に示すように半導体層42を形成する。
次いで、前記半導体層42を覆って従来と同様にCVD法でSiO2を堆積し、図5(c)に示すように絶縁薄膜2を形成する。このようにして得られた絶縁薄膜2は、例えば800℃程度の温度条件で行う熱酸化法に比べ、350〜400℃程度の低温プロセスとなるCVD法で形成されていることにより、熱酸化法で得られたSiO2膜に比べ、絶縁性が低いものとなる。
続いて、図5(d)に示すようにこの絶縁薄膜2上に、プラズマCVD法によって500℃以下の温度条件で非晶質シリコン層34Aを形成する。
続いて、図5(d)に示すようにこの絶縁薄膜2上に、プラズマCVD法によって500℃以下の温度条件で非晶質シリコン層34Aを形成する。
次いで、レーザー光を照射するレーザーアニール法によってこの非晶質シリコン層34Aを結晶化(多結晶化)し、多結晶シリコン層(容量電極層)34とする。すなわち、非晶質シリコン層34Aにレーザー光を照射して加熱し、これを溶融する。その後、レーザー光の照射を停止することによって固化(結晶化)し、多結晶シリコン(ポリシリコン)とする。このとき、非晶質シリコン層34Aが溶融した際に生じる熱により、ゲート絶縁膜となる絶縁薄膜2が加熱され、結果的にアニール処理される。すなわち、シリコンの溶融温度は1414℃と高いことから、この溶融時の熱が伝わることによって絶縁薄膜2は十分高温で加熱され、アニール処理されるのである。
また、このとき、従来と同様にSiO2からなる絶縁薄膜2と多結晶シリコンからなる半導体層42との界面での発熱によっても絶縁薄膜2がアニール処理される。よって、この絶縁薄膜2やこれからなるゲート絶縁膜、すなわちTFT30におけるゲート絶縁膜について、より良好にアニール処理することができ、したがってその絶縁性等の特性が従来に比べ向上する。
また、このとき、従来と同様にSiO2からなる絶縁薄膜2と多結晶シリコンからなる半導体層42との界面での発熱によっても絶縁薄膜2がアニール処理される。よって、この絶縁薄膜2やこれからなるゲート絶縁膜、すなわちTFT30におけるゲート絶縁膜について、より良好にアニール処理することができ、したがってその絶縁性等の特性が従来に比べ向上する。
続いて、得られた多結晶シリコン層34に対して適宜なドーピング処理を行った後、公知のリソグラフィー技術、エッチング技術によってパターニングすることにより、図4に示したように容量電極3bを形成する。また、これと同時に、ドーピング後の多結晶シリコン層34をパターニングすることにより、本発明におけるゲート配線層となる走査線3a、すなわち走査線本線部31及びゲート電極部32,33の多結晶シリコン層を形成する。
このようにして多結晶シリコンからなる走査線3a(ゲート配線層)を形成した後、この走査線3aを覆ってAl等の金属層(図示せず)を形成する。続いて、この金属層を公知のリソグラフィー技術、エッチング技術によってパターニングし、走査線3aにおける金属層、すなわち図4に示したゲート電極部32,33における金属層32b,33bや、走査線本線部31における金属層(図示せず)を形成する。ただし、周辺回路部においては、走査線3a(ゲート配線層)と走査線3aとが重なることにより、例えば層間絶縁膜が薄い場合や成膜のカバレッジが悪い場合に、重なった走査線3a間が短絡してしまう可能性がある。したがって、このような場合には、特に周辺回路部における走査線3aについて、金属層を形成することなく、多結晶シリコン層のみから形成することで、段差を減らして短絡の発生を防止するようにしてもよい。
このようにして走査線3aにおける金属層を形成したら、以下、従来と同様にして、半導体層42への不純物の注入、及び不純物の活性化、層間絶縁膜13の形成、コンタクトホール55の形成、データ線6aの形成、平坦化膜14の形成、コンタクトホール56の形成、画素電極9の形成、配向膜17の形成等を順次行い、図4に示したTFTアレイ基板10を得る。
また、このようにして得られたTFTアレイ基板10と対向基板20とを対向させ、これらをシール材52によって貼り合わせた後、このシール材52に囲まれた領域内に液晶層50を封入することにより、本発明の電気光学装置としての液晶装置を得る。
また、このようにして得られたTFTアレイ基板10と対向基板20とを対向させ、これらをシール材52によって貼り合わせた後、このシール材52に囲まれた領域内に液晶層50を封入することにより、本発明の電気光学装置としての液晶装置を得る。
このようにして得られたTFTアレイ基板10にあっては、容量電極3bが光透過性を有する多結晶シリコンからなっているので、画素領域41での光透過性が良好になり、したがって輝度やコントラスト比が向上して表示品位が高いものとなる。よって、特に高精細化が進み、画素ピッチが小さくなって画素領域41に占める容量電極3bや走査線3aの割合が大きくなった場合に、本実施形態のTFTアレイ基板10は表示品位の向上に大きく寄与するものとなる。
また、このTFTアレイ基板10の製造方法にあっては、前述したように非晶質シリコン層34Aにレーザー光を照射して多結晶シリコン(ポリシリコン)とし、これから容量電極3b、さらには走査線3aを形成するようにしたので、非晶質シリコン層34Aが溶融した際に生じる熱によって絶縁薄膜2をアニール処理することができ、したがって、この絶縁薄膜2やこれからなるゲート絶縁膜の絶縁性等の特性を従来に比べ格段に向上することができ、これによりリーク等を防止して信頼性を向上することができる。
また、特にゲート配線層となる走査線3aについても光透過性を有する多結晶シリコンとすれば、画素領域41での光透過性をより良好にすることができ、一方、この走査線3a(ゲート配線層)を多結晶シリコン層と金属層との積層構造とすれば、走査線3aの光透過性は低下するものの、その導電性を高くすることができる。
また、前記TFTアレイ基板10を備えてなる電気光学装置としての液晶装置にあっては、前述したように容量電極3bが多結晶シリコンからなっていることから画素領域での光透過性が良好になり、したがって表示品位が高いものとなる。また、ゲート絶縁膜(絶縁薄膜2)についてより良好にアニール処理されていることから、その絶縁性等の特性向上が図られたものとなり、したがってリーク等が防止されて信頼性が向上したものとなる。
なお、前記実施形態では、本発明の電気光学装置を液晶装置に適用したが、本発明はこれに限定されることなく、EL装置(有機EL装置、無機EL装置)や電気泳動装置、電界放出ディスプレイ(FED)など種々のものに適用可能である。ここで、本発明において電気光学装置、あるいは電気光学素子、電気光学層とは、電界により物質の屈折率が変化して光の透過率を変化させる電気光学効果を有するものの他、電気エネルギーを光学エネルギーに変換するもの等も含んで総称している。
(電子機器)
図6は、本発明に係る電子機器の一例を示す斜視図である。この図に示す携帯電話1300は、上記実施形態の液晶装置を小サイズの表示部1301として備え、複数の操作ボタン1302、受話口1303、及び送話口1304を備えて構成されている。
なお、本発明の電子機器としては、前記携帯電話に限らず、電子ブック、パーソナルコンピュータ、ディジタルスチルカメラ、液晶テレビ、ビューファインダ型あるいはモニタ直視型のビデオテープレコーダ、カーナビゲーション装置、ページャ、電子手帳、電卓、ワードプロセッサ、ワークステーション、テレビ電話、POS端末、タッチパネルを備えた機器等、各種のものを挙げることができる。
図6は、本発明に係る電子機器の一例を示す斜視図である。この図に示す携帯電話1300は、上記実施形態の液晶装置を小サイズの表示部1301として備え、複数の操作ボタン1302、受話口1303、及び送話口1304を備えて構成されている。
なお、本発明の電子機器としては、前記携帯電話に限らず、電子ブック、パーソナルコンピュータ、ディジタルスチルカメラ、液晶テレビ、ビューファインダ型あるいはモニタ直視型のビデオテープレコーダ、カーナビゲーション装置、ページャ、電子手帳、電卓、ワードプロセッサ、ワークステーション、テレビ電話、POS端末、タッチパネルを備えた機器等、各種のものを挙げることができる。
このような電子機器にあっては、例えば前記実施形態の液晶装置を備えているので、光透過性が良好になって表示品位が高くなり、また、ゲート絶縁膜の特性が向上してリーク等が防止され、信頼性が向上したものとなる。
1a…チャネル領域、2…絶縁薄膜(ゲート絶縁膜)、3a…走査線、
3b…容量電極、6a…データ線、9…画素電極、
10…TFTアレイ基板(電気光学装置用基板)、10a…基板本体(基材)、
20…対向基板、30…TFT、34A…非晶質シリコン、
34…多結晶シリコン層(容量電極層)、41…画素領域、42…半導体層、
50…液晶層、70…蓄積容量
3b…容量電極、6a…データ線、9…画素電極、
10…TFTアレイ基板(電気光学装置用基板)、10a…基板本体(基材)、
20…対向基板、30…TFT、34A…非晶質シリコン、
34…多結晶シリコン層(容量電極層)、41…画素領域、42…半導体層、
50…液晶層、70…蓄積容量
Claims (6)
- 基材と、該基材上に配列形成された複数の画素領域とを備え、前記画素領域に、薄膜トランジスタと、該薄膜トランジスタに接続された容量電極とが設けられた電気光学装置用基板であって、
前記容量電極が多結晶シリコンからなっていることを特徴とする電気光学装置用基板。 - 基材と、該基材上に配列形成された複数の画素領域とを備え、前記画素領域に、薄膜トランジスタと、該薄膜トランジスタに接続された容量電極とが設けられた電気光学装置用基板の製造方法であって、
前記薄膜トランジスタの半導体層を形成する工程と、
前記半導体層上にゲート絶縁膜を形成する工程と、
前記ゲート絶縁膜上に非晶質シリコン層を形成する工程と、
前記非晶質シリコン層に光を照射して該シリコン層を結晶化し、多結晶シリコンからなる容量電極層を形成する工程と、を備えたことを特徴とする電気光学装置用基板の製造方法。 - 前記容量電極層を形成する工程では、前記非晶質シリコン層に光を照射して該シリコン層を結晶化することにより、多結晶シリコンからなるゲート配線層も同時に形成することを特徴とする請求項2記載の電気光学装置用基板の製造方法。
- 前記容量電極層を形成する工程において多結晶シリコンからなるゲート配線層を形成した後、前記ゲート配線層上にゲート配線用の金属層を形成する工程を備えたことを特徴とする請求項3記載の電気光学装置用基板の製造方法。
- 請求項1記載の電気光学装置用基板、又は請求項2〜4のいずれか一項に記載の製造方法で得られた電気光学装置用基板を備えたことを特徴とする電気光学装置。
- 請求項5記載の電気光学装置を備えたことを特徴とする電子機器。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004222995A JP2006039451A (ja) | 2004-07-30 | 2004-07-30 | 電気光学装置用基板とその製造方法、電気光学装置、及び電子機器 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004222995A JP2006039451A (ja) | 2004-07-30 | 2004-07-30 | 電気光学装置用基板とその製造方法、電気光学装置、及び電子機器 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2006039451A true JP2006039451A (ja) | 2006-02-09 |
Family
ID=35904482
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2004222995A Withdrawn JP2006039451A (ja) | 2004-07-30 | 2004-07-30 | 電気光学装置用基板とその製造方法、電気光学装置、及び電子機器 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2006039451A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2012053486A (ja) * | 2006-04-06 | 2012-03-15 | Semiconductor Energy Lab Co Ltd | 半導体装置及び電子機器 |
-
2004
- 2004-07-30 JP JP2004222995A patent/JP2006039451A/ja not_active Withdrawn
Cited By (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2012053486A (ja) * | 2006-04-06 | 2012-03-15 | Semiconductor Energy Lab Co Ltd | 半導体装置及び電子機器 |
US9207504B2 (en) | 2006-04-06 | 2015-12-08 | Semiconductor Energy Laboratory Co., Ltd. | Liquid crystal display device, semiconductor device, and electronic appliance |
US9213206B2 (en) | 2006-04-06 | 2015-12-15 | Semiconductor Energy Laboratory Co., Ltd. | Liquid crystal display device, semiconductor device, and electronic appliance |
US9958736B2 (en) | 2006-04-06 | 2018-05-01 | Semiconductor Energy Laboratory Co., Ltd. | Liquid crystal display device, semiconductor device, and electronic appliance |
US10684517B2 (en) | 2006-04-06 | 2020-06-16 | Semiconductor Energy Laboratory Co., Ltd. | Liquid crystal display device, semiconductor device, and electronic appliance |
US11073729B2 (en) | 2006-04-06 | 2021-07-27 | Semiconductor Energy Laboratory Co., Ltd. | Liquid crystal display device, semiconductor device, and electronic appliance |
US11442317B2 (en) | 2006-04-06 | 2022-09-13 | Semiconductor Energy Laboratory Co., Ltd. | Liquid crystal display device, semiconductor device, and electronic appliance |
US11644720B2 (en) | 2006-04-06 | 2023-05-09 | Semiconductor Energy Laboratory Co., Ltd. | Liquid crystal display device, semiconductor device, and electronic appliance |
US11921382B2 (en) | 2006-04-06 | 2024-03-05 | Semiconductor Energy Laboratory Co., Ltd. | Liquid crystal display device, semiconductor device, and electronic appliance |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4586573B2 (ja) | 電気光学装置及びその製造方法、薄膜トランジスタ、電子機器 | |
EP0661581B1 (en) | Active matrix type liquid crystal display apparatus | |
KR100641613B1 (ko) | 전기광학장치 및 이것을 구비한 전자기기 | |
JP4542492B2 (ja) | 電気光学装置及びその製造方法、電子機器、並びに半導体装置 | |
KR100739849B1 (ko) | 액정표시장치 및 그 제조 방법 | |
JP2006250985A (ja) | 電気光学装置及び電子機器 | |
JP5663904B2 (ja) | 電気光学装置及びその製造方法、並びに電子機器 | |
JP2002299632A (ja) | 半導体装置及びアクティブマトリクス型表示装置 | |
JP4312851B2 (ja) | 半導体装置およびその作製方法 | |
JPH11112002A (ja) | 半導体装置およびその製造方法 | |
JP2007293072A (ja) | 電気光学装置の製造方法、電気光学装置および電子機器 | |
US7659947B2 (en) | Liquid crystal display device having gate wiring on interlayer insulting film which is over transistor, and light shielding layer(s) | |
JP4674544B2 (ja) | 電気光学装置の製造方法 | |
JP2003338628A (ja) | 薄膜半導体装置、電気光学装置、電子機器、薄膜半導体装置の製造方法、電気光学装置の製造方法 | |
JP2003243658A (ja) | 半導体装置、電気光学装置、電子機器、半導体装置の製造方法、電気光学装置の製造方法 | |
JP2006301476A (ja) | 電気光学装置及びその製造方法、電子機器 | |
JP4370810B2 (ja) | 電気光学装置用基板及びその製造方法並びに電気光学装置 | |
JPH09325367A (ja) | 表示装置 | |
JP4631255B2 (ja) | アクティブマトリクス基板、表示装置、及び電子機器 | |
JP2006039451A (ja) | 電気光学装置用基板とその製造方法、電気光学装置、及び電子機器 | |
JP4631250B2 (ja) | 半導体装置の製造方法及び半導体装置、並びにこれを備えた電気光学装置及び電子機器 | |
JP2000206565A (ja) | 表示装置用半導体素子及びこれを用いた液晶表示装置 | |
JP2002296619A (ja) | アクティブマトリクス型表示装置 | |
JP2011221119A (ja) | 電気光学装置及び電子機器、並びに電気光学装置の製造方法 | |
JP2008205248A (ja) | 半導体装置及びその製造方法、電気光学装置及びその製造方法、並びに電子機器 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20070403 |
|
A300 | Application deemed to be withdrawn because no request for examination was validly filed |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20071002 |