JP2006032789A - セラミック基板の製造方法及びセラミックパッケージの製造方法 - Google Patents

セラミック基板の製造方法及びセラミックパッケージの製造方法 Download PDF

Info

Publication number
JP2006032789A
JP2006032789A JP2004212039A JP2004212039A JP2006032789A JP 2006032789 A JP2006032789 A JP 2006032789A JP 2004212039 A JP2004212039 A JP 2004212039A JP 2004212039 A JP2004212039 A JP 2004212039A JP 2006032789 A JP2006032789 A JP 2006032789A
Authority
JP
Japan
Prior art keywords
ceramic sheet
snap line
snap
ceramic
jig
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2004212039A
Other languages
English (en)
Inventor
Hiroyuki Miyahara
宏之 宮原
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP2004212039A priority Critical patent/JP2006032789A/ja
Publication of JP2006032789A publication Critical patent/JP2006032789A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/4847—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond
    • H01L2224/48471—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond the other connecting portion not on the bonding area being a ball bond, i.e. wedge-to-ball, reverse stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/15786—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H01L2924/15787—Ceramics, e.g. crystalline carbides, nitrides or oxides

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

【課題】 不用意な割れを防ぎ且つ分割性を上げて、ばりの発生を低減するようにしたセラミック基板の製造方法、並びにセラミックパッケージの製造方法を提供する。
【解決手段】 未焼成の積層セラミックシート４または単層セラミックシートの片面のみにスナップライン５を形成し、焼成後の積層セラミックシート４または単層セラミックシートのスナップライン５が形成されない面に、疑似スナップライン１０を構成する治具７を密着させ、積層セラミックシート４または単層セラミックシートをスナップライン５に沿って分割する。
【選択図】 図１

Description

本発明は、セラミックパッケージ等のセラミック基板の製造方法及びセラミックパッケージの製造方法に関する。
従来より、半導体素子を搭載するパッケージとして、積層または単層のセラミックを用いて構成したセラミックパッケージ、例えばリードレスチップキャリアパッケージ（ＬＣＣ：Lead-less Chip Carrier）が知られている。図１１は、積層セラミクを用いたセラミックパッケージ内に半導体チップが搭載された半導体装置の状態を示す。この半導体装置３１は、積層セラミックからなるセラミックパッケージ３２内に半導体チップ３３が収納され、半導体チップ３３とセラミックパッケージ３２内の内部配線３４Ａ間が金属細線３５を介してワイヤボンディングで接続されて成る。内部配線３４Ａは、パッケージ外側に導出された外部配線３４Ｂと接続される。
一般に、セラミックパッケージは、未焼成のセラミックシートを積層した積層セラミックシートまたは単層セラミックシートを、焼成後に分割して個々のセラミックパッケージとして作成される。焼成後の積層セラミックシートまたは単層セラミックシートの分割に際しては、分割し易いようにセラミックシートにスナップラインと呼ばれる溝状の筋を形成し、セラミックシートに曲げ応力または剪断力を掛けてスナップラインに沿って分割するようにしている。
図７及び図８に、積層セラミックシートからなる多数個取りのセラミック基板、いわゆるパッケージの製造例を示す。図７及び図８に示すように、未焼成の複数のセラミックシート２３、２４及び２５を積層した積層基板２１の面に縦横に走るスナップライン２２が形成される。スナップライン２２は、図８に示すように、積層基板１の片面（上面）のみに形成する場合、あるいは図９に示すように、分割し易いように上下両面に形成する場合があり、いずれもセラミックシート２５、又はセラミックシート２３及び２５の厚み方向に断面Ｖ字状の溝で形成される。焼成後に、積層基板１をスナップライン２２に沿って例えば折り曲げてるようにして曲げ応力を与え、スナップライン２２から分割し、個々のセラミックパッケージを作成している。
特許文献１には、上述の未焼成の積層基板の上面及び下面にスナップラインを形成して分割し、セラミックパッケージを得るセラミックパッケージの製造方法が記載されている。
特開平１１ー３１７４６７号公報
ところで、上述した積層基板２１の上面及び下面にスナップライン２２を形成する例（図９参照）では、図９に示すように、分割ライン２４が上下面のスナップライン２２、２２を結ぶように発生し、分割性を向上することができる。しかしこの場合、上下面のスナップライン２２、２２を互いに位置ずれせずに配置することが必要になり、工程数が増え製造のコスト高を招くことになる。また、セラミックシートの上下面にスナップライン２２、２２を入れると、その部分の折り曲げ強度が弱くなるため、組み立て工程で積層基板２１に応力が掛かったときに割れ易いといた問題もあった。
一方、積層セラミックシート１の片側（上面）のみにスナップライン２２を入れた例（図８参照）では、この状態でスナップライン２２から折り曲げて分割した場合、積層基板２１の下面にスナップラインのような分割終点がないので、図１０のラインａ，ｂ，ｃのように、分割ライン２４がばらつき、ばりが発生するという問題がある。
本発明は、上述の点に鑑み、不用意な割れを防ぎ且つ分割性を上げて、ばりの発生を低減するようにした、セラミック基板の製造方法及びセラミックパッケージの製造方法を提供するものである。
本発明に係るセラミック基板の製造方法は、未焼成の積層セラミックシートまたは単層セラミックシートの片面のみにスナップラインを形成し、焼成後の前記積層セラミックシートまたは単層セラミックシートのスナップラインが形成されない面に、疑似スナップラインを構成する治具を密着させ、積層セラミックシートまたは単層セラミックシートをスナップラインに沿って分割することを特徴とする。
本発明は、上記セラミック基板の製造方法において、積層セラミックシートまたは単層セラミックシートを分割した後、次のスナップラインを治具の疑似スナップラインに対応する位置に移動して、積層セラミックシートまたは単層セラミックシートを分割することを特徴とする。
本発明に係るセラミックパッケージの製造方法は、未焼成の積層セラミックシートまたは単層セラミックシートの片面のみにスナップラインを形成し、焼成後の前記積層セラミックシートまたは単層セラミックシートのスナップラインが形成されない面に、疑似スナップラインを構成する治具を密着させ、積層セラミックシートまたは単層セラミックシートをスナップラインに沿って分割し、個々のセラミックパッケージを作成することを特徴とする。
本発明は、上記セラミックパッケージの製造方法において、積層セラミックシートまたは単層セラミックシートを切断した後、次のスナップラインを前記治具の疑似スナップラインに対応する位置に移動して、積層セラミックシートまたは単層セラミックシートを分割することを特徴とする。
本発明に係るセラミック基板の製造方法によれば、積層セラミックシートまたは単層セラミックシートの片面のみにスナップラインを形成し、スナップラインが形成されない面に、疑似スナップラインを構成する治具を密着させて、スナップラインに沿って分割することにより、分割ラインがばらつくことがなく、積層セラミックシートまたは単層セラミックシートの上下面にスナップラインを入れたと同等の分割性が得られる。また、スナップラインは積層セラミックシートまたは単層セラミックシートの上面のみに形成されるので、折り曲げ強度が維持され、製造・組み立て工程中で不用意に積層セラミックシートまたは単層セラミックシートが割れることもない。したがって、歩留り良く、信頼性の高いセラミック基板を製造することができる。
この製造方法において、積層セラミックシートまたは単層セラミックシートを分割した後、次のスナップラインを治具の疑似スナップラインに対応する位置に移動して、積層セラミックシートまたは単層セラミックシートを分割することにより、順次分割を行うことができ、セラミック基板の製造を容易にする。
本発明に係るセラミックパッケージの製造方法によれば、積層セラミックシートまたは単層セラミックシートの片面のみにスナップラインを形成し、スナップラインが形成されない面に、疑似スナップラインを構成する治具を密着させて、スナップラインに沿って分割することにより、分割ラインがばらつくことがなく、積層セラミックシートまたは単層セラミックシートの上下面にスナップラインを入れたと同等の分割性が得られる。また、スナップラインは積層セラミックシートまたは単層セラミックシートの上面のみに形成されるので、折り曲げ強度が維持され、製造・組み立て工程中で不用意に積層セラミックシートまたは単層セラミックシートが割れることもない。したがって、歩留り良く、信頼性の高いセラミックパッケージを製造することができる。
この製造方法において、積層セラミックシートまたは単層セラミックシートを分割した後、次のスナップラインを治具の疑似スナップラインに対応する位置に移動して、積層セラミックシートまたは単層セラミックシートを分割することにより、順次分割を行うことができ、セラミックパッケージの製造を容易にする。
以下、図面を参照して本発明の実施の形態を説明する。
図１及び図２に、本発明に係るセラミック基板の製造方法を積層セラミックパッケージの製造に適用した一実施の形態を示す。本実施の形態においては、先ず図４及び図５に示す複数、本例では３層のセラミックシート１、２及び３を積層した積層基板（いわゆる積層セラミックシート）４を用意する。この積層基板４は、未焼成の３層のセラミックシート１、２及び３を積層し、その積層基板の上面のみにパッケージとして分割すべき境界に沿う縦横のスナップライン５を形成した後、焼成して形成される。スナップライン５は、セラミックシート３の上面において厚み方向に断面Ｖ字状の溝で形成される。第１層セラミックシート１は平板状に形成され、第２層セラミックシート２は平板状をなして各パッケージとなるべき領域に半導体素子が収納され得る大きさの開口２Ａを有してが形成され、第３層セラミックシート３は平板状をなし、各パッケージとなるべき領域に一方向の開口幅が第２層セラミックシート２の開口幅より広い開口３Ａを有して形成される。
ここで、積層基板４の一方向のスナップライン５には、リードメタライズ部となる透孔６が予め形成されている。また、焼成前の第２層のセラミックシート２上面には半導体素子とワイヤボンディングされる内部配線が形成される。
一方、図６に示すような疑似スナップラインを構成する治具７を設ける。この治具７は、例えば２つの平板状の部材８及び９を有し、その互いの直線状の端辺を接触するように並列配置され、２つの部材８及び９が接触する境界の裏面側に上述の積層基板に設けたスナップライン５と同じ断面Ｖ字状の溝からなる疑似スナップライン１０を形成して構成される。一方の部材８は、他方の部材９に対して疑似スナップライン１０を中心に裏面側に屈曲可能に配置される。このため、治具７は、例えば図示するように、２つの部材８及び９が接触して疑似スナップライン１０を形成した状態で、部材８、９を両端位置で屈曲可能な連結部材、例えば板ばね部材１１Ａ，１１Ｂにより連結して構成することができる。すなわち、両部材８及び９は、疑似スナップライン１０の延長方向の両端において両部材８、９に差し渡るように取り付けた板バネ部材１１Ａ，１１Ｂにより連結される。両部材８及び９の表面は、積層基板４の裏面が密着するように、且つ積層基板４が表面上をスライドできるように平坦面に形成される。治具７は、剛性を持たせるために、部材８及び９を金属で形成することが好ましい。治具７の部材８及び９の幅Ｗ1 は、積層基板４は載置されるに十分な幅を有する。
本実施の形態においては、図１に示すように、このような疑似スナップライン１０を有した治具を用いて積層基板４を分割して個々のセラミックパッケージを作成する。先ず、図１Ａに示すように、治具７の部材８及び９の表面に積層基板４のスナップライン５が形成されていない側の面を密着載置する。このとき、治具７の疑似スナップライン１０と積層基板４のスナップライン５が一致するように積層基板４を載置する。
次に、図１Ｂに示すように、治具７の部材９側を固定にして、積層基板４の部材８側を上方から折り曲げ手段を介して折り曲げる。このとき、積層基板４の分割すべき領域と共に、部材８も板ばね部材１１Ａ，１１Ｂを介して折り曲げられ、積層基板４は第１番目のスナップライン５から分割される。
次に、図１Ｃに示すように、残った積層基板４を治具７上をスライドさせて次に分割すべき第２番目のスナップライン５を治具７の疑似スナップライン１０に位置合せする。そして、図１Ｂと同じようにして積層基板４の分割すべき領域を部材８と共に折り曲げてスナップライン５から分割する。
以後、この工程が繰り返されて、積層基板４は短冊状に分割される。次に、各短冊状の分割積層基板４が同様に治具７上に載置され、スナップライン５と疑似スナップライン１０を一致させて折り曲げ動作を行って、分割する。治具７と積層基板４の位置合せは、例えば積層基板４側に位置合せ用透孔を設け治具７側にアライメントマークを設け、位置合せ用透孔とアライメントマークを合わせて、積層基板４側のスナップライン５と治具７側の疑似スナップライン１０の位置決めを行うようにすることができる。積層基板４側の位置合わせ用透孔としては、リードメタライズ部となる透孔６を用いることもできる。
上述の分割工程により、図２に示す個々のセラミックパッケージ１２を得る。このセラミックパッケージ１２においては、透孔６及び下面に渡り内部配線１４ａと接続したメタライズ層による外部配線１４ｂが形成される。
セラミックの積層基板４と治具７との密着性を良くするために、例えば図３に示すように、治具７側の表面に例えばシリコーン樹脂のような可撓性のある材質からなる薄膜１３を配置し、この薄膜１３を介して治具７と積層基板４とを密着させるようにすることができる。
積層基板４の分割に際しては、上例の積層基板４を折り曲げて分割する方法の他、例えば積層基板４上に押圧ローラを転接してスナップライン５より分割することもできる。
上述の本実施の形態によれば、積層基板４をそのスナップライン５が入っていない側の面を接触させるように治具７上に配置し、部材８と共に積層基板１の分割すべき領域を折り曲げて、積層基板４を分割することにより、分割ラインがばらつくことがなく、積層基板の上下面にスナップラインを入れたと同等の分割性が得られる。また、スナップライン５は積層基板４の上面のみに形成されるので、折り曲げ強度が維持され、製造・組み立て工程中で不用意に積層基板４が割れることもない。したがって、歩留り良く、信頼性の高いセラミックパッケージ１２を製造することができる。
上例では、本発明を積層セラミックパッケージの製造に適用したが、単層セラミックシートによる単層基板を用いて、単層セラミックパッケージの製造にも適用することができる。
また、本発明は、セラミックパッケージの製造に限らず、他のセラミックシートからなる基板を分割して個々の所要のラミック基板を製造する場合にも適用することができる。
Ａ〜Ｃ 本発明に係るセラミックパッケージの製造方法の一実施の形態を示す要部の製造工程図（その１）である。 本発明に係るセラミックパッケージの製造方法の一実施の形態を示す要部の製造工程図（その２）である。 本発明に係るセラミックパッケージの製造方法の他の実施の形態を示す要部の製造工程図である。 本発明に係るセラミックパッケージの製造方法の一実施の形態に用いる積層基板を示す平面図である。 図４のＡーＡ線上の断面図である。 本発明に係る治具の一例を示す概略的斜視図である。 従来のセラミックパッケージを製造する際の積層基板の平面図である。 従来のセラミックパッケージを製造する際の積層基板の一例を示す要部の断面図である。 従来のセラミックパッケージを製造する際の積層基板の他の例及びその分割性を示す要部の断面図である。 図８の積層基板の分割性を示す要部の断面図である。 セラミックパッケージ内に半導体チップを収納した半導体装置の概略断面図である。
符号の説明
１、２、３・・セラミックシート、２Ａ，３Ａ・・開口、４・・積層基板、５・・スナップライン、６・・メタライズ用透孔、７・・治具、８、９・・部材、１０・・疑似スナップライン

Claims (4)

  1. 未焼成の積層セラミックシートまたは単層セラミックシートの片面のみにスナップラインを形成し、
    焼成後の前記積層セラミックシートまたは単層セラミックシートの前記スナップラインが形成されない面に、疑似スナップラインを構成する治具を密着させ、
    前記積層セラミックシートまたは単層セラミックシートを前記スナップラインに沿って分割する
    ことを特徴とするセラミック基板の製造方法。
  2. 前記積層セラミックシートまたは単層セラミックシートを分割した後、前記次のスナップラインを前記治具の疑似スナップラインに対応する位置に移動して、積層セラミックシートまたは単層セラミックシートを分割する
    ことを特徴とする請求項１記載のセラミック基板の製造方法。
  3. 未焼成の積層セラミックシートまたは単層セラミックシートの片面のみにスナップラインを形成し、
    焼成後の前記積層セラミックシートまたは単層セラミックシートの前記スナップラインが形成されない面に、疑似スナップラインを構成する治具を密着させ、
    前記積層セラミックシートまたは単層セラミックシートを前記スナップラインに沿って分割し、個々のセラミックパッケージを作成する
    ことを特徴とするセラミックパッケージの製造方法。
  4. 前記積層セラミックシートまたは単層セラミックシートを切断した後、前記次のスナップラインを前記治具の疑似スナップラインに対応する位置に移動して、積層セラミックシートまたは単層セラミックシートを分割する
    ことを特徴とする請求項３記載のセラミックパッケージの製造方法。
JP2004212039A 2004-07-20 2004-07-20 セラミック基板の製造方法及びセラミックパッケージの製造方法 Pending JP2006032789A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2004212039A JP2006032789A (ja) 2004-07-20 2004-07-20 セラミック基板の製造方法及びセラミックパッケージの製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2004212039A JP2006032789A (ja) 2004-07-20 2004-07-20 セラミック基板の製造方法及びセラミックパッケージの製造方法

Publications (1)

Publication Number Publication Date
JP2006032789A true JP2006032789A (ja) 2006-02-02

Family

ID=35898745

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004212039A Pending JP2006032789A (ja) 2004-07-20 2004-07-20 セラミック基板の製造方法及びセラミックパッケージの製造方法

Country Status (1)

Country Link
JP (1) JP2006032789A (ja)

Similar Documents

Publication Publication Date Title
JP5567346B2 (ja) 積重ねパッケージ
KR100868593B1 (ko) 반도체 장치 및 그 제조 방법과 반도체 장치에 사용되는 덮개 부재와 반도체 장치를 제조하기 위한 반도체 유닛
JP5250656B2 (ja) バー型ｌｅｄライトの製造方法、および、この方法で製造されたバー型ｌｅｄライト
KR101779053B1 (ko) 적층 세라믹 기판의 분단 방법
JP2009231331A (ja) 積層体の製造方法
JP6165025B2 (ja) 半導体モジュール
JP5295146B2 (ja) 電力用半導体装置およびその製造方法
JP2010192847A (ja) リードフレーム及びこれを用いた半導体パッケージの製造方法
KR20140081544A (ko) 돌출부를 구비하는 반도체 칩, 이의 적층 패키지 및 적층 패키지의 제조 방법
KR101161047B1 (ko) 전자부품 장착을 위한 적층 기판
JP2015028998A (ja) 半導体装置
US7560809B2 (en) Semiconductor device
JP2006032789A (ja) セラミック基板の製造方法及びセラミックパッケージの製造方法
JP2005285909A (ja) 混成集積回路装置の製造方法
US20070134845A1 (en) Method of forming molded resin semiconductor device
JP2006281324A (ja) 板状体の分割方法及び板状分割体の製造方法
JP2007157880A (ja) セラミック基板の製造方法
JP6324479B1 (ja) 回路基板用金属板、回路基板、パワーモジュール、金属板成形品及び、回路基板の製造方法
JP2004014948A (ja) 配線基板
JP2005072210A (ja) 積層基板の製造方法およびパッケージの製造方法ならびに積層基板およびパッケージ
JP2019129227A (ja) 半導体素子の製造装置及び方法
JP2006005019A (ja) 電子デバイスの製造方法
JP5233973B2 (ja) モールドパッケージの製造方法
JP4772730B2 (ja) 複数個取り配線基板および配線基板、ならびに電子装置
JP2011014615A (ja) センサ装置およびその製造方法