KR101161047B1 - 전자부품 장착을 위한 적층 기판 - Google Patents

전자부품 장착을 위한 적층 기판 Download PDF

Info

Publication number
KR101161047B1
KR101161047B1 KR1020087006187A KR20087006187A KR101161047B1 KR 101161047 B1 KR101161047 B1 KR 101161047B1 KR 1020087006187 A KR1020087006187 A KR 1020087006187A KR 20087006187 A KR20087006187 A KR 20087006187A KR 101161047 B1 KR101161047 B1 KR 101161047B1
Authority
KR
South Korea
Prior art keywords
laminated substrate
plastic film
metal film
film
delete delete
Prior art date
Application number
KR1020087006187A
Other languages
English (en)
Other versions
KR20080045199A (ko
Inventor
에크하르트 디첼
지크프리트 발터
만프레트 그레쉬
Original Assignee
헤레우스 머티어리얼즈 테크놀로지 게엠베하 운트 코 카게
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 헤레우스 머티어리얼즈 테크놀로지 게엠베하 운트 코 카게 filed Critical 헤레우스 머티어리얼즈 테크놀로지 게엠베하 운트 코 카게
Publication of KR20080045199A publication Critical patent/KR20080045199A/ko
Application granted granted Critical
Publication of KR101161047B1 publication Critical patent/KR101161047B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/50—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor for integrated circuit devices, e.g. power bus, number of leads
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/0097—Processing two or more printed circuits simultaneously, e.g. made from a common substrate, or temporarily stacked circuit boards
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49861—Lead-frames fixed on or encapsulated in insulating substrates
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/20—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by affixing prefabricated conductor pattern
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/20—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by affixing prefabricated conductor pattern
    • H05K3/202—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by affixing prefabricated conductor pattern using self-supporting metal foil pattern
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/03—Use of materials for the substrate
    • H05K1/0393—Flexible materials
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03—Conductive materials
    • H05K2201/0332—Structure of the conductor
    • H05K2201/0388—Other aspects of conductors
    • H05K2201/0397—Tab
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/15—Position of the PCB during processing
    • H05K2203/1545—Continuous processing, i.e. involving rolls moving a band-like or solid carrier along a continuous production path
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/0011—Working of insulating substrates or insulating layers
    • H05K3/0044—Mechanical working of the substrate, e.g. drilling or punching
    • H05K3/0052—Depaneling, i.e. dividing a panel into circuit boards; Working of the edges of circuit boards
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/4038—Through-connections; Vertical interconnect access [VIA] connections
    • H05K3/4084—Through-connections; Vertical interconnect access [VIA] connections by deforming at least one of the conductive layers
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/4092—Integral conductive tabs, i.e. conductive parts partly detached from the substrate
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T156/00—Adhesive bonding and miscellaneous chemical manufacture
    • Y10T156/10—Methods of surface bonding and/or assembly therefor
    • Y10T156/1002—Methods of surface bonding and/or assembly therefor with permanent bending or reshaping or surface deformation of self sustaining lamina
    • Y10T156/1043—Subsequent to assembly
    • Y10T156/1049—Folding only
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/24—Structurally defined web or sheet [e.g., overall dimension, etc.]
    • Y10T428/24008—Structurally defined web or sheet [e.g., overall dimension, etc.] including fastener for attaching to external surface
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/24—Structurally defined web or sheet [e.g., overall dimension, etc.]
    • Y10T428/24273—Structurally defined web or sheet [e.g., overall dimension, etc.] including aperture
    • Y10T428/24281—Struck out portion type
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/24—Structurally defined web or sheet [e.g., overall dimension, etc.]
    • Y10T428/24273—Structurally defined web or sheet [e.g., overall dimension, etc.] including aperture
    • Y10T428/24281—Struck out portion type
    • Y10T428/24289—Embedded or interlocked

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Laminated Bodies (AREA)
  • Wire Bonding (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
  • Packaging Frangible Articles (AREA)
  • Perforating, Stamping-Out Or Severing By Means Other Than Cutting (AREA)
  • Structure Of Printed Boards (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

본 발명은, 반도체 칩을 장착하는 적층 기판을 제조하는 방법으로서, 각각의 서로 다른 반복 윤곽체들을 구비한 적어도 각각의 금속 구조 필름 및 플라스틱 구조 필름을 재료 스트립을 형성하도록 함께 적층시키고, 이러한 적층에 이어서 천공부 또는 커팅부를 형성하는 적층 기판 제조 방법에 있어서, A) 필름들의 중첩시 그 필름들의 전체 두께를 통해서 중첩없는 영역이 형성될 수 있도록 필름들을 구조화하는 단계와, B) 필름들을 적층물의 전체 두께를 통해 반복영역 내에서 부분적으로 적층시키지 않는 단계와, C) 반복 윤곽체의 반복 단면을 적층물로부터 시작하여 적층 스트립의 표면으로부터 만곡시키는 단계 중에서 적어도 한가지 단계를 포함하는 것을 특징으로 하는 적층 기판 제조 방법에 관한 것이다.
반도체 칩, 적층 기판

Description

전자부품 장착을 위한 적층 기판{LAMINATED SUBSTRATE FOR MOUNTING ELECTRONIC PARTS}
본 발명은 기판의 전 단계로서 스트립형의 적층물(strip-shaped laminates)뿐만 아니라 적어도 각각의 금속 및 플라스틱 구조 필름들의 반도체칩을 장치하기 위한 적층기판 제조 방법에 관한 것이다.
독일 특허 공보 DE 195 21 022에 따르면, 하나의 금속 필름 시트와 하나의 플라스틱 필름 시트가 분리되어 스탬프된 후 "무한 스트립(endless strip)"으로 서로 결합되며 바람직하게는 가이딩 핀들이 서로 결합될 필름 시트들의 중첩된 위치 마킹(superposed position markings)에 관여한다.
크린룸 적용에서, 기판을 분리하는 동안 발생하는 적층물 마모는 바람직하지 않은 오염이다.
더욱 소형화된 전자 부품의 기계적 응력에 대한 민감도 또한 문제이다.
본 발명의 목적은 전자 부품을 기계적 응력에 대해 더욱 잘 보호하고, 분리 중의 적층체 마모에 의한 오염을 줄이고, 그러한 적층 기판의 가공에 대한 단순화를 제공하고, 기판을 위한 보다 유연한 적용 잠재력을 가능하게 하기 위함이다.
다음의 특징들은, 특히 이러한 특징들의 복수의 조합으로 상기 문제점의 해결에 적합하다:
A) 필름들의 중첩(superposition)이 필름들의 전체 폭을 통해서 겹쳐지지 않는 영역을 얻는 것을 가능하게 하도록 필름들이 구조화된다.
B) 필름들은 부분 반복 영역(partly recurrent areas)에서 적층물(laminate)의 전체 폭을 통해 적층되지 않는다.
C) 반복 윤곽체(recurrent contours)의 반복 세그먼트(recurrent segment)가 상기 적층물로부터 시작하여 적층 스트립의 표면 밖으로 구부러진다.
본 발명에 따른 해결책은 독립항에 기술되어 있다. 바람직한 실시예들은 종속항에서 발견된다.
특징 A) 또는 특징 B)에 따른 필름들이 필름들의 전체 두께를 통해서 겹쳐지지 않거나 적층되지 않는 영역을 얻을 수 있도록 중첩되는 방식으로 구조화되면, 상기 영역은 적층 스트립의 전체 두께를 통해서 한개 또는 복수의 필름들의 완전한 제거가 가능하게 하며 상기 영역의 적층된 스트립이 전적으로 잔여 필름(들)으로 구성되며 모든 구조화 단계들(structuring steps)이 적층되지 않은 재료에서 수행된다.
따라서 적어도 각각의 금속 및 플라스틱 구조 필름들의 스트립형의 적층물이 제공되는데, 이 필름들은 각각 상이한 반복 윤곽체(recurrent contours)를 가지며 상기 적층물들은 구조화된 필름들이 스트립의 전체 폭을 통하여 겹쳐지지 않거나 또는 적층물의 하나의 필름이 비연결 윤곽체(non-connected contours)로 구조화되는 영역들을 갖는다.
특징 C)에 따른 적층물로부터 시작하여 적층 스트립(laminated strip)의 표면으로부터 반복 패턴의 반복 단면이 만곡될 때, 이에 의해 한편으로는 적층 스트립의 표면에 자유 영역(free areas)이 형성되며 상기 영역으로 차례로 특징 A) 및 특징 B)와 동일한 효과가 달성될 수 있으며, 즉 적층 스트립의 전체 폭을 통하여 한 개 또는 복수개의 필름들이 제거되고 한 개 또는 복수개의 필름들이 유지된다. 다른 한편으로는, 만곡된 세그먼트들(segments)은 수용 부품을 위치에 고정시키며 기계적 응력으로부터 부품들을 보호하기에 적합하다.?
스트립의 표면으로부터 돌출된 텅(tongue)들은 스트립을 와인딩(winding)할 때 손상받기 쉽고 스트립을 풀 때 걸리기 쉽다. 이러한 문제는 스페이서(spacers)에 의해 제거될 수 있다. 따라서 적어도 각각의 금속 및 플라스틱 구조 필름들의 스트립형 적층물(strip-shaped laminate)이 제공되며 그 필름들은 각각 상이한 반복 윤곽체(recurrent contours)를 갖고, 상기 적층물은 특히 텅(tongues) 또는 스페이서(spacers)로 디자인된 기부 표면(base surface)으로부터 만곡된 세그먼트(segment)를 갖는다.
바람직한 실시예에서는, 복수개의 텅(tongue)들이 서포트(support), 특히 소켓의 밴드로서 또는 측벽으로서 배열된다.
특히 서포트의 형태로 배열된 텅들은 특히 정밀한 어셈블리(precise assembly)를 가능하게 한다. 제공된 정밀함을 충분히 이용하기 위해서 필름의, 특히 금속 필름의, 적층되지 않은 부분에 기준 천공(reference perforations)들이 펀칭되며, 알려진 적층 가이드 천공에 대한 공차(tolerance)를 더 작게 유지할 수 있다. 적층되지 않은 영역의 천공은 특히 기준 천공(reference perforations)으로서 적합한데, 이는 그 공차가 ±0.01 mm로서 알려진 위치마킹(가이드 천공(guide perforations))(공차: ±0.03 mm)와 비교하여 보다 현저하게 감소되고 전자 부품의 보다 정밀한 피팅(precise fitting)을 가능하게 하기 때문이다. 적층 이후에 기준 천공(reference perforations)을 뚫는 것이 성공적임이 밝혀졌다.
이러한 모든 적층물들은 반도체칩을 장치하기 위한 적층 기판을 제공하는데 적합하고, 적어도 각각의 금속 또는 플라스틱 구조 필름들을 구비한 기판을 제조하는 방법 내에서 중간 제품들(intermediate products)이다.
반복 윤곽체들(recurrent contours)의 반복 단면들(recurrent cross-sections)은 상기 적층물로부터 시작하여 적층 스트립의 표면으로부터 만곡되며; 특히 반복 단면들은 텅(tongues) 또는 스페이서(spacers)로 만곡된다.
이상적으로는, 필름들은, 필름들의 중첩이 그 전체 폭을 통하여 겹쳐지지 않는 영역들을 얻는 것을 가능하게 하도록 구조화된다. 따라서 필름들은 부분 반복 영역(partly recurrent areas)에서 적층물의 전체 폭을 통하여 적층되지 않는다.
중요한 방법은, 적층 스트립의 필름이 비연결 윤곽체(non-connected contours)로 분할되는 것을 제공한다. 이것은 필름이 인터럽트된(interrupted) 이들 영역들에서 기판들에 대한 분리를 위해 스트립형 적층물들이 분리되는 것을 가능하게 한다.
바람직한 실시예들에서,
Figure 112008018399619-pct00001
적층 기판은 반도체칩을 위한 캐리어(carrier)이다;
Figure 112008018399619-pct00002
구조화된 금속 필름은 펀칭(punching)되거나 에칭(etching)된다;
Figure 112008018399619-pct00003
플라스틱 필름은 펀칭된다;
Figure 112008018399619-pct00004
플라스틱 필름은 섬유강화(fiber-reinforced), 특히 유리섬유강화(fiberglass-reinforced)된다.
Figure 112008018399619-pct00005
각각의 상이한 반복 윤곽선(recurrent contours)들은 대체할 수 있는 펀칭부분을 갖는 펀칭 장치에서 펀칭된다;
Figure 112008018399619-pct00006
이어지는 텅(tongue)들을 노출시키기 위해 금속 필름 내에서 자유 커팅(free cutting)이 제공된다;
Figure 112010085197926-pct00007
윤곽선은 금속 필름 내에서 자유 커팅(free cutting) 없이 이어지는 스페이서(spacer)들을 위해 펀칭된다;
Figure 112008018399619-pct00008
중첩된 필름들의 정렬을 위한 가이드 천공(guide perforation)들이 동일한 펀칭 공구로 금속 필름 및 플라스틱 필름에 펀칭된다;
Figure 112008018399619-pct00009
플라스틱 필름에서, 이어지는 텅들의 주위에 배치되는 영역 내에서 자유 커팅들이 펀칭된다;
Figure 112010085197926-pct00010
플라스틱 필름에서, 이어지는 스페이서들의 주위에 배치되는 영역 내에서 자유 커팅들이 펀칭된다;
Figure 112008018399619-pct00011
플라스틱 필름에서, 이어지는 기준 천공(reference perforations)들의 주위에 배치되는 영역 내에서 자유 커팅들이 펀칭된다;
Figure 112008018399619-pct00012
플라스틱 필름의 가장자리에 오목부(recesse)들이 펀칭된다;
Figure 112008018399619-pct00013
각각의 상이한 반복 윤곽선이 교체할 수 있는 펀칭 모듈(punching module)을 갖는 펀칭 장치에서 펀칭된다;
Figure 112008018399619-pct00014
필름들이 접착제에 의해서 스트립으로 적층된다;
Figure 112008018399619-pct00015
커팅들은 만곡된 단면들을 생성한다;
Figure 112008018399619-pct00016
2 개 또는 3 개의 필름들이, 그 필름들의 중첩으로 최소한 하나의 필름과 관련하여, 필름들의 전체 두께를 통해 겹쳐지지 않거나, 또는 최소한 하나의 필름이 부분 반복 영역(partly recurrent areas)에서 적층물의 전체 두께를 통해 적층되지 않는 영역을 얻는 것이 가능하도록, 구조화된다;
Figure 112008018399619-pct00017
2 개의 상이하게 구조화된 금속 필름들이 이와 다르게 구조화된 하나의 플라스틱 필름을 통해 서로 분리된다;
Figure 112008018399619-pct00018
스트립형 적층물은 두개의 플라스틱 구조 필름 사이의 금속 구조 필름으로 구성되며 상기 필름들은 서로 다른 반복 윤곽체를 갖는다;
Figure 112008018399619-pct00019
금속 필름이 두개의 동일하게 구조화된 플라스틱 필름들 사이에 배치된다;
Figure 112008018399619-pct00020
반복 윤곽체의 반복 단면이 적층물로부터 시작하여 적층 스트립의 표면으로부터 스트립형 텅으로 만곡된다;
Figure 112010085197926-pct00021
텅들은 스트립의 표면으로부터 수직으로 또는 거의 수직으로, 특히 80°와 100°사이로 만곡된다;
Figure 112008018399619-pct00022
금속 텅들은 플라스틱 필름의 자유 커팅부의 면을 통해 만곡된다;
Figure 112008018399619-pct00023
플라스틱 필름의 자유 커팅부와 금속 텅의 윤곽선들은 플라스틱 필름과 금속 필름을 적층하기 전에 형성된다;
Figure 112010085197926-pct00024
반복 윤곽선의 반복 단면은 이 적층물로부터 시작하여 적층 스트립의 표면으로부터 Z형태의 스페이서로 만곡된다;
Figure 112010085197926-pct00025
스페이서는 스트립의 표면으로부터 텅보다 더 높게 돌출된다;
Figure 112008018399619-pct00026
방법은 단계 A, B 및 C 중 최소한 2 개를 포함한다;
Figure 112008018399619-pct00027
방법은 3 개의 단계 A, B 및 C를 포함한다;
Figure 112008018399619-pct00028
단계 A, B 및 C의 순서에 따라서 행해진다;
Figure 112008018399619-pct00029
전체 폭을 통해 다른 필름과 겹쳐지지 않은 영역에서, 필름이 비연결 윤곽체(non-connected contours)로 분할된다;
Figure 112008018399619-pct00030
적층물 내에서 전적으로 금속 연결부를 통해서 적층물에 유지되는 모듈이 생성된다;
Figure 112008018399619-pct00031
필름이 중단된 이들 영역들에서, 기판에 대한 분리를 위한 스트립형 적층물이 분리된다;
Figure 112008018399619-pct00032
스트립형 적층물은 2 개의 구조화된 금속 필름과 금속 필름들 사이에 배치된 1 개의 구조화된 플라스틱 필름을 포함하며 상기 필름들은 각각 서로 다른 반복 패턴(recurrent patterns)을 갖는다.
본 발명에 따르면, 적층 전에 각각의 필름들의 텅을 위한 윤곽선과 자유 커팅부가 이미 설정되기 때문에 플라스틱 필름의 자유 커팅부의 면을 통해 금속 텅들의 만곡이 가능하다. 모듈의 유일하게 남아 있는 금속 연결부는, 고순도 적용을 위해 중요한, 분리 중의 모듈의 잔류물이 없는 분리를 가능하게 한다. 따라서, 분리시키는 동안 플라스틱-함유 연결부의 절단에 의해 발생하는 먼지를 방지할 것이다.
또한 이것은 다수의 텅들을 서로에 대해 배치하여 전자부품들을 수용하기 위한 지지부를 형성하는 것을 가능하게 한다. 텅들은 지지부의 벽들이다. 상기 텅들에 의해서, 지지부가 전자부품을 지지하는 소켓(socket)으로 디자인 될 수 있다. 이것으로 전자부품들을 위한 소켓을 구비한 모듈이 제조될 수 있다. 스트립 상에서도, 상기 모듈이 분리되기 전에 특히 고도의 정밀성으로 조립될 수 있다.
이하에서는 도면을 참조로 본 발명이 설명된다:
도 1은 펀칭된 금속 필름의 평면도를 도시하며;
도 2는 펀칭된 플라스틱 필름의 평면도를 도시하며;
도 3은 도 1에 따르는 금속 필름과 도 2에 따르는 플라스틱 필름으로부터의 적층물의 평면도를 도시하며;
도 4a는 위로 만곡된 텅들(curved-up tongues)과 위로 만곡된 스페이서들(curved-up spacers)을 구비한, 도 3으로부터의 적층물의 평면도를 도시하며;
도 4b는 도 4a로부터 여전히 연결되어 있는 모듈의 단면을 도시한다.
도 4c는 도 3으로부터의 적층물의 측면도를 도시하는데, 위로 만곡시킨 텅들과 스페이서들을 구비하고, 적층물의 표면으로부터 만곡된 텅들과 스페이서들을 도시한다.
도 4d는 위로 만곡된 텅들 및 스페이서들과 둥근 가이드 천공을 구비한 도 3으로부터의 적층물의 입체도를 도시한다.
도 5는 적층 스트립으로부터 적층 모듈의 분리를 도시한다.
다음은 도면들의 순서에 따라 제조 공정의 단계들을 설명한다.
도 1에 따른 금속 필름(20)의 제조를 위해서, 펀칭 장치에서 펀칭 시퀀스가 수행되며, 도 1에 따른 펀칭된 이미지(punched images)의 형태로 반복되는 윤곽체들(recurrent contours)(21, 22, 23, 24)을 제공한다. 유사하게, 도 1에 따른 금속 필름이 스페이서의 윤곽선이 없이 에칭에 의해 또한 구조화될 수 있다. 도 2에 따르면, 또 하나의 펀칭 공구에 의해서 펀칭된 이미지의 형태로 다른 윤곽체들(25, 26, 27, 28)이 유사하게 플라스틱 필름(19)에 펀칭된다. 도 1 및 도 2에 따른 필름들이 그들의 가이드 천공부인 윤곽체(22)에 의해 도 3 및 도 4c에 따른 금속/플라스틱 필름의 합성물인 적층물(6)로 적층된다. 금속 필름(20) 및 플라스틱 필름(19)의 윤곽체(21, 22, 23, 24, 25, 26, 27, 28)가 정확하게 끼워 맞춤되어 후속적으로 모듈(18)의 구조를 생산하는 구조체로 적층된다. 도 3에 따른 적층물(6)로부터, 플라스틱 연결부(10)가 텅이 되는 윤곽체(24)의 영역으로 분리된다. 그 이후 텅이 되는 윤곽체(24)가 위로 만곡된다. 위로 만곡된 텅(1)이 도 4a, 4b, 4c, 4d에 도시되어 있다. 도 4a, 4b, 4c, 4d에 따른 적층물은 전자부품과의 조립에 적합하고, 분리 지점(15, 16)에서 금속 연결부(5)를 절단함에 의해 도 5에 따른 개별적인 모듈들(18)로 분리될 수 있다.
도 1은 이어지는 만곡된 텅(1)의 주위의 윤곽체(23)으로서의 자유 커팅부를 도시한다. 자유 커팅부를 형성하는 윤곽체들(contours)(23) 사이에, -자유 커팅에 의해 생성된- 이어지는 모듈(18)의 섬형부(islands)와 금속 필름(20)의 외부 영역의 연결을 유지하는 연결부(5)가 제공된다. 스페이서의 윤곽체(21)는 스페이서(2)를 위한 펀칭되어 커팅된 윤곽체(21)이다. 윤곽체(22)는 펀칭된 가이드 천공부인 윤곽체(22)이다. 금속 필름(20)은 도 1에 따른 스페이서(2)의 영역에서 단지 절개된다. 이를 위해서, 정확한 핏팅으로 커팅부인 윤곽체(21)가 형성된 후에 스페이서(2)는 금속 필름의 표면으로 밀어내진다. 윤곽체(24)는 이어지는 만곡된 텅(1)을 한정한다.
도 2는 이어지는 텅 형태의 윤곽체(24), 스페이서(2), 기준 천공부(4) 및 펀칭된 가이드 천공이 되는 윤곽체(22)의 영역에서 자유 커팅부들인 윤곽체들(25, 26, 27, 28)로서의 플라스틱 필름(19) 내의 윤곽체들(25, 26, 27, 28)을 도시한다. 따라서 자유 커팅은 텅 형태인 윤곽체(24), 스페이서(2) 및 기준 천공부(4)를 노출시킨다. 또한 가장자리에서 오목부(recesses)인 윤곽체(28)가 펀칭된다. 윤곽체(25)는 금속 필름(20)으로의 기준 천공부(4)의 이어지는 펀칭을 위한 플라스틱 필름(19)에서의 자유 커팅부이다. 윤곽체(26)는 펀칭된 텅 형태의 윤곽체(24)를 텅(1)으로 이어지는 만곡을 가능하게 하는 플라스틱 필름(19)에서의 자유 커팅부이다. 자유 커팅부를 형성하는 윤곽체들(26) 사이에, 플라스틱 필름(19)의 외측 영역과 -자유 커팅부인 윤곽체(26)에 의해 형성된- 이어지는 모듈(18)의 섬형부(islands)와의 연결을 유지하는 연결부(10 및 11)가 제공된다. 윤곽체(26)와 유사하게, 윤곽체(27)는 자유 커팅면을 통해 스페이서의 추후 만곡을 가능하게 하는 자유 커팅부이다. 윤곽체(28)는, 이어지는 자유 커팅을 통한 이어지는 모듈의 분리를 위해, 윤곽체(26)에 따르는 자유 커팅부들을 갖는 자유 커팅부로 이용된다(도 4b).
도 3은 자유 커팅부인 윤곽체(26)로 인해 플라스틱 필름(19)으로 덮혀지지 않은 금속 연결부(5)를 도시한다. 금속 필름 및 플라스틱 필름의 가이드 천공부인 윤곽체(22)는 적층물(6)에서 정확한 맞춤으로 가이드 천공부(9)로 적층된다. 자유 커팅부인 윤곽체(23)로 인해서, 플라스틱 연결부(10 및 11)는 금속 필름 상에 적층되지 않는다.
도 3(및 도 4c)에 따라 필름(19 및 20)을 적층물(6)로 적층한 이후, 먼저 플라스틱 필름(19)의 연결부들(10 및 11)이 분리지점(14)에서 펀칭되고 그 이후 텅 형태의 윤곽체(24)와 스페이서인 윤곽체(21)가 적층물의 표면으로부터 만곡된다. 도 4a, 4b, 4c, 4d는 표면으로부터 만곡된 텅(1) 및 스페이서(2)를 도시한다. 자유 커팅부(3)는 자유 커팅인 윤곽체(26)의 한 부분인데 텅(1)이 플라스틱 필름(19)의 커팅 가장자리에 가깝게 핏팅되는 것을 방지한다. 이것은 본 발명에 따르는 텅의 만곡에 관하여 특히 바람직한 정밀성을 제공한다. 만곡 작업 이후에, 남아있는 적층물 연결부(13)는 자유 커팅된다. 따라서 모듈(18)은 플라스틱 적층의 관점에서 완성되며 금속 필름(20)을 통해서만, 실제적으로는 도 5에 도시한 바와 같이 분리 지점(15, 16 및 17)에서 금속 연결부(5)(도 4a 및 4d에 따른)를 통해서만 스트립 구조체에 여전히 지지된다. 도 5에 따른 캐리어 스트립(carrier strip)의 모듈은 자동 조립에 적합하다. 이 경우, 텅 형태의 윤곽체(24)를 텅(1)으로 및 스페이서가 되는 윤곽체(21)를 스페이서(2)로 만곡시킨 후 금속 필름에 펀칭되는 분리된 기준 천공부(4)들은 ±0.01mm 영역의 정확성으로 형성된다. 상기 기준 천공부(4)는 모듈(18)과 부품들의 정확한 조립을 가능하게 한다. 만곡된 텅(1)의 위치는 기준 천공부(4)에 의해 특히 정밀하게 한정된다. 이러한 장치는 전자부품과의 조립에 특히 적합하다. 금속 필름의 기부(base)를 통한 공지된 접촉(contact)뿐만 아니라 본 발명에 따른 텅을 구비한 실시예는 텅(1)에 의한 접촉 또한 가능하게 한다.
금속 필름의 기부 표면을 통한 접촉뿐만 아니라 측면을 통한 접촉을 또한 가능하게 하는 본 발명에 따른 가능성은 새로운 장착 및 조립 가능성 그리고 새로운 디자인의 전자부품들의 적용 가능성을 열어 준다. 또한, 텅(1)은 기계적 응력에 대한 보호뿐만 아니라 기계적 고정을 가능하게 한다. 이 경우, 보호는, 예를 들어 장착된 부품들 주위의 사출-성형과 같은 추가적인 제조 방법을 위해서뿐만 아니라 최종 적용에도 제공된다. 텅(1)의 지지 기능은 전자부품들에 한정되지 않는다.
부품과의 조립 이후에, 금속 필름(20) 내에 유지되고 있는 모듈(18)이 분리된다. 분리(isolation)는, 분리 지점(15, 16 및 17)에서 남아 있는 금속 연결부를 자유 커팅함에 의해 제공되며 이 단계에서 적층물이 커팅되지 않으며, 상기 공정 단계는 크린룸 상태(clean room conditions)에서 수행될 수 있다.
본 발명은 전자 부품의 장착을 위한 적층 기판에 이용될 수 있다.
[도면 부호의 설명]
1 (만곡된) 텅(curved tongues)
2 (만곡된) 스페이서(curved spacers)
3 (텅의 만곡 영역 내의 금속 필름의) 자유 커팅부(free cutting)
4 (만곡 이후 펀칭되는) 기준 천공부(reference perforation punched after curving)
5 (모듈의) 연결부
8 적층 기판
9 가이드 천공부 (정확한 핏팅으로 적층된)
10 (플라스틱 필름의) 연결부
11 (플라스틱 필름의) 연결부
13 적층물 연결부
14 (플라스틱 연결부의) 분리 지점
15 분리 지점
16 분리 지점
17 분리 지점
18 모듈
19 플라스틱 필름
20 금속 필름
21 (스페이서의) 윤곽체(contour of spacers)
22 (가이드 천공부인) 윤곽체
23 (만곡될 텅 주위의 금속 필름 내에서의 자유 커팅부인) 윤곽체
24 (텅 형태의) 윤곽체 (펀칭된/평평한)
25 (기준 천공의 이어지는 펀칭을 위한 플라스틱 필름에서의 자유 커팅부인) 윤곽체
26 (텅의 이어지는 만곡을 위한 플라스틱 필름에서의 자유 커팅부인) 윤곽체
27 (스페이서의 이어지는 만곡을 위한 플라스틱 필름에서의 자유 커팅부인) 윤곽체
28 (모듈의 이어지는 분리를 위한 플라스틱 필름에서의 자유 커팅부인) 윤곽체

Claims (22)

  1. 반도체 칩을 장착하기 위한 적층 기판을 제조하는 방법으로서,
    - 반복되는 윤곽체(recurrent contour)를 포함하는 금속 필름을 제공하고,
    - 다른 윤곽체를 포함하는 플라스틱 필름을 제공하며,
    - 상이하며 반복되는 윤곽체들을 각각 구비한 금속 필름 및 플라스틱 필름을 후속 모듈의 구조를 생성하는 적층 기판에 적층시키고,
    - 상기 적층에 이어서 천공 작업 또는 커팅 작업이 행해지는 적층 기판 제조 방법에 있어서,
    적층 기판의 표면 외부로 반복 세그먼트를 굽히고,
    - 적층 기판의 전체 폭을 통해서 금속 필름 상에 플라스틱 필름의 중첩 없는 영역이 얻어지고,
    - 모듈이 단지 금속 필름의 금속 연결부를 통해 적층 기판에 유지되며,
    - 금속 연결부가 상기 중첩 없는 영역에 배치되도록,
    천공 작업 또는 커팅 작업이 행해지는 것을 특징으로 하는 적층 기판 제조 방법.
  2. 삭제
  3. 삭제
  4. 삭제
  5. 삭제
  6. 삭제
  7. 제1항에 있어서,
    반복 세그먼트를 텅(tongue)(1)으로 만곡시키는 것을 특징으로 하는 적층 기판 제조 방법.
  8. 제1항 또는 제7항에 있어서,
    반복 세그먼트를 스페이서(2)로 만곡시키는 것을 특징으로 하는 적층 기판 제조 방법.
  9. 제1항 또는 제7항에 있어서,
    금속 필름(20) 내에 기준 천공부(4)를 천공시키는 것을 특징으로 하는 적층 기판 제조 방법.
  10. 제1항 또는 제7항에 있어서,
    최소한 하나의 금속 필름(20)이 스트립 구조를 유지시키는 상태에서, 최소한 하나의 첫번째 플라스틱 필름(19)의 첫번째 분리가 상호 분리된 모듈(18)들에서 수행되는 것을 특징으로 하는 적층 기판 제조 방법.
  11. 제7항에 있어서,
    텅(1)을 자유 커팅부인 윤곽체(26)의 평면을 통해 만곡시키는 것을 특징으로 하는 적층 기판 제조 방법.
  12. 제7항 또는 제11항에 있어서,
    텅(1)을 형성하는 반복 세그먼트를 플라스틱 필름(19)과의 적층 전에 금속 필름(20)을 구조화함으로써 제공하는 것을 특징으로 하는 적층 기판 제조 방법.
  13. 제1항 또는 제7항에 있어서,
    플라스틱 필름의 자유 커팅부인 윤곽체(26)를 플라스틱 필름(19)과 금속 필름(20)과의 적층 전에 플라스틱 필름(19)을 구조화함으로써 제공하는 것을 특징으로 하는 적층 기판 제조 방법.
  14. 삭제
  15. 제1항 또는 제7항에 따른 적층 기판 제조 방법에 의해 형성되는 적어도 각각의 금속 필름(20) 및 플라스틱 필름(19)으로 형성되는 스트립형 적층 기판으로서, 상기 필름들은 각각의 상이한 반복 윤곽체들을 구비하는 스트립형 적층 기판에 있어서,
    적층 기판은 오로지 금속 연결부(5)에 의해 적층 기판에서 유지되는 모듈(18)을 포함하는 것을 특징으로 하는 스트립형 적층 기판.
  16. 삭제
  17. 삭제
  18. 삭제
  19. 삭제
  20. 삭제
  21. 삭제
  22. 삭제
KR1020087006187A 2005-09-14 2006-09-08 전자부품 장착을 위한 적층 기판 KR101161047B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
DE102005044001.0 2005-09-14
DE102005044001A DE102005044001B3 (de) 2005-09-14 2005-09-14 Laminiertes Substrat für die Montage von elektronischen Bauteilen
PCT/EP2006/008783 WO2007031241A1 (de) 2005-09-14 2006-09-08 Laminiertes substrat für die montage von elektronischen bauteilen

Publications (2)

Publication Number Publication Date
KR20080045199A KR20080045199A (ko) 2008-05-22
KR101161047B1 true KR101161047B1 (ko) 2012-07-09

Family

ID=37533221

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020087006187A KR101161047B1 (ko) 2005-09-14 2006-09-08 전자부품 장착을 위한 적층 기판

Country Status (11)

Country Link
US (1) US8153232B2 (ko)
EP (1) EP1925192B1 (ko)
JP (1) JP5339908B2 (ko)
KR (1) KR101161047B1 (ko)
CN (1) CN101263750B (ko)
AT (1) ATE555642T1 (ko)
CA (1) CA2622581C (ko)
DE (1) DE102005044001B3 (ko)
MY (1) MY157279A (ko)
PT (1) PT1925192E (ko)
WO (1) WO2007031241A1 (ko)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102007015817B4 (de) 2007-03-30 2011-11-10 W.C. Heraeus Gmbh Systemträgerband für elektronische Bauteile
DE102011010984B4 (de) * 2011-02-10 2012-12-27 Heraeus Materials Technology Gmbh & Co. Kg Verfahren zum partiellen Laminieren von flexiblen Substraten
DE102011110799A1 (de) 2011-08-22 2013-02-28 Heraeus Materials Technology Gmbh & Co. Kg Substrat für den Aufbau elektronischer Elemente
DE102012103583B4 (de) 2012-02-29 2017-06-22 Heraeus Deutschland GmbH & Co. KG Substrat mit vergrößerter Chipinsel und Verfahren zu dessen Herstellung
DE202012100694U1 (de) 2012-02-29 2012-03-30 Heraeus Materials Technology Gmbh & Co. Kg Substrat mit vergrößerter Chipinsel

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS4919023B1 (ko) * 1970-01-02 1974-05-14
GB1339660A (en) * 1971-11-20 1973-12-05 Ferranti Ltd Supports for semiconductor devices
DE3017320C2 (de) * 1980-05-06 1982-05-27 Siemens AG, 1000 Berlin und 8000 München Verfahren zur Herstellung einer Durchkontaktierung zwischen Metallschichten
US4549247A (en) * 1980-11-21 1985-10-22 Gao Gesellschaft Fur Automation Und Organisation Mbh Carrier element for IC-modules
DE3123198C2 (de) * 1980-12-08 1993-10-07 Gao Ges Automation Org Trägerelemente für einen IC-Baustein
JPS58501875A (ja) * 1981-11-06 1983-11-04 インダストリアル　オ−トメイシヨン　コ−ポレイシヨン 切欠き頚部検査装置
DE3306120A1 (de) * 1983-02-19 1984-08-23 Gotthard 1000 Berlin Schulte-Tigges Fertigungsverfahren fuer elektrische schaltungen
FR2616995A1 (fr) * 1987-06-22 1988-12-23 Ebauchesfabrik Eta Ag Procede de fabrication de modules electroniques
JPH04137542A (ja) * 1990-08-09 1992-05-12 Nec Corp テープキャリア
JPH04179135A (ja) * 1990-11-08 1992-06-25 Matsushita Electron Corp 半導体装置の製造方法およびそれに用いるテープキャリヤー
JPH04337644A (ja) * 1991-05-15 1992-11-25 Matsushita Electric Works Ltd Ｔａｂ用バンプ接点の形成方法
DE4340996C1 (de) * 1993-12-02 1995-03-02 Heraeus Gmbh W C Verfahren und Vorrichtung zur Herstellung eines Folienverbundes
DE19521022C2 (de) * 1995-06-13 1997-04-10 Heraeus Gmbh W C Verfahren zur Herstellung eines Schichtverbundes
DE19635732A1 (de) * 1996-09-03 1998-03-05 Siemens Ag Trägerelement für einen Halbleiterchip
DE19852832C2 (de) * 1998-11-17 2001-11-29 Heraeus Gmbh W C Verfahren zur Herstellung eines Metall-Kunststoff-Laminats
US6537646B2 (en) * 2001-06-08 2003-03-25 David L. Haygood Upholstery fabric tack strips and methods of making same
EP1334820A3 (de) * 2002-02-07 2005-04-13 W.C. Heraeus GmbH Pressestempel für eine Laminierpresse und Verwendung

Also Published As

Publication number Publication date
KR20080045199A (ko) 2008-05-22
CN101263750B (zh) 2012-06-27
US20080220202A1 (en) 2008-09-11
EP1925192B1 (de) 2012-04-25
CN101263750A (zh) 2008-09-10
ATE555642T1 (de) 2012-05-15
JP2009508343A (ja) 2009-02-26
CA2622581A1 (en) 2007-03-22
US8153232B2 (en) 2012-04-10
CA2622581C (en) 2011-11-22
WO2007031241A1 (de) 2007-03-22
MY157279A (en) 2016-05-31
DE102005044001B3 (de) 2007-04-12
EP1925192A1 (de) 2008-05-28
PT1925192E (pt) 2012-07-02
JP5339908B2 (ja) 2013-11-13

Similar Documents

Publication Publication Date Title
KR101161047B1 (ko) 전자부품 장착을 위한 적층 기판
US7649143B2 (en) Wired-circuit-board assembly sheet
CN1321549C (zh) 可挠性印刷电路板
CN109337600B (zh) 胶面局部无胶的单面胶及其生产方法
JP4472582B2 (ja) 可撓性回路基板の実装処理方法
KR20090082971A (ko) 연성회로기판 고정용 지그
JP4394432B2 (ja) 配線回路基板保持シートの製造方法
TWI445472B (zh) A replacement circuit board replacement method for a collective substrate and a collective substrate
KR20090065622A (ko) 코어리스 기판 가공을 위한 캐리어 제작 방법 및 이를이용한 코어리스 기판
JP4361325B2 (ja) 実装基板の製造方法、電子部品の実装方法、実装済基板の検査方法、実装済基板の分割方法、補強用基板および積層基板
CN109696767B (zh) 带有增大的显示区域的显示小块
JPH054536U (ja) 補強板付可撓性回路基板
JP2009295807A (ja) 配線基板の製造方法およびチップトレイ
WO2021205891A1 (ja) リードフレームの製造方法、リードフレームおよび電源装置
JP2009043449A (ja) フラット配線用中間導体の製法及びフラット配線の製法
CN117715311A (zh) 耳机电路板的制作方法及耳机电路板
JP3735389B2 (ja) 弾性表面波素子の製造方法
KR20180127711A (ko) 어레이기판 pcb 쪽접합방법
JP5634555B2 (ja) 燒結フェライトシート積層体
JP2014076528A (ja) 電子部品の製造方法
JP2004186290A (ja) 積層セラミック電子部品の製造方法
JP2006032789A (ja) セラミック基板の製造方法及びセラミックパッケージの製造方法
EP2242098A1 (en) Single side rail substrate
EP1574733A1 (en) Method of manufacturing friction plate for wet clutch
JP2002018617A (ja) 配線基板の製造方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee