JPH04179135A - 半導体装置の製造方法およびそれに用いるテープキャリヤー - Google Patents
半導体装置の製造方法およびそれに用いるテープキャリヤーInfo
- Publication number
- JPH04179135A JPH04179135A JP2304347A JP30434790A JPH04179135A JP H04179135 A JPH04179135 A JP H04179135A JP 2304347 A JP2304347 A JP 2304347A JP 30434790 A JP30434790 A JP 30434790A JP H04179135 A JPH04179135 A JP H04179135A
- Authority
- JP
- Japan
- Prior art keywords
- tape carrier
- pads
- lead
- conductor lead
- parts
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 47
- 238000004519 manufacturing process Methods 0.000 title claims description 21
- 238000000034 method Methods 0.000 claims abstract description 19
- 239000004020 conductor Substances 0.000 claims description 26
- 239000011248 coating agent Substances 0.000 claims description 2
- 238000000576 coating method Methods 0.000 claims description 2
- 229910000679 solder Inorganic materials 0.000 claims 2
- 229920001721 polyimide Polymers 0.000 abstract description 9
- 238000010438 heat treatment Methods 0.000 abstract description 2
- 238000005452 bending Methods 0.000 abstract 2
- 229910000838 Al alloy Inorganic materials 0.000 abstract 1
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 5
- 239000011889 copper foil Substances 0.000 description 5
- 238000007796 conventional method Methods 0.000 description 4
- 239000002184 metal Substances 0.000 description 3
- 229910052751 metal Inorganic materials 0.000 description 3
- 230000004888 barrier function Effects 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000005530 etching Methods 0.000 description 2
- 238000007747 plating Methods 0.000 description 2
- 239000011347 resin Substances 0.000 description 2
- 229920005989 resin Polymers 0.000 description 2
- 238000007789 sealing Methods 0.000 description 2
- 238000012360 testing method Methods 0.000 description 2
- 239000000956 alloy Substances 0.000 description 1
- 229910045601 alloy Inorganic materials 0.000 description 1
- 239000003795 chemical substances by application Substances 0.000 description 1
- 230000002265 prevention Effects 0.000 description 1
- 239000004094 surface-active agent Substances 0.000 description 1
- 238000007740 vapor deposition Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/50—Tape automated bonding [TAB] connectors, i.e. film carriers; Manufacturing methods related thereto
Landscapes
- Wire Bonding (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
産業上の利用分野
本発明は、テープキャリヤ一方式による半導体装置の製
造方法およびそれに用いるテープモヤリヤーに関する。
造方法およびそれに用いるテープモヤリヤーに関する。
従来の技術 ′
近年、半導体装置は、軽薄短小成いは多ピン化の要望に
合せ、通称ＴＡＢと称ぜられるテープキャリヤ一方式に
よる製造方法が注目をあびてきた。
合せ、通称ＴＡＢと称ぜられるテープキャリヤ一方式に
よる製造方法が注目をあびてきた。
従来のＴ Ａ Ｉ３方式による半導体装置の製造方法お
よびそれに用いる一ア°−ブキャリャーを図面を参照し
ながら説明する。
よびそれに用いる一ア°−ブキャリャーを図面を参照し
ながら説明する。
第２図はテープキャリヤーの構造を示す断面図である。
第２図において、１はテープキャリヤー、２．３．４は
それぞれテープキャリヤー１を構成するポリイミドフィ
ルム、デバイスホールおよびインナーリードである。
それぞれテープキャリヤー１を構成するポリイミドフィ
ルム、デバイスホールおよびインナーリードである。
テープキャリヤー１は、幅３５ ｍｍ 、厚さ］、 ２
５ ａ ｍの絶縁テープであるポリイミドフィルム２に
位置決めと送り用の開口部であるデバイスホール３およ
び、変形防１１−．等の］］的の穴が設けられており、
その−に面に厚み３５μｍの銅箔を張り合せ、そのＭＦ
Ｍの一部でデバイスポール３に突き出した半導体素子に
合せたインナーリード４、外部接続用のアウターリード
等をエツチングにより形成したのち、銅箔（導体リード
）表面にＳ ｎ等のメツキがほどこされる。
５ ａ ｍの絶縁テープであるポリイミドフィルム２に
位置決めと送り用の開口部であるデバイスホール３およ
び、変形防１１−．等の］］的の穴が設けられており、
その−に面に厚み３５μｍの銅箔を張り合せ、そのＭＦ
Ｍの一部でデバイスポール３に突き出した半導体素子に
合せたインナーリード４、外部接続用のアウターリード
等をエツチングにより形成したのち、銅箔（導体リード
）表面にＳ ｎ等のメツキがほどこされる。
第３図は従来の半導体装置の製造方法を示す断面図であ
る。第３図において、１はテープキャリヤー、６は半導
体素子、７はボンディングパット、８はバリヤメタル、
９はバンプである。
る。第３図において、１はテープキャリヤー、６は半導
体素子、７はボンディングパット、８はバリヤメタル、
９はバンプである。
半導体素子６は、ボンディングバット７上にＴＩ等のバ
リヤメタル８を介して選択的にＡ Ｌｌメツ・（・がな
され、高さ２０μｍ程度のバンプ９が形成されたもので
ある。
リヤメタル８を介して選択的にＡ Ｌｌメツ・（・がな
され、高さ２０μｍ程度のバンプ９が形成されたもので
ある。
半導体装置の製造方法はテープキャリヤ−１とハンプ形
成済の半導体素子６との組立は、テープキャリヤー１の
インナーリード４と、ハシブイ１半導体素子６のバンプ
９とを位置合ゼしく第３図ａ）、加熱、加圧し、インナ
ーリード４とハンプ９のボンディングを行うものである
（第３図ｂ）。
成済の半導体素子６との組立は、テープキャリヤー１の
インナーリード４と、ハシブイ１半導体素子６のバンプ
９とを位置合ゼしく第３図ａ）、加熱、加圧し、インナ
ーリード４とハンプ９のボンディングを行うものである
（第３図ｂ）。
ボンディング組立が行われた半導体装置は、電気的特性
検査、樹脂封止等の工程を経て半導体装置として完成さ
れる。
検査、樹脂封止等の工程を経て半導体装置として完成さ
れる。
発明が解決しようとする課題
しかし、前記したごとき従来のＴＡＢ方式による半導体
装置の製造方法では、半導体素子６のボンディングパッ
ド７上にＡｕ八へブ９の形成のために、ウェハー状態で
の゛１６導体素子６にＴ ｉ ”ｄの蒸着、レジスト塗
布、マスク合せ露光、Ａｕメツキ、Ｔｉの選択的エツチ
ング等、超精密でかつ複雑な工程を必要とするため大幅
なコスト高となると共に、特別な設備を必要とするため
、容易にＴＡＩ３方式による組立を行うことができない
という問題点があった。
装置の製造方法では、半導体素子６のボンディングパッ
ド７上にＡｕ八へブ９の形成のために、ウェハー状態で
の゛１６導体素子６にＴ ｉ ”ｄの蒸着、レジスト塗
布、マスク合せ露光、Ａｕメツキ、Ｔｉの選択的エツチ
ング等、超精密でかつ複雑な工程を必要とするため大幅
なコスト高となると共に、特別な設備を必要とするため
、容易にＴＡＩ３方式による組立を行うことができない
という問題点があった。
本発明はハンプを１１３成しないＴ Ａ ｒ３−、／ｊ
Ｅｆｔ、による半導体装置の製造方法およびそれに用い
るテープキャリヤーを提供することを目的とする。
Ｅｆｔ、による半導体装置の製造方法およびそれに用い
るテープキャリヤーを提供することを目的とする。
課題を解決するだめの手段
この目的を達成するために本発明の半導体装置の製造方
法はパターン化された導体リードと、前記導体リードを
貼り合せた絶縁テープと、前記絶縁−ア゛−プの開口部
に突出した導体リードを折り曲げ、さらに前記導体リー
ドの先端部と半導体素子のボンディングパット位置に合
ぜ、かつ前記ボンディングパッド寸法より小さな寸法で
、前記絶縁テープに（Ｊは平行に再度折り曲げたテープ
キャリヤーの前記導体リードの前記先端部と、前記半導
体素子の前記ボンディングパッドを接合するものである
。また、半導体装置の製造方法に用いるテープキャリヤ
ーは、パターン化された導体り−−５＝ ドと、前記導体リードき貼り合せた絶縁テープと、前記
絶縁テープの開［］部に突出した前記導体リードを折り
曲げ、さらに前記導体リードの先端部を前記絶縁テープ
（こばば平行に再度折り曲げたちのである、 作用 絶縁テープ−１−の導体リードの先端部を、半導体素子
のボンディングパット寸法より小さく折り曲げ、個々の
ボンディングパッドに直接ボンディングを行うことがで
きる。
法はパターン化された導体リードと、前記導体リードを
貼り合せた絶縁テープと、前記絶縁−ア゛−プの開口部
に突出した導体リードを折り曲げ、さらに前記導体リー
ドの先端部と半導体素子のボンディングパット位置に合
ぜ、かつ前記ボンディングパッド寸法より小さな寸法で
、前記絶縁テープに（Ｊは平行に再度折り曲げたテープ
キャリヤーの前記導体リードの前記先端部と、前記半導
体素子の前記ボンディングパッドを接合するものである
。また、半導体装置の製造方法に用いるテープキャリヤ
ーは、パターン化された導体り−−５＝ ドと、前記導体リードき貼り合せた絶縁テープと、前記
絶縁テープの開［］部に突出した前記導体リードを折り
曲げ、さらに前記導体リードの先端部を前記絶縁テープ
（こばば平行に再度折り曲げたちのである、 作用 絶縁テープ−１−の導体リードの先端部を、半導体素子
のボンディングパット寸法より小さく折り曲げ、個々の
ボンディングパッドに直接ボンディングを行うことがで
きる。
実施例
以下、本発明にかかる一実施例について、図面を参照し
ながら説明ずろ。
ながら説明ずろ。
第１図は本発明の−・実施例である半導体装置の製造方
法を示す工程断面図である。
法を示す工程断面図である。
第１図において、１１はフーーブ１：ヤリ・−１−５Ｉ
２は絶縁テープであるポリイミドフィルム、１３はポリ
イミドフィルムＩ２の開口部であるデバイスホール、１
４はパターン化された導体リードであるインナーリード
、１５はインナーリード１４−のリード先端部、１６は
半導体素子、１７は半導体素子１６のボンディングパッ
トである。
２は絶縁テープであるポリイミドフィルム、１３はポリ
イミドフィルムＩ２の開口部であるデバイスホール、１
４はパターン化された導体リードであるインナーリード
、１５はインナーリード１４−のリード先端部、１６は
半導体素子、１７は半導体素子１６のボンディングパッ
トである。
第１図ａはテープキャリヤーの断面図であり、デーブー
１−ヤリャー１１は、幅３５ｍ１η、厚み１２５μｍの
ポリイミドフィルム１２に、デバイスホール１３および
、位置決め、送り用等の目的の穴が設けられ、その十面
に厚み３５μｍの導体である銅箔を張り合せ、銅箔を所
定の回路パターンにエツチングにより形成し、ルＩＭ回
路には、ｌ＼［１メツ１゛がほどこされて成っている。
１−ヤリャー１１は、幅３５ｍ１η、厚み１２５μｍの
ポリイミドフィルム１２に、デバイスホール１３および
、位置決め、送り用等の目的の穴が設けられ、その十面
に厚み３５μｍの導体である銅箔を張り合せ、銅箔を所
定の回路パターンにエツチングにより形成し、ルＩＭ回
路には、ｌ＼［１メツ１゛がほどこされて成っている。
銅箔回路でデバイスホール１３内に突出して形成された
インナーリード１４は、デバイスポール１３の内部に折
り曲げられ、さらにリード先端部１５は、ポリイミドフ
ィルム１２にほぼ平行に再度折り曲げられている。
インナーリード１４は、デバイスポール１３の内部に折
り曲げられ、さらにリード先端部１５は、ポリイミドフ
ィルム１２にほぼ平行に再度折り曲げられている。
本発明の゛１−導体装置の製造方法では、テープキャリ
ヤー１１のインナーリード１４のリード先端部１５が半
導体素子１６のボンディングパット１７の位置に合ぜ、
ボンディングパット１７寸法より小さな寸法で、ポリイ
ミドフィルム１２に平行に折り曲げられている（第１図
ａ）。
ヤー１１のインナーリード１４のリード先端部１５が半
導体素子１６のボンディングパット１７の位置に合ぜ、
ボンディングパット１７寸法より小さな寸法で、ポリイ
ミドフィルム１２に平行に折り曲げられている（第１図
ａ）。
半導体素子１０は、通常の半導体素子製造ブ［コ１セス
て製作され、ボンディングパット１７もＡｔ２で形成さ
れ、特別なバンプ等は形成されていない。
て製作され、ボンディングパット１７もＡｔ２で形成さ
れ、特別なバンプ等は形成されていない。
次に、前記半導体装Ｆｌ（３のボンディングパッド１７
に、テープキャリヤー１１のリード先端部１５を位置合
ゼしく第１図り）、加熱、加圧して接合するものである
（第４図Ｃ）。この製造に使用する装置は、通常の半導
体装置の製造に用いられるワイヤーボンド装置に概要は
類以した装置′である。半導体素子１６は温度略３００
℃の熱板」二に載置し加熱されている。そしてテープキ
ャリヤー１１の各々のリード先端部１５は、先端面形状
が、折り曲げられたリード先端部１５とほぼ同様なボン
ディングツールにて略］００ｇ＋・にて加圧され、超音
波振動を加えられ、半導体素子１６のボンディングパッ
ト１７との間でＡ ｌｌ −Ａ Ｑ、の合金を形成し接
合される。
に、テープキャリヤー１１のリード先端部１５を位置合
ゼしく第１図り）、加熱、加圧して接合するものである
（第４図Ｃ）。この製造に使用する装置は、通常の半導
体装置の製造に用いられるワイヤーボンド装置に概要は
類以した装置′である。半導体素子１６は温度略３００
℃の熱板」二に載置し加熱されている。そしてテープキ
ャリヤー１１の各々のリード先端部１５は、先端面形状
が、折り曲げられたリード先端部１５とほぼ同様なボン
ディングツールにて略］００ｇ＋・にて加圧され、超音
波振動を加えられ、半導体素子１６のボンディングパッ
ト１７との間でＡ ｌｌ −Ａ Ｑ、の合金を形成し接
合される。
この接合は、各リード先端部１５とボンディングパッド
１７を順次または同時に行う。
１７を順次または同時に行う。
ボンディング完了後は、従来のＴＡＢ方式と同様に電気
的特性検査、樹脂封止工程等を経て、半導体装置として
完成される。
的特性検査、樹脂封止工程等を経て、半導体装置として
完成される。
なお、テープキャリヤ−１１のインナーリード１４の折
り曲げる方向は開口部」二方向でもよい。
り曲げる方向は開口部」二方向でもよい。
その場合、半導体素子１６はインナーリード１４の面と
対向層る方向で接合される。
対向層る方向で接合される。
発明の効果
本発明の半導体装置の製造方法およびそれに用いるテー
プキャリヤーでは、前記したごと（テープキャリヤーの
リード先端部の折り曲げ部を、半導体素子のボンディン
グパッドに面接ボンディングするため、従来のように半
導体素子のボンディングパッド上に特別のバンプを形成
する工程、設備を必要とせず、作業能率を向上させ、コ
ストを低下させると共に特別な設備を要することなく容
易にＴＡＢ方式による半導体装置の製造を行うことがで
きる効果がある。
プキャリヤーでは、前記したごと（テープキャリヤーの
リード先端部の折り曲げ部を、半導体素子のボンディン
グパッドに面接ボンディングするため、従来のように半
導体素子のボンディングパッド上に特別のバンプを形成
する工程、設備を必要とせず、作業能率を向上させ、コ
ストを低下させると共に特別な設備を要することなく容
易にＴＡＢ方式による半導体装置の製造を行うことがで
きる効果がある。
第１図は本発明の一実施例による半導体装置の−〇
− 製造方法を示す概略断面図、第２図は従来のテープキャ
リヤーの断面図、第３図は従来の半導体装置の製造方法
を示す概略断面図である。 １．１１・・・・・・テープキャリヤー、２，１２・・
・・・・ポリイミドフィルム、３，１３・・・・・デバ
イスポール、４，１４・・・・・・インナーリード、６
，１６・・・・・・半導体素子、７，１７・・・・・・
ボンディングパット、９・・・・・・バンプ、１５・・
・・・・リ−１・先端部。 代理人の氏名 弁理士小鍜治明 ほか２名−１０＝
− 製造方法を示す概略断面図、第２図は従来のテープキャ
リヤーの断面図、第３図は従来の半導体装置の製造方法
を示す概略断面図である。 １．１１・・・・・・テープキャリヤー、２，１２・・
・・・・ポリイミドフィルム、３，１３・・・・・デバ
イスポール、４，１４・・・・・・インナーリード、６
，１６・・・・・・半導体素子、７，１７・・・・・・
ボンディングパット、９・・・・・・バンプ、１５・・
・・・・リ−１・先端部。 代理人の氏名 弁理士小鍜治明 ほか２名−１０＝
Claims (4)
- （１）パターン化された導体リードと、前記導体リード
を貼り合せた絶縁テープと、前記絶縁テープの開口部に
突出した導体リードを折り曲げ、さらに前記導体リード
の先端部を半導体素子のボンディングパッド位置に合せ
、かつ前記ボンディングパッドの大きさより小なる寸法
で、前記絶縁テープにほぼ平行に再度折り曲げたテープ
キャリヤーの前記導体リードの前記先端部と、前記半導
体素子の前記ボンディングパッドを接合することを特徴
とする半導体装置の製造方法。 - （２）テープキャリヤーの少なくとも導体リードの先端
部にＳｎ、Ａｕ、Ａｌまたは、半田被覆をほどこしたこ
とを特徴とする請求項１記載の半導体装置の製造方法。 - （３）パターン化された導体リードと、前記導体リード
を貼り合せた絶縁テープと、前記絶縁テープの開口部に
突出した前記導体リードを折り曲げ、さらに前記導体リ
ードの先端部を前記絶縁テープにほぼ平行に再度折り曲
げたことを特徴とするテープキャリヤー。 - （４）少なくとも導体リードの先端部にＳｎ、Ａｕ、Ａ
ｌまたは、半田被覆をほどこしたことを特徴とする請求
項３記載のテープキャリヤー。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2304347A JPH04179135A (ja) | 1990-11-08 | 1990-11-08 | 半導体装置の製造方法およびそれに用いるテープキャリヤー |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2304347A JPH04179135A (ja) | 1990-11-08 | 1990-11-08 | 半導体装置の製造方法およびそれに用いるテープキャリヤー |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH04179135A true JPH04179135A (ja) | 1992-06-25 |
Family
ID=17931921
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2304347A Pending JPH04179135A (ja) | 1990-11-08 | 1990-11-08 | 半導体装置の製造方法およびそれに用いるテープキャリヤー |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH04179135A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5341027A (en) * | 1991-11-14 | 1994-08-23 | Samsung Electronics Co., Ltd. | Semiconductor chip having notches formed in peripheral edges thereof |
| US5463242A (en) * | 1994-05-03 | 1995-10-31 | General Electric Company | Thin film circuits with high density connector |
| JP2009508343A (ja) * | 2005-09-14 | 2009-02-26 | ヴェー ツェー ヘレーウス ゲゼルシャフト ミット ベシュレンクテル ハフツング | 半導体チップ用の基板の製造のための方法 |
-
1990
- 1990-11-08 JP JP2304347A patent/JPH04179135A/ja active Pending
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5341027A (en) * | 1991-11-14 | 1994-08-23 | Samsung Electronics Co., Ltd. | Semiconductor chip having notches formed in peripheral edges thereof |
| US5463242A (en) * | 1994-05-03 | 1995-10-31 | General Electric Company | Thin film circuits with high density connector |
| US5489551A (en) * | 1994-05-03 | 1996-02-06 | General Electric Company | Method of fabricating thin film circuits with high density circuit interconnects by pyrolosis of an adhesive |
| JP2009508343A (ja) * | 2005-09-14 | 2009-02-26 | ヴェー ツェー ヘレーウス ゲゼルシャフト ミット ベシュレンクテル ハフツング | 半導体チップ用の基板の製造のための方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH09148479A (ja) | 樹脂封止型半導体装置及びその製造方法 | |
| JP3360669B2 (ja) | 半導体パッケージ素子、３次元半導体装置及びこれらの製造方法 | |
| JP2910397B2 (ja) | 半田接続方法 | |
| KR19990062594A (ko) | 테이프 캐리어 및 그 제조 방법 | |
| JPH04179135A (ja) | 半導体装置の製造方法およびそれに用いるテープキャリヤー | |
| JPH0831879A (ja) | 半導体装置とｔａｂテープ及びそれぞれの製造方法 | |
| JPH09306949A (ja) | 複合バンプへのテープ自動化結合方法 | |
| JPS60130132A (ja) | 半導体装置の製造方法 | |
| JPH0236556A (ja) | ピングリッドアレイおよび半導体素子塔載方法 | |
| JPH06252334A (ja) | 半導体装置 | |
| JPH03283646A (ja) | 半導体装置 | |
| WO2017066896A1 (zh) | 芯片正背面之间的电性连接结构及其制造方法 | |
| JP4006900B2 (ja) | 基板及びその接続構造並びに基板の製造方法 | |
| JP2785441B2 (ja) | 半導体装置とその製造方法 | |
| JP2600898B2 (ja) | 薄型パッケージ装置 | |
| JP2609709B2 (ja) | 半導体チップの実装方法 | |
| JP2748759B2 (ja) | フィルムキャリアテープの製造方法 | |
| JP3445687B2 (ja) | 半導体チップの実装方法 | |
| JP3550946B2 (ja) | Ｔａｂ型半導体装置 | |
| JP3434918B2 (ja) | 半導体装置 | |
| JPH0714966A (ja) | 多端子複合リードフレームとその製造方法 | |
| JPH0332040A (ja) | Ｌｓｉベアチップ実装方法及びその方法を用いた電子回路 | |
| JPH05129514A (ja) | リードフレームおよびその製造方法 | |
| JPH0496263A (ja) | 半導体素子用リードフレームの製造方法 | |
| JPH0878419A (ja) | バンプ及びそれを用いた半導体装置の製造方法 |