JP2006013524A5

JP2006013524A5 -

Info

Publication number: JP2006013524A5
Application number: JP2005195985A
Authority: JP
Filing date: 2005-07-05
Publication date: 2010-09-09
Anticipated expiration: 2020-08-24

Claims

絶縁表面上に複数の第１配線と、
前記複数の第１配線と交差する複数の第２配線と、
前記複数の第１配線と重なり、前記複数の第２配線の一つとのみ重なる第３配線と、を有する画素部を有する表示装置であって、
前記画素部における一つの画素は、
前記複数の第１配線の一つの上に第１絶縁膜と、
前記第１絶縁膜上に半導体膜と、
前記半導体膜上に第２絶縁膜と、
前記第２絶縁膜上に、前記複数の第１配線の一つと電気的に接続するゲート電極と、
前記ゲート電極上に第３絶縁膜と、
前記複数の第１配線の一つおよび、前記複数の第２配線の一つと重なる保持容量領域と、を有し、
前記複数の第１配線の一つは、前記半導体膜のソース領域、チャネル形成領域、ドレイン領域と重なることを特徴とする表示装置。
絶縁表面上に複数の第１配線と、
前記複数の第１配線と交差する複数の第２配線と、
前記複数の第１配線と重なり、前記複数の第２配線の一つとのみ重なる第３配線と、を有する画素部を有する表示装置であって、
前記画素部における一つの画素は、
前記複数の第１配線の一つの上に第１絶縁膜と、
前記第１絶縁膜上に半導体膜と、
前記半導体膜上に第２絶縁膜と、
前記第２絶縁膜上に、前記複数の第１配線の一つと電気的に接続するゲート電極と、
前記ゲート電極上に第３絶縁膜と、
前記第３絶縁膜上に画素電極と、
前記複数の第１配線の一つおよび、前記複数の第２配線の一つと重なる保持容量領域と、を有し、
前記複数の第１配線の一つは、前記半導体膜のソース領域、チャネル形成領域、ドレイン領域と重なることを特徴とする表示装置。
請求項１または請求項２において、
前記第１絶縁膜は、酸化シリコン膜、窒化シリコン膜または酸化窒化シリコン膜からなり、
前記第３絶縁膜は、酸化シリコン膜、窒化シリコン膜または酸化窒化シリコン膜からなることを特徴とする表示装置。
請求項１乃至請求項３のいずれか一項において、
前記複数の第１配線は、前記第３配線と直交することを特徴とする表示装置。
請求項１乃至請求項４のいずれか一項において、
前記複数の第１配線は、前記複数の第２配線と直交することを特徴とする表示装置。
請求項１乃至請求項５のいずれか一項において、
前記ゲート電極は、導電型を付与する不純物元素がドープされたｐｏｌｙ−Ｓｉ、Ｗ、ＷＳｉ_Ｘ（Ｘ＝２．０〜２．８）、Ａｌ、Ｔａ、Ｃｒ、もしくはＭｏでなる導電膜、又はこれらの導電膜から選ばれた膜を積層した膜であることを特徴とする表示装置。
請求項１乃至請求項６のいずれか一項において、
前記複数の第１配線は、導電型を付与する不純物元素がドープされたｐｏｌｙ−Ｓｉ、Ｗ、ＷＳｉ_Ｘ（Ｘ＝２．０〜２．８）、Ａｌ、Ｔａ、Ｃｒ、もしくはＭｏでなる導電膜、又はこれらの導電膜から選ばれた膜を積層した膜であることを特徴とする表示装置。
請求項１乃至請求項７のいずれか一項において、
前記複数の第２配線は、Ａｌ、Ｗ、ＴｉもしくはＴｉＮを主成分とする膜、又はこれらの導電膜から選ばれた膜を積層した膜であることを特徴とする表示装置。
絶縁表面上に複数の走査線と、
前記複数の走査線と交差する複数の信号線と、
前記複数の走査線と重なり、前記複数の信号線の一つとのみ重なる容量配線と、を有する画素部を有する表示装置であって、
前記画素部における一つの画素は、
前記複数の走査線の一つの上に第１絶縁膜と、
前記第１絶縁膜上に半導体膜と、
前記半導体膜上に第２絶縁膜と、
前記第２絶縁膜上に、前記複数の走査線の一つと電気的に接続するゲート電極と、
前記ゲート電極上に第３絶縁膜と、
前記複数の走査線の一つおよび、前記複数の信号線の一つと重なる保持容量領域と、を有し、
前記複数の走査線の一つは、前記半導体膜のソース領域、チャネル形成領域、ドレイン領域と重なることを特徴とする表示装置。
絶縁表面上に複数の走査線と、
前記複数の走査線と交差する複数の信号線と、
前記複数の走査線と重なり、前記複数の信号線の一つとのみ重なる容量配線と、を有する画素部を有する表示装置であって、
前記画素部における一つの画素は、
前記複数の走査線の一つの上に第１絶縁膜と、
前記第１絶縁膜上に半導体膜と、
前記半導体膜上に第２絶縁膜と、
前記第２絶縁膜上に、前記複数の走査線の一つと電気的に接続するゲート電極と、
前記ゲート電極上に第３絶縁膜と、
前記第３絶縁膜上に画素電極と、
前記複数の走査線の一つおよび、前記複数の信号線の一つと重なる保持容量領域と、を有し、
前記複数の走査線の一つは、前記半導体膜のソース領域、チャネル形成領域、ドレイン領域と重なることを特徴とする表示装置。
請求項９または請求項１０において、
前記第１絶縁膜は、酸化シリコン膜、窒化シリコン膜または酸化窒化シリコン膜からなり、
前記第３絶縁膜は、酸化シリコン膜、窒化シリコン膜または酸化窒化シリコン膜からなることを特徴とする表示装置。
請求項９乃至請求項１１のいずれか一項において
前記複数の走査線は、前記容量配線と直交することを特徴とする表示装置。
請求項９乃至請求項１２のいずれか一項において、
前記複数の走査線は、前記複数の信号線と直交することを特徴とする表示装置。
請求項９乃至請求項１３のいずれか一項において、
前記ゲート電極は、導電型を付与する不純物元素がドープされたｐｏｌｙ−Ｓｉ、Ｗ、ＷＳｉ _Ｘ（Ｘ＝２．０〜２．８）、Ａｌ、Ｔａ、Ｃｒ、もしくはＭｏでなる導電膜、又はこれらの導電膜から選ばれた膜を積層した膜であることを特徴とする表示装置。
請求項９乃至請求項１４のいずれか一項において、
前記走査線は、導電型を付与する不純物元素がドープされたｐｏｌｙ−Ｓｉ、Ｗ、ＷＳｉ _Ｘ（Ｘ＝２．０〜２．８）、Ａｌ、Ｔａ、Ｃｒ、もしくはＭｏでなる導電膜、又はこれらの導電膜から選ばれた膜を積層した膜であることを特徴とする表示装置。
請求項９乃至請求項１５のいずれか一項において、
前記信号線は、Ａｌ、Ｗ、ＴｉもしくはＴｉＮを主成分とする膜、又はこれらの導電膜から選ばれた膜を積層した膜であることを特徴とする表示装置。
請求項１乃至請求項１６のいずれか一項において、
前記半導体膜はＬＤＤ領域を有することを特徴とする表示装置。
請求項１乃至請求項１７のいずれか一項において、
前記チャネル形成領域は、ボロンを有することを特徴とする表示装置。
請求項１乃至請求項１８のいずれか一項において、
前記絶縁表面上に駆動回路を有し、前記駆動回路はＣＭＯＳ回路を有することを特徴とする表示装置。
請求項１９において、
前記駆動回路は、シフトレジスタを有する走査線駆動回路と、シフトレジスタとサンプルホールド回路とを有する信号線駆動回路と、を有することを特徴とする表示装置。
請求項１乃至請求項２０のいずれか一項に記載の表示装置を用いたことを特徴とする液晶表示装置。
請求項１乃至請求項２０のいずれか一項に記載の表示装置を用いたプロジェクター。
請求項１乃至請求項２２のいずれか一項に記載の表示装置で表示部を構成したことを特徴とするパーソナルコンピュータ、ビデオカメラ、モバイルコンピュータ、ゴーグル型ディスプレイ、又は記憶媒体を用いるプレーヤー。