JP2006013524A5 - - Google Patents
Download PDFInfo
- Publication number
- JP2006013524A5 JP2006013524A5 JP2005195985A JP2005195985A JP2006013524A5 JP 2006013524 A5 JP2006013524 A5 JP 2006013524A5 JP 2005195985 A JP2005195985 A JP 2005195985A JP 2005195985 A JP2005195985 A JP 2005195985A JP 2006013524 A5 JP2006013524 A5 JP 2006013524A5
- Authority
- JP
- Japan
- Prior art keywords
- film
- wirings
- display device
- insulating film
- overlaps
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Claims (23)
前記複数の第1配線と交差する複数の第2配線と、
前記複数の第1配線と重なり、前記複数の第2配線の一つとのみ重なる第3配線と、を有する画素部を有する表示装置であって、
前記画素部における一つの画素は、
前記複数の第1配線の一つの上に第1絶縁膜と、
前記第1絶縁膜上に半導体膜と、
前記半導体膜上に第2絶縁膜と、
前記第2絶縁膜上に、前記複数の第1配線の一つと電気的に接続するゲート電極と、
前記ゲート電極上に第3絶縁膜と、
前記複数の第1配線の一つおよび、前記複数の第2配線の一つと重なる保持容量領域と、を有し、
前記複数の第1配線の一つは、前記半導体膜のソース領域、チャネル形成領域、ドレイン領域と重なることを特徴とする表示装置。 A plurality of first wires on the insulating surface;
A plurality of second wirings intersecting with the plurality of first wirings;
A display device having a pixel portion having a third wiring that overlaps with the plurality of first wirings and that overlaps only one of the plurality of second wirings;
One pixel in the pixel portion is
A first insulating film on one of the plurality of first wirings ;
A semiconductor film on the first insulating film;
A second insulating film on the semiconductor film;
A gate electrode electrically connected to one of the plurality of first wirings on the second insulating film;
A third insulating film on the gate electrode;
A storage capacitor region overlapping one of the plurality of first wirings and one of the plurality of second wirings;
One of the plurality of first wirings overlaps a source region, a channel formation region, and a drain region of the semiconductor film .
前記複数の第1配線と交差する複数の第2配線と、
前記複数の第1配線と重なり、前記複数の第2配線の一つとのみ重なる第3配線と、を有する画素部を有する表示装置であって、
前記画素部における一つの画素は、
前記複数の第1配線の一つの上に第1絶縁膜と、
前記第1絶縁膜上に半導体膜と、
前記半導体膜上に第2絶縁膜と、
前記第2絶縁膜上に、前記複数の第1配線の一つと電気的に接続するゲート電極と、
前記ゲート電極上に第3絶縁膜と、
前記第3絶縁膜上に画素電極と、
前記複数の第1配線の一つおよび、前記複数の第2配線の一つと重なる保持容量領域と、を有し、
前記複数の第1配線の一つは、前記半導体膜のソース領域、チャネル形成領域、ドレイン領域と重なることを特徴とする表示装置。 A plurality of first wires on the insulating surface;
A plurality of second wirings intersecting with the plurality of first wirings;
A display device having a pixel portion having a third wiring that overlaps with the plurality of first wirings and that overlaps only one of the plurality of second wirings;
One pixel in the pixel portion is
A first insulating film on one of the plurality of first wirings ;
A semiconductor film on the first insulating film;
A second insulating film on the semiconductor film;
A gate electrode electrically connected to one of the plurality of first wirings on the second insulating film;
A third insulating film on the gate electrode;
A pixel electrode on the third insulating film;
A storage capacitor region overlapping one of the plurality of first wirings and one of the plurality of second wirings;
One of the plurality of first wirings overlaps a source region, a channel formation region, and a drain region of the semiconductor film .
前記第1絶縁膜は、酸化シリコン膜、窒化シリコン膜または酸化窒化シリコン膜からなり、The first insulating film is made of a silicon oxide film, a silicon nitride film, or a silicon oxynitride film,
前記第3絶縁膜は、酸化シリコン膜、窒化シリコン膜または酸化窒化シリコン膜からなることを特徴とする表示装置。The display device, wherein the third insulating film is made of a silicon oxide film, a silicon nitride film, or a silicon oxynitride film.
前記複数の第1配線は、前記第3配線と直交することを特徴とする表示装置。 In any one of Claims 1 thru | or 3,
The display device, wherein the plurality of first wirings are orthogonal to the third wirings .
前記複数の第1配線は、前記複数の第2配線と直交することを特徴とする表示装置。 In any one of Claims 1 thru | or 4 ,
Wherein the plurality of first wiring display, comprising the perpendicular to the plurality of second wirings.
前記ゲート電極は、導電型を付与する不純物元素がドープされたpoly−Si、W、WSiX(X=2.0〜2.8)、Al、Ta、Cr、もしくはMoでなる導電膜、又はこれらの導電膜から選ばれた膜を積層した膜であることを特徴とする表示装置。 In any one of Claims 1 thru | or 5 ,
The gate electrode is a conductive film made of poly-Si, W, WSi X (X = 2.0 to 2.8), Al, Ta, Cr, or Mo doped with an impurity element imparting conductivity type, or A display device comprising a film in which films selected from these conductive films are stacked.
前記複数の第1配線は、導電型を付与する不純物元素がドープされたpoly−Si、W、WSiX(X=2.0〜2.8)、Al、Ta、Cr、もしくはMoでなる導電膜、又はこれらの導電膜から選ばれた膜を積層した膜であることを特徴とする表示装置。 In any one of Claims 1 thru | or 6 ,
The plurality of first wirings are made of poly-Si, W, WSi x (X = 2.0 to 2.8), Al, Ta, Cr, or Mo doped with an impurity element imparting a conductivity type. A display device comprising a film or a film in which films selected from these conductive films are stacked.
前記複数の第2配線は、Al、W、TiもしくはTiNを主成分とする膜、又はこれらの導電膜から選ばれた膜を積層した膜であることを特徴とする表示装置。 In any one of Claims 1 thru | or 7 ,
The display device, wherein the plurality of second wirings are films mainly composed of Al, W, Ti, or TiN, or films in which films selected from these conductive films are stacked.
前記複数の走査線と交差する複数の信号線と、
前記複数の走査線と重なり、前記複数の信号線の一つとのみ重なる容量配線と、を有する画素部を有する表示装置であって、
前記画素部における一つの画素は、
前記複数の走査線の一つの上に第1絶縁膜と、
前記第1絶縁膜上に半導体膜と、
前記半導体膜上に第2絶縁膜と、
前記第2絶縁膜上に、前記複数の走査線の一つと電気的に接続するゲート電極と、
前記ゲート電極上に第3絶縁膜と、
前記複数の走査線の一つおよび、前記複数の信号線の一つと重なる保持容量領域と、を有し、
前記複数の走査線の一つは、前記半導体膜のソース領域、チャネル形成領域、ドレイン領域と重なることを特徴とする表示装置。 A plurality of scan lines on an insulating surface;
A plurality of signal lines intersecting the plurality of scanning lines;
A display device having a pixel portion having a capacitor wiring that overlaps with the plurality of scanning lines and overlaps with only one of the plurality of signal lines,
One pixel in the pixel portion is
A first insulating layer on one of the plurality of scanning lines;
A semiconductor film on the first insulating film;
A second insulating film on the semiconductor film;
A gate electrode electrically connected to one of the plurality of scanning lines on the second insulating film;
A third insulating film on the gate electrode;
One of the plurality of scanning lines and a storage capacitor region overlapping with one of the plurality of signal lines,
One of the plurality of scanning lines overlaps with a source region, a channel formation region, and a drain region of the semiconductor film.
前記複数の走査線と交差する複数の信号線と、
前記複数の走査線と重なり、前記複数の信号線の一つとのみ重なる容量配線と、を有する画素部を有する表示装置であって、
前記画素部における一つの画素は、
前記複数の走査線の一つの上に第1絶縁膜と、
前記第1絶縁膜上に半導体膜と、
前記半導体膜上に第2絶縁膜と、
前記第2絶縁膜上に、前記複数の走査線の一つと電気的に接続するゲート電極と、
前記ゲート電極上に第3絶縁膜と、
前記第3絶縁膜上に画素電極と、
前記複数の走査線の一つおよび、前記複数の信号線の一つと重なる保持容量領域と、を有し、
前記複数の走査線の一つは、前記半導体膜のソース領域、チャネル形成領域、ドレイン領域と重なることを特徴とする表示装置。 A plurality of scan lines on an insulating surface;
A plurality of signal lines intersecting the plurality of scanning lines;
A display device having a pixel portion having a capacitor wiring that overlaps with the plurality of scanning lines and overlaps with only one of the plurality of signal lines,
One pixel in the pixel portion is
A first insulating layer on one of the plurality of scanning lines;
A semiconductor film on the first insulating film;
A second insulating film on the semiconductor film;
A gate electrode electrically connected to one of the plurality of scanning lines on the second insulating film;
A third insulating film on the gate electrode;
A pixel electrode on the third insulating film;
One of the plurality of scanning lines and a storage capacitor region overlapping with one of the plurality of signal lines,
One of the plurality of scanning lines overlaps with a source region, a channel formation region, and a drain region of the semiconductor film.
前記第1絶縁膜は、酸化シリコン膜、窒化シリコン膜または酸化窒化シリコン膜からなり、The first insulating film is made of a silicon oxide film, a silicon nitride film, or a silicon oxynitride film,
前記第3絶縁膜は、酸化シリコン膜、窒化シリコン膜または酸化窒化シリコン膜からなることを特徴とする表示装置。The display device, wherein the third insulating film is made of a silicon oxide film, a silicon nitride film, or a silicon oxynitride film.
前記複数の走査線は、前記容量配線と直交することを特徴とする表示装置。The display device, wherein the plurality of scanning lines are orthogonal to the capacitor wiring.
前記複数の走査線は、前記複数の信号線と直交することを特徴とする表示装置。The display device, wherein the plurality of scanning lines are orthogonal to the plurality of signal lines.
前記ゲート電極は、導電型を付与する不純物元素がドープされたpoly−Si、W、WSiThe gate electrode includes poly-Si, W, WSi doped with an impurity element imparting conductivity type. XX (X=2.0〜2.8)、Al、Ta、Cr、もしくはMoでなる導電膜、又はこれらの導電膜から選ばれた膜を積層した膜であることを特徴とする表示装置。(X = 2.0 to 2.8), a conductive film made of Al, Ta, Cr, or Mo, or a film obtained by stacking films selected from these conductive films.
前記走査線は、導電型を付与する不純物元素がドープされたpoly−Si、W、WSiThe scanning line may be poly-Si, W, WSi doped with an impurity element imparting conductivity type. XX (X=2.0〜2.8)、Al、Ta、Cr、もしくはMoでなる導電膜、又はこれらの導電膜から選ばれた膜を積層した膜であることを特徴とする表示装置。(X = 2.0 to 2.8), a conductive film made of Al, Ta, Cr, or Mo, or a film obtained by stacking films selected from these conductive films.
前記信号線は、Al、W、TiもしくはTiNを主成分とする膜、又はこれらの導電膜から選ばれた膜を積層した膜であることを特徴とする表示装置。The display device is characterized in that the signal line is a film containing Al, W, Ti, or TiN as a main component, or a film in which films selected from these conductive films are stacked.
前記半導体膜はLDD領域を有することを特徴とする表示装置。The display device, wherein the semiconductor film has an LDD region.
前記チャネル形成領域は、ボロンを有することを特徴とする表示装置。The display device, wherein the channel formation region includes boron.
前記絶縁表面上に駆動回路を有し、前記駆動回路はCMOS回路を有することを特徴とする表示装置。A display device comprising a drive circuit on the insulating surface, wherein the drive circuit comprises a CMOS circuit.
前記駆動回路は、シフトレジスタを有する走査線駆動回路と、シフトレジスタとサンプルホールド回路とを有する信号線駆動回路と、を有することを特徴とする表示装置。The display device, wherein the driving circuit includes a scanning line driving circuit having a shift register, and a signal line driving circuit having a shift register and a sample hold circuit.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005195985A JP5084114B2 (en) | 1999-08-31 | 2005-07-05 | projector |
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP1999246798 | 1999-08-31 | ||
JP24679899 | 1999-08-31 | ||
JP2005195985A JP5084114B2 (en) | 1999-08-31 | 2005-07-05 | projector |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2000253571A Division JP2001144301A (en) | 1999-08-31 | 2000-08-24 | Semiconductor device and manufacturing method for the same |
Related Child Applications (2)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2010166966A Division JP5277212B2 (en) | 1999-08-31 | 2010-07-26 | Semiconductor device and manufacturing method thereof |
JP2012163348A Division JP5478678B2 (en) | 1999-08-31 | 2012-07-24 | Display device, liquid crystal display device, and projector |
Publications (3)
Publication Number | Publication Date |
---|---|
JP2006013524A JP2006013524A (en) | 2006-01-12 |
JP2006013524A5 true JP2006013524A5 (en) | 2010-09-09 |
JP5084114B2 JP5084114B2 (en) | 2012-11-28 |
Family
ID=35780288
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2005195985A Expired - Lifetime JP5084114B2 (en) | 1999-08-31 | 2005-07-05 | projector |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5084114B2 (en) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4891676B2 (en) * | 2006-07-07 | 2012-03-07 | 東芝モバイルディスプレイ株式会社 | Display device |
KR101427581B1 (en) | 2007-11-09 | 2014-08-07 | 삼성디스플레이 주식회사 | Organic light emitting diode display and method for manufacturing the same |
Family Cites Families (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3287806B2 (en) * | 1992-09-03 | 2002-06-04 | シャープ株式会社 | Active matrix substrate |
JPH0728093A (en) * | 1993-07-13 | 1995-01-31 | Sony Corp | Active matrix substrate for display |
JPH0869009A (en) * | 1994-08-30 | 1996-03-12 | Rohm Co Ltd | Tft type liquid crystal display device |
JP3307144B2 (en) * | 1995-02-28 | 2002-07-24 | ソニー株式会社 | Display device |
JPH10282527A (en) * | 1997-04-11 | 1998-10-23 | Casio Comput Co Ltd | Liquid crystal display device |
JP3929119B2 (en) * | 1997-08-04 | 2007-06-13 | 株式会社アドバンスト・ディスプレイ | Liquid crystal display |
-
2005
- 2005-07-05 JP JP2005195985A patent/JP5084114B2/en not_active Expired - Lifetime
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP7456039B2 (en) | semiconductor equipment | |
US10930197B2 (en) | Display apparatus and tiled display apparatus | |
JP2001144301A5 (en) | ||
JP2018197877A5 (en) | Liquid crystal display device, image playback device, home game machine | |
JP4118484B2 (en) | Method for manufacturing semiconductor device | |
JP2009099887A5 (en) | ||
JP4666710B2 (en) | Semiconductor device and manufacturing method thereof | |
JP2008305843A5 (en) | ||
JP2005049832A5 (en) | ||
JP6377380B2 (en) | Display device | |
JP2010182819A5 (en) | ||
JP2007027704A5 (en) | ||
TW201028975A (en) | Display device | |
TW578123B (en) | Pixel having transparent structure and reflective structure | |
TW200829095A (en) | Flexible display panel device | |
JP2000216396A5 (en) | ||
TWI356263B (en) | Liquid crystal display with high aperture ratio | |
US7425479B2 (en) | Method of manufacturing a thin film transistor array panel | |
JP2000236097A5 (en) | ||
JP4682278B2 (en) | Stacked storage capacitor structure used in low temperature polysilicon thin film transistor liquid crystal display devices | |
JP4860021B2 (en) | Method for manufacturing semiconductor device | |
JP4558121B2 (en) | Semiconductor device and manufacturing method thereof | |
JP2005197727A (en) | Polycrystalline silicon semiconductor device and manufacturing method of same | |
JP2006013524A5 (en) | ||
JP2000243975A5 (en) |