JP4891676B2 - Display device - Google Patents

Display device Download PDF

Info

Publication number
JP4891676B2
JP4891676B2 JP2006188465A JP2006188465A JP4891676B2 JP 4891676 B2 JP4891676 B2 JP 4891676B2 JP 2006188465 A JP2006188465 A JP 2006188465A JP 2006188465 A JP2006188465 A JP 2006188465A JP 4891676 B2 JP4891676 B2 JP 4891676B2
Authority
JP
Japan
Prior art keywords
inspection
wiring
insulating layer
electrode
active area
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2006188465A
Other languages
Japanese (ja)
Other versions
JP2008015367A (en
Inventor
洋平 木村
浩治 中山
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Japan Display Central Inc
Original Assignee
Toshiba Mobile Display Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Mobile Display Co Ltd filed Critical Toshiba Mobile Display Co Ltd
Priority to JP2006188465A priority Critical patent/JP4891676B2/en
Publication of JP2008015367A publication Critical patent/JP2008015367A/en
Application granted granted Critical
Publication of JP4891676B2 publication Critical patent/JP4891676B2/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Description

この発明は、表示装置に係り、特に、品質に関わる検査を行うための検査部を備えた表示装置に関する。   The present invention relates to a display device, and more particularly, to a display device including an inspection unit for performing an inspection related to quality.

液晶表示装置などの表示装置は、マトリクス状の画素によって構成されたアクティブエリアを備えている。このアクティブエリアは、画素の行方向に沿って延在する複数の走査線、画素の列方向に沿って延在する複数の信号線、これら走査線と信号線との交差部付近に配置されたスイッチング素子、スイッチング素子に接続された画素電極などを備えている。これら各走査線及び各信号線は、アクティブエリアの外周に引き出されている。   A display device such as a liquid crystal display device includes an active area composed of matrix pixels. The active area is arranged in the vicinity of a plurality of scanning lines extending along the pixel row direction, a plurality of signal lines extending along the pixel column direction, and an intersection between the scanning lines and the signal lines. A switching element, a pixel electrode connected to the switching element, and the like are provided. Each of these scanning lines and each signal line is drawn to the outer periphery of the active area.

このような表示装置においては、光透過性を有する基板として絶縁物であるガラスが用いられているため、このガラスの帯電による素子の静電破壊によって製造歩留まりの低下を招くおそれがある。このような課題に対して、特許文献1によれば、アクティブエリアに備えられたゲート電極配線を画素毎に分断し、層間絶縁膜上の信号電極配線と同一材料の導電膜によって電気的に接続する技術が提案されている。
特開2005−134446号公報
In such a display device, glass which is an insulator is used as a light-transmitting substrate. Therefore, there is a possibility that the manufacturing yield may be reduced due to electrostatic breakdown of elements due to charging of the glass. To deal with such a problem, according to Patent Document 1, the gate electrode wiring provided in the active area is divided for each pixel and electrically connected by the conductive film made of the same material as the signal electrode wiring on the interlayer insulating film. Techniques to do this have been proposed.
JP 2005-134446 A

この発明は、上述した問題点に鑑みなされたものであって、その目的は、信頼性試験における不良の発生及び製造歩留まりの低下を防止することが可能な検査部を備えた表示装置を提供することにある。   The present invention has been made in view of the above-described problems, and an object thereof is to provide a display device including an inspection unit capable of preventing the occurrence of defects in a reliability test and a decrease in manufacturing yield. There is.

本実施形態によれば、
それぞれ画素電極を備えた複数の画素、及び、各画素に駆動信号を供給するための複数の信号供給配線を有するアクティブエリアと、
前記アクティブエリア外に配置され、前記アクティブエリアの検査を行うための検査部と、を備え、
前記検査部は、
前記アクティブエリアの検査を行う際に検査信号が供給される主要部、及び、主要部から離間した島状の電極部を有する検査用配線と、
前記主要部と前記信号供給配線との間に配置され、前記電極部をゲート電極とする薄膜トランジスタからなるスイッチング素子と、
前記検査用配線とは絶縁層を介して異なる層に配置されるとともに前記画素電極と同一材料によって形成され、前記絶縁層に形成されたコンタクトホールを介して前記主要部と前記電極部とを電気的に接続するジャンパー部と、
を備えたことを特徴とする表示装置が提供される
According to this embodiment,
A plurality of pixels each having a pixel electrode, and an active area having a plurality of signal supply wirings for supplying drive signals to each pixel;
An inspection unit disposed outside the active area and inspecting the active area, and
The inspection unit
A main part to which an inspection signal is supplied when inspecting the active area, and an inspection wiring having an island-shaped electrode part spaced from the main part,
A switching element comprising a thin film transistor disposed between the main part and the signal supply wiring and having the electrode part as a gate electrode;
The inspection wiring is arranged in a different layer via an insulating layer and is formed of the same material as the pixel electrode, and the main part and the electrode part are electrically connected via a contact hole formed in the insulating layer. Jumper part to be connected
A display device is provided .

この表示装置によれば、離間した主要部と電極部とをジャンパー部により電気的に接続した構造の検査用配線を適用したことにより、検査用配線の帯電が抑制され、配線間でのショートの発生を防止することが可能となる。このため、検査部におけるスイッチング素子などの静電破壊を防止することができ、信頼性試験における不良の発生及び製造歩留まりの低下を防止することが可能となる。   According to this display device, by applying the inspection wiring having a structure in which the separated main portion and the electrode portion are electrically connected by the jumper portion, charging of the inspection wiring is suppressed, and a short circuit between the wirings is prevented. Occurrence can be prevented. For this reason, it is possible to prevent electrostatic breakdown of the switching element or the like in the inspection unit, and it is possible to prevent occurrence of a defect in the reliability test and a decrease in manufacturing yield.

この発明によれば、信頼性試験における不良の発生及び製造歩留まりの低下を防止することが可能な検査部を備えた表示装置を提供することができる。   According to the present invention, it is possible to provide a display device including an inspection unit capable of preventing the occurrence of defects in the reliability test and the decrease in manufacturing yield.

以下、この発明の一実施の形態に係る表示装置について図面を参照して説明する。   A display device according to an embodiment of the present invention will be described below with reference to the drawings.

図1及び図2に示すように、表示装置の一例としての液晶表示装置は、略矩形平板状の液晶表示パネル1を備えている。この液晶表示パネル1は、一対の基板すなわちアレイ基板3及び対向基板4と、これら一対の基板の間に光変調層として保持された液晶層5と、によって構成されている。この液晶表示パネル1は、画像を表示する略矩形状のアクティブエリア6を備えている。このアクティブエリア6は、マトリクス状に配置された複数の画素PXや、各画素PXに駆動信号を供給する複数の信号供給配線などを有している。   As shown in FIGS. 1 and 2, a liquid crystal display device as an example of a display device includes a liquid crystal display panel 1 having a substantially rectangular flat plate shape. The liquid crystal display panel 1 is composed of a pair of substrates, that is, an array substrate 3 and a counter substrate 4, and a liquid crystal layer 5 held as a light modulation layer between the pair of substrates. The liquid crystal display panel 1 includes a substantially rectangular active area 6 for displaying an image. The active area 6 has a plurality of pixels PX arranged in a matrix, a plurality of signal supply wirings for supplying a drive signal to each pixel PX, and the like.

アレイ基板3は、光透過性を有するガラスなどの絶縁基板81を用いて構成され、アクティブエリア6に配置された信号供給配線として、例えば、画素PXの行方向に沿って延在する複数の走査線Y(1、2、3、…、m)や、画素PXの列方向に沿って延在する複数の信号線X(1、2、3、…、n)などを備えている。これら走査線Y及び信号線Xは、絶縁層を介して互いに異なる層に配置されている。また、アレイ基板3は、アクティブエリア6において、これらの走査線Yと信号線Xとの交差部付近において画素PX毎に配置されたスイッチング素子7、このスイッチング素子7に接続された画素電極8などを備えている。   The array substrate 3 is configured by using an insulating substrate 81 such as light-transmitting glass, and as a signal supply wiring disposed in the active area 6, for example, a plurality of scans extending along the row direction of the pixels PX. Line Y (1, 2, 3,..., M), a plurality of signal lines X (1, 2, 3,..., N) extending along the column direction of the pixels PX, and the like. These scanning lines Y and signal lines X are arranged in different layers with an insulating layer interposed therebetween. The array substrate 3 includes a switching element 7 arranged for each pixel PX in the vicinity of the intersection of the scanning line Y and the signal line X in the active area 6, a pixel electrode 8 connected to the switching element 7, and the like. It has.

スイッチング素子7は、薄膜トランジスタ(TFT)などによって構成されている。このスイッチング素子7は、半導体層7SC、ゲート電極7G、ソース電極7S、及び、ドレイン電極7Dを有している。   The switching element 7 is configured by a thin film transistor (TFT) or the like. The switching element 7 includes a semiconductor layer 7SC, a gate electrode 7G, a source electrode 7S, and a drain electrode 7D.

半導体層7SCは、絶縁基板81を覆うアンダーコート層82上に配置されている。この半導体層7SCは、例えば多結晶シリコン薄膜によって形成されている。アンダーコート層82は、窒化シリコン膜や酸化シリコン膜などによって形成されている。半導体層7SCは、ゲート絶縁層83によって覆われている。   The semiconductor layer 7SC is disposed on the undercoat layer 82 that covers the insulating substrate 81. The semiconductor layer 7SC is formed of, for example, a polycrystalline silicon thin film. The undercoat layer 82 is formed of a silicon nitride film, a silicon oxide film, or the like. The semiconductor layer 7SC is covered with a gate insulating layer 83.

ゲート電極7Gは、ゲート絶縁層83上に配置されている。このゲート電極7Gは、対応する走査線Yに電気的に接続されている(あるいは走査線と一体に形成されている)。ゲート絶縁層83は、例えば酸化シリコン膜によって形成されている。ゲート電極7Gは、第1絶縁層84によって覆われている。   The gate electrode 7G is disposed on the gate insulating layer 83. The gate electrode 7G is electrically connected to the corresponding scanning line Y (or formed integrally with the scanning line). The gate insulating layer 83 is formed of, for example, a silicon oxide film. The gate electrode 7G is covered with a first insulating layer 84.

ソース電極7S及びドレイン電極7Dは、第1絶縁層84上に配置されている。ソース電極7Sは、ゲート絶縁層83及び第1絶縁層84を貫通するコンタクトホール85を介して半導体層7SCのソース領域にコンタクトしているとともに、対応する信号線Xに電気的に接続されている(あるいは信号線と一体に形成されている)。ドレイン電極7Dは、ゲート絶縁層83及び第1絶縁層84を貫通するコンタクトホール86を介して半導体層7SCのドレイン領域にコンタクトしている。第1絶縁層84は、窒化シリコン膜や酸化シリコン膜などの無機系材料によって形成されている。ソース電極7S及びドレイン電極7Dは、第2絶縁層87によって覆われている。この第2絶縁層87は、窒化シリコン膜や酸化シリコン膜などの無機系材料によって形成されている。   The source electrode 7S and the drain electrode 7D are disposed on the first insulating layer 84. The source electrode 7S is in contact with the source region of the semiconductor layer 7SC through a contact hole 85 that penetrates the gate insulating layer 83 and the first insulating layer 84, and is electrically connected to the corresponding signal line X. (Alternatively, it is formed integrally with the signal line). The drain electrode 7D is in contact with the drain region of the semiconductor layer 7SC through a contact hole 86 that penetrates the gate insulating layer 83 and the first insulating layer 84. The first insulating layer 84 is formed of an inorganic material such as a silicon nitride film or a silicon oxide film. The source electrode 7S and the drain electrode 7D are covered with a second insulating layer 87. The second insulating layer 87 is made of an inorganic material such as a silicon nitride film or a silicon oxide film.

画素電極8は、第2絶縁層87上に配置されている。この画素電極8は、第2絶縁層87を貫通するコンタクトホール88を介してドレイン電極7Dに電気的に接続されている。この画素電極8は、バックライト光を選択的に透過して画像を表示する透過型の液晶表示装置においては、インジウム・ティン・オキサイド(ITO)などの光透過性を有する金属材料によって形成される。また、画素電極8は、対向基板4側から入射する外光を選択的に反射して画像を表示する反射型の液晶表示装置においては、アルミニウム(Al)などの光反射性を有する金属材料によって形成される。このような構成のアレイ基板3における少なくともアクティブエリア6の表面は、配向膜89によって覆われている。   The pixel electrode 8 is disposed on the second insulating layer 87. The pixel electrode 8 is electrically connected to the drain electrode 7D through a contact hole 88 that penetrates the second insulating layer 87. The pixel electrode 8 is formed of a light-transmissive metal material such as indium tin oxide (ITO) in a transmissive liquid crystal display device that selectively transmits backlight and displays an image. . The pixel electrode 8 is made of a metal material having light reflectivity such as aluminum (Al) in a reflective liquid crystal display device that selectively reflects external light incident from the counter substrate 4 side and displays an image. It is formed. At least the surface of the active area 6 in the array substrate 3 having such a configuration is covered with an alignment film 89.

対向基板4は、光透過性を有するガラスなどの絶縁基板91を用いて構成され、アクティブエリア6において、全画素PXに共通の対向電極9などを備えている。この対向電極9は、ITOなどの光透過性を有する金属材料によって形成されている。このような構成の対向基板4における少なくともアクティブエリア6の表面は、配向膜92によって覆われている。   The counter substrate 4 is configured by using an insulating substrate 91 such as light-transmitting glass, and includes the counter electrode 9 common to all the pixels PX in the active area 6. The counter electrode 9 is made of a light-transmissive metal material such as ITO. At least the surface of the active area 6 in the counter substrate 4 having such a configuration is covered with an alignment film 92.

これらのアレイ基板3及び対向基板4は、全画素PXの画素電極8と対向電極9とを対向させた状態で配設され、これらの間にギャップを形成する。液晶層5は、アレイ基板3と対向基板4とのギャップに封止された液晶組成物によって形成されている。   The array substrate 3 and the counter substrate 4 are arranged with the pixel electrodes 8 and the counter electrodes 9 of all the pixels PX facing each other, and a gap is formed between them. The liquid crystal layer 5 is formed of a liquid crystal composition sealed in the gap between the array substrate 3 and the counter substrate 4.

カラー表示タイプの液晶表示装置では、液晶表示パネル1は、複数種類の画素、例えば赤(R)を表示する赤色画素、緑(G)を表示する緑色画素、青(B)を表示する青色画素を有している。すなわち、赤色画素は、赤色の主波長の光を透過する赤色カラーフィルタを備えている。緑色画素は、緑色の主波長の光を透過する緑色カラーフィルタを備えている。青色画素は、青色の主波長の光を透過する青色カラーフィルタを備えている。これらのカラーフィルタは、アレイ基板3または対向基板4の主面に配置される。   In a color display type liquid crystal display device, the liquid crystal display panel 1 includes a plurality of types of pixels, for example, a red pixel that displays red (R), a green pixel that displays green (G), and a blue pixel that displays blue (B). have. That is, the red pixel includes a red color filter that transmits light having a red main wavelength. The green pixel includes a green color filter that transmits light having a green dominant wavelength. The blue pixel includes a blue color filter that transmits light having a blue main wavelength. These color filters are arranged on the main surface of the array substrate 3 or the counter substrate 4.

液晶表示パネル1は、アクティブエリア6の外側に位置する外周部10に、接続配線群20、第1接続部31及び第2接続部32を備えている。第1接続部31は、信号供給配線に駆動信号を供給する信号供給源として機能する駆動ICチップ11と接続可能である。第2接続部32は、信号供給源として機能するフレキシブル・プリンテッド・サーキット(FPC)と接続可能である。図1に示した例では、これら第1接続部31及び第2接続部32は、対向基板4の端部4Aより外方に延在したアレイ基板3の延在部10A上に配置されている。駆動ICチップ11と第1接続部31とは、例えば異方性導電膜を介して電気的及び機械的に接続される。   The liquid crystal display panel 1 includes a connection wiring group 20, a first connection portion 31, and a second connection portion 32 on the outer peripheral portion 10 located outside the active area 6. The first connection unit 31 can be connected to the drive IC chip 11 that functions as a signal supply source that supplies a drive signal to the signal supply wiring. The second connection unit 32 can be connected to a flexible printed circuit (FPC) that functions as a signal supply source. In the example shown in FIG. 1, the first connection portion 31 and the second connection portion 32 are disposed on the extending portion 10 </ b> A of the array substrate 3 that extends outward from the end portion 4 </ b> A of the counter substrate 4. . The drive IC chip 11 and the first connection part 31 are electrically and mechanically connected through, for example, an anisotropic conductive film.

液晶表示パネル1の第1接続部31に実装される駆動ICチップ11は、アクティブエリア6の各信号線Xに駆動信号(映像信号)を供給する信号線駆動部11Xの少なくとも一部、及び、アクティブエリア6の各走査線Yに駆動信号(走査信号)を供給する走査線駆動部11Yの少なくとも一部を有している。   The driving IC chip 11 mounted on the first connection unit 31 of the liquid crystal display panel 1 includes at least a part of the signal line driving unit 11X that supplies a driving signal (video signal) to each signal line X in the active area 6, and It has at least a part of a scanning line driving section 11Y that supplies a driving signal (scanning signal) to each scanning line Y in the active area 6.

接続配線群20は、各信号供給配線とそれぞれ接続された複数の接続配線を備えている。すなわち、接続配線群20は、信号供給配線の本数と同数あるいはそれ以上の数の接続配線Wを備えており、各走査線Yのそれぞれと接続された接続配線WY、及び、各信号線Xのそれぞれと接続された接続配線WXを備えている。   The connection wiring group 20 includes a plurality of connection wirings connected to each signal supply wiring. That is, the connection wiring group 20 includes the same number or more connection wirings W as the number of signal supply wirings, and the connection wirings WY connected to the respective scanning lines Y and the signal lines X. Connection wiring WX connected to each is provided.

このような構成により、走査線駆動部11Yは、接続配線WYを介して各走査線Y(1、2、3、…)と電気的に接続されている。つまり、走査線駆動部11Yから出力された駆動信号は、第1接続部31及び各接続配線WYを介して対応する各走査線Y(1、2、3、…)に供給される。各行の各画素PXに含まれるスイッチング素子7は、対応する走査線Yから供給された走査信号に基づいてオン・オフ制御される。   With such a configuration, the scanning line driving unit 11Y is electrically connected to each scanning line Y (1, 2, 3,...) Via the connection wiring WY. That is, the drive signal output from the scanning line driving unit 11Y is supplied to the corresponding scanning line Y (1, 2, 3,...) Via the first connection unit 31 and the connection wirings WY. The switching elements 7 included in each pixel PX in each row are on / off controlled based on the scanning signal supplied from the corresponding scanning line Y.

また、信号線駆動部11Xは、接続配線WXを介して各信号線X(1、2、3、…)と電気的に接続されている。つまり、信号線駆動部11Xから出力された駆動信号は、第1接続部31及び各接続配線WXを介して対応する各信号線X(1、2、3、…)に供給される。各列の各画素PXに含まれるスイッチング素子7は、オンしたタイミングで対応する信号線Xから供給された映像信号を画素電極8に入力する。   Further, the signal line driver 11X is electrically connected to each signal line X (1, 2, 3,...) Via the connection wiring WX. That is, the drive signal output from the signal line drive unit 11X is supplied to the corresponding signal line X (1, 2, 3,...) Via the first connection unit 31 and each connection wiring WX. The switching element 7 included in each pixel PX of each column inputs the video signal supplied from the corresponding signal line X to the pixel electrode 8 at the timing when it is turned on.

アレイ基板3は、図3に示すように、接続配線群20の配線不良、及び、アクティブエリア6における配線不良や画素PXの表示品位など、アクティブエリア6での品質に関わる検査を行うための検査部40を備えている。この検査部40は、信号線駆動部11Xに対応して設けられた信号線検査部41、走査線駆動部11Yに対応して設けられた走査線検査部42、及び、各検査部41、42に検査用の信号を入力するためのパッド部44を有している。   As shown in FIG. 3, the array substrate 3 is inspected for performing inspections related to quality in the active area 6 such as wiring defects in the connection wiring group 20, wiring defects in the active area 6, and display quality of the pixels PX. Part 40 is provided. The inspection unit 40 includes a signal line inspection unit 41 provided corresponding to the signal line driving unit 11X, a scanning line inspection unit 42 provided corresponding to the scanning line driving unit 11Y, and the inspection units 41, 42. Has a pad portion 44 for inputting a signal for inspection.

信号線検査部41は、アクティブエリア6を検査する際に検査用の駆動信号が供給されるとともに接続配線群20の接続配線WXを介して各信号線Xに接続された信号線検査用駆動配線51を備えている。また、信号線検査部41は、各信号線X(1、2、…、n)と信号線検査用駆動配線51との間にスイッチング素子61を備えている。さらに、信号線検査部41は、アクティブエリア6を検査する際にスイッチング素子61のオン・オフを制御する検査用の制御信号が供給される検査用制御配線55を備えている。つまり、信号線検査用駆動配線51及び検査用制御配線55は、信号線検査部41において、アクティブエリア6を検査する際に検査用の信号が供給される検査用配線として機能する。   The signal line inspection unit 41 is supplied with an inspection drive signal when inspecting the active area 6 and is connected to each signal line X via the connection wiring WX of the connection wiring group 20. 51 is provided. The signal line inspection unit 41 includes a switching element 61 between each signal line X (1, 2,..., N) and the signal line inspection drive wiring 51. Further, the signal line inspection unit 41 includes an inspection control wiring 55 to which an inspection control signal for controlling on / off of the switching element 61 when the active area 6 is inspected is supplied. That is, the signal line inspection drive wiring 51 and the inspection control wiring 55 function as inspection wirings to which a signal for inspection is supplied when the active inspection of the active area 6 is performed in the signal line inspection unit 41.

スイッチング素子61は、薄膜トランジスタによって構成されている。各スイッチング素子61のゲート電極61Gは、検査用制御配線55に電気的に接続されている。また、各スイッチング素子61のソース電極61Sは、信号線検査用駆動配線51に電気的に接続されている。さらに、各スイッチング素子61のドレイン電極61Dは、対応する接続配線を介して信号線Xに電気的に接続されている。   The switching element 61 is configured by a thin film transistor. The gate electrode 61G of each switching element 61 is electrically connected to the inspection control wiring 55. The source electrode 61S of each switching element 61 is electrically connected to the signal line inspection drive wiring 51. Further, the drain electrode 61D of each switching element 61 is electrically connected to the signal line X through a corresponding connection wiring.

走査線検査部42は、アクティブエリア6を検査する際に検査用の駆動信号が供給されるとともに接続配線群20の接続配線WYを介して各走査線Yに接続された走査線検査用駆動配線52を備えている。また、走査線検査部42は、各走査線Y(1、2、…、m)と走査線検査用駆動配線52との間にスイッチング素子62を備えている。さらに、走査線検査部42は、アクティブエリア6を検査する際にスイッチング素子62のオン・オフを制御する検査用の制御信号が供給される検査用制御配線55を備えている。この検査用制御配線55は、信号線検査部41と共通である。つまり、走査線検査用駆動配線52及び検査用制御配線55は、走査線検査部42において、アクティブエリア6を検査する際に検査用の信号が供給される検査用配線として機能する。   The scanning line inspection unit 42 is supplied with a driving signal for inspection when inspecting the active area 6 and is connected to each scanning line Y via the connection wiring WY of the connection wiring group 20. 52. Further, the scanning line inspection unit 42 includes a switching element 62 between each scanning line Y (1, 2,..., M) and the scanning line inspection drive wiring 52. Further, the scanning line inspection unit 42 includes an inspection control wiring 55 to which an inspection control signal for controlling on / off of the switching element 62 when the active area 6 is inspected is supplied. The inspection control wiring 55 is common to the signal line inspection unit 41. In other words, the scanning line inspection drive wiring 52 and the inspection control wiring 55 function as inspection wirings to which inspection signals are supplied when the active area 6 is inspected in the scanning line inspection unit 42.

スイッチング素子62は、薄膜トランジスタによって構成されている。各スイッチング素子62のゲート電極62Gは、検査用制御配線55に電気的に接続されている。また、各スイッチング素子62のソース電極62Sは、走査線検査用駆動配線52に電気的に接続されている。さらに、各スイッチング素子62のドレイン電極62Dは、対応する接続配線を介して走査線Yに電気的に接続されている。   The switching element 62 is configured by a thin film transistor. The gate electrode 62G of each switching element 62 is electrically connected to the inspection control wiring 55. The source electrode 62S of each switching element 62 is electrically connected to the scanning line inspection drive wiring 52. Furthermore, the drain electrode 62D of each switching element 62 is electrically connected to the scanning line Y via a corresponding connection wiring.

パッド部44は、信号線検査用駆動配線51の一端部に検査用の駆動信号の入力を可能とする入力パッド71、走査線検査用駆動配線52の一端部に検査用の駆動信号の入力を可能とする入力パッド72、及び、検査用制御配線55の一端部に検査用の制御信号の入力を可能とする入力パッド75を備えている。   The pad unit 44 has an input pad 71 that allows input of an inspection drive signal to one end of the signal line inspection drive wiring 51, and an input of an inspection drive signal to one end of the scanning line inspection drive wiring 52. An input pad 72 that can be input and an input pad 75 that enables input of a control signal for inspection are provided at one end of the inspection control wiring 55.

入力パッド71から入力される駆動信号は、検査段階において、各画素PXの画素電極8に書き込まれる検査信号である。入力パッド72から入力される駆動信号は、検査段階において、各画素PXのスイッチング素子7のオン・オフを制御するための検査信号である。入力パッド75から入力される制御信号は、検査段階において、信号線検査部41のスイッチング素子61、及び、走査線検査部42のスイッチング素子62のオン・オフを制御するための検査信号である。   The drive signal input from the input pad 71 is an inspection signal written to the pixel electrode 8 of each pixel PX in the inspection stage. The drive signal input from the input pad 72 is an inspection signal for controlling on / off of the switching element 7 of each pixel PX in the inspection stage. The control signal input from the input pad 75 is an inspection signal for controlling on / off of the switching element 61 of the signal line inspection unit 41 and the switching element 62 of the scanning line inspection unit 42 in the inspection stage.

接続配線群20の接続配線WX及びWYは、それぞれの中途部に駆動ICチップ11との接続を可能とする接続パッドPDを備えている。   The connection wirings WX and WY of the connection wiring group 20 include connection pads PD that enable connection to the drive IC chip 11 in the middle of each.

上述したような構成の液晶表示装置によれば、接続配線群における配線間でのショートや各配線の断線といった配線不良、さらには、アクティブエリア6における配線不良といったパネル上での配線不良を確実に検出することが可能となる。   According to the liquid crystal display device having the above-described configuration, wiring defects such as a short circuit between the wirings in the connection wiring group and disconnection of each wiring, and further, a wiring defect on the panel such as a wiring defect in the active area 6 can be reliably ensured. It becomes possible to detect.

また、信号線検査部41、及び、走査線検査部42は、駆動ICチップ11が配置される領域に対応して、アレイ基板3の延在部10A上に配置されている。当然のことながら、信号線検査用駆動配線51、走査線検査用駆動配線52、及び、検査用制御配線55は、駆動ICチップ11が配置される領域に対応して延在部10A上に配置されている。これらの検査用配線51、52、55は、駆動ICチップ11の長手方向に沿って伸びている。つまり、これらの検査用配線51、52、55は、駆動ICチップ11を実装した際に駆動ICチップ11に重なる。要するに、外形寸法を拡大することなく、アレイ基板上に検査用配線を配置することが可能となる。   Further, the signal line inspection unit 41 and the scanning line inspection unit 42 are disposed on the extending portion 10 </ b> A of the array substrate 3 corresponding to the region where the drive IC chip 11 is disposed. Naturally, the signal line inspection drive wiring 51, the scanning line inspection drive wiring 52, and the inspection control wiring 55 are arranged on the extending portion 10A corresponding to the region where the drive IC chip 11 is arranged. Has been. These inspection wires 51, 52, and 55 extend along the longitudinal direction of the drive IC chip 11. That is, these inspection wirings 51, 52, and 55 overlap the drive IC chip 11 when the drive IC chip 11 is mounted. In short, it is possible to arrange the inspection wiring on the array substrate without enlarging the external dimensions.

さらに、駆動ICチップ11を接続可能な接続パッドPDは、アクティブエリア6と検査部40との間に配置されている。このため、アクティブエリア6での品質に関わる検査を行うための検査信号が検査部40を介して供給される配線経路と、アクティブエリア6に画像を表示するための駆動信号(映像信号及び走査信号)が駆動ICチップ11から供給される配線経路とが一致する。したがって、検査部40を介した検査により良品と判定された液晶表示パネル1に、正常と判定された駆動ICチップ11を実装することにより、信頼性の高い液晶表示装置を提供することが可能となる。   Further, the connection pad PD to which the driving IC chip 11 can be connected is disposed between the active area 6 and the inspection unit 40. Therefore, a wiring path through which an inspection signal for inspecting the quality in the active area 6 is supplied via the inspection unit 40 and a drive signal (a video signal and a scanning signal for displaying an image in the active area 6). ) Matches the wiring path supplied from the driving IC chip 11. Therefore, it is possible to provide a highly reliable liquid crystal display device by mounting the drive IC chip 11 determined to be normal on the liquid crystal display panel 1 determined to be non-defective by inspection through the inspection unit 40. Become.

上述したような構成の表示装置においては、その製造過程において帯電した電荷が比較的設置面積の大きな配線に蓄積しやすい。特に、信号線検査用駆動配線51、走査線検査用駆動配線52、検査用制御配線55などの検査用配線は、アクティブエリア6内における各種信号供給配線と比較して広い線幅を有し、しかも、長い配線長を有するため、設置面積が大きく、電荷が蓄積しやすい。特に、アクティブエリア6のスイッチング素子7がそれぞれ1画素のスイッチング能力を備えていれば良いのに対して、検査部40に配置されるスイッチング素子61、62は、1素子で信号供給配線に接続されている全ての画素に信号を供給する能力が要求されるため、スイッチング素子7より大型であり、電荷が蓄積しやすい。   In the display device having the above-described configuration, electric charges charged during the manufacturing process are likely to accumulate in a wiring having a relatively large installation area. In particular, the inspection lines such as the signal line inspection drive wiring 51, the scanning line inspection drive wiring 52, and the inspection control wiring 55 have a wider line width than various signal supply wirings in the active area 6, In addition, since the wiring length is long, the installation area is large and charges are likely to accumulate. In particular, the switching element 7 in the active area 6 only needs to have a switching capability of one pixel, whereas the switching elements 61 and 62 arranged in the inspection unit 40 are connected to the signal supply wiring by one element. Since the ability to supply signals to all the pixels is required, it is larger than the switching element 7 and charges are likely to accumulate.

蓄積した電荷は、配線の終端部や屈曲部に集中しやすく、隣接する他の導電層(配線や電極など)との間で静電放電を発生する原因となる。また、同一層内の隣接配線の場合だけではなく、絶縁層を介して重なる隣の導電層の配線が静電放電を発生する原因になることも少なくない。このような静電放電は、絶縁状態を維持すべき隣接する配線との間でのショートや、隣接する配線の断線、また絶縁層を介して重なる隣の導電層上の配線のショートや断線を招くおそれがある。   Accumulated charges are likely to concentrate at the terminal end portion and the bent portion of the wiring, and cause electrostatic discharge between other adjacent conductive layers (wiring, electrodes, etc.). In addition, not only in the case of adjacent wirings in the same layer, wiring of adjacent conductive layers that overlap with each other through an insulating layer often causes electrostatic discharge. Such electrostatic discharge is caused by short-circuiting between adjacent wires that should be kept in an insulated state, disconnection of adjacent wires, or short-circuiting or disconnection of wires on the adjacent conductive layer through the insulating layer. There is a risk of inviting.

そこで、この実施の形態に係る表示装置においては、検査部40は、以下のように構成されている。   Therefore, in the display device according to this embodiment, the inspection unit 40 is configured as follows.

すなわち、図4及び図5に示すように、検査部40は、検査用配線として検査用制御配線55を備えている。この検査用制御配線55は、検査信号が供給される主要部55A、及び、主要部55Aから離間した島状の電極部55Bを有している。このような検査用制御配線55は、ゲート絶縁層83上に配置され、アクティブエリア6の走査線Yなどとともに形成されている。   That is, as shown in FIGS. 4 and 5, the inspection unit 40 includes inspection control wiring 55 as inspection wiring. The inspection control wiring 55 has a main portion 55A to which an inspection signal is supplied and an island-shaped electrode portion 55B that is separated from the main portion 55A. Such an inspection control wiring 55 is disposed on the gate insulating layer 83 and is formed together with the scanning line Y of the active area 6 and the like.

スイッチング素子61は、主要部55Aと信号供給配線である信号線Xとの間に配置されている。スイッチング素子62は、主要部55Aと信号供給配線である走査線Yとの間に配置されている。これらのスイッチング素子61及び62は、基本的に同一構造であるため、スイッチング素子61を例により詳細な構造について説明する。   The switching element 61 is disposed between the main portion 55A and the signal line X that is a signal supply wiring. The switching element 62 is disposed between the main portion 55A and the scanning line Y that is a signal supply wiring. Since these switching elements 61 and 62 have basically the same structure, a detailed structure will be described by taking the switching element 61 as an example.

このスイッチング素子61は、半導体層61SCを備えている。半導体層61SCは、絶縁基板81を覆うアンダーコート層82上に配置されている。この半導体層61SCは、例えば多結晶シリコン薄膜によって形成されている。半導体層61SCは、ゲート絶縁層83によって覆われている。   The switching element 61 includes a semiconductor layer 61SC. The semiconductor layer 61SC is disposed on the undercoat layer 82 that covers the insulating substrate 81. The semiconductor layer 61SC is formed of, for example, a polycrystalline silicon thin film. The semiconductor layer 61SC is covered with a gate insulating layer 83.

検査用制御配線55の電極部55Bは、スイッチング素子61のゲート電極61G(あるいはスイッチング素子62のゲート電極62G)として機能する。このような電極部55B及び主要部55Aを有する検査用制御配線55は、第1絶縁層84によって覆われている。   The electrode portion 55B of the inspection control wiring 55 functions as the gate electrode 61G of the switching element 61 (or the gate electrode 62G of the switching element 62). The inspection control wiring 55 having the electrode portion 55B and the main portion 55A is covered with the first insulating layer 84.

ソース電極61S及びドレイン電極61Dは、第1絶縁層84上に配置されている。ソース電極61Sは、ゲート絶縁層83及び第1絶縁層84を貫通するコンタクトホール85を介して半導体層61SCのソース領域にコンタクトしているとともに、信号線検査用駆動配線51に電気的に接続されている。ドレイン電極61Dは、ゲート絶縁層83及び第1絶縁層84を貫通するコンタクトホール86を介して半導体層61SCのドレイン領域にコンタクトしているとともに、信号線X(詳細には接続配線WXを介して信号線X)に電気的に接続されている。   The source electrode 61S and the drain electrode 61D are disposed on the first insulating layer 84. The source electrode 61S is in contact with the source region of the semiconductor layer 61SC through a contact hole 85 penetrating the gate insulating layer 83 and the first insulating layer 84, and is electrically connected to the signal line inspection drive wiring 51. ing. The drain electrode 61D is in contact with the drain region of the semiconductor layer 61SC through a contact hole 86 that penetrates the gate insulating layer 83 and the first insulating layer 84, and also has a signal line X (specifically, via the connection wiring WX). The signal line X) is electrically connected.

なお、スイッチング素子62のソース電極62S及びドレイン電極62Dも同様に構成されており、ソース電極62Sは、走査線検査用駆動配線52に電気的に接続されており、また、ドレイン電極62Dは走査線Y(詳細には接続配線WYを介して走査線Y)に電気的に接続されている。   Note that the source electrode 62S and the drain electrode 62D of the switching element 62 are similarly configured, the source electrode 62S is electrically connected to the scanning line inspection drive wiring 52, and the drain electrode 62D is the scanning line. It is electrically connected to Y (specifically, scanning line Y via connection wiring WY).

これらのソース電極61S(及び62S)及びドレイン電極61D(及び62D)は、第2絶縁層87によって覆われている。   The source electrode 61S (and 62S) and the drain electrode 61D (and 62D) are covered with a second insulating layer 87.

このような検査用制御配線55においては、離間した主要部55Aと電極部55Bとは、ジャンパー部Jを介して電気的に接続されている。すなわち、このジャンパー部Jは、検査用制御配線55とは絶縁層(すなわち、第1絶縁層84及び第2絶縁層87)を介して異なる層に配置され、画素電極8と同一材料(例えば光透過性を有する金属材料や、光反射性を有する金属材料)によって形成されている。このようなジャンパー部Jは、絶縁層に形成されたコンタクトホールCH1及びCH2のそれぞれを介して主要部55Aと電極部55Bとを電気的に接続している。コンタクトホールCH1は、第1絶縁層84及び第2絶縁層87を主要部55Aまで貫通するものであり、また、コンタクトホールCH2は、第1絶縁層84及び第2絶縁層87を電極部55Bまで貫通するものである。   In such an inspection control wiring 55, the separated main portion 55 </ b> A and the electrode portion 55 </ b> B are electrically connected via a jumper portion J. That is, the jumper portion J is disposed in a layer different from the inspection control wiring 55 via an insulating layer (that is, the first insulating layer 84 and the second insulating layer 87), and is made of the same material (for example, light) as the pixel electrode 8. A metal material having transparency or a metal material having light reflectivity). Such a jumper part J electrically connects the main part 55A and the electrode part 55B via contact holes CH1 and CH2 formed in the insulating layer. The contact hole CH1 penetrates the first insulating layer 84 and the second insulating layer 87 to the main portion 55A, and the contact hole CH2 extends the first insulating layer 84 and the second insulating layer 87 to the electrode portion 55B. It penetrates.

このような構成によれば、比較的設置面積の大きな検査用配線、特に、検査用制御配線55の面積を小さくすることができ、検査用配線の帯電を抑制することができる。このため、隣接する配線間でのショートの発生を防止することが可能となる。したがって、検査部40におけるスイッチング素子などの静電破壊を防止することができ、信頼性試験における不良の発生及び製造歩留まりの低下を防止することが可能となる。   According to such a configuration, the area of the inspection wiring having a relatively large installation area, in particular, the area of the inspection control wiring 55 can be reduced, and charging of the inspection wiring can be suppressed. For this reason, it is possible to prevent the occurrence of a short circuit between adjacent wirings. Therefore, electrostatic breakdown of the switching element or the like in the inspection unit 40 can be prevented, and it is possible to prevent the occurrence of defects in the reliability test and the decrease in manufacturing yield.

上述したような構成の液晶表示装置は、以下のようにして製造される。   The liquid crystal display device having the above-described configuration is manufactured as follows.

すなわち、絶縁基板81上にアンダーコート層82を形成した後、このアンダーコート層82上にアモルファスシリコン膜を成膜する。このアモルファスシリコン膜をアニールすることにより多結晶シリコン薄膜を形成した後、この多結晶シリコン薄膜を島状にパターニングすることにより、アクティブエリア6のスイッチング素子7、検査部40のスイッチング素子61及び62などの半導体層を形成する。その後、この半導体層を覆うゲート絶縁層83を形成する。   That is, after forming the undercoat layer 82 on the insulating substrate 81, an amorphous silicon film is formed on the undercoat layer 82. After the polycrystalline silicon thin film is formed by annealing the amorphous silicon film, the polycrystalline silicon thin film is patterned into an island shape to thereby switch the switching element 7 in the active area 6, the switching elements 61 and 62 in the inspection unit 40, and the like. The semiconductor layer is formed. Thereafter, a gate insulating layer 83 covering the semiconductor layer is formed.

続いて、ゲート絶縁層83上に金属薄膜を成膜した後、この金属薄膜をパターニングすることにより、アクティブエリア6の走査線Yやスイッチング素子7のゲート電極7Gなどを形成する。このとき、検査部40においては、主要部55A及びこの主要部55Aとは離間した電極部55B(スイッチング素子61のゲート電極61G及びスイッチング素子62のゲート電極62Gとして機能する)を有する検査用制御配線55なども同時に形成する。   Subsequently, after forming a metal thin film on the gate insulating layer 83, the metal thin film is patterned to form the scanning line Y of the active area 6, the gate electrode 7G of the switching element 7, and the like. At this time, the inspection unit 40 has a main part 55A and an electrode part 55B (which functions as the gate electrode 61G of the switching element 61 and the gate electrode 62G of the switching element 62) separated from the main part 55A. 55 etc. are formed simultaneously.

続いて、ゲート電極7Gや電極部55Bをマスクとして、各スイッチング素子の半導体層にイオン注入などでドーパントを注入した後、このドーパントを活性化させてソース領域及びドレイン領域を形成する。この後、走査線Yやゲート電極7G、さらには検査用制御配線55などを覆う第1絶縁層84を形成する。   Subsequently, using the gate electrode 7G and the electrode part 55B as a mask, a dopant is implanted into the semiconductor layer of each switching element by ion implantation or the like, and then this dopant is activated to form a source region and a drain region. Thereafter, a first insulating layer 84 is formed to cover the scanning lines Y, the gate electrodes 7G, the inspection control wiring 55, and the like.

続いて、ゲート絶縁層83及び第1絶縁層84をパターニングすることにより、スイッチング素子7、61及び62の半導体層のソース領域及びドレイン領域まで貫通するコンタクトホール85及び86をそれぞれ形成する。この後、第1絶縁層84上に金属薄膜を形成した後、この金属薄膜をパターニングすることにより、アクティブエリア6の信号線Xや、コンタクトホール85及び86のそれぞれを介して半導体層にコンタクトした電極、すなわち、スイッチング素子7、61及び62のソース電極及びドレイン電極などを形成する。   Subsequently, by patterning the gate insulating layer 83 and the first insulating layer 84, contact holes 85 and 86 penetrating to the source and drain regions of the semiconductor layers of the switching elements 7, 61 and 62 are formed, respectively. Thereafter, after forming a metal thin film on the first insulating layer 84, the metal thin film is patterned to contact the semiconductor layer via the signal line X of the active area 6 and the contact holes 85 and 86, respectively. Electrodes, that is, source electrodes and drain electrodes of the switching elements 7, 61 and 62 are formed.

続いて、信号線Xやソース電極及びドレイン電極などを覆う第2絶縁層87を形成する。その後、アクティブエリア6において、第2絶縁層87をパターニングすることにより、スイッチング素子7のドレイン電極7Dまで貫通するコンタクトホール88を形成すると同時に、検査部40において、第1絶縁層84及び第2絶縁層87をパターニングすることにより、検査用制御配線55の主要部55A及び電極部55Bまでそれぞれ貫通するコンタクトホールCH1及びCH2をそれぞれ形成する。   Subsequently, a second insulating layer 87 that covers the signal line X, the source electrode, the drain electrode, and the like is formed. Thereafter, in the active area 6, the second insulating layer 87 is patterned to form a contact hole 88 that penetrates to the drain electrode 7 </ b> D of the switching element 7. At the same time, the first insulating layer 84 and the second insulating layer are formed in the inspection unit 40. By patterning the layer 87, contact holes CH1 and CH2 penetrating to the main portion 55A and the electrode portion 55B of the inspection control wiring 55 are formed.

この後、第2絶縁層87上に画素電極8を形成するための金属薄膜を形成した後、この金属薄膜をパターニングする。これにより、アクティブエリア6において、コンタクトホール88を介してドレイン電極7Dにコンタクトした画素電極8を形成すると同時に、検査部40において、コンタクトホールCH1を介して主要部55AにコンタクトするとともにコンタクトホールCH2を介して電極部55Bにコンタクトしたジャンパー部Jを形成する。さらに、少なくともアクティブエリア6において画素電極8上に配向膜89を形成してアレイ基板3を製造する。   Thereafter, after forming a metal thin film for forming the pixel electrode 8 on the second insulating layer 87, the metal thin film is patterned. Thereby, in the active area 6, the pixel electrode 8 that is in contact with the drain electrode 7D through the contact hole 88 is formed, and at the same time, in the inspection unit 40, the main part 55A is contacted through the contact hole CH1 and the contact hole CH2 is formed. A jumper portion J in contact with the electrode portion 55B is formed. Further, the array substrate 3 is manufactured by forming an alignment film 89 on the pixel electrode 8 at least in the active area 6.

続いて、別工程にて製造した対向基板4をその配向膜92がアレイ基板3の配向膜89側に対向させて貼り合せた後、これらのアレイ基板3と対向基板4との間に液晶材料を封止して液晶層5を形成する。さらに、これらのアレイ基板3や対向基板4に様々な部材を取り付けて液晶表示装置とする。   Subsequently, the counter substrate 4 manufactured in a separate process is bonded with the alignment film 92 facing the alignment film 89 side of the array substrate 3, and then a liquid crystal material is interposed between the array substrate 3 and the counter substrate 4. Is sealed to form the liquid crystal layer 5. Further, various members are attached to the array substrate 3 and the counter substrate 4 to form a liquid crystal display device.

上述したように、検査用制御配線55の面積を小さくすることにより、製造過程での検査用制御配線の帯電を抑制することが可能となる。また、検査用制御配線55の主要部55Aと電極部55Bとを電気的に接続するにあたり、アクティブエリア6のスイッチング素子7と画素電極8との電気的接続を可能とするためのコンタクトホール88を形成する工程、すなわち第2絶縁層87のパターニング工程において、第2絶縁層87と同様の無機系材料からなる第1絶縁層84も同時にパターニングすることにより、コンタクトホールCH1及びCH2も形成可能である。また、画素電極8を形成する工程において、ジャンパー部Jも同時に形成可能である。このため、主要部55Aと電極部55Bとが離間した構造の検査用制御配線55を適用したときに、これらの主要部55Aと電極部55Bとを電気的に接続するための別途の工程が不要であり、製造コストの増大が抑制される。   As described above, by reducing the area of the inspection control wiring 55, charging of the inspection control wiring during the manufacturing process can be suppressed. Further, when electrically connecting the main portion 55A of the inspection control wiring 55 and the electrode portion 55B, a contact hole 88 for enabling electrical connection between the switching element 7 and the pixel electrode 8 in the active area 6 is provided. In the step of forming, that is, the patterning step of the second insulating layer 87, contact holes CH1 and CH2 can also be formed by simultaneously patterning the first insulating layer 84 made of the same inorganic material as the second insulating layer 87. . In the step of forming the pixel electrode 8, the jumper portion J can be formed at the same time. For this reason, when the inspection control wiring 55 having a structure in which the main portion 55A and the electrode portion 55B are separated from each other is applied, a separate process for electrically connecting the main portion 55A and the electrode portion 55B is not required. Thus, an increase in manufacturing cost is suppressed.

なお、この発明は、上記実施形態そのものに限定されるものではなく、その実施の段階ではその要旨を逸脱しない範囲で構成要素を変形して具体化できる。また、上記実施形態に開示されている複数の構成要素の適宜な組み合せにより種々の発明を形成できる。例えば、実施形態に示される全構成要素から幾つかの構成要素を削除してもよい。更に、異なる実施形態に亘る構成要素を適宜組み合せてもよい。   In addition, this invention is not limited to the said embodiment itself, In the stage of implementation, it can change and implement a component within the range which does not deviate from the summary. Further, various inventions can be formed by appropriately combining a plurality of constituent elements disclosed in the embodiment. For example, some components may be deleted from all the components shown in the embodiment. Furthermore, you may combine suitably the component covering different embodiment.

例えば、この発明の表示装置は、上述した液晶表示装置に限定されるものではなく、自己発光素子を表示素子とする有機エレクトロルミネッセンス表示装置など他の表示装置であっても良い。   For example, the display device of the present invention is not limited to the liquid crystal display device described above, and may be another display device such as an organic electroluminescence display device using a self-luminous element as a display element.

図1は、この発明の一実施の形態に係る液晶表示装置の液晶表示パネルの構成を概略的に示す図である。FIG. 1 schematically shows a configuration of a liquid crystal display panel of a liquid crystal display device according to an embodiment of the present invention. 図2は、図1に示した液晶表示パネルにおけるアクティブエリアの断面構造を概略的に示す図である。FIG. 2 is a diagram schematically showing a cross-sectional structure of an active area in the liquid crystal display panel shown in FIG. 図3は、図1に示した液晶表示パネルにおける検査部の構成を概略的に示す図である。FIG. 3 is a diagram schematically showing the configuration of the inspection unit in the liquid crystal display panel shown in FIG. 図4は、図3に示した検査部において、検査用制御配線とスイッチング素子との接続構造を説明するための図である。FIG. 4 is a diagram for explaining a connection structure between the inspection control wiring and the switching element in the inspection unit illustrated in FIG. 3. 図5は、図4に示した検査用制御配線及びスイッチング素子をA−A線で切断したときの断面構造を概略的に示す図である。FIG. 5 is a diagram schematically showing a cross-sectional structure when the inspection control wiring and the switching element shown in FIG. 4 are cut along an AA line.

符号の説明Explanation of symbols

PX…画素 Y…走査線 X…信号線 WY…接続配線 WX…接続配線 J…ジャンパー部 1…液晶表示パネル CH1…コンタクトホール CH2…コンタクトホール 3…アレイ基板 4…対向基板 5…液晶層 6…アクティブエリア 7…スイッチング素子 8…画素電極 9…対向電極 11…駆動ICチップ 11X…信号線駆動部 11Y…走査線駆動部 20…接続配線群 40…検査部 41…信号線検査部 42…走査線検査部 44…パッド部 51…信号線検査用駆動配線 52…走査線検査用駆動配線 55…検査用制御配線 55A…主要部 55B…電極部 61…スイッチング素子 62…スイッチング素子 81…絶縁基板 82…アンダーコート層 83…ゲート絶縁層 84…第1絶縁層 85…コンタクトホール 86…コンタクトホール 87…第2絶縁層 88…コンタクトホール   PX ... Pixel Y ... Scanning line X ... Signal line WY ... Connection wiring WX ... Connection wiring J ... Jumper part 1 ... Liquid crystal display panel CH1 ... Contact hole CH2 ... Contact hole 3 ... Array substrate 4 ... Counter substrate 5 ... Liquid crystal layer 6 ... Active area 7 ... Switching element 8 ... Pixel electrode 9 ... Counter electrode 11 ... Drive IC chip 11X ... Signal line drive unit 11Y ... Scan line drive unit 20 ... Connection wiring group 40 ... Inspection unit 41 ... Signal line inspection unit 42 ... Scan line Inspection unit 44 ... Pad unit 51 ... Signal line inspection drive wiring 52 ... Scanning line inspection drive wiring 55 ... Inspection control wiring 55A ... Main part 55B ... Electrode unit 61 ... Switching element 62 ... Switching element 81 ... Insulating substrate 82 ... Undercoat layer 83 ... gate insulating layer 84 ... first insulating layer 85 ... contact hole 86 The contact hole 87 ... the second insulating layer 88 ... contact hole

Claims (6)

それぞれ画素電極を備えた複数の画素、及び、各画素に駆動信号を供給するための複数の信号供給配線を有するアクティブエリアと、
前記アクティブエリア外に配置され、前記アクティブエリアの検査を行うための検査部と、を備え、
前記検査部は、
前記アクティブエリアの検査を行う際に検査信号が供給される主要部、及び、主要部から離間した島状の電極部を有する検査用配線と、
前記主要部と前記信号供給配線との間に配置され、前記電極部をゲート電極とする薄膜トランジスタからなるスイッチング素子と、
前記検査用配線とは絶縁層を介して異なる層に配置されるとともに前記画素電極と同一材料によって形成され、前記絶縁層に形成されたコンタクトホールを介して前記主要部と前記電極部とを電気的に接続するジャンパー部と、
を備えたことを特徴とする表示装置。
A plurality of pixels each having a pixel electrode, and an active area having a plurality of signal supply wirings for supplying drive signals to each pixel;
An inspection unit disposed outside the active area and inspecting the active area, and
The inspection unit
A main part to which an inspection signal is supplied when inspecting the active area, and an inspection wiring having an island-shaped electrode part spaced from the main part,
A switching element comprising a thin film transistor disposed between the main part and the signal supply wiring and having the electrode part as a gate electrode;
The inspection wiring is arranged in a different layer via an insulating layer and is formed of the same material as the pixel electrode, and the main part and the electrode part are electrically connected via a contact hole formed in the insulating layer. Jumper part to be connected
A display device comprising:
前記絶縁層は、前記検査用配線を覆う無機系材料によって形成された第1絶縁層と、前記第1絶縁層上に配置された前記スイッチング素子のソース電極及びドレイン電極を覆う無機系材料によって形成された第2絶縁層と、からなり、前記コンタクトホールがこれらの第1絶縁層及び第2絶縁層を貫通することを特徴とする請求項1に記載の表示装置。   The insulating layer is formed of a first insulating layer formed of an inorganic material that covers the inspection wiring, and an inorganic material that covers a source electrode and a drain electrode of the switching element disposed on the first insulating layer. The display device according to claim 1, wherein the contact hole passes through the first insulating layer and the second insulating layer. 前記検査用配線は、前記スイッチング素子のオン・オフを制御する検査用の制御信号が供給される配線であることを特徴とする請求項1に記載の表示装置。   The display device according to claim 1, wherein the inspection wiring is a wiring to which an inspection control signal for controlling on / off of the switching element is supplied. 前記アクティブエリアは、アレイ基板と対向基板との間に液晶層を保持した液晶表示パネルに備えられたことを特徴とする請求項1に記載の表示装置。   The display device according to claim 1, wherein the active area is provided in a liquid crystal display panel in which a liquid crystal layer is held between an array substrate and a counter substrate. 前記検査用配線は、前記対向基板の端部より外方に延在した前記アレイ基板の延在部上に配置されたことを特徴とする請求項4に記載の表示装置。   The display device according to claim 4, wherein the inspection wiring is disposed on an extended portion of the array substrate that extends outward from an end portion of the counter substrate. さらに、前記検査用配線が配置された領域に対応して配置された駆動ICチップを備えたことを特徴とする請求項5に記載の表示装置。   The display device according to claim 5, further comprising a drive IC chip disposed corresponding to a region where the inspection wiring is disposed.
JP2006188465A 2006-07-07 2006-07-07 Display device Active JP4891676B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2006188465A JP4891676B2 (en) 2006-07-07 2006-07-07 Display device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006188465A JP4891676B2 (en) 2006-07-07 2006-07-07 Display device

Publications (2)

Publication Number Publication Date
JP2008015367A JP2008015367A (en) 2008-01-24
JP4891676B2 true JP4891676B2 (en) 2012-03-07

Family

ID=39072420

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006188465A Active JP4891676B2 (en) 2006-07-07 2006-07-07 Display device

Country Status (1)

Country Link
JP (1) JP4891676B2 (en)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012215743A (en) * 2011-04-01 2012-11-08 Seiko Epson Corp Electro-optic device and electronic apparatus
JP6164554B2 (en) * 2013-10-25 2017-07-19 株式会社ジャパンディスプレイ Display device
CN104238215A (en) 2014-08-28 2014-12-24 京东方科技集团股份有限公司 Array substrate, display panel and display device

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0394223A (en) * 1989-09-07 1991-04-19 Sharp Corp Manufacture of active matrix display device
JP3667548B2 (en) * 1998-03-27 2005-07-06 シャープ株式会社 Active matrix type liquid crystal display panel and inspection method thereof
JP5084114B2 (en) * 1999-08-31 2012-11-28 株式会社半導体エネルギー研究所 projector
JP2003157053A (en) * 2001-11-19 2003-05-30 Matsushita Electric Ind Co Ltd Liquid crystal display device, and inspection method and device therefor
JP3964223B2 (en) * 2002-02-15 2007-08-22 シャープ株式会社 Thin film transistor device
JP4006304B2 (en) * 2002-09-10 2007-11-14 株式会社 日立ディスプレイズ Image display device
JP4476737B2 (en) * 2004-08-06 2010-06-09 東芝モバイルディスプレイ株式会社 Display device, display device inspection method, and display device inspection device
JP4945070B2 (en) * 2004-10-29 2012-06-06 東芝モバイルディスプレイ株式会社 Display device

Also Published As

Publication number Publication date
JP2008015367A (en) 2008-01-24

Similar Documents

Publication Publication Date Title
JP5140999B2 (en) Liquid crystal display
JP5690916B2 (en) Array substrate for display device
KR100778168B1 (en) Display device
TWI398712B (en) Thin film transistor array panel with improved connection to test lines
JP5154503B2 (en) Active matrix substrate, liquid crystal panel, liquid crystal display device, television receiver
JP4886278B2 (en) Display device
US20090213288A1 (en) Acitve device array substrate and liquid crystal display panel
US7196766B2 (en) Defect correction of pixel electrode by connection to gate line
JP2008003134A (en) Wiring structure and display device
JP2006209089A (en) Display device
US20120326148A1 (en) Thin film transistor array panel and manufacturing method thereof
US20070013855A1 (en) Liquid crystal display device
JP4298726B2 (en) Display device
JP2008064961A (en) Wiring structure, and display device
JP4891676B2 (en) Display device
JP2009093023A (en) Display device
JP2011123162A (en) Display device
JP4834477B2 (en) Display device
JP2008089646A (en) Display device
JP2008015373A (en) Display device
US11693460B2 (en) Wiring substrate and display panel
KR100686235B1 (en) A panel for liquid crystal display
US8648976B2 (en) Display device and manufacturing method thereof
JP4639659B2 (en) Electro-optical device substrate, electro-optical device, and electronic apparatus
JP2007024964A (en) Liquid crystal display

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20090416

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20110826

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110830

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20111014

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20111122

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20111216

R150 Certificate of patent or registration of utility model

Ref document number: 4891676

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20141222

Year of fee payment: 3

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20141222

Year of fee payment: 3

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250