【特許請求の範囲】
【請求項１】
絶縁表面を有する基板上に、半導体層と、前記半導体層に接して形成されたゲート絶縁膜と、前記ゲート絶縁膜に接して形成されたゲート電極と、前記ゲート電極に接続されたゲート配線とを有する半導体装置において、
前記ゲート電極と前記ゲート配線とは、前記ゲート絶縁膜に接した導電層から成り、
前記半導体層は、チャネル形成領域と、一導電型の第１の不純物領域と、前記チャネル形成領域と前記一導電型の第１の不純物領域とに挟まれ、かつ、前記チャネル形成領域に接する前記一導電型の第２の不純物領域とを有し、
前記一導電型の第２の不純物領域の一部は、前記ゲート電極と重なっている第１の領域と、前記ゲート電極と重ならない第２の領域とを有することを特徴とする半導体装置。
【請求項２】
ｎチャネル型薄膜トランジスタで形成された画素部を有する半導体装置において、
前記ｎチャネル型薄膜トランジスタのゲート電極と、該ゲート電極に接続するゲート配線とは、ゲート絶縁膜に接した導電層から成り、
前記ｎチャネル型薄膜トランジスタの半導体層は、チャネル形成領域と、一導電型の第１の不純物領域と、前記チャネル形成領域と前記一導電型の第１の不純物領域とに挟まれ、かつ、前記チャネル形成領域に接する前記一導電型の第２の不純物領域とを有し、
前記一導電型の第２の不純物領域は、前記ゲート電極と重なっている第１の領域と、前記ゲート電極と重ならない第２の領域とを有することを特徴とする半導体装置。
【請求項３】
ｎチャネル型薄膜トランジスタとｐチャネル型薄膜トランジスタとで形成されたＣＭＯＳ回路を有する半導体装置において、
前記ｎチャネル型薄膜トランジスタのゲート電極と、該ゲート電極に接続するゲート配線とは、ゲート絶縁膜に接した導電層から成り、
前記ｎチャネル型薄膜トランジスタの半導体層は、チャネル形成領域と、一導電型の第１の不純物領域と、前記チャネル形成領域と前記一導電型の第１の不純物領域とに挟まれ、かつ、前記チャネル形成領域に接する前記一導電型の第２の不純物領域とを有し、
前記一導電型の第２の不純物領域は、前記ゲート電極と重なっている第１の領域と、前記ゲート電極と重ならない第２の領域とを有することを特徴とする半導体装置。
【請求項４】
ｎチャネル型薄膜トランジスタで形成された画素部と、ｎチャネル型薄膜トランジスタとｐチャネル型薄膜トランジスタと、で形成されたＣＭＯＳ回路を有する半導体装置において、
前記ｎチャネル型薄膜トランジスタのゲート電極と、該ゲート電極に接続するゲート配線とは、ゲート絶縁膜に接した第１の導電層から成り、
前記ｎチャネル型薄膜トランジスタの半導体層は、チャネル形成領域と、一導電型の第１の不純物領域と、前記チャネル形成領域と前記一導電型の第１の不純物領域とに挟まれ、かつ、前記チャネル形成領域に接する前記一導電型の第２の不純物領域とを有し、
前記一導電型の第２の不純物領域は、前記ゲート電極と重なっている第１の領域と、前記ゲート電極と重ならない第２の領域とを有することを特徴とする半導体装置。
【請求項５】
請求項３または請求項４のいずれか一項において、前記ｐチャネル型薄膜トランジスタのゲート電極と、該ゲート電極に接続するゲート配線とは、ゲート絶縁膜に接した導電層から成り、
前記ｐチャネル型薄膜トランジスタの半導体層は、チャネル形成領域と、一導電型の導電型の第３の不純物領域を有し、
前記一導電型の導電型の第３の不純物領域は、前記ゲート電極と重なっている第１の領域と、前記ゲート電極と重ならない第２の領域とを有することを特徴とする半導体装置。
【請求項６】
一つの画素に、第１のｎチャネル型薄膜トランジスタと第２のｎチャネル型薄膜トランジスタとを有する半導体装置において、
前記第１のｎチャネル型薄膜トランジスタのゲート電極と、と第２のｎチャネル型薄膜トランジスタのゲート電極と、前記第１のｎチャネル型薄膜トランジスタのゲート電極及び前記第２のｎチャネル型薄膜トランジスタのゲート電極に接続するゲート配線とは、ゲート絶縁膜に接した導電層から成り、
前記第１のｎチャネル型薄膜トランジスタの半導体層は、第１のチャネル形成領域と、一導電型の第１の不純物領域と、前記第１のチャネル形成領域と前記一導電型の第１の不純物領域とに挟まれ、かつ、前記第１のチャネル形成領域に接する前記一導電型の第２の不純物領域とを有し、
前記一導電型の第２の不純物領域は、前記第１のｎチャネル型薄膜トランジスタのゲート電極と重なっている第１の領域と、前記ゲート電極と重ならない第２の領域とを有し、
前記第２のｎチャネル型薄膜トランジスタの半導体層は、第２のチャネル形成領域と、前記一導電型の第３の不純物領域と、前記第２のチャネル形成領域と前記一導電型の第３の不純物領域とに挟まれ、かつ、前記第２のチャネル形成領域に接する前記一導電型の第４の不純物領域とを有し、
前記一導電型の第４の不純物領域は、前記第２のｎチャネル型薄膜トランジスタのゲート電極と重なっていることを特徴とする半導体装置。
【請求項７】
請求項６において、前記第１のｎチャネル型薄膜トランジスタはマルチゲート構造で
あることを特徴とする半導体装置。
【請求項８】
請求項６において、前記第２のｎチャネル型薄膜トランジスタには、発光層を有する
素子が接続されていることを特徴とする半導体装置。
【請求項９】
一つの画素に、ｎチャネル型薄膜トランジスタとｐチャネル型薄膜トランジスタとを
有する半導体装置において、
前記ｎチャネル型薄膜トランジスタのゲート電極とｐチャネル型薄膜トランジスタのゲート電極と、前記ｎチャネル型薄膜トランジスタのゲート電極及び前記ｐチャネル型薄膜トランジスタのゲート電極に接続するゲート配線とは、ゲート絶縁膜に接した導電層から成り、
前記ｎチャネル型薄膜トランジスタの半導体層は、第１のチャネル形成領域と、一導電型の第１の不純物領域と、前記第１のチャネル形成領域と前記一導電型の第１の不純物領域とに挟まれ、かつ、前記第１のチャネル形成領域に接する前記一導電型の第２の不純物領域とを有し、
前記一導電型の第２の不純物領域は、前記ゲート電極と重なっている第１の領域と、前記ゲート電極と重ならない第２の領域とを有し、
前記ｐチャネル型薄膜トランジスタの半導体層は、第２のチャネル形成領域と、前記一導電型とは反対の導電型の第３の不純物領域とを有し、前記第３の不純物領域は、前記ｐチャネル型薄膜トランジスタのゲート電極とは重ならないことを特徴とする半導体装置。
【請求項１０】
一つの画素に、ｎチャネル型薄膜トランジスタとｐチャネル型薄膜トランジスタとを有する半導体装置において、
前記ｎチャネル型薄膜トランジスタのゲート電極とｐチャネル型薄膜トランジスタのゲート電極と、前記ｎチャネル型薄膜トランジスタのゲート電極及び前記ｐチャネル型薄膜トランジスタのゲート電極に接続するゲート配線とは、ゲート絶縁膜に接した導電層から成り、
前記ｎチャネル型薄膜トランジスタの半導体層は、第１のチャネル形成領域と、一導電型の第１の不純物領域と、前記第１のチャネル形成領域と前記一導電型の第１の不純物領域とに挟まれ、かつ、前記第１のチャネル形成領域に接する前記一導電型の第２の不純物領域とを有し、
前記一導電型の第２の不純物領域は、前記ゲート電極と重なっている第１の領域と、前記ゲート電極と重ならない第２の領域とを有し、
前記ｐチャネル型薄膜トランジスタの半導体層は、チャネル形成領域と、前記一導電型とは反対の導電型の第３の不純物領域とを有し、前記第３の不純物領域は、前記ゲート電極と重なっている第１の領域と、前記ゲート電極と重ならない第２の領域とを有することを特徴とする半導体装置。
【請求項１１】
請求項９または請求項１０において、前記ｎチャネル型薄膜トランジスタはマルチゲート構造であることを特徴とする半導体装置。
【請求項１２】
請求項９または請求項１０において、前記ｐチャネル型薄膜トランジスタには、発光層を有する素子が接続されていることを特徴とする半導体装置。
【請求項１３】
請求項３または請求項４のいずれか一項において、前記ｐチャネル型薄膜トランジスタのゲート電極と、該ゲート電極に接続するゲート配線とは、ゲート絶縁膜に接した導電層から成り、
前記ｐチャネル型薄膜トランジスタの半導体層は、チャネル形成領域と、一導電型とは反対の導電型の第３の不純物領域を有し、
前記一導電型とは反対の導電型の第３の不純物領域の一部は、前記ゲート電極の外側に設けられていることを特徴とする半導体装置。
【請求項１４】
請求項１乃至請求項１２のいずれか一項において、前記導電層は、チタン（Ｔｉ）、タンタル（Ｔａ）、タングステン（Ｗ）、モリブデン（Ｍｏ）から選ばれた一種または複数種の元素、あるいは前記元素を主成分とする化合物であることを特徴とする半導体装置。
【請求項１５】
請求項１乃至請求項１２のいずれか一項において、前記半導体装置は、液晶表示装置、ＥＬ表示装置、またはイメージセンサであることを特徴とする半導体装置。
【請求項１６】
請求項１乃至請求項１５のいずれか一項において、前記半導体装置は、ビデオカメラ、デジタルカメラ、プロジェクター、プロジェクションＴＶ、ゴーグル型ディスプレイ、カーナビゲーション、パーソナルコンピュータ、または携帯型情報端末から選ばれた一つであることを特徴とする半導体装置。
【請求項１７】
絶縁表面を有する基板上に半導体層を形成する工程と、
前記半導体層の一部を除去して少なくとも第１の島状半導体層と第２の島状半導体層とを形成する工程と、
前記第１の島状半導体層と第２の島状半導体層とに接してゲート絶縁膜を形成する工程と、
一導電型の不純物元素を前記第１の島状半導体層の選択された領域に添加して第２の不純物領域を形成する工程と、
前記ゲート絶縁膜に接して導電層を形成する工程と、
前記導電層から前記第２の島状半導体層のチャネル形成領域に重なる第２のゲート電極を形成する工程と、
前記第２のゲート電極を形成後、前記一導電型とは反対の導電型の不純物元素を前記第２の島状半導体層の選択された領域に添加して第３の不純物領域を形成する工程と、
前記導電層から前記第１の島状半導体層のチャネル形成領域及び前記第２の不純物領域の一部に重なる第１のゲート電極を形成する工程と、
前記第１のゲート電極を形成後、前記一導電型の不純物元素を前記第１の島状半導体層の選択された領域に添加して第１の不純物領域を形成する工程とを有することを特徴とする半導体装置の作製方法。
【請求項１８】
絶縁表面を有する基板上に半導体層を形成する工程と、
前記半導体層の一部を除去して少なくとも第１の島状半導体層と第２の島状半導体層とを形成する工程と、
前記第１の島状半導体層と第２の島状半導体層とに接してゲート絶縁膜を形成する工程と、
一導電型の不純物元素を前記第１の島状半導体層の選択された領域に添加して第２の不純物領域を形成する工程と、
前記ゲート絶縁膜に接して導電層を形成する工程と、
前記導電層から前記第１の島状半導体層のチャネル形成領域及び前記第２の不純物領域の一部に重なる第１のゲート電極と前記第２の島状半導体層のチャネル形成領域に重なる第２のゲート電極とを形成する工程と、
前記第１のゲート電極の形成後、一導電型の不純物元素を前記第１の島状半導体層の選択された領域に添加して第１の不純物領域を形成する工程と、
前記第２のゲート電極の形成後、前記一導電型とは反対の導電型の不純物元素を前記第２の島状半導体層の選択された領域に添加して第３の不純物領域を形成する工程とを有することを特徴とする半導体装置の作製方法。
【請求項１９】
絶縁表面を有する基板上に半導体層を形成する工程と、
前記半導体層の一部を除去して少なくとも第１の島状半導体層と第２の島状半導体層とを形成する工程と、
前記第１の島状半導体層と前記第２の島状半導体層とに接してゲート絶縁膜を形成する工程と、
一導電型の導電型の不純物元素を前記第２の島状半導体層の選択された領域に添加して第３の不純物領域を形成する工程と、
前記一導電型とは反対の不純物元素を前記第１の島状半導体層の選択された領域に添加して第２の不純物領域を形成する工程と、
前記ゲート絶縁膜に接して導電層を形成する工程と、
前記導電層から前記第１の島状半導体層のチャネル形成領域及び前記第２の不純物領域の一部に重なる第１のゲート電極と、前記第２の島状半導体層のチャネル形成領域に重なる第２のゲート電極とを形成する工程と、
前記第１のゲート電極及び前記第２のゲート電極の形成後、前記一導電型とは反対の導電型の不純物元素を前記第１の島状半導体層の選択された領域に添加して第１の不純物領域を形成する工程とを有することを特徴とする半導体装置の作製方法。
【請求項２０】
絶縁表面を有する基板上に半導体層を形成する工程と、
前記半導体層の一部を除去して少なくとも第１の島状半導体層と第２の島状半導体層とを形成する工程と、
前記第１の島状半導体層と前記第２の島状半導体層とに接してゲート絶縁膜を形成する工程と、
一導電型の導電型の不純物元素を前記第２の島状半導体層の選択された領域に添加して第３の不純物領域を形成する工程と、
前記一導電型とは反対の導電型の不純物元素を前記第１の島状半導体層の選択された領域に添加して第１の不純物領域を形成する工程と、
前記一導電型とは反対の導電型の不純物元素を前記第１の島状半導体層の選択された領域に添加して前記第１の不純物領域とチャネル形成領域との間に第２の不純物領域を形成する工程と、
前記ゲート絶縁膜に接して導電層を形成する工程と、
前記導電層から前記第１の島状半導体層の前記チャネル形成領域及び前記第２の不純物領域の一部に重なる第１のゲート電極と、前記第２の島状半導体層のチャネル形成領域に重なる第２のゲート電極とを形成する工程とを有することを特徴とする半導体装置の作製方法。
【請求項２１】
絶縁表面を有する基板上に半導体層を形成する工程と、
前記半導体層の一部を除去して少なくとも第１の島状半導体層と第２の島状半導体層とを形成する工程と、
前記第１の島状半導体層と前記第２の島状半導体層とに接してゲート絶縁膜を形成する工程と、
一導電型の不純物元素を前記第１の島状半導体層の選択された領域に添加して第１の不純物領域を形成する工程と、
前記一導電型の不純物元素を前記第１の島状半導体層の選択された領域に添加して前記第１の不純物領域とチャネル形成領域との間に第２の不純物領域を形成する工程と、
前記ゲート絶縁膜に接して導電層を形成する工程と、
前記導電層から前記第２の島状半導体層のチャネル形成領域に重なる第２のゲート電極を形成する
工程と、
前記一導電型とは反対の導電型の不純物元素を前記第２の島状半導体層の選択された領域に添加して第３の不純物領域を形成する工程と、
前記導電層から前記第１の島状半導体層の前記チャネル形成領域及び前記第２の不純物領域の一部に重なる第１のゲート電極を形成する工程とを有することを特徴とする半導体装置の作製方法。
【請求項２２】
絶縁表面を有する基板上に半導体層を形成する工程と、
前記半導体層の一部を除去して少なくとも第１の島状半導体層と第２の島状半導体層とを形成する工程と、
前記第１の島状半導体層と前記第２の島状半導体層とに接してゲート絶縁膜を形成する工程と、
一導電型の不純物元素を前記第１の島状半導体層の選択された領域に添加して第１の不純物領域を形成する工程と、
前記一導電型とは反対の導電型の不純物元素を前記第２の島状半導体層の選択された領域に添加して第３の不純物領域を形成する工程と、
前記一導電型の不純物元素を前記第１の島状半導体層の選択された領域に添加して前記第１の不純物領域とチャネル形成領域との間に第２の不純物領域を形成する工程と、
前記ゲート絶縁膜に接して導電層を形成する工程と、
前記導電層から前記第１の島状半導体層の前記チャネル形成領域及び前記第２の不純物領域の一部に重なる第１のゲート電極と前記第２の島状半導体層のチャネル形成領域に重なる第２のゲート電極とを形成する工程とを有することを特徴とする半導体装置の作製方法。
【請求項２３】
請求項１７乃至請求項２２のいずれか一項において、前記導電層は、チタン
（Ｔｉ）、タンタル（Ｔａ）、タングステン（Ｗ）、モリブデン（Ｍｏ）から選ばれた
一種または複数種の元素、あるいは前記元素を主成分とする化合物で形成することを特
徴とする半導体装置の作製方法。
[Claims]
[Claim 1]
A semiconductor layer, a gate insulating film formed in contact with the semiconductor layer, a gate electrode formed in contact with the gate insulating film, and a gate wiring connected to the gate electrode on a substrate having an insulating surface. In semiconductor devices with
The gate electrode and the gate wiring are made of a conductive layer in contact with the gate insulating film.
The semiconductor layer is sandwiched between the channel forming region, a first impurity region of one conductivity type, a first impurity region of said one conductivity type and the channel formation region, and in contact with the channel forming region and the It has one conductive type second impurity region and
A semiconductor device characterized in that a part of the one conductive type second impurity region has a first region that overlaps with the gate electrode and a second region that does not overlap with the gate electrode.
2.
In a semiconductor device having a pixel portion formed of an n-channel thin film transistor,
The gate electrode of the n-channel thin film transistor and the gate wiring connected to the gate electrode are composed of a conductive layer in contact with the gate insulating film.
The semiconductor layer of the n-channel thin film transistor is sandwiched between a channel forming region, a monoconductive first impurity region, the channel forming region, and the monoconductive first impurity region, and the channel contact with the forming region and a second impurity region of said one conductivity type,
Said second impurity area of the one conductivity type to a semiconductor device and having a first region overlapping with the gate electrode, and a second region which does not overlap with the gate electrode.
3.
In a semiconductor device having a CMOS circuit formed of an n-channel thin film transistor and a p-channel thin film transistor,
The gate electrode of the n-channel thin film transistor and the gate wiring connected to the gate electrode are composed of a conductive layer in contact with the gate insulating film.
The semiconductor layer of the n-channel thin film transistor is sandwiched between a channel forming region, a monoconductive first impurity region, the channel forming region, and the monoconductive first impurity region, and the channel contact with the forming region and a second impurity region of said one conductivity type,
Said second impurity area of the one conductivity type to a semiconductor device and having a first region overlapping with the gate electrode, and a second region which does not overlap with the gate electrode.
4.
In a semiconductor device having a CMOS circuit formed of a pixel portion formed of an n-channel thin film transistor, an n-channel thin film transistor, and a p-channel thin film transistor.
The gate electrode of the n-channel thin film transistor and the gate wiring connected to the gate electrode are composed of a first conductive layer in contact with the gate insulating film.
The semiconductor layer of the n-channel thin film transistor is sandwiched between a channel forming region, a monoconductive first impurity region, the channel forming region, and the monoconductive first impurity region, and the channel contact with the forming region and a second impurity region of said one conductivity type,
Said second impurity area of the one conductivity type to a semiconductor device and having a first region overlapping with the gate electrode, and a second region which does not overlap with the gate electrode.
5.
In any one of claims 3 or 4, the gate electrode of the p-channel thin film transistor and the gate wiring connected to the gate electrode are formed of a conductive layer in contact with the gate insulating film.
The semiconductor layer of the p-channel thin film transistor has a channel forming region, a third impurity region of the conductivity type of the Ichishirubeden type,
The third impurity area of the conductivity type of the one conductivity type to a semiconductor device and having a first region overlapping with the gate electrode, and a second region which does not overlap with the gate electrode.
6.
In a semiconductor device having a first n-channel thin film transistor and a second n-channel thin film transistor in one pixel,
To the gate electrode of the first n-channel thin film transistor, the gate electrode of the second n-channel thin film transistor, the gate electrode of the first n-channel thin film transistor, and the gate electrode of the second n-channel thin film transistor. The connecting gate wiring consists of a conductive layer in contact with the gate insulating film.
Said first semiconductor layer of n-channel thin film transistor has a first channel formation region, a first impurity region of one conductivity type, a first impurity region of said first channel forming region and the first conductivity type sandwiched bets, and a second impurity region of said one conductivity type in contact with the first channel formation region,
Second impurity area of the one conductivity type includes a first region that overlap with the gate electrode of said first n-channel thin film transistor, and a second region which does not overlap with the gate electrode,
The semiconductor layer of the second n-channel type thin film transistor, a second channel formation region, a third impurity region of said one conductivity type, a third impurity of the second channel forming region and the first conductivity type sandwiched between the regions, and a fourth impurity region of said one conductivity type in contact with the second channel forming region,
A semiconductor device characterized in that the one conductive type fourth impurity region overlaps with the gate electrode of the second n-channel type thin film transistor.
7.
The semiconductor device according to claim 6, wherein the first n-channel thin film transistor has a multi-gate structure.
8.
The semiconductor device according to claim 6, wherein an element having a light emitting layer is connected to the second n-channel thin film transistor.
9.
In a semiconductor device having an n-channel thin film transistor and a p-channel thin film transistor in one pixel,
A gate electrode of the gate electrode and the p-channel thin film transistor of the n-channel thin film transistor, wherein the gate wiring connected to the gate electrode and the gate electrode of the p-channel thin film transistor of n-channel thin film transistor, conductive in contact with the gate insulating film Consists of layers
The semiconductor layer of the n-channel type thin film transistor, interposed between the first channel forming region, a first impurity region of one conductivity type, said first channel formation region and the first impurity region of said one conductivity type is, and, a second impurity region of said one conductivity type in contact with the first channel formation region,
Second impurity area of the one conductivity type includes a first region that overlap with the gate electrode, and a second region which does not overlap with the gate electrode,
The semiconductor layer of the p-channel type thin film transistor, a second channel formation region, and a third impurity region of opposite conductivity type to the said one conductivity type, the third impurity region of the p-channel A semiconductor device characterized in that it does not overlap with the gate electrode of a type thin film transistor.
10.
In a semiconductor device having an n-channel thin film transistor and a p-channel thin film transistor in one pixel,
A gate electrode of the gate electrode and the p-channel thin film transistor of the n-channel thin film transistor, wherein the gate wiring connected to the gate electrode and the gate electrode of the p-channel thin film transistor of n-channel thin film transistor, conductive in contact with the gate insulating film Consists of layers
The semiconductor layer of the n-channel type thin film transistor, interposed between the first channel forming region, a first impurity region of one conductivity type, said first channel formation region and the first impurity region of said one conductivity type is, and, a second impurity region of said one conductivity type in contact with the first channel formation region,
Second impurity area of the one conductivity type includes a first region that overlap with the gate electrode, and a second region which does not overlap with the gate electrode,
The semiconductor layer of the p-channel thin film transistor has a channel forming region, and a third impurity region of opposite conductivity type to the said one conductivity type, the third impurity area of the overlap the gate electrode A semiconductor device having a first region and a second region that does not overlap with the gate electrode.
11.
The semiconductor device according to claim 9 or 10, wherein the n-channel thin film transistor has a multi-gate structure.
12.
The semiconductor device according to claim 9 or 10, wherein an element having a light emitting layer is connected to the p-channel thin film transistor.
13.
In any one of claims 3 or 4, the gate electrode of the p-channel thin film transistor and the gate wiring connected to the gate electrode are formed of a conductive layer in contact with the gate insulating film.
The semiconductor layer of the p-channel thin film transistor has a channel forming region and a conductive type third impurity region opposite to the one conductive type.
A semiconductor device characterized in that a part of a third impurity region of the conductive type opposite to the one conductive type is provided outside the gate electrode.
14.
In any one of claims 1 to 12, before Kishirubedenso is titanium (Ti), tantalum (Ta), tungsten (W), one or more kinds of elements selected from molybdenum (Mo), Alternatively, a semiconductor device characterized in that it is a compound containing the element as a main component.
15.
The semiconductor device according to any one of claims 1 to 12, wherein the semiconductor device is a liquid crystal display device, an EL display device, or an image sensor.
16.
In any one of claims 1 to 15, the semiconductor device is selected from a video camera, a digital camera, a projector, a projection TV, a goggle type display, a car navigation system, a personal computer, or a portable information terminal. A semiconductor device characterized by being one.
17.
The process of forming a semiconductor layer on a substrate having an insulating surface,
A step of removing a part of the semiconductor layer to form at least a first island-shaped semiconductor layer and a second island-shaped semiconductor layer,
A step of forming a gate insulating film in contact with the first island-shaped semiconductor layer and the second island-shaped semiconductor layer, and
A step of adding a conductive type impurity element to a selected region of the first island-shaped semiconductor layer to form a second impurity region, and a step of forming a second impurity region.
The step of forming a conductive layer in contact with the gate insulating film and
Forming a second gate electrode which overlaps the channel formation region of the second island-shaped semiconductor layer before Kishirubedenso,
After forming the second gate electrode, a step of adding a conductive type impurity element opposite to the one conductive type to a selected region of the second island-shaped semiconductor layer to form a third impurity region. When,
Forming a first gate electrode that overlaps the front Kishirubedenso in part of the channel forming region and the second impurity regions of the first island-shaped semiconductor layer,
It is characterized by having a step of forming the first impurity region by adding the monoconductive impurity element to a selected region of the first island-shaped semiconductor layer after forming the first gate electrode. A method for manufacturing a semiconductor device.
18.
The process of forming a semiconductor layer on a substrate having an insulating surface,
A step of removing a part of the semiconductor layer to form at least a first island-shaped semiconductor layer and a second island-shaped semiconductor layer,
A step of forming a gate insulating film in contact with the first island-shaped semiconductor layer and the second island-shaped semiconductor layer, and
A step of adding a conductive type impurity element to a selected region of the first island-shaped semiconductor layer to form a second impurity region, and a step of forming a second impurity region.
The step of forming a conductive layer in contact with the gate insulating film and
The overlap from the previous Kishirubedenso the channel formation region of the first island-shaped semiconductor layer of the channel formation region and the first gate electrode and the second island-shaped semiconductor layer overlapping a portion of the second impurity region The process of forming the gate electrode of 2 and
After the formation of the first gate electrode, a step of adding a monoconductive impurity element to the selected region of the first island-shaped semiconductor layer to form the first impurity region.
After forming the second gate electrode, a step of adding a conductive type impurity element opposite to the one conductive type to a selected region of the second island-shaped semiconductor layer to form a third impurity region. A method for manufacturing a semiconductor device, which comprises.
19.
The process of forming a semiconductor layer on a substrate having an insulating surface,
A step of removing a part of the semiconductor layer to form at least a first island-shaped semiconductor layer and a second island-shaped semiconductor layer,
Forming a gate insulating film in contact with the first island-shaped semiconductor layer and the second semiconductor island,
A step of adding a conductive type impurity element to a selected region of the second island-shaped semiconductor layer to form a third impurity region, and a step of forming a third impurity region.
A step of adding an impurity element opposite to that of the monoconductive type to a selected region of the first island-shaped semiconductor layer to form a second impurity region.
The step of forming a conductive layer in contact with the gate insulating film and
A first gate electrode from the front Kishirubedenso overlaps a portion of the channel forming region and the second impurity regions of the first island-shaped semiconductor layer, overlaps the channel formation region of the second island-shaped semiconductor layer The process of forming the second gate electrode and
After the formation of the first gate electrode and the second gate electrode, a conductive type impurity element opposite to the one conductive type is added to the selected region of the first island-shaped semiconductor layer to make a first. A method for manufacturing a semiconductor device, which comprises a step of forming an impurity region of the above.
20.
The process of forming a semiconductor layer on a substrate having an insulating surface,
A step of removing a part of the semiconductor layer to form at least a first island-shaped semiconductor layer and a second island-shaped semiconductor layer,
Forming a gate insulating film in contact with the first island-shaped semiconductor layer and the second semiconductor island,
A step of adding a conductive type impurity element to a selected region of the second island-shaped semiconductor layer to form a third impurity region, and a step of forming a third impurity region.
Forming a first impurity region by adding an impurity element of opposite conductivity type to the selected region of the first island-shaped semiconductor layer and the one conductivity type,
Second impurity regions between the one conductivity type opposite to the conductivity type impurity element is added to the selected region of the first island-shaped semiconductor layer of the first impurity region and the channel formation region of And the process of forming
The step of forming a conductive layer in contact with the gate insulating film and
A first gate electrode from the front Kishirubedenso overlaps a portion of the channel forming region and the second impurity regions of the first island-shaped semiconductor layer, a channel formation region of the second island-shaped semiconductor layer A method for manufacturing a semiconductor device, which comprises a step of forming an overlapping second gate electrode.
21.
The process of forming a semiconductor layer on a substrate having an insulating surface,
A step of removing a part of the semiconductor layer to form at least a first island-shaped semiconductor layer and a second island-shaped semiconductor layer,
Forming a gate insulating film in contact with the first island-shaped semiconductor layer and the second semiconductor island,
A step of adding a conductive type impurity element to a selected region of the first island-shaped semiconductor layer to form a first impurity region, and a step of forming the first impurity region.
A step of adding the monoconductive impurity element to a selected region of the first island-shaped semiconductor layer to form a second impurity region between the first impurity region and the channel forming region.
The step of forming a conductive layer in contact with the gate insulating film and
A step of forming a second gate electrode overlapping the channel forming region of the second island-shaped semiconductor layer from the conductive layer, and a step of forming the second gate electrode.
Forming a third impurity region is added to a selected region of opposite conductivity type the impurity element second island-shaped semiconductor layer of said one conductivity type,
Fabrication of a semiconductor device comprising a step of forming a first gate electrode that overlaps a part of the channel forming region and the second impurity region of the first island-shaped semiconductor layer from the conductive layer. Method.
22.
The process of forming a semiconductor layer on a substrate having an insulating surface,
A step of removing a part of the semiconductor layer to form at least a first island-shaped semiconductor layer and a second island-shaped semiconductor layer,
Forming a gate insulating film in contact with the first island-shaped semiconductor layer and the second semiconductor island,
A step of adding a conductive type impurity element to a selected region of the first island-shaped semiconductor layer to form a first impurity region, and a step of forming the first impurity region.
Forming a third impurity region is added to a selected region of opposite conductivity type the impurity element second island-shaped semiconductor layer of said one conductivity type,
A step of adding the monoconductive impurity element to a selected region of the first island-shaped semiconductor layer to form a second impurity region between the first impurity region and the channel forming region.
The step of forming a conductive layer in contact with the gate insulating film and
The overlapping the channel formation region and the channel formation region of the first gate electrode overlapping a portion the second island-shaped semiconductor layer of the second impurity regions of the first island-shaped semiconductor layer from said conductive layer A method for manufacturing a semiconductor device, which comprises a step of forming the gate electrode of 2.
23.
In any one of claims 17 to 22, the conductive layer is one or more elements selected from titanium (Ti), tantalum (Ta), tungsten (W), molybdenum (Mo), or a plurality of elements. A method for manufacturing a semiconductor device, which comprises forming a compound containing the element as a main component.