【特許請求の範囲】
【請求項1】
半導体層と前記半導体層に接して形成されたゲート絶縁膜と前記ゲート絶縁膜に接して形成されたゲート電極とを有し、
前記ゲート電極は、前記ゲート絶縁膜に接して形成された半導体膜からなる第1の導電層と、前記第1の導電層に接し、チャネル長方向の長さが前記第1の導電層よりも短く形成された第2の導電層とを有し、
前記半導体層は、チャネル形成領域と、第1の不純物領域と、前記チャネル形成領域と前記第1の不純物領域とに挟まれた第2の不純物領域とを有し、
前記第1の不純物領域と前記第2の不純物領域とは一導電型を付与する不純物元素を含み、前記第2の不純物領域における前記不純物元素の濃度は、前記第1の不純物領域における前記不純物元素の濃度よりも低く、
前記第2の不純物領域の一部は、前記ゲート絶縁膜を介して、前記第1の導電層と重なっていることを特徴とする半導体装置。
【請求項2】
nチャネル型薄膜トランジスタを含む画素部を有し、
前記nチャネル型薄膜トランジスタのゲート電極は、ゲート絶縁膜に接して形成された半導体膜からなる第1の導電層と、前記第1の導電層に接し、チャネル長方向の長さが前記第1の導電層よりも短く形成された第2の導電層とを有し、
前記nチャネル型薄膜トランジスタの半導体層は、チャネル形成領域と、第1の不純物領域と、前記チャネル形成領域と前記第1の不純物領域とに挟まれた第2の不純物領域とを有し、
前記第1の不純物領域と前記第2の不純物領域とは一導電型を付与する不純物元素を含み、前記第2の不純物領域における前記不純物元素の濃度は、前記第1の不純物領域における前記不純物元素の濃度よりも低く、
前記第2の不純物領域の一部は、前記ゲート絶縁膜を介して、前記第1の導電層と重なっていることを特徴とする半導体装置。
【請求項3】
請求項1または請求項2において、一導電型の半導体層と、前記一導電型の半導体層に接して形成された絶縁膜と、前記絶縁膜に接して形成された半導体膜からなる電極とを含む容量を有することを特徴とする半導体装置。
【請求項4】
nチャネル型薄膜トランジスタとpチャネル型薄膜トランジスタとで形成されたCMOS回路を有し、
前記nチャネル型薄膜トランジスタのゲート電極は、ゲート絶縁膜に接して形成された半導体膜からなる第1の導電層と、前記第1の導電層に接し、チャネル長方向の長さが前記第1の導電層よりも短く形成された第2の導電層とを有し、
前記nチャネル型薄膜トランジスタの半導体層は、チャネル形成領域と、第1の不純物領域と、前記チャネル形成領域と前記第1の不純物領域とに挟まれた第2の不純物領域とを有し、
前記第1の不純物領域と前記第2の不純物領域とは一導電型を付与する不純物元素を含み、前記第2の不純物領域における前記不純物元素の濃度は、前記第1の不純物領域における前記不純物元素の濃度よりも低く、
前記第2の不純物領域の一部は、前記ゲート絶縁膜を介して、前記第1の導電層と重なっており、
前記pチャネル型薄膜トランジスタのゲート電極は、ゲート絶縁膜に接して形成された半導体膜からなる第3の導電層と、前記第3の導電層に接して形成された第4の導電層とを有し、
前記pチャネル型薄膜トランジスタの半導体層は、チャネル形成領域と、第3の不純物領域とを有することを特徴とする半導体装置。
【請求項5】
nチャネル型薄膜トランジスタを含む画素部とnチャネル型薄膜トランジスタとpチャネル型薄膜トランジスタとで形成されたCMOS回路とを有し、
前記nチャネル型薄膜トランジスタのゲート電極は、ゲート絶縁膜に接して形成された半導体膜からなる第1の導電層と、前記第1の導電層に接し、チャネル長方向の長さが前記第1の導電層よりも短く形成された第2の導電層とを有し、
前記nチャネル型薄膜トランジスタの半導体層は、チャネル形成領域と、第1の不純物領域と、前記チャネル形成領域と第1の不純物領域とに挟まれた第2の不純物領域とを有し、
前記第1の不純物領域と前記第2の不純物領域とは一導電型を付与する不純物元素を含み、前記第2の不純物領域における前記不純物元素の濃度は、前記第1の不純物領域における前記不純物元素の濃度よりも低く、
前記第2の不純物領域の一部は、前記ゲート絶縁膜を介して、前記第1の導電層と重なっており、
前記pチャネル型薄膜トランジスタのゲート電極は、ゲート絶縁膜に接して形成された半導体膜からなる第3の導電層と、前記第3の導電層に接して形成された第4の導電層とを有し、
前記pチャネル型薄膜トランジスタの半導体層は、チャネル形成領域と、第3の不純物領域とを有することを特徴とする半導体装置。
【請求項6】
請求項4または請求項5において、一導電型の半導体層と、前記一導電型の半導体層に接して形成された絶縁膜と、前記絶縁膜に接して形成された半導体膜からなる電極とを含む容量を有することを特徴とする半導体装置。
【請求項7】
請求項6において、前記一導電型の半導体層は、前記nチャネル型薄膜トランジスタの反動体操または前記pチャネル型薄膜トランジスタの半導体層と連続していることを特徴とする半導体装置。
【請求項8】
請求項1乃至請求項7のいずれか一において、前記第1の導電層の端部はテーパー形状であることを特徴とする半導体装置。
【請求項9】
請求項1乃至請求項8のいずれか一において、前記第1の導電層はシリコン(Si)、ゲルマニウム(Ge)から選ばれた一種または複数種の元素、あるいは前記元素を主成分とする化合物であることを特徴とする半導体装置。
【請求項10】
請求項1乃至請求項9のいずれか一において、前記第2の導電層はチタン(Ti)、タンタル(Ta)、タングステン(W)、モリブデン(Mo)から選ばれた一種または複数種の元素、あるいは前記元素を主成分とする化合物であることを特徴とする半導体装置。
【請求項11】
請求項1乃至請求項10のいずれか一において、前記半導体装置は液晶表示装置またはEL表示装置であることを特徴とする半導体装置。
【請求項12】
請求項1乃至請求項11のいずれか一において、前記半導体装置はビデオカメラ、デジタルカメラ、プロジェクター、プロジェクションTV、ゴーグル型ディスプレイ、ナビゲーションシステム、パーソナルコンピュータ、または携帯型情報端末から選ばれた一であることを特徴とする半導体装置。
【請求項13】
基板上に半導体層を形成し、
前記半導体層に接してゲート絶縁膜を形成し、
前記ゲート絶縁膜に接して半導体膜からなる第1の導電膜を形成し、
前記第1の導電膜に接して第2の導電膜を形成し、
前記第2の導電膜から第2の導電層を形成し、
前記第2導電層をマスクとして一導電型を付与する不純物元素を前記半導体層に添加することにより第1の不純物領域を形成した後、
前記第2の導電層よりも幅が狭くなるように前記第1の導電膜から第1の導電層を形成し、
前記第1の導電層及び前記第2の導電層をマスクとして一導電型を付与する不純物元素を前記半導体層に添加することにより第2の不純物領域を形成した後、
前記第1の導電層の一部を除去することを特徴とする半導体装置の作製方法。
【請求項14】
基板上に第1の半導体層と第2の半導体層を形成し、
前記第1の半導体層と第2の半導体層に接してゲート絶縁膜を形成し、
前記ゲート絶縁膜に接して半導体膜からなる第1の導電膜を形成し、
前記第1の導電膜に接して第2の導電膜を形成し、
前記第2の導電膜から前記第一の半導体層上の第2の導電層と、前記第2の半導体層上の第4の導電層とを形成し、
前記第2導電層をマスクとして一導電型を付与する不純物元素を少なくとも前記第1の半導体層に選択的に添加することにより第1の不純物領域を形成した後、
前記第4の導電層と同じ幅となるように前記第1の導電膜から第3の導電層を形成し、
前記第3の導電層及び前記第4の導電層をマスクとして一導電型とは逆の導電型を付与する不純物元素を前記第2の半導体層に選択的に添加することにより第3の不純物領域を形成し、
前記第2の導電層よりも幅が狭くなるように前記第1の導電膜から第1の導電層を形成し、
前記第1の導電層及び前記第2の導電層をマスクとして一導電型を付与する不純物元素を少なくとも前記第1の半導体層に選択的に添加することにより第2の不純物領域を形成した後、
前記第1の導電層の一部を除去することを特徴とする半導体装置の作製方法。
【請求項15】
請求項13または請求項14において、前記第1の導電層は端部がテーパー形状となるように形成されることを特徴とする半導体装置の作製方法。
【請求項16】
請求項13乃至請求項15のいずれか一において、前記第1の導電層はシリコン(Si)、ゲルマニウム(Ge)から選ばれた一種または複数種の元素、あるいは前記元素を主成分とする化合物から形成されることを特徴とする半導体装置の作製方法。
【請求項17】
請求項13乃至請求項16のいずれか一において、前記第2の導電層はチタン(Ti)、タンタル(Ta)、タングステン(W)、モリブデン(Mo)から選ばれた一種または複数種の元素、あるいは前記元素を主成分とする化合物から形成されることを特徴とする半導体装置の作製方法。
[Claims]
[Claim 1]
Have a semiconductor layer and the semiconductor layer in contact is formed the gate insulating film and the gate insulating film a gate electrode formed in contact with,
Said gate electrode includes a first conductive layer that Do a semiconductor film formed in contact with the gate insulating film, before Symbol contact with the first conductive layer, a channel length direction of said length first conductive layer I and a remote second conductive layer which is formed shorter,
The semiconductor layer has a channel forming region, a first impurity region and the channel formation region and the previous SL second impurity region sandwiched between the first impurity region,
The first impurity region and the second impurity region contain an impurity element that imparts a conductive type, and the concentration of the impurity element in the second impurity region is the impurity element in the first impurity region. Lower than the concentration of
Before SL is part of the second impurity regions, through the gate insulating film, before Symbol wherein a overlapping with the first conductive layer.
2.
have a pixel portion including n-channel thin film transistor,
The gate electrode of the n-channel thin film transistor has a first conductive layer that Do a semiconductor film formed in contact with the gate insulating film, and against the prior SL first conductive layer, the length in the channel length direction is the and a second conductive layer formed shorter than the first conductive layer,
The semiconductor layer of the n-channel thin film transistor has a channel forming region, a first impurity region and the channel formation region and the previous SL second impurity region sandwiched between the first impurity region,
The first impurity region and the second impurity region contain an impurity element that imparts a conductive type, and the concentration of the impurity element in the second impurity region is the impurity element in the first impurity region. Lower than the concentration of
Before SL is part of the second impurity regions, through the gate insulating film, before Symbol wherein a overlapping with the first conductive layer.
3.
In claim 1 or 2, the electrode composed of a monoconductive semiconductor layer, an insulating film formed in contact with the monoconductive semiconductor layer, and a semiconductor film formed in contact with the insulating film. A semiconductor device having a capacity to include.
4.
have a CMOS circuit formed by the n-channel thin film transistor and a p-channel thin film transistor,
The gate electrode of the n-channel thin film transistor has a first conductive layer that Do a semiconductor film formed in contact with the gate insulating film, and against the prior SL first conductive layer, the length in the channel length direction is the and a second conductive layer formed shorter than the first conductive layer,
The semiconductor layer of the n-channel thin film transistor has a channel forming region, a first impurity region and the channel formation region and the previous SL second impurity region sandwiched between the first impurity region,
The first impurity region and the second impurity region contain an impurity element that imparts a conductive type, and the concentration of the impurity element in the second impurity region is the impurity element in the first impurity region. Lower than the concentration of
Some prior Symbol second impurity regions, through the gate insulating film overlaps the previous SL first conductive layer,
The gate electrode of the p-channel thin film transistor has a third conductive layer made of a semiconductor film formed in contact with the gate insulating film and a fourth conductive layer formed in contact with the third conductive layer. And
A semiconductor device characterized in that the semiconductor layer of the p-channel thin film transistor has a channel forming region and a third impurity region.
5.
possess a CMOS circuit formed by the pixel portion and the n-channel thin film transistor and a p-channel thin film transistor including an n-channel thin film transistor,
The gate electrode of the n-channel thin film transistor has a first conductive layer that Do a semiconductor film formed in contact with the gate insulating film, and against the prior SL first conductive layer, the length in the channel length direction is the and a second conductive layer formed shorter than the first conductive layer,
The semiconductor layer of the n-channel thin film transistor has a channel forming region, a first impurity region and the channel formation region and a second impurity region sandwiched between the first impurity region,
The first impurity region and the second impurity region contain an impurity element that imparts a conductive type, and the concentration of the impurity element in the second impurity region is the impurity element in the first impurity region. Lower than the concentration of
Some prior Symbol second impurity regions, through the gate insulating film overlaps the previous SL first conductive layer,
The gate electrode of the p-channel thin film transistor has a third conductive layer made of a semiconductor film formed in contact with the gate insulating film and a fourth conductive layer formed in contact with the third conductive layer. And
A semiconductor device characterized in that the semiconductor layer of the p-channel thin film transistor has a channel forming region and a third impurity region.
6.
Oite to claim 4 or claim 5, a one conductivity type semiconductor layer, an insulating film formed in contact with the semiconductor layer of the one conductivity type, an electrode made of a semiconductor film formed in contact with the insulating film the semiconductor device according to claim that you have the capacity to contain and.
7.
According to claim 6, wherein the one conductivity type semiconductor layer of a semiconductor device, characterized in that contiguous with the reactionary gymnastics or the semiconductor layer of the p-channel thin film transistor of the n-channel thin film transistor.
8.
The semiconductor device according to any one of claims 1 to 7, wherein the end portion of the first conductive layer has a tapered shape.
9.
Any one to Oite of claims 1 to 8, pre-Symbol first conductive layer is silicon (Si), a main component of germanium (Ge) one selected from or a plurality of elements, or the elements A semiconductor device characterized by being a compound.
10.
Any one to Oite of claims 1 to 9, prior Symbol the second conductive layer of titanium (Ti), tantalum (Ta), tungsten (W), one or more kinds selected from molybdenum (Mo) A semiconductor device, characterized in that it is an element of the above, or a compound containing the element as a main component.
11.
Any one to Oite of claims 1 to 10, a semiconductor device wherein the semiconductor device is a liquid crystal display device or an EL display device.
12.
Any one to Oite of claims 1 to 11, wherein the semiconductor device is selected video camera, a digital camera, a projector, a projection TV, a goggle type display, navigation system, a personal computer or a portable information terminal, A semiconductor device characterized by being one.
13.
The semiconductor layer is formed on a substrate,
A gate insulating film is formed in contact with the semiconductor layer to form a gate insulating film.
Wherein the first conductive film made of a semiconductor film formed in contact with the gate insulating film,
A second conductive film is formed in contact with the first conductive film,
Forming a second conductive layer, et al or the second conductive film,
After forming the first impurity region by added pressure to the impurity element imparting one conductivity type to the second conductive layer as a mask on the semiconductor layer,
It said second width greater than that of the conductive layer is the first conductive film or we first conductive layer is formed to be narrower,
After forming the second impurity region by added pressure to the impurity element imparting one conductivity type to the first conductive layer and the second conductive layer as a mask on the semiconductor layer,
The method for manufacturing a pre-Symbol wherein a and Turkey to remove a portion of the first conductive layer.
14.
A first semiconductor layer and a second semiconductor layer are formed on the substrate ,
A gate insulating film is formed in contact with the first semiconductor layer and the second semiconductor layer.
Wherein the first conductive film made of a semiconductor film formed in contact with the gate insulating film,
A second conductive film is formed in contact with the first conductive film,
Forming a second conductive layer on the second conductive film or al the first semiconductor layer and a fourth conductive layer on said second semiconductor layer,
After forming the first impurity region by selectively adding at least an impurity element that imparts a conductive type to the first semiconductor layer using the second conductive layer as a mask,
A third conductive layer is formed from the first conductive film so as to have the same width as the fourth conductive layer.
A third impurity region is formed by selectively adding an impurity element that imparts a conductive type opposite to that of the one conductive type to the second semiconductor layer by using the third conductive layer and the fourth conductive layer as masks. Form and
It said second width greater than that of the conductive layer is the first conductive film or we first conductive layer is formed to be narrower,
After forming a second impurity region by selectively adding at least an impurity element that imparts a conductive type to the first semiconductor layer using the first conductive layer and the second conductive layer as a mask,
The method for manufacturing a pre-Symbol wherein a and Turkey to remove a portion of the first conductive layer.
15.
The method for manufacturing a semiconductor device according to claim 13 or 14, wherein the first conductive layer is formed so that the end portion has a tapered shape.
16.
Any one to Oite of claim 13 through claim 15, before Symbol first conductive layer is silicon (Si), a main component of germanium (Ge) one selected from or a plurality of elements, or the elements A method for manufacturing a semiconductor device, which is characterized by being formed from a compound.
17.
Any one to Oite of claim 13 through claim 16, before Symbol the second conductive layer of titanium (Ti), tantalum (Ta), tungsten (W), one or more kinds selected from molybdenum (Mo) A method for producing a semiconductor device, which is formed from the element of the above element or a compound containing the element as a main component.
そして、第1のドーピング処理よりもドーズ量を下げ高加速電圧の条件でn型を付与する不純物元素をドーピングする。例えば、加速電圧を70〜120keVとし、1×1013/cm2のドーズ量で行い、図26(B)で島状半導体層に形成された第1の不純物領域の内側の領域に新な不純物領域を形成する。ドーピングは、第2の矩形状の導電層2539〜2543を不純物元素に対するマスクとして用い、第2のテーパー形状の導電層2534a〜2538aの下側の領域にも不純物元素が添加されるようなドーピング条件を用いる。従って、第2のテーパー形状の導電層2534a〜2538aと重なる第3の不純物領域2548〜2551と、第1の不純物領域と第3の不純物領域との間の第2の不純物領域とが形成される。n型を付与する不純物元素は、第2の不純物領域で1×1017〜1×1019atoms/cm3の濃度となるようにし、第3の不純物領域で1×1016〜1×1018atoms/cm3の濃度となるようにする。
Then, the amount of dose is lower than that of the first doping treatment, and an impurity element that imparts n-type is doped under the condition of a high acceleration voltage. For example, the acceleration voltage is set to 70 to 120 keV, the dose is 1 × 10 13 / cm 2 , and the area inside the first impurity region formed on the island-shaped semiconductor layer in FIG. 26 (B) is new. Form an impurity region. Doping conditions are such that the second rectangular conductive layers 2539 to 2543 are used as masks for impurity elements, and the impurity elements are also added to the lower region of the second tapered conductive layers 2534a to 2538a. Is used. Therefore, a third impurity region 2548 to 2551 overlapping the second tapered conductive layer 2534a to 2538a and a second impurity region between the first impurity region and the third impurity region are formed. .. Impurity elements that impart n-type should have a concentration of 1 × 10 17 to 1 × 10 19 atoms / cm 3 in the second impurity region, and 1 × 10 16 to 1 × 10 18 in the third impurity region. to a concentration of atoms / cm 3.