KR100749478B1 - Solid phase crystallization apparatus and method of manufacturing thin film transistor - Google Patents

Solid phase crystallization apparatus and method of manufacturing thin film transistor Download PDF

Info

Publication number
KR100749478B1
KR100749478B1 KR1020060115141A KR20060115141A KR100749478B1 KR 100749478 B1 KR100749478 B1 KR 100749478B1 KR 1020060115141 A KR1020060115141 A KR 1020060115141A KR 20060115141 A KR20060115141 A KR 20060115141A KR 100749478 B1 KR100749478 B1 KR 100749478B1
Authority
KR
South Korea
Prior art keywords
heat treatment
treatment unit
substrate
heat
temperature
Prior art date
Application number
KR1020060115141A
Other languages
Korean (ko)
Inventor
김무진
김혜동
김경보
이기용
Original Assignee
삼성에스디아이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성에스디아이 주식회사 filed Critical 삼성에스디아이 주식회사
Priority to KR1020060115141A priority Critical patent/KR100749478B1/en
Application granted granted Critical
Publication of KR100749478B1 publication Critical patent/KR100749478B1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/20—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy
    • H01L21/2022—Epitaxial regrowth of non-monocrystalline semiconductor materials, e.g. lateral epitaxy by seeded solidification, solid-state crystallization, solid-state graphoepitaxy, explosive crystallization, grain growth in polycrystalline materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H01L29/6675—Amorphous silicon or polysilicon transistors
    • H01L29/66757—Lateral single gate single channel transistors with non-inverted structure, i.e. the channel layer is formed before the gate

Abstract

A solid phase crystallization apparatus and a method for manufacturing a TFT using the same are provided to achieve excellent crystallization characteristics from a polysilicon layer without the deformation of a substrate by crystallizing an amorphous silicon layer using a pre-heat treatment unit and a post-heat treatment unit. A solid phase crystallization apparatus includes a loading system(10) for loading a substrate, a pre-heat treatment unit(20) for performing a first heat treatment on the substrate under a temperature rising condition, a post-heat treatment unit(40) for performing a second heat treatment on the substrate under a temperature falling condition, and a transfer system(50) for transferring the substrate to the loading system. The pre-heat treatment unit and the post-heat treatment unit are arranged in series.

Description

고상 결정화 장치 및 이를 이용한 박막 트랜지스터의 제조 방법{SOLID PHASE CRYSTALLIZATION APPARATUS AND METHOD OF MANUFACTURING THIN FILM TRANSISTOR}Solid phase crystallization apparatus and manufacturing method of thin film transistor using same {SOLID PHASE CRYSTALLIZATION APPARATUS AND METHOD OF MANUFACTURING THIN FILM TRANSISTOR}

도 1은 본 발명의 실시예에 따른 고상 결정화 장치를 나타낸 도면이다.1 is a view showing a solid crystallization apparatus according to an embodiment of the present invention.

도 2a 내지 도 2f는 본 발명의 실시예에 따른 박막 트랜지스터의 제조 방법을 설명하기 위한 공정도들이다.2A through 2F are process diagrams for describing a method of manufacturing a thin film transistor according to an exemplary embodiment of the present invention.

도 3은 본 발명의 실시예에 따른 박막 트랜지스터를 구비한 유기 발광 표시 장치를 나타낸 단면도이다.3 is a cross-sectional view illustrating an organic light emitting display device including a thin film transistor according to an exemplary embodiment of the present invention.

본 발명은 박막 트랜지스터 제조 기술에 관한 것으로, 보다 상세하게는 박막 트랜지스터 제조용 고상 결정화 장치 및 이를 이용한 박막 트랜지스터의 제조 방법에 관한 것이다.The present invention relates to a technology for manufacturing a thin film transistor, and more particularly, to a solid state crystallization apparatus for manufacturing a thin film transistor and a method for manufacturing a thin film transistor using the same.

유기 발광 표시 장치 및 액정 표시 장치와 같은 표시 장치는 큰 부피와 고전압을 필요로 하는 음극선관과 달리 두께가 얇고 저전압으로 동작하는 장점이 있어 차세대 표시 장치로서 널리 이용되고 있다.Display devices such as an organic light emitting display device and a liquid crystal display device are widely used as next generation display devices because they have a thin thickness and operate at a low voltage, unlike a cathode ray tube requiring a large volume and a high voltage.

특히, 유기 발광 표시 장치는 유기 물질에 양극(anode)과 음극(cathode)을 통하여 주입된 전자와 정공이 재결합(recombination)하여 여기자(exciton)을 형성하고, 형성된 여기자로부터의 에너지에 의해 특정한 파장의 빛이 발생하는 현상을 이용한 자체 발광형 표시 장치이다. 따라서, 유기 발광 표시 장치는 백라이트와 같은 별도의 광원이 요구되지 않아 액정 표시 장치에 비해 소비 전력이 낮을 뿐만 아니라 광시야각 및 빠른 응답속도 확보가 용이하다는 장점이 있어 차세대 표시 장치로서 주목받고 있다.In particular, the organic light emitting diode display recombines electrons and holes injected through an anode and a cathode into an organic material to form excitons, and energy of a specific wavelength is formed by energy from the excitons formed. It is a self-luminous display device using a phenomenon in which light is generated. Accordingly, the organic light emitting diode display is attracting attention as a next-generation display device because it does not require a separate light source such as a backlight, and thus has low power consumption and easy securing of a wide viewing angle and a fast response speed compared to the liquid crystal display.

상기 유기 발광 표시 장치는 구동 방식에 따라 수동 구동형(passive matrix type)과 능동 구동형(active matrix type)으로 구분되는데, 최근에는 낮은 소비 전력, 고정세, 빠른 응답 속도, 광시야각 및 박형화 구현이 가능한 능동 구동형이 주로 적용되고 있다.The organic light emitting diode display is classified into a passive matrix type and an active matrix type according to a driving method, and recently, low power consumption, high definition, fast response speed, wide viewing angle, and thinness are realized. Possible active driven types are mainly applied.

능동 구동형 유기 발광 표시 장치는 화상 표현의 기본 단위인 화소(pixel)를 매트릭스 방식으로 배열하고 각 화소마다 스위칭 소자로 박막 트랜지스터(thin film transistor; TFT, 이하 TFT라 칭함)를 배치하여 독립적으로 화소를 제어한다.In an active driving type organic light emitting display device, pixels, which are basic units of image expression, are arranged in a matrix manner, and a pixel is independently provided by disposing a thin film transistor (TFT) as a switching element for each pixel. To control.

또한, 유기 발광 표시 장치에서 화소가 형성되는 기판은 주로 유리나 플라스틱과 같은 절연 재질로 이루어지기 때문에 기판의 변형을 일으키지 않으면서 화소 동작에 유리한 특성을 가지는 TFT를 제조하는 것이 중요하다.In addition, since the substrate on which the pixel is formed of the organic light emitting diode display is mainly made of an insulating material such as glass or plastic, it is important to manufacture a TFT having favorable characteristics for pixel operation without causing deformation of the substrate.

따라서, 유기 발광 표시 장치에서는 비정질 실리콘(amorphous silicon)을 증착하고 이를 저온에서 결정화한 폴리실리콘(polycrystalline silicon)을 액티브층으로 사용하는 폴리실리콘 TFT를 적용하고 있으며, 결정화 공정으로 엑시머 레이저 어닐링(excimer laser annealing; ELA) 공정과 고상 결정화(solid phase crystallization; SPC) 공정 등이 적용될 수 있다.Therefore, in the organic light emitting diode display, a polysilicon TFT using an amorphous silicon deposited and crystallized at low temperature as an active layer is applied, and an excimer laser annealing (excimer laser) is used as a crystallization process. annealing (ELA) process and solid phase crystallization (SPC) process can be applied.

그러나, 레이저 어닐링 공정은 결정화 속도가 빠른 반면 사용 장비가 고가이고, 고상 결정화 공정은 사용 장비는 저가이나 고온의 결정화 온도 및 장시간의 열처리가 요구되어 기판이 쉽게 변형될 수 있다.However, the laser annealing process has a high crystallization rate while the equipment used is expensive, and the solid state crystallization process requires a low-cost, high-temperature crystallization temperature and a long heat treatment so that the substrate can be easily deformed.

본 발명은 상술한 바와 같은 종래 기술의 문제점을 해결하기 위한 것으로, 본 발명의 목적은 기판을 변형시키지 않고 제조 비용을 절감하면서 실리콘 결정화 공정을 수행할 수 있는 직렬 노(in-line furnace) 방식의 고상 결정화 장치를 제공하는데 있다.The present invention is to solve the problems of the prior art as described above, the object of the present invention is to provide a series of in-line furnace (silicon crystallization) process that can perform the silicon crystallization process while reducing the manufacturing cost without modifying the substrate It is to provide a solid crystallization apparatus.

또한, 본 발명의 다른 목적은 상기 고상 결정화 장치를 이용하여 TFT를 제조하는 방법을 제공하는데 있다.Further, another object of the present invention is to provide a method for manufacturing a TFT using the solid phase crystallization apparatus.

상기의 목적을 달성하기 위하여 본 발명은, 기판을 투입 또는 반입하기 위한 로딩 시스템, 로딩 시스템을 통해 기판이 투입되면 점차적으로 상승하는 온도에서 기판을 열처리하는 사전 열처리부, 사전 열처리부를 통해 열처리된 기판을 점차적으로 하강하는 온도에서 열처리하는 사후 열처리부, 및 사후 열처리부를 통해 열처리된 기판을 냉각하면서 로딩 시스템으로 이동하는 이동 시스템을 포함하고, 사전 열처리부와 사후 열처리부가 각각 직렬 배열되는 복수개의 온도 조절 모듈을 포함하는 고상 결정화 장치를 제공한다.In order to achieve the above object, the present invention provides a loading system for loading or loading a substrate, a pre-heat treatment unit for heat-treating the substrate at a temperature gradually increasing when the substrate is input through the loading system, a substrate heat-treated through the pre-heat treatment unit A post-heat treatment unit for heat treating at a gradually decreasing temperature, and a moving system moving to the loading system while cooling the heat-treated substrate through the post-heat treatment unit, wherein the pre-heat treatment unit and the post-heat treatment unit are arranged in series. Provided is a solid phase crystallization apparatus comprising a module.

여기서, 사전 열처리부는 제1 내지 제3 온도 조절 모듈을 포함하고, 사후 열 처리부는 제4 내지 제6 온도 조절 모듈을 포함한다.Here, the pre-heat treatment unit includes first to third temperature control modules, and the post-heat treatment unit includes fourth to sixth temperature control modules.

또한, 사전 열처리부와 사후 열처리부 사이에 배치되어 사전 열처리부를 통해 열처리된 기판에 자기장을 인가하는 자기 시스템을 더욱 포함할 수 있다.In addition, the magnetic system may further include a magnetic system disposed between the pre-heat treatment unit and the post-heat treatment unit to apply a magnetic field to the substrate.

상기의 목적을 달성하기 위하여 본 발명은, 기판 상에 버퍼층과 비정질 실리콘막을 순차적으로 형성하고, 비정질 실리콘막을 직렬 노 방식의 상술한 고상 결정화 장치를 이용하여 결정화 공정을 수행하여 폴리실리콘막을 형성하고, 폴리실리콘막을 패터닝하여 액티브층을 형성하는 단계들을 포함하는 박막 트랜지스터의 제조 방법을 제공한다.In order to achieve the above object, the present invention is to form a polysilicon film by sequentially forming a buffer layer and an amorphous silicon film on the substrate, and performing the crystallization process of the amorphous silicon film using the above-described solid-state crystallization apparatus of the series furnace method, A method of manufacturing a thin film transistor including patterning a polysilicon film to form an active layer is provided.

여기서, 버퍼층은 실리콘 산화물층의 단일층으로 이루어진다.Here, the buffer layer consists of a single layer of silicon oxide layer.

또한, 결정화 공정은 로딩 시스템을 통해 사전 열처리부로 기판을 안착하고, 사전 열처리부의 제1 내지 제3 온도 조절 모듈의 온도를 500 내지 730℃의 범위 내에서 점차적으로 상승하는 온도로 설정하여 제1 내지 제3 온도 조절 모듈에서 제1 내지 제3 열처리를 각각 수행하고, 제3 열처리된 기판을 자기 시스템을 거쳐 사후 열처리부로 이동하고, 사후 열처리부의 제4 내제 제6 온도 조절 모듈의 온도를 380 내지 750℃의 범위 내에서 점차적으로 하강하는 온도로 설정하여 제4 내지 제6 온도 조절 모듈에서 제4 내지 제6 열처리를 각각 수행하고, 제6 열처리된 기판을 이동 시스템을 통해 서서히 냉각하는 단계들을 포함하는 박막 트랜지스터의 제조 방법을 제공한다.In addition, the crystallization process seats the substrate to the pre-heat treatment unit through a loading system, and sets the temperature of the first to third temperature control modules of the pre-heat treatment unit to a temperature gradually rising within the range of 500 to 730 ° C. In the third temperature control module, the first to third heat treatments are respectively performed, and the third heat treated substrate is moved to the post-heat treatment unit via a magnetic system, and the temperature of the fourth inner and sixth temperature control modules of the post-heat treatment unit is 380 to 750. Performing the fourth to sixth heat treatments in the fourth to sixth temperature control modules, respectively, by setting the temperature gradually falling within the range of ° C, and gradually cooling the sixth heat-treated substrate through a moving system. Provided is a method of manufacturing a thin film transistor.

이때, 제1 내지 제6 열처리는 각각 5 내지 10분 수행한다.In this case, the first to sixth heat treatment are performed for 5 to 10 minutes, respectively.

또한, 제1 열처리는 제1 온도 조절 모듈의 온도를 500 내지 600℃로 설정한 상태에서 수행하고, 제2 및 제3 열처리는 제2 및 제3 온도 조절 모듈의 온도를 각각 650 내지 730℃로 설정한 상태에서 수행한다.In addition, the first heat treatment is performed in a state where the temperature of the first temperature control module is set to 500 to 600 ℃, the second and third heat treatment is the temperature of the second and third temperature control module to 650 to 730 ℃, respectively Executed in the set state.

또한, 제4 열처리는 제4 온도 조절 모듈의 온도를 700 내지 750℃로 설정한 상태에서 수행하고, 제5 열처리는 제5 온도 조절 모듈의 온도를 500 내지 600℃로 설정한 상태에서 수행하며, 제6 열처리는 상기 제6 온도 조절 모듈의 온도를 380 내지 430℃로 설정한 상태에서 수행한다.In addition, the fourth heat treatment is performed in a state where the temperature of the fourth temperature control module is set to 700 to 750 ° C., and the fifth heat treatment is performed in a state where the temperature of the fifth temperature control module is set to 500 to 600 ° C., The sixth heat treatment is performed in a state in which the temperature of the sixth temperature control module is set to 380 to 430 ° C.

이하, 첨부한 도면을 참조하여 본 발명의 실시예에 대하여 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 용이하게 실시할 수 있도록 상세히 설명한다. 그러나 본 발명은 여러 가지 상이한 형태로 구현될 수 있으며 여기에서 설명하는 실시예에 한정되지 않는다.Hereinafter, exemplary embodiments of the present invention will be described in detail with reference to the accompanying drawings so that those skilled in the art may easily implement the present invention. As those skilled in the art would realize, the described embodiments may be modified in various different ways, all without departing from the spirit or scope of the present invention.

먼저, 도 1을 참조하여 본 발명의 실시예에 따른 직렬 노 방식의 고상 결정화 장치를 설명한다.First, a solid state crystallization apparatus of a serial furnace system according to an embodiment of the present invention will be described with reference to FIG. 1.

도 1을 참조하면, 고상 결정화 장치(100)는 결정화 물질, 일례로 비정질 실리콘막이 증착된 기판(미도시)을 투입 또는 반입하기 위한 로딩 시스템(10)과, 로딩 시스템(10)을 통해 투입된 기판이 석영 기판(미도시)에 안착되어 점차적으로 상승하는 온도에서 기판을 열처리하는 사전 열처리부(20)와, 사전 열처리부(20)를 통해 열처리된 기판에 자기장을 인가하여 결정화가 균일하게 이루어지도록 하는 자기 시스템(30)과, 자기 시스템(30)을 통해 자장이 인가된 기판을 점차적으로 하강하는 온도에서 열처리하여 비정질 실리콘막을 결정화하는 사후 열처리부(40)와, 사후 열처리부(40)를 통해 열처리된 기판을 로딩 시스템(10)으로 이동하면서 서서히 냉각 하는 이동 시스템(50)을 포함한다.Referring to FIG. 1, the solid crystallization apparatus 100 may include a loading system 10 for loading or loading a substrate (not shown) on which a crystallization material, for example, an amorphous silicon film is deposited, and a substrate introduced through the loading system 10. The magnetic field is applied to the pre-heat treatment unit 20 and the heat-treated substrate through the pre-heat treatment unit 20 to heat the substrate at a temperature gradually rising and rested on the quartz substrate (not shown) so that crystallization is uniform. Through the post-heat treatment unit 40 and the post-heat treatment unit 40 to crystallize the amorphous silicon film by heat-treating the substrate to which the magnetic field is applied through the magnetic system 30 at a temperature which gradually descends. And a moving system 50 that gradually cools the heat treated substrate while moving to the loading system 10.

사전 열처리부(20)는 직렬(in-line) 배열되는 제1 내지 제3 온도 조절 모듈(temperature controller module; TCM, 21, 22, 23)을 포함하고, 사후 열처리부(30)는 직렬 배열되는 제4 내지 제6 온도 모듈(41, 42, 43)을 포함한다. 이때, 제4 온도 조절 모듈(41)의 온도가 제3 온도 조절 모듈(23)의 온도보다 높게 설정되는 것이 바람직하다.The pre-heat treatment unit 20 includes first to third temperature controller modules TCM 21, 22, and 23 arranged in-line, and the post-heat treatment unit 30 is arranged in series. Fourth to sixth temperature modules 41, 42, 43. At this time, the temperature of the fourth temperature control module 41 is preferably set higher than the temperature of the third temperature control module 23.

다음으로, 상술한 직렬 노 방식의 고상 결정화 장치를 이용한 TFT의 제조 방법을 도 2a 내지 도 2f를 참조하여 설명한다.Next, the manufacturing method of the TFT using the above-mentioned solid-state crystallization apparatus of the serial furnace system is demonstrated with reference to FIGS. 2A-2F.

도 2a를 참조하면, 기판(110) 상에 버퍼층(120)을 형성하고 버퍼층(120) 위로 비정질 실리콘막(131)을 형성한 다음, 400 내지 550℃의 온도에서 비정질 실리콘막(131)에 대한 탈수소 공정을 수행한다. Referring to FIG. 2A, the buffer layer 120 is formed on the substrate 110, the amorphous silicon film 131 is formed on the buffer layer 120, and then the amorphous silicon film 131 is formed at a temperature of 400 to 550 ° C. A dehydrogenation process is performed.

기판(110)은 유리나 플라스틱과 같은 절연 물질 또는 스테인레스 스틸(stainless steel; SUS)과 같은 금속 물질로 이루어질 수 있으며, 금속 물질로 이루어지는 경우 기판(110) 위에 절연막을 더 형성할 수 있다.The substrate 110 may be made of an insulating material such as glass or plastic or a metal material such as stainless steel (SUS). When the substrate 110 is made of a metal material, an insulating film may be further formed on the substrate 110.

버퍼층(120)은 이후 비정질 실리콘막(131)의 결정화 공정 시 기판(110) 표면에 존재하는 불순물들이 용출되어 비정질 실리콘막(131)으로 확산하는 것을 방지한다. 또한, 버퍼층(120)은 고온의 열처리 시 기판(110) 변형을 유발할 수 있는 실리콘 질화물(SiN)의 사용을 배제한 실리콘 산화물(SiO2)의 단일층으로 이루어질 수 있다.The buffer layer 120 prevents the impurities present on the surface of the substrate 110 from being eluted and diffused into the amorphous silicon film 131 during the crystallization process of the amorphous silicon film 131. In addition, the buffer layer 120 may be formed of a single layer of silicon oxide (SiO 2 ) excluding the use of silicon nitride (SiN), which may cause deformation of the substrate 110 during high temperature heat treatment.

도 2b를 참조하면, 도 1의 직렬 노 방식의 고상 결정화 장치(100)를 이용한 결정화 공정에 의해 비정질 실리콘막(131)을 결정화하여 폴리실리콘막(132)을 형성한다. 이때, 결정화 공정은 다음의 과정으로 수행할 수 있다.Referring to FIG. 2B, the polysilicon film 132 is formed by crystallizing the amorphous silicon film 131 by the crystallization process using the solid state crystallization apparatus 100 of the series furnace method of FIG. 1. At this time, the crystallization process may be performed by the following process.

먼저, 결정화 장치(100)의 로딩 시스템(10)을 통해 사전 열처리부(20)로 기판(110)이 안착되면, 사전 열처리부(20)의 제1 내지 제3 온도 조절 모듈(21, 22, 23)의 온도를 일정 범위, 일례로 500 내지 730℃의 범위 내에서 점차적으로 상승하는 온도로 설정하여 제1 내지 제3 온도 조절 모듈(21, 22, 23)에서 제1 내지 제3 열처리를 각각 수행한다. 일례로, 제1 열처리는 제1 온도 조절 모듈(21)의 온도는 500 내지 600℃, 바람직하게 550℃로 설정한 상태에서 수행하고, 제2 및 제3 열처리는 제2 및 제3 온도 조절 모듈(22, 23)의 온도를 각각 650 내지 730℃, 바람직하게 700℃로 설정한 상태에서 수행할 수 있다. 또한, 제1 내지 제3 열처리는 각각 5 내지 10분 정도 수행할 수 있다.First, when the substrate 110 is seated in the pre-heat treatment unit 20 through the loading system 10 of the crystallization apparatus 100, the first to third temperature control modules 21, 22, The first to third heat treatments are performed in the first to third temperature control modules 21, 22, and 23 by setting the temperature of 23) to a temperature gradually rising within a predetermined range, for example, in the range of 500 to 730 ° C. Perform. For example, the first heat treatment is performed in a state where the temperature of the first temperature control module 21 is set to 500 to 600 ° C., preferably 550 ° C., and the second and third heat treatments are performed to the second and third temperature control modules. The temperature of (22, 23) can be carried out in a state set to 650 to 730 ℃, preferably 700 ℃, respectively. In addition, the first to third heat treatments may be performed for about 5 to 10 minutes, respectively.

그 후, 자기 시스템(30)을 거쳐 기판(110)이 사후 열처리부(40)로 이동하면 제4 내지 제6 온도 조절 모듈(41, 42, 43)의 온도를 일정 범위, 일례로 380 내지 750℃의 범위 내에서 점차적으로 하강하는 온도로 설정하여 제4 내지 제6 온도 조절 모듈(41, 42, 43)에서 제4 내지 제6 열처리를 각각 수행한다. 일례로, 제4 열처리는 제4 온도 조절 모듈(41)의 온도를 700 내지 750℃, 바람직하게 730℃로 설정한 상태에서 수행하고, 제5 열처리는 제5 온도 조절 모듈(42)의 온도를 500 내지 600℃, 바람직하게 550℃로 설정한 상태에서 수행하며, 제6 열처리는 제6 온도 조절 모듈(43)의 온도를 380 내지 430℃, 바람직하게 400℃로 설정한 상태에서 수 행할 수 있다. 또한, 제4 내지 제6 열처리는 각각 5 내지 10분 정도 수행할 수 있다.Thereafter, when the substrate 110 moves to the post-heat treatment unit 40 via the magnetic system 30, the temperature of the fourth to sixth temperature control modules 41, 42, and 43 may be varied in a predetermined range, for example, 380 to 750. The fourth to sixth heat treatments are performed in the fourth to sixth temperature control modules 41, 42, and 43 by setting the temperature gradually falling within the range of ° C. For example, the fourth heat treatment is performed in a state in which the temperature of the fourth temperature control module 41 is set to 700 to 750 ° C., preferably 730 ° C., and the fifth heat treatment is used to adjust the temperature of the fifth temperature control module 42. The temperature is set at 500 to 600 ° C., preferably 550 ° C., and the sixth heat treatment may be performed at a temperature of the sixth temperature control module 43 at 380 to 430 ° C., preferably 400 ° C. . In addition, the fourth to sixth heat treatments may be performed for about 5 to 10 minutes, respectively.

그 다음, 기판(110)을 이동 시스템(50)을 통해 서서히 이동하면서 냉각한다.The substrate 110 is then cooled while slowly moving through the movement system 50.

도 2c를 참조하면, 마스크 공정 및 식각 공정에 의해 폴리실리콘막(132)을 패터닝하여 액티브층(130)을 형성한다.Referring to FIG. 2C, the polysilicon layer 132 is patterned by a mask process and an etching process to form the active layer 130.

도 2d를 참조하면, 액티브층(130)을 덮도록 기판(110)의 전면 위에 게이트 절연막(140)을 형성하고, 게이트 절연막(140) 위로 액티브층(130)의 중앙 부분에 대응하여 게이트 전극(150)을 형성한다. 일례로, 게이트 절연막(140)은 400Å 두께의 실리콘 질화물(SiNx)층과 400Å 두께의 TEOS층의 적층 구조로 이루어질 수 있다.Referring to FIG. 2D, the gate insulating layer 140 is formed on the entire surface of the substrate 110 to cover the active layer 130, and the gate electrode (eg, a gate electrode) corresponding to the central portion of the active layer 130 is formed on the gate insulating layer 140. 150). For example, the gate insulating layer 140 may have a stacked structure of a 400 nm thick silicon nitride (SiNx) layer and a 400 mm thick TEOS layer.

도 2e를 참조하면, 마스크 공정 및 이온 주입 공정에 의해 액티브층(130)으로 P형 또는 N형 불순물을 도핑하여 액티브층(130) 양측 가장자리에 소오스 및 드레인 영역(135, 136)을 형성한다. 이때, 액티브층(130)의 소오스 및 드레인 영역(135, 136) 사이의 영역, 즉 중앙 부분은 채널 영역(135)으로 작용한다.Referring to FIG. 2E, source and drain regions 135 and 136 are formed at both edges of the active layer 130 by doping the P-type or N-type impurities into the active layer 130 by a mask process and an ion implantation process. In this case, the region between the source and drain regions 135 and 136 of the active layer 130, that is, the central portion, serves as the channel region 135.

도 2f를 참조하면, 게이트 전극(140)을 덮도록 기판(110)의 전면 위에 층간 절연막(160)을 형성하고, 마스크 공정 및 식각 공정에 의해 층간 절연막(160)과 게이트 절연막(140)을 패터닝하여 소오스 및 드레인 영역(135, 136)을 노출시키는 제1 콘택홀(141, 161)과 제2 콘택홀(142,162)을 형성한다.Referring to FIG. 2F, the interlayer insulating layer 160 is formed on the entire surface of the substrate 110 to cover the gate electrode 140, and the interlayer insulating layer 160 and the gate insulating layer 140 are patterned by a mask process and an etching process. The first contact holes 141 and 161 and the second contact holes 142 and 162 exposing the source and drain regions 135 and 136 are formed.

그 다음, 층간 절연막(140) 위로 제1 콘택홀(141, 161)과 제2 콘택홀(142, 162)을 통하여 소오스 및 드레인 영역(135, 136)과 전기적으로 연결되는 소오스 및 드레인 전극(171, 172)을 형성하여 TFT(T1)를 완성한다.Next, the source and drain electrodes 171 electrically connected to the source and drain regions 135 and 136 through the first contact holes 141 and 161 and the second contact holes 142 and 162 over the interlayer insulating layer 140. 172 is formed to complete the TFT T1.

본 발명의 실시예에 의하면, 직렬 노 방식의 고상 결정화 장치(100)를 이용하여 단시간 내에 온도를 상승 및 하강시키면서 비정질 실리콘막(131)의 열처리를 수행한다. 따라서, 기판(110)의 변형을 야기하지 않으면서 결정화 특성이 우수한 폴리실리콘막(132)을 형성할 수 있으므로 TFT의 특성을 개선할 수 있다.According to the embodiment of the present invention, the amorphous silicon film 131 is heat-treated while the temperature is raised and lowered in a short time by using the solid state crystallization apparatus 100 of the series furnace method. Therefore, the polysilicon film 132 having excellent crystallization characteristics can be formed without causing deformation of the substrate 110, so that the characteristics of the TFT can be improved.

즉, 도 3은 일례로 채널의 선폭(W)과 길이(L)가 각각 10㎛인 TFT를 제조한 후 문턱 전압(Vth), 이동도(mobility) 및 전류(I) 특성 등의 TFT의 전기적 특성을 측정한 결과로서, 아래의 [표 1]과 같이 TFT가 비교적 우수한 전기적 특성을 가짐을 확인할 수 있다.That is, FIG. 3 shows, for example, a TFT having a line width (W) and a length (L) of 10 μm, respectively, and then the TFTs such as threshold voltage (Vth), mobility (mobility), and current (I) characteristics. As a result of measuring the characteristics, it can be seen that the TFT has a relatively excellent electrical characteristics as shown in Table 1 below.

Figure 112006085218914-pat00001
Figure 112006085218914-pat00001

도 3은 상술한 제조 방법에 의해 제조한 TFT(T1)를 표시 장치, 일례로 유기 발광 표시 장치에 적용한 경우를 나타낸 도면으로서, 도 3에서 도 2f에서와 동일한 구성 요소에 대해서는 동일한 도면 부호를 부여하고 이에 대한 상세한 설명은 생략한다.FIG. 3 is a view showing a case where a TFT (T1) manufactured by the above-described manufacturing method is applied to a display device, for example, an organic light emitting display device, and the same reference numerals are assigned to the same components as in FIG. The detailed description thereof will be omitted.

도 3를 참조하면, 도 1의 TFT(T1)가 형성된 기판(110) 위로 평탄화막(190)을 사이에 두고 TFT(T1)의 일부와 전기적으로 연결되는 발광 소자(L)가 형성되어 화소를 구성한다.Referring to FIG. 3, a light emitting element L electrically connected to a portion of the TFT T1 is formed on the substrate 110 on which the TFT T1 of FIG. 1 is interposed, thereby forming a pixel. Configure.

발광 소자(L)는 제1 전극(310), 유기 발광층(330) 및 제2 전극(340)이 순차적으로 적층된 구조로 이루어지고, 평탄화막(180)에 구비된 비아홀(181)을 통하여 TFT(T1)의 일부, 일례로 드레인 전극(172)과 전기적으로 연결될 수 있다. 제1 전극(310)은 화소 정의막(320)에 의해 인접 화소의 제1 전극(미도시)과 전기적으로 분리되며, 화소 정의막(320)에 구비된 개구부(321)를 통하여 유기 발광층(330)과 접촉한다.The light emitting device L has a structure in which the first electrode 310, the organic light emitting layer 330, and the second electrode 340 are sequentially stacked, and the TFT is disposed through the via hole 181 provided in the planarization layer 180. A part of the T1, for example, may be electrically connected to the drain electrode 172. The first electrode 310 is electrically separated from the first electrode (not shown) of the adjacent pixel by the pixel defining layer 320, and the organic emission layer 330 through the opening 321 provided in the pixel defining layer 320. ).

제1 전극(310) 및 제2 전극(340)은 각각 ITO(indium tin oxide), IZO(indium zinc oxide), Al, Mg-Ag, Ca, Ca/Ag, Ba 중의 하나 또는 그 이상의 물질로 이루어질 수 있다,The first electrode 310 and the second electrode 340 are each made of one or more materials of indium tin oxide (ITO), indium zinc oxide (IZO), Al, Mg-Ag, Ca, Ca / Ag, and Ba. Can be,

유기 발광층(330)은 저분자 유기물 또는 고분자 유기물로 이루어질 수 있으며, 경우에 따라 정공 주입층(hole injection layer; HIL), 정공 수송층(hole transport layer; HTL), 전자 주입층(electron injection layer; EIL) 및 전자 수송층(electron transport layer; ETL)이 더 형성될 수 있다.The organic light emitting layer 330 may be formed of a low molecular organic material or a high molecular organic material, and in some cases, a hole injection layer (HIL), a hole transport layer (HTL), and an electron injection layer (EIL) And an electron transport layer (ETL) may be further formed.

한편, 도시되지는 않았지만 상기 화소는 기판(110) 위에 매트릭스 형태로 배열될 수 있고 봉지 기판에 의해 봉지되어 보호될 수 있다.Although not shown, the pixels may be arranged in a matrix form on the substrate 110 and may be encapsulated and protected by the encapsulation substrate.

본 실시예에서는 도 2의 TFT(T1)가 유기 발광 표시 장치의 구동 소자로 적용되는 경우에 대해서만 설명하였지만, 액정 표시 장치 등의 다른 표시 장치의 구동 소자로도 적용될 수 있다.In the present embodiment, only the case where the TFT (T1) of FIG. 2 is applied as a driving element of the organic light emitting display device has been described. However, the TFT (T1) of FIG.

상기에서는 본 발명의 바람직한 실시예에 대하여 설명하였지만, 본 발명은 이에 한정되는 것이 아니고 특허청구범위와 발명의 상세한 설명 및 첨부한 도면의 범위 안에서 여러 가지로 변형하여 실시하는 것이 가능하고 이 또한 본 발명의 범위에 속하는 것은 당연하다.Although the preferred embodiments of the present invention have been described above, the present invention is not limited thereto, and various modifications and changes can be made within the scope of the claims and the detailed description of the invention and the accompanying drawings. Naturally, it belongs to the range of.

상술한 바와 같이 본 발명은 직렬 노 방식의 고상 결정화 장치를 이용하여 비정질 실리콘막의 결정화를 수행하므로 기판의 변형을 야기하지 않으면서 우수한 결정화 특성을 가지는 폴리실리콘막을 형성할 수 있다.As described above, according to the present invention, since the amorphous silicon film is crystallized using the solid state crystallization apparatus of the series furnace method, a polysilicon film having excellent crystallization characteristics can be formed without causing deformation of the substrate.

그 결과, TFT의 전기적 특성을 개선할 수 있을 뿐만 아니라 이를 유기 발광 표시 장치 등의 표시 장치에 적용할 경우 표시 특성을 개선할 수 있다.As a result, not only the electrical characteristics of the TFT can be improved, but also when it is applied to a display device such as an organic light emitting display device, display characteristics can be improved.

또한, 고가의 레이저 결정화 장치를 사용할 필요가 없으므로 제조 비용을 절감할 수 있다.In addition, since there is no need to use an expensive laser crystallization apparatus, manufacturing cost can be reduced.

Claims (10)

기판을 투입 또는 반입하기 위한 로딩 시스템;A loading system for loading or unloading a substrate; 상기 로딩 시스템을 통해 기판이 투입되면 점차적으로 상승하는 온도에서 상기 기판을 열처리하는 사전 열처리부;A pre-heat treatment unit for heat-treating the substrate at a temperature gradually rising when the substrate is input through the loading system; 상기 사전 열처리부를 통해 열처리된 상기 기판을 점차적으로 하강하는 온도에서 열처리하는 사후 열처리부; 및A post heat treatment unit for heat-treating the substrate heat-treated through the pre-heat treatment unit at a temperature gradually descending; And 상기 사후 열처리부를 통해 열처리된 상기 기판을 냉각하면서 상기 로딩 시스템으로 이동하는 이동 시스템을 포함하고, A moving system moving to the loading system while cooling the substrate heat-treated through the post heat treatment unit, 상기 사전 열처리부와 상기 사후 열처리부가 각각 직렬 배열되는 복수개의 온도 조절 모듈을 포함하는 고상 결정화 장치.And a plurality of temperature control modules in which the pre-heat treatment unit and the post-heat treatment unit are arranged in series, respectively. 제1 항에 있어서, According to claim 1, 상기 사전 열처리부가 제1 내지 제3 온도 조절 모듈을 포함하고, 상기 사후 열처리부가 제4 내지 제6 온도 조절 모듈을 포함하는 고상 결정화 장치.The pre-heat treatment unit comprises a first to third temperature control module, and the post-heat treatment unit comprises a fourth to sixth temperature control module. 제1 항에 있어서, According to claim 1, 상기 사전 열처리부와 상기 사후 열처리부 사이에 배치되어 상기 사전 열처리부를 통해 열처리된 상기 기판에 자기장을 인가하는 자기 시스템을 더욱 포함하는 고상 결정화 장치.And a magnetic system disposed between the pre-heat treatment unit and the post-heat treatment unit to apply a magnetic field to the substrate heat-treated through the pre-heat treatment unit. 기판 상에 버퍼층과 비정질 실리콘막을 순차적으로 형성하는 단계;Sequentially forming a buffer layer and an amorphous silicon film on the substrate; 상기 비정질 실리콘막을 직렬 노 방식의 고상 결정화 장치를 이용하여 결정화 공정을 수행하여 폴리실리콘막을 형성하는 단계; 및Forming a polysilicon film by performing a crystallization process on the amorphous silicon film using a solid state crystallization apparatus of a series furnace method; And 상기 폴리실리콘막을 패터닝하여 액티브층을 형성하는 단계Patterning the polysilicon film to form an active layer 를 포함하는 박막 트랜지스터의 제조 방법.Method of manufacturing a thin film transistor comprising a. 제4 항에 있어서, The method of claim 4, wherein 상기 버퍼층이 실리콘 산화물층의 단일층으로 이루어지는 박막 트랜지스터의 제조 방법.A method of manufacturing a thin film transistor, wherein the buffer layer is made of a single layer of a silicon oxide layer. 제4 항에 있어서, The method of claim 4, wherein 상기 고상 결정화 장치가The solid phase crystallization device 상기 비정질 실리콘막이 형성된 기판을 투입 또는 반입하기 위한 로딩 시스템;A loading system for loading or loading a substrate on which the amorphous silicon film is formed; 상기 로딩 시스템을 통해 기판이 투입되면 점차적으로 상승하는 온도에서 상기 기판을 열처리하는 사전 열처리부;A pre-heat treatment unit for heat-treating the substrate at a temperature gradually rising when the substrate is input through the loading system; 상기 사전 열처리부를 통해 열처리된 상기 기판을 점차적으로 하강하는 온도에서 열처리하는 사후 열처리부;A post heat treatment unit for heat-treating the substrate heat-treated through the pre-heat treatment unit at a temperature gradually descending; 상기 사전 열처리부와 상기 사후 열처리부 사이에 배치되어 상기 사전 열처 리부를 통해 열처리된 상기 기판에 자기장을 인가하는 자기 시스템; 및A magnetic system disposed between the pre-heat treatment unit and the post-heat treatment unit to apply a magnetic field to the substrate heat-treated through the pre-heat treatment unit; And 상기 사후 열처리부를 통해 열처리된 상기 기판을 냉각하면서 상기 로딩 시스템으로 이동하는 이동 시스템을 포함하고, A moving system moving to the loading system while cooling the substrate heat-treated through the post heat treatment unit, 상기 사전 열처리부가 제1 내지 제3 온도 조절 모듈을 포함하고, 상기 사후 열처리부가 제4 내지 제6 온도 조절 모듈을 포함하는 박막 트랜지스터의 제조 방법.The pre-heat treatment unit comprises a first to third temperature control module, and the post-heat treatment unit comprises a fourth to sixth temperature control module. 제6 항에 있어서, The method of claim 6, 상기 결정화 공정은 The crystallization process is 상기 로딩 시스템을 통해 상기 사전 열처리부로 상기 기판을 안착하는 단계;Mounting the substrate to the pre-heat treatment unit through the loading system; 상기 사전 열처리부의 상기 제1 내지 제3 온도 조절 모듈의 온도를 500 내지 730℃의 범위 내에서 점차적으로 상승하는 온도로 설정하여 상기 제1 내지 제3 온도 조절 모듈에서 제1 내지 제3 열처리를 각각 수행하는 단계;By setting the temperature of the first to the third temperature control module of the pre-heat treatment unit to a temperature gradually rising within the range of 500 to 730 ℃, the first to third heat treatment in the first to third temperature control module, respectively Performing; 상기 제3 열처리된 상기 기판을 상기 자기 시스템을 거쳐 상기 사후 열처리부로 이동하는 단계;Moving the third heat-treated substrate to the post-heat treatment unit via the magnetic system; 상기 사후 열처리부의 상기 제4 내제 제6 온도 조절 모듈의 온도를 380 내지 750℃의 범위 내에서 점차적으로 하강하는 온도로 설정하여 상기 제4 내지 제6 온도 조절 모듈에서 제4 내지 제6 열처리를 각각 수행하는 단계; 및 By setting the temperature of the fourth inner sixth temperature control module of the post-heat treatment unit to a temperature gradually falling within the range of 380 to 750 ℃, the fourth to sixth heat treatment in the fourth to sixth temperature control module, respectively Performing; And 상기 제6 열처리된 상기 기판을 상기 이동 시스템을 통해 서서히 냉각하는 단계를 포함하는 박막 트랜지스터의 제조 방법.Gradually cooling the sixth heat-treated substrate through the transfer system. 제7 항에 있어서, The method of claim 7, wherein 상기 제1 내지 제6 열처리는 각각 5 내지 10분 정도 수행하는 박막 트랜지스터의 제조 방법.The first to sixth heat treatments are each performed for about 5 to 10 minutes. 제8 항에 있어서, The method of claim 8, 상기 제1 열처리는 상기 제1 온도 조절 모듈의 온도를 500 내지 600℃로 설정한 상태에서 수행하고, 상기 제2 및 제3 열처리는 상기 제2 및 제3 온도 조절 모듈의 온도를 각각 650 내지 730℃로 설정한 상태에서 수행하는 박막 트랜지스터의 제조 방법.The first heat treatment is performed in a state in which the temperature of the first temperature control module is set to 500 to 600 ° C., and the second and third heat treatments respectively set the temperatures of the second and third temperature control modules to 650 to 730. The manufacturing method of a thin film transistor performed in the state set to ° C. 제8 항에 있어서, The method of claim 8, 상기 제4 열처리는 상기 제4 온도 조절 모듈의 온도를 700 내지 750℃로 설정한 상태에서 수행하고, 상기 제5 열처리는 상기 제5 온도 조절 모듈의 온도를 500 내지 600℃로 설정한 상태에서 수행하며, 상기 제6 열처리는 상기 제6 온도 조절 모듈의 온도를 380 내지 430℃로 설정한 상태에서 수행하는 박막 트랜지스터의 제조 방법.The fourth heat treatment is performed in a state where the temperature of the fourth temperature control module is set to 700 to 750 ° C., and the fifth heat treatment is performed in a state where the temperature of the fifth temperature control module is set to 500 to 600 ° C. The sixth heat treatment is performed in a state in which the temperature of the sixth temperature control module is set to 380 to 430 ° C.
KR1020060115141A 2006-11-21 2006-11-21 Solid phase crystallization apparatus and method of manufacturing thin film transistor KR100749478B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020060115141A KR100749478B1 (en) 2006-11-21 2006-11-21 Solid phase crystallization apparatus and method of manufacturing thin film transistor

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020060115141A KR100749478B1 (en) 2006-11-21 2006-11-21 Solid phase crystallization apparatus and method of manufacturing thin film transistor

Publications (1)

Publication Number Publication Date
KR100749478B1 true KR100749478B1 (en) 2007-08-14

Family

ID=38602939

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020060115141A KR100749478B1 (en) 2006-11-21 2006-11-21 Solid phase crystallization apparatus and method of manufacturing thin film transistor

Country Status (1)

Country Link
KR (1) KR100749478B1 (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109778081A (en) * 2019-01-23 2019-05-21 信维通信（江苏）有限公司 A kind of high Bs non-crystalline material and preparation method thereof

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08512432A (en) * 1993-07-12 1996-12-24 ペレグリン・セミコンダクター・コーポレイション High frequency wireless communication system on a single ultra-thin silicon-on-sapphire chip
JP2000228527A (en) * 1998-12-03 2000-08-15 Semiconductor Energy Lab Co Ltd Semiconductor device and manufacture thereof
JP2001230420A (en) * 1999-12-10 2001-08-24 Semiconductor Energy Lab Co Ltd Semiconductor device and its manufacturing method
JP2002026331A (en) * 2000-07-06 2002-01-25 Semiconductor Energy Lab Co Ltd Method of manufacturing semiconductor device
KR100437296B1 (en) * 1994-06-15 2004-11-06 가부시키가이샤 한도오따이 에네루기 켄큐쇼 Thin film transistor and its manufacturing method
KR20050051159A (en) * 2003-11-27 2005-06-01 삼성에스디아이 주식회사 Inline processing apparatus for laser annealing of semiconductor device
KR20060016421A (en) * 2004-08-17 2006-02-22 삼성전자주식회사 Mask for sls and method of making thin film transistor using the same

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08512432A (en) * 1993-07-12 1996-12-24 ペレグリン・セミコンダクター・コーポレイション High frequency wireless communication system on a single ultra-thin silicon-on-sapphire chip
KR100437296B1 (en) * 1994-06-15 2004-11-06 가부시키가이샤 한도오따이 에네루기 켄큐쇼 Thin film transistor and its manufacturing method
JP2000228527A (en) * 1998-12-03 2000-08-15 Semiconductor Energy Lab Co Ltd Semiconductor device and manufacture thereof
JP2001230420A (en) * 1999-12-10 2001-08-24 Semiconductor Energy Lab Co Ltd Semiconductor device and its manufacturing method
JP2002026331A (en) * 2000-07-06 2002-01-25 Semiconductor Energy Lab Co Ltd Method of manufacturing semiconductor device
KR20050051159A (en) * 2003-11-27 2005-06-01 삼성에스디아이 주식회사 Inline processing apparatus for laser annealing of semiconductor device
KR20060016421A (en) * 2004-08-17 2006-02-22 삼성전자주식회사 Mask for sls and method of making thin film transistor using the same

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109778081A (en) * 2019-01-23 2019-05-21 信维通信（江苏）有限公司 A kind of high Bs non-crystalline material and preparation method thereof

Similar Documents

Publication Publication Date Title
JP5274327B2 (en) Organic electroluminescent display device and manufacturing method thereof
KR101048965B1 (en) Organic electroluminescent display
KR100601370B1 (en) TFT and Organic Electro Luminescence Display using the same
CN101546782B (en) Thin film transistor, method of fabricating the same, and organic lighting emitting diode display device
US7416924B2 (en) Organic light emitting display with single crystalline silicon TFT and method of fabricating the same
US8871616B2 (en) Methods of fabricating thin film transistor and organic light emitting diode display device having the same
KR101009646B1 (en) Thin film transistor and display device having the same
KR101030027B1 (en) thin film transistor, fabricating method of the thin film transistor, and organic lighting emitting diode display device comprising the same
US8405088B2 (en) Thin film transistor and organic light emitting diode display device
KR20120044042A (en) Organic light emitting display device and method for manufacturing the same
JP3748827B2 (en) Organic EL display device manufacturing method
KR20110109560A (en) Thin film transistor, method for production thereof and flexible display device including the same
KR100749478B1 (en) Solid phase crystallization apparatus and method of manufacturing thin film transistor
JP2006330719A (en) Organic light emitting display and method of fabricating the same
KR100626008B1 (en) Thin film transistor, and flat panel display device therewith
US7189995B2 (en) Organic electroluminescence display device and method for fabricating the same
KR100719555B1 (en) TFT and OLED comprising the same TFT and method of crystallizing semiconductor applied to the same TFT
KR100766935B1 (en) Organic light emitting display having thin film transistor and method of manufacturing the same
KR100563060B1 (en) Flat panel display with TFT
KR100603335B1 (en) Organic electro-luminescent display device and manufacturing method thereof
KR100943953B1 (en) Manufacturing method of display device
KR101225347B1 (en) Fabrication method of poly-silicon layer and fabrication method of Thin Film Transistor and organic electroluminescence display device using it
KR100611747B1 (en) Method of Fabricating TFT
KR100982314B1 (en) thin film transistor, fabricating method of the thin film transistor and organic light emitting display device comprising the same
KR100603329B1 (en) TFT and Flat panel display therewith

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120730

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20130731

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20160801

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20180802

Year of fee payment: 12

FPAY Annual fee payment

Payment date: 20190801

Year of fee payment: 13