KR100719555B1 - TFT and OLED comprising the same TFT and method of crystallizing semiconductor applied to the same TFT - Google Patents
TFT and OLED comprising the same TFT and method of crystallizing semiconductor applied to the same TFT Download PDFInfo
- Publication number
- KR100719555B1 KR100719555B1 KR1020050065712A KR20050065712A KR100719555B1 KR 100719555 B1 KR100719555 B1 KR 100719555B1 KR 1020050065712 A KR1020050065712 A KR 1020050065712A KR 20050065712 A KR20050065712 A KR 20050065712A KR 100719555 B1 KR100719555 B1 KR 100719555B1
- Authority
- KR
- South Korea
- Prior art keywords
- layer
- substrate
- thin film
- heat
- film transistor
- Prior art date
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 65
- 238000000034 method Methods 0.000 title claims abstract description 45
- 239000000758 substrate Substances 0.000 claims abstract description 75
- 239000010409 thin film Substances 0.000 claims abstract description 45
- 238000002425 crystallisation Methods 0.000 claims abstract description 23
- 230000004888 barrier function Effects 0.000 claims abstract description 21
- 230000008569 process Effects 0.000 claims abstract description 20
- 238000010438 heat treatment Methods 0.000 claims abstract description 19
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 21
- 229910052782 aluminium Inorganic materials 0.000 claims description 16
- 229910052751 metal Inorganic materials 0.000 claims description 15
- 239000002184 metal Substances 0.000 claims description 15
- 230000000903 blocking effect Effects 0.000 claims description 13
- 229910001233 yttria-stabilized zirconia Inorganic materials 0.000 claims description 13
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical group [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 12
- 229910052710 silicon Inorganic materials 0.000 claims description 12
- 239000010703 silicon Substances 0.000 claims description 12
- 239000010936 titanium Substances 0.000 claims description 12
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 claims description 7
- 150000001875 compounds Chemical class 0.000 claims description 7
- 229920005591 polysilicon Polymers 0.000 claims description 6
- 229910052719 titanium Inorganic materials 0.000 claims description 6
- 229910052761 rare earth metal Inorganic materials 0.000 claims description 5
- 150000002910 rare earth metals Chemical class 0.000 claims description 5
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 claims description 4
- 229910001220 stainless steel Inorganic materials 0.000 claims description 4
- 239000010935 stainless steel Substances 0.000 claims description 4
- 238000007711 solidification Methods 0.000 claims description 3
- 230000008023 solidification Effects 0.000 claims description 3
- 238000007715 excimer laser crystallization Methods 0.000 claims 2
- 239000010410 layer Substances 0.000 description 134
- 229910021417 amorphous silicon Inorganic materials 0.000 description 31
- 239000010408 film Substances 0.000 description 22
- 230000008025 crystallization Effects 0.000 description 15
- 239000000463 material Substances 0.000 description 12
- 239000012044 organic layer Substances 0.000 description 12
- 239000011521 glass Substances 0.000 description 7
- 238000004519 manufacturing process Methods 0.000 description 7
- 230000008018 melting Effects 0.000 description 7
- 238000002844 melting Methods 0.000 description 7
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 description 5
- 229910052739 hydrogen Inorganic materials 0.000 description 5
- 239000001257 hydrogen Substances 0.000 description 5
- 239000012535 impurity Substances 0.000 description 5
- 239000004033 plastic Substances 0.000 description 5
- 229920003023 plastic Polymers 0.000 description 5
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N silicon dioxide Inorganic materials O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 5
- 229910052581 Si3N4 Inorganic materials 0.000 description 4
- 150000002500 ions Chemical class 0.000 description 4
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 4
- 229910052814 silicon oxide Inorganic materials 0.000 description 4
- 239000004642 Polyimide Substances 0.000 description 3
- 230000008901 benefit Effects 0.000 description 3
- 238000005229 chemical vapour deposition Methods 0.000 description 3
- 229910052804 chromium Inorganic materials 0.000 description 3
- 239000013078 crystal Substances 0.000 description 3
- 239000011229 interlayer Substances 0.000 description 3
- 238000005224 laser annealing Methods 0.000 description 3
- 239000004973 liquid crystal related substance Substances 0.000 description 3
- 229910052749 magnesium Inorganic materials 0.000 description 3
- 239000011368 organic material Substances 0.000 description 3
- 238000002161 passivation Methods 0.000 description 3
- 229920001721 polyimide Polymers 0.000 description 3
- 239000012720 thermal barrier coating Substances 0.000 description 3
- 229910016048 MoW Inorganic materials 0.000 description 2
- 238000010521 absorption reaction Methods 0.000 description 2
- -1 acryl Chemical group 0.000 description 2
- NIXOWILDQLNWCW-UHFFFAOYSA-N acrylic acid group Chemical group C(C=C)(=O)O NIXOWILDQLNWCW-UHFFFAOYSA-N 0.000 description 2
- 229910052802 copper Inorganic materials 0.000 description 2
- 239000010949 copper Substances 0.000 description 2
- 230000007547 defect Effects 0.000 description 2
- 238000000151 deposition Methods 0.000 description 2
- 238000009792 diffusion process Methods 0.000 description 2
- 230000005669 field effect Effects 0.000 description 2
- 230000017525 heat dissipation Effects 0.000 description 2
- 238000002347 injection Methods 0.000 description 2
- 239000007924 injection Substances 0.000 description 2
- 239000007769 metal material Substances 0.000 description 2
- 238000000623 plasma-assisted chemical vapour deposition Methods 0.000 description 2
- 229920000642 polymer Polymers 0.000 description 2
- 239000007787 solid Substances 0.000 description 2
- 238000007740 vapor deposition Methods 0.000 description 2
- 125000001637 1-naphthyl group Chemical group [H]C1=C([H])C([H])=C2C(*)=C([H])C([H])=C([H])C2=C1[H] 0.000 description 1
- 229920002799 BoPET Polymers 0.000 description 1
- 239000005041 Mylar™ Substances 0.000 description 1
- 229910052779 Neodymium Inorganic materials 0.000 description 1
- 229920001609 Poly(3,4-ethylenedioxythiophene) Polymers 0.000 description 1
- 229910004298 SiO 2 Inorganic materials 0.000 description 1
- 230000009471 action Effects 0.000 description 1
- 230000003213 activating effect Effects 0.000 description 1
- 230000004913 activation Effects 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 239000003990 capacitor Substances 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 229920001940 conductive polymer Polymers 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- XCJYREBRNVKWGJ-UHFFFAOYSA-N copper(II) phthalocyanine Chemical compound [Cu+2].C12=CC=CC=C2C(N=C2[N-]C(C3=CC=CC=C32)=N2)=NC1=NC([C]1C=CC=CC1=1)=NC=1N=C1[C]3C=CC=CC3=C2[N-]1 XCJYREBRNVKWGJ-UHFFFAOYSA-N 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 238000006356 dehydrogenation reaction Methods 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000005284 excitation Effects 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- RBTKNAXYKSUFRK-UHFFFAOYSA-N heliogen blue Chemical compound [Cu].[N-]1C2=C(C=CC=C3)C3=C1N=C([N-]1)C3=CC=CC=C3C1=NC([N-]1)=C(C=CC=C3)C3=C1N=C([N-]1)C3=CC=CC=C3C1=N2 RBTKNAXYKSUFRK-UHFFFAOYSA-N 0.000 description 1
- 230000005525 hole transport Effects 0.000 description 1
- 238000002513 implantation Methods 0.000 description 1
- 238000007641 inkjet printing Methods 0.000 description 1
- 229910010272 inorganic material Inorganic materials 0.000 description 1
- 239000011147 inorganic material Substances 0.000 description 1
- 238000005468 ion implantation Methods 0.000 description 1
- 229910052741 iridium Inorganic materials 0.000 description 1
- 230000001678 irradiating effect Effects 0.000 description 1
- 239000007788 liquid Substances 0.000 description 1
- 238000004518 low pressure chemical vapour deposition Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 229910052759 nickel Inorganic materials 0.000 description 1
- 229910052763 palladium Inorganic materials 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 230000035515 penetration Effects 0.000 description 1
- 229910052697 platinum Inorganic materials 0.000 description 1
- 229920000515 polycarbonate Polymers 0.000 description 1
- 239000004417 polycarbonate Substances 0.000 description 1
- 229920000728 polyester Polymers 0.000 description 1
- 229920002098 polyfluorene Polymers 0.000 description 1
- 239000010453 quartz Substances 0.000 description 1
- 230000005855 radiation Effects 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 238000007650 screen-printing Methods 0.000 description 1
- 238000000926 separation method Methods 0.000 description 1
- 229910052709 silver Inorganic materials 0.000 description 1
- 230000003746 surface roughness Effects 0.000 description 1
- 230000002459 sustained effect Effects 0.000 description 1
- TVIVIEFSHFOWTE-UHFFFAOYSA-K tri(quinolin-8-yloxy)alumane Chemical compound [Al+3].C1=CN=C2C([O-])=CC=CC2=C1.C1=CN=C2C([O-])=CC=CC2=C1.C1=CN=C2C([O-])=CC=CC2=C1 TVIVIEFSHFOWTE-UHFFFAOYSA-K 0.000 description 1
- 238000001771 vacuum deposition Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
- H01L29/78603—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the insulating substrate or support
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
- H10K59/10—OLED displays
- H10K59/12—Active-matrix OLED [AMOLED] displays
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Thin Film Transistor (AREA)
- Recrystallisation Techniques (AREA)
Abstract
본 발명은 열 차단층을 이용한 박막 트랜지스터, 그 박막 트랜지스터를 포함한 유기 발광 표시장치 및 다결정 반도체 결정화 방법을 제공한다. The present invention provides a thin film transistor using a thermal barrier layer, an organic light emitting display device including the thin film transistor, and a polycrystalline semiconductor crystallization method.
그 박막 트랜지스터는 기판과 상기 기판상에 형성된 열 차단층 및 상기 열 차단층 상에 형성된 소스, 드레인 및 채널 영역을 가지는 다결정 반도체 활성층을 포함한다.The thin film transistor includes a substrate, a heat shield layer formed on the substrate, and a polycrystalline semiconductor active layer having source, drain, and channel regions formed on the heat shield layer.
본 발명은 레이저 열처리 방법에 의한 다결정 반도체 형성 과정에 열 차단층을 이용함으로써, 다결정 반도체의 그레인 성장을 향상시켜 높은 채널 이동도를 가진 우수한 박막 트랜지스터 및 그 박막 트랜지스터를 포함한 우수한 특성의 유기 발광 표시장치의 구현을 가능하게 한다.The present invention provides a thin film transistor having a high channel mobility by using a thermal barrier layer in a process of forming a polycrystalline semiconductor by a laser heat treatment method, thereby improving grain growth of the polycrystalline semiconductor, and an organic light emitting display device having excellent characteristics including the thin film transistor. Enables implementation of
Description
도 1은 종래의 레이저 열처리 시에 기판 상의 비정질 실리콘층의 열이 이동하는 모습을 간단히 보여주는 단면도이다.1 is a cross-sectional view briefly showing the movement of the heat of the amorphous silicon layer on the substrate during the conventional laser heat treatment.
도 2a 및 2b는 본 발명의 제1 및 제2 실시예에 따른 레이저 열처리 시에 기판 상의 비정질 실리콘층의 열이 이동하는 모습을 간단히 보여주는 단면도이다.2A and 2B are cross-sectional views briefly illustrating the movement of heat of an amorphous silicon layer on a substrate during laser heat treatment according to the first and second embodiments of the present invention.
도 3a 및 3b는 본 발명의 제1 및 제2 실시예에 따른 박막 트랜지스터의 단면을 상세하게 도시한 단면도이다.3A and 3B are cross-sectional views illustrating in detail a cross section of a thin film transistor according to a first and a second embodiment of the present invention.
도 4는 본 발명의 제3 실시예에 따른 도 3a의 제1 실시예의 TFT포함한 OLED의 단면을 보여주는 단면도이다.4 is a cross-sectional view showing a cross section of an OLED including a TFT of the first embodiment of FIG. 3A according to the third embodiment of the present invention.
도 5a ~ 5c는 도 3a의 제2 실시예의 다결정 반도체 TFT의 반도체 활성층으로 이용되는 다결정 실리콘 박막층의 결정화 과정을 개략적으로 보여주는 단면도들이다.5A to 5C are cross-sectional views schematically illustrating a crystallization process of a polycrystalline silicon thin film layer used as a semiconductor active layer of the polycrystalline semiconductor TFT of the second embodiment of FIG. 3A.
본 발명은 박막 트랜지스터, 그 트랜지스터를 포함한 유기 발광 표시장치 및 그 트랜지스터에 이용되는 다결정 반도체 결정화 방법에 관한 것으로서, 특히 레이저 열처리에 의한 비정질 실리콘을 다결정 실리콘으로 결정화 시에 실리콘층 하부의 열 차단층을 이용하여 기판으로의 열의 이동을 차단함으로써, 결정화의 효율 즉, 다결정 반도체의 그레인(grain) 성장을 향상시킨 특성이 우수한 다결정 반도체 박막 트랜지스터 및 다결정 반도체 결정화 방법에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a thin film transistor, an organic light emitting display device including the transistor, and a polycrystalline semiconductor crystallization method for use in the transistor. The present invention relates to a polycrystalline semiconductor thin film transistor and a polycrystalline semiconductor crystallization method having excellent characteristics of improving crystallization efficiency, that is, grain growth of polycrystalline semiconductors by blocking heat transfer to the substrate.
일반적으로, 박막 트랜지스터(Thin Film Transistor: 이하 'TFT'라고 한다.)를 구성하는 요소 중 반도체 활성층(Active layer)은 그 결정상태에 따라 격자의 주기성이 없는 수소를 포함한 비정질 실리콘(amorphous silicon)을 사용하거나, 다결정 고체인 폴리 실리콘(crystalline silicon)을 사용한다.Generally, among the elements constituting a thin film transistor (TFT), a semiconductor active layer is formed of amorphous silicon containing hydrogen having no periodicity of lattice depending on its crystal state. Or polycrystalline solid (polysilicon) is used.
비정질 실리콘은 낮은 온도에서 증착하여 박막을 형성하는 것이 가능하여, 주로 낮은 용융점을 가지는 유리를 기판으로 사용하는 액정패널(liquid crystal pane)의 스위칭 소자에 많이 사용한다.Amorphous silicon can be deposited at a low temperature to form a thin film, and is mainly used for switching elements of liquid crystal panes using glass having a low melting point as a substrate.
이때, 상기 수소를 포함한 비정질 실리콘의 반도체 활성층을 스위칭 소자로 사용할 경우에 특히 빛에 노출된다면 광전변환에 의해 포토 커런트(photo current)가 발생하여 스위칭 소자의 동작에 치명적인 오프상태의 누설전류로 작용을 하게 된다.In this case, when the semiconductor active layer of amorphous silicon including hydrogen is used as a switching device, especially when exposed to light, photocurrent is generated by photoelectric conversion, which acts as an off-state leakage current that is fatal to the operation of the switching device. Done.
또한, 반도체 활성층을 빛에 노출되지 않도록 하여도 비정질 실리콘 특유의 비주기적 격자특성인 댕글링 본드(dangling bond)와 같은 디펙트(defect)가 많이 형성되고 전자의 흐름이 원활하지 못하여 소자의 동작특성이 좋지 않다.In addition, even if the semiconductor active layer is not exposed to light, many defects such as dangling bonds, which are characteristic of amorphous silicon, are formed, and the operation characteristics of the device are not smooth due to the flow of electrons. This is not good.
따라서, 상기 비정질 실리콘 박막은 상기 액정패널 구동소자의 전기적 특성과 신뢰성 저하 및 표시소자 대면적화 어려움의 문제가 있다.Accordingly, the amorphous silicon thin film has problems of deterioration of electrical characteristics and reliability of the liquid crystal panel driving device and difficulty of large display area.
일반적으로 대면적, 고정세 및 패널 영상구동회로, 일체형 랩탑컴퓨터(laptop computer), 벽걸이 TV용 액정표시소자의 상용화는 우수한 전기적 특성, 예를 들면 높은 전계 효과 이동도(mobility)와 고주파 동작특성 및 낮은 누설전류의 화소 구동소자가 요구된다.In general, the commercialization of large area, high-definition and panel image driving circuits, integrated laptop computers, and wall-mounted LCDs has excellent electrical characteristics, such as high field effect mobility and high frequency operation characteristics. Low leakage current pixel driving elements are required.
상기 폴리 실리콘층을 반도체 활성층으로 사용할 경우 표면에 디펙트가 적게 발생하며 박막 트랜지스터의 동작속도는 상기 비정질 실리콘의 반도체 활성층에 비해 약 100 ~ 200배 빠르다. 따라서, 이러한 폴리 실리콘층을 반도체 활성층으로 사용한 박막 트랜지스터는 굉장히 빠른 동작특성을 가지고 외부의 고속 구동집적회로와 연동하여 충분히 동작할 수 있기 때문에, 대면적의 액정 표시소자와 같은 실시간의 화상정보를 표시하는 장치에 알맞은 스위칭 소자가 된다.When the polysilicon layer is used as a semiconductor active layer, fewer defects are generated on the surface, and the operation speed of the thin film transistor is about 100 to 200 times faster than that of the semiconductor active layer of amorphous silicon. Therefore, the thin film transistor using the polysilicon layer as a semiconductor active layer has extremely fast operation characteristics and can operate in conjunction with an external high speed driving integrated circuit, thereby displaying real-time image information such as a large area liquid crystal display device. It becomes a switching element suitable for the apparatus.
폴리 실리콘의 제조 방법은 공정 온도에 따라 저온 공정과 고온 공정으로 나눌 수 있으며, 이 중 고온 공정은 공정 온도가 1000℃ 근처로 절연 기판의 변형 온도 이상의 온도 조건이 요구되어, 내열성이 떨어지는 유리 기판 대신에 열 저항력이 높은 고가의 석영 기판을 써야 한다는 점과, 이 고온 공정에 의한 다결정 실리콘 박막의 경우 성막시 높은 표면 조도(surface roughness)와 미세 결정립 등의 저품위 결정성으로, 저온 공정에 의한 다결정 실리콘보다 소자 응용 특성이 떨어진다는 단점이 있으므로, 저온 증착이 가능한 비정질 실리콘을 이용하여 이를 결정화시 켜 다결정 실리콘으로 형성하는 기술이 연구 개발되고 있다.The method of manufacturing polysilicon can be divided into low temperature process and high temperature process according to the process temperature. Among the high temperature process, the process temperature is about 1000 ° C, and the temperature condition is higher than the deformation temperature of the insulating substrate, and instead of the glass substrate having low heat resistance It is necessary to use an expensive quartz substrate with high heat resistance, and the polycrystalline silicon thin film by this high temperature process has high surface roughness and low crystallinity such as fine grains during film formation. Since there is a disadvantage in that device application characteristics are poor, a technology for forming a polycrystalline silicon by crystallizing it using amorphous silicon capable of low temperature deposition has been researched and developed.
상기 저온 공정은 레이저 열처리(laser annealing), 금속 유도 결정화(Metal Induced Crystallization) 등으로 분류할 수 있다.The low temperature process may be classified into laser annealing, metal induced crystallization, and the like.
이 중 레이저 열처리 공정은 펄스 형태의 레이저 빔을 기판상에 조사하는 방법을 이용하는데, 이 방법은 펄스 형태의 레이저 빔에 의한 용융과 응고가 10 ~ 102나노 세컨드(nano second) 단위로 반복되어 진행되므로, 하부 절연기판에 가해지는 데미지(damage)를 최소화시킬 수 있는 장점을 가져 저온 결정화 공정에서 가장 주목받고 있다.Among these, the laser heat treatment process uses a method of irradiating a pulsed laser beam onto a substrate, and the method is repeated by melting 10 to 10 2 nanoseconds by melting and solidification by a pulsed laser beam. As it proceeds, it has the advantage of minimizing the damage (damage) to the lower insulating substrate has been attracting the most attention in the low temperature crystallization process.
그러나 상기의 레이저 열처리 방법에 의하더라도 도 1에서 볼 수 있듯이 레이저 장치(200)의 레이저 빔(레이저 장치 아래 빗금 친 직사각형 부분)의 열(도면상에 세 화살표로 표시됨)이 비정질 실리콘층(40a)만이 아닌, 버퍼층(20)을 통해 기판(10)으로 전달됨으로써, 결정화에 이용되는 열이 감소되어 다결정 실리콘의 그레인 성장 저하의 문제가 있으며, 특히 금속기판을 사용하는 경우 금속의 특성상 열의 전도, 흡수 및 방산이 커서 금속 기판으로의 열 전달이 많아 비정질 실리콘의 효과적인 용융이 어려워 더욱더 그레인 성장 저하의 문제점을 안고 있었다.However, even with the above laser heat treatment method, as shown in FIG. 1, a row (shown by three arrows on the drawing) of the laser beam (hatched rectangular portion under the laser device) of the
한편, 글라스재 또는 플라스틱 재료와 같은 비 내열성의 기판을 사용하는 경우, 주로 문제되는 것이 레이저 열처리 과정에 그 열전달에 의한 기판의 변형을 어떻게 방지하느냐에 대한 것인데, 그 문제 해결을 위해 열 흡수층 또는 열 방산층을 두어 해결하고자 하고 있으나, 그 또한 상기의 열 흡수층이나 열 방산층으로 실 리콘층의 열이 이동되어 열 효율적 측면에서 전술한 그레인 성장 저하의 문제를 여전히 가지게 된다. On the other hand, in the case of using a non-heat-resistant substrate such as glass or plastic material, the main problem is how to prevent deformation of the substrate by the heat transfer during the laser heat treatment process, in order to solve the problem heat absorbing layer or heat dissipation Although it is intended to solve by layer, the heat of the silicon layer is also transferred to the heat absorbing layer or heat dissipating layer, and still have the problem of the above-described grain growth reduction in terms of thermal efficiency.
본 발명은 상기 종래 기술의 문제점을 해결하기 위하여 창안된 것으로서, 본 발명의 목적은, 비정질 실리콘층 하부에 열의 이동을 차단하는 열 차단층을 형성하여, 레이저 열처리 방법에 의한 비정질 실리콘을 다결정 실리콘으로 결정화 시에, 레이저 빔의 열이 기판으로의 이동하는 것을 차단시켜, 레이저 빔의 대부분 열이 기판 등으로 이동 없이 비정질 실리콘의 용융에 기여하게 함으로써, 다결정 실리콘의 그레인 성장을 향상시켜, 특성이 우수한 반도체 활성층을 제작하고 그러한 반도체 활성층을 포함한 다결정 반도체 박막 트랜지스터 및 다결정 반도체 결정화 방법을 제공하는 데 있다.The present invention has been made to solve the problems of the prior art, an object of the present invention, by forming a heat shielding layer to block the movement of heat beneath the amorphous silicon layer, the amorphous silicon by the laser heat treatment method to polycrystalline silicon During crystallization, the heat of the laser beam is blocked from moving to the substrate, and most of the heat of the laser beam contributes to the melting of the amorphous silicon without moving to the substrate or the like, thereby improving grain growth of the polycrystalline silicon, thereby providing excellent characteristics. To fabricate a semiconductor active layer and to provide a polycrystalline semiconductor thin film transistor and a polycrystalline semiconductor crystallization method including such a semiconductor active layer.
상기와 같은 목적을 달성하기 위하여, 본 발명은 기판과 상기 기판상에 형성된 열 차단층 및 상기 열 차단층 상에 형성된 소스, 드레인 및 채널 영역을 가지는 다결정 반도체 활성층을 포함하는 박막 트랜지스터를 제공한다.In order to achieve the above object, the present invention provides a thin film transistor including a substrate, a heat shield layer formed on the substrate, and a polycrystalline semiconductor active layer having a source, a drain, and a channel region formed on the heat shield layer.
본 발명은 또한 전술한 목적을 달성하기 위하여, 기판, 상기 기판 상에 형성된 열 차단층, 상기 열 차단층 상에 형성되는 소스, 드레인 및 채널 영역을 가지는 다결정 반도체 활성층을 포함하는 박막 트랜지스터 및 상기 박막 트랜지스터 상부로 형성된 화소 전극, 유기 발광층 및 공통 전극을 구비한 유기 발광소자를 포함하는 유기 발광 표시장치(OLED)을 제공한다.In order to achieve the above object, the present invention also provides a thin film transistor comprising a substrate, a heat blocking layer formed on the substrate, a polycrystalline semiconductor active layer having a source, a drain and a channel region formed on the heat blocking layer and the thin film. An organic light emitting display (OLED) including an organic light emitting device including a pixel electrode, an organic light emitting layer, and a common electrode formed on a transistor is provided.
한편, 본 발명은 전술한 목적을 달성하기 위하여, 기판 위에 열 차단층을 형성하는 제1 단계, 상기 열 차단층에 비정질 반도체 박막층을 형성하는 제2 단계 및 상기 비정질 반도체 박막층을 레이저 열처리 방법을 이용하여 다결정 반도체 박막층으로 결정화하는 제3 단계를 포함하며, 상기 제3 단계의 레이저 열처리 과정에 상기 열 차단층을 이용하여 상기 기판으로의 열전달을 차단하는 것을 특징으로 하는 다결정 반도체 결정화 방법을 제공한다.On the other hand, the present invention, in order to achieve the above object, the first step of forming a heat shielding layer on the substrate, the second step of forming an amorphous semiconductor thin film layer on the heat shielding layer and the amorphous semiconductor thin film layer using a laser heat treatment method And a third step of crystallizing the polycrystalline semiconductor thin film layer, and blocking heat transfer to the substrate using the heat blocking layer in the laser heat treatment process of the third step.
상기 열 차단층은 본 발명의 목적인 효과적인 열 차단을 위해 열 전도도가 낮아야 한다. 한편, 상기 반도체는 주로 실리콘 반도체를 말하며, 이하에서는 실리콘 반도체를 가지고 설명한다.The heat shield layer should have low thermal conductivity for effective heat shielding which is the object of the present invention. In the meantime, the semiconductor mainly refers to a silicon semiconductor, and will be described below with a silicon semiconductor.
이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시예를 상세히 설명한다.Hereinafter, exemplary embodiments of the present invention will be described in detail with reference to the accompanying drawings.
도 2a는 제1 실시예에 따른 레이저 열처리 시에 기판 상의 비정질 실리콘층의 열 전달 모습을 수직적 구조의 측면에서 간단하게 보여주는 단면도로서, 레이저 장치(200)에서의 레이저 빔(레이저 장치 아래 빗금 친 직사각형 부분)의 열이 상기 도 1에서와 달리 열 차단층(30)에 의해 반사 내지 차단되어(중앙 부분의 화살표가 레이저 빔에 의해 비정질 실리콘층에 흡수된 열, 좌우 양 화살표가 열 차단층에 의해 반사 내지 차단된 열을 나타냄), 비정질 실리콘층(40a)에 머물러 하부의 버퍼층(20)이나 기판(10)으로 전달되지 못함을 보여주고 있다.FIG. 2A is a cross-sectional view schematically showing the heat transfer of an amorphous silicon layer on a substrate during laser heat treatment according to the first embodiment in terms of a vertical structure, in which a laser beam (hatched rectangular under the laser device) in the
도 2b는 제2 실시예에 따른 레이저 열처리 시의 열전달 모습을 간단하게 보여주는 단면도로서, 상기 도 2a와 달리 상기 도 2a의 버퍼층(20)을 없애고 바로 열 차단층(30)을 기판(10) 상에 형성함으로써, 열 차단층(30)이 상기 도 1에서와 같은 열 차단 기능과 아울러 버퍼층의 기능을 동시에 수행하도록 할 수 있음을 보여주고 있다. 물론 열 차단층이 버퍼층으로서의 특성을 갖추고 있어야 함은 당연하다.FIG. 2B is a cross-sectional view schematically illustrating a heat transfer state in the laser heat treatment according to the second embodiment. Unlike FIG. 2A, the
도 3a는 제1 실시예에 따른 다결정 반도체 TFT의 단면을 상세하게 보여주고 있다.3A shows in detail the cross section of the polycrystalline semiconductor TFT according to the first embodiment.
제1 실시예에 따른 다결정 반도체 TFT는 기판(10) 상에 형성되며, 기판(10)은 글라스재나 아크릴, 폴리이미드, 폴리카보네이트, 폴리에스테르, 미라르(mylar) 등의 플라스틱 재료 또는 스테인리스 스틸(SUS), 알루미늄(Al) 및 티타늄(Ti) 등의 금속 재료가 사용될 수 있으며, 특히 본 발명의 목적상 열의 전도, 흡수 및 방산이 많은 금속 기판의 경우에 특히 유용하다.The polycrystalline semiconductor TFT according to the first embodiment is formed on a
상기 기판(10) 위에는 버퍼층(20)이 형성되는데, 불순물 이온의 확산을 방지하고, 기판과 그 상부층 사이의 비균일성 접촉에 의해 발생할 수 있는 뒤틀림 방지 등의 완충역할을 하게 된다. 이러한 버퍼층은 기판의 재료나 상부층의 특성에 따라 선택적일 수 있다. 한편, 도 3a에는 도시하지 않았지만, 수분이나 외기의 침투를 방지하기 위하여 베리어층이 형성될 수도 있다.The
버퍼층(20) 상부에는 기판(10)을 실리콘층과 열적으로 차단시키는 열 차단층(30)이 형성된다. 이 열 차단층(30)은 도 2a에서 전술한 대로 차후에 형성된 비정질 실리콘층을 레이저 열처리를 통해 다결정 실리콘층으로 결정화할 때, 실리콘층에서 기판 쪽으로의 열 전달을 차단시킴으로써, 대부분의 열이 비정질 실리콘의 용융에 기여하게 한다. 이런 열 차단층의 작용에 의한 좀더 높고 지속적인 온도에서 용융을 가능하게 함으로써, 다결정 실리콘의 그레인(grain) 성장을 향상시키고, 그에 따라 전계효과 이동도(mobility)가 증가하게 되어, 결국 높은 채널 이동도 가진 특성이 우수한 반도체 활성층의 제조가 가능하게 된다.A
상기 열 차단층(30)의 재료로 고려할 인자들로는i) 높은 녹는점, ii) 실온과 동작 온도 사이에 상변화가 없을 것(no phase transformation between room temperature and operation temperature), iii) 낮은 열전전도, iv) 금속 기판과 매치되는 열팽창(thermal expansion match with the metallic substrate), v)금속 기판에 좋은 접착력 등이고, 이 중 열팽창률과 열 전도도가 가장 중요한 요인이 된다. 왜냐하면, 열 차단층의 열팽창률이 기판(상기 금속 기판을 예로 하고 있으나 다른 기판도 마찬가지임)의 열팽창률과 비슷하여야 비틀림이나 기판으로부터 이격을 방지할 수 있으며, 열 전도도는 발명의 특성상 당연히 열 차단을 위해 낮은 열 전도도가 요구되기 때문이다. Factors to be considered for the material of the
현재 이러한 열 차단 코팅막(thermal-barrier-coating: TBC)에 대하여 자동차, 항공기 등의 엔진 분야에서 수년간 연구 개발되어 오고 있는데, 현재까지 상기의 인자들을 고려한 재료들 중 이트리아 안정화 지르코니아(yttria-stabilized zirconia: YSZ)와 그 화합물이 우수한 것으로 알려져 있으며 보편적으로 사용되고 있다. 한편, YSZ를 기준으로 더 낳은 TBC를 찾으려는 노력들이 진행중이며, 희토류 지르콘 산염( rare-earth zirconates)이 YSZ의 유망한 대체물로 주목받고 있다. Currently, the thermal-barrier-coating (TBC) has been researched and developed for many years in the field of engines such as automobiles and aircrafts. To date, the yttria-stabilized zirconia : YSZ) and its compounds are known to be excellent and are commonly used. On the other hand, efforts are underway to find better TBCs based on YSZ, and rare-earth zirconates are attracting attention as promising substitutes for YSZ.
본 발명에도 상기의 물질들을 열 차단층으로 사용하는 것이 가능하며, 전술한 인자 요소들을 고려하여 기판과 실리콘 막 사이의 열 차단에 더 효과적인 다른 재료들을 열 차단층으로 이용할 수 있음은 물론이다. It is of course possible to use the above materials as the thermal barrier layer in the present invention, and other materials that are more effective for thermal barrier between the substrate and the silicon film may be used as the thermal barrier layer in view of the above factors.
상기 다결정 반도체 TFT는 반도체 활성층(40)과, 이 반도체 활성층(40)에 절연된 게이트 전극(70)과, 반도체 활성층(40)에 접하는 소스 및 드레인 전극(80)을 구비한다.The polycrystalline semiconductor TFT includes a semiconductor
반도체 활성층(40)은 열 차단층(30) 위에 형성되며, 전술한 대로 비정질 실리콘을 레이저 열처리하여, 다결정 실리콘으로 결정화하고, 불순물 이온의 주입 등을 통해 활성화시킴으로써 형성된다. 이러한 반도체 활성층은 고농도 불순물 이온이 주입된 부분인 소스, 드레인 영역과 채널 역할을 하는 채널 영역으로 나누어진다. The semiconductor
반도체 활성층(40) 위에는 이를 덮도록 실리콘 옥사이드(SiO2) 및/또는 실리콘 나이트라이드(SiNx) 등으로 이루어진 게이트 절연막(50)이 형성되며, 이 게이트 절연막(50) 상의 반도체 활성층의 채널 영역에 대응되는 부분에 MoW, Al, Cr, Al/Cu, Ti/Al/Ti 등의 도전성 금속막에 의해 게이트 전극(70)이 형성된다. 게이트 절연막(50) 및 게이트 전극(70)의 상부에는 실리콘 옥사이드 및/또는 실리콘 나이트라이드 등으로 이루어진 층간 절연막(60)이 형성되고, 그 위에 상기 게이트 전극(70)과 절연되도록 형성된 소스/드레인 전극(80)이 배치된다. 소스/드레인 전극(80)은 MoW, Al, Cr, Al/Cu, Ti/Al/Ti 등의 도전성 금속막이나 도전성 폴리머 등의 도전성 소재로 구비된다. 또한, 소스/드레인 전극(80)은 콘택홀(50a)을 통해 반도체 활성층(40)의 소스/드레인 영역에 각각 접속된다. 이와 같이 형성함으로써, 본 실시예에 따른 TFT를 형성한다.Silicon oxide (SiO 2 ) on the semiconductor
이러한 TFT의 구조는 반드시 이에 한정되는 것을 아니며, 다양한 구조의 TFT 가 본 발명에 적용될 수 있음은 물론이다.The structure of such a TFT is not necessarily limited thereto, and of course, TFTs having various structures can be applied to the present invention.
도 3b는 제2 실시예에 따른 다결정 반도체 TFT의 단면을 상세하게 보여주고 있는 단면도로서, 상기 도 3a와 달리 버퍼층이 없다. 즉 열 차단층(30)을 버퍼층으로서 함께 이용함으로써 공정의 한 단계를 줄일 수 있다. 이러한 열 차단층(30)은 열 차단의 효과와 더불어 버퍼로서의 특성을 함께 구비하고 있어야 함은 물론이다. 도 3b의 그 외의 다른 부분은 도 3a와 동일하므로, 더 이상의 설명은 생략한다.FIG. 3B is a cross-sectional view showing in detail the cross section of the polycrystalline semiconductor TFT according to the second embodiment, and unlike FIG. 3A, there is no buffer layer. In other words, by using the
도 4는 본 발명의 제3 실시예에 따른 도 3a의 제1 실시예에 따른 박막 트랜지스터를 포함한 유기 발광 표시장치(Organic Light Emitting Display:OLED)의 단면을 보여주고 있다. OLED는 다수의 TFT 및 유기 발광 소자를 포함한다. 4 is a cross-sectional view of an organic light emitting display (OLED) including a thin film transistor according to a first embodiment of FIG. 3A according to a third embodiment of the present invention. OLEDs include a plurality of TFTs and organic light emitting devices.
도 4를 참조하면, 기판(100) 상부로 버퍼층(110)이 형성되고 버퍼층(110) 상부로 제1 실시예에 적용된 열 차단층(120)이 형성된다. 열 차단층(120) 상부로 제1 실시예에서 설명한 TFT들(11,12) 및 유기 발광 소자(15)가 형성된다. 이러한 TFT들(11,12)은 발광 소자의 화소 구현을 위한 선택 구동회로의 구동TFT(11) 및 스위칭TFT(12)를 나타낸다. 전체적인 OLED의 구현을 위해서는 수많은 TFT 및 발광 소자가 필요하나 여기서는 설명의 편의를 위해 한 개의 발광 소자와 화소 구현을 위한 TFT들(11,12)만을 표시한다.Referring to FIG. 4, the
기판(100)은 전술한 대로 글라스재, 플라스틱 재료 또는 금속재의 사용이 가능하다. 이 기판(100)상에는, 필요에 따라 불순물 이온이 확산되는 것을 방지하기 위한 버퍼층(110)이 선택적으로 형성될 수 있다. 버퍼층(110) 상부로 열 차단(120)이 형성되고, 열 차단층(120) 상부로는 TFT들(11,12)이 형성된다. 한편, 전술한 대로 버퍼층(110)을 생략하고 열 차단층(120)이 버퍼층의 역할을 겸할 수 있음은 물론이다.As described above, the
TFT들(11,12) 각각의 활성층들(121,122)의 상부에는 게이트 절연막(130) 및 게이트 전극들(141,142)이 형성된다. 게이트 절연막(130) 및 게이트 전극들(141,142)의 상부에는 층간 절연막(150)이 형성되고, 그 위에 상기 게이트 전극들(141,142)과 절연되도록 형성된 각 TFT들(11,12)의 소스/드레인 전극(161,162)이 배치된다. 또한, 소스/드레인 전극들(161,162)은 콘택홀(150a,150b)을 통해 각각의 활성층들 (121,122)의 소스/드레인 영역에 각각 접속된다. TFT에 대한 설명은 앞서에서 자세히 했으므로 그 이상의 설명은 생략한다.The
한편, 상기 게이트 전극들(141,142) 및 소스/드레인 전극들(161,162)의 형성 시 이들과 동일한 물질로 충전용 커패시터(Cst)를 형성할 수 있다.Meanwhile, when the
상기 소스/드레인 전극들은(161,162) 상부로는 실리콘 옥사이드 및/또는 실리콘 나이트라이드 등으로 이루어진 패시베이션막(170)이 형성되고, 그 위로 아크릴, BCB, 폴리이미드 등에 의한 평탄화막(171)이 형성된다. 그리고 패시베이션막(170) 및 평탄화막(171)에는 구동 TFT(11)의 소스 및 드레인 전극(161) 중 어느 하나가 노출되도록 비아홀(170a)이 형성된다. 상기 패시베이션막(170)과 평탄화막(171)은 반드시 이에 한정될 필요는 없으며, 어느 한 층만 구비되어도 무방하다.The passivation film 170 made of silicon oxide and / or silicon nitride is formed on the source /
상기 평탄화막(171) 상부에는 유기 발광소자(15)의 화소 전극(180)이 형성된 다. 이 화소 전극(180)이 비아홀(170a)을 통해 상기 소스 및 드레인 전극(161) 중 어느 하나에 연결되도록 한다.The
상기 화소 전극(180)의 상부로는, 아크릴, BCB, 폴리이미드 등의 유기물, 또는 실리콘 옥사이드, 실리콘 나이트라이드 등의 무기물과 같은 절연물에 의해 화소 정의막(185)이 형성된다. 화소 정의막(185)은 선택 구동회로의 구동 TFT(11), 스위칭 TFT(12) 등의 TFT들을 덮고, 상기 화소 전극(180)의 소정 부분이 노출되도록 개구부를 가지도록 형성된다. The
그리고, 발광층을 구비한 유기막(190)은 적어도 화소 정의막(185)이 노출된 개구부 상에 도포 된다. 유기막(190)은 화소 정의막(185)의 전면에 형성될 수도 있다. 이때, 유기막(190)의 발광층은 각 화소당 적, 녹, 청색으로 패터닝되어 풀 컬러를 구현할 수 있다.The
상기 유기막(190)이 형성된 후에는 유기 발광 소자(15)의 공통 전극(195)이 형성된다. 이 공통 전극(195)은 모든 화소를 다 덮도록 형성될 수 있는데, 반드시 이에 한정되는 것은 아니며, 패터닝 될 수도 있음은 물론이다.After the
상기 화소 전극(180)과 공통 전극(195)은 상기 유기막(190)에 의해 서로 절연되어 있으며, 유기막(190)에 서로 다른 극성의 전압을 가해 유기막(190)에서 발광이 이루어지도록 한다.The
한편, 화소 전극(180)은 애노드 전극의 기능을 하고, 공통 전극(195)은 캐소드 전극의 기능을 하는데, 물론, 이들 화소전극(180)과 공통 전극(195)의 극성은 반대로 되어도 무방하다.Meanwhile, the
화소 전극(180)은 투명 전극 또는 반사형 전극으로 구비될 수 있는데, 투명 전극으로 사용될 때에는 ITO, IZO, ZnO, 또는 In2O3로 구비될 수 있고, 반사형 전극으로 사용될 때에는 Ag, Mg, Al, Pt, Pd, Au, Ni, Nd, Ir, Cr 및 이들의 화합물 등으로 반사막을 형성한 후, 그 위에 ITO, IZO, ZnO 또는 In2O3을 형성할 수 있다. The
한편, 공통 전극(195)도 투명 전극 또는 반사형 전극으로 구비될 수 있는데, 투명전극으로 사용될 때에는 이 공통 전극(195)이 캐소드 전극으로 사용되므로, 일함수가 적은 금속 즉, Li, Ca, LiF/Ca, LiF/Al, Al, Mg 및 이들의 화합물이 유기막(190)의 방향을 향하도록 증착한 후, 그 위에 ITO, IZO, ZnO 또는 In2O3 등의 투명 전극 형성용 물질로 보조 전극층이나 버스 전극 라인을 형성할 수 있다. 그리고 반사형 전극으로 사용될 때에는 위 Li, Ca, LiF/Ca, LiF/Al, Al, Mg 및 이들의 화합물을 전면 증착하여 형성한다.Meanwhile, the
상기 유기막(190)은 저분자 또는 고분자 유기층이 사용될 수 있는데, 저분자 유기층을 사용할 경우 홀 주입층(Hole Injection Layer:HIL), 홀 수송층(Hole Transport Layer:HTL), 유기 발광층(Emission Layer:EML), 전자 수송층(Electron Transport Layer:ETL), 전자 주입층(Electron Injection Layer:EIL) 등이 단일 혹은 복합의 구조로 적층되어 형성될 수 있으며, 사용 가능한 유기 재료도 구리프탈로시아닌(CuPc: copper phthalocyanine), N,N'-디(나프탈렌-1-일)-N-N'-디페닐-벤지딘(N,N'-Di(naphthalene-1-yl)-N-N'-diphenyl-benzidine:NPB), 트리스-8-하이드록시퀴놀린 알루미늄(tris-8-hydroxyquinoline aluminum)(Alq3) 등을 비롯해 다양 하게 적용 가능하다. 이들 저분자 유기층은 진공증착의 방법으로 형성된다. The
고분자 유기층의 경우에는 대개 홀 수송층(HTL) 및 발광층(EML)으로 구비된 구조를 가질 수 있으며, 이때 상기 홀 수송층으로 PEDOT를 사용하고, 발광층으로 PPV(Poly-Phenylenevinylene)계 및 폴리플루오렌(Polyfluorene)계 등 고분자 유기 물질을 사용하여, 이를 스크린 인쇄나 잉크제트 인쇄방법 등으로 형성할 수 있다.In the case of the polymer organic layer, the structure may include a hole transporting layer (HTL) and a light emitting layer (EML). In this case, PEDOT is used as the hole transporting layer, and PPV (Poly-Phenylenevinylene) and polyfluorene are used as the light emitting layer. By using a polymer organic material such as), it can be formed by screen printing or ink jet printing.
본 실시예에 따른 OLED는 제1 실시예에 따른 열 차단층을 이용하여 제작된 우수한 TFT를 이용함으로써, 발광 소자의 균일하고 빠른 화소 표현 및 그로 인한 대면적의 표시장치의 구현을 가능하게 한다.The OLED according to the present embodiment uses an excellent TFT manufactured by using the heat shielding layer according to the first embodiment, thereby enabling the uniform and fast pixel representation of the light emitting device and the realization of a large area display device.
도 5a ~ 5c는 상기 제1 또는 제2 실시예에 따른 다결정 반도체 TFT의 반도체 활성층으로 이용되는 다결정 실리콘 박막층의 결정화 과정을 개략적으로 도시한 단면도들이다.5A through 5C are cross-sectional views schematically illustrating a crystallization process of a polycrystalline silicon thin film layer used as a semiconductor active layer of a polycrystalline semiconductor TFT according to the first or second embodiment.
도 5a는 기판(10) 상에 열 차단층을 형성하는 단계를 개략적으로 보여주고 있다. 본 도면에서는 기판(10) 위에 버퍼층이 없으나, 필요에 따라 기판 상에 버퍼 층이 형성될 수 있고 그 위에 열 차단층이 형성될 수 있음은 물론이다. 5A schematically illustrates the step of forming a thermal barrier layer on the
도 5b는 상기 형성된 열 차단층(30) 상에 비정질 실리콘 박막층(40a)을 형성하는 단계로서, 순수 비정질 실리콘(intrinsic amorphous silicon)을 기판에 약 700 ~ 2000Å 두께의 플라즈마 화학 기상증착(Plasma Enhanced Chemical Vapor Deposition: PECVD)법이나 LPCVD(Low Pressure CVD)법으로 비정질 실리콘 박막을 증착한다. FIG. 5B is a step of forming an amorphous silicon
상기 화학 기상증착(CVD)법 등을 사용하여 비정질 실리콘 박막을 증착하게 되면 수소를 많이 함유하게 되는데, 수소는 열에 의해 박막을 이탈하는 특징이 있기 때문에, 비정질 실리콘을 1차로 열처리하여 탈수소화 과정을 거치는 것이 필요하다. 왜냐하면, 수소를 미리 제거하지 않은 경우에는 결정화 시에 결정 박막의 표면이 매우 거칠어져 전기적 특성이 좋지 않게 되기 때문이다. 상기에서 CVD법 만을 언급하였으나 이는 한 예시에 불과하며, 당업자에게 자명한 다른 증착의 방법을 이용할 수 있음은 물론이다.When the amorphous silicon thin film is deposited by using the chemical vapor deposition (CVD) method, hydrogen may be contained in a large amount. Since hydrogen has a characteristic of leaving the thin film by heat, the process of dehydrogenation is performed by first heat treating the amorphous silicon. It is necessary to go through. This is because if the hydrogen is not removed in advance, the surface of the crystal thin film becomes very rough during crystallization, resulting in poor electrical characteristics. Although only the CVD method is mentioned above, this is only one example, and other vapor deposition methods apparent to those skilled in the art may be used.
도 5c는 비정질 실리콘 박막층(40a) 형성 후 레이저 열처리(laser annealing)를 통해 다결정 실리콘 박막층(40b)으로 결정화하는 단계를 개략적으로 보여주고 있는데, 도 5c에서 보듯이 레이저 장치(200)에 의한 레이저 빔(레이저 장치의 아래의 빗금 친 직사각형 부분)이 비정질 실리콘 박막의 왼쪽으로부터 오른쪽으로 이동(화살표 방향)하면서 조사됨으로써, 이미 조사된 부분은 다결정 실리콘박막(40b)이 형성되어 가고 있음을 보여주고 있다.5C schematically illustrates a step of crystallizing the polycrystalline silicon
상기 레이저 열처리를 이용하여 결정화 방법으로는 일반적으로 고출력 펄스 레이저인 엑시머 레이저를 이용한 ELA(Excimer Laser Annealing)방법 또는 순차적 측면 고상화(Sequential Lateral Solidification: SLS) 방법이 이용된다.As the crystallization method using the laser heat treatment, an Excimer Laser Annealing (ELA) method or an Sequential Lateral Solidification (SLS) method using an excimer laser, which is a high power pulse laser, is generally used.
특히, 엑시머 레이저의 단파장은 레이저광이 가지는 에너지 집중성을 이용하므로 단시간에 그리고 국소적으로 정밀한 열처리를 할 수 있으며, 생성되는 다결정 실리콘층의 결정립의 크기는 비정질 실리콘 막의 두께와, 레이저에 의해 생성되는 자외선 방사의 밀도와, 하부 기판의 온도를 가변시킴으로써 정밀하게 제어할 수 있다.In particular, the short wavelength of the excimer laser utilizes the energy concentration of the laser light, so that it is possible to perform precise heat treatment in a short time and locally, and the size of crystal grains of the polycrystalline silicon layer to be produced is generated by the thickness of the amorphous silicon film and the laser. It is possible to precisely control the temperature by varying the density of ultraviolet radiation and the temperature of the lower substrate.
상기 SLS법은 실리콘의 그레인(grain)이 액상 실리콘과 고상 실리콘의 경계면에서 그 경계면에 대하여 수직 방향으로 성장한다는 사실을 이용한 것으로, 레이저 에너지의 크기와 레이저 빔의 조사범위의 이동을 적절하게 조절하여 실리콘의 그레인을 소정의 길이만큼 측면성장 시킴으로써 비정질 실리콘 박막을 결정화하게 된다.The SLS method takes advantage of the fact that the grain of silicon grows in the direction perpendicular to the interface at the interface between the liquid and solid silicon, and appropriately controls the size of the laser energy and the shift of the irradiation range of the laser beam. By growing the grains of silicon by a predetermined length, the amorphous silicon thin film is crystallized.
이와 같은 레이저를 이용한 결정화 방법은 하부 기판으로 에너지 즉, 열이 전달되어 결정화에 대한 열효율 감소에 따른 실리콘의 그레인 성장 저하와 하부 기판의 온도를 제어해야 하는 문제가 발생하게 되는데, 본 발명과 같이 열 차단층을 비정질 실리콘 박막층 하부에 형성하여 레이저 열처리 과정에서 기판으로의 열전달을 차단함으로써, 하부 기판의 온도 제어 문제를 해결하고 결정화에 대한 열효율을 증가 시켜 실리콘의 그레인 성장을 향상 시킬 수 있다. In this crystallization method using laser, energy, that is, heat is transferred to the lower substrate, resulting in a problem of decreasing the grain growth of silicon and controlling the temperature of the lower substrate due to a decrease in thermal efficiency for crystallization. By forming a blocking layer under the amorphous silicon thin film layer to block heat transfer to the substrate during the laser heat treatment process, it is possible to solve the temperature control problem of the lower substrate and increase the thermal efficiency for crystallization to improve the grain growth of silicon.
도 5c와 같은 방법으로 형성된 다결정 실리콘 박막을 원하는 형태로 패터닝하고 불순물 이온 주입 등을 통해 활성화 시킴으로써, TFT의 반도체 활성층을 형성하게 되며, 계속해서 제1 절연막(게이트 절연막), 게이트 전극, 제2 절연막(층간 절연막), 제1 및 제2 콘택홀 및 각각의 콘택홀에 접촉된 제1 및 제2 전극을 형성하는 단계 등을 포함하여 상기 제1 또는 제2 실시예에 따른 완전한 다결정 반도체 TFT를 제작할 수 있다.By patterning the polycrystalline silicon thin film formed by the method as shown in FIG. 5C and activating it by impurity ion implantation, the semiconductor active layer of the TFT is formed, and the first insulating film (gate insulating film), gate electrode, and second insulating film are subsequently formed. (Interlayer insulating film), first and second contact holes, and forming first and second electrodes in contact with each contact hole, and the like, to fabricate a complete polycrystalline semiconductor TFT according to the first or second embodiment. Can be.
도 5a ~ 5c와 같은 제조 과정을 통해 다결정 반도체 활성층을 제작함으로써, 상기 제1 또는 제2 실시예에서 전술한 높은 채널 이동도의 반도체 활성층을 포함한 우수한 특성의 다결정 반도체 TFT를 제작할 수 있게 된다. By manufacturing the polycrystalline semiconductor active layer through the manufacturing process as shown in Figs. 5a to 5c, it is possible to manufacture a polycrystalline semiconductor TFT of excellent characteristics including the semiconductor active layer of the high channel mobility described above in the first or second embodiment.
또한, 글라스재나 플라스틱 재료와 같은 비 내열성 기판을 사용하는 경우에도, 열 차단층을 이용하여 상기의 비정질 반도체의 결정화에 대한 열효율 향상 문제뿐만 아니라, 기판으로의 열 전달에 의한 기판의 변형 문제도 동시에 해결할 수 있다.In addition, even in the case of using a non-heat-resistant substrate such as a glass material or a plastic material, not only the problem of improving the thermal efficiency of the crystallization of the amorphous semiconductor using the heat shield layer, but also the problem of deformation of the substrate due to heat transfer to the substrate is simultaneously I can solve it.
본 발명을 도면에 도시된 실시예를 참고로 설명하였으나 이는 예시적인 것에 불과하며, 본 기술 분야의 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 타 실시예가 가능하다는 점을 이해할 것이다. 따라서 본 발명의 진정한 기술적 보호 범위는 첨부된 특허청구범위의 기술적 사상에 의해 정해져야 할 것이다.Although the present invention has been described with reference to the embodiments shown in the drawings, this is merely exemplary, and it will be understood by those skilled in the art that various modifications and equivalent other embodiments are possible. Therefore, the true technical protection scope of the present invention will be defined by the technical spirit of the appended claims.
이상에서 상세히 설명한 바와 같이 본 발명은, 다결정 반도체 TFT 제작과정 중 비정질 실리콘 박막의 다결정 실리콘 박막으로 결정화 과정에서 열 차단층을 이용하여 레이저 빔에 의해 입사된 열이 비정질 실리콘막에서 하부 기판으로의 전달되는 것을 차단함으로써, 결정화의 특성 즉, 결정화에 대한 열효율을 향상시켜, 그로 인해 높은 채널 이동도의 반도체 활성층을 포함한 우수한 특성의 다결정 반도체 TFT 제작할 수 있다.As described in detail above, in the present invention, heat incident by a laser beam is transferred from an amorphous silicon film to a lower substrate by using a heat shielding layer in a crystallization process of an amorphous silicon thin film into a polycrystalline silicon thin film during a polycrystalline semiconductor TFT fabrication process. By blocking it, the characteristics of crystallization, that is, thermal efficiency for crystallization, can be improved, whereby a polycrystalline semiconductor TFT having excellent characteristics including a semiconductor active layer of high channel mobility can be manufactured.
또한, 그러한 TFT를 이용함으로써, 화소 표면이 균일하고 빠른 대면적의 OLED의 구현을 가능하게 한다.In addition, the use of such TFTs enables the implementation of large area OLEDs with a uniform and fast pixel surface.
더 나아가, 본 발명은 그 특성상 열 전달 및 발산이 큰 금속 기판을 이용한 다결정 반도체 TFT 제작 시에 특히 유용하며, 글라스재나 플라스틱 기판을 사용하는 경우에 기판으로의 열 전달에 의한 기판의 변형문제도 함께 해결할 수 있는 장 점이 있다.Furthermore, the present invention is particularly useful when manufacturing a polycrystalline semiconductor TFT using a metal substrate having high heat transfer and divergence due to its characteristics, and also a problem of deformation of the substrate due to heat transfer to the substrate when glass or plastic substrates are used. There are advantages to be solved.
Claims (15)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020050065712A KR100719555B1 (en) | 2005-07-20 | 2005-07-20 | TFT and OLED comprising the same TFT and method of crystallizing semiconductor applied to the same TFT |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020050065712A KR100719555B1 (en) | 2005-07-20 | 2005-07-20 | TFT and OLED comprising the same TFT and method of crystallizing semiconductor applied to the same TFT |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20070010805A KR20070010805A (en) | 2007-01-24 |
| KR100719555B1 true KR100719555B1 (en) | 2007-05-17 |
Family
ID=38011960
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020050065712A KR100719555B1 (en) | 2005-07-20 | 2005-07-20 | TFT and OLED comprising the same TFT and method of crystallizing semiconductor applied to the same TFT |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100719555B1 (en) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR102074431B1 (en) * | 2013-07-19 | 2020-03-03 | 삼성디스플레이 주식회사 | Thin film transistor substrate and the method therefor, organic light emitting display comprising the same |
| CN105374882A (en) | 2015-12-21 | 2016-03-02 | 武汉华星光电技术有限公司 | Low-temperature polycrystalline silicon thin film transistor and preparation method thereof |
| KR102619267B1 (en) * | 2021-09-02 | 2023-12-28 | 경북대학교 산학협력단 | Three terminal neuromorphic synaptic device and manufatcturing method thereof |
| KR102493039B1 (en) * | 2021-03-05 | 2023-01-27 | 경북대학교 산학협력단 | Three terminal synaptic device and manufatcturing method thereof |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR960006093A (en) * | 1994-07-15 | 1996-02-23 | 쯔지 하루오 | Semiconductor device and manufacturing method thereof |
| JPH10150200A (en) | 1996-11-19 | 1998-06-02 | Sharp Corp | Thin film transistor and its manufacture |
| JP2001274087A (en) | 2000-03-27 | 2001-10-05 | Semiconductor Energy Lab Co Ltd | Semiconductor device and its manufacturing method |
| KR20030028489A (en) * | 2000-06-23 | 2003-04-08 | 닛뽕덴끼 가부시끼가이샤 | Thin-film transistor and method of manufacture thereof |
| KR20030069779A (en) * | 2002-02-19 | 2003-08-27 | 한민구 | Thin film transistor and method for manufacturing thereof |
-
2005
- 2005-07-20 KR KR1020050065712A patent/KR100719555B1/en not_active IP Right Cessation
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR960006093A (en) * | 1994-07-15 | 1996-02-23 | 쯔지 하루오 | Semiconductor device and manufacturing method thereof |
| JPH10150200A (en) | 1996-11-19 | 1998-06-02 | Sharp Corp | Thin film transistor and its manufacture |
| JP2001274087A (en) | 2000-03-27 | 2001-10-05 | Semiconductor Energy Lab Co Ltd | Semiconductor device and its manufacturing method |
| KR20030028489A (en) * | 2000-06-23 | 2003-04-08 | 닛뽕덴끼 가부시끼가이샤 | Thin-film transistor and method of manufacture thereof |
| KR20030069779A (en) * | 2002-02-19 | 2003-08-27 | 한민구 | Thin film transistor and method for manufacturing thereof |
Also Published As
| Publication number | Publication date |
|---|---|
| KR20070010805A (en) | 2007-01-24 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN100487920C (en) | Thin film transistor (TFT) and flat panel display including the tft and their methods of manufacture | |
| KR101065318B1 (en) | Method of manufacturing flexible display apparatus | |
| EP1670081B1 (en) | Organic light emitting display device and method of fabricating the same | |
| US8847231B2 (en) | Organic light emitting display device and manufacturing method for the same | |
| TWI553847B (en) | Organic light-emitting display device and method of manufacturing the same | |
| US8283671B2 (en) | Thin film transistor, method of fabricating the same, and organic light emitting diode display device including the same | |
| KR100918404B1 (en) | Organic thin film transistor and a flat panel display employing the same | |
| KR100853545B1 (en) | Organic light emitting display device and fabrication method of the same | |
| US9425214B2 (en) | Thin film transistor substrate, method of manufacturing the same, and organic light emitting diode display using the same | |
| US20070187676A1 (en) | Organic electro-luminescent display and method of fabricating the same | |
| KR100719555B1 (en) | TFT and OLED comprising the same TFT and method of crystallizing semiconductor applied to the same TFT | |
| KR20110109560A (en) | Thin film transistor, method for production thereof and flexible display device including the same | |
| KR20080078409A (en) | Thin film transitor and flat display appratus comprising the same | |
| KR100708722B1 (en) | Organic light emitting display device and manufacturing method thereof | |
| KR100626008B1 (en) | Thin film transistor, and flat panel display device therewith | |
| KR100832097B1 (en) | A method of fabricating organic light emitting display device using laser induced thermal imaging | |
| KR100563060B1 (en) | Flat panel display with TFT | |
| KR101353537B1 (en) | Method for manufacturing a thin film transistor and display device including thin film transistor manufactured by the method | |
| KR20070096088A (en) | Manufacturing method of organic light emitting display device | |
| US11682680B2 (en) | Crystalline oxide semiconductor thin film, and method of forming the same and thin film transistor and method of manufacturing the same and display panel and electronic device | |
| KR100749478B1 (en) | Solid phase crystallization apparatus and method of manufacturing thin film transistor | |
| KR101001550B1 (en) | Thin film transistor for flat panel display device, organic light emitting display device comprising the same, and manufacturing thereof | |
| KR100749421B1 (en) | Thin film transistor and display device having the same | |
| KR100719567B1 (en) | Flat display device and manufacturing method thereof | |
| KR100696507B1 (en) | A method for preparing thin film transistor having polycrystalline Si layer, a thin film transistor prepared by the method and a flat pannel display comprising the thin film transistor |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20130430 Year of fee payment: 7 |
|
| FPAY | Annual fee payment |
Payment date: 20140430 Year of fee payment: 8 |
|
| FPAY | Annual fee payment |
Payment date: 20150430 Year of fee payment: 9 |
|
| LAPS | Lapse due to unpaid annual fee |