JPH10150200A - Thin film transistor and its manufacture - Google Patents

Thin film transistor and its manufacture

Info

Publication number
JPH10150200A
JPH10150200A JP30803796A JP30803796A JPH10150200A JP H10150200 A JPH10150200 A JP H10150200A JP 30803796 A JP30803796 A JP 30803796A JP 30803796 A JP30803796 A JP 30803796A JP H10150200 A JPH10150200 A JP H10150200A
Authority
JP
Japan
Prior art keywords
thin film
film
semiconductor thin
heat
insulating
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP30803796A
Other languages
Japanese (ja)
Inventor
Hiroshi Yoshikawa
博志 吉川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Corp filed Critical Sharp Corp
Priority to JP30803796A priority Critical patent/JPH10150200A/en
Publication of JPH10150200A publication Critical patent/JPH10150200A/en
Pending legal-status Critical Current

Links

Landscapes

  • Recrystallisation Techniques (AREA)
  • Thin Film Transistor (AREA)

Abstract

PROBLEM TO BE SOLVED: To simplify a process for manufacturing a thin film transistor so as to lessen the transistor in manufacturing cost by a method wherein a heat- resistance high-molecular film is formed on an insulating substrate, an insulating film is formed on the heat-resistant high-molecular film, a semiconductor film is formed on the insulating film, and the semiconductor film is melted by irradiation with a laser beam and crystallized. SOLUTION: A heat-resistant high-molecular film 2 is formed on a transparent insulating substrate 1, an inorganic insulating film 3 is formed thereon, and an amorphous semiconductor thin film 4 is formed thereon. The amorphous semiconductor film 4 is subjected to an annealing treatment by irradiation with a pulse laser beam 5 so as to obtain a polycrystalline semiconductor thin film 6. At this point, the heat-resistant high-molecular film 2 is much lower in thermal conductivity than the inorganic insulating film 3, so that the temperature of the heat-resistant high-molecular film 2 is restrained from rising higher than its melting point as a whole. Therefore, the heat-resistant high-molecular film 2 is capable of functioning effectively as a heat insulating material as kept free from an adverse effect such as melting in an annealing treatment carried out at high temperatures.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】本発明は、絶縁性基板上に下
層を介して形成された半導体薄膜に対して、パルスレー
ザを用いてアニール処理する構成の薄膜トランジスタお
よびその製造方法に関するものである。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a thin film transistor having a structure in which a semiconductor thin film formed on an insulating substrate via a lower layer is annealed by using a pulse laser, and a method of manufacturing the same.

【0002】[0002]

【従来の技術】従来から、高エネルギー、短波長、短パ
ルスのレーザ(パルスレーザ)の照射により、非晶質ま
たは結晶性のシリコンなどの半導体薄膜を、溶融し結晶
化させて形成した結晶性半導体薄膜は、アクティブマト
リクス型液晶表示素子のアクティブ素子である薄膜トラ
ンジスタ(TFT;Thin Film Transistor)の材料とし
て注目されている。これは、非晶質半導体薄膜を用いた
薄膜トランジスタと比較して、キャリアの移動度が10
0倍以上の高い値を示し、また、絶縁性基板としてガラ
スを用いることができるなどといった利点を有するため
である。
2. Description of the Related Art Conventionally, a high-energy, short-wavelength, short-pulse laser (pulse laser) has been used to melt and crystallize a semiconductor thin film such as amorphous or crystalline silicon. 2. Description of the Related Art Semiconductor thin films are receiving attention as materials for thin film transistors (TFTs), which are active elements of active matrix type liquid crystal display elements. This is because carrier mobility is higher than that of a thin film transistor using an amorphous semiconductor thin film.
This is because it has a high value of 0 times or more, and has an advantage that glass can be used as the insulating substrate.

【0003】一般に、パルスレーザの照射にて半導体薄
膜を加熱処理する方法は、レーザアニール方法と呼ばれ
ている。上述のような、半導体薄膜の結晶化に用いられ
るレーザアニール方法は、具体的には、厚さ1mm前後
の石英、ガラスなどの下地層となる透明な絶縁性基板上
に、酸化シリコン、または窒化シリコンなどの絶縁膜を
形成し、この上に非晶質シリコンや多結晶シリコンなど
の半導体薄膜を形成し、この半導体薄膜にパルスレーザ
の照射を行うことにて該半導体薄膜を溶融し結晶化させ
るものである。
In general, a method of heating a semiconductor thin film by irradiation with a pulse laser is called a laser annealing method. As described above, a laser annealing method used for crystallization of a semiconductor thin film specifically includes a silicon oxide film or a nitride film formed on a transparent insulating substrate such as quartz or glass having a thickness of about 1 mm as a base layer. An insulating film such as silicon is formed, a semiconductor thin film such as amorphous silicon or polycrystalline silicon is formed thereon, and the semiconductor thin film is melted and crystallized by irradiating the semiconductor thin film with a pulse laser. Things.

【0004】上記薄膜トランジスタの特性は、半導体薄
膜における半導体結晶の粒径が大きいほど良好となる。
そこで、レーザアニール方法による半導体薄膜の結晶化
において、上記半導体結晶の粒径を大きくして薄膜トラ
ンジスタの特性を向上させるには、溶融した半導体薄膜
の凝固速度を低減させればよい。
The characteristics of the above-mentioned thin film transistor become better as the grain size of the semiconductor crystal in the semiconductor thin film becomes larger.
Therefore, in crystallization of a semiconductor thin film by a laser annealing method, the solidification rate of the melted semiconductor thin film may be reduced in order to increase the grain size of the semiconductor crystal and improve the characteristics of the thin film transistor.

【0005】溶融した半導体薄膜の凝固速度は、蓄積さ
れた熱エネルギーとこの熱エネルギーの流出速度の比に
反比例する。そこで、下地層の絶縁性基板を含めた、パ
ルスレーザの被照射物全体に蓄積される熱エネルギーを
大きくすることで、溶融した半導体薄膜の凝固速度を低
減させることができる。
[0005] The solidification rate of a molten semiconductor thin film is inversely proportional to the ratio of the stored thermal energy to the outflow rate of this thermal energy. Therefore, the solidification rate of the melted semiconductor thin film can be reduced by increasing the thermal energy stored in the entire object to be irradiated with the pulse laser, including the insulating substrate of the base layer.

【0006】上記パルスレーザの被照射物全体での熱エ
ネルギーを大きくする方法の1つに、照射するパルスレ
ーザのエネルギー密度を大きくする方法がある。しか
し、上記の厚さ1mm前後の絶縁性基板が巨大な熱浴と
なっているため、蓄積された熱エネルギーの流出速度が
大きく、溶融した半導体薄膜の凝固速度を大幅に低減す
ることはできない。
As one of the methods for increasing the thermal energy of the entire object to be irradiated by the pulse laser, there is a method of increasing the energy density of the pulse laser to be irradiated. However, since the insulating substrate having a thickness of about 1 mm serves as a huge heat bath, the outflow speed of the accumulated thermal energy is large, and the solidification speed of the molten semiconductor thin film cannot be significantly reduced.

【0007】そこで、従来から、上記レーザアニール方
法において、絶縁性基板と半導体薄膜との間に断熱効果
を示す構造を設け、該半導体薄膜の下地層となる絶縁性
基板の側の熱伝導率をより小さくすることによって、レ
ーザの被照射物に蓄積された熱エネルギーの流出速度を
小さくし、溶融した半導体薄膜の凝固速度を低減する方
法が提案されている。
Therefore, conventionally, in the above-mentioned laser annealing method, a structure exhibiting a heat insulating effect is provided between the insulating substrate and the semiconductor thin film, and the thermal conductivity on the side of the insulating substrate serving as a base layer of the semiconductor thin film is reduced. There has been proposed a method in which the flow rate of thermal energy accumulated in an object to be irradiated with a laser beam is reduced by reducing the flow rate, and the solidification rate of a molten semiconductor thin film is reduced.

【0008】そのうちの一つとして、例えば、特開平
6−29321号公報、および特開平6−16358
9号公報には、絶縁性基板と絶縁膜との間に断熱用の空
洞部を形成しておき、その上に形成された半導体薄膜に
対してパルスレーザでアニール処理し、上記の空洞部に
よる断熱効果にて溶融した半導体薄膜の凝固速度を低減
させる方法が開示されている。
One of them is disclosed, for example, in Japanese Patent Application Laid-Open No. 6-29321 and Japanese Patent Application Laid-Open No. 6-16358.
In Japanese Patent Application Laid-Open No. 9-209, a hollow portion for heat insulation is formed between an insulating substrate and an insulating film, and a semiconductor thin film formed thereon is annealed by a pulsed laser, and the above-described hollow portion is formed. A method for reducing the solidification rate of a melted semiconductor thin film by the heat insulating effect is disclosed.

【0009】また、上記断熱効果を示す構造を用いた別
の手法として、応用電子物性分科会研究報告,199
2年1月,1〜6頁には、絶縁性基板に部分的に穴を開
けておき、この上を覆うように酸化シリコン膜を形成す
ることで該酸化シリコン膜をブリッジ状とし、このブリ
ッジ状の酸化シリコン膜の上に形成された半導体薄膜に
対して、パルスレーザでアニール処理する方法も報告さ
れている。この方法は、上記酸化シリコン膜上に形成さ
れた非晶質シリコン膜をパルスレーザの照射にて溶融さ
せ、ブリッジ部分の空気層の断熱効果にて、溶融した上
記非晶質シリコン膜の凝固速度を低減するというもので
ある。
Further, as another method using a structure exhibiting the above-mentioned heat insulating effect, a report of the Subcommittee on Applied Electronic Properties, 199
On January 1st, pp. 1-6, a hole is partially formed in an insulating substrate, and a silicon oxide film is formed so as to cover the hole. A method of annealing a semiconductor thin film formed on a silicon oxide film with a pulse laser has also been reported. According to this method, the amorphous silicon film formed on the silicon oxide film is melted by pulsed laser irradiation, and the solidification rate of the melted amorphous silicon film is increased by the heat insulating effect of the air layer in the bridge portion. Is to be reduced.

【0010】また、特開平6−132306号公報に
は、半導体薄膜の下層に、熱伝導率の異なる2種類の無
機絶縁膜を用い、熱伝導率が低い無機絶縁膜を上側に、
熱伝導率は高いが不純物の浸透性は低い無機絶縁膜を下
側に形成し、その上に形成された半導体薄膜に対してパ
ルスレーザでアニール処理し、上側無機絶縁膜による断
熱効果にて、半導体薄膜の凝固速度を低減する方法が開
示されている。
Japanese Patent Application Laid-Open No. Hei 6-132306 discloses that two types of inorganic insulating films having different thermal conductivities are used as a lower layer of a semiconductor thin film, and an inorganic insulating film having a lower thermal conductivity is disposed on an upper side.
An inorganic insulating film having high thermal conductivity but low permeability of impurities is formed on the lower side, and the semiconductor thin film formed thereon is annealed by a pulse laser, and a heat insulating effect of the upper inorganic insulating film is used. A method for reducing the solidification rate of a semiconductor thin film is disclosed.

【0011】さらに、特開平6−140324号公報
には、熱伝導率が異なる2種類の無機絶縁膜を、絶縁性
基板上にストライプ状またはモザイク状に交互に配列す
るように形成し、その上に形成された半導体薄膜に対し
てパルスレーザでアニール処理し、熱伝導率の違いによ
り生じる低温領域と高温領域との結晶成長速度の差を利
用して、得られる半導体結晶の粒径を大きくするといっ
た方法も開示されている。
Further, Japanese Patent Application Laid-Open No. 6-140324 discloses that two types of inorganic insulating films having different thermal conductivity are formed on an insulating substrate so as to be alternately arranged in stripes or mosaics. Annealing the semiconductor thin film formed by using a pulsed laser to increase the grain size of the resulting semiconductor crystal by utilizing the difference in crystal growth rate between the low temperature region and the high temperature region caused by the difference in thermal conductivity Such a method is also disclosed.

【0012】[0012]

【発明が解決しようとする課題】しかしながら、上述し
たないしの方法は、何れも、得られる薄膜トランジ
スタの特性を向上させ、かつ、その製造工程を簡便化
し、製造コストも低減できるものとはなっていない。
However, none of the above-mentioned methods can improve the characteristics of the obtained thin film transistor, simplify the manufacturing process, and reduce the manufacturing cost. .

【0013】すなわち、上記およびの方法では、半
導体薄膜の下層に空洞部を形成することで、その空洞部
の断熱効果により半導体結晶の粒径を大きくできるもの
の、該空洞部を形成するためにはエッチング工程が必要
なため、その製造工程は簡便とは言えず、製造工程が繁
雑化し、製造コストの上昇が招来される。また、この方
法で得られる薄膜トランジスタは、上記空洞部の存在に
より、強度の上でも問題があると考えられる。
In other words, according to the above method and the above method, although the hollow portion is formed in the lower layer of the semiconductor thin film, the diameter of the semiconductor crystal can be increased by the heat insulating effect of the hollow portion. Since an etching process is required, the manufacturing process cannot be said to be simple, the manufacturing process becomes complicated, and the manufacturing cost increases. In addition, the thin film transistor obtained by this method is considered to have a problem in strength due to the presence of the cavity.

【0014】上記の方法も、これらおよびの方法
と同様で、ブリッジ状の酸化シリコン膜を形成するため
に、シリコン基板に穴を設ける必要がある。したがっ
て、ブリッジ部分の断熱効果にて得られる半導体結晶の
粒径は大きくできるものの、その製造工程は簡便ではな
く、製造コストも上昇することが考えられる。また、シ
リコン基板に設けられた上記の穴により、得られる薄膜
トランジスタは、上記およびと同様、強度上の問題
を招来すると考えられる。
In the above-mentioned method, similarly to these methods, it is necessary to form a hole in the silicon substrate in order to form a bridge-like silicon oxide film. Therefore, although the grain size of the semiconductor crystal obtained by the heat insulating effect of the bridge portion can be increased, the manufacturing process is not simple and the manufacturing cost may increase. Further, it is considered that a thin film transistor obtained by the above-described hole provided in the silicon substrate causes a problem in strength similarly to the above.

【0015】また、上記の方法では、上述した〜
の方法のように、空洞部などの特殊な構造を設けたりす
る必要がないため製造工程は簡便である反面、上記無機
絶縁膜による断熱効果は、その熱伝導率が低いとはいっ
ても、上記の空洞部などの断熱効果に比べて劣るため、
得られる半導体結晶の粒径は十分な大きさを有するもの
とはならない。
Further, in the above method,
Unlike the method, the manufacturing process is simple because there is no need to provide a special structure such as a cavity or the like, but the heat insulating effect of the inorganic insulating film is low even if its thermal conductivity is low. Because it is inferior to the heat insulation effect of the hollow part of
The obtained semiconductor crystal does not have a sufficient grain size.

【0016】さらに、上記の方法では、2種類の無機
絶縁膜をストライプ状またはモザイク状に交互に配列す
るように形成するため、前述したような結晶成長速度の
差を利用して半導体結晶の粒径を大きくすることはでき
るものの、その製造工程は上記の〜の方法と同様、
簡便とは言えない。
Further, in the above method, two types of inorganic insulating films are formed so as to be alternately arranged in stripes or mosaics. Although the diameter can be increased, the manufacturing process is the same as in the above methods (1) to (4).
It is not easy.

【0017】一方、上記のように結晶化させた半導体薄
膜には、その後、P型,N型に応じて、リン、ヒ素、ボ
ロンなどの不純物がイオンとして注入されるが、この注
入された不純物を電気的に活性化させる方法の1つとし
て、上記半導体薄膜にパルスレーザを照射してアニール
処理するレーザアニール方法がある。
On the other hand, impurities such as phosphorus, arsenic, and boron are implanted as ions into the semiconductor thin film crystallized as described above according to the P-type and N-type. As a method of electrically activating the semiconductor thin film, there is a laser annealing method in which a pulse laser is applied to the semiconductor thin film to perform an annealing process.

【0018】この場合、パルスレーザが照射された半導
体薄膜の表面温度は、通常では600℃以上になり、特
に、半導体薄膜がシリコンからなる場合には表面が溶融
することもあるため、急激な温度変化を伴い、その表面
温度は1000℃以上にもなる。このとき、半導体薄膜
の内部に水素が含まれていると、水素が上記の結晶性半
導体薄膜の内部を急激に移動し、場合によっては突沸す
るように半導体薄膜から飛び出すことがあり、これによ
って、該半導体薄膜の結晶性は損なわれることになる。
In this case, the surface temperature of the semiconductor thin film irradiated with the pulse laser is usually 600 ° C. or higher, and particularly when the semiconductor thin film is made of silicon, the surface may be melted. With the change, the surface temperature becomes 1000 ° C. or more. At this time, if hydrogen is contained in the semiconductor thin film, the hydrogen moves rapidly inside the crystalline semiconductor thin film, and in some cases, jumps out of the semiconductor thin film so as to be bumped. The crystallinity of the semiconductor thin film will be impaired.

【0019】また、半導体薄膜がその溶融温度を超える
と、注入された不純物(リン、ヒ素、ボロンなど)が、
不純物を注入していない真性領域へ拡散しやすくなる。
その結果、薄膜トランジスタにおける結晶性半導体薄膜
のソース部およびドレイン部とゲート部との間に正常な
接合面が形成されることが妨げられ、該薄膜トランジス
タの特性が悪化する。
When the semiconductor thin film exceeds its melting temperature, the injected impurities (phosphorus, arsenic, boron, etc.)
It becomes easy to diffuse to the intrinsic region where the impurity is not implanted.
As a result, formation of a normal junction surface between the source and drain portions and the gate portion of the crystalline semiconductor thin film in the thin film transistor is prevented, and the characteristics of the thin film transistor deteriorate.

【0020】さらに、通常、600℃近傍の温度で不純
物を活性化させると、注入された状態で乱れた結晶格子
の位置に存在していた不純物や半導体薄膜のシリコン原
子が、結晶性を回復して正常な結晶格子の位置に戻るこ
とになるが、それと同時に、転移などの格子欠陥を形成
する割合も増大することになるため、結果的に半導体薄
膜全体としての結晶性の回復は不十分となる。
Further, when the impurity is activated at a temperature of about 600 ° C., the impurity existing at the position of the disordered crystal lattice in the implanted state or the silicon atom of the semiconductor thin film recovers the crystallinity. However, at the same time, the rate of forming lattice defects such as dislocations also increases, and as a result, the recovery of the crystallinity of the entire semiconductor thin film is insufficient. Become.

【0021】これに対して、600℃以下の低温で行う
不純物活性化の場合では、点欠陥などの結晶格子上の欠
陥が減少し、注入された不純物が結晶格子の正常な位置
を占める割合が増大する。したがって、この場合におけ
る結晶性半導体薄膜の結晶性の回復は、600℃以上の
高温でアニール処理する場合よりも良好である。
On the other hand, in the case of impurity activation performed at a low temperature of 600 ° C. or less, defects on the crystal lattice such as point defects are reduced, and the proportion of the implanted impurity occupying a normal position in the crystal lattice is reduced. Increase. Therefore, the recovery of the crystallinity of the crystalline semiconductor thin film in this case is better than the case where the annealing treatment is performed at a high temperature of 600 ° C. or more.

【0022】ところが、通常のエネルギー密度を有する
パルスレーザで半導体薄膜にアニール処理すると、上述
したように該半導体薄膜は600℃以上の高温となって
しまい、逆に、パルスレーザのエネルギー密度を低下さ
せてアニール処理すると、該半導体薄膜に蓄積された熱
エネルギーがすぐに流出してしまうため、不純物の活性
化時間が短くなり、十分な活性化が得られないこととな
る。
However, when the semiconductor thin film is annealed with a pulse laser having a normal energy density, the semiconductor thin film is heated to a high temperature of 600 ° C. or more as described above, and conversely, the energy density of the pulse laser is reduced. If the annealing is performed, the thermal energy stored in the semiconductor thin film immediately flows out, so that the activation time of the impurity is shortened and sufficient activation cannot be obtained.

【0023】すなわち、このようなアニール処理にて半
導体薄膜に注入された不純物を活性化させる場合におい
ても、半導体薄膜の下地層となる絶縁性基板の側の熱伝
導率をより小さくすることによって、蓄積された熱エネ
ルギーの流出速度を小さくすることが望まれている。
That is, even in the case where the impurities implanted into the semiconductor thin film are activated by such an annealing process, the thermal conductivity on the side of the insulating substrate serving as a base layer of the semiconductor thin film can be reduced to reduce the thermal conductivity. It is desired to reduce the outflow rate of the stored thermal energy.

【0024】上記の〜の方法では、半導体薄膜の結
晶粒径を大きくするために、半導体薄膜と絶縁性基板と
の間に設けた構造にて断熱効果を高めているので、アニ
ール処理による不純物の活性化においても、上記の断熱
効果により蓄積された熱エネルギーの流出速度が小さく
なり、上記活性化時間をある程度高められるものと考え
られる。
In the above methods (1) to (4), the heat insulating effect is enhanced by the structure provided between the semiconductor thin film and the insulating substrate in order to increase the crystal grain size of the semiconductor thin film. In the activation, it is considered that the outflow speed of the accumulated thermal energy is reduced due to the heat insulating effect, and the activation time can be increased to some extent.

【0025】また、の方法は、上述したように断熱効
果がそれほど優れたものではないため、不純物の活性化
時間を長くすることはできないと考えられる。さらに、
の方法も、より大きな粒径を有する半導体結晶を得る
ことのみを目的としているため、無機絶縁膜全体として
の断熱効果が特に優れているとは考えられない。
Further, it is considered that this method cannot extend the activation time of impurities because the heat insulating effect is not so excellent as described above. further,
Also, the method described above is intended only to obtain a semiconductor crystal having a larger particle size, and thus it cannot be considered that the heat insulating effect of the entire inorganic insulating film is particularly excellent.

【0026】ところで、上記の薄膜トランジスタは、余
分な光の照射のために該薄膜トランジスタのp−n接合
の逆方向に、降伏電圧よりも低い逆方向の電圧で、リー
ク電流と呼ばれるわずかな電流が流れ始め、ゲート電圧
が0Vの状態でもドレイン電流が発生するという現象が
生じる。そのため、上記薄膜トランジスタに流れる電流
のオン・オフ比が小さくなり、該薄膜トランジスタの特
性が悪化する。薄膜トランジスタの特性の悪化は、液晶
パネルの画素の駆動に悪影響を及ぼし、得られる液晶パ
ネルにおける表示画像の画質も悪くなる。
By the way, in the above-mentioned thin film transistor, a slight current called a leak current flows in a direction opposite to the pn junction of the thin film transistor at a reverse voltage lower than the breakdown voltage due to extra light irradiation. First, a phenomenon occurs in which a drain current is generated even when the gate voltage is 0V. Therefore, the on / off ratio of the current flowing through the thin film transistor becomes small, and the characteristics of the thin film transistor deteriorate. The deterioration of the characteristics of the thin film transistor adversely affects the driving of the pixels of the liquid crystal panel, and the image quality of a display image on the obtained liquid crystal panel also deteriorates.

【0027】そこで、従来から、薄膜トランジスタに対
し遮光膜を形成することによって光の照射を遮り、上記
リーク電流の発生を抑制してきた。しかしながら、薄膜
トランジスタの製造工程に対して、遮光膜をさらに形成
するという工程を加えることになり、上記薄膜トランジ
スタの製造工程をより繁雑化している。
Therefore, conventionally, a light-shielding film has been formed on a thin film transistor to block light irradiation and suppress the generation of the leak current. However, a step of further forming a light-shielding film is added to the manufacturing process of the thin film transistor, which makes the manufacturing process of the thin film transistor more complicated.

【0028】[0028]

【課題を解決するための手段】上記の課題を解決するた
めに、本発明の薄膜トランジスタの製造方法は、絶縁性
基板上に耐熱性高分子膜を形成し、この耐熱性高分子膜
の上に絶縁膜を形成し、この絶縁膜の上に半導体薄膜を
形成し、この半導体薄膜にレーザを照射して該半導体薄
膜を溶融し結晶化させることを特徴としている。
In order to solve the above-mentioned problems, a method for manufacturing a thin film transistor according to the present invention comprises forming a heat-resistant polymer film on an insulating substrate, and forming the film on the heat-resistant polymer film. An insulating film is formed, a semiconductor thin film is formed on the insulating film, and the semiconductor thin film is irradiated with a laser to melt and crystallize the semiconductor thin film.

【0029】また、本発明の薄膜トランジスタは、絶縁
性基板の上に設けられる半導体薄膜の下層に、絶縁膜を
介して耐熱性高分子膜が形成されていることを特徴とし
ている。
The thin film transistor of the present invention is characterized in that a heat-resistant polymer film is formed below a semiconductor thin film provided on an insulating substrate with an insulating film interposed therebetween.

【0030】上記耐熱性高分子膜の熱伝導率は0.1〜
0.3W/m・Kで、絶縁性基板としてよく用いられる
石英ガラスの熱伝導率1.51W/m・Kと比べても非
常に低い。したがって、上述のような薄膜トランジスタ
の製造方法および構成によれば、絶縁性基板と絶縁膜の
間に設けられた耐熱性高分子膜の断熱効果により、半導
体薄膜に対してレーザを照射して該半導体薄膜を溶融し
結晶化させたとき、溶融した半導体薄膜の熱エネルギー
がほとんど絶縁膜に蓄積され、それによって溶融した半
導体薄膜の凝固速度が従来よりも低減することになり、
半導体結晶の粒径がより大きい半導体薄膜を有する薄膜
トランジスタを得ることができる。
The heat conductivity of the heat-resistant polymer film is 0.1 to
It is 0.3 W / m · K, which is very low as compared with the thermal conductivity of 1.51 W / m · K of quartz glass often used as an insulating substrate. Therefore, according to the above-described method and structure for manufacturing a thin film transistor, the semiconductor thin film is irradiated with a laser by irradiating the semiconductor thin film with the heat insulating effect of the heat-resistant polymer film provided between the insulating substrate and the insulating film. When the thin film is melted and crystallized, most of the thermal energy of the melted semiconductor thin film is accumulated in the insulating film, thereby lowering the solidification rate of the melted semiconductor thin film compared to conventional ones.
A thin film transistor including a semiconductor thin film having a larger semiconductor crystal grain size can be obtained.

【0031】このとき、上記の耐熱性高分子膜による断
熱効果は、前期のおよびに示した空洞部を形成する
方法における場合とほぼ同じであり、しかも、これらと
同程度の粒径を有する半導体結晶が得られ、同程度の特
性を有する。
At this time, the heat insulating effect of the above-mentioned heat-resistant polymer film is almost the same as that in the method of forming the cavity shown in the first and second embodiments, and the semiconductor having the same particle size as these. Crystals are obtained and have comparable properties.

【0032】ところが、上記およびの方法と比較し
て、本発明の薄膜トランジスタの製造方法では、断熱材
として機能する耐熱性高分子膜は絶縁性基板上に塗布す
ることで簡単に形成できるので、前述した〜の方法
における空洞部などのように、製造工程が繁雑化するこ
とがなく、製造工程を簡便化してコストの削減を図るこ
とができる。
However, as compared with the above method and the method described above, in the method for manufacturing a thin film transistor of the present invention, the heat-resistant polymer film functioning as a heat insulating material can be easily formed by coating on an insulating substrate. The manufacturing process is not complicated as in the case of the hollow portion in the above methods (1) to (4), and the manufacturing process can be simplified and the cost can be reduced.

【0033】また、本発明の薄膜トランジスタの製造方
法によれば、溶融し結晶化させた半導体薄膜に注入した
不純物の活性化を、レーザ照射にて行うことが好まし
い。
According to the method of manufacturing a thin film transistor of the present invention, it is preferable that the activation of the impurity injected into the melted and crystallized semiconductor thin film is performed by laser irradiation.

【0034】これによれば、上記半導体薄膜の不純物を
活性化する場合に、レーザの強度を低めに設定してアニ
ール処理することで、上記半導体薄膜のアニール処理の
温度を低めに抑え、そのかわり上記耐熱性高分子膜の断
熱効果によって、上記半導体薄膜に蓄積された熱エネル
ギーの流出を抑制することができるので、該半導体薄膜
の温度がほぼ一定に維持される。
According to this, when activating the impurities in the semiconductor thin film, the annealing temperature of the semiconductor thin film is suppressed to a lower temperature by setting the laser intensity to a lower value and performing the annealing process. Because of the heat insulating effect of the heat-resistant polymer film, the outflow of the thermal energy accumulated in the semiconductor thin film can be suppressed, so that the temperature of the semiconductor thin film is kept almost constant.

【0035】その結果、不純物の活性化のためのアニー
ル処理を600℃以下の低温で長時間行うことが可能と
なり、上記半導体薄膜の結晶性を維持するとともに、上
記不純物が上記半導体薄膜の真性領域に拡散することを
抑制し、不純物を効率よく活性化させることができる。
As a result, the annealing for activating the impurities can be performed at a low temperature of 600 ° C. or less for a long time, the crystallinity of the semiconductor thin film is maintained, and the impurities are removed from the intrinsic region of the semiconductor thin film. Can be suppressed and impurities can be efficiently activated.

【0036】また、本発明の薄膜トランジスタの製造方
法によれば、耐熱性高分子膜にポリイミドを用いること
がより好ましい。
According to the method of manufacturing a thin film transistor of the present invention, it is more preferable to use polyimide for the heat-resistant polymer film.

【0037】耐熱性高分子の中でもポリイミドは特に耐
熱性に優れ、306℃以上の熱変形温度を有しており、
熱伝導率も0.15W/m・Kと石英ガラスと比較して
も非常に低い値であり、優れた断熱材として機能する。
そのため、上記ポリイミドを耐熱性高分子膜として用い
ることで、パルスレーザの照射にて上記半導体薄膜に蓄
積された熱エネルギーが上記絶縁性基板へ流出すること
を抑制し、より効果的にアニール処理することができ
る。
Among the heat-resistant polymers, polyimide is particularly excellent in heat resistance and has a heat deformation temperature of 306 ° C. or more.
The thermal conductivity is also 0.15 W / m · K, which is a very low value as compared with quartz glass, and functions as an excellent heat insulating material.
Therefore, by using the polyimide as the heat-resistant polymer film, the heat energy accumulated in the semiconductor thin film by the irradiation of the pulse laser is prevented from flowing out to the insulating substrate, and the annealing treatment is more effectively performed. be able to.

【0038】また、本発明の他の薄膜トランジスタの製
造方法によれば、耐熱性高分子膜に遮光能を有する材質
を用いることがより好ましい。
According to another method for manufacturing a thin film transistor of the present invention, it is more preferable to use a material having a light-shielding ability for the heat-resistant polymer film.

【0039】薄膜トランジスタを画像表示装置に用いる
場合、光の照射によるリーク電流の発生を抑制するため
に遮光膜を形成する必要があるが、上記耐熱性高分子膜
に遮光能を付与することで、該耐熱性高分子膜は断熱材
のみならず遮光膜としての役割も果たすことができる。
したがって、上記薄膜トランジスタに対して遮光膜を設
ける工程を省くことができるため、上記薄膜トランジス
タの製造工程をより簡便化、低コスト化することができ
る。
When a thin film transistor is used in an image display device, it is necessary to form a light-shielding film in order to suppress generation of a leak current due to light irradiation. The heat resistant polymer film can serve not only as a heat insulating material but also as a light shielding film.
Therefore, a step of providing a light-shielding film for the thin film transistor can be omitted, so that the manufacturing process of the thin film transistor can be simplified and the cost can be reduced.

【0040】[0040]

【発明の実施の形態】BEST MODE FOR CARRYING OUT THE INVENTION

〔実施の形態1〕本発明の実施の一形態について図1な
いし図6に基づいて説明すれば、以下の通りである。な
お、これによって本発明が限定されるものではない。ま
ず、本実施の形態に係る薄膜トランジスタの構造を、図
1の断面図を用いて説明する。
[Embodiment 1] An embodiment of the present invention will be described below with reference to FIGS. Note that the present invention is not limited by this. First, the structure of the thin film transistor according to the present embodiment will be described with reference to the cross-sectional view of FIG.

【0041】図1に示すように、本発明の薄膜トランジ
スタでは、透明な絶縁性基板1の上に耐熱性高分子膜2
(遮光能を有しない)が形成され、その上に無機絶縁膜
3が形成され、さらにその上に結晶性半導体薄膜6が形
成されている。この結晶性半導体薄膜6は、ソース部6
s、ドレイン部6d、および真性領域6cの3つの領域
を有する。
As shown in FIG. 1, in the thin film transistor of the present invention, a heat-resistant polymer film 2 is formed on a transparent insulating substrate 1.
(Having no light-shielding ability), an inorganic insulating film 3 is formed thereon, and a crystalline semiconductor thin film 6 is further formed thereon. This crystalline semiconductor thin film 6 has a source portion 6
s, a drain portion 6d, and an intrinsic region 6c.

【0042】上記の結晶性半導体薄膜6における真性領
域6cの上にゲート絶縁膜7が形成され、その上にゲー
ト電極8が、さらにその上にゲート陽極酸化膜9が形成
され、これによって薄膜トランジスタのゲート部が構成
されている。
A gate insulating film 7 is formed on the intrinsic region 6c of the crystalline semiconductor thin film 6, a gate electrode 8 is formed thereon, and a gate anodic oxide film 9 is further formed thereon. A gate section is configured.

【0043】さらに、このゲート部を含めた結晶性半導
体薄膜6の上に無機絶縁膜11が形成され、上記無機絶
縁膜11の一部に、上記結晶性半導体薄膜6のソース部
6sおよびドレイン部6dの一部が露出するようにコン
タクトホール12が形成され、このコンタクトホール1
2を介して、上記結晶性半導体薄膜6のソース部6sお
よびドレイン部6dに接触するように、ソース配線およ
びドレイン配線である引き出し電極13sおよび13d
が形成されている。
Further, an inorganic insulating film 11 is formed on the crystalline semiconductor thin film 6 including the gate portion, and a source portion 6s and a drain portion of the crystalline semiconductor thin film 6 are formed on a part of the inorganic insulating film 11. Contact hole 12 is formed such that a part of contact hole 6d is exposed.
2, lead electrodes 13 s and 13 d serving as a source wiring and a drain wiring so as to be in contact with the source part 6 s and the drain part 6 d of the crystalline semiconductor thin film 6 through
Are formed.

【0044】次に、図1に示した薄膜トランジスタの製
造方法を、図2〜図5の断面図と、図6の工程図を用い
て説明する。まず、図6におけるプロセス(以下、単に
Pと略記する)1からP5に相当する工程を図2(a)
〜(e)を用いて説明する。
Next, a method of manufacturing the thin film transistor shown in FIG. 1 will be described with reference to the sectional views of FIGS. 2 to 5 and the process chart of FIG. First, steps corresponding to processes (hereinafter simply abbreviated as P) 1 to P5 in FIG. 6 are shown in FIG.
This will be described with reference to (e).

【0045】図2(a)において、石英やガラスなどか
らなる透明な絶縁性基板1上に、耐熱性高分子膜2を厚
さ0.1〜10μmとなるように塗布する(P1)。上
記耐熱性高分子膜2は上記絶縁性基板1よりも低い熱伝
導率を有していることが重要である。
In FIG. 2A, a heat-resistant polymer film 2 is applied to a thickness of 0.1 to 10 μm on a transparent insulating substrate 1 made of quartz, glass, or the like (P1). It is important that the heat-resistant polymer film 2 has a lower thermal conductivity than the insulating substrate 1.

【0046】上記耐熱性高分子膜2としては、ポリイミ
ド膜を用いることが好ましいが、これ以外では耐熱性が
高く上記絶縁性基板1よりも低い熱伝導率を有している
ものであればよい。さらに、上記の耐熱性高分子膜2
は、図2(a)に示すように島状に形成してもよい(ア
イランド化)。このアイランド化は行わなくても本発明
の効果は本質的に保証される。
It is preferable to use a polyimide film as the heat-resistant polymer film 2. Other than this, any film having high heat resistance and a lower thermal conductivity than the insulating substrate 1 may be used. . Further, the above heat-resistant polymer film 2
May be formed in an island shape as shown in FIG. 2A (island formation). Even without this islanding, the effects of the present invention are essentially guaranteed.

【0047】上記耐熱性高分子膜2上に、図2(b)に
示すように、酸化シリコン(SiO2 )や窒化シリコン
(SiNX )などからなる無機絶縁膜3を厚さ100〜
500nmとなるように形成する(P2)。上記無機絶
縁膜3の形成は常圧CVD法、スパッタ法、減圧CVD
法、プラズマCVD法、リモートプラズマCVD法の何
れかの方法を用いればよい。
As shown in FIG. 2B, an inorganic insulating film 3 made of silicon oxide (SiO 2 ) or silicon nitride (SiN x ) is formed on the heat-resistant polymer film 2 to a thickness of 100 to 100 nm.
It is formed to have a thickness of 500 nm (P2). The above-mentioned inorganic insulating film 3 is formed by a normal pressure CVD method, a sputtering method, a low pressure CVD method.
Method, a plasma CVD method, or a remote plasma CVD method may be used.

【0048】上記無機絶縁膜3上に、図2(c)に示す
ように、非晶質半導体薄膜4をプラズマCVD法または
減圧CVD法により形成する(P3)。上記の非晶質半
導体薄膜4としては、シリコン半導体、シリコン・ゲル
マニウム半導体、またはリンやボロンを含んだシリコン
半導体などを用いることができる。また、非晶質に限ら
ず微結晶や多結晶の半導体薄膜を形成してもよい。
As shown in FIG. 2C, an amorphous semiconductor thin film 4 is formed on the inorganic insulating film 3 by a plasma CVD method or a low pressure CVD method (P3). As the amorphous semiconductor thin film 4, a silicon semiconductor, a silicon-germanium semiconductor, a silicon semiconductor containing phosphorus or boron, or the like can be used. Further, a semiconductor thin film of not only amorphous but also microcrystalline or polycrystalline may be formed.

【0049】上記非晶質半導体薄膜4に対して、図2
(d)に示すように、パルスレーザ5を照射してアニー
ル処理し、多結晶の半導体からなる結晶性半導体薄膜6
を得る(P4)。上記レーザアニール方法では、パルス
レーザ5として短波長のものを用いれば、下地層の透明
な絶縁性基板1にダメージを与えることなく非晶質半導
体薄膜4を効率よくアニール処理することができる。
For the amorphous semiconductor thin film 4, FIG.
As shown in (d), the crystalline semiconductor thin film 6 made of a polycrystalline semiconductor is annealed by irradiating it with a pulse laser 5.
(P4). In the above laser annealing method, if a pulse laser having a short wavelength is used, the amorphous semiconductor thin film 4 can be efficiently annealed without damaging the transparent insulating substrate 1 as the underlying layer.

【0050】上記短波長のパルスレーザ5としては、例
えば、XeF(波長351nm)、XeCl(波長30
8nm)、KrF(波長249nm)、ArF(波長1
93nm)などのエキシマレーザを用いることができ
る。通常、非晶質半導体からなる薄膜をアニール処理す
るほうが、直接結晶性半導体よりなる薄膜を形成するよ
りも、結晶の粒径が大きく良い特性を有する結晶性半導
体薄膜6が得られる。
Examples of the short-wavelength pulse laser 5 include XeF (wavelength 351 nm) and XeCl (wavelength 30 nm).
8 nm), KrF (wavelength 249 nm), ArF (wavelength 1
Excimer laser such as 93 nm) can be used. In general, annealing a thin film made of an amorphous semiconductor results in a crystalline semiconductor thin film 6 having a large crystal grain size and good characteristics, compared to forming a thin film made of a crystalline semiconductor directly.

【0051】ここで、シリコンからなる非晶質半導体薄
膜4に対してパルスレーザ5でアニール処理した場合、
上記非晶質半導体薄膜4の溶融温度は約1000℃に達
するが、耐熱性高分子膜2は、上記非晶質半導体薄膜4
との間にある程度の断熱効果を有する無機絶縁膜3を介
しているため、この無機絶縁膜3の厚さを調整すること
で耐熱性高分子膜2に対する熱上昇の程度を抑制し、上
記耐熱性高分子膜2の半導体薄膜4側の表面を1000
℃近くになるような高温から保護することができる。
Here, when the amorphous semiconductor thin film 4 made of silicon is annealed by the pulse laser 5,
Although the melting temperature of the amorphous semiconductor thin film 4 reaches about 1000 ° C., the heat-resistant polymer film 2
The inorganic insulating film 3 having a certain degree of heat insulating effect is interposed therebetween, so that the thickness of the inorganic insulating film 3 is adjusted to suppress the degree of heat rise with respect to the heat-resistant polymer film 2, and the above heat resistance The surface of the conductive polymer film 2 on the semiconductor thin film 4 side is 1000
It can be protected from high temperatures approaching ° C.

【0052】さらに、耐熱性高分子膜2の熱伝導率は上
記無機絶縁膜3よりもはるかに低い値であるため、上記
耐熱性高分子膜2全体の温度は溶融に到るまで上昇する
ことはない。したがって、上記耐熱性高分子膜2は、パ
ルスレーザ5を用いたアニール処理において、その高温
により溶融するなどの悪影響を受けることなく、断熱材
として有効に機能することができる。
Further, since the heat conductivity of the heat-resistant polymer film 2 is much lower than that of the inorganic insulating film 3, the temperature of the heat-resistant polymer film 2 as a whole may rise until it reaches melting. There is no. Therefore, the heat-resistant polymer film 2 can effectively function as a heat insulating material without being affected by the high temperature in the annealing treatment using the pulse laser 5 such as melting.

【0053】得られた結晶性半導体薄膜6を、図2
(e)に示すように、エッチングによりパターニングす
ることによって、結晶性半導体薄膜6のアイランド化を
行う(P5)。このとき、上記の結晶性半導体薄膜6の
縦および横の大きさは、下層に形成されている耐熱性高
分子膜2の大きさと同じか、またはそれよりも小さくな
るように形成されている。
The obtained crystalline semiconductor thin film 6 was
As shown in (e), the crystalline semiconductor thin film 6 is islanded by patterning by etching (P5). At this time, the vertical and horizontal sizes of the crystalline semiconductor thin film 6 are formed so as to be equal to or smaller than the size of the heat-resistant polymer film 2 formed in the lower layer.

【0054】次に、図6におけるP6からP9に相当す
る工程を、図3(a)〜(d)を用いて説明する。上記
のアイランド化された結晶性半導体薄膜6の上に、常圧
CVD法、スパッタ法、減圧CVD法、プラズマCVD
法、リモートプラズマCVD法の何れかの方法で、図3
(a)に示すように、ゲート絶縁膜7を厚さ50〜15
0nmとなるように形成する(P6)。上記ゲート絶縁
膜7としては、酸化シリコン、窒化シリコン、酸化アル
ミニウム(Al2 3 )、酸化タンタル(Ta2 5
などを用いることができ、また、これらの組み合わせを
用いることもできる。
Next, steps corresponding to P6 to P9 in FIG. 6 will be described with reference to FIGS. A normal pressure CVD method, a sputtering method, a low pressure CVD method, a plasma CVD method are formed on the islanded crystalline semiconductor thin film 6.
Figure 3
As shown in (a), the gate insulating film 7 is formed to a thickness of 50 to 15 mm.
It is formed to have a thickness of 0 nm (P6). As the gate insulating film 7, silicon oxide, silicon nitride, aluminum oxide (Al 2 O 3 ), tantalum oxide (Ta 2 O 5 )
And the like, and a combination of these can also be used.

【0055】上記ゲート絶縁膜7上に、図3(b)に示
すように、スパッタ法によりゲート電極8を形成する
(P7)。上記ゲート電極8としては、タンタル、もし
くは、アルミニウム、アルミニウム・シリコン、アルミ
ニウム・チタン、アルミニウム・スカンジウムなどのア
ルミニウムを含む金属などを用いることができる。特
に、アルミニウムを含む金属のほうが抵抗の低い電極配
線を形成できるので好ましい。
As shown in FIG. 3B, a gate electrode 8 is formed on the gate insulating film 7 by a sputtering method (P7). The gate electrode 8 may be made of tantalum or a metal containing aluminum such as aluminum, aluminum silicon, aluminum titanium, aluminum scandium, or the like. In particular, a metal containing aluminum is preferable because an electrode wiring with lower resistance can be formed.

【0056】上記ゲート電極8を陽極酸化して、図3
(c)に示すように、ゲート陽極酸化膜9を厚さ0.0
5〜1μmとなるよう形成する(P8)。さらに、図3
(d)に示すように、上記ゲート電極8とゲート陽極酸
化膜9とをマスクして自己整合でゲート絶縁層7をエッ
チングし、結晶性半導体薄膜6におけるソース部および
ドレイン部となる部分を露出させる(P9)。上記のエ
ッチングにはエッチング液を用いたウエットエッチング
やプラズマを用いたドライエッチングを用いることがで
きる。
The gate electrode 8 is anodically oxidized to obtain the structure shown in FIG.
As shown in (c), the gate anodic oxide film 9 is formed to a thickness of 0.0
It is formed to have a thickness of 5 to 1 μm (P8). Further, FIG.
As shown in (d), the gate insulating layer 7 is etched in a self-aligned manner by using the gate electrode 8 and the gate anodic oxide film 9 as a mask, thereby exposing portions of the crystalline semiconductor thin film 6 to become a source portion and a drain portion. (P9). For the above etching, wet etching using an etchant or dry etching using plasma can be used.

【0057】次に、図6におけるP10からP12に相
当する工程を、図4(a)〜(c)を用いて説明する。
上記結晶性半導体薄膜6に対して、図4(a)に示すよ
うに不純物イオン10の注入を行う(P10)。N型に
するためにはリン、ヒ素などを、P型にするにはボロン
などを、プラズマを利用したイオン注入装置で注入する
ことによって、不純物イオン10が注入された結晶性半
導体薄膜6のソース部6sおよびドレイン部6dを形成
する。ここで不純物イオン10が注入されなかった部分
の結晶性半導体薄膜6については、以降、上記結晶性半
導体薄膜6における真性領域6cとする。
Next, steps corresponding to P10 to P12 in FIG. 6 will be described with reference to FIGS.
Impurity ions 10 are implanted into the crystalline semiconductor thin film 6 as shown in FIG. 4A (P10). Phosphorus and arsenic are implanted into an N-type and boron and the like are implanted into a P-type by an ion implanter utilizing plasma, thereby forming a source of the crystalline semiconductor thin film 6 into which the impurity ions 10 have been implanted. The part 6s and the drain part 6d are formed. Here, the portion of the crystalline semiconductor thin film 6 where the impurity ions 10 have not been implanted is hereinafter referred to as an intrinsic region 6c of the crystalline semiconductor thin film 6.

【0058】上記結晶性半導体薄膜6に対して、図4
(b)に示すように、窒素雰囲気下で300〜500℃
で熱アニール処理するか、もしくは、結晶性半導体薄膜
6のソース部6sおよびドレイン部6dに注入した不純
物イオン10を、電気的に活性化させないレベルまでエ
ネルギー密度を低下させたパルスレーザ5を照射するこ
とによって、結晶性半導体薄膜6のソース部6sおよび
ドレイン部の6dやゲート部などに含まれる水素を抜く
脱水素処理を行う(P11)。
The crystalline semiconductor thin film 6 shown in FIG.
(B) As shown in FIG.
Or a pulse laser 5 whose energy density is reduced to a level at which the impurity ions 10 implanted into the source portion 6s and the drain portion 6d of the crystalline semiconductor thin film 6 are not electrically activated is irradiated. As a result, a dehydrogenation process for removing hydrogen contained in the source portion 6s and the drain portion 6d of the crystalline semiconductor thin film 6, the gate portion, and the like is performed (P11).

【0059】上記脱水素処理を行うことによって、結晶
性半導体薄膜6のソース部6sおよびドレイン部6dに
含まれる水素量を5×1019個/cm3 以下、好ましく
は5×1018個/cm3 以下にする。
By performing the above dehydrogenation treatment, the amount of hydrogen contained in the source portion 6s and the drain portion 6d of the crystalline semiconductor thin film 6 is reduced to 5 × 10 19 / cm 3 or less, preferably 5 × 10 18 / cm 3. 3 or less.

【0060】上記の結晶性半導体薄膜6のソース部6s
およびドレイン部6dに注入した不純物イオン10を電
気的に活性化させるために、図4(c)に示すように、
パルスレーザ5を照射してアニール処理する(P1
2)。上記の目的で用いるパルスレーザ5としては、短
波長のものを用いることによって、下地の透明な絶縁性
基板1にダメージを与えることなく、上記結晶性半導体
薄膜6のソース部6sおよびドレイン部6d中の不純物
イオン10を効率よく活性化することができる。
The source 6s of the crystalline semiconductor thin film 6
In order to electrically activate the impurity ions 10 implanted into the drain portion 6d, as shown in FIG.
Irradiation is performed by irradiating the pulse laser 5 (P1
2). As the pulse laser 5 used for the above-mentioned purpose, a laser having a short wavelength is used, and the source 6s and the drain 6d of the crystalline semiconductor thin film 6 are not damaged without damaging the underlying transparent insulating substrate 1. Can be efficiently activated.

【0061】上記の短波長のパルスレーザ5としては、
非晶質半導体薄膜4を結晶化するアニール処理の際に用
いたものと同一のパルスレーザ5を用いることができ
る。このとき、パルスレーザ5におけるエネルギー密度
は、図6のP4における半導体薄膜4の結晶化の場合よ
りも低めに設定する。
As the short-wavelength pulse laser 5 described above,
The same pulse laser 5 used in the annealing process for crystallizing the amorphous semiconductor thin film 4 can be used. At this time, the energy density of the pulse laser 5 is set lower than that in the case of crystallization of the semiconductor thin film 4 at P4 in FIG.

【0062】上記の低いエネルギー密度であるパルスレ
ーザ5、および耐熱性高分子膜2の断熱効果によって、
結晶性半導体薄膜6のアニール処理を、600℃以下の
低温で長時間行うことが可能となる。これによって、上
記の結晶性半導体薄膜6に注入された不純物イオン10
が結晶性半導体薄膜6の結晶性を損なうことを抑制する
とともに、該不純物イオン10が結晶性半導体薄膜6の
ソース部6sまたはドレイン部6dから真性領域6cに
まで拡散することも抑制し、効果的に活性化される。
The pulse laser 5 having a low energy density and the heat insulating effect of the heat-resistant polymer film 2 provide
The annealing process of the crystalline semiconductor thin film 6 can be performed at a low temperature of 600 ° C. or less for a long time. Thereby, the impurity ions 10 implanted into the crystalline semiconductor thin film 6 are
Prevents the impurity ions 10 from diffusing from the source portion 6s or the drain portion 6d of the crystalline semiconductor thin film 6 to the intrinsic region 6c. Is activated.

【0063】最後に、図6におけるP13からP15に
相当する工程を、図5(a)〜(c)を用いて説明す
る。不純物が活性化された上記結晶性半導体薄膜6およ
びゲート部の上に、図5(a)に示すように、無機絶縁
膜11を形成する(P13)。上記無機絶縁膜11は、
段差の被覆性が良好な常圧CVD法による酸化シリコン
膜、またはTEOS( Tetra-Ethyl-Ortho-Silicate,S
i(OC2 5)4 )ガスを用いた常圧CVD法、プラズマ
CVD法による酸化シリコン膜、または、プラズマCV
D法による200〜250℃で形成した窒化シリコン膜
を用いることができる。
Finally, steps corresponding to P13 to P15 in FIG. 6 will be described with reference to FIGS. 5 (a) to 5 (c). As shown in FIG. 5A, an inorganic insulating film 11 is formed on the crystalline semiconductor thin film 6 and the gate portion where the impurities are activated (P13). The inorganic insulating film 11 is
Atmospheric pressure CVD silicon oxide film or TEOS (Tetra-Ethyl-Ortho-Silicate, S
i (OC 2 H 5 ) 4 ) A silicon oxide film formed by a normal pressure CVD method using a gas, a plasma CVD method, or a plasma CV
A silicon nitride film formed at 200 to 250 ° C. by Method D can be used.

【0064】上記無機絶縁膜11上に、図5(b)に示
すように、コンタクトホール12を形成し(P14)、
最後に図5(c)に示すように、上記コンタクトホール
12を含む無機絶縁膜11上に金属薄膜をスパッタ法に
より形成し、そのあとエッチングでパターニングするこ
とによってソース配線およびドレイン配線としての引き
出し電極13sおよび13dを形成する(P15)こと
で本発明の薄膜トランジスタを得ることができる。
As shown in FIG. 5B, a contact hole 12 is formed on the inorganic insulating film 11 (P14).
Finally, as shown in FIG. 5C, a metal thin film is formed on the inorganic insulating film 11 including the contact hole 12 by a sputtering method, and thereafter, is patterned by etching, thereby forming a lead electrode as a source wiring and a drain wiring. By forming 13s and 13d (P15), the thin film transistor of the present invention can be obtained.

【0065】〔実施例〕上述した、本実施の形態に係る
薄膜トランジスタの一実施例について、図2〜図5を用
いて以下に説明する。まず、前記の透明な絶縁性基板1
として、厚さ1.1mm、対角5インチの正方形ガラス
板を用い、その上に耐熱性高分子膜2として、ポリイミ
ドをスピンコート法により厚さ0.1〜10μmとなる
ように塗布した。この耐熱性高分子膜2に対して図2
(a)のようにアイランド化を行い、その後、図2
(b)のように、無機絶縁膜3として膜厚100〜50
0nmの酸化シリコン膜を、モノシラン(SiH4 )ガ
スと酸素ガスとを用いて常圧CVD法にて形成した。
Example An example of the above-described thin film transistor according to the present embodiment will be described below with reference to FIGS. First, the transparent insulating substrate 1
A 1.1 mm thick, 5 inch diagonal square glass plate was used, and polyimide was applied thereon as a heat resistant polymer film 2 to a thickness of 0.1 to 10 μm by spin coating. This heat-resistant polymer film 2 is shown in FIG.
The island is formed as shown in FIG.
As shown in (b), the inorganic insulating film 3 has a thickness of 100 to 50.
A 0-nm-thick silicon oxide film was formed by a normal pressure CVD method using monosilane (SiH 4 ) gas and oxygen gas.

【0066】上記の酸化シリコンからなる無機絶縁膜3
の上に、図2(c)のようにシリコンからなる非晶質半
導体薄膜4をモノシランガスと水素ガスとを用いて、プ
ラズマCVD法にて基板温度が200〜300℃となる
状態で形成した。
The above-mentioned inorganic insulating film 3 made of silicon oxide
2C, an amorphous semiconductor thin film 4 made of silicon was formed using a monosilane gas and a hydrogen gas at a substrate temperature of 200 to 300 ° C. by a plasma CVD method.

【0067】この非晶質半導体薄膜4に対して、図2
(d)のようにパルスレーザ5を照射した。上記パルス
レーザ5としては、XeCl(波長308nm)のエキ
シマレーザを用い、パルス半値幅40ns、エネルギー
密度200〜350mJ/cm2 のパルスを5〜20パ
ルス照射した。このレーザアニール方法にて上記のシリ
コンからなる非晶質半導体薄膜4を溶融させ、その後凝
固させることによって、多結晶シリコンからなる結晶性
半導体薄膜6を得た。さらに、この結晶性半導体薄膜6
を、図2(e)のように、ポリイミドからなる耐熱性高
分子膜2より小さいサイズにアイランド化した。
This amorphous semiconductor thin film 4 is compared with FIG.
The pulse laser 5 was irradiated as shown in (d). As the pulse laser 5, an XeCl (wavelength 308 nm) excimer laser was used, and 5 to 20 pulses of a pulse having a pulse half width of 40 ns and an energy density of 200 to 350 mJ / cm 2 were irradiated. The amorphous semiconductor thin film 4 made of silicon was melted by the laser annealing method and then solidified to obtain a crystalline semiconductor thin film 6 made of polycrystalline silicon. Further, the crystalline semiconductor thin film 6
Was formed into islands smaller than the heat-resistant polymer film 2 made of polyimide as shown in FIG.

【0068】上記のシリコンからなる結晶性半導体薄膜
6の上に、図3(a)のように膜厚50〜150nmの
酸化シリコンからなるゲート絶縁膜7を形成した。上記
の酸化シリコンからなるゲート絶縁膜7は、モノシラン
ガスと酸素ガスとを用いて常圧CVD法にて形成した
が、段差の被覆性が良好なTEOSガスを用いて常圧C
VD法またはプラズマCVD法により形成してもよい。
As shown in FIG. 3A, a gate insulating film 7 made of silicon oxide having a thickness of 50 to 150 nm was formed on the crystalline semiconductor thin film 6 made of silicon. The above-described gate insulating film 7 made of silicon oxide was formed by a normal pressure CVD method using a monosilane gas and an oxygen gas, but was formed using a TEOS gas having a good step coverage.
It may be formed by a VD method or a plasma CVD method.

【0069】上記ゲート絶縁膜7の上に、図3(b)の
ように膜厚200〜500nmのアルミニウムからなる
ゲート電極8をスパッタ法により形成した。このゲート
電極8を陽極酸化することにより、図3(c)のように
膜厚0.05〜1μmの酸化アルミニウムからなるゲー
ト陽極酸化膜9を形成した。このゲート電極8とゲート
陽極酸化膜9とをマスクして、自己整合によりゲート絶
縁膜7をエッチングし、図3(d)のように、シリコン
からなる結晶性半導体薄膜6においてソース部およびド
レイン部となる部分を露出させた。
As shown in FIG. 3B, a gate electrode 8 made of aluminum having a thickness of 200 to 500 nm was formed on the gate insulating film 7 by a sputtering method. By anodizing the gate electrode 8, a gate anodic oxide film 9 made of aluminum oxide having a thickness of 0.05 to 1 μm was formed as shown in FIG. The gate insulating film 7 is etched by self-alignment using the gate electrode 8 and the gate anodic oxide film 9 as a mask, and as shown in FIG. 3D, the source portion and the drain portion are formed in the crystalline semiconductor thin film 6 made of silicon. Was exposed.

【0070】上記の結晶性半導体薄膜6におけるソース
部およびドレイン部となる部分に対して図4(a)のよ
うに、プラズマを利用したイオン注入装置で、N型の場
合はリンイオンを、P型の場合はボロンイオンを注入
し、シリコンからなる結晶性半導体薄膜6のソース部6
sとドレイン部6dを形成した。
As shown in FIG. 4A, a portion of the crystalline semiconductor thin film 6 serving as a source portion and a drain portion is ion-implanted using plasma, and phosphorus ions for N-type and P-type ions for N-type. In this case, boron ions are implanted, and the source portion 6 of the crystalline semiconductor thin film 6 made of silicon is implanted.
s and the drain portion 6d were formed.

【0071】上記の結晶性半導体薄膜6のソース部6s
およびドレイン部6dに対して、図4(b)のように窒
素雰囲気下において300〜500℃で熱アニール処理
することで、上記結晶性半導体薄膜6のソース部6sお
よびドレイン部6dの脱水素処理を行った。
The source 6 s of the crystalline semiconductor thin film 6 described above
4B, the source portion 6s and the drain portion 6d of the crystalline semiconductor thin film 6 are subjected to dehydrogenation treatment by performing thermal annealing at 300 to 500 ° C. in a nitrogen atmosphere as shown in FIG. Was done.

【0072】脱水素処理を行った上記結晶性半導体薄膜
6に対して、図4(c)のように、パルスレーザ5を照
射してアニール処理し、シリコンからなる結晶性半導体
薄膜6のソース部6sおよびドレイン部6dに注入した
不純物イオン10を電気的に活性化した。このとき、上
記パルスレーザ5としては、前記XeCl(波長308
nm)のエキシマレーザを用い、パルス半値幅40n
s、エネルギー密度100〜300mJ/cm2 のパル
スで5〜100パルス照射した。
The dehydrogenated crystalline semiconductor thin film 6 is annealed by irradiating a pulse laser 5 as shown in FIG. 4C, and the source portion of the crystalline semiconductor thin film 6 made of silicon is formed. The impurity ions 10 implanted into 6s and the drain portion 6d were electrically activated. At this time, the XeCl (wavelength 308) is used as the pulse laser 5.
nm) excimer laser and pulse half width 40n
Irradiation was performed at 5 to 100 pulses with a pulse having an energy density of 100 to 300 mJ / cm 2 .

【0073】上記の結晶性半導体薄膜6およびゲート部
の上に、図5(a)のように常圧CVD法にて膜厚30
0〜500nmとなるように酸化シリコンからなる無機
絶縁膜11を形成した。
On the crystalline semiconductor thin film 6 and the gate portion, as shown in FIG.
An inorganic insulating film 11 made of silicon oxide was formed to have a thickness of 0 to 500 nm.

【0074】この無機絶縁膜11に対して、図5(b)
のように、結晶性半導体薄膜6のソース部6sおよびド
レイン部6dの一部が露出するようにコンタクトホール
12を形成した。次に、上記コンタクトホール12を介
してシリコンからなる結晶性半導体薄膜6のソース部6
sおよびドレイン部6dに接触するように、スパッタ法
によりアルミニウム膜を形成し、これをエッチングでパ
ターニングして、図5(c)のようなアルミニウムから
なるソース配線およびドレイン配線である引き出し電極
13sおよび13dを形成することによって、本発明の
薄膜トランジスタを得た。
As shown in FIG.
As described above, the contact hole 12 was formed so that the source part 6s and the drain part 6d of the crystalline semiconductor thin film 6 were partially exposed. Next, the source portion 6 of the crystalline semiconductor thin film 6 made of silicon is formed through the contact hole 12.
An aluminum film is formed by a sputtering method so as to be in contact with the drain electrode 6s and the drain portion 6d. The aluminum film is patterned by etching, and as shown in FIG. By forming 13d, a thin film transistor of the present invention was obtained.

【0075】以上のように、本実施の形態における薄膜
トランジスタでは、断熱効果を有する構造として従来の
無機絶縁膜を形成する方法で製造されたものと比較した
場合、絶縁性基板の上に設けた耐熱性樹脂の断熱効果に
よって、シリコンからなる結晶性半導体薄膜におけるシ
リコン結晶の粒径をより大きくすることができるものと
なった。
As described above, in the thin film transistor according to the present embodiment, when compared with a thin film transistor having a heat insulating structure manufactured by a conventional method of forming an inorganic insulating film, a heat resistant structure provided on an insulating substrate is used. Due to the heat insulating effect of the conductive resin, the grain size of the silicon crystal in the crystalline semiconductor thin film made of silicon can be further increased.

【0076】また、本発明の薄膜トランジスタの製造方
法では、断熱効果を有する構造として従来の空洞部を形
成する方法で製造されたものと比較した場合、得られる
断熱効果はほぼ同じであるが、断熱効果を示す耐熱性高
分子膜は絶縁性基板上に塗布することで簡単に形成でき
るので、製造工程を簡便化してコストの削減を図ること
ができた。
In the method of manufacturing a thin film transistor according to the present invention, the obtained heat insulating effect is almost the same as that obtained by a conventional method of forming a cavity as a structure having a heat insulating effect. Since the heat-resistant polymer film exhibiting the effect can be easily formed by coating on the insulating substrate, the manufacturing process can be simplified and the cost can be reduced.

【0077】さらに、上記の方法では、従来の方法と比
較して、上記のシリコンからなる結晶性半導体薄膜に注
入された不純物が、該半導体薄膜の結晶性を損なうこと
を抑制するとともに真性領域に拡散することを抑制し、
効果的な不純物の活性化を行うことができるものとなっ
た。
Further, in the above method, as compared with the conventional method, the impurity implanted into the crystalline semiconductor thin film made of silicon suppresses the impairment of the crystallinity of the semiconductor thin film, and the impurity is added to the intrinsic region. Suppresses the spread,
It is possible to effectively activate impurities.

【0078】〔実施の形態2〕本発明の実施の他の形態
について、図7に基づいて説明すれば以下の通りであ
る。なお、説明の便宜上、上述してきた実施の形態にて
示した部材と同一の機能を有する部材には、同一の符号
を付記しその説明を省略する。また、これによって本発
明が限定されるものではない。
[Embodiment 2] Another embodiment of the present invention will be described below with reference to FIG. For convenience of explanation, members having the same functions as the members described in the above-described embodiment are denoted by the same reference numerals, and description thereof will be omitted. In addition, the present invention is not limited by this.

【0079】本実施の形態に係る上記薄膜トランジスタ
は、図7に示すように、透明な絶縁性基板1の上に遮光
能を有する耐熱性高分子膜2’が形成され、その上に無
機絶縁膜3が形成され、さらにその上に結晶性半導体薄
膜6が形成されている。この結晶性半導体薄膜6は、ソ
ース部6s、ドレイン部6d、および真性領域6cの3
つの領域を有する。
In the thin film transistor according to the present embodiment, as shown in FIG. 7, a heat-resistant polymer film 2 'having a light-shielding ability is formed on a transparent insulating substrate 1, and an inorganic insulating film is formed thereon. 3 and a crystalline semiconductor thin film 6 is further formed thereon. The crystalline semiconductor thin film 6 has a source portion 6s, a drain portion 6d, and an intrinsic region 6c.
It has two areas.

【0080】上記の結晶性半導体薄膜6における真性領
域6cの上にゲート絶縁膜7が形成され、その上にゲー
ト電極8が、さらにその上にゲート陽極酸化膜9が形成
され、これによって薄膜トランジスタのゲート部が構成
されている。
A gate insulating film 7 is formed on the intrinsic region 6c of the crystalline semiconductor thin film 6, a gate electrode 8 is formed thereon, and a gate anodic oxide film 9 is further formed thereon. A gate section is configured.

【0081】さらに、このゲート部を含めた半導体薄膜
6の上に無機絶縁膜11が形成され、上記無機絶縁膜1
1の一部に、上記結晶性半導体薄膜6のソース部6sお
よびドレイン部6dの一部が露出するようにコンタクト
ホール12が形成され、このコンタクトホール12を介
して、上記結晶性半導体薄膜6のソース部6sおよびド
レイン部6dに接触するように、ソース配線およびドレ
イン配線である引き出し電極13sおよび13dが形成
されている。
Further, an inorganic insulating film 11 is formed on the semiconductor thin film 6 including the gate portion.
A contact hole 12 is formed in a part of the crystalline semiconductor thin film 6 so that a part of the source part 6s and part of the drain part 6d of the crystalline semiconductor thin film 6 are exposed. Leading electrodes 13s and 13d, which are source wiring and drain wiring, are formed so as to be in contact with source part 6s and drain part 6d.

【0082】以上のように、本実施の形態に係る薄膜ト
ランジスタの構造は、前述の図1に示した薄膜トランジ
スタにおいて、耐熱性高分子膜2の代わりに遮光機能を
有する耐熱性高分子膜2’が設けられている点が異なる
だけで、同じ構造を有している。
As described above, the structure of the thin film transistor according to this embodiment is different from the thin film transistor shown in FIG. 1 in that the heat resistant polymer film 2 ′ having a light-shielding function is used instead of the heat resistant polymer film 2. They have the same structure except that they are provided.

【0083】上記薄膜トランジスタの具体的な製造方法
については、耐熱性高分子膜2’を形成する図6のP1
にて、該耐熱性高分子膜2’として、樹脂ブラックマト
リクス(BM)に用いられるような遮光能を有する黒色
の樹脂である、カラーモザイクCK膜(富士ハント社
製)などを用いる以外は、同じ方法を用いることができ
る。
The specific method of manufacturing the above-mentioned thin film transistor is described in P1 of FIG. 6 for forming the heat-resistant polymer film 2 ′.
As the heat-resistant polymer film 2 ', a color mosaic CK film (manufactured by Fuji Hunt), which is a black resin having a light-shielding ability as used in a resin black matrix (BM), is used. The same method can be used.

【0084】以上のような構成を有する薄膜トランジス
タは、耐熱性高分子膜2’として黒色の高分子膜である
カラーモザイクCK膜を用いているため、耐熱性高分子
膜2’が遮光膜として機能し、構造上遮光膜を形成しな
くても、図7に示すように、上記薄膜トランジスタに対
して照射される光を遮光することができた。そのため、
結晶性半導体薄膜6を保護してリーク電流の発生を抑制
することができ、優れた特性を有するものとなった。ま
た、シリコンからなる結晶性半導体薄膜におけるシリコ
ン結晶の粒径がより大きく、その製造工程も簡便でコス
トを低く抑えることができるものとなった。
Since the thin film transistor having the above-described structure uses a color mosaic CK film which is a black polymer film as the heat-resistant polymer film 2 ', the heat-resistant polymer film 2' functions as a light-shielding film. However, the light applied to the thin film transistor could be blocked, as shown in FIG. 7, without forming a light shielding film. for that reason,
It was possible to protect the crystalline semiconductor thin film 6 and to suppress the occurrence of a leak current, and to obtain excellent characteristics. In addition, the grain size of the silicon crystal in the crystalline semiconductor thin film made of silicon is larger, so that the manufacturing process is simple and the cost can be reduced.

【0085】[0085]

【発明の効果】本発明の請求項1に薄膜トランジスタの
製造方法は、以上のように、絶縁性基板上に耐熱性高分
子膜を形成し、この耐熱性高分子膜の上に絶縁膜を形成
し、この絶縁膜の上に半導体薄膜を形成し、この半導体
薄膜にレーザを照射して該半導体薄膜を溶融し結晶化さ
せる構成である。
According to the first aspect of the present invention, a method for manufacturing a thin film transistor comprises forming a heat-resistant polymer film on an insulating substrate and forming an insulating film on the heat-resistant polymer film as described above. Then, a semiconductor thin film is formed on the insulating film, and the semiconductor thin film is irradiated with a laser to melt and crystallize the semiconductor thin film.

【0086】また、本発明の請求項5に記載の薄膜トラ
ンジスタは、絶縁性基板の上に設けられる半導体薄膜の
下層に、絶縁膜を介して耐熱性高分子膜が形成されてい
る構成である。
The thin film transistor according to the fifth aspect of the present invention has a structure in which a heat-resistant polymer film is formed below a semiconductor thin film provided on an insulating substrate with an insulating film interposed therebetween.

【0087】上記耐熱性高分子膜の熱伝導率は、絶縁性
基板としてよく用いられる石英ガラスの熱伝導率と比べ
ても非常に低いため、上記構成では、上記耐熱性高分子
膜の断熱効果により、半導体薄膜に対してレーザを照射
して溶融し結晶化させたときに溶融した半導体薄膜の熱
エネルギーがほとんど絶縁膜に蓄積される。これによ
り、上記半導体薄膜の凝固速度が従来よりも低下し、該
半導体薄膜においてより大きな粒径の半導体結晶を有す
る薄膜トランジスタを得ることができる。
The heat conductivity of the heat-resistant polymer film is very low compared to the heat conductivity of quartz glass, which is often used as an insulating substrate. Thereby, when the semiconductor thin film is irradiated with a laser to be melted and crystallized, almost the thermal energy of the melted semiconductor thin film is accumulated in the insulating film. Accordingly, the solidification rate of the semiconductor thin film is lower than that of the conventional semiconductor thin film, and a thin film transistor having a semiconductor crystal with a larger particle diameter in the semiconductor thin film can be obtained.

【0088】また、このときの耐熱性高分子膜による断
熱効果は、従来の空洞部を形成する方法と比較した場合
ほぼ同じ断熱効果が得られるが、上記耐熱性高分子膜は
絶縁性基板上に塗布することで簡単に形成できるので、
空洞部などを形成する場合のように製造工程が繁雑化す
ることがなく、製造工程を簡便化してコストの削減を図
ることができるという効果を奏する。
The heat insulating effect of the heat-resistant polymer film at this time is almost the same as that of the conventional method of forming a hollow portion, but the heat-resistant polymer film is formed on the insulating substrate. Can be easily formed by applying
The production process is not complicated as in the case of forming a cavity or the like, and the production process can be simplified and the cost can be reduced.

【0089】本発明の請求項2記載の薄膜トランジスタ
の製造方法は、上記の構成に加えて、溶融し結晶化させ
た半導体薄膜に注入した不純物の活性化を、レーザ照射
にて行うものである。
In the method of manufacturing a thin film transistor according to the second aspect of the present invention, in addition to the above structure, the activation of the impurity injected into the melted and crystallized semiconductor thin film is performed by laser irradiation.

【0090】上記構成では、上記耐熱性高分子膜の断熱
効果により、レーザが照射された半導体薄膜に蓄積され
た熱エネルギーの流出を抑制することができるため、レ
ーザの強度を低めに設定することで、不純物の活性化の
ためのアニール処理を低温で長時間行うことが可能とな
る。これによって、半導体薄膜の結晶性を維持するとと
もに、上記不純物が半導体薄膜の真性領域へ拡散するこ
とを抑制する、効果的な不純物の活性化を行うことがで
きるという効果を奏する。
In the above structure, the heat insulating property of the heat-resistant polymer film makes it possible to suppress the outflow of thermal energy accumulated in the semiconductor thin film irradiated with the laser. Thus, the annealing process for activating the impurities can be performed at a low temperature for a long time. This has the effect of maintaining the crystallinity of the semiconductor thin film and suppressing the diffusion of the impurity into the intrinsic region of the semiconductor thin film, thereby enabling effective activation of the impurity.

【0091】本発明の請求項3記載の薄膜トランジスタ
の製造方法は、上記請求項1または2の構成に加えて、
上記耐熱性高分子膜にポリイミドを用いる構成である。
According to a third aspect of the present invention, there is provided a method of manufacturing a thin film transistor according to the first aspect.
In this configuration, polyimide is used for the heat-resistant polymer film.

【0092】上記ポリイミドは、熱伝導率が低い耐熱性
高分子の中でも、特に高い耐熱性を有しており優れた断
熱材として機能するため、上記ポリイミドを耐熱性高分
子膜として用いることで、パルスレーザの照射にて上記
半導体薄膜に蓄積された熱エネルギーを上記絶縁性基板
へ流出することを抑制し、より効果的にアニール処理す
ることができるという効果を奏する。
Among the heat-resistant polymers having low thermal conductivity, the polyimide has particularly high heat resistance and functions as an excellent heat insulating material. Therefore, by using the polyimide as a heat-resistant polymer film, It is possible to prevent the thermal energy accumulated in the semiconductor thin film from flowing out to the insulating substrate by the irradiation of the pulse laser, so that the annealing can be more effectively performed.

【0093】本発明の請求項4記載の薄膜トランジスタ
の製造方法は、上記請求項1または2の構成に加えて、
上記耐熱性高分子膜に遮光能を有する材質を用いる構成
である。
According to a fourth aspect of the present invention, there is provided a method of manufacturing a thin film transistor according to the first aspect.
The heat-resistant polymer film is made of a material having a light-shielding ability.

【0094】上記構成では、該耐熱性高分子膜は断熱材
のみならず遮光膜としての役割も果たすことができる。
したがって、上記薄膜トランジスタに対してリーク電流
が発生することを抑制するために遮光膜を設ける工程を
省くことができるため、上記薄膜トランジスタの製造工
程をより簡便化、低コスト化することができるという効
果を奏する。
In the above configuration, the heat-resistant polymer film can serve not only as a heat insulating material but also as a light-shielding film.
Therefore, a step of providing a light-shielding film to suppress the occurrence of a leakage current in the thin film transistor can be omitted, and thus the manufacturing process of the thin film transistor can be simplified and the cost can be reduced. Play.

【図面の簡単な説明】[Brief description of the drawings]

【図1】本発明の実施の一形態の薄膜トランジスタの構
造を示す断面図である。
FIG. 1 is a cross-sectional view illustrating a structure of a thin film transistor according to one embodiment of the present invention.

【図2】(a)〜(e)は、上記薄膜トランジスタの製
造工程のうち、耐熱性高分子膜および結晶性半導体薄膜
を形成する工程を示す断面図である。
FIGS. 2A to 2E are cross-sectional views illustrating a process of forming a heat-resistant polymer film and a crystalline semiconductor thin film in the process of manufacturing the thin film transistor.

【図3】(a)〜(d)は、上記薄膜トランジスタの製
造工程のうち、結晶性半導体薄膜の上にゲート部を形成
する工程を示す断面図である。
FIGS. 3A to 3D are cross-sectional views illustrating a process of forming a gate portion on a crystalline semiconductor thin film in the process of manufacturing the thin film transistor.

【図4】(a)〜(c)は、上記薄膜トランジスタの製
造工程のうち、結晶性半導体薄膜に対して不純物を注入
し、活性化する工程を示す断面図である。
FIGS. 4A to 4C are cross-sectional views illustrating a process of injecting an impurity into a crystalline semiconductor thin film and activating the same in a process of manufacturing the thin film transistor.

【図5】(a)〜(c)は、上記薄膜トランジスタの製
造工程のうち、不純物イオンが注入されて活性化された
結晶性半導体薄膜に引き出し電極を形成する工程を示す
断面図である。
FIGS. 5A to 5C are cross-sectional views illustrating a process of forming an extraction electrode in a crystalline semiconductor thin film activated by implanting impurity ions in the manufacturing process of the thin film transistor.

【図6】上記薄膜トランジスタの製造工程全体の流れを
示す工程図である。
FIG. 6 is a process chart showing a flow of an entire manufacturing process of the thin film transistor.

【図7】本発明の実施の他の形態の薄膜トランジスタの
構造を示す断面図である。
FIG. 7 is a cross-sectional view illustrating a structure of a thin film transistor according to another embodiment of the present invention.

【符号の説明】 1 絶縁性基板 2 遮光能を有しない耐熱性高分子膜 2’ 遮光能を有する耐熱性高分子膜 3 無機絶縁膜 4 非晶質半導体薄膜 5 パルスレーザ 6 結晶性半導体薄膜 6c 結晶性半導体薄膜の真性領域 6d 結晶性半導体薄膜のドレイン部 6s 結晶性半導体薄膜のソース部 7 ゲート絶縁膜 8 ゲート電極 9 ゲート陽極酸化膜 10 不純物イオン 11 無機絶縁膜 12 コンタクトホール 13d ドレイン配線としての引き出し電極 13s ソース配線としての引き出し電極[Description of Signs] 1 Insulating substrate 2 Heat-resistant polymer film having no light-shielding ability 2 'Heat-resistant polymer film having light-shielding ability 3 Inorganic insulating film 4 Amorphous semiconductor thin film 5 Pulse laser 6 Crystalline semiconductor thin film 6c Intrinsic region of crystalline semiconductor thin film 6d Drain portion of crystalline semiconductor thin film 6s Source portion of crystalline semiconductor thin film 7 Gate insulating film 8 Gate electrode 9 Gate anodic oxide film 10 Impurity ions 11 Inorganic insulating film 12 Contact hole 13d Drain wiring Lead electrode 13s Lead electrode as source wiring

Claims (5)

【特許請求の範囲】[Claims] 【請求項1】絶縁性基板上に耐熱性高分子膜を形成し、
この耐熱性高分子膜の上に絶縁膜を形成し、この絶縁膜
の上に半導体薄膜を形成し、この半導体薄膜にレーザを
照射して該半導体薄膜を溶融し結晶化させることを特徴
とする薄膜トランジスタの製造方法。
1. A heat-resistant polymer film is formed on an insulating substrate,
An insulating film is formed on the heat-resistant polymer film, a semiconductor thin film is formed on the insulating film, and the semiconductor thin film is irradiated with a laser to melt and crystallize the semiconductor thin film. A method for manufacturing a thin film transistor.
【請求項2】上記の溶融し結晶化させた半導体薄膜に注
入した不純物の活性化を、レーザ照射にて行うことを特
徴とする請求項1記載の薄膜トランジスタの製造方法。
2. The method of manufacturing a thin film transistor according to claim 1, wherein the activation of the impurities injected into the melted and crystallized semiconductor thin film is performed by laser irradiation.
【請求項3】上記耐熱性高分子膜にポリイミドを用いる
ことを特徴とする請求項1または2記載の薄膜トランジ
スタの製造方法。
3. The method according to claim 1, wherein polyimide is used for the heat-resistant polymer film.
【請求項4】上記耐熱性高分子膜に遮光能を有する材質
を用いることを特徴とする請求項1または2記載の薄膜
トランジスタの製造方法。
4. The method according to claim 1, wherein the heat-resistant polymer film is made of a material having a light-shielding ability.
【請求項5】絶縁性基板上に設けられる半導体薄膜の下
層に、絶縁膜を介して耐熱高分子膜が形成されているこ
とを特徴とする薄膜トランジスタ。
5. A thin film transistor wherein a heat-resistant polymer film is formed under a semiconductor thin film provided on an insulating substrate with an insulating film interposed therebetween.
JP30803796A 1996-11-19 1996-11-19 Thin film transistor and its manufacture Pending JPH10150200A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP30803796A JPH10150200A (en) 1996-11-19 1996-11-19 Thin film transistor and its manufacture

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP30803796A JPH10150200A (en) 1996-11-19 1996-11-19 Thin film transistor and its manufacture

Publications (1)

Publication Number Publication Date
JPH10150200A true JPH10150200A (en) 1998-06-02

Family

ID=17976135

Family Applications (1)

Application Number Title Priority Date Filing Date
JP30803796A Pending JPH10150200A (en) 1996-11-19 1996-11-19 Thin film transistor and its manufacture

Country Status (1)

Country Link
JP (1) JPH10150200A (en)

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001326358A (en) * 2000-05-16 2001-11-22 Semiconductor Energy Lab Co Ltd Semiconductor device and its manufacturing method
JP2001345267A (en) * 2000-03-27 2001-12-14 Semiconductor Energy Lab Co Ltd Manufacturing method of semiconductor device
WO2002099892A1 (en) * 2001-06-04 2002-12-12 Sony Corporation Functional device and production method therefor
KR20030069779A (en) * 2002-02-19 2003-08-27 한민구 Thin film transistor and method for manufacturing thereof
KR100719555B1 (en) 2005-07-20 2007-05-17 삼성에스디아이 주식회사 TFT and OLED comprising the same TFT and method of crystallizing semiconductor applied to the same TFT
JP2009267425A (en) * 2009-06-08 2009-11-12 Lg Display Co Ltd Method of manufacturing semiconductor device
JP2011171748A (en) * 1999-10-26 2011-09-01 Semiconductor Energy Lab Co Ltd Method of fabricating semiconductor device
WO2018158840A1 (en) * 2017-02-28 2018-09-07 シャープ株式会社 Method for manufacturing active matrix substrate and method for manufacturing organic el display device
WO2019142261A1 (en) * 2018-01-17 2019-07-25 シャープ株式会社 Display device and method for manufacturing same

Cited By (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011171748A (en) * 1999-10-26 2011-09-01 Semiconductor Energy Lab Co Ltd Method of fabricating semiconductor device
JP2001345267A (en) * 2000-03-27 2001-12-14 Semiconductor Energy Lab Co Ltd Manufacturing method of semiconductor device
JP4683691B2 (en) * 2000-05-16 2011-05-18 株式会社半導体エネルギー研究所 Method for manufacturing semiconductor device
JP2001326358A (en) * 2000-05-16 2001-11-22 Semiconductor Energy Lab Co Ltd Semiconductor device and its manufacturing method
WO2002099892A1 (en) * 2001-06-04 2002-12-12 Sony Corporation Functional device and production method therefor
JP2002368224A (en) * 2001-06-04 2002-12-20 Sony Corp Functional device and manufacturing method therefor
US6953754B2 (en) 2001-06-04 2005-10-11 Sony Corporation Functional device and method of manufacturing the same
CN100380681C (en) * 2001-06-04 2008-04-09 索尼公司 Functional device and production method therefor
KR100896666B1 (en) * 2001-06-04 2009-05-14 소니 가부시끼 가이샤 Functional device and production method therefor
KR20030069779A (en) * 2002-02-19 2003-08-27 한민구 Thin film transistor and method for manufacturing thereof
KR100719555B1 (en) 2005-07-20 2007-05-17 삼성에스디아이 주식회사 TFT and OLED comprising the same TFT and method of crystallizing semiconductor applied to the same TFT
JP2009267425A (en) * 2009-06-08 2009-11-12 Lg Display Co Ltd Method of manufacturing semiconductor device
WO2018158840A1 (en) * 2017-02-28 2018-09-07 シャープ株式会社 Method for manufacturing active matrix substrate and method for manufacturing organic el display device
WO2019142261A1 (en) * 2018-01-17 2019-07-25 シャープ株式会社 Display device and method for manufacturing same

Similar Documents

Publication Publication Date Title
US6376290B1 (en) Method of forming a semiconductor thin film on a plastic substrate
KR100634724B1 (en) Method for manufacturing semiconductor device
JP4637410B2 (en) Semiconductor substrate manufacturing method and semiconductor device
JPH1140499A (en) Semiconductor device and its manufacture
JP2700277B2 (en) Method for manufacturing thin film transistor
JPH1050607A (en) Manufacture of semiconductor device
JPH10150200A (en) Thin film transistor and its manufacture
JPH05206468A (en) Thin film transistor and its manufacture
KR100915073B1 (en) Method for crystallizing semiconductor film and semiconductor film crystallized by the method
US7015122B2 (en) Method of forming polysilicon thin film transistor
JPH09293870A (en) Semiconductor device and manufacture thereof
JP3377160B2 (en) Semiconductor device and manufacturing method thereof
JP3864476B2 (en) Thin film semiconductor device
US6861668B2 (en) Thin film transistor (TFT) and method for fabricating the TFT
JPH09260676A (en) Manufacture of thin-film transistor
KR100250182B1 (en) Method of forming semiconductor crystal and semiconductor device
KR100270315B1 (en) Method of re-crystallization of amorphous silicon layer using selective laser annealing
JPH10150202A (en) Thin film transistor and its manufacture
JPH04340724A (en) Manufacture of thin film transistor
JP3765936B2 (en) Method for manufacturing semiconductor device
JPH10178178A (en) Manufacture of semiconductor device
KR100504347B1 (en) Surface Planarization Method of Sequential Lateral Solidification Crystallized Poly-Silicon Thin Film
JPH08139331A (en) Method of manufacturing thin film transistor
JPH07288227A (en) Polycrystalline semiconductor film, semiconductor device and solar battery using film thereof and manufacture thereof
KR100758156B1 (en) Manufacturing method of a poly silicon thin film transistor and array substrate for LCD Manufactured thereby