JP3377160B2 - Semiconductor device and manufacturing method thereof - Google Patents

Semiconductor device and manufacturing method thereof

Info

Publication number
JP3377160B2
JP3377160B2 JP33258496A JP33258496A JP3377160B2 JP 3377160 B2 JP3377160 B2 JP 3377160B2 JP 33258496 A JP33258496 A JP 33258496A JP 33258496 A JP33258496 A JP 33258496A JP 3377160 B2 JP3377160 B2 JP 3377160B2
Authority
JP
Japan
Prior art keywords
film
silicon film
semiconductor device
substrate
manufacturing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP33258496A
Other languages
Japanese (ja)
Other versions
JPH10173196A (en
Inventor
直樹 牧田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Corp filed Critical Sharp Corp
Priority to JP33258496A priority Critical patent/JP3377160B2/en
Publication of JPH10173196A publication Critical patent/JPH10173196A/en
Application granted granted Critical
Publication of JP3377160B2 publication Critical patent/JP3377160B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【発明の属する技術分野】本発明は、結晶性ケイ素膜を
活性領域とする薄膜トランジスタ(以下、TFTとい
う)等の薄膜半導体素子よりなる半導体装置およびその
製造方法に関する。特に、液晶表示装置用のアクティブ
マトリクス基板や薄膜集積回路一般、イメージセンサー
や三次元ICなどに利用できる。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a semiconductor device including a thin film semiconductor element such as a thin film transistor (hereinafter referred to as TFT) having a crystalline silicon film as an active region and a method for manufacturing the same. In particular, it can be used for active matrix substrates for liquid crystal display devices, general thin film integrated circuits, image sensors and three-dimensional ICs.

【0002】[0002]

【従来の技術】近年、大型で高解像度の液晶表示装置
や、低コスト化のためドライバー回路を同一基板上に形
成したモノリシック型の液晶表示装置、薄膜集積回路、
高速で高解像度の密着型イメージセンサー、ドライバー
内蔵型サーマルヘッド、三次元ICなどへの実現に向け
て、ガラス等の絶縁基板上や、絶縁膜上に高性能な半導
体素子を形成する試みがなされている。これらの装置に
用いられる半導体素子には、薄膜状のケイ素半導体を用
いるのが一般的である。薄膜状のケイ素半導体として
は、非晶質ケイ素半導体(a−Si)からなるものと結
晶性を有するケイ素半導体からなるものの2つに大別さ
れる。
2. Description of the Related Art In recent years, large-sized, high-resolution liquid crystal display devices, monolithic liquid crystal display devices in which driver circuits are formed on the same substrate for cost reduction, thin film integrated circuits,
Attempts have been made to form high-performance semiconductor elements on insulating substrates such as glass or on insulating films in order to realize high-speed, high-resolution contact image sensors, thermal heads with built-in drivers, and three-dimensional ICs. ing. A thin film silicon semiconductor is generally used for a semiconductor element used in these devices. The thin film silicon semiconductor is roughly classified into two types, that is, an amorphous silicon semiconductor (a-Si) and a crystalline silicon semiconductor.

【0003】非晶質ケイ素半導体は作製温度が低く、気
相法で比較的容易に作製することが可能で量産性に富む
ため、最も一般的に用いられているが、半導体膜の移動
度、導電性等の物性が結晶性を有するケイ素半導体に比
べて劣るため、今後より高速特性を得るためには、結晶
性を有するケイ素半導体からなる半導体装置の作製方法
の確立が強く求められていた。尚、結晶性を有するケイ
素半導体としては、多結晶ケイ素、微結晶ケイ素、結晶
成分を含む非晶質ケイ素等が知られている。
Amorphous silicon semiconductors are most commonly used because they have a low fabrication temperature, can be fabricated relatively easily by a vapor phase method, and have high mass productivity. Since the physical properties such as conductivity are inferior to those of a crystalline silicon semiconductor, establishment of a method for manufacturing a semiconductor device made of a crystalline silicon semiconductor has been strongly demanded in order to obtain higher speed characteristics in the future. Known crystalline silicon semiconductors include polycrystalline silicon, microcrystalline silicon, and amorphous silicon containing crystal components.

【0004】これら結晶性を有する薄膜状のケイ素半導
体を得る方法としては、 (1)成膜時に結晶性を有する膜を直接成膜する。
As a method for obtaining these thin film silicon semiconductors having crystallinity, (1) a film having crystallinity is directly formed at the time of film formation.

【0005】(2)非晶質の半導体膜を成膜しておき、
熱エネルギーを加えることにより結晶性を有せしめる。
(2) An amorphous semiconductor film is formed in advance,
It is made crystalline by applying heat energy.

【0006】(3)非晶質の半導体膜を成膜しておき、
エネルギービームを照射することにより結晶性を有せし
める。
(3) An amorphous semiconductor film is formed in advance,
It is made crystalline by irradiating it with an energy beam.

【0007】といった主に3つの方法が知られている。[0007] Three main methods are known.

【0008】しかしながら、上記(1)の方法では、成
膜工程と同時に結晶化が進行するので、大粒径の結晶性
ケイ素を得ることが難しく、それにはケイ素膜の厚膜化
が不可欠となる。だが、厚膜化したからといっても基本
的には膜厚と同程度の結晶粒径しか得られず、この方法
により良好な結晶性を有するケイ素膜を作製することは
原理的にまず不可能である。また、成膜温度が600℃
以上と高いので、安価なガラス基板が使用できないとい
うコストの問題もある。
However, in the above method (1), crystallization proceeds at the same time as the film forming step, so that it is difficult to obtain crystalline silicon having a large grain size, and it is necessary to increase the thickness of the silicon film. . However, even if the film is made thicker, basically only a crystal grain size equal to the film thickness can be obtained, and it is theoretically impossible to produce a silicon film having good crystallinity by this method. It is possible. The film forming temperature is 600 ° C.
Since it is high as described above, there is a cost problem that an inexpensive glass substrate cannot be used.

【0009】上記(2)の方法は、結晶化に際し600
℃以上の高温にて数十時間にわたる加熱処理が必要であ
るため、生産性に非常に乏しい。また、固相結晶化現象
を利用するため、結晶粒は基板面に平行に拡がり数μm
の粒径を持つものさえ現れるが、成長した結晶粒同士が
ぶつかり合って粒界が形成されるため、その粒界はキャ
リアに対するトラップ準位として働き、半導体膜の移動
度を低下させる大きな原因となっている。さらに、それ
ぞれの結晶粒は双晶構造を示し、一つの結晶粒内におい
ても所謂双晶欠陥と呼ばれる結晶欠陥が多量に存在して
いる。
The above method (2) is performed at the time of crystallization at 600
Since heat treatment at a high temperature of ℃ or more for several tens of hours is required, the productivity is very poor. In addition, since the solid-phase crystallization phenomenon is used, the crystal grains spread in parallel with the substrate surface by several μm.
However, since the grown crystal grains collide with each other to form a grain boundary, the grain boundary acts as a trap level for carriers, which is a major cause of lowering the mobility of the semiconductor film. Has become. Furthermore, each crystal grain exhibits a twin crystal structure, and a large amount of crystal defects called so-called twin crystal defects are present even within one crystal grain.

【0010】このため、現在は上記(3)の方法が主流
となっている。上記(3)の方法では溶融固化過程を利
用し結晶化するので個々の結晶粒内の結晶性は非常に良
好である。また、照射光の波長を選ぶことで、アニール
の対象であるケイ素膜のみを効率的に加熱し、下層のガ
ラス基板への熱的損傷を防ぐことができると共に、上記
(2)の方法のような長時間にわたる処理が必要でな
い。装置面でも高出力のエキシマレーザーアニール装置
などが開発され、大面積基板に対しても対応可能になり
つつある。上記(3)の方法を利用して半導体素子を作
製する方法が、特開平4−11722号公報で提案され
ている。この公報では、下地膜\ケイ素膜\保護膜を積
層形成し、ケイ素膜の上層部分は溶融するが下層部分は
溶融しないような強度のレーザー光を照射して、ケイ素
膜を結晶化している。
For this reason, the above method (3) is predominant at present. In the above method (3), crystallization is carried out by utilizing the melting and solidifying process, so that the crystallinity in each crystal grain is very good. Further, by selecting the wavelength of the irradiation light, it is possible to efficiently heat only the silicon film to be annealed and prevent thermal damage to the underlying glass substrate, and as in the method of (2) above. No long-term processing is required. In terms of equipment, high-output excimer laser annealing equipment has been developed, and it is becoming possible to support large-area substrates. A method of manufacturing a semiconductor device using the method (3) is proposed in Japanese Patent Laid-Open No. 4-11722. In this publication, a base film, a silicon film, and a protective film are laminated, and the silicon film is crystallized by irradiating with laser light having an intensity that melts the upper layer portion of the silicon film but does not melt the lower layer portion.

【0011】[0011]

【発明が解決しようとする課題】薄膜半導体装置に現在
要求されている特性レベルを考えると、ケイ素膜の結晶
化方法としては、上記(3)の方法が最良である。しか
しながら、ケイ素膜自体を瞬時たりとも溶融させるとい
うことは、不純物汚染に対しては大きなウイークポイン
トとなる。特にガラス基板を用いた場合には、ガラス基
板中に含まれるアルカリ金属類や、アルミ、ホウ素、ヒ
素などの不純物汚染が問題となる。このため、特開平4
−11722号公報でも述べられているように、ガラス
基板を用いた際には、特に下地膜としてまず酸化ケイ素
膜を形成し、その上にケイ素膜を形成してレーザー照射
により結晶化している。高純度な石英基板の場合には、
成分がSiO2であるので従来は下地膜を必要としな
い。
Considering the characteristic level currently required for the thin film semiconductor device, the above method (3) is the best method for crystallizing the silicon film. However, instantly melting the silicon film itself is a great weak point for impurity contamination. In particular, when a glass substrate is used, contamination of impurities such as alkali metals contained in the glass substrate and aluminum, boron, arsenic becomes a problem. For this reason,
As described in Japanese Patent No. 11722, particularly when a glass substrate is used, a silicon oxide film is first formed as a base film, a silicon film is formed thereon, and crystallized by laser irradiation. In the case of high-purity quartz substrate,
Since the component is SiO 2 , a base film is not required conventionally.

【0012】しかし、これらの方法で不純物汚染はある
程度防止できるものの、ケイ素膜がレーザー照射により
溶融した際に、ケイ素膜と接している下地SiO2膜の
上層部分あるいは石英基板表面部分が、同時に溶融して
しまう。この結果、特にケイ素膜下層領域においては、
下地SiO2、石英基板との成分が入り混じり、膜中に
多数の酸素原子が取り込まれる。
However, although these methods can prevent impurity contamination to some extent, when the silicon film is melted by laser irradiation, the upper layer part of the underlying SiO 2 film or the quartz substrate surface part which is in contact with the silicon film is also melted at the same time. Resulting in. As a result, especially in the lower region of the silicon film,
Components of the underlying SiO 2 and the quartz substrate are mixed and mixed, and many oxygen atoms are taken into the film.

【0013】このように多数の酸素原子が混入したケイ
素膜を活性領域に用い、半導体素子を作製すると、過飽
和の酸素原子が数個集合してクラスターとなり、これが
ドナーを形成する。イオン化したドナーは、キャリアの
散乱中心ともなるため、ケイ素膜そのものの移動度を低
下させ、素子特性を悪化させる。このように、ケイ素膜
中の酸素ドナーは半導体素子に悪影響を及ぼすため、で
きる限り低減するべきものである。単結晶シリコン基板
を用いたIC製造プロセスでは、酸化膜の形成工程や不
純物の拡散工程など1000℃以上の高温処理工程があ
るため、サーマルドナーは分解してしまう。しかし、特
にガラス基板上に半導体装置を形成する場合は、100
0℃程度の高温プロセスが無く、最後までサーマルドナ
ーが残ってしまう。
When a semiconductor device is manufactured by using a silicon film having a large number of oxygen atoms mixed therein as described above, a plurality of supersaturated oxygen atoms aggregate to form a cluster, which forms a donor. Since the ionized donor also serves as a scattering center of carriers, it reduces the mobility of the silicon film itself and deteriorates the device characteristics. As described above, the oxygen donor in the silicon film has an adverse effect on the semiconductor element, and therefore should be reduced as much as possible. In an IC manufacturing process using a single crystal silicon substrate, there are high temperature processing steps of 1000 ° C. or higher such as an oxide film forming step and an impurity diffusing step, so that the thermal donor is decomposed. However, especially when a semiconductor device is formed on a glass substrate, 100
There is no high temperature process of about 0 ° C, and the thermal donor remains until the end.

【0014】特開平4−11722号公報では、上述の
問題点に対して、ケイ素膜結晶化の際のレーザー照射
を、ケイ素膜の下層部分は溶融しないような強度(エネ
ルギー)にて行うことで、下層の下地SiO2膜よりの
酸素原子の混入を防いでいる。しかしながら、結晶化の
際の照射エネルギーに対してケイ素膜の結晶性も向上す
るため、要求される素子特性が低い場合には有効である
が、より高性能な半導体装置に対する要求に対してはフ
ォローできない。その点で根本的な解決策とはなってお
らず、当面の妥協策としての意味合いが強い。
[0014] In Japanese Patent Laid-Open No. 4-11722, in order to solve the above-mentioned problems, laser irradiation for crystallizing a silicon film is performed with such strength (energy) that the lower layer of the silicon film is not melted. In addition, oxygen atoms are prevented from being mixed into the lower underlying SiO 2 film. However, since the crystallinity of the silicon film also improves with respect to the irradiation energy during crystallization, it is effective when the required device characteristics are low, but it follows the demand for higher performance semiconductor devices. Can not. In that respect, it is not a fundamental solution, and it has strong implications as an immediate compromise.

【0015】実際に、本発明者らが、特開平4−117
22号公報により提示されている範囲の結晶化エネルギ
ーにて、TFTを作製して評価したところ、液晶表示装
置のドライバー回路などの薄膜集積回路を構成する半導
体素子としては、十分な性能のものが全く得られないこ
とがわかった。したがって、本発明者らは、より高性能
な半導体装置を得るため、前記公報で述べられている範
囲外のエネルギー、すなわち、より大きなエネルギーで
のレーザー照射を行い、TFTの特性向上を試みた。こ
のとき、前記公報で述べられているような酸素ドナーが
原因と思われる移動度の低下は見られず、ケイ素膜結晶
化時のレーザー照射エネルギーを大きくしていくにした
がい、逆に移動度が向上した。
In fact, the inventors of the present invention have disclosed in Japanese Unexamined Patent Publication No. 4-117.
When a TFT was manufactured and evaluated with the crystallization energy in the range presented by JP-A-22, it was found that a semiconductor element that constitutes a thin film integrated circuit such as a driver circuit of a liquid crystal display device has sufficient performance. I found that I couldn't get it at all. Therefore, in order to obtain a semiconductor device with higher performance, the present inventors tried laser irradiation with energy outside the range described in the above publication, that is, with larger energy, and tried to improve the characteristics of the TFT. At this time, there is no decrease in mobility that is considered to be caused by the oxygen donor as described in the above publication, and as the laser irradiation energy at the time of crystallization of the silicon film is increased, conversely, the mobility is Improved.

【0016】しかし、ここで新たな問題が生じた。照射
エネルギーを大きくし、半導体膜の移動度が向上するに
したがい、トランジスタ特性がマイナス側にシフトする
現象が現れた。この現象は、特開平4−11722号公
報で提示されているような低エネルギー照射で結晶化を
行った場合には、全く見られなかった現象であり、ケイ
素膜結晶化のためのエネルギーをある一定値以上にした
ときに初めて顕在化する。このときのケイ素膜を調べた
ところ、結晶化のための照射エネルギーを大きくするに
したがい、その結晶性は向上するのであるが、ケイ素膜
自身がN型化していることがわかった。TFTの活性領
域がN型化すると、閾値電圧VTHがマイナス方向にず
れ、オフ動作領域でのリーク電流が増大する。しかし、
トレードオフの関係で活性領域の結晶性が向上するので
オン特性は向上し、電流駆動能力は増すといった上記の
矛盾した現象が見られた訳である。このため、より結晶
性を向上させるために、さらなる照射エネルギービーム
の出力アップを行うことはできず、ケイ素膜のN型化防
止のため、比較的低エネルギーでビーム照射を行わざる
を得ない。よって、要求される素子特性を満足するだけ
の十分な高品質結晶性ケイ素膜、そして高性能半導体装
置を実現することができなかった。
However, a new problem arose here. As the irradiation energy was increased and the mobility of the semiconductor film was improved, the phenomenon in which the transistor characteristics shifted to the negative side appeared. This phenomenon is a phenomenon that has not been observed at all when crystallization is performed by low energy irradiation as disclosed in Japanese Patent Laid-Open No. 4-11722, and there is energy for crystallization of a silicon film. It becomes apparent only when the value exceeds a certain value. When the silicon film at this time was examined, it was found that the silicon film itself was N-type although the crystallinity was improved as the irradiation energy for crystallization was increased. When the active region of the TFT becomes N-type, the threshold voltage V TH shifts in the negative direction, and the leak current in the off operation region increases. But,
Due to the trade-off relationship, the crystallinity of the active region is improved, so that the on-characteristics are improved and the current driving capability is increased, which is a contradictory phenomenon. Therefore, in order to further improve the crystallinity, it is impossible to further increase the output of the irradiation energy beam, and in order to prevent the silicon film from becoming N-type, the beam irradiation has to be performed with relatively low energy. Therefore, it has been impossible to realize a high-quality crystalline silicon film and a high-performance semiconductor device that are sufficient to satisfy the required element characteristics.

【0017】さらに、エネルギービーム照射による結晶
化工程の残る課題として、得られる結晶性ケイ素膜の膜
質(結晶性)不均一性がある。すなわち、光源として、
基板上のケイ素膜を一括照射できるだけの高出力のもの
が無く、小面積のビームを順次走査することで対応して
いるのが一般的である。したがって、当然のことなが
ら、順次走査に伴う結晶性の不均一性が存在し、それが
素子特性にそのまま反映され、素子間の特性ばらつきを
生じさせる原因となる。このとき、本来の活性領域結晶
性に起因する素子間特性ばらつきにプラスして、活性領
域のN型化によるばらつきが加算される訳である。その
結果、TFTにおいては、特に閾値電圧VTHが安定せず
に素子間で大きくばらつくことになる。このTFTを画
素スイッチング素子としたアクティブマトリクス型液晶
表示装置においては、結晶化のためのエネルギービーム
順次走査に起因するばらつきが、活性領域のN型化によ
り強調されるため、表示(コントラスト)むらが不良と
して現れていた。
Further, as a problem that remains in the crystallization step by irradiation with energy beams, there is film quality (crystallinity) non-uniformity of the obtained crystalline silicon film. That is, as a light source,
There is no high-power one capable of irradiating the silicon film on the substrate all at once, and it is common to deal with it by sequentially scanning a beam of a small area. Therefore, as a matter of course, there is a non-uniformity of crystallinity due to the sequential scanning, which is reflected as it is in the element characteristics, which causes characteristic variations among elements. At this time, in addition to the characteristic variation between elements due to the original crystallinity of the active region, the variation due to the N-type active region is added. As a result, especially in the TFT, the threshold voltage V TH is not stable and greatly varies among the elements. In the active matrix type liquid crystal display device in which the TFT is used as a pixel switching element, the variation due to the energy beam sequential scanning for crystallization is emphasized by the N type active region, so that display (contrast) unevenness occurs. It appeared as a defect.

【0018】本発明は、上述のような問題点に鑑みて創
出されたものであり、絶縁表面を有する基板上に、高性
能で高安定性、且つ高信頼性を有する半導体装置を提供
することを目的としたものである。また、複数の結晶性
ケイ素TFTを有するアクティブマトリクス基板などの
半導体装置においては、上述の順次走査により結晶化さ
れる際の素子特性ばらつきを低減し、低コスト化が図れ
る簡便なプロセスにて、均一性が良好な半導体装置を実
現するものである。
The present invention was created in view of the above problems, and provides a semiconductor device having high performance, high stability, and high reliability on a substrate having an insulating surface. It is intended for. Further, in a semiconductor device such as an active matrix substrate having a plurality of crystalline silicon TFTs, it is possible to reduce variations in element characteristics when crystallized by the above-described sequential scanning, and to reduce the cost by a simple process. A semiconductor device having good properties is realized.

【0019】[0019]

【課題を解決するための手段】本発明は、より大型でよ
り高解像度のアクティブマトリクス液晶表示装置や、同
一基板上に駆動用のドライバを作り込むドライバモノリ
シック型アクティブマトリクス液晶表示装置、高速で高
解像度の密着イメージセンサ、ドライバー内蔵型サーマ
ルヘッド、三次元ICなどを実現するために、エネルギ
ービーム順次走査により結晶化された結晶性ケイ素を活
性領域に用いた際に生じる、素子特性の不安定性および
不均一性の問題点を解決するものである。具体的には、
本発明は以下の特徴を有する。
SUMMARY OF THE INVENTION The present invention provides a larger and higher resolution active matrix liquid crystal display device, a driver monolithic active matrix liquid crystal display device in which a driver for driving is formed on the same substrate, and a high speed and high resolution. Instability of device characteristics that occurs when crystalline silicon crystallized by energy beam sequential scanning is used in the active region in order to realize a contact image sensor with high resolution, a thermal head with a built-in driver, a three-dimensional IC, etc. This solves the problem of non-uniformity. In particular,
The present invention has the following features.

【0020】(1)基板上に構成され、絶縁性を有する
下地膜と接して成る、結晶性を有するケイ素膜を活性領
域として構成された薄膜半導体装置において、該活性領
域は、エネルギービーム照射による溶融固化過程にて結
晶化された結晶性ケイ素膜であり、前記下地膜は、組成
的に酸素を含まない絶縁膜であることを特徴とする。
(1) In a thin film semiconductor device having a crystalline silicon film as an active region formed on a substrate and in contact with an insulating base film, the active region is formed by energy beam irradiation. It is a crystalline silicon film crystallized in a melting and solidifying process, and the underlayer film is an insulating film compositionally containing no oxygen.

【0021】(2)前記(1)記載の下地膜は、膜中の
酸素濃度が15%以下となる絶縁膜であることを特徴と
する。
(2) The underlying film described in (1) above is an insulating film having an oxygen concentration of 15% or less.

【0022】(3)基板上に構成され、絶縁性を有する
下地膜と接して成る、結晶性を有するケイ素膜に構成さ
れた複数の薄膜トランジスタよりなる半導体装置におい
て、該複数の薄膜トランジスタのチャネル領域は、パル
スレーザー光の順次走査照射により結晶化された結晶性
ケイ素膜よりなり、該チャネル領域と接して下層に形成
された下地膜は、組成的に酸素を含まない絶縁膜である
ことを特徴とする。
(3) In a semiconductor device composed of a plurality of thin film transistors formed of a crystalline silicon film formed on a substrate and in contact with an insulating base film, the channel regions of the plurality of thin film transistors are The underlying film formed of a crystalline silicon film crystallized by sequential scanning irradiation with pulsed laser light and formed in a lower layer in contact with the channel region is an insulating film compositionally free of oxygen. To do.

【0023】(4)前記(3)記載の下地膜は、膜中の
酸素濃度が15%以下となる絶縁膜であることを特徴と
する。
(4) The base film described in (3) above is an insulating film having an oxygen concentration of 15% or less.

【0024】(5)前記複数の薄膜トランジスタは、画
素電極を有するアクティブマトリクス基板にて、各画素
電極に接続されてなる画素スイッチング用の薄膜トラン
ジスタであることを特徴とする。
(5) The plurality of thin film transistors are pixel switching thin film transistors connected to each pixel electrode in an active matrix substrate having pixel electrodes.

【0025】(6)前記下地膜の主成分が、SiNX
あることを特徴とする。
(6) The main component of the base film is SiN x .

【0026】(7)前記SiNXに含まれるNH基の膜
中濃度が、6×1021個/cm3以下であることを特徴
とする。
(7) The concentration of NH groups contained in the SiN x in the film is 6 × 10 21 pieces / cm 3 or less.

【0027】(8)基板上に、組成的に酸素を含まない
絶縁膜よりなる下地膜を形成する工程と、該絶縁膜上に
ケイ素膜を形成する工程と、該ケイ素膜にエネルギービ
ームを照射し、溶融固化過程において結晶化させる工程
と、該ケイ素膜を活性領域に用いて、薄膜半導体装置を
完成させる工程と、を少なくとも有することを特徴とす
る。
(8) A step of forming a base film made of an insulating film compositionally containing no oxygen on the substrate, a step of forming a silicon film on the insulating film, and irradiating the silicon film with an energy beam. Then, it has at least a step of crystallizing in the melting and solidifying process and a step of completing the thin film semiconductor device by using the silicon film in the active region.

【0028】(9)前記下地膜の形成を、膜中の酸素濃
度が15%以下となるようにして行うことを特徴とす
る。
(9) The underlayer film is formed so that the oxygen concentration in the film is 15% or less.

【0029】(10)前記下地膜は、スパッタリング法
により形成されたSiNX膜であることを特徴とする。
(10) The base film is a SiN x film formed by a sputtering method.

【0030】(11)前記下地膜は、CVD法により形
成され、その後の加熱処理により緻密化されたSiNX
であることを特徴とする。
[0030] (11) the underlayer is formed by a CVD method, SiN X, which is densified by subsequent heat treatment
Is characterized in that.

【0031】ここで、前記加熱処理時の基板加熱温度
は、500℃以上であることが好ましい。
The substrate heating temperature during the heat treatment is preferably 500 ° C. or higher.

【0032】(12)前記下地膜上に非晶質ケイ素膜を
形成し、加熱することにより固相状態において結晶化さ
せる工程と、該結晶化されたケイ素膜に対し、エネルギ
ービームを照射して溶融固化させることで、該ケイ素膜
を再結晶化する工程と、を少なくとも有することを特徴
とする。
(12) A step of forming an amorphous silicon film on the base film and crystallizing it in a solid state by heating, and irradiating the crystallized silicon film with an energy beam. And a step of recrystallizing the silicon film by melting and solidifying the silicon film.

【0033】(13)前記非晶質ケイ素膜を加熱するこ
とにより固相状態において結晶化させる工程は、該非晶
質ケイ素膜に、その結晶化を助長する触媒元素を導入し
た後、行われることを特徴とする。
(13) The step of crystallizing the amorphous silicon film in a solid state by heating it is performed after introducing a catalyst element for promoting the crystallization into the amorphous silicon film. Is characterized by.

【0034】(14)前記エネルギービームは、波長4
00nm以下のエキシマレーザー光であって、ケイ素膜
に照射されるエネルギー密度が250〜400mJ/c
2のパルスレーザーであることを特徴とする。
(14) The energy beam has a wavelength of 4
The excimer laser light of 00 nm or less has an energy density of 250 to 400 mJ / c with which the silicon film is irradiated.
It is characterized by being a pulsed laser of m 2 .

【0035】(15)前記非晶質ケイ素膜を加熱するこ
とにより固相状態において結晶化させる工程は、該非晶
質ケイ素膜に、その結晶化を助長する触媒元素を選択的
に導入し、加熱処理により、該触媒元素が選択的に導入
された領域から、その周辺部へと横方向に結晶成長させ
ることにより行われることを特徴とする。
(15) In the step of crystallizing the amorphous silicon film in a solid state by heating, the catalyst element which promotes the crystallization is selectively introduced into the amorphous silicon film and heated. It is characterized in that the treatment is performed by laterally growing crystals from the region where the catalytic element is selectively introduced to the peripheral portion thereof.

【0036】前記触媒元素として、Ni元素を用いるこ
とが好ましい。
It is preferable to use Ni element as the catalyst element.

【0037】また、前記ケイ素膜を結晶化するためのエ
ネルギービームとして、波長400nm以下のエキシマ
レーザー光を用いることが好ましい。
Further, it is preferable to use excimer laser light having a wavelength of 400 nm or less as an energy beam for crystallizing the silicon film.

【0038】(16)前記エネルギービームはエキシマ
レーザー光であって、そのビーム形状が照射面(ケイ素
膜表面)において長尺形状となるように設計されてお
り、該ビーム形状の長尺方向に対して垂直方向に順次走
査することで、複数の半導体素子の活性領域を同時に結
晶化することを特徴とする。
(16) The energy beam is an excimer laser beam, and is designed so that its beam shape is elongated on the irradiation surface (silicon film surface). It is characterized in that the active regions of a plurality of semiconductor elements are simultaneously crystallized by sequentially scanning in the vertical direction.

【0039】以下に上記特徴による作用を説明する。The operation of the above features will be described below.

【0040】本発明者らが、レーザー照射により溶融結
晶化された結晶性ケイ素膜の抵抗値、キャリア濃度を調
べたところ、下地膜による依存性が大きいことがわかっ
た。より深く調べると、図4に示すように、下地膜の酸
素濃度により結晶性ケイ素膜の抵抗値(キャリア濃度)
が変化するのがわかった。このときのキャリアタイプを
ホール効果測定にて調べると明らかにNタイプであり、
Nタイプキャリアの発生原因は、ケイ素膜へのレーザー
光照射のため下地膜より溶出しケイ素膜中に拡散した酸
素クラスターによるサーマルドナーであることが判明し
た。すなわち、下地膜から来る酸素ドナーは、特開平4
−11722号公報で述べられているケイ素膜そのもの
の移動度の低下現象よりもむしろ、薄膜トランジスタに
おいて閾値電圧VTHをマイナス方向にシフトさせ、オフ
動作領域でのリーク電流を増大させるといった非常に大
きな悪影響を及ぼしていることがわかった。
When the present inventors examined the resistance value and carrier concentration of the crystalline silicon film melt-crystallized by laser irradiation, it was found that the underlying film had a large dependency. When examined more deeply, as shown in FIG. 4, the resistance value (carrier concentration) of the crystalline silicon film depends on the oxygen concentration of the base film.
I saw the change. When the carrier type at this time is examined by Hall effect measurement, it is clearly N type,
It was found that the cause of generation of N-type carriers was a thermal donor due to oxygen clusters that were eluted from the base film and diffused into the silicon film due to the laser light irradiation on the silicon film. That is, the oxygen donor coming from the base film is disclosed in
Rather than the phenomenon of the mobility decrease of the silicon film itself described in Japanese Patent No. 11722/1993, the threshold voltage V TH in the thin film transistor is shifted in the negative direction, and the leak current in the off operation region is increased, which is a very bad influence. It was found that

【0041】特に、基板上に複数のTFTを有する液晶
表示用アクティブマトリクス基板のような半導体装置で
は、上記の酸素ドナーはTFT特性をばらつかせる大き
な原因ともなる。すなわち、酸素ドナーを発生させる一
次原因は、ケイ素膜の溶融固化による結晶化工程であ
り、上述のように課題として、得られる結晶性ケイ素膜
の膜質(結晶性)不均一性がある。特に、ケイ素膜中に
取り込まれる上記酸素ドナーの数は、結晶化工程に大き
く依存し、より高エネルギーが与えられ結晶化された局
所領域では、酸素ドナー濃度が相対的に高くなるため、
本来の素子間の特性ばらつきにプラスして、酸素ドナー
によるばらつきが加算される。その結果、特に閾値電圧
THが大きくばらつき、TFTを画素スイッチング素子
としたアクティブマトリクス型液晶表示装置において
は、結晶化のためのエネルギービーム順次走査に起因す
る素子間特性ばらつきが強調されるため、表示(コント
ラスト)むらが不良として現れることがわかった。
In particular, in a semiconductor device such as an active matrix substrate for liquid crystal display having a plurality of TFTs on the substrate, the above-mentioned oxygen donor is a major cause of variations in TFT characteristics. That is, the primary cause of generating oxygen donors is the crystallization process by melting and solidification of the silicon film, and as described above, there is film quality (crystallinity) nonuniformity of the obtained crystalline silicon film. In particular, the number of oxygen donors incorporated in the silicon film largely depends on the crystallization process, and the oxygen donor concentration becomes relatively high in the local region where higher energy is applied and the crystallization is performed.
In addition to the original characteristic variation between the elements, the variation due to the oxygen donor is added. As a result, in particular, the threshold voltage V TH largely varies, and in the active matrix type liquid crystal display device using the TFT as a pixel switching element, the characteristic variation between elements due to the energy beam sequential scanning for crystallization is emphasized. It was found that display (contrast) unevenness appeared as a defect.

【0042】本発明の大まかな主旨は、エネルギービー
ム照射による溶融固化過程にて結晶化された結晶性ケイ
素膜を活性領域とする薄膜半導体装置で、該活性領域と
接して下層に形成された下地膜を、組成的に酸素を含ま
ない絶縁膜で構成することである。このような構成でT
FTなどの半導体装置を作成すると、素子特性を向上す
るためにエネルギー密度が250〜400mJ/cm2
にエネルギービームの出力アップを図っても、活性領域
のケイ素膜はN型化せず、素子特性も非常に安定する。
したがって、ケイ素膜に十分なエネルギーを与え結晶化
することができるため、活性領域の結晶性が大きく向上
し、電流駆動能力を電界移動度で80〜200cm2
Vsに飛躍的に向上できる。TFTにおいては閾値電圧
THのマイナスシフト、オフ動作時のリーク電流の増大
などの弊害を生じず、従来両立できなかった高性能で且
つ高信頼性、高安定性の半導体装置を実現することがで
きる。
The outline of the present invention is a thin film semiconductor device having an active region of a crystalline silicon film crystallized in a melting and solidifying process by energy beam irradiation, and a lower layer formed in contact with the active region in a lower layer. The ground film is composed of an insulating film that does not contain oxygen in composition. With such a configuration, T
When a semiconductor device such as FT is manufactured, the energy density is 250 to 400 mJ / cm 2 in order to improve element characteristics.
Even if the output of the energy beam is increased, the silicon film in the active region does not become N-type and the device characteristics are very stable.
Therefore, since sufficient energy can be applied to the silicon film to crystallize it, the crystallinity of the active region is greatly improved, and the current driving capacity is 80 to 200 cm 2 / electric field mobility.
It can be dramatically improved to Vs. In the TFT, it is possible to realize a high-performance, highly reliable, and highly stable semiconductor device, which has not been compatible with the related art, without causing adverse effects such as a negative shift of the threshold voltage V TH and an increase in leak current at the time of OFF operation. it can.

【0043】また、下地膜としては、上述のように組成
的に全く酸素を含まない絶縁膜で構成することが一番い
いのであるが、実際には酸素の混入が少なからず見られ
る。下地膜中に混入している酸素濃度としては、原子濃
度で15%以下であることが望ましい。図4に、下地膜
の膜中酸素濃度に対するケイ素膜の抵抗値の関係を示
す。横軸が酸素濃度で、縦軸がケイ素膜抵抗値である。
ケイ素膜の結晶化には、波長308nmのXeClエキ
シマレーザーを用い、ケイ素膜の結晶性がほぼ飽和する
ような程度の高パワー(〜400mJ/cm2)で結晶
化を行った。図4から、下地膜の酸素濃度が上がるにつ
れ、ケイ素膜の抵抗値は減少することがわかる。酸素濃
度が低い領域においては、ケイ素膜の抵抗値はほぼ飽和
しており、その境界としては酸素濃度が約15%の点で
あることがわかる。よって、下地膜の酸素濃度が15%
以下0までであれば、ケイ素膜の抵抗値はほぼ飽和し、
一定である。これは、イントリンシックに近い状態とな
り、膜中のキャリア濃度が極めて少なくなっていること
を意味している。
The base film is best composed of an insulating film that does not contain oxygen at all as described above, but in reality oxygen is not a little mixed. The oxygen concentration mixed in the underlayer film is preferably 15% or less in atomic concentration. FIG. 4 shows the relationship between the resistance value of the silicon film and the oxygen concentration in the base film. The horizontal axis represents the oxygen concentration and the vertical axis represents the silicon film resistance value.
A 308 nm wavelength XeCl excimer laser was used to crystallize the silicon film, and the crystallization was performed at a high power (up to 400 mJ / cm 2 ) such that the crystallinity of the silicon film was almost saturated. It can be seen from FIG. 4 that the resistance value of the silicon film decreases as the oxygen concentration of the base film increases. It can be seen that the resistance value of the silicon film is almost saturated in the region where the oxygen concentration is low, and the boundary is the point where the oxygen concentration is about 15%. Therefore, the oxygen concentration of the base film is 15%
Below 0, the resistance of the silicon film is almost saturated,
It is constant. This means that the state is close to intrinsic and the carrier concentration in the film is extremely low.

【0044】本発明は、特に、複数のTFTを有する半
導体装置において有効である。すなわち、パルスレーザ
ー光の順次走査照射により結晶化された結晶性ケイ素膜
によりチャネル領域が形成された複数個のTFTにおい
ては、上述のように、パルスレーザー光の順次走査照射
に起因する結晶性ばらつきが存在するが、これにプラス
して、下地膜よりケイ素膜中に混入した酸素ドナーによ
るばらつきが加算されるからである。したがって、本発
明を複数個のTFTを有する半導体装置に適用し、チャ
ネル領域下層の下地膜を組成的に酸素を含まない絶縁膜
で構成することにより、高性能で且つ信頼性の高いTF
Tが得られるだけでなく、TFTの素子間での特性ばら
つきが大きく低減できる。このときも、下地膜中に混入
している酸素濃度としては、原子濃度で15%以下であ
ることが望ましい。
The present invention is particularly effective in a semiconductor device having a plurality of TFTs. That is, in the plurality of TFTs in which the channel region is formed by the crystalline silicon film crystallized by the sequential scanning irradiation of the pulsed laser light, as described above, the crystallinity variation caused by the sequential scanning irradiation of the pulsed laser light is However, in addition to this, variations due to oxygen donors mixed in the silicon film from the base film are added. Therefore, by applying the present invention to a semiconductor device having a plurality of TFTs and forming an underlayer film in the lower layer of the channel region from an insulating film compositionally free of oxygen, a high-performance and highly reliable TF can be obtained.
Not only can T be obtained, but also characteristic variations among TFT elements can be greatly reduced. Also at this time, the oxygen concentration mixed in the base film is preferably 15% or less in atomic concentration.

【0045】さらに本発明の適用装置としては、数10
万個以上の非常に多数のTFTをマトリクスに配置する
半導体装置、特に液晶表示用のアクティブマトリクス基
板に対して有効である。液晶表示用のアクティブマトリ
クス基板は、各画素電極に接続されてなる画素スイッチ
ング用TFTにて構成されているが、その特性がばらつ
くと表示むら(コントラストむら)を引き起こす。人間
の目は非常にシビアであり、微妙なTFT特性の違いが
あったとしても、表示むらとして識別される。したがっ
て、素子間のTFT特性の均一性は、非常に高いレベル
が要求される。本発明は、このような高い均一性が求め
られる複数のTFT素子に対して非常に有効であり、液
晶表示装置で従来見られていたパルスレーザー光の順次
走査照射に起因する縞状のコントラストむらを大きく低
減することができた。
Furthermore, as an application device of the present invention,
It is effective for a semiconductor device in which a very large number of 10,000 or more TFTs are arranged in a matrix, particularly for an active matrix substrate for liquid crystal display. The active matrix substrate for liquid crystal display is composed of pixel switching TFTs connected to the respective pixel electrodes, but if the characteristics of the TFTs vary, display unevenness (contrast unevenness) is caused. The human eye is very severe, and even if there are subtle differences in TFT characteristics, they are identified as display unevenness. Therefore, a very high level of uniformity of TFT characteristics between devices is required. The present invention is very effective for such a plurality of TFT elements that are required to have high uniformity, and the stripe-shaped contrast unevenness caused by the sequential scanning irradiation of the pulsed laser light which has been conventionally observed in the liquid crystal display device. Was significantly reduced.

【0046】前記下地膜の主成分としては、SiN
X(窒化ケイ素)膜であることが最も望ましい。なぜな
ら、活性領域となるケイ素膜と同組成を主成分とし、窒
素は酸素ほど活性ではなく反応性が低い。したがって、
活性領域ケイ素膜に対する悪影響を最小限に抑えること
ができる。また、SiNXは、そのX比にもよるが、一
般に酸化ケイ素膜よりも融点が500℃近く高い。した
がって、エネルギービーム照射により上層のケイ素膜が
溶融した際、酸化ケイ素膜に比べて溶融しにくく、窒素
がケイ素膜中に取り込まれることはほとんど無い。
The main component of the underlayer is SiN.
Most preferably, it is an X (silicon nitride) film. This is because the main component is the same composition as the silicon film that becomes the active region, and nitrogen is less active and less reactive than oxygen. Therefore,
The adverse effect on the active region silicon film can be minimized. Further, SiN x generally has a melting point higher than that of a silicon oxide film by about 500 ° C., although it depends on the X ratio. Therefore, when the upper silicon film is melted by the energy beam irradiation, it is more difficult to melt than the silicon oxide film, and nitrogen is hardly taken into the silicon film.

【0047】また、SiNX膜に含まれるNH基の膜中
濃度としては、6×1021個/cm3以下0であること
が望ましい。図5に、NH基のSiNX膜中濃度と、そ
の上に形成されレーザー照射により結晶化されたケイ素
膜の抵抗値との関係を示す。横軸はNH基のSiNX
中濃度、縦軸はケイ素膜の抵抗値を表す。図5からわか
るように、NH基の膜中濃度が6×1021個/cm3
上になれば急激にケイ素膜の抵抗値が低下する。この理
由は不明であるが、本発明者らはNH基が固定電荷を形
成し、ケイ素膜中にキャリアを誘起するのではないかと
考えている。
The concentration of NH groups contained in the SiN x film in the film is preferably 6 × 10 21 pieces / cm 3 or less 0. FIG. 5 shows the relationship between the concentration of NH group in the SiN x film and the resistance value of the silicon film formed thereon and crystallized by laser irradiation. The horizontal axis represents the concentration of NH group in the SiN x film, and the vertical axis represents the resistance value of the silicon film. As can be seen from FIG. 5, when the concentration of NH group in the film is 6 × 10 21 pieces / cm 3 or more, the resistance value of the silicon film sharply decreases. Although the reason for this is unclear, the present inventors consider that the NH group may form a fixed charge and induce carriers in the silicon film.

【0048】このようなNH基の膜中濃度を有するSi
X膜の形成方法としては、スパッタリング法を用いる
ことが望ましい。スパッタリング法は、量産性に富み大
型基板も対応可能である。また、緻密で理想比(Si3
4)に近いSiNX膜が得られる。また、その他の方法
として、CVD法により形成した後、加熱処理を施して
もよい。CVD法では、一般にシラン(SiH4)とア
ンモニア(NH3)ガスを用いるのでNH基の濃度は高
くなるが、これを加熱処理することでNH基を大きく低
減できる。但し、このときの基板加熱温度としては、N
−Hの結合エネルギーに相当する熱処理が必要であり、
具体的には500℃以上である必要がある。CVD法は
不純物の面では、スパッタリング法よりも有利であり、
純度の高いSiNX膜が得られる。
Si having such a concentration of NH group in the film
As a method of forming the Nx film, it is desirable to use a sputtering method. The sputtering method has high mass productivity and is compatible with large substrates. In addition, the precise and ideal ratio (Si 3
A SiN x film close to N 4 ) is obtained. As another method, heat treatment may be performed after the formation by the CVD method. In the CVD method, since silane (SiH 4 ) and ammonia (NH 3 ) gas are generally used, the concentration of NH groups is high, but the heat treatment of these can greatly reduce the NH groups. However, the substrate heating temperature at this time is N
A heat treatment corresponding to the binding energy of -H is required,
Specifically, it needs to be 500 ° C. or higher. The CVD method is more advantageous than the sputtering method in terms of impurities,
A highly pure SiN x film can be obtained.

【0049】本発明は、半導体装置の高性能化と高信頼
性、安定性、素子間均一性の両立を目的とするが、より
その効果を高めるために、本発明による下地膜上にまず
非晶質ケイ素膜を形成し、加熱することにより固相状態
において結晶化させ、その後、エネルギービーム照射し
溶融固化させることで、ケイ素膜を再結晶化する方法が
より有効である。非晶質ケイ素膜を加熱処理により固相
結晶化した結晶性ケイ素膜は、結晶性が悪く、そのまま
ではTFTのチャネル領域としては不適であるが、均一
性が良好なため、溶融固化結晶化時の種結晶を作ってお
くという意味で有効である。次に、この結晶性ケイ素膜
にエネルギービームを照射した場合には、その結晶情報
をある程度は残した状態で再結晶化され、固相結晶化に
よる良好な均一性が反映される。また、種結晶から再結
晶化されるため、非晶質ケイ素膜を直接エネルギービー
ム照射により結晶化する場合よりも、個々の結晶粒径を
より大きくすることができ、半導体装置の高性能化が行
える。
The present invention aims at achieving both high performance of the semiconductor device and high reliability, stability and inter-element uniformity, but in order to further enhance its effect, first, the non-coating film according to the present invention is formed. A more effective method is to recrystallize the silicon film by forming a crystalline silicon film, heating it to crystallize it in a solid phase, and then irradiating it with an energy beam to melt and solidify it. A crystalline silicon film obtained by solid-phase crystallization of an amorphous silicon film by heat treatment has poor crystallinity and is unsuitable as a channel region of a TFT as it is, but since it has good uniformity, it cannot be melt-solidified during crystallization. It is effective in that it makes seed crystals of. Next, when the crystalline silicon film is irradiated with an energy beam, the crystalline silicon film is recrystallized with a certain amount of crystal information left, and good uniformity due to solid-phase crystallization is reflected. Further, since the amorphous silicon film is recrystallized from the seed crystal, the individual crystal grain size can be made larger than that in the case where the amorphous silicon film is crystallized by direct energy beam irradiation, and the performance of the semiconductor device is improved. You can do it.

【0050】前記固相結晶化工程は、非晶質ケイ素膜
に、その結晶化を助長する触媒元素を導入した後、行わ
れることが望ましい。この方法により、加熱温度の低温
化および処理時間の短縮、そして結晶性の向上が図れ
る。具体的には、非晶質ケイ素膜の表面にニッケルやパ
ラジウム等の金属元素を微量に導入させ、しかる後に加
熱することで、550℃、4時間程度の処理時間で結晶
化が終了する。これに対し、通常の触媒元素を用いない
固相結晶化には、600℃以上で数十時間にわたる熱処
理が必要である。また、触媒元素により結晶化した結晶
性ケイ素膜は、通常の固相成長法で結晶化した結晶性ケ
イ素膜の一つの粒内が双晶構造であるのに対して、その
粒内は何本もの柱状結晶ネットワークで構成されてお
り、それぞれの柱状結晶内部はほぼ単結晶状態となって
いる。
The solid phase crystallization step is preferably performed after introducing a catalyst element that promotes crystallization into the amorphous silicon film. By this method, the heating temperature can be lowered, the processing time can be shortened, and the crystallinity can be improved. Specifically, a small amount of a metal element such as nickel or palladium is introduced onto the surface of the amorphous silicon film, and then heating is performed, so that crystallization is completed in a treatment time of about 550 ° C. and about 4 hours. On the other hand, solid-phase crystallization that does not use ordinary catalytic elements requires heat treatment at 600 ° C. or higher for several tens of hours. In addition, the crystalline silicon film crystallized by the catalytic element has a twin structure in one grain of the crystalline silicon film crystallized by the usual solid phase growth method, whereas It is composed of a columnar crystal network, and the inside of each columnar crystal is almost in a single crystal state.

【0051】この触媒元素により結晶化された結晶性ケ
イ素膜は、エネルギービーム照射による再結晶化工程と
非常に相性が良い。エネルギービーム照射による再結晶
化工程では、最初の結晶性がある程度反映され、通常の
固相結晶化による結晶性ケイ素膜では、双晶構造を反映
して、結晶欠陥の多い結晶性ケイ素膜となる。これに対
して、触媒元素による固相結晶化ケイ素膜の場合は、エ
ネルギービーム照射による再結晶化によって、それぞれ
の柱状結晶が結合し、広範囲にわたって非常に結晶性が
良好な結晶性ケイ素膜が得られる。
The crystalline silicon film crystallized by this catalytic element is very compatible with the recrystallization process by irradiation with an energy beam. In the recrystallization process by energy beam irradiation, the initial crystallinity is reflected to some extent, and in the crystalline silicon film by the usual solid phase crystallization, the twin crystal structure is reflected and the crystalline silicon film has many crystal defects. . On the other hand, in the case of a solid-phase crystallized silicon film using a catalytic element, each columnar crystal is bonded by recrystallization by irradiation with an energy beam, and a crystalline silicon film with extremely good crystallinity is obtained over a wide range. To be

【0052】さらに、非晶質ケイ素膜の一部に選択的に
触媒元素を導入し加熱することで、まず選択的に触媒元
素が導入された領域のみが結晶化し、その後、その導入
領域から横方向(基板と平行な方向)に結晶成長を行わ
せることができる。この横方向結晶成長領域の内部で
は、成長方向がほぼ一方向に揃った柱状結晶がひしめき
合っており、触媒元素が直接導入されランダムに結晶核
の発生が起こった領域に比べて、結晶性が良好な領域と
なっている。よって、この横方向結晶成長領域の結晶性
ケイ素膜を、TFTのチャネル領域など半導体素子の能
動領域に用いることにより、より半導体装置の高性能化
が行える。
Further, by selectively introducing the catalytic element into a part of the amorphous silicon film and heating it, only the region where the catalytic element is selectively introduced is first crystallized, and then the lateral region is introduced from the introduced region. Crystal growth can be performed in a direction (direction parallel to the substrate). Inside this lateral crystal growth region, columnar crystals with the growth direction aligned in one direction are crowded together, and the crystallinity is better than in the region where the catalytic elements are directly introduced and the generation of crystal nuclei occurs randomly. It has become an area. Therefore, by using the crystalline silicon film in the lateral crystal growth region in the active region of the semiconductor element such as the channel region of the TFT, the performance of the semiconductor device can be further improved.

【0053】本発明に利用できる触媒元素の種類として
は、Ni、Co、Pd、Pt、Cu、Ag、Au、I
n、Sn、Al、Sbを利用することができるが、それ
らの中でも、特にNiを用いた場合に最も顕著な効果を
得ることができる。この理由については、未だよくわか
っていないが、一応次のようなモデルを考えている。触
媒元素は単独では作用せず、ケイ素膜と結合しシリサイ
ド化することで結晶成長に作用する。そのときの結晶構
造が、非晶質ケイ素膜結晶化時に一種の鋳型のように作
用し、非晶質ケイ素膜の結晶化を促すといったモデルで
ある。Niは2つのSiとNiSi2のシリサイドを形
成する。NiSi2は螢石型の結晶構造を示し、その結
晶構造は、単結晶ケイ素のダイヤモンド構造と非常に類
似したものである。しかも、NiSi2はその格子定数
が5.406Åであり、結晶シリコンのダイヤモンド構
造での格子定数5.430Åに非常に近い値をもつ。よ
って、NiSi2は、非晶質ケイ素膜を結晶化させるた
めの鋳型としては最高のものであり、本発明における触
媒元素としては、特にNiを用いるのが最も望ましい。
The types of catalytic elements that can be used in the present invention include Ni, Co, Pd, Pt, Cu, Ag, Au and I.
Although n, Sn, Al, and Sb can be used, the most remarkable effect can be obtained especially when Ni is used. The reason for this is not clear yet, but I am thinking of the following model. The catalytic element does not act alone, but acts on the crystal growth by combining with the silicon film and silicidation. This is a model in which the crystal structure at that time acts like a kind of template during crystallization of the amorphous silicon film to promote crystallization of the amorphous silicon film. Ni forms a silicide of two Si and NiSi 2 . NiSi 2 exhibits a fluorite crystal structure, which is very similar to the diamond structure of single crystal silicon. Moreover, the lattice constant of NiSi 2 is 5.406Å, which is very close to the lattice constant of 5.430Å in the diamond structure of crystalline silicon. Therefore, NiSi 2 is the best as a template for crystallizing the amorphous silicon film, and Ni is most preferably used as the catalyst element in the present invention.

【0054】本発明におけるケイ素膜を結晶化するため
のエネルギービームとしては、波長400nm以下のエ
キシマレーザー光を用いることが望ましい。波長が40
0nm以下であれば、ケイ素膜がその波長域に対して大
きな吸収係数を持つため、そのエネルギーを効率的にケ
イ素膜に与えられ、良好な結晶性ケイ素膜が得られると
ともに、下層のガラス基板などへの熱的ダメージも比較
的小さくて済む。また、エキシマレーザー光であれば、
発振出力が高く、安定性が高いため、そのビームサイズ
をある程度拡げることができ、大面積基板のケイ素膜の
アニール手段としては最も適している。
As the energy beam for crystallizing the silicon film in the present invention, it is desirable to use excimer laser light having a wavelength of 400 nm or less. Wavelength is 40
When the thickness is 0 nm or less, the silicon film has a large absorption coefficient for the wavelength range, so that the energy can be efficiently given to the silicon film, a good crystalline silicon film can be obtained, and the lower glass substrate, etc. The thermal damage to is relatively small. Also, if the excimer laser light,
Since the oscillation output is high and the stability is high, the beam size can be expanded to some extent, and it is most suitable as an annealing means for a silicon film on a large area substrate.

【0055】さらに、前記エキシマレーザー光は、その
ビーム形状が照射面において長尺形状となるように設計
されたものを用い、ビーム形状の長尺方向に対して垂直
方向に順次走査することで、複数の半導体素子の活性領
域を同時に結晶化することが望ましい。なぜなら、走査
照射においては、走査方向に対して垂直方向の均一性は
比較的良好なため、その方向へとビームサイズを拡げる
ことで、大型基板などに対して、より均一な処理が可能
となり、該工程の処理効率も高くなるからである。
Further, the excimer laser beam is designed so that its beam shape is elongated on the irradiation surface, and the excimer laser beam is sequentially scanned in a direction perpendicular to the elongated direction of the beam shape. It is desirable to crystallize the active regions of multiple semiconductor devices simultaneously. Because in scanning irradiation, the uniformity in the direction perpendicular to the scanning direction is relatively good, so by expanding the beam size in that direction, it becomes possible to perform more uniform processing on large substrates, etc. This is because the processing efficiency of this step is also increased.

【0056】[0056]

【発明の実施の形態】DETAILED DESCRIPTION OF THE INVENTION

(実施例1)本発明を用いた第1の実施例について説明
する。本実施例では、本発明を利用し、ガラス基板上に
液晶表示装置用のアクティブマトリクス基板を作製する
際の工程について説明を行う。このアクティブマトリク
ス基板においては、各画素をスイッチングするための素
子としてN型TFTが形成される。
(Embodiment 1) A first embodiment of the present invention will be described. In this example, the steps of manufacturing an active matrix substrate for a liquid crystal display device over a glass substrate using the present invention will be described. In this active matrix substrate, N-type TFTs are formed as elements for switching each pixel.

【0057】図1は本実施例のアクティブマトリクス基
板において、任意のTFTの作製工程を示す断面図であ
り、(A)→(E)の順にしたがって作製工程が順次進
行する。図1(E)に示すのが、本実施例にて作製した
アクティブマトリクス基板での画素TFT121の完成
図である。実際には、画素TFT121と同様の工程に
て、複数個の画素TFTが基板上に同時形成される。
FIG. 1 is a cross-sectional view showing a manufacturing process of an arbitrary TFT in the active matrix substrate of this embodiment, and the manufacturing process sequentially proceeds in the order of (A) → (E). FIG. 1E is a completed view of the pixel TFT 121 on the active matrix substrate manufactured in this example. Actually, a plurality of pixel TFTs are simultaneously formed on the substrate in the same process as the pixel TFT 121.

【0058】まず、図1(A)に示すように、ガラス基
板101上に例えばスパッタリング法によって厚さ30
0nm程度の窒化ケイ素からなる下地膜102を形成す
る。本実施例では、このときのスパッタリング条件とし
て、単結晶シリコンをターゲットとし窒素ガス中にて、
所謂反応性スパッタリング法にてSiNX膜を形成し
た。基板加熱温度は200℃とした。このときのSiN
X膜中の混入酸素による膜中酸素濃度は0.1%以下、
NH基の膜中濃度は2×1020個/cm3程度であっ
た。
First, as shown in FIG. 1A, a glass substrate 101 having a thickness of 30 is formed by, for example, a sputtering method.
A base film 102 of about 0 nm made of silicon nitride is formed. In this example, as the sputtering conditions at this time, in single-crystal silicon as a target in nitrogen gas,
A SiN x film was formed by a so-called reactive sputtering method. The substrate heating temperature was 200 ° C. SiN at this time
The oxygen concentration in the film due to the mixed oxygen in the X film is 0.1% or less,
The concentration of NH groups in the film was about 2 × 10 20 pieces / cm 3 .

【0059】次に、減圧CVD法やプラズマCVD法な
どによって、厚さ20〜100nm、例えば30nmの
非晶質ケイ素(a−Si)膜103を成膜する。プラズ
マCVD法により前記a−Si膜103を成膜した場合
には、その膜中に多量の水素を含有し、後のレーザー照
射時の膜剥がれの原因となるため、ここで450℃程度
の温度で数時間熱処理を行い、膜中の水素を放出してお
く必要がある。
Next, an amorphous silicon (a-Si) film 103 having a thickness of 20 to 100 nm, for example, 30 nm is formed by a low pressure CVD method or a plasma CVD method. When the a-Si film 103 is formed by the plasma CVD method, a large amount of hydrogen is contained in the film, which causes film peeling during the subsequent laser irradiation. It is necessary to perform a heat treatment for several hours to release hydrogen in the film.

【0060】その後、図1(B)に示すように、レーザ
ー光107を照射し、a−Si膜103を結晶化する。
このときのレーザー光としては、XeClエキシマレー
ザー(波長308nm、パルス幅40nsec)を用い
た。レーザー光107の照射条件は、照射時に基板を2
00〜500℃、例えば400℃に加熱し、エネルギー
密度250〜400mJ/cm2、例えば350mJ/
cm2とした。レーザー光107は、基板表面における
ビームサイズが150mm×1mmの長尺矩形状となる
ように、ホモジナイザーによって成型されており、その
長辺方向に対して垂直方向に順次走査した。このときの
順次走査に伴うビームのオーバーラップ量は、90%と
設定したため、a−Si膜103の任意の一点に対し
て、それぞれ10回レーザー照射されることになる。こ
の工程により、a−Si膜103はその融点以上に加熱
され、溶融し固化することで良好な結晶性を有する結晶
性ケイ素膜103aとなる。
Then, as shown in FIG. 1B, laser light 107 is irradiated to crystallize the a-Si film 103.
As the laser light at this time, a XeCl excimer laser (wavelength 308 nm, pulse width 40 nsec) was used. The irradiation condition of the laser beam 107 is that the substrate 2 is irradiated during the irradiation.
Energy density of 250 to 400 mJ / cm 2 , for example 350 mJ /
It was set to cm 2 . The laser light 107 was molded by a homogenizer so that the beam size on the surface of the substrate was a long rectangular shape with a size of 150 mm × 1 mm, and was sequentially scanned in the direction perpendicular to the long side direction. Since the beam overlap amount due to the sequential scanning at this time is set to 90%, any one point of the a-Si film 103 is laser-irradiated 10 times. By this step, the a-Si film 103 is heated to a temperature higher than its melting point, melted and solidified to become the crystalline silicon film 103a having good crystallinity.

【0061】次に、前記結晶性ケイ素膜103aの不要
な部分を除去することで、図1(C)に示すような素子
間分離を行って、後にTFTの活性領域(ソース領域、
ドレイン領域、チャネル領域)を構成する島状の結晶性
ケイ素膜108を形成する。
Next, unnecessary portions of the crystalline silicon film 103a are removed to perform element isolation as shown in FIG. 1C, and then the active region (source region,
An island-shaped crystalline silicon film 108 forming a drain region and a channel region) is formed.

【0062】引き続いて、図1(D)に示すように、活
性領域となる上記島状の結晶性ケイ素膜108を覆うよ
うに厚さ20〜150nm、ここでは100nmの酸化
ケイ素膜をゲート絶縁膜109として成膜する。酸化ケ
イ素膜の形成には、ここではTEOS(Tetra E
thoxy Ortho Silicate)を原料と
し、酸素とともに基板温度150〜600℃、好ましく
は300〜450℃で、RFプラズマCVD法で分解・
堆積した。あるいはTEOSを原料としてオゾンガスと
ともに減圧CVD法もしくは常圧CVD法によって、基
板温度を350〜600℃、好ましくは400〜550
℃として形成してもよい。
Subsequently, as shown in FIG. 1D, a silicon oxide film having a thickness of 20 to 150 nm, here 100 nm, is formed as a gate insulating film so as to cover the island-shaped crystalline silicon film 108 serving as an active region. The film is formed as 109. Here, TEOS (Tetra E) is used to form the silicon oxide film.
thoxy Ortho Silicate) as a raw material and decomposed by an RF plasma CVD method with oxygen at a substrate temperature of 150 to 600 ° C., preferably 300 to 450 ° C.
Deposited. Alternatively, the substrate temperature is 350 to 600 ° C., preferably 400 to 550, using TEOS as a raw material together with ozone gas by a low pressure CVD method or a normal pressure CVD method.
It may be formed at a temperature of ° C.

【0063】引き続いて、スパッタリング法によって、
厚さ300〜600nm、例えば400nmのアルミニ
ウムを成膜する。そして、アルミニウム膜をパターニン
グして、ゲート電極110を形成する。さらに、このア
ルミニウムの電極の表面を陽極酸化して、表面に酸化物
層111を形成する。この状態が図1(D)に相当す
る。陽極酸化は、酒石酸が1〜5%含まれたエチレング
リコール溶液中で行い、最初一定電流で220Vまで電
圧を上げ、その状態で1時間保持して終了させる。得ら
れた酸化物層111の厚さは200nmである。なお、
この酸化物層111は、後のイオンドーピング工程にお
いて、オフセットゲート領域を形成する厚さとなるの
で、オフセットゲート領域の長さを上記陽極酸化工程で
決めることができる。
Subsequently, by the sputtering method,
Aluminum is deposited to a thickness of 300 to 600 nm, for example 400 nm. Then, the aluminum film is patterned to form the gate electrode 110. Further, the surface of the aluminum electrode is anodized to form an oxide layer 111 on the surface. This state corresponds to FIG. The anodic oxidation is performed in an ethylene glycol solution containing tartaric acid in an amount of 1 to 5%, and the voltage is first raised to 220 V at a constant current, and the state is maintained for 1 hour to finish. The thickness of the obtained oxide layer 111 is 200 nm. In addition,
Since the oxide layer 111 has a thickness for forming an offset gate region in a later ion doping process, the length of the offset gate region can be determined by the anodizing process.

【0064】次に、イオンドーピング法によって、ゲー
ト電極110とその周囲の酸化物層111をマスクとし
て活性領域に不純物(リン)を注入する。ドーピングガ
スとして、フォスフィン(PH3)を用い、加速電圧を
60〜90kV、例えば80kV、ドーズ量を1×10
15〜8×1015cm-2、例えば2×1015cm-2とす
る。この工程により、不純物が注入された領域は後にT
FTのソース領域114とドレイン領域115となり、
ゲート電極110およびその周囲の酸化物層111にマ
スクされ不純物が注入されない領域は、後にTFTのチ
ャネル領域113となる。
Next, an impurity (phosphorus) is implanted into the active region by ion doping using the gate electrode 110 and the oxide layer 111 around it as a mask. Phosphine (PH 3 ) is used as the doping gas, the acceleration voltage is 60 to 90 kV, for example, 80 kV, and the dose amount is 1 × 10.
It is set to 15 to 8 × 10 15 cm -2 , for example, 2 × 10 15 cm -2 . By this step, the region into which the impurity is implanted will be T
Becomes the source region 114 and the drain region 115 of the FT,
A region which is masked by the gate electrode 110 and the oxide layer 111 around the gate electrode 110 and is not implanted with impurities will later become a channel region 113 of the TFT.

【0065】その後、図1(D)に示すように、レーザ
ー光112の照射によってアニールを行い、イオン注入
した不純物の活性化を行うと同時に、上記の不純物導入
工程で結晶性が劣化した部分の結晶性を改善させる。こ
の際、使用するレーザーとしてはXeClエキシマレー
ザー(波長308nm、パルス幅40nsec)を用
い、エネルギー密度150〜400mJ/cm2、好ま
しくは200〜250mJ/cm2で照射を行った。こ
うして形成されたN型不純物(リン)が注入されたソー
ス領域114、ドレイン領域115のシート抵抗は、2
00〜800Ω/□であった。
Thereafter, as shown in FIG. 1D, annealing is performed by irradiating the laser beam 112 to activate the ion-implanted impurities, and at the same time, the crystallinity of the portion whose crystallinity has deteriorated in the impurity introduction step is Improves crystallinity. At this time, a XeCl excimer laser (wavelength 308 nm, pulse width 40 nsec) was used as a laser, and irradiation was performed at an energy density of 150 to 400 mJ / cm 2 , preferably 200 to 250 mJ / cm 2 . The sheet resistance of the source region 114 and the drain region 115 into which the N-type impurities (phosphorus) thus formed are injected is 2
It was 00 to 800 Ω / □.

【0066】そして、図1(E)に示すように、厚さ6
00nm程度の酸化ケイ素膜を層間絶縁膜116として
形成する。この酸化ケイ素膜は、TEOSを原料とし
て、これと酸素とのプラズマCVD法、もしくはオゾン
との減圧CVD法あるいは常圧CVD法によって形成す
れば、段差被覆性に優れた良好な層間絶縁膜が得られ
る。
Then, as shown in FIG.
A silicon oxide film having a thickness of about 00 nm is formed as the interlayer insulating film 116. When this silicon oxide film is formed from TEOS as a raw material by a plasma CVD method with oxygen and oxygen, or a low pressure CVD method with ozone or a normal pressure CVD method, a good interlayer insulating film excellent in step coverage is obtained. To be

【0067】次に、層間絶縁膜116にコンタクトホー
ルを形成して、ソース電極117と画素電極120を形
成する。ソース電極117は、金属材料、例えば、窒化
チタンとアルミニウムの二層膜によって形成する。窒化
チタン膜は、アルミニウムが半導体層に拡散するのを防
止する目的のバリア膜として設けられる。画素電極12
0はITOなど透明導電膜により形成される。
Next, contact holes are formed in the interlayer insulating film 116 to form the source electrode 117 and the pixel electrode 120. The source electrode 117 is formed of a metal material, for example, a two-layer film of titanium nitride and aluminum. The titanium nitride film is provided as a barrier film for the purpose of preventing aluminum from diffusing into the semiconductor layer. Pixel electrode 12
0 is formed of a transparent conductive film such as ITO.

【0068】そして最後に、1気圧の水素雰囲気で35
0℃、1時間程度のアニールを行い、図1(E)に示す
N型の画素TFT121を完成させる。前記アニール処
理により、画素TFT121の活性領域/ゲート絶縁膜
の界面へ水素原子を供給し、TFT特性を劣化させる不
対結合手を低減する効果がある。なお、さらに画素TF
T121を保護する目的で、必要な箇所のみSiH4
NH3を原料ガスとしたプラズマCVD法により形成さ
れた窒化ケイ素膜でカバーしてもよい。
Finally, in a hydrogen atmosphere of 1 atm, 35
Annealing is performed at 0 ° C. for about 1 hour to complete the N-type pixel TFT 121 shown in FIG. The annealing treatment has the effect of supplying hydrogen atoms to the interface of the active region / gate insulating film of the pixel TFT 121 and reducing dangling bonds that deteriorate the TFT characteristics. In addition, the pixel TF
For the purpose of protecting T121, a necessary portion may be covered with a silicon nitride film formed by a plasma CVD method using SiH 4 and NH 3 as source gases.

【0069】以上の実施例にしたがって作製した各TF
Tは、パネル内において、電界効果移動度で80〜10
0cm2/Vs、閾値電圧2.5〜3Vという良好な特
性を示した。特に、パネル内でのTFT閾値電圧のばら
つきは、上記のように最大最小差で0.5V程度と非常
に良好な均一性を示した。その結果、本実施例にて作製
したアクティブマトリクス基板を用い、液晶表示パネル
を作製し、全面表示を行った結果、TFT特性の不均一
性に起因する表示むらは大きく低減され、高表示品位の
液晶表示装置が実現できた。
Each TF produced according to the above-mentioned embodiment
T is a field-effect mobility of 80 to 10 in the panel.
It showed good characteristics of 0 cm 2 / Vs and a threshold voltage of 2.5 to 3V. In particular, the variation in the TFT threshold voltage within the panel showed a very good uniformity with the maximum and minimum difference being about 0.5 V as described above. As a result, a liquid crystal display panel was manufactured using the active matrix substrate manufactured in this example, and full-screen display was performed. As a result, display unevenness due to non-uniformity of TFT characteristics was greatly reduced, and high display quality was achieved. A liquid crystal display device was realized.

【0070】(実施例2)本発明を用いた第2の実施例
について説明する。本実施例では、アクティブマトリク
ス型液晶表示装置の周辺駆動回路や、一般の薄膜集積回
路を形成するNチャネル型TFTとPチャネル型TFT
を相補型に構成したCMOS構造の回路をガラス基板上
に作製する工程について、説明を行う。
(Embodiment 2) A second embodiment of the present invention will be described. In this embodiment, an N-channel type TFT and a P-channel type TFT which form a peripheral driving circuit of an active matrix type liquid crystal display device and a general thin film integrated circuit.
A process of manufacturing a CMOS circuit having a complementary structure on a glass substrate will be described.

【0071】図2は、本実施例で説明するTFTの作製
工程の概要を示す平面図である。図3は、図2のA−
A'で切った断面図であり、(A)→(F)の順にした
がって工程が順次進行する。図3(F)に示すのが、本
実施例によるCMOS回路の完成図であり、N型TFT
222とP型TFT223により構成される。
FIG. 2 is a plan view showing the outline of the manufacturing process of the TFT described in this embodiment. FIG. 3 shows A- of FIG.
It is a sectional view taken along line A ′, and the steps sequentially proceed in the order of (A) → (F). FIG. 3F is a completed view of the CMOS circuit according to the present embodiment, which is an N-type TFT.
222 and a P-type TFT 223.

【0072】まず、図3(A)に示すように、ガラス基
板201上にプラズマCVD法によって厚さ300nm
程度の窒化ケイ素からなる下地膜202を形成する。こ
のときの成膜条件としては、材料ガスとして用いるシラ
ン(SiH4)、アンモニア(NH3)、窒素を0.5〜
1.5Torrの減圧雰囲気に設定し、基板温度300
〜350℃にてRFプラズマにより分解堆積させた。そ
の後、不活性ガス雰囲気中にて、基板温度500〜60
0℃、例えば580℃で数時間アニール処理を行った。
このようにして得られた該SiNX膜202中の混入酸
素による膜中酸素濃度は1%程度、NH基の膜中濃度は
2×1021個/cm3程度であった。
First, as shown in FIG. 3A, a thickness of 300 nm is formed on a glass substrate 201 by plasma CVD.
A base film 202 made of silicon nitride is formed. The film forming conditions at this time are silane (SiH 4 ), ammonia (NH 3 ), and nitrogen used as material gases in the range of 0.5 to 0.5.
Set a reduced pressure atmosphere of 1.5 Torr and a substrate temperature of 300.
Decomposition and deposition with RF plasma at ~ 350 ° C. Then, in an inert gas atmosphere, the substrate temperature is 500 to 60.
Annealing treatment was performed at 0 ° C., for example, 580 ° C. for several hours.
The oxygen concentration in the film due to the mixed oxygen in the SiN x film 202 thus obtained was about 1%, and the concentration of NH groups in the film was about 2 × 10 21 pieces / cm 3 .

【0073】次に、減圧CVD法あるいはプラズマCV
D法によって、厚さ20〜100nm、例えば50nm
の真性(I型)の非晶質ケイ素膜(a−Si膜)203
を成膜する。
Next, the low pressure CVD method or plasma CV is used.
According to the D method, the thickness is 20 to 100 nm, for example 50 nm
Intrinsic (I-type) amorphous silicon film (a-Si film) 203
To form a film.

【0074】次に、a−Si膜203上に感光性樹脂
(フォトレジスト)を塗布し、露光・現像してマスク2
04とする。フォトレジストマスク204のスルーホー
ルにより、領域200においてスリット状にa−Si膜
203が露呈される。即ち、図3(A)の状態を上面か
ら見ると、図2のように領域200でa−Si膜203
が露呈しており、他の部分はフォトレジストによりマス
クされている状態となっている。
Next, a photosensitive resin (photoresist) is applied on the a-Si film 203, exposed and developed to form a mask 2.
04. The through hole of the photoresist mask 204 exposes the a-Si film 203 in a slit shape in the region 200. That is, when the state of FIG. 3A is viewed from above, the a-Si film 203 in the region 200 as shown in FIG.
Is exposed, and the other portion is masked by the photoresist.

【0075】次に、図3(A)に示すように、基板20
1表面にニッケルを触媒元素205として薄膜蒸着す
る。本実施例では、蒸着ソースと基板間の距離を通常よ
り大きくして、蒸着レートを低下させることで、ニッケ
ルよりなる触媒元素205の厚さが1〜2nm程度とな
るように制御した。このときの基板201上における触
媒元素205によるニッケルの面密度を実際に測定する
と、1×1013atoms/cm2程度であった。そし
て、フォトレジストマスク204を除去することで、マ
スク204上のニッケル薄膜205がリフトオフされ、
領域200のa−Si膜203において、選択的にニッ
ケルのような触媒元素205の微量添加が行われたこと
になる。そして、これを不活性雰囲気下、例えば加熱温
度550℃で16時間アニールして結晶化させる。
Next, as shown in FIG. 3A, the substrate 20
1 Nickel is deposited as a thin film on the surface by using nickel as a catalytic element 205. In this example, the distance between the vapor deposition source and the substrate was made larger than usual and the vapor deposition rate was lowered, so that the thickness of the catalytic element 205 made of nickel was controlled to be about 1 to 2 nm. When the surface density of nickel by the catalytic element 205 on the substrate 201 at this time was actually measured, it was about 1 × 10 13 atoms / cm 2 . Then, by removing the photoresist mask 204, the nickel thin film 205 on the mask 204 is lifted off,
This means that the trace amount of the catalytic element 205 such as nickel was selectively added to the a-Si film 203 in the region 200. Then, this is annealed in an inert atmosphere, for example, at a heating temperature of 550 ° C. for 16 hours to be crystallized.

【0076】この際、領域200においては、a−Si
膜203表面に添加されたニッケルを核として基板20
1に対して垂直方向にケイ素膜203の結晶化が起こ
り、結晶性ケイ素膜203bが形成される。そして、領
域200の周辺領域では、図2及び図3(B)におい
て、矢印206で示すように、領域200から横方向
(基板と平行な方向)に結晶成長が行われ、横方向結晶
成長した結晶性ケイ素膜203cが形成される。また、
それ以外の203の領域は、そのまま非晶質ケイ素膜領
域203dとして残る。この横方向結晶成長した結晶性
ケイ素膜203c中のニッケル濃度は5×1016ato
ms/cm3程度であった。なお、上記結晶成長に際
し、矢印206で示される基板と平行な方向の結晶成長
の距離は、80μm程度であった。
At this time, in the region 200, a-Si
The substrate 20 with nickel added to the surface of the film 203 as a nucleus
Crystallization of the silicon film 203 occurs in the direction perpendicular to 1 to form a crystalline silicon film 203b. Then, in the peripheral region of the region 200, crystal growth is performed in the lateral direction (direction parallel to the substrate) from the region 200 as indicated by an arrow 206 in FIGS. A crystalline silicon film 203c is formed. Also,
The other region 203 remains as the amorphous silicon film region 203d. The concentration of nickel in the laterally grown crystalline silicon film 203c is 5 × 10 16 at.
It was about ms / cm 3 . In the crystal growth, the distance of crystal growth in the direction parallel to the substrate indicated by arrow 206 was about 80 μm.

【0077】その後、図3(C)に示すように、レーザ
ー光207を照射し、ケイ素膜203の再結晶化を行
う。このときのレーザー光としては、XeClエキシマ
レーザー(波長308nm、パルス幅40nsec)を
用いた。レーザー光207の照射条件は、照射時に基板
を200〜500℃、例えば400℃に加熱し、エネル
ギー密度250〜400mJ/cm2、例えば350m
J/cm2とした。レーザー光207は、基板面に対し
て順次走査され、ケイ素膜203の任意の一点に対し
て、それぞれ10回レーザー照射されるように走査ピッ
チを設定した。この工程により、結晶性ケイ素領域20
3bおよび203cはその融点以上に加熱され、溶融し
固化することで、一部を種結晶として再結合し、さらに
良好な結晶性となる。また、a−Si領域203dは、
結晶化され結晶性ケイ素膜203aとなる。
Then, as shown in FIG. 3C, laser light 207 is irradiated to recrystallize the silicon film 203. As the laser light at this time, a XeCl excimer laser (wavelength 308 nm, pulse width 40 nsec) was used. The irradiation condition of the laser beam 207 is that the substrate is heated to 200 to 500 ° C., for example 400 ° C., and the energy density is 250 to 400 mJ / cm 2 , for example 350 m during irradiation.
It was set to J / cm 2 . The scanning pitch was set so that the laser beam 207 was sequentially scanned on the substrate surface and an arbitrary point on the silicon film 203 was irradiated with laser 10 times. By this step, the crystalline silicon region 20
3b and 203c are heated above their melting points, melted and solidified, so that some of them are recombined as seed crystals and have better crystallinity. In addition, the a-Si region 203d is
It is crystallized to form the crystalline silicon film 203a.

【0078】その後、図3(D)に示すように、結晶性
ケイ素膜203c'領域が、後のTFTの活性領域(ソ
ース領域、ドレイン領域、チャネル領域)を構成する島
状の結晶性ケイ素膜208n、208pとなるように、
それ以外の結晶性ケイ素膜をエッチング除去して素子間
分離を行う。
After that, as shown in FIG. 3D, the crystalline silicon film 203c 'region is an island-shaped crystalline silicon film which constitutes the active region (source region, drain region, channel region) of the TFT later. To be 208n and 208p,
The other crystalline silicon film is removed by etching to separate the elements.

【0079】次に、島状の結晶性ケイ素膜208n、2
08pを覆うように厚さ20〜150nm、ここでは1
00nmの酸化ケイ素膜をゲート絶縁膜209として成
膜する。酸化ケイ素膜の形成には、ここではTEOS
(Tetra EthoxyOrtho Silica
te)を原料とし、酸素とともに基板温度150〜60
0℃、好ましくは300〜400℃で、RFプラズマC
VD法で分解・堆積した。成膜後、ゲート絶縁膜209
自身のバルク特性および島状の結晶性ケイ素膜208
n、208p\ゲート絶縁膜209の界面特性を向上す
るために、不活性ガス雰囲気下で500〜600℃で数
時間のアニールを行った。
Next, the island-shaped crystalline silicon films 208n and 2n are formed.
20-150 nm thick so as to cover 08p, here 1
A 00 nm silicon oxide film is formed as the gate insulating film 209. Here, TEOS is used to form the silicon oxide film.
(Tetra Ethoxy Ortho Silica
te) as a raw material, and a substrate temperature of 150 to 60 with oxygen.
RF plasma C at 0 ° C., preferably 300 to 400 ° C.
It was decomposed and deposited by the VD method. After the film formation, the gate insulating film 209
Its own bulk properties and island crystalline silicon film 208
In order to improve the interface characteristics of n, 208p \ gate insulating film 209, annealing was performed at 500 to 600 ° C. for several hours in an inert gas atmosphere.

【0080】次に、図3(E)に示すように、スパッタ
リング法によって厚さ400〜800nm、例えば50
0nmのアルミニウム(0.1〜2%のシリコンを含
む)を成膜し、アルミニウム膜をパターニングして、ゲ
ート電極210n、210pを形成する。
Next, as shown in FIG. 3E, the thickness is 400 to 800 nm, for example, 50 by the sputtering method.
A 0 nm aluminum film (containing 0.1 to 2% of silicon) is formed, and the aluminum film is patterned to form gate electrodes 210n and 210p.

【0081】次に、イオンドーピング法によって、活性
領域となる島状の結晶性ケイ素膜208n、208pに
ゲート電極210n、210pをマスクとして不純物
(リン、およびホウ素)を注入する。ドーピングガスと
して、フォスフィン(PH3)およびジボラン(B
26)を用い、前者の場合は、加速電圧を60〜90k
V、例えば80kV、後者の場合は、40kV〜80k
V、例えば65kVとし、ドーズ量は1×1015〜8×
1015cm-2、例えばリンを2×1015cm-2、ホウ素
を5×1015cm-2とする。この工程により、ゲート電
極210n、210pにマスクされ不純物が注入されな
い領域は後にTFTのチャネル領域213n、213p
となる。ドーピングに際しては、ドーピングが不要な領
域をフォトレジストで覆うことによって、それぞれの元
素を選択的にドーピングを行う。この結果、N型の不純
物を注入したソース領域214nとドレイン領域215
n、P型の不純物を注入したソース領域214pとドレ
イン領域215pが形成され、図3(E)及び(F)に
示すように、N型TFT222とP型TFT223とを
形成することができる。この状態を基板上方より見ると
図2のようになっており、ここで活性領域を構成する島
状の結晶性ケイ素膜208nおよび208pにおいて、
矢印206で示した結晶成長方向キャリアの移動方向
(ソース→ドレイン方向)は平行となるように配置して
ある。このような配置を採ることで、さらに高移動度を
有するTFTが得られる。
Next, impurities (phosphorus and boron) are implanted into the island-shaped crystalline silicon films 208n and 208p to be the active regions by ion doping using the gate electrodes 210n and 210p as masks. Phosphine (PH 3 ) and diborane (B) are used as doping gases.
2 H 6 ), in the former case, the acceleration voltage is 60 to 90 k.
V, for example 80 kV, 40 kV to 80 k in the latter case
V, for example, 65 kV, and the dose amount is 1 × 10 15 to 8 ×
10 15 cm −2 , for example, phosphorus is 2 × 10 15 cm −2 and boron is 5 × 10 15 cm −2 . By this step, the regions which are masked by the gate electrodes 210n and 210p and into which the impurities are not implanted will be the channel regions 213n and 213p of the TFT later.
Becomes At the time of doping, each element is selectively doped by covering a region where doping is unnecessary with a photoresist. As a result, the source region 214n and the drain region 215 in which N-type impurities are implanted are formed.
A source region 214p and a drain region 215p into which n-type and P-type impurities are implanted are formed, and an N-type TFT 222 and a P-type TFT 223 can be formed as shown in FIGS. This state is viewed from above the substrate as shown in FIG. 2, in which the island-shaped crystalline silicon films 208n and 208p forming the active region are
The crystal growth direction indicated by arrow 206 is arranged so that the carrier movement direction (source → drain direction) is parallel. By adopting such an arrangement, a TFT having higher mobility can be obtained.

【0082】その後、図3(E)に示すように、レーザ
ー光212の照射によってアニールを行い、イオン注入
した不純物の活性化を行う。レーザー光としては、Xe
Clエキシマレーザー(波長308nm、パルス幅40
nsec)を用い、レーザー光の照射条件としては、エ
ネルギー密度250mJ/cm2で一か所につき4ショ
ット照射した。
Then, as shown in FIG. 3E, annealing is performed by irradiation with laser light 212 to activate the ion-implanted impurities. As the laser light, Xe
Cl excimer laser (wavelength 308 nm, pulse width 40
nsec), the laser beam was irradiated at an energy density of 250 mJ / cm 2 for 4 shots at one location.

【0083】続いて、図3(F)に示すように、厚さ6
00nmの酸化ケイ素膜を層間絶縁膜216として、T
EOSを原料としたプラズマCVD法によって形成し、
これにコンタクトホールを形成して、金属材料、例え
ば、窒化チタンとアルミニウムの二層膜によってTFT
のソース電極・配線217、ソースとドレイン電極・配
線218、ドレイン電極・配線219を形成する。そし
て最後に、1気圧の水素雰囲気下で350℃、1時間程
度のアニールを行い、N型TFT222とP型TFT2
23を完成させる。
Then, as shown in FIG.
A silicon oxide film of 00 nm is used as an interlayer insulating film 216, and T
Formed by a plasma CVD method using EOS as a raw material,
A contact hole is formed in this, and the TFT is made of a metal material, for example, a bilayer film of titanium nitride and aluminum
A source electrode / wiring 217, a source / drain electrode / wiring 218, and a drain electrode / wiring 219 are formed. Finally, annealing is performed at 350 ° C. for about 1 hour in a hydrogen atmosphere of 1 atm to perform N-type TFT 222 and P-type TFT 2
Complete 23.

【0084】以上の実施例にしたがって作製したCMO
S構造回路において、それぞれのTFTの電界効果移動
度はN型TFTで150〜200cm2/Vs、P型T
FTで100〜130cm2/Vsと高く、閾値電圧は
N型TFTで1.5〜2V、P型TFTで−2〜−2.
5Vと非常に良好な特性を示す。さらに、繰り返し測定
に伴う特性劣化もほとんどなく、信頼性の高いCMOS
構造回路が得られた。
CMOs produced according to the above examples
In the S structure circuit, the field effect mobility of each TFT is 150 to 200 cm 2 / Vs for the N-type TFT, and the P-type T
The FT has a high value of 100 to 130 cm 2 / Vs, and the threshold voltage is 1.5 to 2 V for the N-type TFT and -2 to -2.
It shows a very good characteristic of 5V. Furthermore, there is almost no deterioration in characteristics due to repeated measurements, and highly reliable CMOS
A structural circuit was obtained.

【0085】以上、本発明に基づく実施例2例につき具
体的に説明したが、本発明は上述の実施例に限定される
ものではなく、本発明の技術的思想に基づく各種の変形
が可能である。
Although the second embodiment of the present invention has been specifically described above, the present invention is not limited to the above-mentioned embodiments, and various modifications can be made based on the technical idea of the present invention. is there.

【0086】上記実施例では、活性領域ケイ素膜の下地
膜として主に窒化ケイ素膜を用いたが、その組成として
炭化ケイ素膜のような酸素を含まないものならその他の
膜でも同様の効果が得られるし、たとえ膜中に酸素が混
在していたとしてもその膜中酸素濃度が15%以下な
ら、ほぼ問題はない。また、形成方法としても上記の反
応性スパッタリングやプラズマCVD法以外の方法も利
用できる。例えば高純度Si34をターゲットとして用
いたスパッタリング法では、ほぼ理想的な膜組成が得ら
れ特に有効である。
In the above embodiments, the silicon nitride film was mainly used as the underlying film of the active region silicon film, but the same effect can be obtained with other films as long as the composition does not contain oxygen such as the silicon carbide film. However, even if oxygen is mixed in the film, there is almost no problem if the oxygen concentration in the film is 15% or less. Further, as a forming method, a method other than the above reactive sputtering or plasma CVD method can be used. For example, a sputtering method using high-purity Si 3 N 4 as a target is particularly effective because a nearly ideal film composition can be obtained.

【0087】a−Si膜の結晶化に際しては、XeCl
エキシマレ−ザ−を用いたが、それ以外の様々な強光照
射により結晶化された場合にも勿論、同様の効果があ
り、波長248nmのKrFエキシマレーザーや、波長
488nmの連続発振Arレーザーなどにおいても同様
である。
When crystallizing the a-Si film, XeCl
Although an excimer laser was used, the same effect can of course be obtained when crystallized by various other strong light irradiation, and a KrF excimer laser having a wavelength of 248 nm or a continuous wave Ar laser having a wavelength of 488 nm is used. Is also the same.

【0088】また、上記第2実施例では、固相結晶成長
法としては、触媒元素を選択的に導入し、結晶化する方
法を用いたが、触媒元素をa−Si膜全面に導入する方
法もプロセス簡略化の面で有効である。また、触媒元素
を用いず通常の固相結晶成長法を用いても同様の効果が
得られる。上記第2実施例では、触媒元素であるニッケ
ルを微量導入する方法として、a−Si膜表面に蒸着法
によりニッケル薄膜を形成する方法を採用した。しか
し、a−Si膜成膜前に、基板表面にニッケルを導入
し、非晶質ケイ素膜下層よりニッケルを拡散させ結晶成
長を行わせる方法でもよい。即ち、結晶成長は非晶質ケ
イ素膜の上面側から行ってもよいし、下面側から行って
もよい。また、ニッケルの導入方法としても、その他、
様々な手法を用いることができる。例えば、a−Si膜
表面にニッケル塩を溶かせた水溶液を塗布する方法、ニ
ッケル塩を溶かせる溶媒として、SOG(スピンオング
ラス)材料を溶媒としてSiO2膜より拡散させる方法
も有効であるし、スパッタリング法やメッキ法により薄
膜形成する方法や、イオンドーピング法により直接導入
する方法なども利用できる。さらに、結晶化を助長する
不純物金属元素としては、ニッケル以外にコバルト、パ
ラジウム、白金、銅、銀、金、インジウム、スズ、アル
ミニウム、アンチモンを用いても効果が得られる。
In the second embodiment, as the solid phase crystal growth method, the method of selectively introducing and crystallization of the catalytic element was used. However, the method of introducing the catalytic element over the entire surface of the a-Si film is used. Is also effective in terms of process simplification. Further, the same effect can be obtained by using a normal solid phase crystal growth method without using a catalytic element. In the second embodiment, a method of forming a nickel thin film on the surface of the a-Si film by a vapor deposition method was adopted as a method of introducing a trace amount of nickel as a catalytic element. However, a method of introducing nickel into the surface of the substrate and diffusing nickel from the lower layer of the amorphous silicon film to perform crystal growth before forming the a-Si film may be used. That is, crystal growth may be performed from the upper surface side or the lower surface side of the amorphous silicon film. In addition, as a method of introducing nickel,
Various techniques can be used. For example, a method of applying an aqueous solution in which a nickel salt is dissolved on the surface of an a-Si film, a method of diffusing from a SiO 2 film using an SOG (spin on glass) material as a solvent for dissolving the nickel salt are also effective, and sputtering is also effective. A method of forming a thin film by a plating method or a plating method, a method of directly introducing it by an ion doping method, or the like can also be used. Further, as the impurity metal element that promotes crystallization, cobalt, palladium, platinum, copper, silver, gold, indium, tin, aluminum, or antimony can be used in addition to nickel.

【0089】さらに、本発明の応用としては、液晶表示
用のアクティブマトリクス型基板以外に、例えば、密着
型イメージセンサー、ドライバー内蔵型のサーマルヘッ
ド、有機系EL等を発光素子としたドライバー内蔵型の
光書き込み素子や表示素子、三次元IC等が考えられ
る。本発明を用いることで、これらの素子の高速、高解
像度化等の高性能化が実現される。さらに本発明は、上
述の実施例で説明したMOS型トランジスタに限らず、
結晶性半導体を素子材としたバイポーラトランジスタや
静電誘導トランジスタをはじめとして幅広く半導体プロ
セス全般に応用することができる。
Further, as an application of the present invention, in addition to an active matrix type substrate for liquid crystal display, for example, a contact type image sensor, a driver built-in thermal head, a driver built-in type using an organic EL or the like as a light emitting element. An optical writing element, a display element, a three-dimensional IC, etc. can be considered. By using the present invention, high performance such as high speed and high resolution of these elements can be realized. Further, the present invention is not limited to the MOS type transistor described in the above embodiment,
It can be widely applied to all semiconductor processes including a bipolar transistor and a static induction transistor using a crystalline semiconductor as an element material.

【0090】[0090]

【発明の効果】本発明を用いることにより、エネルギー
ビーム照射による溶融固化過程にて結晶化された結晶性
ケイ素膜を素子材料とする半導体装置全般において、従
来の問題点を解決でき、高性能で且つ信頼性、安定性の
高く、また、複数の素子間の特性均一性が良好な薄膜半
導体装置を実現することができる。特に液晶表示装置に
おいては、パネル内において個々のTFTの特性を均一
化でき、レーザー順次走査に起因する表示不良のない高
表示レベルな液晶表示装置が得られる。さらに、薄膜集
積回路を構成するTFTにおいては、要求される高性能
で且つ高信頼性を満足し、特にN型TFTとP型TFT
を有するCMOS回路では、閾値電圧VTHの絶対値をほ
ぼ同程度にできるため、従来必要であったチャネルドー
プなどの閾値電圧VTHのコントロールプロセスを行う必
要がなくなる。
EFFECTS OF THE INVENTION By using the present invention, conventional problems can be solved and high performance can be achieved in a general semiconductor device using a crystalline silicon film crystallized in the melting and solidification process by energy beam irradiation as an element material. Further, it is possible to realize a thin film semiconductor device having high reliability and stability, and having excellent property uniformity among a plurality of elements. Particularly in the liquid crystal display device, the characteristics of individual TFTs can be made uniform in the panel, and a high display level liquid crystal display device without display defects due to laser sequential scanning can be obtained. Further, in a TFT that constitutes a thin film integrated circuit, the required high performance and high reliability are satisfied, and particularly, N-type TFT and P-type TFT
In the CMOS circuit having the above, since the absolute value of the threshold voltage V TH can be made substantially the same, it is not necessary to perform the control process of the threshold voltage V TH , such as channel doping, which has been conventionally required.

【0091】そして、同一基板上にアクティブマトリク
ス部と周辺駆動回路部を構成するフルドライバモノリシ
ック型のアクティブマトリクス基板を簡便な製造プロセ
スにて実現でき、モジュールのコンパクト化、高性能
化、低コスト化が図れる。
Then, a full-driver monolithic type active matrix substrate which constitutes an active matrix portion and a peripheral drive circuit portion on the same substrate can be realized by a simple manufacturing process, and the module can be made compact, high performance and low cost. Can be achieved.

【図面の簡単な説明】[Brief description of drawings]

【図1】第1の実施例の作製工程を示す。FIG. 1 shows a manufacturing process of a first embodiment.

【図2】第2の実施例の概要を示す。FIG. 2 shows an outline of a second embodiment.

【図3】第2の実施例の作製工程を示す。FIG. 3 shows a manufacturing process of a second embodiment.

【図4】下地膜膜中酸素濃度とケイ素抵抗値との関係を
示す。
FIG. 4 shows the relationship between the oxygen concentration in the underlayer film and the silicon resistance value.

【図5】下地SiNX膜のNH基濃度とケイ素抵抗値と
の関係を示す。
FIG. 5 shows the relationship between the NH group concentration of the underlying SiN x film and the silicon resistance value.

【符号の説明】[Explanation of symbols]

101、201 ガラス基板 102、202 下地膜 103、203 非晶質ケイ素(a−
Si)膜 204 マスク 205 触媒元素 206 矢印 107、207 レーザー光 108、208 島状の結晶性ケイ素
膜 109、209 ゲート絶縁膜 110、210 ゲート電極 111 酸化物層 112、212 レーザー光 113、213 チャネル領域 114、214 ソース領域 115、215 ドレイン領域 116、216 層間絶縁膜 117 ソース電極 217 ソース電極・配線 218 ソースとドレイン電
極・配線 219 ドレイン電極・配線 120 画素電極 121 画素TFT 222 N型TFT 223 P型TFT
101, 201 glass substrates 102, 202 base films 103, 203 amorphous silicon (a-
Si) film 204 mask 205 catalyst element 206 arrows 107, 207 laser beams 108, 208 island-shaped crystalline silicon films 109, 209 gate insulating films 110, 210 gate electrodes 111 oxide layers 112, 212 laser beams 113, 213 channel regions 114, 214 Source region 115, 215 Drain region 116, 216 Interlayer insulating film 117 Source electrode 217 Source electrode / wiring 218 Source and drain electrode / wiring 219 Drain electrode / wiring 120 Pixel electrode 121 Pixel TFT 222 N-type TFT 223 P-type TFT

フロントページの続き (58)調査した分野(Int.Cl.7,DB名) H01L 29/786 H01L 21/336 H01L 21/20 Front page continued (58) Fields surveyed (Int.Cl. 7 , DB name) H01L 29/786 H01L 21/336 H01L 21/20

Claims (11)

(57)【特許請求の範囲】(57) [Claims] 【請求項1】 基板上に構成され、絶縁性を有する下地
膜と接して成る、結晶性を有するケイ素膜を活性領域と
して構成された薄膜半導体装置において、該活性領域
は、エネルギービーム照射による溶融固化過程にて結晶
化された結晶性ケイ素膜であり、前記下地膜の主成分が
SiNXであり、前記SiNXに含まれるNH基の膜中濃
度が、6×1021個/cm3以下であって、前記下地膜
の膜中の酸素濃度としては原子濃度で15%以下となる
絶縁膜であることを特徴とする半導体装置。
1. A thin film semiconductor device, comprising a crystalline silicon film as an active region, which is formed on a substrate and in contact with an insulating base film, wherein the active region is melted by energy beam irradiation. It is a crystalline silicon film crystallized in the solidification process, the main component of the underlying film is SiN x , and the concentration of NH groups contained in the SiN x in the film is 6 × 10 21 pieces / cm 3 or less. I der, the underlayer
Oxygen concentration in the film is less than 15% in atomic concentration
A semiconductor device characterized by being an insulating film .
【請求項2】 基板上に構成され、絶縁性を有する下地
膜と接して成る、結晶性を有するケイ素膜に構成された
複数の薄膜トランジスタよりなる半導体装置において、
該複数の薄膜トランジスタのチャネル領域は、パルスレ
ーザー光の順次走査照射により結晶化された結晶性ケイ
素膜よりなり、該チャネル領域と接して下層に形成され
た下地膜の主成分がSiNXであり、前記SiNXに含ま
れるNH基の膜中濃度が、6×1021個/cm3以下で
って、前記下地膜の膜中の酸素濃度としては原子濃度
で15%以下となる絶縁膜であることを特徴とする半導
体装置。
2. A semiconductor device comprising a plurality of thin film transistors formed on a crystalline silicon film formed on a substrate and in contact with an insulating base film,
The channel regions of the plurality of thin film transistors are made of a crystalline silicon film crystallized by sequential scanning irradiation of pulsed laser light, and the main component of the underlying film formed in the lower layer in contact with the channel regions is SiN x , membrane concentration of NH groups contained in the SiN X is I Oh <br/> at 6 × 10 21 atoms / cm 3 or less, the atomic concentration as the oxygen concentration in the film of the underlayer
The semiconductor device is characterized by being an insulating film having a ratio of 15% or less .
【請求項3】 前記複数の薄膜トランジスタは、画素電
極を有するアクティブマトリクス基板にて、各画素電極
に接続されてなる画素スイッチング用の薄膜トランジス
タであることを特徴とする前記請求項記載の半導体装
置。
3. The semiconductor device according to claim 2 , wherein the plurality of thin film transistors are thin film transistors for pixel switching which are connected to each pixel electrode in an active matrix substrate having a pixel electrode.
【請求項4】 基板上に、主成分がSiNXであり、前
記SiNXに含まれるNH基の膜中濃度が、6×1021
個/cm3以下であって、前記膜中の酸素濃度としては
原子濃度で15%以下となる絶縁膜である下地膜を形成
する工程と、 該絶縁膜上にケイ素膜を形成する工程と、 該ケイ素膜にエネルギービームを照射し、溶融固化過程
において結晶化させる工程と、 該ケイ素膜を活性領域に用いて、薄膜半導体装置を完成
させる工程と、 を少なくとも有することを特徴とする半導体装置の製造
方法。
4. The main component of the substrate is SiN x , and the concentration of NH groups contained in the SiN x in the film is 6 × 10 21.
What pieces / cm 3 or less der, as the oxygen concentration in the membrane
A step of forming a base film which is an insulating film having an atomic concentration of 15% or less ; a step of forming a silicon film on the insulating film; and an energy beam irradiating the silicon film to crystallize it in a melting and solidifying process. A method of manufacturing a semiconductor device, comprising at least a step and a step of completing the thin film semiconductor device by using the silicon film as an active region.
【請求項5】 前記下地膜は、スパッタリング法により
形成されたSiNXであることを特徴とする請求項
載の半導体装置の製造方法。
Wherein said base film, a method of manufacturing a semiconductor device Motomeko 4 wherein you being a SiNX formed by sputtering.
【請求項6】 前記下地膜は、CVD法により形成さ
れ、その後の加熱処理により緻密化されたSiNXであ
ることを特徴とする請求項記載の半導体装置の製造方
法。
Wherein said base film is formed by CVD method, a method of manufacturing a semiconductor device Motomeko 4 wherein you being a SiNX which is densified by subsequent heat treatment.
【請求項7】 前記下地膜上に非晶質ケイ素膜を形成
し、加熱することにより固相状態において結晶化させる
工程と、該結晶化されたケイ素膜に対し、エネルギービ
ームを照射して溶融固化させることで、該ケイ素膜を再
結晶化する工程と、を少なくとも有することを特徴とす
る請求項4〜6の何れかに記載の半導体装置の製造方
法。
7. A step of forming an amorphous silicon film on the base film and crystallizing it in a solid state by heating, and irradiating the crystallized silicon film with an energy beam to melt it. And a step of recrystallizing the silicon film by solidifying the silicon film.
The method of manufacturing a semiconductor device according to any of that請 Motomeko 4-6.
【請求項8】 前記非晶質ケイ素膜を加熱することによ
り固相状態において結晶化させる工程は、該非晶質ケイ
素膜に、その結晶化を助長する触媒元素を導入した後、
行われることを特徴とする請求項記載の半導体装置の
製造方法。
8. The step of crystallizing the amorphous silicon film in a solid state by heating the amorphous silicon film, after introducing a catalytic element for promoting the crystallization into the amorphous silicon film,
The method of manufacturing a semiconductor device Motomeko 7 wherein you characterized by being performed.
【請求項9】 前記非晶質ケイ素膜を加熱することによ
り固相状態において結晶化させる工程は、該非晶質ケイ
素膜に、その結晶化を助長する触媒元素を選択的に導入
し、加熱処理により、該触媒元素が選択的に導入された
領域から、その周辺部へと横方向に結晶成長させること
により行われることを特徴とする請求項記載の半導体
装置の製造方法。
9. The step of crystallizing the amorphous silicon film in a solid state by heating the amorphous silicon film, a catalyst element that promotes the crystallization is selectively introduced into the amorphous silicon film, and heat treatment is performed. Accordingly, from the catalytic element is selectively introduced region, method of manufacturing a semiconductor device Motomeko 8 wherein you characterized by being performed by crystal growth in the lateral direction to its periphery.
【請求項10】 前記エネルギービームは、波長400
nm以下のエキシマレーザー光であって、ケイ素膜に照
射されるエネルギー密度が250〜400mJ/cm2
のパルスレーザーであることを特徴とする請求項記載
の半導体装置の製造方法。
10. The energy beam has a wavelength of 400.
The excimer laser light having a wavelength of nm or less, the energy density of which is 250 to 400 mJ / cm 2 applied to the silicon film.
The method of manufacturing a semiconductor device Motomeko 4 wherein you characterized in that the pulsed laser.
【請求項11】 前記エネルギービームはエキシマレー
ザー光であって、そのビーム形状がケイ素膜表面の照射
面において長尺形状となるように設計されており、該ビ
ーム形状の長尺方向に対して垂直方向に順次走査するこ
とで、複数の半導体素子の活性領域を同時に結晶化する
ことを特徴とする請求項記載の半導体装置の製造方
法。
11. The energy beam is an excimer laser beam, the beam shape of which is designed to be elongated on the irradiation surface of the silicon film surface, and the energy beam is perpendicular to the longitudinal direction of the beam shape. by sequentially scanning direction, the method of manufacturing a semiconductor device Motomeko 4 wherein you characterized in that simultaneously crystallize the active region of the plurality of semiconductor elements.
JP33258496A 1996-12-13 1996-12-13 Semiconductor device and manufacturing method thereof Expired - Fee Related JP3377160B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP33258496A JP3377160B2 (en) 1996-12-13 1996-12-13 Semiconductor device and manufacturing method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP33258496A JP3377160B2 (en) 1996-12-13 1996-12-13 Semiconductor device and manufacturing method thereof

Publications (2)

Publication Number Publication Date
JPH10173196A JPH10173196A (en) 1998-06-26
JP3377160B2 true JP3377160B2 (en) 2003-02-17

Family

ID=18256574

Family Applications (1)

Application Number Title Priority Date Filing Date
JP33258496A Expired - Fee Related JP3377160B2 (en) 1996-12-13 1996-12-13 Semiconductor device and manufacturing method thereof

Country Status (1)

Country Link
JP (1) JP3377160B2 (en)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6656779B1 (en) * 1998-10-06 2003-12-02 Semiconductor Energy Laboratory Co., Ltd. Semiconductor apparatus having semiconductor circuits made of semiconductor devices, and method of manufacture thereof
JP2000208771A (en) 1999-01-11 2000-07-28 Hitachi Ltd Semiconductor device, liquid cystal display device, and their manufacturing
US7288420B1 (en) 1999-06-04 2007-10-30 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing an electro-optical device
JP4532452B2 (en) * 1999-06-04 2010-08-25 株式会社半導体エネルギー研究所 Electro-optic device
JP4532453B2 (en) * 1999-06-04 2010-08-25 株式会社半導体エネルギー研究所 Method for manufacturing electro-optical device
US7042024B2 (en) 2001-11-09 2006-05-09 Semiconductor Energy Laboratory Co., Ltd. Light emitting apparatus and method for manufacturing the same
JP4451054B2 (en) * 2001-11-09 2010-04-14 株式会社半導体エネルギー研究所 Light emitting device and manufacturing method thereof
JP4493905B2 (en) * 2001-11-09 2010-06-30 株式会社半導体エネルギー研究所 Light emitting device and manufacturing method thereof
TWI288443B (en) 2002-05-17 2007-10-11 Semiconductor Energy Lab SiN film, semiconductor device, and the manufacturing method thereof
JP5311754B2 (en) * 2006-03-20 2013-10-09 株式会社半導体エネルギー研究所 Crystalline semiconductor film, semiconductor device and manufacturing method thereof

Also Published As

Publication number Publication date
JPH10173196A (en) 1998-06-26

Similar Documents

Publication Publication Date Title
US6013544A (en) Method for fabricating a semiconductor device
US5936291A (en) Thin film transistor and method for fabricating the same
JP3389022B2 (en) Semiconductor device
KR100440602B1 (en) Semiconductor device and method for fabricating the device
JP3277082B2 (en) Semiconductor device and manufacturing method thereof
JP3715848B2 (en) Manufacturing method of semiconductor device
JP3377160B2 (en) Semiconductor device and manufacturing method thereof
JP3317482B2 (en) Semiconductor device and manufacturing method thereof
JPH0897137A (en) Semiconductor device and its manufacture
JP3319963B2 (en) Method for manufacturing semiconductor device
JP3927756B2 (en) Manufacturing method of semiconductor device
JP2003100629A (en) Semiconductor device and manufacturing method thereof
JP3357798B2 (en) Semiconductor device and method of manufacturing the same
JP3338756B2 (en) Semiconductor device and method of manufacturing the same
JP3403927B2 (en) Method for manufacturing semiconductor device
JP3192555B2 (en) Method for manufacturing semiconductor device
JP3204489B2 (en) Method for manufacturing semiconductor device
JP2002280560A (en) Manufacturing method for semiconductor element, semiconductor element manufactured by the same manufacturing method, and semiconductor device
JP3090855B2 (en) Semiconductor device and manufacturing method thereof
JP3392677B2 (en) Semiconductor thin film, semiconductor device and method of manufacturing the same
JP3227392B2 (en) Semiconductor device and method of manufacturing the same
JP3859516B2 (en) Manufacturing method of semiconductor device
JP3390622B2 (en) Semiconductor device
JP2000031057A (en) Manufacture of semiconductor device
JP5004838B2 (en) A method for forming a semiconductor film, and a semiconductor device and a display device using the semiconductor film.

Legal Events

Date Code Title Description
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20021121

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20071206

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20081206

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091206

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091206

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101206

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101206

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111206

Year of fee payment: 9

LAPS Cancellation because of no payment of annual fees