JP2001345267A - Manufacturing method of semiconductor device - Google Patents

Manufacturing method of semiconductor device

Info

Publication number
JP2001345267A
JP2001345267A JP2001084251A JP2001084251A JP2001345267A JP 2001345267 A JP2001345267 A JP 2001345267A JP 2001084251 A JP2001084251 A JP 2001084251A JP 2001084251 A JP2001084251 A JP 2001084251A JP 2001345267 A JP2001345267 A JP 2001345267A
Authority
JP
Japan
Prior art keywords
film
region
semiconductor device
substrate
mask
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2001084251A
Other languages
Japanese (ja)
Other versions
JP2001345267A5 (en
JP4986333B2 (en
Inventor
Kenji Kasahara
健司 笠原
Ritsuko Kawasaki
律子 河崎
Hisashi Otani
久 大谷
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Priority to JP2001084251A priority Critical patent/JP4986333B2/en
Publication of JP2001345267A publication Critical patent/JP2001345267A/en
Publication of JP2001345267A5 publication Critical patent/JP2001345267A5/ja
Application granted granted Critical
Publication of JP4986333B2 publication Critical patent/JP4986333B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Liquid Crystal (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Thin Film Transistor (AREA)
  • Recrystallisation Techniques (AREA)

Abstract

PROBLEM TO BE SOLVED: To achieve a TFT that can be operated speedily by manufacturing a crystalline semiconductor film where the position and size of a crystal particle are controlled, and, furthermore, using the crystalline semiconductor film for the channel formation region of the TFT. SOLUTION: A laser beam is emitted via a mask that allows laser light intensity to be modulated in desired space distribution and is made of a material that does not directly absorb the laser beam. The intensity distribution of the laser beam is reflected for forming temperature distribution inside a semiconductor device. By using the temperature distribution, the occurrence location and direction of lateral growth are controlled, and the large diameter of the crystal particle is manufactured at an arbitrary position on a substrate.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】本発明は、絶縁表面を有する
基板上に形成する結晶構造を有する半導体膜の作製方
法、並びに該半導体膜を活性層に用いた半導体装置の作
製方法に関する。特に、結晶質半導体層で活性層を形成
した薄膜トランジスタの作製方法に関する。尚、本明細
書中において半導体装置とは、半導体特性を利用するこ
とで機能しうる装置全般を指し、薄膜トランジスタを用
いて形成されるアクティブマトリクス型の液晶表示装置
に代表される電気光学装置、およびそのような電気光学
装置を部品として搭載した電子機器を範疇とする。
The present invention relates to a method for manufacturing a semiconductor film having a crystal structure formed on a substrate having an insulating surface, and a method for manufacturing a semiconductor device using the semiconductor film as an active layer. In particular, the present invention relates to a method for manufacturing a thin film transistor in which an active layer is formed using a crystalline semiconductor layer. Note that, in this specification, a semiconductor device refers to any device that can function by utilizing semiconductor characteristics, and includes an electro-optical device typified by an active matrix liquid crystal display device formed using a thin film transistor, and An electronic device having such an electro-optical device as a component is included in the category.

【0002】[0002]

【従来の技術】ガラスなどの透光性を有する絶縁基板上
に非晶質半導体層を形成し、レーザーアニール法や熱ア
ニール法などで結晶化させた結晶質半導体層を活性層と
した薄膜トランジスタ(Thin Film Transistor:以下、
TFTと記す)が開発されている。絶縁基板には、バリ
ウムホウケイ酸ガラスやアルミノホウケイ酸ガラスなど
のガラス基板が多くの場合用いられている。このような
ガラス基板は石英基板と比べ耐熱性は劣るものの市販価
格は安価であることから、大面積基板を容易に製造でき
る利点を有している。
2. Description of the Related Art A thin film transistor (hereinafter referred to as a thin film transistor) having an active layer formed of a crystalline semiconductor layer formed by forming an amorphous semiconductor layer on a light-transmitting insulating substrate such as glass and crystallizing the same by a laser annealing method or a thermal annealing method. Thin Film Transistor:
TFT) has been developed. As an insulating substrate, a glass substrate such as barium borosilicate glass or aluminoborosilicate glass is often used. Such a glass substrate is inferior in heat resistance to a quartz substrate, but is commercially available at a low price, and thus has an advantage that a large-area substrate can be easily manufactured.

【0003】レーザーアニール法はガラス基板の温度を
あまり上昇させず、非晶質半導体層にのみ高いエネルギ
ーを与えて結晶化させることができる結晶化技術として
知られている。特に、短波長の光を大出力が得られるエ
キシマレーザーはこの用途において最も適していると考
えられている。エキシマレーザーを用いたレーザーアニ
ール法は、レーザービームを被照射面においてスポット
状や線状となるように光学系で加工し、その加工された
レーザー光で被照射面を走査すること(レーザー光の照
射位置を被照射面に対して相対的に移動させる)により
行う。例えば、線状レーザー光を用いたエキシマレーザ
ーアニール法は、その長手方向と直角な方向だけの走査
で被照射面全体をレーザーアニールすることも可能であ
り、生産性に優れることからTFTを用いる液晶表示装
置の製造技術として主流となりつつある。その技術は一
枚のガラス基板上に画素部を形成する画素TFTと、画
素部の周辺に設けられる駆動回路のTFTを形成したモ
ノシリック型の液晶表示装置を可能とした。
[0003] The laser annealing method is known as a crystallization technique capable of giving high energy only to an amorphous semiconductor layer for crystallization by not raising the temperature of a glass substrate so much. In particular, an excimer laser capable of obtaining short-wavelength light and a large output is considered to be most suitable for this application. In laser annealing using an excimer laser, a laser beam is processed by an optical system so as to form a spot or a line on the surface to be irradiated, and the surface to be irradiated is scanned with the processed laser light (the laser light The irradiation position is moved relative to the irradiated surface). For example, in the excimer laser annealing method using linear laser light, it is possible to perform laser annealing on the entire irradiated surface by scanning only in a direction perpendicular to the longitudinal direction, and since liquid crystal using TFTs is excellent in productivity, It is becoming mainstream as a display device manufacturing technique. This technology has enabled a monolithic liquid crystal display device in which a pixel TFT forming a pixel portion on a single glass substrate and a TFT of a driving circuit provided around the pixel portion are formed.

【0004】しかし、レーザーアニール法で作製される
結晶質半導体層は複数の結晶粒が集合して形成され、そ
の結晶粒の位置と大きさはランダムなものであった。ガ
ラス基板上に作製されるTFTは、素子分離のために、
結晶質半導体層を島状のパターンに分離して形成してい
る。その場合において、結晶粒の位置や大きさを指定し
て形成することはできなかった。結晶粒の界面(結晶粒
界)は、非晶質構造や結晶欠陥などに起因して、再結合
中心や捕獲中心やキャリアに対するポテンシャル障壁と
なる。このため、結晶粒界はキャリアの電流輸送特性を
低下させる原因となる。しかし、結晶の性質がTFTの
特性に重大な影響を及ぼすチャネル形成領域を、結晶粒
界の影響を排除して単一の結晶粒で形成することは殆ど
不可能であった。そのため結晶質シリコン膜を活性層と
するTFTは、単結晶シリコン基板に作製されるMOS
トランジスタの特性と同等なものは今日まで得られてい
ない。
However, a crystalline semiconductor layer produced by a laser annealing method is formed by assembling a plurality of crystal grains, and the positions and sizes of the crystal grains are random. TFT fabricated on a glass substrate is used for device isolation.
The crystalline semiconductor layer is formed separately in an island pattern. In that case, it was not possible to form the crystal grains by specifying the position and size of the crystal grains. The interface between crystal grains (grain boundaries) serves as a potential barrier to recombination centers, capture centers, and carriers due to the amorphous structure, crystal defects, and the like. For this reason, the crystal grain boundaries cause a reduction in the current transport characteristics of carriers. However, it has been almost impossible to form a channel forming region in which the properties of the crystal have a significant effect on the characteristics of the TFT with a single crystal grain excluding the influence of the crystal grain boundary. For this reason, a TFT using a crystalline silicon film as an active layer is a TFT manufactured on a single crystal silicon substrate.
Equivalent to transistor characteristics has not been obtained to date.

【0005】粒径を大きくする方法として、レーザー照
射中および照射直後に、ある領域のみ固相を残して、そ
の他の領域は完全溶融させる方法が考えられる。以下に
この方法について説明する。パルスレーザー照射後の固
化過程において、完全溶融した液体シリコン中に、固相
核生成するまでにはある程度の時間がかかる。従って、
完全溶融領域の中のある位置にのみ固相シリコンが溶融
することなく、残存している場合には、レーザー照射後
ただちに、この固相シリコンを結晶成長の種(シード)
として結晶成長が始まる。この間に、残存していた固相
シリコンから、周りの完全溶融領域に固液界面が移動す
ることで結晶成長が進行する。この膜面に対する水平方
向(本明細書中ではラテラル方向と定義する)に固液界
面が移動する距離は、膜厚の数10倍もの長さになるこ
とがわかっている。(本明細書中ではスーパーラテラル
成長と定義する)。このスーパーラテラル成長は、完全
溶融領域における無数の均一核生成(もしくは不均一核
生成)が発生することで終了すると考えられている。こ
の方法を位置制御させて行うことで、大きな結晶粒を位
置制御させて形成させる試みがなされている。
As a method of increasing the particle size, a method of leaving a solid phase only in a certain region and completely melting the other region during and immediately after laser irradiation can be considered. Hereinafter, this method will be described. In the solidification process after pulsed laser irradiation, it takes some time to generate solid phase nuclei in completely melted liquid silicon. Therefore,
If the solid phase silicon does not melt only at a certain position in the completely melted region but remains, the solid phase silicon is immediately used as a seed for crystal growth after laser irradiation.
As the crystal growth starts. During this time, the solid-liquid interface moves from the remaining solid phase silicon to the surrounding completely melted region, whereby crystal growth proceeds. It has been found that the distance that the solid-liquid interface moves in the horizontal direction (defined as a lateral direction in this specification) with respect to the film surface is several tens times the film thickness. (Defined herein as super lateral growth). It is believed that this super lateral growth is terminated by the occurrence of countless uniform nucleation (or heterogeneous nucleation) in the complete melting region. Attempts have been made to form large crystal grains by controlling the position by controlling the position of this method.

【0006】例えば、「"Grain location control by a
two-pass excimer laser crystallization process",
L.Mariucci, R.Carluccio, A.Pecora, V.Foglietti, G.
Fortunato and D.Della Sala, Proc.AMLCD'99, pp283-2
86,1999」には、メタルマスクを介してレーザー結晶化
する方法がある。その方法によれば、試料基板とは別の
石英基板上にメタルマスクパターンを形成し、このマス
ク基板を試料基板上に設置し、このマスクを介してエキ
シマレーザーを照射している。マスクパターン直下の非
照射領域から照射領域にかけての境界領域に、スーパー
ラテラル成長した大きな結晶粒が形成される。
For example, "Grain location control by a
two-pass excimer laser crystallization process ",
L. Mariucci, R. Carluccio, A. Pecora, V. Foglietti, G.
Fortunato and D. Della Sala, Proc. AMLCD'99, pp283-2
86,1999 ", there is a method of laser crystallization via a metal mask. According to the method, a metal mask pattern is formed on a quartz substrate different from the sample substrate, the mask substrate is set on the sample substrate, and an excimer laser is irradiated through the mask. Large super laterally grown crystal grains are formed in the boundary region from the non-irradiation region directly below the mask pattern to the irradiation region.

【0007】また、「"Grain Boundary Location contr
ol by Patterned Metal Film in Excimer Laser Crysta
llized Polysilicon", L.Mariucci, R.Carluccio, A.Pe
cora, G.Fortunato ,F.Massussi, V.Foglietti, D.Dell
a Sala and J.Stoemenos, Solid State Phenomena Vol
s.67-68(1999)pp.175-180」には、メタルマスクを試料
基板上の非晶質半導体層の上層に形成して、エキシマレ
ーザー結晶化している。この場合にも、マスクパターン
直下の非照射領域から照射領域にかけての境界領域に、
スーパーラテラル成長した大きな結晶粒が形成される。
[0007] Also, "" Grain Boundary Location contr
ol by Patterned Metal Film in Excimer Laser Crysta
llized Polysilicon ", L. Mariucci, R. Carluccio, A. Pe
cora, G. Fortunato, F. Massussi, V. Foglietti, D. Dell
a Sala and J. Stoemenos, Solid State Phenomena Vol
s. 67-68 (1999) pp. 175-180, a metal mask is formed on an upper layer of an amorphous semiconductor layer on a sample substrate, and is excimer laser crystallized. Also in this case, in the boundary region from the non-irradiation region directly below the mask pattern to the irradiation region,
Large crystal grains grown by super lateral growth are formed.

【0008】[0008]

【発明が解決しようとする課題】上記L.Mariucciらの方
法は、基板の任意の位置に大きな結晶粒径が得られる方
法ではあるが、メタル汚染、メタル膜剥がれ、レーザー
結晶化後のメタルエッチングプロセス上の困難性の問題
がある。以下、これらの問題について説明する。
The above-mentioned method of L. Mariucci et al. Is a method in which a large crystal grain size can be obtained at an arbitrary position on a substrate. However, metal contamination, metal film peeling, and metal etching after laser crystallization are performed. There is a problem of process difficulty. Hereinafter, these problems will be described.

【0009】金属にレーザー光を照射する場合、照射す
るレーザー光エネルギーから反射光エネルギーを除いた
エネルギーが、金属に吸収されて熱に変わる。メタルマ
スクにレーザー光が照射されると、メタル膜表面が瞬時
に高温に熱せられる。このとき、最表面は融点近傍にま
で温度が上昇し、アブレーションすることがある。アブ
レーションした金属原子は、活性層シリコンやレーザー
装置チャンバーに再付着して汚染原因となる。また、ア
ブレーションしない場合でも、高温におけるメタル膜と
メタルマスク基板との熱膨張の差に起因する熱応力差で
膜剥がれが発生する。
When a metal is irradiated with a laser beam, the energy obtained by subtracting the reflected light energy from the irradiated laser beam energy is absorbed by the metal and converted into heat. When the metal mask is irradiated with laser light, the surface of the metal film is instantly heated to a high temperature. At this time, the temperature of the outermost surface rises to near the melting point, and ablation may occur. The ablated metal atoms are re-adhered to the active layer silicon and the laser device chamber and cause contamination. Even when ablation is not performed, film peeling occurs due to a difference in thermal stress caused by a difference in thermal expansion between the metal film and the metal mask substrate at a high temperature.

【0010】また、活性層となる半導体層の上層に直接
メタルマスクを形成する方法の場合、レーザー結晶化の
後にこのメタルマスクを除去する必要がある。このと
き、活性層シリコンにダメージを与えることなく、メタ
ルマスクのみを選択的に除去するプロセスは困難であ
る。
In the case of a method of forming a metal mask directly on a semiconductor layer to be an active layer, it is necessary to remove the metal mask after laser crystallization. At this time, it is difficult to selectively remove only the metal mask without damaging the active layer silicon.

【0011】本発明はこのような問題点を解決するため
の技術であり、結晶粒の位置とその大きさを制御した結
晶質半導体膜を作製し、さらにその結晶質半導体膜をT
FTのチャネル形成領域に用いることにより高速動作が
可能なTFTを実現する。さらに、そのようなTFTを
透過型の液晶表示装置やエレクトロルミネッセンス材料
を用いた表示装置などのさまざまな半導体装置に適用で
きる技術を提供することを目的とする。
The present invention is a technique for solving such a problem, in which a crystalline semiconductor film in which the positions and sizes of crystal grains are controlled is manufactured, and the crystalline semiconductor film is formed by a T
A TFT capable of high-speed operation is realized by using the TFT in a channel formation region of an FT. Further, it is another object of the present invention to provide a technique in which such a TFT can be applied to various semiconductor devices such as a transmission type liquid crystal display device and a display device using an electroluminescence material.

【0012】[0012]

【課題を解決するための手段】本発明は、課題を解決す
るために以下の方法を用いている。遮光領域と透過領域
からなるマスクにレーザー光を通過させ、レーザー光強
度を所望の空間分布になるように変調させる方法であ
り、かつ、マスクの遮光領域と透過領域はともにレーザ
ー光を直接吸収しない材料から構成する。このようにし
て、強度を空間的に変調したレーザー光を半導体膜に照
射すると、レーザー光強度分布を反映して、半導体内部
に温度分布ができる。これを利用して、ラテラル成長の
発生場所および方向を制御し、基板の任意の位置に大き
な結晶粒径を作製することである。
The present invention uses the following method to solve the problem. A method in which laser light is passed through a mask consisting of a light-shielding area and a transmission area, and the laser light intensity is modulated so as to have a desired spatial distribution, and neither the light-shielding area nor the transmission area of the mask directly absorbs the laser light. Consist of material. When the semiconductor film is irradiated with the laser light whose intensity is spatially modulated in this manner, a temperature distribution is formed inside the semiconductor reflecting the laser light intensity distribution. By utilizing this, the location and direction of lateral growth are controlled to produce a large crystal grain size at an arbitrary position on the substrate.

【0013】本方法では、レーザー光を吸収しないマス
クなので、マスク自体が発熱しない。従って、メタルマ
スクの場合に発生する、メタル膜剥がれ、活性層シリコ
ンおよびレーザー装置チャンバーへのメタル汚染の影響
が全くない。また、本方法では、マスクを構成する、薄
膜の屈折率と膜厚で透過率を設計できる。従って、マス
クの任意の位置に任意の透過率領域を形成できる。以
下、この原理について説明する。
In this method, since the mask does not absorb laser light, the mask itself does not generate heat. Accordingly, there is no influence of the metal film peeling and the metal contamination on the active layer silicon and the laser device chamber which occur in the case of the metal mask. Further, in the present method, the transmittance can be designed by the refractive index and the thickness of the thin film constituting the mask. Therefore, an arbitrary transmittance region can be formed at an arbitrary position on the mask. Hereinafter, this principle will be described.

【0014】物質に光を入射した場合の反射率、透過率
および吸収率は、物質の光学定数と膜厚および光波長で
決定される。特に、薄膜の反射率、透過率および吸収率
は、干渉効果のため、膜厚によって、周期的に変動する
ことを考慮する必要がある。さらに多層膜の場合には、
各層の積層順番によって、反射率、透過率および吸収率
が変化する。本発明の場合、レーザー光波長での減衰定
数が0.1以下の材料でマスクを構成しているために、吸
収率は無視しうる。
The reflectance, transmittance and absorptivity when light is incident on a substance are determined by the optical constant, thickness and light wavelength of the substance. In particular, it is necessary to consider that the reflectivity, transmittance and absorptance of the thin film periodically fluctuate depending on the film thickness due to the interference effect. In the case of a multilayer film,
The reflectance, the transmittance, and the absorptance change according to the stacking order of each layer. In the case of the present invention, since the mask is made of a material having an attenuation constant at the wavelength of laser light of 0.1 or less, the absorptivity can be ignored.

【0015】図1に、石英基板上に窒化シリコン膜と酸
化シリコン膜を積層した場合の透過率の例を示す。窒化
シリコン膜と酸化シリコン膜の膜厚によって、96%〜
30%の範囲で透過率を大きく変化できることがわか
る。
FIG. 1 shows an example of transmittance when a silicon nitride film and a silicon oxide film are stacked on a quartz substrate. 96% or more depending on the thickness of the silicon nitride film and silicon oxide film
It can be seen that the transmittance can be greatly changed in the range of 30%.

【0016】図2には、石英基板上に窒化シリコン膜を
単層積層した場合の透過率の例を示す。この場合には、
93%〜74%の範囲で透過率を変化できることができ
る。マスクを構成する酸化シリコン、窒化シリコン膜の
膜厚は従来のCVD法で十分に制御可能である。
FIG. 2 shows an example of the transmittance when a single layer of a silicon nitride film is laminated on a quartz substrate. In this case,
The transmittance can be changed in the range of 93% to 74%. The thicknesses of the silicon oxide and silicon nitride films forming the mask can be sufficiently controlled by the conventional CVD method.

【0017】これらの薄膜を所望の形状にパターニング
形成して、遮光領域と透過領域からなるマスクを介して
レーザー光を照射すると、図3に示すように、レーザー
光の強度分布を空間的に変調できることがわかる。以上
述べた方法で、所望の位置に、任意のレーザー光強度分
布を実現できるため、ラテラル成長の発生場所、方向を
制御した大結晶粒を作製できることがわかった。
When these thin films are patterned and formed into a desired shape and irradiated with a laser beam through a mask formed of a light shielding region and a transmission region, the intensity distribution of the laser beam is spatially modulated as shown in FIG. We can see that we can do it. By the above-described method, it was found that an arbitrary laser light intensity distribution can be realized at a desired position, so that a large crystal grain in which the location and direction of lateral growth can be controlled can be produced.

【0018】[0018]

【発明の実施の形態】[実施形態1]本発明の実施形態を
図4を用いて説明する。図4(A)において、基板40
1にはバリウムホウケイ酸ガラスやアルミノホウケイ酸
ガラスなどの無アルカリガラス基板を用いる。例えば、
コーニング社の#7059ガラスや#1737ガラス基な
どを好適に用いることができる。その他に、ポリエチレ
ンテレフタレート(PET)、ポリエチレンナフタレー
ト(PEN)、ポリエーテルサルフォン(PES)など
光学的異方性を有しないプラスチック基板を用いること
ができる。ガラス基板を用いる場合には、ガラス歪み点
よりも10〜20℃程度低い温度であらかじめ熱処理し
ておいても良い。基板401のTFTを形成する一主表
面に密接させて、基板401からの不純物拡散を防ぐた
めに、酸化シリコン膜、窒化シリコン膜または酸化窒化
シリコン膜などの下地膜402を形成する。例えば、プ
ラズマCVD法でSiH4、NH3、N2Oから作製され
る酸化窒化シリコン膜402aを10〜200nm(好ま
しくは50〜100nm)、同様にSiH4、N2Oから作
製される酸化窒化水素化シリコン膜402bを50〜2
00nm(好ましくは100〜150nm)の厚さに積層
形成する。
[Embodiment 1] An embodiment of the present invention will be described with reference to FIG. In FIG. 4A, the substrate 40
For 1, a non-alkali glass substrate such as barium borosilicate glass or aluminoborosilicate glass is used. For example,
Corning's # 7059 glass or # 1737 glass base or the like can be suitably used. In addition, a plastic substrate having no optical anisotropy such as polyethylene terephthalate (PET), polyethylene naphthalate (PEN), and polyethersulfone (PES) can be used. When a glass substrate is used, heat treatment may be performed in advance at a temperature lower by about 10 to 20 ° C. than the glass strain point. A base film 402 such as a silicon oxide film, a silicon nitride film, or a silicon oxynitride film is formed so as to be in close contact with one main surface of the substrate 401 where a TFT is to be formed and to prevent impurity diffusion from the substrate 401. For example, SiH 4 in plasma CVD, NH 3, the N 2 O silicon oxynitride film 402a made from 10 to 200 nm (preferably 50 to 100 nm), as well oxynitride made from SiH 4, N 2 O The hydrogenated silicon film 402b is
The layer is formed to a thickness of 00 nm (preferably 100 to 150 nm).

【0019】酸化窒化シリコン膜は従来型の平行平板型
のプラズマCVD法を用いて形成する。酸化窒化シリコ
ン膜402aは、SiH4を10SCCM、NH3を100SC
CM、N2Oを20SCCMとして反応室に導入し、基板温度
325℃、反応圧力40Pa、放電電力密度0.41W/cm
2、放電周波数60MHzとした。一方、酸化窒化水素化シ
リコン膜402bは、SiH4を5SCCM、N2Oを120
SCCM、H2を125SCCMとして反応室に導入し、基板温
度400℃、反応圧力20Pa、放電電力密度0.41W/
cm2、放電周波数60MHzとした。これらの膜は、基板温
度を変化させ、反応ガスの切り替えのみで連続して形成
することもできる。このような下地膜は、内部応力が基
板に対して引張応力を有するように形成しておくと、し
きい値電圧(Vth)を安定化させる上で望ましい。ま
た、その内部応力は400〜600℃の熱処理において
変化しないことが望ましい。
The silicon oxynitride film is formed by using a conventional parallel plate type plasma CVD method. The silicon oxynitride film 402a is composed of 10 SCCM of SiH 4 and 100 SC of NH 3 .
CM and N 2 O were introduced into the reaction chamber at 20 SCCM, the substrate temperature was 325 ° C., the reaction pressure was 40 Pa, and the discharge power density was 0.41 W / cm.
2. The discharge frequency was 60 MHz. On the other hand, the silicon oxynitride silicon film 402b is made of 5 SCCM of SiH 4 and 120 SC of N 2 O.
SCCM and H 2 were introduced into the reaction chamber at 125 SCCM, and the substrate temperature was 400 ° C., the reaction pressure was 20 Pa, and the discharge power density was 0.41 W /
cm 2 and a discharge frequency of 60 MHz. These films can be continuously formed only by changing the substrate temperature and switching the reaction gas. It is desirable to form such a base film so that the internal stress has a tensile stress with respect to the substrate in order to stabilize the threshold voltage (Vth). It is desirable that the internal stress does not change in the heat treatment at 400 to 600 ° C.

【0020】このようにして作製した酸化窒化シリコン
膜402aは、密度が9.28×1022/cm3であり、フ
ッ化水素アンモニウム(NH4HF2)を7.13%とフ
ッ化アンモニウム(NH4F)を15.4%含む混合溶
液(ステラケミファ社製、商品名LAL500)の20
℃におけるエッチング速度が約63nm/minと遅く、緻密
で硬い膜である。このような膜を下地膜に用いると、こ
の上に形成する半導体層にガラス基板からのアルカリ金
属元素が拡散するのを防ぐのに有効である。
The silicon oxynitride film 402a manufactured in this manner has a density of 9.28 × 10 22 / cm 3 , 7.13% of ammonium hydrogen fluoride (NH 4 HF 2 ) and ammonium fluoride (NH 4 HF 2 ). 20% of a mixed solution containing 15.4% of NH 4 F) (trade name: LAL500, manufactured by Stella Chemifa).
The etching rate at a temperature of ° C. is as low as about 63 nm / min, and the film is dense and hard. The use of such a film as a base film is effective in preventing an alkali metal element from a glass substrate from diffusing into a semiconductor layer formed thereover.

【0021】次に、25〜80nm(好ましくは30〜
60nm)の厚さで非晶質構造を有する非晶質半導体層
403を、プラズマCVD法やスパッタ法などの公知の
方法で形成する。例えば、プラズマCVD法で非晶質シ
リコン膜を55nmの厚さに形成する。非晶質構造を有
する半導体膜には、非晶質半導体層や微結晶半導体膜が
あり、非晶質シリコンゲルマニウム膜などの非晶質構造
を有する化合物半導体膜を適用しても良い。また、下地
膜402と非晶質半導体層403とは両者を連続形成す
ることも可能である。例えば、前述のように酸化窒化シ
リコン膜402aと酸化窒化水素化シリコン膜402b
をプラズマCVD法で連続して成膜後、反応ガスをSi
4、N2O、H2からSiH4とH2或いはSiH4のみに
切り替えれば、一旦大気雰囲気に晒すことなく連続形成
できる。その結果、酸化窒化水素化シリコン膜402b
の表面の汚染を防ぐことが可能となり、作製するTFT
の特性バラツキやしきい値電圧の変動を低減させること
ができる。
Next, 25 to 80 nm (preferably 30 to 80 nm)
An amorphous semiconductor layer 403 having a thickness of 60 nm and having an amorphous structure is formed by a known method such as a plasma CVD method or a sputtering method. For example, an amorphous silicon film is formed to a thickness of 55 nm by a plasma CVD method. The semiconductor film having an amorphous structure includes an amorphous semiconductor layer and a microcrystalline semiconductor film, and a compound semiconductor film having an amorphous structure such as an amorphous silicon germanium film may be used. Further, both the base film 402 and the amorphous semiconductor layer 403 can be formed continuously. For example, as described above, the silicon oxynitride film 402a and the hydrogenated silicon oxynitride film 402b
Is continuously formed by a plasma CVD method, and then the reaction gas is changed to Si.
H 4, N 2 O, be switched from H 2 only SiH 4 and H 2 or SiH 4, once can be continuously formed without exposure to the atmosphere. As a result, the hydrogenated silicon oxynitride film 402b
To prevent contamination of the surface of the TFT
Characteristic variation and fluctuations in the threshold voltage can be reduced.

【0022】次にマスクの作製方法を説明する。この実
施形態では、請求項2にあるように試料基板とは別に、
マスク用基板を用意し、これにマスクを形成する方法を
説明する。図4(B)に示す、マスク用基板4010に
はレーザー光波長での高い透過率を有する合成石英、ハ
イシリカガラス、サファイアなどを使う。例えば、合成
石英ガラスを用いるとXeClエキシマレーザー光の波長3
08nmで90%以上の透過率となる。基板上にプラズマ
CVD法で窒化シリコン膜と酸化窒化シリコン膜を所望
の透過率となるような膜厚に成膜形成する。例えば波長
308nmのXeClエキシマレーザー光に対して、透過率3
0%とする場合には、図1に示すように、屈折率1.4
8の酸化窒化シリコン膜4040bと屈折率2.1の窒化
シリコン膜4040aを、合成石英基板上に35nmの窒
化シリコン膜、60nmの酸化窒化シリコン膜、35nmの
窒化シリコン膜、60nmの酸化窒化シリコン膜、35nm
の窒化シリコン膜の順番に積層形成すればよい。
Next, a method of manufacturing a mask will be described. In this embodiment, apart from the sample substrate as described in claim 2,
A method of preparing a mask substrate and forming a mask thereon will be described. As the mask substrate 4010 shown in FIG. 4B, synthetic quartz, high silica glass, sapphire, or the like having high transmittance at the wavelength of laser light is used. For example, when synthetic quartz glass is used, the wavelength of XeCl excimer laser light is 3
The transmittance is 90% or more at 08 nm. A silicon nitride film and a silicon oxynitride film are formed over a substrate by a plasma CVD method so as to have a desired transmittance. For example, for a XeCl excimer laser beam having a wavelength of 308 nm, the transmittance is 3
When it is set to 0%, the refractive index is 1.4 as shown in FIG.
8 silicon nitride film 4040b and a silicon nitride film 4040a having a refractive index of 2.1 are formed on a synthetic quartz substrate by 35 nm silicon nitride film, 60 nm silicon oxynitride film, 35 nm silicon nitride film, and 60 nm silicon oxynitride film. , 35nm
May be formed in this order.

【0023】その後フォトリソグラフィーの技術を用い
レジストマスクを形成し、透過領域とする部分の積層薄
膜をエッチングし、マスクパターンを形成する。上記絶
縁膜に対してはフッ素系のガスを用いたドライエッチン
グ法を用いても良いし、フッ素系の水溶液を用いたウエ
ットエッチング法を用いても良い。後者の方法を選択す
る場合には、例えば、フッ化水素アンモニウム(NH4
HF2)を7.13%とフッ化アンモニウム(NH4F)
を15.4%含む混合溶液(ステラケミファ社製、商品
名LAL500)でエッチングすると良い。
Thereafter, a resist mask is formed by using a photolithography technique, and the laminated thin film in a portion to be a transmission region is etched to form a mask pattern. For the insulating film, a dry etching method using a fluorine-based gas may be used, or a wet etching method using a fluorine-based aqueous solution may be used. When the latter method is selected, for example, ammonium hydrogen fluoride (NH 4
HF 2 ) at 7.13% and ammonium fluoride (NH 4 F)
Is preferably etched with a mixed solution containing 15.4% (LAL500, manufactured by Stella Chemifa).

【0024】結晶化はレーザーアニール法を使用する。
結晶化の工程ではまず、非晶質半導体膜が含有する水素
を放出させておくことが望ましく、400〜500℃で
1時間程度の熱処理を行い含有する水素量を5atom%以
下にしておくと良い。
For crystallization, a laser annealing method is used.
In the crystallization step, first, it is desirable to release hydrogen contained in the amorphous semiconductor film, and it is preferable to perform a heat treatment at 400 to 500 ° C. for about one hour to reduce the amount of hydrogen contained to 5 atom% or less. .

【0025】結晶化をレーザーアニール法にて行う場合
には、パルス発振型または連続発光型のエキシマレーザ
ーやYAGレーザー、またはアルゴンレーザーをその光
源とする。 レーザーアニール条件は実施者が適宣選択
するものであるが、例えば、エキシマレーザーのパルス
発振周波数30Hzとし、レーザーエネルギー密度を2
00〜600mJ/cm2(代表的には350〜550mJ/cm2)
として、線幅100〜1000μm、例えば線幅400
μmの線状ビームを照射する。また、線状ビームを走査
しながら複数回照射しても良い。レーザービームの形状
は面状としても同様に処理することができる。
When crystallization is performed by laser annealing, a pulse oscillation type or continuous emission type excimer laser, YAG laser, or argon laser is used as the light source. The laser annealing conditions are appropriately selected by the practitioner. For example, the pulse oscillation frequency of the excimer laser is 30 Hz, and the laser energy density is 2.
00 to 600 mJ / cm 2 (typically 350 to 550 mJ / cm 2 )
As a line width of 100 to 1000 μm, for example, a line width of 400
Irradiate a linear beam of μm. The irradiation may be performed a plurality of times while scanning the linear beam. The same processing can be performed even when the shape of the laser beam is planar.

【0026】図4(c)に示すように、マスク基板40
10は、非晶質半導体膜が成膜された試料基板表面上に
配置されている。このとき、非晶質半導体膜表面とマス
クを構成する膜表面との間隔は、1〜50000μmが
望ましい。
As shown in FIG. 4C, the mask substrate 40
Numeral 10 is arranged on the surface of the sample substrate on which the amorphous semiconductor film is formed. At this time, the distance between the surface of the amorphous semiconductor film and the surface of the film forming the mask is desirably 1 to 50000 μm.

【0027】波長308nmのレーザー光の場合、遮光領
域の透過率は30%であり、透過領域の透過率は93%
である。従って、マスク基板の透過領域を通過したレー
ザー光強度に比べて、遮光領域を通過したレーザー光強
度は小さくなる。例えば、550mJ/cm2のレーザーエネ
ルギー密度で照射した場合、マスク基板の遮光領域と透
過領域とを透過したレーザーエネルギー密度は、それぞ
れ165mJ/cm2と512mJ/cm2になる。この場合、透過
領域直下の非晶質シリコン膜405は完全溶融するが、
遮光領域直下406では、非晶質シリコン膜の表面近傍
が部分的に溶融するのみであり、大部分の領域は固相シ
リコンの状態である。レーザー照射後ただちに、遮光領
域直下の固相シリコンを結晶成長の種(シード)とし
て、透過領域直下の完全溶融領域に固液界面が移動し、
スーパーラテラル成長する。その結果、遮光領域と透過
領域の境界にあたる部分から、透過領域直下の完全溶融
領域の方向にスーパーラテラル成長した、1μm以上の
大結晶粒が形成される。
In the case of a laser beam having a wavelength of 308 nm, the transmittance of the light-shielded area is 30%, and the transmittance of the transparent area is 93%.
It is. Therefore, the intensity of the laser beam that has passed through the light-shielding region is smaller than the intensity of the laser beam that has passed through the transmission region of the mask substrate. For example, when irradiation is performed at a laser energy density of 550 mJ / cm 2, the laser energy densities transmitted through the light shielding area and the transmission area of the mask substrate become 165 mJ / cm 2 and 512 mJ / cm 2 , respectively. In this case, although the amorphous silicon film 405 immediately below the transmission region is completely melted,
Immediately below the light-shielding region 406, only the vicinity of the surface of the amorphous silicon film is partially melted, and most of the region is in the state of solid-phase silicon. Immediately after the laser irradiation, the solid-liquid interface moves to the completely melted region immediately below the transmission region, using the solid-phase silicon immediately below the light-shielding region as a seed for crystal growth.
Super lateral to grow. As a result, large crystal grains of 1 μm or more, which are super laterally grown from the portion corresponding to the boundary between the light-shielding region and the transmission region toward the completely melted region immediately below the transmission region, are formed.

【0028】半導体膜はスーパーラテラル成長した大結
晶粒がチャネル形成領域となるようにすればよく、不要
な部分はエッチング処理により除去して島状半導体膜4
07に形成する。
The semiconductor film may be formed such that large crystal grains grown by super lateral growth become a channel forming region.
07.

【0029】半導体膜は、3〜100%の水素を含む雰
囲気中で300〜450℃の加熱処理、或いは、プラズ
マによって生成された水素を含む雰囲気中で200〜4
50℃の加熱処理によって、残留する欠陥を中和するこ
とができる。このようにして作製された島状半導体膜の
領域407をチャネル形成領域としてTFTの活性層を
作製することにより、TFTの特性を向上させることが
できる。
The semiconductor film is heat-treated at 300 to 450 ° C. in an atmosphere containing 3 to 100% of hydrogen, or 200 to 4% in an atmosphere containing hydrogen generated by plasma.
The remaining defects can be neutralized by the heat treatment at 50 ° C. By manufacturing an active layer of a TFT using the region 407 of the island-shaped semiconductor film manufactured as described above as a channel formation region, characteristics of the TFT can be improved.

【0030】[実施形態2]実施形態1では、マスクの遮
光領域の透過率が50%であったが、実施形態2では、
透過率を74%とした場合について説明する。波長30
8nmのXeClエキシマレーザー光に対して、透過率74%
とする場合には、合成石英基板5010上に37nmの窒
化シリコン膜5040を単層成膜した後、所望の形状に
パターニング形成する。
[Second Embodiment] In the first embodiment, the transmittance of the light shielding area of the mask is 50%.
The case where the transmittance is 74% will be described. Wavelength 30
74% transmittance for 8nm XeCl excimer laser light
In this case, a single layer of a silicon nitride film 5040 of 37 nm is formed on a synthetic quartz substrate 5010 and then patterned into a desired shape.

【0031】マスク基板の透過領域を通過したレーザー
光強度に比べて、遮光領域を通過したレーザー光強度
は、遮光領域で74%透過領域で93%である。例え
ば、550mJ/cm2のレーザーエネルギー密度で照射した
場合、マスク基板の遮光領域と透過領域とを透過したレ
ーザーエネルギー密度は、それぞれ407mJ/cm2と51
2 mJ/cm2になる。
The intensity of the laser beam passing through the light-shielding region is 74% in the light-shielding region and 93% in the transmission region, as compared with the intensity of the laser beam passing through the transmission region of the mask substrate. For example, when irradiation is performed at a laser energy density of 550 mJ / cm 2, the laser energy densities transmitted through the light shielding area and the transmission area of the mask substrate are 407 mJ / cm 2 and 51, respectively.
2 mJ / cm 2 .

【0032】この場合、透過領域直下の非晶質シリコン
膜は完全溶融しているが、遮光領域直下では、下地界面
に微少な固相島が残留していると考えられる。レーザー
照射後ただちに、この微少な固相島を結晶成長の種(シ
ード)にして、その周囲に固液界面が移動し、スーパー
ラテラル成長する。ただし、遮光領域面積が大きいと、
遮光領域内に多数の微少な固相島ができ、それぞれが結
晶成長の種(シード)になり、独立にラテラル成長す
る。これらの微少な固相島間の距離が近すぎると、結晶
粒同士が衝突してしまい、十分なスーパーラテラル成長
粒が得られない。これを回避するには、遮光領域直下の
半導体膜には、ラテラル方向(薄膜に水平な面内)に温
度勾配が平坦な領域をつくらないようにすることが必要
である。つまり、遮光領域直下の半導体膜中央部から、
遮光領域と透過領域境界直下の半導体膜との区間に適度
な温度勾配をつけることが必要である。具体的には、遮
光領域のパターン中央部から、遮光領域と透過領域境界
までの距離を、0.5〜4.0μmに設定する。こうする
ことで、微少な固相島を遮光領域中央部に対応する半導
体層中にのみ形成することができる。その結果、遮光領
域の中央から透過領域に向かう方向に対応して、半導体
膜には、スーパーラテラル成長した、1μm以上の大結
晶粒領域506が形成される。
In this case, although the amorphous silicon film immediately below the transmission region is completely melted, it is considered that minute solid islands remain at the interface of the base immediately below the light-shielding region. Immediately after the laser irradiation, the fine solid islands are used as seeds for crystal growth, the solid-liquid interface moves around them, and super lateral growth occurs. However, if the light shielding area is large,
Many fine solid islands are formed in the light-shielding region, each of which becomes a seed for crystal growth, and grows laterally independently. If the distance between these minute solid-phase islands is too short, the crystal grains collide with each other, and sufficient super lateral growth grains cannot be obtained. In order to avoid this, it is necessary to prevent a region having a flat temperature gradient in the lateral direction (in a plane parallel to the thin film) from being formed in the semiconductor film immediately below the light-shielding region. In other words, from the center of the semiconductor film just below the light-shielding region,
It is necessary to provide an appropriate temperature gradient in a section between the light-shielding region and the semiconductor film immediately below the boundary of the transmission region. Specifically, the distance from the pattern center of the light-shielding region to the boundary between the light-shielding region and the transmission region is set to 0.5 to 4.0 μm. By doing so, fine solid islands can be formed only in the semiconductor layer corresponding to the central part of the light shielding region. As a result, in the semiconductor film, a large crystal grain region 506 of 1 μm or more, which is super laterally grown, is formed in a direction from the center of the light shielding region toward the transmission region.

【0033】図26aに本実施形態でレーザ結晶化した
シリコン膜の表面SEM像を示す。セコ・エッチング法
で、粒界および非晶質領域をエッチング除去している。
図26bには、SEM像に対応する透過領域と遮光領域
を図示している。
FIG. 26a shows a surface SEM image of the silicon film crystallized by laser in this embodiment. The grain boundaries and the amorphous regions are etched away by the Secco etching method.
FIG. 26B illustrates a transmission region and a light shielding region corresponding to the SEM image.

【0034】実施形態1と同様に、半導体膜はスーパー
ラテラル成長した大結晶粒がチャネル形成領域となるよ
うに、不要な部分はエッチング処理により除去して島状
半導体膜507に形成する。
As in the first embodiment, the semiconductor film is formed into an island-shaped semiconductor film 507 by removing unnecessary portions by etching so that large crystal grains grown by super lateral growth become a channel formation region.

【0035】半導体膜は、3〜100%の水素を含む雰
囲気中で300〜450℃の加熱処理、或いは、プラズ
マによって生成された水素を含む雰囲気中で200〜4
50℃の加熱処理によって、残留する欠陥を中和するこ
とができる。このようにして作製された島状半導体膜の
領域507をチャネル形成領域としてTFTの活性層を
作製することにより、TFTの特性を向上させることが
できる。
The semiconductor film is heat-treated at 300 to 450 ° C. in an atmosphere containing 3 to 100% of hydrogen, or 200 to 4% in an atmosphere containing hydrogen generated by plasma.
The remaining defects can be neutralized by the heat treatment at 50 ° C. By manufacturing an active layer of a TFT using the region 507 of the island-shaped semiconductor film manufactured as described above as a channel formation region, characteristics of the TFT can be improved.

【0036】[実施形態3]実施形態3は、請求項3にあ
るように試料基板の裏面にマスクを形成する方法であ
る。この場合、試料基板自体もマスクの一部となるた
め、レーザー光波長における試料基板の屈折率および減
衰定数を考慮して、マスク構造を設計する必要がある。
このような実施形態を図6を用いて説明する。図6
(A)において、基板601には実施形態1で示したガ
ラス基板を好適に用いることができる。その他、下地膜
602、非晶質半導体層603は実施形態1と同様にし
て作製する。
[Embodiment 3] Embodiment 3 is a method for forming a mask on the back surface of a sample substrate as described in claim 3. In this case, since the sample substrate itself becomes a part of the mask, it is necessary to design the mask structure in consideration of the refractive index and the attenuation constant of the sample substrate at the wavelength of the laser beam.
Such an embodiment will be described with reference to FIG. FIG.
In (A), the glass substrate described in Embodiment 1 can be suitably used for the substrate 601. In addition, the base film 602 and the amorphous semiconductor layer 603 are manufactured in the same manner as in the first embodiment.

【0037】図6(B)では、試料基板の裏面にマスク
を構成する積層薄膜を成膜し、所望の形状にパターニン
形成している。実施形態1と同様に窒化シリコン膜60
4a酸化窒化シリコン膜604bの積層膜を所望の透過率
となるように成膜し、フォトリソグラフィーの技術を用
いレジストマスクを形成し、不要な部分をエッチングす
る。この時、フッ素系の水溶液(例えば、フッ化水素ア
ンモニウム(NH4HF2)を7.13%とフッ化アンモ
ニウム(NH4F)を15.4%含む混合溶液(ステラ
ケミファ社製、商品名LAL500))を用いたウエッ
トエッチング法を用いるとよい。基板表面の非晶質半導
体層603は窒化シリコン膜および酸化窒化シリコン膜
と比較して十分にエッチングレートが小さいため、マス
クを構成するこれら絶縁膜のみ選択的にエッチングでき
る。
In FIG. 6B, a laminated thin film constituting a mask is formed on the back surface of the sample substrate, and a pattern is formed in a desired shape. Silicon nitride film 60 as in the first embodiment
A laminated film of the 4a silicon oxynitride film 604b is formed so as to have a desired transmittance, a resist mask is formed by using a photolithography technique, and unnecessary portions are etched. At this time, a fluorine-based aqueous solution (for example, a mixed solution containing 7.13% of ammonium hydrogen fluoride (NH 4 HF 2 ) and 15.4% of ammonium fluoride (NH 4 F) (trade name, manufactured by Stella Chemifa) LAL500)) is preferably used. Since the etching rate of the amorphous semiconductor layer 603 on the substrate surface is sufficiently smaller than that of the silicon nitride film and the silicon oxynitride film, only these insulating films forming a mask can be selectively etched.

【0038】図6(C)では、試料基板裏面側からレー
ザー光を入射することで、試料基板裏面に形成したマス
クを透過したレーザー光強度が空間的に変調されて、非
晶質半導体膜に照射される様子を示している。
In FIG. 6C, when laser light is incident from the back side of the sample substrate, the intensity of the laser light transmitted through the mask formed on the back surface of the sample substrate is spatially modulated, and the laser light is applied to the amorphous semiconductor film. The state of irradiation is shown.

【0039】実施形態1と同様に、半導体膜はスーパー
ラテラル成長した大結晶粒がチャネル形成領域となるよ
うに、不要な部分はエッチング処理により除去して島状
半導体膜607に形成する。
As in the first embodiment, the semiconductor film is formed into an island-like semiconductor film 607 by removing unnecessary portions by etching so that large crystal grains grown by super lateral growth become channel forming regions.

【0040】半導体膜は、3〜100%の水素を含む雰
囲気中で300〜450℃の加熱処理、或いは、プラズ
マによって生成された水素を含む雰囲気中で200〜4
50℃の加熱処理によって、残留する欠陥を中和するこ
とができる。このようにして作製された島状半導体膜の
領域607をチャネル形成領域としてTFTの活性層を
作製することにより、TFTの特性を向上させることが
できる。
The semiconductor film is subjected to a heat treatment at 300 to 450 ° C. in an atmosphere containing 3 to 100% hydrogen, or 200 to 4% in an atmosphere containing hydrogen generated by plasma.
The remaining defects can be neutralized by the heat treatment at 50 ° C. By manufacturing an active layer of a TFT using the region 607 of the island-shaped semiconductor film manufactured as described above as a channel formation region, characteristics of the TFT can be improved.

【0041】[実施例1]本発明の実施例を図7〜図1
3を用いて説明する。ここでは、画素部の画素TFTお
よび保持容量と、画素部の周辺に設けられる駆動回路の
nチャネル型TFTとpチャネル型TFTとを同時に作
製する方法について工程に従って説明する。
[Embodiment 1] FIGS. 7 to 1 show an embodiment of the present invention.
3 will be described. Here, a method for simultaneously manufacturing a pixel TFT and a storage capacitor in a pixel portion and an n-channel TFT and a p-channel TFT of a driver circuit provided in the periphery of the pixel portion will be described according to steps.

【0042】図7(A)において、基板101にはコー
ニング社の#7059ガラスや#1737ガラスなどに
代表されるバリウムホウケイ酸ガラスやアルミノホウケ
イ酸ガラスなどのガラス基板の他に、結晶化や活性化の
工程をレーザーアニール法のみで行う場合には、ポリエ
チレンテレフタレート(PET)、ポリエチレンナフタ
レート(PEN)、ポリエーテルサルフォン(PES)
など光学的異方性を有しないプラスチック基板を用いる
ことができる。ガラス基板を用いる場合には、ガラス歪
み点よりも10〜20℃程度低い温度であらかじめ熱処
理しておいても良い。そして、基板101のTFTを形
成する表面に、基板101からの不純物拡散を防ぐため
に、酸化シリコン膜、窒化シリコン膜または酸化窒化シ
リコン膜などの下地膜102を形成する。例えば、プラ
ズマCVD法でSiH4、NH3、N2Oから作製される
酸化窒化シリコン膜102aを10〜200nm(好まし
くは50〜100nm)、同様にSiH4、N2Oから作製
される酸化窒化水素化シリコン膜102bを50〜20
0nm(好ましくは100〜150nm)の厚さに積層形
成する。
In FIG. 7A, a substrate 101 is made of a glass substrate such as barium borosilicate glass or alumino borosilicate glass typified by Corning # 7059 glass or # 1737 glass, etc. In the case where the step of conversion is performed only by laser annealing, polyethylene terephthalate (PET), polyethylene naphthalate (PEN), polyether sulfone (PES)
For example, a plastic substrate having no optical anisotropy can be used. When a glass substrate is used, heat treatment may be performed in advance at a temperature lower by about 10 to 20 ° C. than the glass strain point. Then, a base film 102 such as a silicon oxide film, a silicon nitride film, or a silicon oxynitride film is formed on the surface of the substrate 101 where a TFT is to be formed, in order to prevent impurity diffusion from the substrate 101. For example, a silicon oxynitride film 102a formed from SiH 4 , NH 3 , and N 2 O by a plasma CVD method is formed to a thickness of 10 to 200 nm (preferably 50 to 100 nm), and similarly, a silicon oxynitride film formed of SiH 4 and N 2 O. The hydrogenated silicon film 102b is
The layer is formed to a thickness of 0 nm (preferably 100 to 150 nm).

【0043】酸化窒化シリコン膜は従来の平行平板型の
プラズマCVD法を用いて形成する。酸化窒化シリコン
膜102aは、SiH4を10SCCM、NH3を100SCC
M、N 2Oを20SCCMとして反応室に導入し、基板温度3
25℃、反応圧力40Pa、放電電力密度0.41W/c
m2、放電周波数60MHzとした。一方、酸化窒化水素化
シリコン膜102bは、SiH4を5SCCM、N2Oを12
0SCCM、H2を125SCCMとして反応室に導入し、基板
温度400℃、反応圧力20Pa、放電電力密度0.41
W/cm2、放電周波数60MHzとした。これらの膜は、基板
温度を変化させ、反応ガスの切り替えのみで連続して形
成することもできる。
The silicon oxynitride film is a conventional parallel plate type
It is formed by a plasma CVD method. Silicon oxynitride
The film 102a is made of SiHFourTo 10 SCCM, NHThreeTo 100 SCC
M, N TwoO was introduced into the reaction chamber at 20 SCCM, and the substrate temperature was 3
25 ° C, reaction pressure 40Pa, discharge power density 0.41W / c
mTwoAnd the discharge frequency was 60 MHz. On the other hand, hydrogen oxynitride
The silicon film 102b is made of SiHFourTo 5 SCCM, NTwoO to 12
0 SCCM, HTwoInto the reaction chamber as 125 SCCM
Temperature 400 ° C, reaction pressure 20Pa, discharge power density 0.41
W / cmTwoAnd the discharge frequency was 60 MHz. These films are
Change the temperature and change the reaction gas
It can also be done.

【0044】また、酸化窒化シリコン膜102aは基板
を中心に考えて、その内部応力が引張り応力となるよう
に形成する。酸化窒化シリコン膜102bも同様な方向
に内部応力を持たせるが、酸化窒化シリコン膜102a
よりも絶対値で比較して小さい応力となりようにする。
The silicon oxynitride film 102a is formed so that its internal stress becomes a tensile stress, considering the substrate as a center. The silicon oxynitride film 102b also has an internal stress in the same direction.
The stress should be smaller than the absolute value.

【0045】次に、25〜80nm(好ましくは30〜
60nm)の厚さで非晶質構造を有する半導体層103
を、プラズマCVD法やスパッタ法などの公知の方法で
形成する。例えば、プラズマCVD法で非晶質シリコン
膜を55nmの厚さに形成する。非晶質構造を有する半
導体膜には、非晶質半導体層や微結晶半導体膜があり、
非晶質シリコンゲルマニウム膜などの非晶質構造を有す
る化合物半導体膜を適用しても良い。また、下地膜10
2と非晶質半導体層103とは両者を連続形成すること
も可能である。例えば、前述のように酸化窒化シリコン
膜102aと酸化窒化水素化シリコン膜102bをプラ
ズマCVD法で連続して成膜後、反応ガスをSiH4
2O、H2からSiH4とH2或いはSiH4のみに切り
替えれば、一旦大気雰囲気に晒すことなく連続形成でき
る。その結果、非晶質半導体層103と酸化窒化水素化
シリコン膜102bとの界面の汚染を防ぐことが可能と
なり、作製するTFTの特性バラツキやしきい値電圧の
変動を低減させることができる。
Next, 25 to 80 nm (preferably 30 to 80 nm)
Semiconductor layer 103 having a thickness of 60 nm and having an amorphous structure.
Is formed by a known method such as a plasma CVD method or a sputtering method. For example, an amorphous silicon film is formed to a thickness of 55 nm by a plasma CVD method. Semiconductor films having an amorphous structure include an amorphous semiconductor layer and a microcrystalline semiconductor film,
A compound semiconductor film having an amorphous structure such as an amorphous silicon germanium film may be used. In addition, the base film 10
2 and the amorphous semiconductor layer 103 can be formed continuously. For example, as described above, after a silicon oxynitride film 102a and a silicon oxynitride hydride film 102b are successively formed by a plasma CVD method, the reaction gas is SiH 4 ,
By switching from N 2 O and H 2 to only SiH 4 and H 2 or only SiH 4 , continuous formation can be achieved without once exposing it to the atmosphere. As a result, contamination at the interface between the amorphous semiconductor layer 103 and the silicon oxynitride hydrogenated film 102b can be prevented, and variation in characteristics of a TFT to be manufactured and fluctuation in threshold voltage can be reduced.

【0046】ここで、レーザー光強度の変調マスクを用
意する。本実施例では実施形態1による結晶化を行うた
め、合成石英基板4010に窒化シリコン膜、酸化窒化
シリコン膜、窒化シリコン膜、酸化窒化シリコン膜、窒
化シリコン膜の順に積層形成する。窒化シリコン膜はプ
ラズマCVD法で、反応ガスはSiH4を30SCCM、N2
を300SCCM、NH3を240SCCMとして反応室に導入
し、基板温度325℃、反応圧力160Pa、放電電力密
度0.35W/cm2、放電周波数13.56MHzの条件で形
成した。成膜された膜の光学定数は、波長308nmで屈
折率2.1、減衰定数0.0である。酸化窒化シリコン膜
はプラズマCVD法で、反応ガスはSiH4を4SCCM、
2Oを400SCCM、H2を125SCCMとして反応室に導
入し、基板温度400℃、反応圧力40Pa、放電電力密
度0.41W/cm2、放電周波数13.56MHzの条件で形
成した。成膜された膜の光学定数は、波長308nmで屈
折率1.5、減衰定数0.0である。各層の各々の膜厚は
所望のレーザー光透過率になるように決定すればよい
が、本実施例では遮光領域の透過率が30%となるよう
に、基板に近い層から、35nmの窒化シリコン膜、60
nmの酸化窒化シリコン膜、35nmの窒化シリコン膜、6
0nmの酸化窒化シリコン膜、35nmの窒化シリコン膜を
成膜した。そして、レーザー光を空間変調するために、
フォトマスクとフォトリソグラフィーの技術を使用し
て、積層薄膜を所望の島状に形成する。以上のように作
製されたマスクは、図7(B)に示すように非晶質シリ
コン膜103に対して、適切な距離をもって配置する。
このマスク構成では、透過領域の透過率は93%であ
り、遮光領域の透過率は30%である。
Here, a modulation mask of laser light intensity is prepared. In this example, in order to perform crystallization according to the first embodiment, a silicon nitride film, a silicon oxynitride film, a silicon nitride film, a silicon oxynitride film, and a silicon nitride film are sequentially stacked on a synthetic quartz substrate 4010. The silicon nitride film is a plasma CVD method, the reaction gas is 30 SCCM of SiH 4 , N 2
Was introduced into the reaction chamber at 300 SCCM and NH 3 at 240 SCCM, and formed under the conditions of a substrate temperature of 325 ° C., a reaction pressure of 160 Pa, a discharge power density of 0.35 W / cm 2 , and a discharge frequency of 13.56 MHz. The optical constant of the formed film has a refractive index of 2.1 at a wavelength of 308 nm and an attenuation constant of 0.0. The silicon oxynitride film is a plasma CVD method, the reaction gas is SiH 4 at 4 SCCM,
N 2 O was introduced into the reaction chamber at 400 SCCM and H 2 at 125 SCCM, and formed under the conditions of a substrate temperature of 400 ° C., a reaction pressure of 40 Pa, a discharge power density of 0.41 W / cm 2 , and a discharge frequency of 13.56 MHz. The optical constant of the formed film has a refractive index of 1.5 and an attenuation constant of 0.0 at a wavelength of 308 nm. The thickness of each layer may be determined so as to have a desired laser light transmittance. In this embodiment, the thickness of the silicon nitride layer is set to 35 nm from the layer close to the substrate so that the transmittance of the light-shielded region becomes 30%. Membrane, 60
nm silicon oxynitride film, 35 nm silicon nitride film, 6
A 0-nm silicon oxynitride film and a 35-nm silicon nitride film were formed. And to spatially modulate the laser light,
The stacked thin film is formed into a desired island shape using a photomask and a photolithography technique. The mask manufactured as described above is arranged at an appropriate distance from the amorphous silicon film 103 as shown in FIG.
In this mask configuration, the transmittance of the transmission area is 93%, and the transmittance of the light-shielding area is 30%.

【0047】ここで、本明細書で使用する、実効入射エ
ネルギーを定義しておく。つまり、実効的にシリコン膜
に吸収されて、熱に変換されるエネルギーであり、変調
マスクでの透過率、半導体表面での反射率を考慮して導
出される値である。本実施例の場合には、次式で導出さ
れる。 実効入射エネルギー密度=Io× Tmask×(1−Rsi) Io:照射されるレーザーエネルギー密度 Tmask:マスクでの透過率 Rsi:半導体膜表面での反射率
Here, the effective incident energy used in this specification is defined. That is, the energy is effectively absorbed by the silicon film and converted into heat, and is a value derived in consideration of the transmittance at the modulation mask and the reflectance at the semiconductor surface. In the case of the present embodiment, it is derived by the following equation. Effective incident energy density = Io x Tmask x (1-Rsi) Io: Irradiated laser energy density Tmask: Transmittance at mask Rsi: Reflectance at semiconductor film surface

【0048】次に、非晶質シリコン膜103に対して結
晶化の工程を行う。本実施例ではXeClエキシマレー
ザー光(波長308nm)を線状ビームに形成し、発振
周波数5〜50Hzの範囲で、線状ビームのオーバーラ
ップ割合を80〜98%として基板全面を走査処理し
た。レーザー光の照射条件は上記に限定されるものでは
なく、実施者が適宣決定すれば良いが、通常照射される
エネルギー密度300〜400mJ/cm2では、透過
領域直下の非晶質シリコン膜は完全溶融しない(透過率
直下での実効入射エネルギー密度125〜167mJ/
cm2)。この場合、実施形態1で説明したようなスー
パーラテラル成長は発生しない。
Next, a crystallization step is performed on the amorphous silicon film 103. In the present embodiment, XeCl excimer laser light (wavelength 308 nm) was formed into a linear beam, and the entire surface of the substrate was subjected to scanning processing at an oscillation frequency of 5 to 50 Hz with an overlap ratio of the linear beam of 80 to 98%. The irradiation conditions of the laser beam are not limited to the above, and may be appropriately determined by the practitioner. However, when the energy density is normally 300 to 400 mJ / cm 2 , the amorphous silicon film immediately below the transmission region is Does not completely melt (effective incident energy density of 125 to 167 mJ /
cm 2 ). In this case, super lateral growth as described in the first embodiment does not occur.

【0049】スーパーラテラル成長させるためには、透
過領域直下の非晶質シリコン膜を完全溶融させる照射エ
ネルギー密度である450〜600mJ/cm2(透過
率直下での実効入射エネルギー密度188〜251mJ
/cm2)で照射する必要がある。実施形態1〜3のい
ずれの方法にしても、レーザー光強度の空間変調マスク
401の遮光領域を通過するレーザーエネルギー密度は
透過領域を通過するレーザーエネルギー密度よりも小さ
い。図7(B)の矢印で示すように、非晶質シリコン膜
に到達するレーザー光は面内一様ではなくなっている。
前述したように実効入射エネルギーは、非晶質シリコン
膜に到達し、吸収されて、熱に変換されるエネルギーで
あるから、変調マスクの遮光領域直下では弱く、透過領
域直下では高い、という分布となり、結晶成長は両領域
の境界からレーザー強度の高い方向へ進むことになる。
この結果、領域105〜109では一定方向に結晶粒界
を持つ、1μm以上の大きな結晶粒が得られ、領域11
0では非晶質シリコンである。
For super lateral growth, an irradiation energy density of 450 to 600 mJ / cm 2 (effective radiation energy density of 188 to 251 mJ immediately below the transmittance) is used to completely melt the amorphous silicon film immediately below the transmission region.
/ Cm 2 ). In any of the methods of the first to third embodiments, the laser energy density of the laser light intensity passing through the light shielding area of the spatial modulation mask 401 is smaller than the laser energy density passing through the transmission area. As shown by the arrow in FIG. 7B, the laser light reaching the amorphous silicon film is not uniform in the plane.
As described above, the effective incident energy reaches the amorphous silicon film, is absorbed, and is converted into heat. Therefore, the distribution is weak under the light-shielding region of the modulation mask and high under the transmission region. The crystal growth proceeds from the boundary between the two regions in the direction of higher laser intensity.
As a result, in the regions 105 to 109, large crystal grains of 1 μm or more having crystal grain boundaries in a certain direction are obtained.
0 indicates amorphous silicon.

【0050】TFTのゲート電極が結晶欠陥の多数存在
する領域110にかかって形成されると、TFTの特性
を劣化させる原因となる。例えば、オフ電流値(TFT
のオフ状態で流れる電流値)が増大したり、この領域に
電流が集中して局部的に発熱したりする。従って、フォ
トマスクとフォトリソグラフィー技術を用いて、図7
(C)で示すように領域110が除去されるように島状
半導体層111〜115を形成する。この島状半導体層
111〜115の形状は、スーパーラテラル成長させた
領域がチャネル領域になるようにさえすれば、任意な形
状のものとすれば良い。
If the gate electrode of the TFT is formed over the region 110 where a large number of crystal defects exist, it may cause deterioration of TFT characteristics. For example, the off-current value (TFT
The current value flowing in the off state increases, or the current concentrates in this region and locally generates heat. Therefore, using a photomask and a photolithography technique, FIG.
The island-shaped semiconductor layers 111 to 115 are formed so that the region 110 is removed as shown in FIG. The shape of the island-shaped semiconductor layers 111 to 115 may be any shape as long as the super-laterally grown region becomes a channel region.

【0051】その後、この島状半導体層111〜115
を覆って、プラズマCVD法またはスパッタ法により5
0〜100nmの厚さの酸化シリコン膜によるマスク層
117を形成する。
Thereafter, the island-shaped semiconductor layers 111 to 115 are formed.
And cover 5 by plasma CVD or sputtering.
A mask layer 117 of a silicon oxide film having a thickness of 0 to 100 nm is formed.

【0052】この状態で島状半導体層に対し、TFTの
しきい値電圧(Vth)を制御する目的でp型を付与する
不純物元素を1×1016〜5×1017atoms/cm3程度の
濃度で島状半導体層の全面に添加しても良い。半導体に
対してp型を付与する不純物元素には、ホウ素(B)、
アルミニウム(Al)、ガリウム(Ga)など周期律表
第13族の元素が知られている。その方法として、イオ
ン注入法やイオンドープ法を用いることができるが、大
面積基板を処理するにはイオンドープ法が適している。
イオンドープ法ではジボラン(B26)をソースガスと
して用いホウ素(B)を添加する。このような不純物元
素の注入は必ずしも必要でなく省略しても差し支えない
が、特にnチャネル型TFTのしきい値電圧を所定の範
囲内に収めるために好適に用いる手法である。
In this state, for the purpose of controlling the threshold voltage (Vth) of the TFT, an impurity element imparting p-type is added to the island-like semiconductor layer in an amount of about 1 × 10 16 to 5 × 10 17 atoms / cm 3 . The concentration may be added to the entire surface of the island-shaped semiconductor layer. The impurity element imparting p-type to the semiconductor includes boron (B),
Elements of Group 13 of the periodic table, such as aluminum (Al) and gallium (Ga), are known. As the method, an ion implantation method or an ion doping method can be used, but the ion doping method is suitable for treating a large-area substrate.
In the ion doping method, diborane (B 2 H 6 ) is used as a source gas and boron (B) is added. The implantation of such an impurity element is not always necessary and may be omitted. However, it is a method preferably used for keeping the threshold voltage of the n-channel TFT within a predetermined range.

【0053】駆動回路のnチャネル型TFTのLDD領
域を形成するために、n型を付与する不純物元素を島状
半導体層112、113に選択的に添加する。そのた
め、あらかじめレジストマスク116a〜116eを形
成した。n型を付与する不純物元素としては、リン
(P)や砒素(As)を用いれば良く、ここではリン
(P)を添加すべく、フォスフィン(PH3)を用いた
イオンドープ法を適用した。形成された不純物領域は低
濃度n型不純物領域118、119として、このリン
(P)濃度は2×1016〜5×1019atoms/cm3の範囲
とすれば良い。本明細書中では、ここで形成された不純
物領域118、119に含まれるn型を付与する不純物
元素の濃度を(n-)と表す。また、不純物領域120
は、画素マトリクス回路の保持容量を形成するための半
導体層であり、この領域にも同じ濃度でリン(P)を添
加した(図7(D))。
In order to form an LDD region of an n-channel TFT of a driving circuit, an impurity element imparting n-type is selectively added to the island-shaped semiconductor layers 112 and 113. Therefore, resist masks 116a to 116e are formed in advance. As the impurity element imparting n-type, phosphorus (P) or arsenic (As) may be used. Here, an ion doping method using phosphine (PH 3 ) was applied to add phosphorus (P). The formed impurity regions are low-concentration n-type impurity regions 118 and 119, and the phosphorus (P) concentration may be in the range of 2 × 10 16 to 5 × 10 19 atoms / cm 3 . In this specification, the concentration of the n-type impurity element included in the impurity regions 118 and 119 formed here is expressed as (n ). Also, the impurity region 120
Is a semiconductor layer for forming a storage capacitor of a pixel matrix circuit, and phosphorus (P) is added to this region at the same concentration (FIG. 7D).

【0054】次に、添加した不純物元素を活性化させる
工程を行う。活性化は、窒素雰囲気中で500〜600
℃で1〜4時間の熱処理や、レーザー活性化の方法によ
り行うことができる。また、両者を併用して行っても良
い。レーザー活性化の方法による場合、KrFエキシマ
レーザー光(波長248nm)を用い、線状ビームを形
成して、発振周波数5〜50Hz、エネルギー密度10
0〜500mJ/cm 2として線状ビームのオーバーラ
ップ割合を80〜98%として走査して、島状半導体層
が形成された基板全面を処理した。尚、レーザー光の照
射条件には何ら限定される事項はなく、実施者が適宣決
定すれば良い。マスク層117はこの段階でフッ酸など
の溶液でエッチング除去する。
Next, the added impurity element is activated.
Perform the process. Activation is performed in a nitrogen atmosphere at 500 to 600
C. for 1 to 4 hours or by laser activation
Can be performed. It is also acceptable to use both together
No. In the case of laser activation method, KrF excimer
Form a linear beam using laser light (wavelength 248 nm)
Oscillation frequency 5-50Hz, energy density 10
0-500mJ / cm TwoAs linear beam overlay
The scanning is performed with the tip ratio being 80 to 98%, and the island-shaped semiconductor layer
The entire surface of the substrate on which was formed was processed. The laser light
There are no restrictions on the firing conditions, and
It should be set. At this stage, the mask layer 117 is made of hydrofluoric acid or the like.
Etching with a solution of

【0055】図9(A)において、ゲート絶縁膜123
はプラズマCVD法またはスパッタ法を用い、膜厚を4
0〜150nmとしてシリコンを含む絶縁膜で形成す
る。例えば、120nmの厚さで酸化窒化シリコン膜か
ら形成すると良い。また、SiH4とN2OにO2を添加
させて作製された酸化窒化シリコン膜は、膜中の固定電
荷密度が低減されているのでこの用途に対して好ましい
材料となる。勿論、ゲート絶縁膜123はこのような酸
化窒化シリコン膜に限定されるものでなく、他のシリコ
ンを含む絶縁膜を単層または積層構造として用いても良
い。いずれにしても、ゲート絶縁膜123は基板を中心
に考え圧縮応力となるように形成する。
In FIG. 9A, a gate insulating film 123 is formed.
Is a film thickness of 4 using a plasma CVD method or a sputtering method.
The insulating film containing silicon is formed to have a thickness of 0 to 150 nm. For example, a silicon oxynitride film with a thickness of 120 nm is preferably used. In addition, a silicon oxynitride film formed by adding O 2 to SiH 4 and N 2 O is a preferable material for this application because the fixed charge density in the film is reduced. Needless to say, the gate insulating film 123 is not limited to such a silicon oxynitride film, and another insulating film containing silicon may be used as a single layer or a stacked structure. In any case, the gate insulating film 123 is formed so as to have a compressive stress in consideration of the substrate.

【0056】そして、図9(A)に示すように、ゲート
絶縁膜123上にゲート電極を形成するための耐熱性導
電層を形成する。耐熱性導電層は単層で形成しても良い
が、必要に応じて二層あるいは三層といった複数の層か
ら成る積層構造としても良い。このような耐熱性導電性
材料を用い、例えば、導電性の窒化物金属膜から成る導
電層(A)121と金属膜から成る導電層(B)122
とを積層した構造とすると良い。導電層(B)122は
タンタル(Ta)、チタン(Ti)、モリブデン(M
o)、タングステン(W)から選ばれた元素、または前
記元素を主成分とする合金か、前記元素を組み合わせた
合金膜(代表的にはMo−W合金膜、Mo−Ta合金
膜)で形成すれば良く、導電層(A)121は窒化タン
タル(TaN)、窒化タングステン(WN)、窒化チタ
ン(TiN)膜、窒化モリブデン(MoN)などで形成
する。また、導電層(A)121はタングステンシリサ
イド、チタンシリサイド、モリブデンシリサイドを適用
しても良い。導電層(B)122は低抵抗化を図るため
に含有する不純物濃度を低減させることが好ましく、特
に酸素濃度に関しては30ppm以下とすると良かっ
た。例えば、タングステン(W)は酸素濃度を30pp
m以下とすることで20μΩcm以下の比抵抗値を実現
することができた。
Then, as shown in FIG. 9A, a heat-resistant conductive layer for forming a gate electrode is formed over the gate insulating film 123. The heat-resistant conductive layer may be formed as a single layer, or may be formed as a multilayer structure including a plurality of layers such as two layers or three layers as necessary. Using such a heat-resistant conductive material, for example, a conductive layer (A) 121 made of a conductive nitride metal film and a conductive layer (B) 122 made of a metal film
Are preferably laminated. The conductive layer (B) 122 is made of tantalum (Ta), titanium (Ti), molybdenum (M
o), an element selected from tungsten (W), an alloy containing the above element as a main component, or an alloy film (typically, a Mo—W alloy film or a Mo—Ta alloy film) that combines the above elements. The conductive layer (A) 121 may be formed using tantalum nitride (TaN), tungsten nitride (WN), a titanium nitride (TiN) film, molybdenum nitride (MoN), or the like. Further, as the conductive layer (A) 121, tungsten silicide, titanium silicide, or molybdenum silicide may be used. It is preferable to reduce the impurity concentration of the conductive layer (B) 122 in order to reduce the resistance. In particular, the oxygen concentration is preferably 30 ppm or less. For example, tungsten (W) has an oxygen concentration of 30 pp.
m or less, a specific resistance value of 20 μΩcm or less could be realized.

【0057】導電層(A)121は10〜50nm(好
ましくは20〜30nm)とし、導電層(B)122は
200〜400nm(好ましくは250〜350nm)
とすれば良い。Wをゲート電極とする場合には、Wをタ
ーゲットとしたスパッタ法で、アルゴン(Ar)ガスと
窒素(N2)ガスを導入して導電層(A)122を窒化
タングステン(WN)で50nmの厚さに形成し、導電層
(B)121をWで250nmの厚さに形成する。その他
の方法として、W膜は6フッ化タングステン(WF6
を用いて熱CVD法で形成することもできる。いずれに
してもゲート電極として使用するためには低抵抗化を図
る必要があり、W膜の抵抗率は20μΩcm以下にする
ことが望ましい。W膜は結晶粒を大きくすることで低抵
抗率化を図ることができるが、W中に酸素などの不純物
元素が多い場合には結晶化が阻害され高抵抗化する。こ
のことより、スパッタ法による場合、純度99.999
9%のWターゲットを用い、さらに成膜時に気相中から
の不純物の混入がないように十分配慮してW膜を形成す
ることにより、抵抗率9〜20μΩcmを実現すること
ができる。
The conductive layer (A) 121 has a thickness of 10 to 50 nm (preferably 20 to 30 nm), and the conductive layer (B) 122 has a thickness of 200 to 400 nm (preferably 250 to 350 nm).
It is good. When W is used as the gate electrode, an argon (Ar) gas and a nitrogen (N 2 ) gas are introduced by sputtering using W as a target, and the conductive layer (A) 122 is made of tungsten nitride (WN) of 50 nm. The conductive layer (B) 121 is formed with W to a thickness of 250 nm. As another method, the W film is made of tungsten hexafluoride (WF 6 )
Can also be formed by a thermal CVD method. In any case, in order to use it as a gate electrode, it is necessary to reduce the resistance, and it is desirable that the resistivity of the W film be 20 μΩcm or less. The resistivity of the W film can be reduced by enlarging the crystal grains. However, when there are many impurity elements such as oxygen in W, crystallization is inhibited and the resistance is increased. From this, when the sputtering method is used, the purity is 99.999.
A 9% to 20 μΩcm resistivity can be achieved by using a 9% W target and further forming a W film with sufficient care so as not to mix impurities from the gas phase during film formation.

【0058】一方、導電層(A)121にTaN膜を、
導電層(B)122にTa膜を用いる場合には、同様に
スパッタ法で形成することが可能である。TaN膜はT
aをターゲットとしてスパッタガスにArと窒素との混
合ガスを用いて形成し、Ta膜はスパッタガスにArを
用いる。また、これらのスパッタガス中に適量のXeや
Krを加えておくと、形成する膜の内部応力を緩和して
膜の剥離を防止することができる。α相のTa膜の抵抗
率は20μΩcm程度でありゲート電極に使用することが
できるが、β相のTa膜の抵抗率は180μΩcm程度で
ありゲート電極とするには不向きであった。TaN膜は
α相に近い結晶構造を持つので、この上にTa膜を形成
すればα相のTa膜が容易に得られた。尚、図示しない
が、導電層(A)121の下に2〜20nm程度の厚さ
でリン(P)をドープしたシリコン膜を形成しておくこ
とは有効である。これにより、その上に形成される導電
膜の密着性向上と酸化防止を図ると同時に、導電層
(A)121または導電層(B)122が微量に含有す
るアルカリ金属元素がゲート絶縁膜123に拡散するの
を防ぐことができる。いずれにしても、導電層(B)1
22は抵抗率を10〜50μΩcmの範囲ですることが好
ましい。
On the other hand, a TaN film is formed on the conductive layer (A) 121.
When a Ta film is used for the conductive layer (B) 122, it can be formed by a sputtering method in the same manner. TaN film is T
The target film a is formed using a mixed gas of Ar and nitrogen as a sputtering gas, and the Ta film uses Ar as a sputtering gas. When an appropriate amount of Xe or Kr is added to these sputter gases, the internal stress of the film to be formed can be relaxed and the film can be prevented from peeling. The resistivity of the α-phase Ta film is about 20 μΩcm and can be used for a gate electrode, but the resistivity of the β-phase Ta film is about 180 μΩcm and is not suitable for a gate electrode. Since the TaN film has a crystal structure close to the α-phase, an α-phase Ta film was easily obtained by forming a Ta film thereon. Although not shown, it is effective to form a silicon film doped with phosphorus (P) with a thickness of about 2 to 20 nm under the conductive layer (A) 121. Accordingly, the adhesion of the conductive film formed thereon is improved and oxidation is prevented, and at the same time, a small amount of an alkali metal element contained in the conductive layer (A) 121 or the conductive layer (B) 122 is added to the gate insulating film 123. Spreading can be prevented. In any case, the conductive layer (B) 1
22 preferably has a resistivity in the range of 10 to 50 μΩcm.

【0059】次に、フォトマスクを用い、フォトリソグ
ラフィーの技術を使用してレジストマスク124a〜1
24fを形成し、導電層(A)121と導電層(B)1
22とを一括でエッチングしてゲート電極125〜12
9と容量配線130を形成する。ゲート電極124〜1
29と容量配線130は、導電層(A)から成る125
a〜129aと、導電層(B)から成る125b〜12
9bとが一体として形成されている(図9(B))。ま
た、この状態における島状半導体層111とゲート電極
125との位置関係を図11(C)に示す。同様に島状
半導体層115とゲート電極129、容量配線130の
関係を図12(C)に示す。図11(C)および図12
(C)において、ゲート絶縁膜123は省略して示す。
Next, using a photomask, the resist masks 124 a to 124 a to 1
24f, the conductive layer (A) 121 and the conductive layer (B) 1
22 and the gate electrodes 125 to 12
9 and the capacitance wiring 130 are formed. Gate electrodes 124-1
29 and the capacitor wiring 130 are made of a conductive layer (A) 125
a to 129a and 125b to 12 made of a conductive layer (B)
9b are integrally formed (FIG. 9B). FIG. 11C illustrates a positional relationship between the island-shaped semiconductor layer 111 and the gate electrode 125 in this state. Similarly, FIG. 12C illustrates a relationship between the island-shaped semiconductor layer 115, the gate electrode 129, and the capacitor wiring 130. FIG. 11 (C) and FIG.
In (C), the gate insulating film 123 is omitted.

【0060】導電層(A)および導電層(B)をエッチ
ングする方法は実施者が適宣選択すれば良いが、前述の
ようにWを主成分とする材料で形成されている場合に
は、高速でかつ精度良くエッチングを実施するために高
密度プラズマを用いたドライエッチング法を適用するこ
とが望ましい。高密度プラズマを得る方法として、マイ
クロ波プラズマや誘導結合プラズマ(Inductively Coup
led Plasma:ICP)エッチング装置を用いると良い。
例えば、ICPエッチング装置を用いたWのエッチング
法は、エッチングガスにCF4とCl2の2種のガスを反
応室に導入し、圧力0.5〜1.5Pa(好ましくは1
Pa)とし、誘導結合部に200〜1000Wの高周波
(13.56MHz)電力を印加する。この時、基板が
置かれたステージには20Wの高周波電力が印加され、
自己バイアスで負電位に帯電することにより、正イオン
が加速されて異方性のエッチングを行うことができる。
ICPエッチング装置を使用することにより、Wなどの
硬い金属膜も2〜5nm/秒のエッチング速度を得ること
ができる。また、残渣を残すことなくエッチングするた
めには、10〜20%程度の割合でエッチング時間を増
しオーバーエッチングをすると良い。しかし、この時に
下地とのエッチングの選択比に注意する必要がある。例
えば、W膜に対する酸化窒化シリコン膜(ゲート絶縁膜
127)の選択比は2.5〜3であるので、このような
オーバーエッチング処理により、酸化窒化シリコン膜が
露出した面は20〜50nm程度エッチングされて実質的
に薄くなった。
The method of etching the conductive layer (A) and the conductive layer (B) may be appropriately selected by a practitioner. However, when the conductive layer (A) and the conductive layer (B) are formed of a material containing W as a main component as described above, It is desirable to apply a dry etching method using high-density plasma in order to perform etching at high speed and with high accuracy. Microwave plasma or inductively coupled plasma (Inductively Coup
It is preferable to use an led plasma (ICP) etching apparatus.
For example, in a W etching method using an ICP etching apparatus, two kinds of gases, CF 4 and Cl 2 , are introduced into a reaction chamber as an etching gas, and a pressure of 0.5 to 1.5 Pa (preferably 1
Pa), and a high frequency (13.56 MHz) power of 200 to 1000 W is applied to the inductive coupling portion. At this time, a high frequency power of 20 W is applied to the stage on which the substrate is placed,
By charging to a negative potential with a self-bias, positive ions are accelerated and anisotropic etching can be performed.
By using an ICP etching apparatus, even a hard metal film such as W can obtain an etching rate of 2 to 5 nm / sec. In order to perform etching without leaving a residue, overetching is preferably performed by increasing the etching time at a rate of about 10 to 20%. At this time, however, it is necessary to pay attention to the etching selectivity with the base. For example, since the selectivity of the silicon oxynitride film (gate insulating film 127) to the W film is 2.5 to 3, the exposed surface of the silicon oxynitride film is etched by about 20 to 50 nm by such an over-etching process. Has been substantially thinner.

【0061】そして、画素TFTのnチャネル型TFT
にLDD領域を形成するために、n型を付与する不純物
元素添加の工程(n--ドープ工程)を行った。ゲート電
極125〜129をマスクとして自己整合的にn型を付
与する不純物元素をイオンドープ法で添加した。n型を
付与する不純物元素として添加するリン(P)の濃度は
1×1016〜5×1019atoms/cm3の濃度範囲で添加す
る。このようにして、図9(C)に示すように島状半導
体層に低濃度n型不純物領域131〜135を形成す
る。
The n-channel TFT of the pixel TFT
In order to form an LDD region, a step of adding an impurity element imparting n-type (n-doping step) was performed. Using the gate electrodes 125 to 129 as a mask, an impurity element imparting n-type in a self-aligned manner was added by an ion doping method. The concentration of phosphorus (P) added as an impurity element imparting n-type is in a concentration range of 1 × 10 16 to 5 × 10 19 atoms / cm 3 . Thus, low-concentration n-type impurity regions 131 to 135 are formed in the island-shaped semiconductor layer as shown in FIG.

【0062】次に、nチャネル型TFTにおいて、ソー
ス領域またはドレイン領域として機能する高濃度n型不
純物領域の形成を行った(n+ドープ工程)。まず、フ
ォトマスクを用い、レジストのマスク136a〜136
dを形成し、n型を付与する不純物元素を添加して高濃
度n型不純物領域137〜142を形成した。n型を付
与する不純物元素にはリン(P)を用い、その濃度が1
×1020〜1×1021atoms/cm3の濃度範囲となるよう
にフォスフィン(PH3)を用いたイオンドープ法で行
った(図9(D))。
Next, in the n-channel TFT, a high-concentration n-type impurity region functioning as a source region or a drain region was formed (n + doping step). First, using a photomask, resist masks 136a to 136 are used.
d was formed, and an impurity element imparting n-type was added to form high-concentration n-type impurity regions 137 to 142. Phosphorus (P) is used as an impurity element imparting n-type, and its concentration is 1
The ion doping method using phosphine (PH 3 ) was performed so that the concentration was in the range of × 10 20 to 1 × 10 21 atoms / cm 3 (FIG. 9D).

【0063】そして、pチャネル型TFTを形成する島
状半導体層111、113にソース領域およびドレイン
領域とする高濃度p型不純物領域144、145を形成
する。ここでは、ゲート電極125、127をマスクと
してp型を付与する不純物元素を添加し、自己整合的に
高濃度p型不純物領域を形成する。このとき、nチャネ
ル型TFTを形成する島状半導体膜112、114、1
15は、フォトマスクを用いてレジストマスク143a
〜143cを形成し全面を被覆しておく。高濃度p型不
純物領域144、145はジボラン(B26)を用いた
イオンドープ法で形成する。この領域のボロン(B)濃
度は3×1020〜3×1021atoms/cm3となるようにす
る(図10(A))。この高濃度p型不純物領域14
4、145には、前工程においてリン(P)が添加され
ていて、高濃度p型不純物領域144a、145aには
1×1020〜1×1021atoms/cm3の濃度で、高濃度p
型不純物領域144b、145bには1×1016〜5×
1019atoms/cm3の濃度で含有しているが、この工程で
添加するボロン(B)の濃度を1.5から3倍となるよ
うにすることにより、pチャネル型TFTのソース領域
およびドレイン領域として機能する上で何ら問題はなか
った。
Then, high-concentration p-type impurity regions 144 and 145 serving as a source region and a drain region are formed in the island-shaped semiconductor layers 111 and 113 forming the p-channel TFT. Here, a high concentration p-type impurity region is formed in a self-aligning manner by adding an impurity element imparting p-type using the gate electrodes 125 and 127 as a mask. At this time, the island-shaped semiconductor films 112, 114, 1 forming an n-channel TFT are formed.
Reference numeral 15 denotes a resist mask 143a using a photomask.
To 143c and cover the entire surface. The high-concentration p-type impurity regions 144 and 145 are formed by an ion doping method using diborane (B 2 H 6 ). The boron (B) concentration in this region is set to 3 × 10 20 to 3 × 10 21 atoms / cm 3 (FIG. 10A). This high-concentration p-type impurity region 14
4 and 145, phosphorus (P) is added in the previous step, and the high concentration p-type impurity regions 144a and 145a have a concentration of 1 × 10 20 to 1 × 10 21 atoms / cm 3 and a high concentration p.
Type impurity regions 144b and 145b have 1 × 10 16 to 5 ×
Although it is contained at a concentration of 10 19 atoms / cm 3 , by increasing the concentration of boron (B) added in this step from 1.5 to 3 times, the source region and the drain of the p-channel TFT are formed. There was no problem in functioning as an area.

【0064】その後、図10(B)に示すように、ゲー
ト電極およびゲート絶縁膜上から保護絶縁膜146を形
成する。保護絶縁膜は酸化シリコン膜、酸化窒化シリコ
ン膜、窒化シリコン膜、またはこれらを組み合わせた積
層膜で形成すれば良い。いずれにしても保護絶縁膜14
6は無機絶縁物材料から形成する。保護絶縁膜146の
膜厚は100〜200nmとする。ここで、酸化シリコ
ン膜を用いる場合には、プラズマCVD法で、オルトケ
イ酸テトラエチル(Tetraethyl Orthosilicate:TE
OS)とO2とを混合し、反応圧力40Pa、基板温度3
00〜400℃とし、高周波(13.56MHz)電力密
度0.5〜0.8W/cm2で放電させて形成することがで
きる。酸化窒化シリコン膜を用いる場合には、プラズマ
CVD法でSiH4、N2O、NH3から作製される酸化
窒化シリコン膜、またはSiH4、N2Oから作製される
酸化窒化シリコン膜で形成すれば良い。この場合の作製
条件は反応圧力20〜200Pa、基板温度300〜40
0℃とし、高周波(60MHz)電力密度0.1〜1.0W
/cm2で形成することができる。また、SiH4、N2O、
2から作製される酸化窒化水素化シリコン膜を適用し
ても良い。窒化シリコン膜も同様にプラズマCVD法で
SiH4、NH3から作製することが可能である。このよ
うな保護絶縁膜は、基板を中心に考えて圧縮応力となる
ように形成する。
Thereafter, as shown in FIG. 10B, a protective insulating film 146 is formed over the gate electrode and the gate insulating film. The protective insulating film may be formed using a silicon oxide film, a silicon oxynitride film, a silicon nitride film, or a stacked film combining these. In any case, the protective insulating film 14
6 is formed from an inorganic insulating material. The thickness of the protective insulating film 146 is 100 to 200 nm. Here, when a silicon oxide film is used, tetraethyl orthosilicate (TE) is formed by a plasma CVD method.
OS) and O 2 , a reaction pressure of 40 Pa and a substrate temperature of 3
It can be formed by discharging at a high-frequency (13.56 MHz) power density of 0.5 to 0.8 W / cm 2 at a temperature of 00 to 400 ° C. In the case of using a silicon oxynitride film, a silicon oxynitride film formed from SiH 4 , N 2 O, and NH 3 by a plasma CVD method or a silicon oxynitride film formed from SiH 4 and N 2 O is used. Good. The production conditions in this case are a reaction pressure of 20 to 200 Pa and a substrate temperature of 300 to 40.
0 ℃, high frequency (60MHz) power density 0.1 ~ 1.0W
/ cm 2 . Also, SiH 4 , N 2 O,
A silicon oxynitride hydride film formed from H 2 may be used. Similarly, a silicon nitride film can be formed from SiH 4 and NH 3 by a plasma CVD method. Such a protective insulating film is formed so as to have a compressive stress considering the substrate as a center.

【0065】その後、それぞれの濃度で添加されたn型
またはp型を付与する不純物元素を活性化する工程を行
う。この工程はファーネスアニール炉を用いる熱アニー
ル法で行う。その他に、レーザーアニール法、またはラ
ピッドサーマルアニール法(RTA法)を適用すること
ができる。熱アニール法では酸素濃度が1ppm以下、
好ましくは0.1ppm以下の窒素雰囲気中で400〜
700℃、代表的には500〜600℃で行うものであ
り、本実施例では550℃で4時間の熱処理を行った。
また、基板101に耐熱温度が低いプラスチック基板を
用いる場合にはレーザーアニール法を適用することが好
ましい(図10(C))。
Thereafter, a step of activating the impurity elements imparting n-type or p-type added at the respective concentrations is performed. This step is performed by a thermal annealing method using a furnace annealing furnace. In addition, a laser annealing method or a rapid thermal annealing method (RTA method) can be applied. In the thermal annealing method, the oxygen concentration is 1 ppm or less,
Preferably in a nitrogen atmosphere of 0.1 ppm or less 400 ~
The heat treatment is performed at 700 ° C, typically 500 to 600 ° C. In this embodiment, the heat treatment is performed at 550 ° C for 4 hours.
When a plastic substrate having a low heat-resistant temperature is used as the substrate 101, a laser annealing method is preferably applied (FIG. 10C).

【0066】活性化の工程の後、さらに、3〜100%
の水素を含む雰囲気中で、300〜450℃で1〜12
時間の熱処理を行い、島状半導体層を水素化する工程を
行った。この工程は熱的に励起された水素により島状半
導体層にある1016〜1018/cm3のダングリングボンド
を終端する工程である。水素化の他の手段として、プラ
ズマ水素化(プラズマにより励起された水素を用いる)
を行っても良い。また、300〜450℃の加熱処理に
より、下地膜102の酸化窒化水素化シリコン膜102
b、保護絶縁膜146の酸化窒化シリコン膜の水素を拡
散させて島状半導体層を水素化しても良い。
After the activation step, an additional 3 to 100%
1 to 12 at 300 to 450 ° C. in an atmosphere containing hydrogen
A heat treatment was performed for a long time, and a step of hydrogenating the island-shaped semiconductor layer was performed. In this step, dangling bonds of 10 16 to 10 18 / cm 3 in the island-shaped semiconductor layer are terminated by thermally excited hydrogen. Plasma hydrogenation (using hydrogen excited by plasma) as another means of hydrogenation
May be performed. The heat treatment at 300 to 450 ° C. causes the silicon oxynitride film 102
b, The island-shaped semiconductor layer may be hydrogenated by diffusing hydrogen in the silicon oxynitride film of the protective insulating film 146.

【0067】活性化および水素化の工程が終了したら、
有機絶縁物材料からなる層間絶縁膜147を1.0〜
2.0μmの平均厚を有して形成する。有機樹脂材料と
しては、ポリイミド、アクリル、ポリアミド、ポリイミ
ドアミド、BCB(ベンゾシクロブテン)等を使用する
ことができる。例えば、基板に塗布後、熱重合するタイ
プのポリイミドを用いる場合には、クリーンオーブンで
300℃で焼成して形成する。また、アクリルを用いる
場合には、2液性のものを用い、主材と硬化剤を混合し
た後、スピナーを用いて基板全面に塗布した後、ホット
プレートで80℃で60秒の予備加熱を行い、さらにク
リーンオーブンで250℃で60分焼成して形成するこ
とができる。
When the activation and hydrogenation steps are completed,
The interlayer insulating film 147 made of an organic insulating material is
It is formed with an average thickness of 2.0 μm. As the organic resin material, polyimide, acrylic, polyamide, polyimide amide, BCB (benzocyclobutene), or the like can be used. For example, in the case of using a polyimide that is thermally polymerized after being applied to a substrate, it is formed by firing at 300 ° C. in a clean oven. In the case of using acrylic, after using a two-pack type, mixing the main material and the curing agent, applying the entire surface of the substrate using a spinner, and preheating at 80 ° C. for 60 seconds on a hot plate. Then, it can be formed by firing in a clean oven at 250 ° C. for 60 minutes.

【0068】層間絶縁膜を有機絶縁物材料で形成するこ
とにより、表面を良好に平坦化させることができる。ま
た、有機樹脂材料は一般に誘電率が低いので、寄生容量
を低減できる。しかし、吸湿性があり保護膜としては適
さないので、本実施例のように、保護絶縁膜146とし
て形成した酸化シリコン膜、酸化窒化シリコン膜、窒化
シリコン膜などと組み合わせて用いる必要がある。
The surface can be satisfactorily planarized by forming the interlayer insulating film with an organic insulating material. In addition, since organic resin materials generally have a low dielectric constant, parasitic capacitance can be reduced. However, since it is hygroscopic and is not suitable as a protective film, it must be used in combination with a silicon oxide film, a silicon oxynitride film, a silicon nitride film, or the like formed as the protective insulating film 146 as in this embodiment.

【0069】その後、フォトマスクを用い、所定のパタ
ーンのレジストマスクを形成し、それぞれの島状半導体
膜に形成されたソース領域またはドレイン領域に達する
コンタクトホールを形成する。コンタクトホールの形成
はドライエッチング法により行う。この場合、エッチン
グガスにCF4、O2、Heの混合ガスを用い有機樹脂材
料から成る層間絶縁膜をまずエッチングし、その後、続
いてエッチングガスをCF4、O2として保護絶縁膜14
6をエッチングする。さらに、島状半導体層との選択比
を高めるために、エッチングガスをCHF3に切り替え
てゲート絶縁膜をエッチングすることにより、良好にコ
ンタクトホールを形成することができる。
After that, a resist mask having a predetermined pattern is formed using a photomask, and a contact hole reaching the source region or the drain region formed in each of the island-shaped semiconductor films is formed. The formation of the contact hole is performed by a dry etching method. In this case, an interlayer insulating film made of an organic resin material is first etched by using a mixed gas of CF 4 , O 2 , and He as an etching gas, and then the protective insulating film 14 is changed to CF 4 and O 2 as an etching gas.
6 is etched. Further, by switching the etching gas to CHF 3 and etching the gate insulating film in order to increase the selectivity with respect to the island-shaped semiconductor layer, a contact hole can be formed favorably.

【0070】そして、導電性の金属膜をスパッタ法や真
空蒸着法で形成し、フォトマスクによりレジストマスク
パターンを形成し、エッチングによってソース配線14
8〜152とドレイン配線153〜157を形成する。
ドレイン配線158は隣接する画素のドレイン配線を示
す。ここで、ドレイン配線158は画素電極として機能
するものである。図示していないが、本実施例ではこの
電極を、Ti膜を50〜150nmの厚さで形成し、島状
半導体層のソースまたはドレイン領域を形成する半導体
膜とコンタクトを形成し、そのTi膜上に重ねてアルミ
ニウム(Al)を300〜400nmの厚さで形成して配
線とした。
Then, a conductive metal film is formed by a sputtering method or a vacuum evaporation method, a resist mask pattern is formed by using a photomask, and the source wiring 14 is formed by etching.
8 to 152 and drain wirings 153 to 157 are formed.
The drain wiring 158 indicates a drain wiring of an adjacent pixel. Here, the drain wiring 158 functions as a pixel electrode. Although not shown, in this embodiment, this electrode is formed by forming a Ti film with a thickness of 50 to 150 nm, forming a contact with the semiconductor film forming the source or drain region of the island-shaped semiconductor layer, and forming the Ti film. Aluminum (Al) was formed in a thickness of 300 to 400 nm on the upper surface to form a wiring.

【0071】図11(D)はこの状態における島状半導
体層111、ゲート電極125、ソース配線148およ
びドレイン配線153の上面図を示す。ソース配線14
8は図示されていない層間絶縁膜および保護絶縁膜に設
けられたコンタクトホールによって、島状半導体層11
1とそれぞれ230で接続している。また、ドレイン配
線153は231で島状半導体層111と接続してい
る。同様に、図12(D)では島状半導体層115、ゲ
ート電極129、容量配線130、ソース配線152お
よびドレイン配線157の上面図を示す。ソース配線1
52はコンタクト部234で、ドレイン配線157はコ
ンタクト部235でそれぞれ島状半導体層115と接続
している。いずれにしても、結晶欠陥が多数存在する領
域(レーザー光変調マスク下の領域110)を除去し
て、スーパーラテラル成長をさせた内側の領域に、島状
半導体層を形成し、TFTを形成する。
FIG. 11D is a top view of the island-shaped semiconductor layer 111, the gate electrode 125, the source wiring 148, and the drain wiring 153 in this state. Source wiring 14
Reference numeral 8 denotes an island-like semiconductor layer 11 formed by contact holes formed in an interlayer insulating film and a protective insulating film (not shown).
1 and 230 respectively. The drain wiring 153 is connected to the island-shaped semiconductor layer 111 at 231. Similarly, FIG. 12D illustrates a top view of the island-shaped semiconductor layer 115, the gate electrode 129, the capacitor wiring 130, the source wiring 152, and the drain wiring 157. Source wiring 1
52 is a contact part 234, and the drain wiring 157 is connected to the island-shaped semiconductor layer 115 by a contact part 235, respectively. In any case, a region where a large number of crystal defects are present (the region 110 under the laser light modulation mask) is removed, and an island-like semiconductor layer is formed in a region on the inner side where the super lateral growth is performed, thereby forming a TFT. .

【0072】この状態で水素化処理を行うとTFTの特
性向上に対して好ましい結果が得られた。例えば、3〜
100%の水素を含む雰囲気中で、300〜450℃で
1〜12時間の熱処理を行うと良く、あるいはプラズマ
水素化法を用いても同様の効果が得られた。また、この
ような熱処理により保護絶縁膜142や、下地膜102
に存在する水素を島状半導体膜111〜115に拡散さ
せ水素化をすることもできる。いずれにしても、島状半
導体層111〜115中の欠陥密度を1016/cm3以下と
することが望ましく、そのために水素を5×1018〜5
×1019atoms/cm3程度付与すれば良かった。このよう
な処理を加えられた島状半導体層は僅かに存在する結晶
粒界も不活性なものとなり、実質的に単結晶と見なせる
領域が形成された。
When hydrogenation was performed in this state, favorable results were obtained for improving the characteristics of the TFT. For example, 3 ~
The heat treatment may be performed at 300 to 450 ° C. for 1 to 12 hours in an atmosphere containing 100% hydrogen, or a similar effect may be obtained by using a plasma hydrogenation method. In addition, by such a heat treatment, the protective insulating film 142 and the base film 102
Can be diffused into the island-shaped semiconductor films 111 to 115 for hydrogenation. In any case, the island-like semiconductor layer desirably in a 10 16 / cm 3 or less the defect density in the 111 to 115, the hydrogen for the 5 × 10 18 to 5
What should have been provided is about × 10 19 atoms / cm 3 . In the island-shaped semiconductor layer subjected to such a treatment, the crystal grain boundaries slightly existing became inactive, and a region substantially regarded as a single crystal was formed.

【0073】こうして同一の基板上に、駆動回路のTF
Tと画素部の画素TFTとを有した基板を完成させるこ
とができる。駆動回路には第1のpチャネル型TFT2
00、第1のnチャネル型TFT201、第2のpチャ
ネル型TFT202、第2のnチャネル型TFT20
3、画素部には画素TFT204、保持容量205が形
成されている。本明細書では便宜上このような基板をア
クティブマトリクス基板と呼ぶ。
Thus, the TF of the driving circuit is mounted on the same substrate.
A substrate having T and a pixel TFT in a pixel portion can be completed. The driving circuit includes a first p-channel TFT 2
00, a first n-channel TFT 201, a second p-channel TFT 202, a second n-channel TFT 20
3. In the pixel portion, a pixel TFT 204 and a storage capacitor 205 are formed. In this specification, such a substrate is referred to as an active matrix substrate for convenience.

【0074】駆動回路の第1のpチャネル型TFT20
0には、島状半導体膜111にチャネル形成領域20
6、高濃度p型不純物領域から成るソース領域207
a、207b、ドレイン領域208a,208bを有し
たシングルドレインの構造を有している。第1のnチャ
ネル型TFT201には、島状半導体膜112にチャネ
ル形成領域209、ゲート電極119と重なるLDD領
域210、ソース領域212、ドレイン領域211を有
している。このLDD領域において、ゲート電極115
と重なるLDD領域をLovとしてそのチャネル長方向の
長さは0.5〜3.0μm、好ましくは1.0〜2.0
μmとした。nチャネル型TFTにおけるLDD領域の
長さをこのようにすることにより、ドレイン領域近傍に
発生する高電界を緩和して、ホットキャリアの発生を防
ぎ、TFTの劣化を防止することができる。駆動回路の
第2のpチャネル型TFT202は同様に、島状半導体
膜113にチャネル形成領域213、高濃度p型不純物
領域から成るソース領域214a、214b、ドレイン
領域215a、215bを有したシングルドレインの構
造を有している。第2のnチャネル型TFT203に
は、島状半導体膜114にチャネル形成領域216、ゲ
ート電極121と一部が重なるLDD領域217、21
8、ソース領域220、ドレイン領域219が形成され
ている。このTFTのゲート電極と重なるLovの長さも
0.5〜3.0μm、好ましくは1.0〜2.0μmと
した。また、ゲート電極と重ならないLDD領域をLof
fとして、このチャネル長方向の長さは0.5〜4.0
μm、好ましくは1.0〜2.0μmとした。画素TF
T204には、島状半導体膜115にチャネル形成領域
221、222、LDD領域223〜225、ソースま
たはドレイン領域226〜228を有している。LDD
領域(Loff)のチャネル長方向の長さは0.5〜4.
0μm、好ましくは1.5〜2.5μmである。さら
に、容量配線123と、ゲート絶縁膜と同じ材料から成
る絶縁膜と、画素TFT204のドレイン領域228に
接続する半導体層229とから保持容量205が形成さ
れている。図12では画素TFT204をダブルゲート
構造としたが、シングルゲート構造でも良いし、複数の
ゲート電極を設けたマルチゲート構造としても差し支え
ない。
First p-channel TFT 20 of drive circuit
0, the channel forming region 20 is formed in the island-shaped semiconductor film 111.
6. Source region 207 made of high-concentration p-type impurity region
a, 207b and a single drain structure having drain regions 208a, 208b. The first n-channel TFT 201 includes a channel formation region 209, an LDD region 210 overlapping with the gate electrode 119, a source region 212, and a drain region 211 in the island-shaped semiconductor film 112. In this LDD region, the gate electrode 115
And the length in the channel length direction is 0.5 to 3.0 μm, preferably 1.0 to 2.0 μm.
μm. By setting the length of the LDD region in the n-channel TFT in this manner, a high electric field generated in the vicinity of the drain region can be reduced, thereby preventing generation of hot carriers and preventing deterioration of the TFT. Similarly, the second p-channel type TFT 202 of the driver circuit is a single drain type in which the island-shaped semiconductor film 113 has a channel formation region 213, source regions 214a and 214b made of high-concentration p-type impurity regions, and drain regions 215a and 215b. It has a structure. In the second n-channel TFT 203, the LDD regions 217 and 21 partially overlapping the channel formation region 216 and the gate electrode 121 on the island-shaped semiconductor film 114.
8, a source region 220 and a drain region 219 are formed. The length of Lov overlapping the gate electrode of this TFT is also 0.5 to 3.0 μm, preferably 1.0 to 2.0 μm. The LDD region that does not overlap with the gate electrode is Lof.
As f, the length in the channel length direction is 0.5 to 4.0.
μm, preferably 1.0 to 2.0 μm. Pixel TF
At T204, the island-shaped semiconductor film 115 includes channel formation regions 221 and 222, LDD regions 223 to 225, and source or drain regions 226 to 228. LDD
The length of the region (Loff) in the channel length direction is 0.5 to 4.
0 μm, preferably 1.5 to 2.5 μm. Further, a storage capacitor 205 is formed from the capacitor wiring 123, an insulating film made of the same material as the gate insulating film, and a semiconductor layer 229 connected to the drain region 228 of the pixel TFT 204. In FIG. 12, the pixel TFT 204 has a double gate structure, but may have a single gate structure or a multi-gate structure provided with a plurality of gate electrodes.

【0075】図13は画素部のほぼ一画素分を示す上面
図である。図中に示すA−A'断面が図10(A)に示
す画素部の断面図に対応している。画素TFT204
は、ゲート配線を兼ねるゲート電極129は、図示され
ていないゲート絶縁膜を介してその下の島状半導体層1
15と交差している。図示はしていないが、島状半導体
層には、ソース領域、ドレイン領域、LDD領域が形成
されている。また、234はソース配線156とソース
領域226とのコンタクト部、235はドレイン配線1
57とドレイン領域228とのコンタクト部である。保
持容量205は、画素TFT204のドレイン領域22
8から延在する半導体層229とゲート絶縁膜を介して
容量配線130が重なる領域で形成されている。
FIG. 13 is a top view showing almost one pixel of the pixel portion. An AA ′ cross section in the drawing corresponds to the cross-sectional view of the pixel portion illustrated in FIG. Pixel TFT 204
The gate electrode 129 also serving as a gate wiring is formed with an island-like semiconductor layer 1 thereunder through a gate insulating film (not shown).
Intersects with 15. Although not shown, a source region, a drain region, and an LDD region are formed in the island-shaped semiconductor layer. 234 is a contact portion between the source wiring 156 and the source region 226, and 235 is a drain wiring 1
A contact portion between the drain region 57 and the drain region 228. The storage capacitor 205 is connected to the drain region 22 of the pixel TFT 204.
The capacitor wiring 130 is formed in a region where the capacitor wiring 130 overlaps with the semiconductor layer 229 extending from the gate electrode 8 via a gate insulating film.

【0076】以上のような工程を経て、本発明に関わる
レーザー光を吸収しない材料からなるレーザー光強度空
間変調マスクから形成された島状半導体層は、単結晶構
造を有している。このような島状半導体層を用いて、画
素TFTおよび駆動回路が要求する仕様に応じて各回路
を構成するTFTの構造を最適化することにより、半導
体装置の動作性能と信頼性を向上させることを可能とし
ている。さらにゲート電極を耐熱性を有する導電性材料
で形成することによりLDD領域やソース領域およびド
レイン領域の活性化を容易としている。そして、このよ
うなアクティブマトリクス基板で高品質な表示装置を実
現することができる。本実施例で作製したアクティブマ
トリクス基板からは、反射型の液晶表示装置を作製する
ことができる。
Through the steps described above, the island-shaped semiconductor layer formed from the laser light intensity spatial modulation mask made of a material that does not absorb laser light according to the present invention has a single crystal structure. Improving the operation performance and reliability of a semiconductor device by optimizing the structure of each TFT constituting each circuit according to specifications required by a pixel TFT and a driving circuit using such an island-shaped semiconductor layer. Is possible. Furthermore, the activation of the LDD region, the source region, and the drain region is facilitated by forming the gate electrode with a conductive material having heat resistance. Then, a high-quality display device can be realized with such an active matrix substrate. A reflective liquid crystal display device can be manufactured from the active matrix substrate manufactured in this embodiment.

【0077】[実施例2]本実施例では、実施例1と比
べてより広範囲にわたって位置制御した大粒径を作製す
ることができ、TFTのチャネル領域が大きい場合にも
本発明の効果が十分得られる構成例を、図14〜15で
示す。
[Embodiment 2] In this embodiment, it is possible to produce a large grain size whose position is controlled over a wider range than in Embodiment 1, and the effect of the present invention is sufficient even when the channel region of the TFT is large. Examples of the resulting configuration are shown in FIGS.

【0078】レーザー光照射による半導体膜の加熱溶融
および冷却固化過程において、下地絶縁膜が段差形状を
有する試料構造では、半導体層のラテラル方向に温度分
布が発生する。これにより、核発生位置と核生成速度を
制御することにより結晶粒の大粒形化を図る。
In the process of heating and melting and cooling and solidifying the semiconductor film by laser light irradiation, a temperature distribution occurs in the lateral direction of the semiconductor layer in the sample structure in which the underlying insulating film has a stepped shape. Thus, the crystal grains can be made larger by controlling the nucleation position and the nucleation rate.

【0079】具体的には図14で示すように、基板14
01上にストライプ状の第1の絶縁層1402、140
3をチャネル領域Aを挟むようにチャネル幅方向に対し
て平行に設け、その上に第2の絶縁層1404と半導体
層1405を成膜する。即ち、半導体層1405の下側
に、第2の絶縁層1404が形成されている領域と、第
1の絶縁層1402、1403と第2の絶縁層1404
の絶縁膜が積層形成されている領域とを設ける。
More specifically, as shown in FIG.
01 on the first insulating layers 1402 and 140
3 is provided in parallel with the channel width direction so as to sandwich the channel region A, and a second insulating layer 1404 and a semiconductor layer 1405 are formed thereon. That is, a region where the second insulating layer 1404 is formed is located below the semiconductor layer 1405 and a region where the second insulating layer 1404 is formed.
The first insulating layers 1402 and 1403 and the second insulating layer 1404
And a region where the insulating film is laminated.

【0080】このような下地絶縁膜が段差形状を有する
試料構造にパルスレーザー光照射して、レーザー結晶化
させる場合の温度分布履歴をシミレーションした。図2
7(B)のような結果が得られた。
The temperature distribution history when laser crystallization was performed by irradiating a pulsed laser beam to a sample structure in which such a base insulating film had a stepped shape was simulated. FIG.
The result as shown in FIG. 7 (B) was obtained.

【0081】このような結果が得られた理由として、定
性的には以下のように説明できる。図27(A)のB領
域は、熱の逃げる場所として直下の下地絶縁膜横に
存在する下地絶縁膜の両方があるため、他の場所と比較
して早く冷める。逆に、C領域直下の下地絶縁膜には、
B領域から逃げてくる熱があるため、C領域の温度は下
がりにくくなっている。したがって、B領域とC領域と
では温度勾配が生じる。
The reason why such a result is obtained can be qualitatively explained as follows. The region B in FIG. 27A cools faster than other locations because there is both a base insulating film beside the underlying insulating film immediately below where heat escapes. Conversely, the underlying insulating film immediately below the C region
Since there is heat escaping from the region B, the temperature of the region C is hard to decrease. Therefore, a temperature gradient occurs between the region B and the region C.

【0082】半導体膜がレーザー光照射により完全に溶
融する場合を考える。まず、最初に温度の下がるB領域
の半導体層から固相化が始まり、結晶の成長の核が発生
する。この核が結晶成長の中心となり、温度が高く溶融
状態のC領域またはA領域に向かって結晶成長が進行す
る。半導体膜が、レーザー光照射により完全に溶融せず
固相が残った場合にも、この固相(微少固相)が結晶成
長の中心となりそこから温度勾配を利用してスーパーラ
テラル成長が進行することで、粒径の大きな結晶を位置
制御して形成できる。
Consider a case where a semiconductor film is completely melted by laser light irradiation. First, solidification starts from the semiconductor layer in the region B where the temperature decreases, and nuclei for crystal growth are generated. This nucleus becomes the center of crystal growth, and crystal growth proceeds toward the region C or region A in a high temperature and molten state. Even when the semiconductor film is not completely melted by laser light irradiation and a solid phase remains, this solid phase (minute solid phase) becomes the center of crystal growth, and super lateral growth proceeds from there using a temperature gradient. Thus, a crystal having a large grain size can be formed by controlling the position.

【0083】図14(A)において、基板1401には
バリウムホウケイ酸ガラスやアルミノホウケイ酸ガラス
などの無アルカリガラス基板を用いる。例えば、コーニ
ング社の#7059ガラスや#1737ガラス基などを好
適に用いることができる。この基板1401のTFTを
形成する表面に、透光性でかつ絶縁性を有する第1の絶
縁層1402、1403を形成する。この第1の絶縁層
を酸化シリコン膜、窒化シリコン膜、酸化窒化シリコン
膜などで形成する。また、第1の絶縁層は熱伝導性の優
れる材料で形成しても良い。そのような材料として、ア
ルミニウムの酸化物(酸化アルミニウム(Al23))
は可視光において透光性を有し、熱伝導率が20Wm-1K-
1である。また、酸化アルミニウムは化学量論比に限定
されるものでなく、熱伝導率特性と内部応力などの特性
を制御するために、他の元素を添加しても良い。例え
ば、酸化アルミニウムに窒素を含ませて、酸化窒化アル
ミニウム(AlNx1-x:0.02≦x≦0.5)を用
いても良いし、アルミニウムの窒化物(AlNx)を用
いることも可能である。また、シリコン(Si)、酸素
(O)、窒素(N)とM(Mはアルミニウム(Al)ま
たは希土類元素から選ばれた少なくとも一種)を含む化
合物を用いることができる。例えば、AlSiONやL
aSiONなどを好適に用いることができる。その他
に、窒化ホウ素なども適用することができる。
In FIG. 14A, a non-alkali glass substrate such as barium borosilicate glass or aluminoborosilicate glass is used as a substrate 1401. For example, # 7059 glass or # 1737 glass based on Corning Inc. can be suitably used. On the surface of the substrate 1401 where a TFT is to be formed, first insulating layers 1402 and 1403 which are transparent and have insulating properties are formed. This first insulating layer is formed using a silicon oxide film, a silicon nitride film, a silicon oxynitride film, or the like. Further, the first insulating layer may be formed of a material having excellent heat conductivity. As such a material, an oxide of aluminum (aluminum oxide (Al 2 O 3 ))
Is transparent to visible light and has a thermal conductivity of 20Wm-1K-
Is one. Further, aluminum oxide is not limited to the stoichiometric ratio, and other elements may be added to control characteristics such as thermal conductivity characteristics and internal stress. For example, aluminum oxynitride (AlN x O 1 -x : 0.02 ≦ x ≦ 0.5) may be used by adding nitrogen to aluminum oxide, or aluminum nitride (AlN x ) may be used. Is also possible. Alternatively, a compound containing silicon (Si), oxygen (O), nitrogen (N), and M (M is at least one selected from aluminum (Al) or a rare earth element) can be used. For example, AlSiON or L
aSiON or the like can be suitably used. In addition, boron nitride or the like can be used.

【0084】上記の酸化物、窒化物、および化合物はい
ずれもスパッタ法やプラズマCVD法で形成することが
できる。スパッタ法の場合には所望の組成のターゲット
を用い、アルゴン(Ar)や窒素などの不活性ガスを用
いてスパッタすることにより形成できる。また、熱伝導
度が1000Wm-1K-1に達する薄膜ダイアモンド層やD
LC(Diamond Like Carbon)層を設けても良い。第1
の絶縁層1402、1403の端面における側壁の角度
は、ガラス基板1401の主表面に対して、5°以上9
0°未満となるようにテーパー状にエッチングしてこの
上に積層させる膜のステップかバレージを確保する。第
1の絶縁層から成る一対の矩形のサイズは、実施者が任
意に決定すればよいが、好ましくは矩形のチャネル長方
向の辺長は0.5〜2μmの幅で設ける。
Each of the above oxides, nitrides, and compounds can be formed by a sputtering method or a plasma CVD method. In the case of the sputtering method, it can be formed by sputtering using a target having a desired composition and using an inert gas such as argon (Ar) or nitrogen. In addition, a thin diamond layer having a thermal conductivity of 1000 Wm -1 K -1 or D
An LC (Diamond Like Carbon) layer may be provided. First
The angle of the side wall at the end surface of the insulating layers 1402 and 1403 is 5 ° or more with respect to the main surface of the glass substrate 1401.
Etching is performed in a tapered shape so as to be less than 0 ° to secure a step or a coverage of a film to be laminated thereon. The size of the pair of rectangles made of the first insulating layer may be arbitrarily determined by a practitioner. Preferably, the sides of the rectangles in the channel length direction have a width of 0.5 to 2 μm.

【0085】この上に第2の絶縁層1404を酸化シリ
コン膜、窒化シリコン膜、酸化窒化シリコン膜などで形
成する。酸化窒化シリコン膜は、プラズマCVD法でS
iH 4、N2Oを原料ガスとして作製する。この原料ガス
にO2を添加しても良い。作製条件は限定されないが、
この第2の絶縁膜としての酸化窒化シリコン膜は膜厚を
50〜500nmとし、含有酸素濃度を55atomic%以上
70atomic%未満とし、かつ、含有窒素濃度を1atomic
%以上20atomic%未満となるようにする。このような
組成として酸化窒化シリコン膜の内部応力が低減すると
共に固定電荷密度を減少させておく。第2の絶縁層は必
ずしも必要でないが、基板1401からアルカリ金属が
拡散することを防ぐ目的で設けておくことが望ましい。
On this, a second insulating layer 1404 is formed by silicon oxide.
Formed with capacitor film, silicon nitride film, silicon oxynitride film, etc.
To achieve. The silicon oxynitride film is formed by plasma CVD.
iH Four, NTwoO is used as a source gas. This source gas
To OTwoMay be added. The production conditions are not limited,
This silicon oxynitride film as the second insulating film has a thickness of
50-500nm, oxygen concentration 55atomic% or more
Less than 70 atomic% and the nitrogen concentration is 1 atomic
% To less than 20 atomic%. like this
When the internal stress of the silicon oxynitride film decreases as a composition
In both cases, the fixed charge density is reduced. The second insulating layer is required
Although not necessary, the alkali metal is removed from the substrate 1401.
It is desirable to provide them for the purpose of preventing diffusion.

【0086】図14(B)に示す半導体層1405は、
25〜80nm(好ましくは30〜60nm)の厚さに
形成する。これは非晶質構造を有する半導体膜をプラズ
マCVD法やスパッタ法などの公知の方法で形成する。
図14(C)はその上面図であり、第1の絶縁層はスト
ライプ状または矩形状または短冊状のパターンに形成す
る。その上方に形成する半導体層1405のチャネルと
なる領域Aを挟むように、かつ、第1の絶縁膜の短辺は
チャネルとなる領域外に配置する。半導体層を形成する
ための非晶質構造を有する半導体膜としては、非晶質半
導体膜や微結晶半導体膜があり、非晶質シリコンゲルマ
ニウム膜などの非晶質構造を有する化合物半導体膜を適
用しても良い。また、実施形態1で説明したレーザー光
強度変調マスクの遮光領域1406は、図14(C)に
示すようにチャネル領域として利用する領域を囲うよう
に配置する。
The semiconductor layer 1405 shown in FIG.
It is formed to a thickness of 25 to 80 nm (preferably 30 to 60 nm). In this method, a semiconductor film having an amorphous structure is formed by a known method such as a plasma CVD method or a sputtering method.
FIG. 14C is a top view thereof, in which the first insulating layer is formed in a stripe shape, a rectangular shape, or a strip shape. The short side of the first insulating film is provided outside the region serving as a channel so as to sandwich the region A serving as a channel of the semiconductor layer 1405 formed thereover. As the semiconductor film having an amorphous structure for forming a semiconductor layer, there are an amorphous semiconductor film and a microcrystalline semiconductor film, and a compound semiconductor film having an amorphous structure such as an amorphous silicon germanium film is used. You may. Further, the light shielding region 1406 of the laser light intensity modulation mask described in Embodiment 1 is arranged so as to surround a region used as a channel region as shown in FIG.

【0087】図15はレーザー結晶化の工程を説明する
図である。結晶化の工程前には非晶質半導体膜が含有す
る水素を放出させておくことが望ましく、400〜50
0℃で1時間程度の熱処理を行い含有する水素量を5at
om%以下にしておくと良い。レーザー照射は実施例1と
同じ条件で行った。
FIG. 15 is a diagram for explaining the laser crystallization process. Before the crystallization step, it is desirable to release hydrogen contained in the amorphous semiconductor film.
Heat treatment at 0 ° C for about 1 hour to reduce hydrogen content to 5at
It is good to keep it below om%. Laser irradiation was performed under the same conditions as in Example 1.

【0088】図15(A)では、レーザー光1508が
半導体層に照射される様子を示している。ここではレー
ザー変調マスクは省略している。図15(C)では、第
1の絶縁層1502、1503と領域A、B、および、
レーザー変調マスクの遮光領域1508の位置関係を基
板上面から見た様子を示した。図中には、結晶成長の方
向も矢印で示した。レーザー光変調による変調境界部分
を核発生場所とする方法と、下地段差による段差部分を
核発生場所とする方法の、2つの優先核発生性層を作製
することにより、TFTの特性を向上させることができ
る。 [実施例3]本実施例では実施例2と同様に、実施例1
と比べてより広範囲にわたって位置制御した大粒径を作
製することができ、TFTのチャネル領域が大きい場合
にも本発明の効果が十分得られる構成例を、図16で示
す。
FIG. 15A shows a state in which a semiconductor layer is irradiated with a laser beam 1508. Here, the laser modulation mask is omitted. In FIG. 15C, first insulating layers 1502 and 1503 and regions A and B, and
The positional relationship of the light shielding area 1508 of the laser modulation mask is shown when viewed from above the substrate. In the figure, the direction of crystal growth is also indicated by arrows. Improving the characteristics of TFTs by preparing two preferential nucleation layers: a method in which a nucleus generation site is a modulation boundary part by laser light modulation and a method in which a nucleus generation site is a step part due to a base step. Can be. [Embodiment 3] In this embodiment, as in Embodiment 2, Embodiment 1
FIG. 16 shows a configuration example in which a large grain size whose position is controlled over a wider range can be manufactured as compared with that of FIG.

【0089】レーザー光照射による半導体膜の加熱溶融
および冷却固化過程において、低熱伝導率下地膜を有す
る試料構造では、低熱伝導率下地膜直上の半導体膜から
基板側への熱流量を小さくすることができる。つまり、
低熱伝導率下地膜1602直上の半導体層1605の冷
却速度は小さくなり、レーザー照射後の溶融時間を長く
することができる。これを利用して、スーパーラテラル
成長の距離を伸長することができる。具体的には図16
で示すように、有機樹脂膜1602は、基板1601と
無機絶縁膜1603との間に島状に形成し、かつ、島状
有機樹脂膜1602は半導体膜1604のチャネル領域
である領域Aの範囲内に形成する。
In the process of heating and melting and cooling and solidifying a semiconductor film by laser light irradiation, in a sample structure having a low thermal conductivity base film, the heat flow from the semiconductor film immediately above the low thermal conductivity base film to the substrate side may be reduced. it can. That is,
The cooling rate of the semiconductor layer 1605 immediately above the low thermal conductivity base film 1602 is reduced, and the melting time after laser irradiation can be extended. This can be used to extend the distance of super lateral growth. Specifically, FIG.
As shown in the figure, the organic resin film 1602 is formed in an island shape between the substrate 1601 and the inorganic insulating film 1603, and the island-shaped organic resin film 1602 is formed within a region A which is a channel region of the semiconductor film 1604. Formed.

【0090】この構造にレーザー光を照射すると、レー
ザー光は半導体膜1604で吸収されて熱に変換され
る。この熱は基板1601の方向へ拡散する。レーザー
照射停止後、ある一定時間立つと、半導体膜は溶融状態
から固相化し始める。このとき、領域A下には島状有機
樹脂膜1602が形成されているため、領域Bと比較し
て半導体膜1604から基板1601への熱拡散が抑え
られ、冷却速度が小さくなる。したがって、領域Bと比
較して領域Aではレーザー照射停止後、固相化が始まる
までの時間を長くすることが可能となる。従って、領域
Bから領域Aの方向にラテラル成長方向を制御させる
と、より効果的にスーパーラテラル成長距離を伸張する
ことできる。
When this structure is irradiated with laser light, the laser light is absorbed by the semiconductor film 1604 and converted into heat. This heat is diffused in the direction of the substrate 1601. After standing for a certain period of time after stopping the laser irradiation, the semiconductor film starts to solidify from a molten state. At this time, since the island-shaped organic resin film 1602 is formed below the region A, heat diffusion from the semiconductor film 1604 to the substrate 1601 is suppressed as compared with the region B, and the cooling rate is reduced. Therefore, as compared with the region B, in the region A, it is possible to lengthen the time from the stop of the laser irradiation until the solidification starts. Therefore, by controlling the lateral growth direction from the region B to the region A, the super lateral growth distance can be more effectively extended.

【0091】有機樹脂膜1602は、基板上においてT
FTの活性層(チャネル形成領域、ソース領域、ドレイ
ン領域、およびLDD領域が形成される半導体膜)の配
置に合わせて島状に形成する。また、有機樹脂膜として
は、熱伝導率が1.0Wm-1-1以下、好ましくは0.
3Wm-1-1以下であれば特に限定されない。この有機
樹脂膜1602の熱伝導率は、基板(石英ガラス:1.
4Wm-1-1)及び有機樹脂膜上に接する珪素を含む無
機絶縁膜(1〜2Wm-1-1)と比べて非常に低いた
め、十分に半導体膜から基板への熱拡散が抑えられる。
The organic resin film 1602 is formed on the substrate by T
The FT is formed in an island shape in accordance with the arrangement of an active layer (a semiconductor film in which a channel formation region, a source region, a drain region, and an LDD region are formed). The organic resin film has a thermal conductivity of 1.0 Wm -1 K -1 or less, preferably 0.1 Wm -1 K -1 .
There is no particular limitation as long as it is 3 Wm -1 K -1 or less. The thermal conductivity of this organic resin film 1602 depends on the substrate (quartz glass: 1.
4 Wm -1 K -1 ) and the silicon-containing inorganic insulating film (1-2 Wm -1 K -1 ) which is in contact with the organic resin film, so that thermal diffusion from the semiconductor film to the substrate is sufficiently suppressed. Can be

【0092】例えば、上記有機樹脂膜1602として、
BCB(ベンゾシクロブテン)樹脂、ポリイミド系樹脂
(フッ素添加ポリイミド)、アクリル系樹脂、シロキサ
ン系樹脂、フッ素添加パラキシレン、フッ素添加パリレ
ン、テフロン、フルオロポリアリルエーテル、PFC
B、ポリシラザン等が挙げられる。中でも、耐熱性が4
50℃程度と高く、耐プラズマ性を有し、且つ平坦性を
有するBCB(ベンゾシクロブテン)樹脂が本発明に最
も好ましい。
For example, as the organic resin film 1602,
BCB (benzocyclobutene) resin, polyimide resin (fluorinated polyimide), acrylic resin, siloxane resin, fluorinated paraxylene, fluorinated parylene, teflon, fluoropolyallyl ether, PFC
B, polysilazane and the like. Above all, heat resistance is 4
BCB (benzocyclobutene) resin which is as high as about 50 ° C., has plasma resistance, and has flatness is most preferable in the present invention.

【0093】また、有機樹脂膜1602に無機絶縁膜1
603や非晶質半導体膜等を積層するため、表面が平坦
となるスピンコート法により形成することが望ましく、
パターニングされた有機樹脂膜の端部はテーパ−形状と
して、カバレッジを良好なものとすることが望ましい。
また、スピンコート法で代表される塗布法を用いて有機
樹脂膜を形成すれば、CVD装置を用いた無機絶縁膜に
比べコストが格段に低く、複雑な成膜プロセスを必要と
しないため有利である。また、パターン加工の面におい
ても感光性の有機樹脂膜を用いれば、フォトレジストに
よるフォトリソグラフィを必要としないため工程を削減
することができる。また、感光性の有機樹脂膜を用いな
い場合においても、無機絶縁膜のエッチングに比べ基板
や下地絶縁膜とのエッチングレートが確保しやすく、制
御性も高いため有利である。
The organic resin film 1602 has an inorganic insulating film 1
In order to stack 603, an amorphous semiconductor film, and the like, it is preferable to form the surface by a spin coating method in which the surface becomes flat.
It is desirable that the edge of the patterned organic resin film has a tapered shape so that the coverage is good.
In addition, when an organic resin film is formed using a coating method typified by a spin coating method, the cost is significantly lower than that of an inorganic insulating film using a CVD apparatus, which is advantageous because a complicated film formation process is not required. is there. In addition, if a photosensitive organic resin film is used also in the pattern processing, the number of steps can be reduced because photolithography using a photoresist is not required. In addition, even when a photosensitive organic resin film is not used, the etching rate with the substrate or the base insulating film can be easily secured and the controllability is high as compared with the case of etching the inorganic insulating film, which is advantageous.

【0094】また、有機樹脂膜の膜厚は、100nm〜
500nmとすることが望ましい。この膜厚を調節する
ことによって、結晶化工程における冷却速度を制御する
ことができる。なお、100nmより薄い膜厚とした場
合、平坦性が悪化してしまう。また、500nmより厚
い膜厚とした場合、段差が大きすぎて積層膜を形成する
ことが困難になってしまう。
The thickness of the organic resin film is 100 nm to 100 nm.
It is desirable to set it to 500 nm. By adjusting the film thickness, the cooling rate in the crystallization step can be controlled. When the thickness is smaller than 100 nm, the flatness is deteriorated. If the thickness is larger than 500 nm, the step is too large, and it becomes difficult to form a laminated film.

【0095】また、珪素を含む無機絶縁膜としては、P
CVD法、LPCVD法、またはスパッタ法により酸化
珪素膜、窒化珪素膜、酸化窒化珪素膜から選ばれた単層
膜、または、それらの積層膜を適宜用いることができ
る。この無機絶縁膜は、基板及び有機樹脂膜からの不純
物拡散を防ぐ役目と、積層される半導体膜との密着性を
向上させる役目を果たしている。また、有機樹脂膜とし
てBCB樹脂(450℃)を用い、酸化珪素膜で覆った
基板は550℃程度の加熱処理に耐えることができる。
このように、無機絶縁膜は、有機樹脂膜を保護する役目
を果たすとともに、有機樹脂膜の耐熱性を向上させる効
果をも有している。
Further, as the inorganic insulating film containing silicon, P
A single-layer film selected from a silicon oxide film, a silicon nitride film, and a silicon oxynitride film by a CVD method, an LPCVD method, or a sputtering method, or a stacked film thereof can be used as appropriate. The inorganic insulating film has a role of preventing impurity diffusion from the substrate and the organic resin film, and a role of improving adhesion to a stacked semiconductor film. A substrate covered with a silicon oxide film using BCB resin (450 ° C.) as an organic resin film can withstand heat treatment at about 550 ° C.
As described above, the inorganic insulating film has a function of protecting the organic resin film and has an effect of improving the heat resistance of the organic resin film.

【0096】また、この珪素を含む無機絶縁膜の膜厚
は、50nm〜200nmとする。この無機絶縁膜の膜
厚が200nmより厚くなると、無機絶縁膜自体の熱容
量が大きくなり、有機樹脂膜の存在による熱拡散の空間
的な制御の効果がなくなりやすい。また、無機絶縁膜の
膜厚が50nmより薄くなるとカバレッジが悪くなり有
機樹脂膜を覆いきれなくなる恐れがある。
The thickness of the inorganic insulating film containing silicon is set to 50 nm to 200 nm. When the thickness of the inorganic insulating film is greater than 200 nm, the heat capacity of the inorganic insulating film itself increases, and the effect of spatial control of heat diffusion due to the presence of the organic resin film tends to be lost. Further, when the thickness of the inorganic insulating film is smaller than 50 nm, the coverage is deteriorated and the organic resin film may not be covered.

【0097】また、珪素を含む無機絶縁膜上に形成する
非晶質構造を有する半導体膜としては、非晶質半導体膜
や微結晶半導体膜があり、非晶質シリコンゲルマニウム
膜などの非晶質構造を有する化合物半導体膜を適用して
も良い。また、非晶質半導体膜の成膜方法は、PCVD
法、LPCVD法、スパッタ法等の公知の方法を用いれ
ばよい。
[0097] Examples of the semiconductor film having an amorphous structure formed on an inorganic insulating film containing silicon include an amorphous semiconductor film and a microcrystalline semiconductor film, and an amorphous silicon germanium film and the like. A compound semiconductor film having a structure may be used. Further, the method of forming the amorphous semiconductor film is PCVD.
A known method such as a sputtering method, an LPCVD method, or a sputtering method may be used.

【0098】図16を用いて、本実施例におけるレーザ
ー結晶化の工程を説明する。結晶化の工程前には非晶質
半導体膜が含有する水素を放出させておくことが望まし
い。水素放出とレーザー照射の条件は、実施例1、2と
同様とした。
Referring to FIG. 16, the step of laser crystallization in this embodiment will be described. It is desirable to release hydrogen contained in the amorphous semiconductor film before the crystallization step. The conditions for hydrogen release and laser irradiation were the same as in Examples 1 and 2.

【0099】まず、無アルカリガラス基板等からなる基
板1601上に有機樹脂膜を形成し、パターニングを施
して所望の形状(島状)の有機樹脂膜1602を形成す
る。(図16(A))
First, an organic resin film is formed on a substrate 1601 made of a non-alkali glass substrate or the like, and is patterned to form an organic resin film 1602 having a desired shape (island shape). (FIG. 16A)

【0100】次いで、有機樹脂膜1602を覆う無機絶
縁膜1603を形成する。続いて、無機絶縁膜1603
上に非晶質半導体膜1604を形成する。ここで、大気
に触れさせずに無機絶縁膜1603と非晶質半導体膜1
604とを連続成膜して不純物の混入を低減することが
好ましい。
Next, an inorganic insulating film 1603 covering the organic resin film 1602 is formed. Subsequently, the inorganic insulating film 1603
An amorphous semiconductor film 1604 is formed thereover. Here, the inorganic insulating film 1603 and the amorphous semiconductor film 1 are not exposed to the air.
604 is preferably formed continuously to reduce contamination of impurities.

【0101】次いで、レーザー光(図16(A)矢印)
を照射して非晶質半導体膜の結晶化を行い、結晶質半導
体膜を形成する。ただし、この図ではレーザー光強度変
調マスクは省略している。実施形態1で説明したレーザ
ー光強度変調マスクを使う。図16(C)に、有機樹脂
膜1602とレーザー光強度変調マスクの遮光領域16
07の位置関係を基板上面から見た様子を示す。図中に
は、結晶成長の方向も矢印で示した。結晶は、遮光領域
と透過領域の境界にあたる部分から、透過領域直下の完
全溶融領域の方向にスーパーラテラル成長する。本実施
例の場合には、低熱伝導率下地膜直上の半導体膜は溶融
している時間が長い。従って、スーパーラテラル成長距
離を伸張することができる。本構成によるレーザー結晶
化によって、広範囲にわたって位置制御された大粒径を
作製することができる。
Next, laser light (arrow in FIG. 16A)
To crystallize the amorphous semiconductor film to form a crystalline semiconductor film. However, the laser light intensity modulation mask is omitted in this figure. The laser light intensity modulation mask described in the first embodiment is used. FIG. 16C shows the organic resin film 1602 and the light shielding region 16 of the laser light intensity modulation mask.
The position relationship of 07 is seen from the upper surface of the substrate. In the figure, the direction of crystal growth is also indicated by arrows. The crystal grows in a super lateral direction from a portion corresponding to a boundary between the light-shielding region and the transmission region toward a completely molten region immediately below the transmission region. In the case of this embodiment, the semiconductor film immediately above the low thermal conductivity base film has a long melting time. Therefore, the super lateral growth distance can be extended. By the laser crystallization according to this configuration, it is possible to produce a large grain size whose position is controlled over a wide range.

【0102】次いで、結晶質半導体膜をパターニング
し、領域A、Bからなる島状の結晶質半導体膜を完成す
る。
Next, the crystalline semiconductor film is patterned to complete an island-shaped crystalline semiconductor film composed of regions A and B.

【0103】このように形成された島状の結晶質半導体
膜をTFTの活性層(チャネル形成領域、ソース領域、
ドレイン領域、およびLDD領域が形成される半導体
膜)に用い、公知の方法に従ってTFTを作製すれば、
優れた電気特性を有する半導体装置が得られる。
The island-shaped crystalline semiconductor film formed as described above is used as an active layer (channel forming region, source region,
If a TFT is manufactured in accordance with a known method using a semiconductor film in which a drain region and an LDD region are formed,
A semiconductor device having excellent electric characteristics can be obtained.

【0104】[実施例4]実施例1で作製したアクティ
ブマトリクス基板はそのまま反射型の液晶表示装置に適
用することができる。一方、透過型の液晶表示装置とす
る場合には画素部の各画素に設ける画素電極を透明電極
で形成すれば良い。本実施例では透過型の液晶表示装置
に対応するアクティブマトリクス基板の作製方法につい
て図17を用いて説明する。
[Embodiment 4] The active matrix substrate manufactured in Embodiment 1 can be applied to a reflection type liquid crystal display device as it is. On the other hand, in the case of a transmissive liquid crystal display device, a pixel electrode provided for each pixel in the pixel portion may be formed of a transparent electrode. In this embodiment, a method for manufacturing an active matrix substrate corresponding to a transmission type liquid crystal display device will be described with reference to FIGS.

【0105】アクティブマトリクス基板は実施例1と同
様に作製する。図17(A)では、ソース配線とドレイ
ン配線は導電性の金属膜をスパッタ法や真空蒸着法で形
成する。これは、Ti膜を50〜150nmの厚さで形成
し、島状半導体層のソースまたはドレイン領域を形成す
る半導体膜とコンタクトを形成し、そのTi膜上に重ね
てアルミニウム(Al)を300〜400nmの厚さで形
成し、さらにTi膜または窒化チタン(TiN)膜を1
00〜200nmの厚さで形成して3層構造とした。その
後、透明導電膜を全面に形成し、フォトマスクを用いた
パターニング処理およびエッチング処理により画素電極
171を形成する。画素電極160は、層間絶縁膜14
7上に形成され、画素TFT204のドレイン配線15
9と重なる部分を設け、接続構造を形成している。
The active matrix substrate is manufactured in the same manner as in the first embodiment. In FIG. 17A, a conductive metal film is formed for a source wiring and a drain wiring by a sputtering method or a vacuum evaporation method. In this method, a Ti film is formed to a thickness of 50 to 150 nm, a contact is formed with a semiconductor film forming a source or drain region of an island-shaped semiconductor layer, and aluminum (Al) is formed on the Ti film by a thickness of 300 to 150 nm. It is formed to a thickness of 400 nm, and a Ti film or a titanium nitride (TiN) film is
It was formed to a thickness of 00 to 200 nm to form a three-layer structure. After that, a transparent conductive film is formed over the entire surface, and a pixel electrode 171 is formed by a patterning process using a photomask and an etching process. The pixel electrode 160 is formed on the interlayer insulating film 14.
7 and the drain wiring 15 of the pixel TFT 204.
9 is provided to form a connection structure.

【0106】図17(B)では最初に層間絶縁膜147
上に透明導電膜を形成し、パターニング処理およびエッ
チング処理をして画素電極160を形成した後、ドレイ
ン配線161を画素電極162と重なる部分を設けて形
成した例である。ドレイン配線161はTi膜を50〜
150nmの厚さで形成し、島状半導体層のソースまたは
ドレイン領域を形成する半導体膜とコンタクトを形成
し、そのTi膜上に重ねてアルミニウム(Al)を30
0〜400nmの厚さで形成して設ける。この構成にする
と、画素電極162はドレイン配線161を形成するT
i膜のみと接触することになる。その結果、図17
(A)の構成と比較して透明導電膜材料とAlとが反応
するのを確実に防止できる。
In FIG. 17B, first, an interlayer insulating film 147 is formed.
This is an example in which a transparent conductive film is formed thereon, a patterning process and an etching process are performed to form a pixel electrode 160, and then a drain wiring 161 is formed by providing a portion overlapping with the pixel electrode 162. The drain wiring 161 has a thickness of 50 to
A contact is formed with a semiconductor film forming a source or drain region of an island-shaped semiconductor layer, and aluminum (Al) is formed on the Ti film so as to have a thickness of 30 nm.
It is formed and provided with a thickness of 0 to 400 nm. With this configuration, the pixel electrode 162 is connected to the T
It comes into contact with only the i film. As a result, FIG.
The reaction between the transparent conductive film material and Al can be reliably prevented as compared with the configuration of (A).

【0107】透明導電膜の材料は、酸化インジウム(I
23)や酸化インジウム酸化スズ合金(In2O3―S
nO2;ITO)などをスパッタ法や真空蒸着法などを
用いて形成して用いることができる。このような材料の
エッチング処理は塩酸系の溶液により行う。しかし、特
にITOのエッチングは残渣が発生しやすいので、エッ
チング加工性を改善するために酸化インジウム酸化亜鉛
合金(In23―ZnO)を用いても良い。酸化インジ
ウム酸化亜鉛合金は表面平滑性に優れ、ITOに対して
熱安定性にも優れているので、図17(A)の構造にお
けるドレイン配線159の端面で接触するAlとの腐蝕
反応を防止できる。同様に、酸化亜鉛(ZnO)も適し
た材料であり、さらに可視光の透過率や導電率を高める
ためにガリウム(Ga)を添加した酸化亜鉛(ZnO:
Ga)などを用いることができる。
The material of the transparent conductive film is indium oxide (I
n 2 O 3 ) and indium tin oxide alloy (In 2 O 3 —S
nO 2 ; ITO) or the like can be formed by a sputtering method, a vacuum evaporation method, or the like. The etching of such a material is performed using a hydrochloric acid-based solution. However, in particular, since etching of ITO easily generates residues, an indium oxide-zinc oxide alloy (In 2 O 3 —ZnO) may be used to improve the etching processability. Since the indium oxide zinc oxide alloy has excellent surface smoothness and excellent thermal stability with respect to ITO, it is possible to prevent a corrosion reaction with Al in contact with the end face of the drain wiring 159 in the structure of FIG. . Similarly, zinc oxide (ZnO) is also a suitable material, and zinc oxide (ZnO :) to which gallium (Ga) is added to increase the transmittance and conductivity of visible light.
Ga) can be used.

【0108】このようにして、透過型の液晶表示装置に
対応したアクティブマトリクス基板を完成させることが
できる。本実施例では、実施例1と同様な工程として説
明したが、このような構成は実施例2や実施例3で示す
アクティブマトリクス基板に適用することができる。
Thus, an active matrix substrate corresponding to a transmission type liquid crystal display device can be completed. In the present embodiment, steps similar to those in the first embodiment have been described. However, such a configuration can be applied to the active matrix substrates described in the second and third embodiments.

【0109】[実施例5]本実施例では実施例1で作製
したアクティブマトリクス基板から、アクティブマトリ
クス型液晶表示装置を作製する工程を説明する。まず、
図18(A)に示すように、図10(C)の状態のアク
ティブマトリクス基板に柱状スペーサ164から成るス
ペーサを形成する。スペーサは数μmの粒子を散布して
設ける方法でも良いが、ここでは基板全面に樹脂膜を形
成した後これをパターニングして形成する方法を採用し
た。このようなスペーサの材料に限定はないが、例え
ば、JSR社製のNN700を用い、スピナーで塗布し
た後、露光と現像処理によって所定のパターンに形成す
る。さらにクリーンオーブンなどで150〜200℃で
加熱して硬化させる。このようにして作製されるスペー
サは露光と現像処理の条件によって形状を異ならせるこ
とができるが、好ましくは、柱状スペーサ164の形状
は柱状で頂部が平坦な形状となるようにすると、対向側
の基板を合わせたときに液晶表示パネルとしての機械的
な強度を確保することができる。形状は円錐状、角錐状
など特別の限定はないが、例えば円錐状としたときに具
体的には、高さHを1.2〜5μmとし、平均半径L1
を5〜7μm、平均半径L1と底部の半径L2との比を
1対1.5とする。このとき側面のテーパー角は±15
°以下とする。
[Embodiment 5] In this embodiment, a process of manufacturing an active matrix type liquid crystal display device from the active matrix substrate manufactured in Embodiment 1 will be described. First,
As shown in FIG. 18A, a spacer including a columnar spacer 164 is formed on the active matrix substrate in the state shown in FIG. The spacer may be provided by scattering particles of several μm, but here, a method of forming a resin film over the entire surface of the substrate and then patterning the resin film is adopted. Although there is no limitation on the material of such a spacer, for example, NN700 manufactured by JSR Corporation is applied by a spinner and then formed into a predetermined pattern by exposure and development processing. Further, it is cured by heating at 150 to 200 ° C. in a clean oven or the like. The shape of the spacer manufactured in this manner can be varied depending on the conditions of the exposure and development treatments. Preferably, the shape of the columnar spacer 164 is columnar and the top is flat, so that When the substrates are combined, the mechanical strength of the liquid crystal display panel can be secured. The shape is not particularly limited, such as a conical shape or a pyramid shape. For example, when the shape is a conical shape, specifically, the height H is set to 1.2 to 5 μm, and the average radius L1 is set.
Is 5 to 7 μm, and the ratio between the average radius L1 and the bottom radius L2 is 1: 1.5. At this time, the taper angle of the side surface is ± 15
° or less.

【0110】柱状スペーサの配置は任意に決定すれば良
いが、好ましくは、図18(A)で示すように、画素部
においてはドレイン配線157(画素電極)のコンタク
ト部235と重ねてその部分を覆うように柱状スペーサ
164を形成すると良い。コンタクト部235は平坦性
が損なわれこの部分では液晶がうまく配向しなくなるの
で、このようにしてコンタクト部235にスペーサ用の
樹脂を充填する形で柱状スペーサ148を形成すること
でディスクリネーションなどを防止することができる。
The arrangement of the columnar spacers may be determined arbitrarily, but preferably, as shown in FIG. 18A, in the pixel portion, the portion overlaps with the contact portion 235 of the drain wiring 157 (pixel electrode). It is preferable to form the columnar spacer 164 so as to cover it. Since the flatness of the contact portion 235 is impaired and the liquid crystal is not well aligned in this portion, the columnar spacer 148 is formed in such a manner that the contact portion 235 is filled with the resin for the spacer, so that disclination and the like can be performed. Can be prevented.

【0111】その後、配向膜165を形成する。通常液
晶表示素子の配向膜にはポリイミド樹脂を用る。配向膜
を形成した後、ラビング処理を施して液晶分子がある一
定のプレチルト角を持って配向するようにした。画素部
に設けた柱状スペーサ164の端部からラビング方向に
対してラビングされない領域が2μm以下となるように
した。また、ラビング処理では静電気の発生がしばしば
問題となるが、駆動回路のTFT上であって、少なくと
もソース配線およびドレイン配線上にもスペーサ163
a〜163eを形成しておくと、ラビング工程における
スペーサとしての本来の役割と、静電気からTFTを保
護する効果を得ることができる。
After that, an alignment film 165 is formed. Usually, a polyimide resin is used for the alignment film of the liquid crystal display element. After forming the alignment film, a rubbing treatment was performed so that the liquid crystal molecules were aligned with a certain pretilt angle. The area not rubbed in the rubbing direction from the end of the columnar spacer 164 provided in the pixel portion was set to 2 μm or less. In the rubbing treatment, the generation of static electricity often poses a problem. However, the spacer 163 is provided on the TFT of the driving circuit and at least on the source wiring and the drain wiring.
By forming a to 163e, the original role as a spacer in the rubbing step and the effect of protecting the TFT from static electricity can be obtained.

【0112】対向側の対向基板166には、遮光膜16
7、透明導電膜168および配向膜169を形成する。
遮光膜167はTi、Cr、Alなどを150〜300
nmの厚さで形成する。そして、画素部と駆動回路が形成
されたアクティブマトリクス基板と対向基板とをシール
剤170で貼り合わせる。シール剤170にはフィラー
171が混入されていて、このフィラー171とスペー
サ163、164によって均一な間隔を持って2枚の基
板が貼り合わせられる。その後、両基板の間に液晶材料
172を注入し、封止剤(図示せず)によって完全に封
止する。液晶材料には公知の液晶材料を用いれば良い。
例えば、TN液晶の他に、電場に対して透過率が連続的
に変化する電気光学応答性を示す、無しきい値反強誘電
性混合液晶を用いることもできる。この無しきい値反強
誘電性混合液晶には、V字型の電気光学応答特性を示す
ものもある。このようにして図18(B)に示すアクテ
ィブマトリクス型液晶表示装置が完成する。
The opposing substrate 166 on the opposing side has a light shielding film 16
7. A transparent conductive film 168 and an alignment film 169 are formed.
The light shielding film 167 is made of Ti, Cr, Al, etc.
It is formed with a thickness of nm. Then, the active matrix substrate on which the pixel portion and the driver circuit are formed and the counter substrate are bonded with a sealant 170. A filler 171 is mixed in the sealant 170, and the two substrates are bonded at a uniform interval by the filler 171 and the spacers 163 and 164. Thereafter, a liquid crystal material 172 is injected between the two substrates, and completely sealed with a sealing agent (not shown). A known liquid crystal material may be used as the liquid crystal material.
For example, in addition to the TN liquid crystal, a thresholdless antiferroelectric mixed liquid crystal exhibiting electro-optical response in which the transmittance continuously changes with respect to an electric field can be used. Some of the thresholdless antiferroelectric mixed liquid crystals exhibit a V-shaped electro-optical response characteristic. Thus, the active matrix liquid crystal display device shown in FIG. 18B is completed.

【0113】図18ではスペーサ163を駆動回路のT
FT上の少なくともソース配線およびドレイン配線上に
もスペーサ163a〜163eに分割して形成したが、
その他に、駆動回路の全面を覆って形成しても差し支え
ない。
In FIG. 18, the spacer 163 is connected to the T of the driving circuit.
The spacers 163a to 163e are also formed on at least the source wiring and the drain wiring on the FT.
In addition, the driving circuit may be formed so as to cover the entire surface.

【0114】図19はアクティブマトリクス基板の上面
図を示し、画素部および駆動回路部とスペーサおよびシ
ール剤の位置関係を示す上面図である。画素部1900
の周辺に駆動回路として走査信号駆動回路1901と画
像信号駆動回路1902が設けられている。さらに、そ
の他CPUやメモリなどの信号処理回路1903も付加
されていても良い。そして、これらの駆動回路は接続配
線1911によって外部入出力端子1910と接続され
ている。画素部1900では走査信号駆動回路1901
から延在するゲート配線群1904と画像信号駆動回路
1902から延在するソース配線群1905がマトリク
ス状に交差して画素を形成し、各画素にはそれぞれ画素
TFT204と保持容量205が設けられている。
FIG. 19 is a top view of the active matrix substrate, showing a positional relationship between the pixel portion and the drive circuit portion, the spacers, and the sealant. Pixel unit 1900
, A scanning signal driving circuit 1901 and an image signal driving circuit 1902 are provided as driving circuits. Further, a signal processing circuit 1903 such as a CPU and a memory may be added. These drive circuits are connected to an external input / output terminal 1910 by a connection wiring 1911. In the pixel portion 1900, the scanning signal driving circuit 1901
And a source wiring group 1905 extending from the image signal driving circuit 1902 intersect in a matrix to form pixels, and each pixel is provided with a pixel TFT 204 and a storage capacitor 205. .

【0115】画素部において設けられる柱状スペーサ1
906は、図18で示した柱状スペーサ164に対応す
るもので、すべての画素に対して設けても良いが、マト
リクス状に配列した画素の数個から数十個おきに設けて
も良い。即ち、画素部を構成する画素の全数に対するス
ペーサの数の割合は20〜100%とすると良い。ま
た、駆動回路部に設けるスペーサ1907、1908、
1909はその全面を覆うように設けても良いし、図1
8で示したように各TFTのソースおよびドレイン配線
の位置にあわせて複数個に分割して設けても良い。
Columnar spacer 1 provided in pixel section
Reference numeral 906 corresponds to the columnar spacer 164 shown in FIG. 18, and may be provided for all pixels, or may be provided every few to tens of pixels arranged in a matrix. That is, the ratio of the number of spacers to the total number of pixels constituting the pixel portion is preferably 20 to 100%. Further, spacers 1907 and 1908 provided in the driving circuit portion,
1909 may be provided so as to cover the entire surface.
As shown at 8, each TFT may be divided into a plurality of portions in accordance with the positions of the source and drain wirings.

【0116】シール剤170は、基板101上の画素部
1900および走査信号制御回路1901、画像信号制
御回路1902、その他の信号処理回路1903の外側
であって、外部入出力端子1910よりも内側に形成す
る。
The sealant 170 is formed outside the pixel portion 1900, the scanning signal control circuit 1901, the image signal control circuit 1902, and other signal processing circuits 1903 on the substrate 101 and inside the external input / output terminal 1910. I do.

【0117】このようなアクティブマトリクス型液晶表
示装置の構成を図20の斜視図を用いて説明する。図2
0においてアクティブマトリクス基板は、ガラス基板1
01上に形成された、画素部1900と、走査信号駆動
回路1901と、画像信号駆動回路1902とその他の
信号処理回路1903とで構成される。画素部1900
には画素TFT204と保持容量205が設けられ、画
素部の周辺に設けられる駆動回路はCMOS回路を基本
として構成されている。走査信号駆動回路1901と、
画像信号駆動回路1902はそれぞれゲート配線129
とソース配線152で画素TFT204に接続してい
る。また、フレキシブルプリント配線板(Flexible Pri
nted Circuit:FPC)2002が外部入力端子191
0に接続していて画像信号などを入力するのに用いる。
フレキシブルプリント配線板2002は補強樹脂200
1で接着強度を高めて固定されている。そして接続配線
1911でそれぞれの駆動回路に接続している。また、
対向基板173には図示していないが、遮光膜や透明電
極が設けられている。
The configuration of such an active matrix type liquid crystal display device will be described with reference to the perspective view of FIG. FIG.
0, the active matrix substrate is a glass substrate 1
01, a pixel portion 1900, a scanning signal driving circuit 1901, an image signal driving circuit 1902, and another signal processing circuit 1903. Pixel unit 1900
Is provided with a pixel TFT 204 and a storage capacitor 205, and a driving circuit provided around the pixel portion is basically configured by a CMOS circuit. A scanning signal driving circuit 1901;
Each of the image signal driving circuits 1902 has a gate wiring 129.
And the source wiring 152 is connected to the pixel TFT 204. In addition, Flexible Printed Wiring Board (Flexible Pri
nted Circuit (FPC) 2002 is the external input terminal 191
0 and used to input image signals and the like.
Flexible printed wiring board 2002 is made of reinforcing resin 200
1, the adhesive strength is increased and fixed. Then, a connection wiring 1911 is connected to each drive circuit. Also,
Although not shown, the opposing substrate 173 is provided with a light-shielding film and a transparent electrode.

【0118】このような構成の液晶表示装置は、実施例
1〜4で示したアクティブマトリクス基板を用いて形成
することができる。例えば、実施例1〜3で示すアクテ
ィブマトリクス基板を用いれば反射型の液晶表示装置が
得られ、実施例4で示すアクティブマトリクス基板を用
いると透過型の液晶表示装置を得ることができる。
The liquid crystal display device having such a configuration can be formed using the active matrix substrates shown in the first to fourth embodiments. For example, a reflective liquid crystal display device can be obtained by using the active matrix substrates described in Embodiments 1 to 3, and a transmission liquid crystal display device can be obtained by using the active matrix substrate described in Embodiment 4.

【0119】[実施例6]本実施例では、本発明をアク
ティブマトリクス型有機エレクトロルミネッセンス(有
機EL)材料を用いた表示装置(有機EL表示装置)に
適用した例を図22で説明する。図21(A)はガラス
基板上に表示領域とその周辺に駆動回路を設けたアクテ
ィブマトリクス型有機EL表示装置の回路図を示す。こ
の有機EL表示装置は、基板上に設けられた表示領域1
1、X方向周辺駆動回路12、Y方向周辺駆動回路13
から成る。この表示領域11は、スイッチ用TFT3
0、保持容量32、電流制御用TFT31、有機EL素
子33、X方向信号線18a、18b、電源線19a、
19b、Y方向信号線20a、20b、20cなどによ
り構成される。
[Embodiment 6] In this embodiment, an example in which the present invention is applied to a display device (organic EL display device) using an active matrix type organic electroluminescence (organic EL) material will be described with reference to FIG. FIG. 21A is a circuit diagram of an active matrix organic EL display device in which a display region is provided on a glass substrate and a driving circuit is provided around the display region. This organic EL display device has a display area 1 provided on a substrate.
1. X-direction peripheral drive circuit 12, Y-direction peripheral drive circuit 13
Consists of This display area 11 is used for the switching TFT 3.
0, storage capacitor 32, current controlling TFT 31, organic EL element 33, X-direction signal lines 18a, 18b, power supply line 19a,
19b, Y direction signal lines 20a, 20b, 20c and the like.

【0120】図21(B)はほぼ一画素分の上面図を示
している。スイッチ用TFT30は図10(C)に示す
nチャネル型TFT204と同様にして形成し、電流制
御用TFT31はnチャネル型TFT201と同様にし
て形成すると良い。
FIG. 21B is a top view of substantially one pixel. The switching TFT 30 is preferably formed in the same manner as the n-channel TFT 204 shown in FIG. 10C, and the current controlling TFT 31 is preferably formed in the same manner as the n-channel TFT 201.

【0121】図22は図21(B)におけるB−B'断
面図であり、スイッチ用TFT30、保持容量32、電
流制御用TFT31および有機EL素子部の断面図を示
している。図22において、島状半導体層43、44は
実施形態1〜3の方法で作製する。そして、基板40上
に下地膜41、42、ゲート絶縁膜45、保護絶縁膜4
6、ゲート電極47、48、容量配線49、ソースおよ
びドレイン配線18a、19a、51、52、層間絶縁
膜50は実施例1と同様にして作製する。そして、その
上に層間絶縁膜50と同様にして、第2の層間絶縁膜5
3を形成し、さらにドレイン配線52に達するコンタク
トホールを形成した後、透明導電膜から成る画素電極5
4を形成する。有機EL素子部は、この画素電極54と
その画素電極上と第2の層間絶縁膜53上に渡って形成
された有機EL層55と、その上に形成されたMgAg
化合物からなる第1の電極56、Alから成る第2の電
極57により形成されている。そして、図示しないがカ
ラーフィルターを設ければカラー表示をすることも可能
である。いずれにしても、実施例1〜3で示したアクテ
ィブマトリクス基板の作製方法を応用すれば容易にアク
ティブマトリクス型有機EL表示装置を作製することが
できる。
FIG. 22 is a cross-sectional view taken along the line BB ′ in FIG. 21B, and shows a cross-sectional view of the switching TFT 30, the storage capacitor 32, the current controlling TFT 31, and the organic EL element portion. In FIG. 22, the island-shaped semiconductor layers 43 and 44 are manufactured by the method of the first to third embodiments. Then, the base films 41 and 42, the gate insulating film 45, and the protective insulating film 4 are formed on the substrate 40.
6, the gate electrodes 47 and 48, the capacitance wiring 49, the source and drain wirings 18a, 19a, 51 and 52, and the interlayer insulating film 50 are manufactured in the same manner as in the first embodiment. Then, the second interlayer insulating film 5 is formed thereon similarly to the interlayer insulating film 50.
After forming a contact hole reaching the drain wiring 52, the pixel electrode 5 made of a transparent conductive film is formed.
4 is formed. The organic EL element section includes an organic EL layer 55 formed over the pixel electrode 54, the pixel electrode and the second interlayer insulating film 53, and a MgAg layer formed thereon.
The first electrode 56 made of a compound and the second electrode 57 made of Al are formed. Although not shown, color display can be performed by providing a color filter. In any case, an active matrix organic EL display device can be easily manufactured by applying the method of manufacturing an active matrix substrate described in Embodiments 1 to 3.

【0122】[実施例7]本発明を実施して作製された
アクティブマトリクス基板および液晶表示装置並びにE
L型表示装置は様々な電気光学装置に用いることができ
る。そして、そのような電気光学装置を表示媒体として
組み込んだ電子機器全てに本発明を適用することがでで
きる。電子機器としては、パーソナルコンピュータ、デ
ジタルカメラ、ビデオカメラ、携帯情報端末(モバイル
コンピュータ、携帯電話、電子書籍など)、ナビゲーシ
ョンシステムなどが上げられる。
[Embodiment 7] An active matrix substrate, a liquid crystal display device, and an E manufactured according to the present invention are manufactured.
The L-type display device can be used for various electro-optical devices. The present invention can be applied to all electronic devices incorporating such an electro-optical device as a display medium. Examples of the electronic device include a personal computer, a digital camera, a video camera, a portable information terminal (a mobile computer, a mobile phone, an electronic book, and the like), a navigation system, and the like.

【0123】図23(A)は携帯情報端末であり、本体
2201、画像入力部2202、受像部2203、操作
スイッチ2204、表示装置2205で構成される。本
発明は表示装置2205やその他の信号制御回路に適用
することができる。
FIG. 23A shows a portable information terminal, which comprises a main body 2201, an image input section 2202, an image receiving section 2203, operation switches 2204, and a display device 2205. The present invention can be applied to the display device 2205 and other signal control circuits.

【0124】このような携帯型情報端末は、屋内はもと
より屋外で使用されることも多い。長時間の使用を可能
とするためにはバックライト使用せず、外光を利用する
反射型の液晶表示装置が低消費電力型として適している
が、周囲が暗い場合にはバックライトを設けた透過型の
液晶表示装置が適している。このような背景から反射型
と透過型の両方の特徴を兼ね備えたハイブリット型の液
晶表示装置が開発されているが、本発明はこのようなハ
イブリット型の液晶表示装置にも適用できる。表示装置
2205はタッチパネル3002、液晶表示装置300
3、LEDバックライト3004により構成されてい
る。タッチパネル3002は携帯型情報端末の操作を簡
便にするために設けている。タッチパネル3002の構
成は、一端にLEDなどの発光素子3100を、他の一
端にフォトダイオードなどの受光素子3200が設けら
れ、その両者の間に光路が形成されている。このタッチ
パネル3002を押して光路を遮ると受光素子3200
の出力が変化するので、この原理を用いて発光素子と受
光素子を液晶表示装置上でマトリクス状に配置させるこ
とにより、入力媒体として機能させることができる。
Such a portable information terminal is often used not only indoors but also outdoors. In order to enable long-term use, no backlight is used, and a reflective liquid crystal display device that uses external light is suitable as a low-power-consumption type, but a backlight is provided when the surroundings are dark. A transmissive liquid crystal display device is suitable. Against this background, a hybrid type liquid crystal display device having both the reflection type and the transmission type features has been developed, but the present invention can also be applied to such a hybrid type liquid crystal display device. The display device 2205 includes a touch panel 3002 and a liquid crystal display device 300.
3. It is composed of an LED backlight 3004. The touch panel 3002 is provided to simplify the operation of the portable information terminal. In the configuration of the touch panel 3002, a light emitting element 3100 such as an LED is provided at one end, and a light receiving element 3200 such as a photodiode is provided at the other end, and an optical path is formed between the two. When the optical path is interrupted by pressing the touch panel 3002, the light receiving element 3200
Since the output of the light-emitting element changes, the light-emitting element and the light-receiving element are arranged in a matrix on the liquid crystal display device using this principle, so that the element can function as an input medium.

【0125】図23(B)はハイブリット型の液晶表示
装置の画素部の構成であり、画素TFT204および保
持容量205上の層間絶縁膜上にドレイン配線177と
画素電極178が設けられている。このような構成は、
実施例4を適用すれば形成することができる。ドレイン
配線はTi膜とAl膜の積層構造として画素電極を兼ね
る構成としている。画素電極177は実施例4で説明し
た透明導電膜材料を用いて形成する。液晶表示装置30
03をこのようなアクティブマトリクス基板から作製す
ることで携帯型情報端末に好適に用いることができる。
FIG. 23B shows a structure of a pixel portion of a hybrid liquid crystal display device, in which a drain wiring 177 and a pixel electrode 178 are provided on an interlayer insulating film over a pixel TFT 204 and a storage capacitor 205. Such a configuration,
It can be formed by applying the fourth embodiment. The drain wiring has a laminated structure of a Ti film and an Al film and also serves as a pixel electrode. The pixel electrode 177 is formed using the transparent conductive film material described in Embodiment 4. Liquid crystal display device 30
03 can be suitably used for a portable information terminal by being manufactured from such an active matrix substrate.

【0126】図24(A)はパーソナルコンピュータで
あり、マイクロプロセッサやメモリーなどを備えた本体
2001、画像入力部2002、表示装置2003、キ
ーボード2004で構成される。本発明は表示装置20
03やその他の信号処理回路を形成することができる。
FIG. 24A shows a personal computer, which comprises a main body 2001 provided with a microprocessor and a memory, an image input unit 2002, a display device 2003, and a keyboard 2004. The present invention relates to a display device 20.
03 and other signal processing circuits can be formed.

【0127】図24(B)はビデオカメラであり、本体
2101、表示装置2102、音声入力部2103、操
作スイッチ2104、バッテリー2105、受像部21
06で構成される。本発明は表示装置2102やその他
の信号制御回路に適用することができる。
FIG. 24B shows a video camera, which includes a main body 2101, a display device 2102, an audio input unit 2103, an operation switch 2104, a battery 2105, and an image receiving unit 21.
06. The present invention can be applied to the display device 2102 and other signal control circuits.

【0128】図24(B)はゴーグル型ディスプレイで
あり、本体2901、表示装置2902、アーム部29
03から成っている。本発明は表示装置2902やその
他図示されていない信号制御回路に適用することができ
る。
FIG. 24B shows a goggle type display, which comprises a main body 2901, a display device 2902, and an arm 29.
It consists of 03. The present invention can be applied to the display device 2902 and other signal control circuits (not shown).

【0129】図24(D)はテレビゲームまたはビデオ
ゲームなどの電子遊技機器であり、CPU等の電子回路
2308、記録媒体2304などが搭載された本体23
01、コントローラ2305、表示装置2303、本体
2301に組み込まれた表示装置2302で構成され
る。表示装置2303と本体2301に組み込まれた表
示装置2302とは、同じ情報を表示しても良いし、前
者を主表示装置とし、後者を副表示装置として記録媒体
2304の情報を表示したり、機器の動作状態を表示し
たり、或いはタッチセンサーの機能を付加して操作盤と
することもできる。また、本体2301とコントローラ
2305と表示装置2303とは、相互に信号を伝達す
るために有線通信としても良いし、センサ部2306、
2307を設けて無線通信または光通信としても良い。
本発明は、表示装置2302、2303に適用すること
ができる。表示装置2303は従来のCRTを用いるこ
ともできる。
FIG. 24D shows an electronic game machine such as a video game or a video game. A main body 23 on which an electronic circuit 2308 such as a CPU and a recording medium 2304 are mounted is shown.
01, a controller 2305, a display device 2303, and a display device 2302 incorporated in the main body 2301. The display device 2303 and the display device 2302 incorporated in the main body 2301 may display the same information, or display information on the recording medium 2304 using the former as a main display device and the latter as a sub-display device. The operation state can be displayed or a touch panel function can be added to form an operation panel. Further, the main body 2301, the controller 2305, and the display device 2303 may be wired communication to transmit signals to each other, or the sensor unit 2306,
2307 may be provided for wireless communication or optical communication.
The present invention can be applied to the display devices 2302 and 2303. The display device 2303 can use a conventional CRT.

【0130】図24(D)はプログラムを記録した記録
媒体(以下、記録媒体と呼ぶ)を用いるプレーヤーであ
り、本体2401、表示装置2402、スピーカー部2
403、記録媒体2404、操作スイッチ2405で構
成される。尚、記録媒体にはDVD(Digital Versati
le Disc)やコンパクトディスク(CD)などを用い、
音楽プログラムの再生や映像表示、ビデオゲーム(また
はテレビゲーム)やインターネットを介した情報表示な
どを行うことができる。本発明は表示装置2402やそ
の他の信号制御回路に好適に利用することができる。
FIG. 24D shows a player that uses a recording medium (hereinafter, referred to as a recording medium) on which a program is recorded, and includes a main body 2401, a display device 2402, and a speaker unit 2.
403, a recording medium 2404, and operation switches 2405. The recording medium is a DVD (Digital Versati
le Disc) and compact disc (CD).
Playback of music programs, video display, video games (or video games), information display via the Internet, and the like can be performed. The present invention can be suitably used for the display device 2402 and other signal control circuits.

【0131】図24(E)はデジタルカメラであり、本
体2501、表示装置2502、接眼部2503、操作
スイッチ2504、受像部(図示しない)で構成され
る。本発明は表示装置2502やその他の信号制御回路
に適用することができる。
FIG. 24E shows a digital camera, which comprises a main body 2501, a display device 2502, an eyepiece section 2503, operation switches 2504, and an image receiving section (not shown). The present invention can be applied to the display device 2502 and other signal control circuits.

【0132】図25(A)はフロント型プロジェクター
であり、光源光学系および表示装置2601、スクリー
ン2602で構成される。本発明は表示装置やその他の
信号制御回路に適用することができる。図25(B)は
リア型プロジェクターであり、本体2701、光源光学
系および表示装置2702、ミラー2703、スクリー
ン2704で構成される。本発明は表示装置やその他の
信号制御回路に適用することができる。
FIG. 25A shows a front type projector, which comprises a light source optical system, a display device 2601, and a screen 2602. The present invention can be applied to a display device and other signal control circuits. FIG. 25B illustrates a rear projector, which includes a main body 2701, a light source optical system and a display device 2702, a mirror 2703, and a screen 2704. The present invention can be applied to a display device and other signal control circuits.

【0133】なお、図25(C)に、図25(A)およ
び図25(B)における光源光学系および表示装置26
01、2702の構造の一例を示す。光源光学系および
表示装置2601、2702は光源光学系2801、ミ
ラー2802、2804〜2806、ダイクロイックミ
ラー2803、ビームスプリッター2807、液晶表示
装置2808、位相差板2809、投射光学系2810
で構成される。投射光学系2810は複数の光学レンズ
で構成される。図25(C)では液晶表示装置2808
を三つ使用する三板式の例を示したが、このような方式
に限定されず、単板式の光学系で構成しても良い。ま
た、図25(C)中で矢印で示した光路には適宣光学レ
ンズや偏光機能を有するフィルムや位相を調節するため
のフィルムや、IRフィルムなどを設けても良い。ま
た、図25(D)は図25(C)における光源光学系2
801の構造の一例を示した図である。本実施例では、
光源光学系2801はリフレクター2811、光源28
12、レンズアレイ2813、2814、偏光変換素子
2815、集光レンズ2816で構成される。尚、図2
5(D)に示した光源光学系は一例であって図示した構
成に限定されるものではない。
FIG. 25C shows the light source optical system and the display device 26 shown in FIGS. 25A and 25B.
01 and 2702 are shown as examples. A light source optical system and display devices 2601 and 2702 include a light source optical system 2801, mirrors 2802 and 2804 to 2806, a dichroic mirror 2803, a beam splitter 2807, a liquid crystal display device 2808, a phase difference plate 2809, and a projection optical system 2810.
It consists of. The projection optical system 2810 includes a plurality of optical lenses. FIG. 25C illustrates a liquid crystal display device 2808.
Although an example of a three-plate system using three is shown, the invention is not limited to such a system, and a single-plate optical system may be used. An optical path indicated by an arrow in FIG. 25C may be provided with a suitable optical lens, a film having a polarizing function, a film for adjusting a phase, an IR film, or the like. FIG. 25D shows the light source optical system 2 shown in FIG.
801 is a diagram showing an example of the structure of FIG. In this embodiment,
The light source optical system 2801 includes a reflector 2811 and a light source 28.
12, a lens array 2813, 2814, a polarization conversion element 2815, and a condenser lens 2816. FIG.
The light source optical system shown in FIG. 5D is an example, and is not limited to the illustrated configuration.

【0134】また、ここでは図示しなかったが、本発明
はその他にも、ナビゲーションシステムやイメージセン
サの読み取り回路などに適用することも可能である。こ
のように本願発明の適用範囲はきわめて広く、あらゆる
分野の電子機器に適用することが可能である。また、本
実施例の電子機器は実施例1〜4の技術を用いて実現す
ることができる。
Although not shown here, the present invention can also be applied to a navigation system, a reading circuit of an image sensor, and the like. As described above, the applicable range of the present invention is extremely wide, and the present invention can be applied to electronic devices in all fields. Further, the electronic apparatus of the present embodiment can be realized by using the techniques of Embodiments 1 to 4.

【0135】[0135]

【発明の効果】本発明のレーザー結晶化方法の技術を用
いることにより、位置制御した大結晶粒を作製すること
ができる。このような結晶質半導体膜の結晶粒の位置を
TFTのチャネル形成領域に合わせて形成することによ
り、TFTの静特性及び動特性を飛躍的に向上させるこ
とができる。
By using the technique of the laser crystallization method of the present invention, large crystal grains whose position is controlled can be produced. By forming the positions of the crystal grains of the crystalline semiconductor film in accordance with the channel formation region of the TFT, the static characteristics and dynamic characteristics of the TFT can be remarkably improved.

【図面の簡単な説明】[Brief description of the drawings]

【図1】 本発明を説明する、積層遮光マスクの構成と
透過率の関係を示す図。
FIG. 1 is a diagram illustrating a relationship between a configuration of a laminated light-shielding mask and transmittance, for explaining the present invention.

【図2】 本発明を説明する、単層遮光マスクの構成と
透過率の関係を示す図。
FIG. 2 is a diagram illustrating the relationship between the configuration of a single-layer light-shielding mask and transmittance, for explaining the present invention.

【図3】 本発明を説明する、レーザー光の強度分布を
空間的に変調させてレーザー結晶化した場合の結晶成長
方向。
FIG. 3 illustrates the crystal growth direction when laser crystallization is performed by spatially modulating the intensity distribution of laser light, which explains the present invention.

【図4】 本発明の島状半導体層の作製工程を説明する
図。
FIG. 4 illustrates a manufacturing process of an island-shaped semiconductor layer of the present invention.

【図5】 本発明の島状半導体層の作製工程を説明する
図。
FIG. 5 illustrates a manufacturing process of an island-shaped semiconductor layer of the present invention.

【図6】 本発明の島状半導体層の作製工程を説明する
図。
FIG. 6 illustrates a step of manufacturing an island-shaped semiconductor layer of the present invention.

【図7】 画素TFT、駆動回路のTFTの作製工程を
示す断面図。
FIG. 7 is a cross-sectional view illustrating a manufacturing process of a pixel TFT and a TFT of a driver circuit.

【図8】 画素TFT、駆動回路のTFTの作製工程を
示す断面図。
FIG. 8 is a cross-sectional view illustrating a manufacturing process of a pixel TFT and a TFT of a driver circuit.

【図9】 画素TFT、駆動回路のTFTの作製工程を
示す断面図。
FIG. 9 is a cross-sectional view illustrating a manufacturing process of a pixel TFT and a TFT of a driver circuit.

【図10】 画素TFT、駆動回路のTFTの作製工程
を示す断面図。
FIG. 10 is a cross-sectional view illustrating a manufacturing process of a pixel TFT and a TFT of a driver circuit.

【図11】 駆動回路のTFTの作製工程を示す上面
図。
FIG. 11 is a top view illustrating a manufacturing process of a TFT of a driver circuit.

【図12】 画素TFTの作製工程を示す上面図。FIG. 12 is a top view illustrating a manufacturing process of a pixel TFT.

【図13】 画素部の画素を示す上面図。FIG. 13 is a top view illustrating pixels in a pixel portion.

【図14】 半導体層の作製ための構成を説明する図。FIG. 14 illustrates a structure for manufacturing a semiconductor layer.

【図15】 島状半導体層の作製工程を説明する図。FIG. 15 illustrates a manufacturing process of an island-shaped semiconductor layer.

【図16】 半導体層の作製工程を説明する図。FIG. 16 illustrates a manufacturing process of a semiconductor layer.

【図17】 画素TFT、駆動回路のTFTの作製工程
を示す断面図。
FIG. 17 is a cross-sectional view illustrating a manufacturing process of a pixel TFT and a TFT of a driver circuit.

【図18】 アクティブマトリクス型液晶表示装置の作
製工程を示す断面図。
FIG. 18 is a cross-sectional view illustrating a manufacturing process of an active matrix liquid crystal display device.

【図19】 液晶表示装置の入出力端子、配線、回路配
置、スペーサ、シール剤の配置を説明する上面図。
FIG. 19 is a top view illustrating input / output terminals, wiring, circuit arrangement, spacers, and sealants of a liquid crystal display device.

【図20】 液晶表示装置の構造を示す斜視図。FIG. 20 is a perspective view illustrating a structure of a liquid crystal display device.

【図21】 アクティブマトリクス型EL表示装置の構
成を示す図。
FIG. 21 illustrates a structure of an active matrix EL display device.

【図22】 アクティブマトリクス型EL表示装置の画
素部の構成を示す断面図。
FIG. 22 is a cross-sectional view illustrating a structure of a pixel portion of an active matrix EL display device.

【図23】 半導体装置の一例を示す図。FIG 23 illustrates an example of a semiconductor device.

【図24】 半導体装置の一例を示す図。FIG 24 illustrates an example of a semiconductor device.

【図25】 投影型液晶表示装置の構成を示す図。FIG. 25 illustrates a configuration of a projection type liquid crystal display device.

【図26】 実施形態2による、粒界状態SEM観察結
果を示す図。
FIG. 26 is a diagram showing a result of SEM observation of a grain boundary state according to the second embodiment.

【図27】 実施例2における、下地段差構造による温
度分布シミュレーション結果を示す図。
FIG. 27 is a diagram showing a temperature distribution simulation result by an underlayer step structure in the second embodiment.

フロントページの続き (51)Int.Cl.7 識別記号 FI テーマコート゛(参考) H01L 21/336 H01L 29/78 627G Continued on the front page (51) Int.Cl. 7 Identification symbol FI Theme coat II (Reference) H01L 21/336 H01L 29/78 627G

Claims (13)

【特許請求の範囲】[Claims] 【請求項1】基板の一主表面に密接して下地膜を形成す
る工程と、 前記下地膜上に半導体薄膜層を形成する工程と、 前記半導体層に、レーザー光を照射することで結晶性を
有する半導体層を形成するレーザー結晶化工程と、 該半導体層を活性層とする薄膜トランジスタを設けた半
導体装置の作製方法において、 前記レーザー結晶化工程は、レーザー光の透過率を変化
させるマスクを介することで強度を空間変調し、かつ、
レーザー光は該マスクによって吸収されないことを特徴
とする半導体装置の製造方法。
A step of forming a base film in close contact with one main surface of a substrate; a step of forming a semiconductor thin film layer on the base film; A laser crystallization step of forming a semiconductor layer having: and a method of manufacturing a semiconductor device provided with a thin film transistor using the semiconductor layer as an active layer, wherein the laser crystallization step is performed via a mask that changes the transmittance of laser light. Spatially modulates the intensity, and
A method for manufacturing a semiconductor device, wherein laser light is not absorbed by the mask.
【請求項2】前記マスクは、レーザー光に対して透過性
の基板上に形成したことを特徴とする半導体装置の作製
方法。
2. A method for manufacturing a semiconductor device, wherein the mask is formed on a substrate that transmits laser light.
【請求項3】前記マスクは、該基板の一主表面とは反対
側の基板表面に形成したことを特徴とする半導体装置の
作製方法。
3. A method for manufacturing a semiconductor device, wherein the mask is formed on a surface of a substrate opposite to one main surface of the substrate.
【請求項4】前記マスクを構成する膜の材料として、レ
ーザー光波長における減衰定数が0.0〜0.1であることを
特徴とする半導体装置の作製方法。
4. A method for manufacturing a semiconductor device, wherein a material of a film forming the mask has an attenuation constant at a wavelength of laser light of 0.0 to 0.1.
【請求項5】前記マスクは、レーザー光の透過性領域と
遮光性領域からなり、透過性領域を通過するレーザー光
のエネルギー強度に対する遮光性領域を通過するレーザ
ー光のエネルギー強度が0〜90%であることを特徴とす
る半導体装置の作製方法。
5. The mask according to claim 1, wherein the mask comprises a laser light transmitting area and a light shielding area, and the energy intensity of the laser light passing through the light shielding area is 0 to 90% of the energy intensity of the laser light passing through the transparent area. A method for manufacturing a semiconductor device.
【請求項6】前記マスクは、レーザー光の透過性領域と
遮光性領域からなり、そのいずれの領域においてもレー
ザー光の吸収率が20%以下であることを特徴とする半導
体装置の作製方法。
6. The method of manufacturing a semiconductor device according to claim 1, wherein the mask comprises a laser light transmitting region and a light shielding region, and the laser light absorptance is 20% or less in any of the regions.
【請求項7】前記マスクは、単層または多層膜によって
構成され、各層は酸化珪素膜および窒化珪素膜および窒
化酸化珪素からなる群より選ばれた膜を用いることを特
徴とする半導体装置の作製方法。
7. A method for manufacturing a semiconductor device, wherein the mask is constituted by a single layer or a multilayer film, and each layer uses a film selected from the group consisting of a silicon oxide film, a silicon nitride film, and silicon nitride oxide. Method.
【請求項8】請求項1において、前記下地膜は、所定の
位置に凹凸形状の突起を有しており、前記半導体膜は凹
領域から凸領域にかけての段差領域にかけて連続して形
成されていることを特徴とする半導体装置。
8. The semiconductor device according to claim 1, wherein the base film has a projection having an uneven shape at a predetermined position, and the semiconductor film is formed continuously over a step region from a concave region to a convex region. A semiconductor device characterized by the above-mentioned.
【請求項9】請求項1において、前記下地膜は、所定の
位置に島状形成された有機樹脂膜と、前記有機樹脂膜を
覆う無機絶縁膜から構成されていることを特徴とする半
導体装置。
9. The semiconductor device according to claim 1, wherein said base film is composed of an organic resin film formed in an island shape at a predetermined position, and an inorganic insulating film covering said organic resin film. .
【請求項10】請求項9において、前記有機樹脂膜の熱
伝導率は、1.0Wm-1-1以下であることを特徴とす
る半導体装置。
10. The semiconductor device according to claim 9, wherein said organic resin film has a thermal conductivity of 1.0 Wm -1 K -1 or less.
【請求項11】請求項9おいて、前記有機樹脂膜は、感
光性を有することを特徴とする半導体装置。
11. The semiconductor device according to claim 9, wherein said organic resin film has photosensitivity.
【請求項12】請求項9乃至11のいずれか一におい
て、前記有機樹脂膜は、BCB(ベンゾシクロブテン)
樹脂、ポリイミド系樹脂(フッ素添加ポリイミド)、ア
クリル系樹脂、シロキサン系樹脂、フッ素添加パラキシ
レン、フッ素添加パリレン、テフロン(登録商標)、フ
ルオロポリアリルエーテル、PFCB、ポリシラザンか
ら選ばれた単層膜、またはそれらの積層膜であることを
特徴とする半導体装置。
12. The organic resin film according to claim 9, wherein said organic resin film is made of BCB (benzocyclobutene).
A single-layer film selected from a resin, a polyimide-based resin (fluorine-added polyimide), an acrylic resin, a siloxane-based resin, a fluorine-containing paraxylene, a fluorine-containing parylene, Teflon (registered trademark), fluoropolyallyl ether, PFCB, and polysilazane; Alternatively, a semiconductor device which is a stacked film thereof.
【請求項13】請求項1乃至請求項12のいずれか一項
において、前記半導体装置は、有機エレクトロルミネッ
センス材料を用いた表示装置、パーソナルコンピュー
タ、ビデオカメラ、携帯型情報端末、デジタルカメラ、
デジタルビデオディスクプレーヤー、ゴーグル型ディス
プレイ、電子遊技機器、プロジェクターであることを特
徴とする半導体装置の作製方法。
13. The semiconductor device according to claim 1, wherein the semiconductor device is a display device using an organic electroluminescent material, a personal computer, a video camera, a portable information terminal, a digital camera,
A method for manufacturing a semiconductor device, which is a digital video disk player, a goggle type display, an electronic game machine, or a projector.
JP2001084251A 2000-03-27 2001-03-23 Method for manufacturing semiconductor device Expired - Fee Related JP4986333B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2001084251A JP4986333B2 (en) 2000-03-27 2001-03-23 Method for manufacturing semiconductor device

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2000133000 2000-03-27
JP2000-133000 2000-03-27
JP2000133000 2000-03-27
JP2001084251A JP4986333B2 (en) 2000-03-27 2001-03-23 Method for manufacturing semiconductor device

Publications (3)

Publication Number Publication Date
JP2001345267A true JP2001345267A (en) 2001-12-14
JP2001345267A5 JP2001345267A5 (en) 2008-03-21
JP4986333B2 JP4986333B2 (en) 2012-07-25

Family

ID=26591389

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001084251A Expired - Fee Related JP4986333B2 (en) 2000-03-27 2001-03-23 Method for manufacturing semiconductor device

Country Status (1)

Country Link
JP (1) JP4986333B2 (en)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004152978A (en) * 2002-10-30 2004-05-27 Sumitomo Heavy Ind Ltd Method of working silicon film
JP2006147788A (en) * 2004-11-18 2006-06-08 Oki Electric Ind Co Ltd Structure of semiconductor device and its manufacturing method
US7453101B2 (en) 2002-05-15 2008-11-18 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device with organic compound layer
JP2011165802A (en) * 2010-02-08 2011-08-25 Fujifilm Corp Semiconductor device and manufacturing method of the same
WO2012127922A1 (en) * 2011-03-18 2012-09-27 富士フイルム株式会社 Field-effect transistor
CN110875356A (en) * 2018-08-30 2020-03-10 上海和辉光电有限公司 Flexible display mother board, flexible AMOLED display panel and flexible display device
CN113305106A (en) * 2021-06-03 2021-08-27 四川大学 Method for cleaning micro-nano particle pollutants by laser and application

Citations (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS57181537A (en) * 1981-05-01 1982-11-09 Agency Of Ind Science & Technol Light pattern projector
JPS5963720A (en) * 1982-10-04 1984-04-11 Agency Of Ind Science & Technol Growing method for semiconductor single crystal
JPH01162320A (en) * 1987-12-19 1989-06-26 Agency Of Ind Science & Technol Formation of semiconductor thin film
JPH0777795A (en) * 1993-09-09 1995-03-20 Hoya Corp Production of halftone type phase shift mask
JPH07100686A (en) * 1993-09-30 1995-04-18 Brother Ind Ltd Laser beam working device
JPH0815852A (en) * 1994-07-01 1996-01-19 Sony Corp Production of halftone phase shift mask
JPH10150200A (en) * 1996-11-19 1998-06-02 Sharp Corp Thin film transistor and its manufacture
JPH1164883A (en) * 1997-08-12 1999-03-05 Toshiba Corp Production of polycrystalline semiconductor thin film and manufacturing device therefor
JPH1187243A (en) * 1996-02-23 1999-03-30 Semiconductor Energy Lab Co Ltd Manufacture of semiconductor device
JP2000021773A (en) * 1998-07-01 2000-01-21 Natl Res Inst For Metals MANUFACTURE OF Si FINE CRYSTAL STRUCTURE
JP2000058835A (en) * 1998-07-31 2000-02-25 Semiconductor Energy Lab Co Ltd Thin film transistor and its manufacture

Patent Citations (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS57181537A (en) * 1981-05-01 1982-11-09 Agency Of Ind Science & Technol Light pattern projector
JPS5963720A (en) * 1982-10-04 1984-04-11 Agency Of Ind Science & Technol Growing method for semiconductor single crystal
JPH01162320A (en) * 1987-12-19 1989-06-26 Agency Of Ind Science & Technol Formation of semiconductor thin film
JPH0777795A (en) * 1993-09-09 1995-03-20 Hoya Corp Production of halftone type phase shift mask
JPH07100686A (en) * 1993-09-30 1995-04-18 Brother Ind Ltd Laser beam working device
JPH0815852A (en) * 1994-07-01 1996-01-19 Sony Corp Production of halftone phase shift mask
JPH1187243A (en) * 1996-02-23 1999-03-30 Semiconductor Energy Lab Co Ltd Manufacture of semiconductor device
JPH10150200A (en) * 1996-11-19 1998-06-02 Sharp Corp Thin film transistor and its manufacture
JPH1164883A (en) * 1997-08-12 1999-03-05 Toshiba Corp Production of polycrystalline semiconductor thin film and manufacturing device therefor
JP2000021773A (en) * 1998-07-01 2000-01-21 Natl Res Inst For Metals MANUFACTURE OF Si FINE CRYSTAL STRUCTURE
JP2000058835A (en) * 1998-07-31 2000-02-25 Semiconductor Energy Lab Co Ltd Thin film transistor and its manufacture

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7453101B2 (en) 2002-05-15 2008-11-18 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device with organic compound layer
JP2004152978A (en) * 2002-10-30 2004-05-27 Sumitomo Heavy Ind Ltd Method of working silicon film
JP2006147788A (en) * 2004-11-18 2006-06-08 Oki Electric Ind Co Ltd Structure of semiconductor device and its manufacturing method
JP2011165802A (en) * 2010-02-08 2011-08-25 Fujifilm Corp Semiconductor device and manufacturing method of the same
WO2012127922A1 (en) * 2011-03-18 2012-09-27 富士フイルム株式会社 Field-effect transistor
JP2012199289A (en) * 2011-03-18 2012-10-18 Fujifilm Corp Field effect transistor
TWI509812B (en) * 2011-03-18 2015-11-21 Fujifilm Corp Field effect transistor, display device and sensor
CN110875356A (en) * 2018-08-30 2020-03-10 上海和辉光电有限公司 Flexible display mother board, flexible AMOLED display panel and flexible display device
CN113305106A (en) * 2021-06-03 2021-08-27 四川大学 Method for cleaning micro-nano particle pollutants by laser and application
CN113305106B (en) * 2021-06-03 2022-08-02 四川大学 Method for cleaning micro-nano particle pollutants by laser and application

Also Published As

Publication number Publication date
JP4986333B2 (en) 2012-07-25

Similar Documents

Publication Publication Date Title
JP6423980B2 (en) Liquid crystal display
US6844249B2 (en) Method for manufacturing a semiconductor device using laser light
JP5386614B2 (en) Semiconductor device, electronic device, and portable information terminal
JP4646368B2 (en) Method for manufacturing liquid crystal display device
JP4683696B2 (en) Method for manufacturing semiconductor device
JP4683761B2 (en) Method for manufacturing semiconductor device
JP4986333B2 (en) Method for manufacturing semiconductor device
JP2000133594A (en) Manufacture of semiconductor device
JP2001077374A (en) Semiconductor device and manufacturing method thereof
JP4637333B2 (en) Method for manufacturing semiconductor device
JP4683691B2 (en) Method for manufacturing semiconductor device

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080205

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20080205

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20110317

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110329

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110502

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120214

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120402

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120417

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120424

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150511

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150511

Year of fee payment: 3

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees