New! View global litigation for patent families

JP2000058835A - Thin film transistor and its manufacture - Google Patents

Thin film transistor and its manufacture

Info

Publication number
JP2000058835A
JP2000058835A JP21838098A JP21838098A JP2000058835A JP 2000058835 A JP2000058835 A JP 2000058835A JP 21838098 A JP21838098 A JP 21838098A JP 21838098 A JP21838098 A JP 21838098A JP 2000058835 A JP2000058835 A JP 2000058835A
Authority
JP
Grant status
Application
Patent type
Prior art keywords
film
semiconductor
process
formed
part
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP21838098A
Other languages
Japanese (ja)
Inventor
Yoshisuke Hayashi
Jun Koyama
Shunpei Yamazaki
潤 小山
舜平 山崎
佳輔 林
Original Assignee
Semiconductor Energy Lab Co Ltd
株式会社半導体エネルギー研究所
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date

Links

Abstract

PROBLEM TO BE SOLVED: To form a semiconductor film having uniform film quality. SOLUTION: A semiconductor film having uniform film quality is formed by a first process where the semiconductor film is formed on a substrate 100; a second process where a laser beam whose total energy is not less than 5J and whose pulse width is not less than 100 nsec is radiated for one shot or a plurality of shots, and a high crystallized semiconductor film is formed, and a third process where the relative position of the semiconductor film and the laser beam is changed and the second process is repeated in a part different from a part of the semiconductor film. A thin film transistor having the semiconductor film and an active layer has a high characteristic without dispersion.

Description

【発明の詳細な説明】 Detailed Description of the Invention

【0001】 [0001]

【発明の属する技術分野】 BACKGROUND OF THE INVENTION

【0002】本発明は、レーザー光を用いて非晶質半導体膜を多結晶化する方法に関する。 [0002] The present invention relates to a method for multi-crystallizing an amorphous semiconductor film with a laser beam. また、レーザー光を用いて多結晶半導体膜の結晶性を改善する方法に関する。 Also relates to a method for improving the crystallinity of the polycrystalline semiconductor film using laser light. また、これらの方法によって得られた多結晶半導体膜を活性層として用いた薄膜トランジスタに関する。 Also relates to a thin film transistor using a polycrystalline semiconductor film obtained by these methods as the active layer. また、その薄膜トランジスタを用いた半導体装置に関する。 The present invention also relates to a semiconductor device using the thin film transistor.

【0003】 [0003]

【従来の技術】 BACKGROUND OF THE INVENTION

【0004】近年、半導体素子、特に薄膜トランジスタ(以下TFTと呼ぶ)の作製プロセスの低温化に関して盛んに研究が進められている。 [0004] In recent years, there has been actively studied is advanced with respect to temperature reduction of production process of the semiconductor device, (hereinafter referred to as TFT), especially a thin film transistor. その大きな理由としては、安価で加工性に富んだガラス等の絶縁基板上にTF As largely because, TF on an insulating substrate such as glass rich in workability at low cost
Tを形成する必要が生じてきたからである。 Necessary to form a T is because has arisen. また、素子の微小化や素子の多層化を進める観点からもTFTの作製プロセスの低温化が求められている。 Furthermore, lowering the manufacturing process of the TFT has been demanded from the viewpoint of promoting the multilayered micronized and elements of the device.

【0005】高性能のTFTの作製プロセスにおいては、半導体材料に含まれる非晶質成分もしくは非晶質半導体材料を結晶化させる工程が必要となる。 [0005] In the preparation process of high-performance TFT, the step of the amorphous component or amorphous semiconductor material is crystallized included in the semiconductor material is required. 従来、このような目的のためには熱的なアニール(熱アニール)が用いられていた。 Conventionally, thermal annealing (thermal annealing) has been used to for this purpose. 半導体材料としてシリコンを用いる場合には、600℃から1100℃の温度で0.1〜48 In the case of using silicon as the semiconductor material, at a temperature of 1100 ° C. from 600 ° C. 0.1 to 48
時間、もしくはそれ以上の時間のアニールをおこなうことによって、多非晶質の結晶化がなされてきた。 Time, or by performing a further time of annealing, crystallization multi amorphous have been made.

【0006】上記のような熱アニールは、一般に温度が高いほど処理時間は短くて済むが、500℃以下の温度ではほとんど効果はなかった。 [0006] Thermal annealing as described above, generally the higher the temperature processing time is the shorter, had little effect at 500 ° C. or lower. したがって、作製プロセスの低温化の観点からは、熱アニールによってなされていた工程を他の手段によって置き換えることが必要とされていた。 Therefore, from the viewpoint of lowering the manufacturing process, to replace the step which has been made by thermal annealing by other means was required. 特に基板としてガラス基板を用いた場合には、ガラス基板の耐熱温度が600℃程度であることから、この温度以下の温度で上述の熱アニールに匹敵する手段が必要とされていた。 Particularly in the case of using a glass substrate as the substrate, since the heat resistance temperature of the glass substrate is about 600 ° C., a means comparable to the above-mentioned thermal annealing at this temperature below the temperature was required.

【0007】 [0007]

【発明が解決しようとする課題】 [Problems that the Invention is to Solve

【0008】最近、上述したような要求を満たす方法として、半導体材料にレーザー光を照射することにより非晶質の多結晶化が注目を集めてきている。 [0008] Recently, as a method for satisfying the requirements described above, multi-crystallization of the amorphous have been attracting attention by irradiating a laser beam to the semiconductor material. レーザー光の照射による熱アニールにおいては、所望の箇所にのみ限定して熱アニールに匹敵する高いエネルギーを与えることができるので、基板全体を高い温度にさらす必要がないという利点がある。 In the thermal annealing by irradiation with laser light, it is possible to provide a high energy comparable to thermal annealing is limited only to the desired portion, there is the advantage that it is not necessary to expose the entire substrate at a high temperature.

【0009】レーザー光の照射に関しては、大きく分けて2つの方法が提案されいる。 [0009] With respect to the laser light irradiation, two methods separately has been proposed greatly.

【0010】第1の方法はアルゴンイオン・レーザー等の連続発振レーザーを用いたものであり、スポット状のビームを半導体材料に照射する方法である。 [0010] The first method is one using a continuous wave laser such as an argon ion laser, a method for irradiating a spot-shaped beam semiconductor material. これはビーム内部でのエネルギー分布の差、およびビームの移動によって、半導体材料が溶融した後、緩やかに凝固することを利用して、半導体材料を多結晶化させる方法である。 This difference in energy distribution of the beam inside, and by the movement of the beam, after the semiconductor material is melted, by utilizing the fact that slowly solidified, a method of polycrystalline semiconductor material.

【0011】第2の方法はエキシマーレーザーのごときパルス発振レーザーを用いて、大エネルギーレーザーパルスを半導体材料に照射し、この際半導体材料が瞬間的に溶融し、凝固することによって結晶成長が進行することを利用する方法である。 [0011] The second method is by using a pulsed laser such as excimer laser, is irradiated with a large energy laser pulses to the semiconductor material, this time the semiconductor material is instantaneously melted, crystal growth proceeds by coagulated it is a method of using a.

【0012】第1の方法の問題点は処理に時間がかかることであった。 [0012] The problems of the first method was to take a long time to process. これは連続発振レーザーの最大エネルギーが限られたものであるため、ビームスポットのサイズがせいぜいmm角単位であるためである。 Since this is what the maximum energy of the continuous wave laser limited, because the size of the beam spot is at most mm square units.

【0013】第2の方法においては、レーザー光の形状を線状に変形して処理すべき基板を越える長さとし、このレーザー光を基板に対して相対的に「走査」する方法を採用する試みがなされている。 [0013] In the second method, the long precepts exceeding substrate to be processed by modifying the shape of the laser light into a linear shape, to adopt a method of relatively "scanning" the laser beam relative to the substrate attempt It has been made. このような方法をとることによって、スループットを大きく改善することができる。 By adopting such a method, it is possible to improve the throughput significantly. ここでいう「走査」とは、線状レーザーをすこしずつずらして重ねながら照射することを言う。 As used herein, the term "scanning" refers to irradiation while overlaid by shifting the linear laser little by little.

【0014】しかしながら、上述の線状のパルスレーザーを少しずつずらしながら重ねて照射する技術によると、どうしてもレーザー照射された半導体材料の表面に線状の縞が発生してしまう。 [0014] However, according to the technique of irradiating overlapping while shifting the linear pulse laser described above gradually, inevitably linear streaks on the surface of the semiconductor material laser irradiation occurs. これらの縞は半導体材料上に形成された素子もしくは将来形成される素子の特性に大きな悪影響を及ぼす。 These fringes a strong negative influence on the characteristics of the device formed by an element or formed future on the semiconductor material. 特に、基板上に複数の素子を形成し、それらの素子1つ1つの特性を均一にしなければならない時に深刻な問題となる。 In particular, a plurality of elements formed on a substrate, a serious problem when must be uniform and their elements one by one characteristic. このような場合、縞模様1本1本では特性は均質なのだが、縞同士の特性にはバラツキが生じているのである。 In this case, characteristic in one single stripes I homogeneous, but is the variation is caused in the characteristics of the stripes together.

【0015】このように線状のレーザー光を用いたアニール方法においてもその照射効果の均一性が問題となる。 [0015] Also the uniformity of the irradiation effect in the annealing method using such a linear laser beam becomes a problem. ここでいう均一性が高いこということは、基板上のどの部分に素子を形成しても同じ様な素子特性がでるということを指す。 Here by saying that a high uniformity say refers to that the same kind of device characteristics to form a device in which part of the substrate may occur. 均一性を高めるということは、半導体材料の結晶性を均質にするということである。 That improve the uniformity is that it homogeneous crystalline semiconductor material.

【0016】そこで、最近、シングルショットで、大面積をアニールすることが可能な大出力のエキシマレーザーが開発された。 [0016] Therefore, recently, in a single shot, the excimer laser with a large output that is capable of annealing a large area has been developed. この大出力のエキシマレーザーを用いると、大面積の非晶質シリコンを一度に多結晶化することができる。 When an excimer laser of the large output, can be polycrystalline at once amorphous silicon having a large area. 多結晶化されたシリコン膜の膜質もある程度面内で均一であることがわかっている。 Film quality of polycrystalline silicon film are also found to be uniform in some degree within the plane.

【0017】ここで、従来例として、アクティブマトリクス型液晶表示装置のアクティブマトリクス基板の作製に、この大出力のエキシマレーザーを用いた場合の概略上面図を図35に示す。 [0017] Here, as a conventional example, the manufacturing of the active matrix substrate of an active matrix type liquid crystal display device, shows a schematic top view of a case of using an excimer laser of the large output in Figure 35.

【0018】図35において、3500は基板である。 [0018] In FIG. 35, 3500 denotes a substrate.
3501および3505はアクティブマトリクス回路である。 3501 and 3505 is an active matrix circuit. 3502および3505はソースドライバ回路であり、3503、3504、3507および3508はゲイトドライバ回路である。 3502 and 3505 are the source driver circuit, 3503,3504,3507 and 3508 denotes a gate driver circuit. 3509〜3512は大出力エキシマレーザー光の照射領域であり、レーザー光ワンショットまたは複数ショットで、各領域の非晶質シリコン膜が多結晶化される。 3509-3512 is the irradiation area of ​​the high-output excimer laser light, a laser beam shot or multiple shots, amorphous silicon film of each region is polycrystalline. よってこの従来例では、3回のレーザー光の基板に対する相対移動によって、基板全体の非晶質シリコン膜の全てにレーザー光が照射される。 Therefore, in the conventional example, by a relative movement with respect to the substrate of the three laser beams, the laser beam is irradiated to all of the amorphous silicon film across the substrate. なお、説明の便宜上、レーザー光照射領域3509 For convenience of explanation, the laser light irradiation area 3509
〜3512は、それぞれ異なる模様によって示されているが、これらの領域には同じレーザー光が照射される。 ~3512 is illustrated by the different patterns respectively, in these regions the same laser beam is irradiated.

【0019】ここで、3513〜3517によって示されているレーザー光照射重畳領域には、複数回のレーザー光の照射がなされることが容易に理解される。 [0019] Here, the laser light irradiation overlapping region indicated by 3513-3517, that irradiation of a plurality of times of the laser beam is made is easily understood. 例えば、領域3513では2回以上、領域3517では4回以上のレーザー光の照射がそれぞれなされることになる。 For example, in the region 3513 more than once, the irradiation of the above laser beam 4 times in the region 3517 is to be made, respectively. レーザー光の照射回数が異なると、多結晶シリコン膜の特性も異なることがわかっており、よって、このような従来例の場合、基板面内で多結晶シリコン膜の特性のばらつきが生じてしまう。 When the irradiation times of the laser beam are different, multiparameter crystalline silicon film are also found to be different, thus, in such conventional example, variations in the characteristics of the polycrystalline silicon film is caused in the substrate surface. したがって、この従来例においては、大出力のエキシマレーザーを用いても、多結晶シリコン膜の面内均一性が得られない。 Accordingly, this conventional example, even using an excimer laser of high power, no in-plane uniformity of the polycrystalline silicon film is obtained. 結果として、 as a result,
線状レーザーを用いた場合に比較してスループットは上がるが、多結晶シリコンの面内均一性については依然として問題が残存することになる。 Although in comparison with the case of using the linear laser throughput rises still problems will remain about the surface uniformity of the polycrystalline silicon.

【0020】そこで、本発明は上記問題を鑑みてなされたものであり、レーザー光を用いて非晶質半導体膜を多結晶化する際、またはレーザー光を用いて半導体膜の結晶性を改善する際に、基板面内の薄膜トランジスタに用いられる多結晶シリコン膜の均一性を実現し、その多結晶シリコン膜を活性層とする薄膜トランジスタの特性のばらつきを防ぎ、かつスループットを上げる薄膜トランジスタの作製方法を提供するものである。 [0020] The present invention has been made in consideration of the above situation, when the multi-crystallizing an amorphous semiconductor film with a laser beam, or to improve the crystallinity of the semiconductor film by using a laser beam when, to achieve uniformity of the polycrystalline silicon film used in the thin film transistor in the surface of the substrate, preventing variations in the characteristics of the thin film transistor of the polycrystalline silicon film as an active layer, and provides a method for manufacturing a thin film transistor to increase the throughput it is intended to. また、その作製方法によって作製された薄膜トランジスタを用いた高性能の半導体装置を提供するものである。 Further, there is provided a high-performance semiconductor device using the thin film transistor manufactured by a manufacturing method thereof.

【0021】 [0021]

【課題を解決するための手段】 In order to solve the problems]

【0022】図1を参照する。 [0022] Referring to FIG. 1. 図1には、大出力エキシマレーザーを用いた本発明の非晶質半導体膜の多結晶化のレーザー光照射領域が示されている。 FIG 1 is a laser light irradiation area of ​​the multi-crystallization of the amorphous semiconductor film of the present invention using the high output excimer laser is shown. なお、図1には、本発明の方法によって作製された薄膜トランジスタを用いた半導体装置の例として、アクティブマトリクス型液晶示装置が示されている。 In FIG. 1, as an example of a semiconductor device using the thin film transistor manufactured by the method of the present invention have been shown active matrix liquid crystal shows device. なお、本明細書では、非晶質半導体膜としてシリコンを用いる場合について説明するが、用いる非晶質半導体膜はこれに限定されるわけでなく、非晶質シリコンゲルマニウムなどの膜も用いることができる。 In the present specification, there will be described a case where silicon is used as the amorphous semiconductor film, the amorphous semiconductor film is not necessarily limited to the use, it is used films such as an amorphous silicon germanium it can.

【0023】100は基板である。 [0023] 100 denotes a substrate. 101および105 101 and 105
はアクティブマトリクス回路である。 It is an active matrix circuit. 102および10 102 and 10
5はソースドライバ回路であり、103、104、10 5 is a source driver circuit, 103,104,10
7および108はゲイトドライバ回路である。 7 and 108 denotes a gate driver circuit. 図1に示す方法においては、1枚の基板から2個のアクティブマトリクス型液晶表示装置のアクティブマトリクス基板を得ることができる。 In the method shown in FIG. 1, it can be from one substrate to obtain an active matrix substrate of the two active matrix liquid crystal display device.

【0024】109〜112はレーザー光の照射領域であり、レーザー光ワンショットまたは複数ショットで、 [0024] 109 to 112 is irradiated region of the laser beam, a laser beam shot or multiple shots,
各領域の非晶質シリコン膜が多結晶化される。 Amorphous silicon film of each region is polycrystalline. また、図1中の"A 1 "および"B 1 "で示される距離(間隔)は、それぞれレーザー光が照射される領域とレーザー光が照射される領域との距離(間隔)である。 The distance indicated by "A 1" and "B 1" in FIG. 1 (interval) is the distance between the region where the region and the laser beam, each laser beam is irradiated is irradiated (interval). また、113はレーザー光が照射されない、レーザー光非照射領域である。 Further, 113 laser beam is not irradiated, a laser beam non-irradiated region.

【0025】なお、プロセス上は、非晶質シリコン膜にレーザー光が照射されて多結晶化され、パターンニングされた後にアクティブマトリクス回路、ソースドライバ回路、およびゲイトドライバ回路が形成されるが、ここでは説明の便宜上、レーザー光の照射領域と後に形成されるアクティブマトリクス回路、ソースドライバ回路、 It should be noted, the process on a laser beam to the amorphous silicon film is polycrystallized by irradiation, the active matrix circuit after being patterned, the source driver circuit, and a gate driver circuit is formed, wherein for convenience of explanation, an active matrix circuit which is formed after the irradiation area of ​​the laser beam, the source driver circuit,
およびゲイトドライバ回路とが同じ図に示されている。 And a gate driver circuit is shown in the same FIG.

【0026】本発明の非晶質シリコン膜の多結晶化の方法においては、図1に示されるように、大出力のレーザー光が照射される領域は重畳しない。 In the process of multi-crystallization of the amorphous silicon film of the present invention, as shown in FIG. 1, the region where the high-power laser beam is irradiated not overlap. 異なるレーザー光照射領域の距離(間隔)"A 1 "および"B 1 "は、それぞれアクティブマトリクス回路の画素ピッチやTFTのサイズ、ドライバ回路のTFTのサイズ等に応じて決定される。 Distance different laser light irradiation region (interval) "A 1" and "B 1", the size of the pixel pitch and TFT of the active matrix circuit, respectively, are determined according to the size or the like of the TFT of the driver circuit. 異なるレーザー光照射領域の距離(間隔)"A 1 "および"B 1 "で定義される領域、すなわちレーザー光が照射されない領域(レーザー光非照射領域113)は、アクティブマトリクス回路、ドライバ回路および他の周辺回路を構成する薄膜トランジスタの活性層とならないように回路設計がされる。 Region defined by a distance different laser irradiation region (interval) "A 1" and "B 1", that is, a region where the laser beam is not irradiated (laser beam non-irradiated region 113), the active matrix circuit, the driver circuit and other is a circuit designed so as not to active layer of a thin film transistor constituting a peripheral circuit of the.

【0027】図1において、α 1およびβ 1で示される部分は、それぞれアクティブマトリクス回路、ソースドライバ回路であて、レーザー光照射領域とレーザー光非照射領域との境界を含む部分をさしている。 [0027] In FIG. 1, the portion indicated by alpha 1 and beta 1 is an active matrix circuit, respectively, against the source driver circuit, which refers to a portion including the boundary between the laser light irradiation area and the laser beam non-irradiated region. 図10にα 1 Figure 10 α 1
部分の拡大図を、図11にβ 1部分の拡大図を示す。 An enlarged view of a portion, an enlarged view of a beta 1 part in FIG.

【0028】図10において、1001は多結晶シリコンからなる画素TFTの活性層であり、1002は第1 [0028] In FIG. 10, 1001 is an active layer of the pixel TFT formed of polycrystalline silicon, the first 1002
配線であり、1003は第2配線である。 A wiring, 1003 denotes a second wiring. 第1配線10 The first wiring 10
02は、薄膜トランジスタの活性層のゲイト電極として機能する。 02 functions as a gate electrode of the active layer of the thin film transistor. なお、説明の便宜上、画素電極や層間絶縁膜などは省略してある。 For convenience of description, such as the pixel electrode and the interlayer insulating film is omitted. XはX軸(行)方向の画素ピッチであり、P YはY軸(列)方向の画素ピッチである。 P X is X-axis (row) is the direction of the pixel pitch, P Y is the pixel pitch in the Y-axis (column) direction.
Xは活性層のX軸方向の長さであり、S Yは活性層のY S X is the length of the X-axis direction of the active layer, S Y is the active layer Y
軸方向の長さである。 Axial length. なお、図10では、画素TFTには、トリプルゲイトのTFTが用いられているが、シングルゲイト、ダブルゲイトまたはそれ以外のTFTが用いられても良い。 In FIG. 10, the pixel TFT is a TFT triple gate is used, the single gate, double gate or other TFT may be used. いずれの場合も、活性層のX軸方向の長さをS Xとし、活性層のY軸方向の長さをS Yとする。 In any case, the length of the X-axis direction of the active layer and S X, the Y-axis direction length of the active layer and S Y.
なお、図中の黒く塗りつぶされている部分は、活性層と第2配線層と、または第1配線と第2配線層とがコンタクトをとっている(接続されている)部分を示している。 Incidentally, black filled by that portion in the figure shows the active layer and the second wiring layer, or the first wiring and the second wiring layer is taken contact with (attached are) part. また、第1配線1002の一部である1004は、 Also, 1004 is a part of the first wiring 1002,
活性層との平坦性を確保するために形成されているものである。 Are those formed to ensure the flatness of the active layer.

【0029】図10によると、レーザー光非照射領域1 [0029] According to FIG. 10, the laser beam non-irradiated region 1
13には、薄膜トランジスタの活性層が入り込んでいないことが理解される。 The 13, it is understood that the active layer of the TFT is not penetrated. つまり、レーザー光照射領域11 That is, the laser beam irradiation area 11
1とレーザー光照射領域112との距離(間隔)"A 1 " 1 and the distance between the laser light irradiation area 112 (Interval) "A 1"
(および"B 1 ")によって定義される、レーザー光非照射領域113には、活性層は存在しない。 (And "B 1") is defined by the laser beam non-irradiated region 113 is not present the active layer. よって、レーザー光非照射領域113、つまり多結晶化されなかった領域は、薄膜トランジスタの活性層としては用いられないことが理解される。 Therefore, the laser beam non-irradiated region 113, i.e. areas not polycrystalline, it is understood that not used as an active layer of a thin film transistor. この条件を、P X 、S X 、A This condition, P X, S X, A 1を用いて表すと、 P X −S X >A 1となる。 When expressed using 1, a P X -S X> A 1.

【0030】次に、図11を参照する。 [0030] Next, referring to FIG. 11. 図11に示されているβ 1部分の拡大図には、ソースドライバ回路10 The enlarged view of the beta 1 portion shown in FIG. 11, the source driver circuit 10
6の中のインバータ回路が示されている。 The inverter circuit in the 6 are shown. 1101および1102は多結晶シリコンからなる薄膜トランジスタの活性層であり、それぞれのソース領域およびドレイン領域には、N型の不純物、P型の不純物が添加されている。 1101 and 1102 is an active layer of a thin film transistor made of polycrystalline silicon, the respective source and drain regions, N type impurity, the P-type impurities are added. 1103および1104は第1配線であり、110 1103 and 1104 are first wiring 110
3は薄膜トランジスタのゲイト電極として機能する。 3 functions as a gate electrode of the thin film transistor. 1
105は第2配線である。 105 denotes a second wiring. ここでも、説明の便宜上、層間絶縁膜などは省略してある。 Again, for convenience of explanation, an interlayer insulating film is omitted. なお、図中の黒く塗りつぶされている部分は、活性層と第2配線層と、または第1配線と第2配線層とがコンタクトをとっている(接続されている)部分を示している。 Incidentally, black filled by that portion in the figure shows the active layer and the second wiring layer, or the first wiring and the second wiring layer is taken contact with (attached are) part.

【0031】図11によると、レーザー光非照射領域1 [0031] According to FIG. 11, the laser beam non-irradiated region 1
13には、活性層1101および1102が入り込んでいないことが理解される。 The 13, it is understood that the active layer 1101 and 1102 is not penetrated. つまり、レーザー光照射領域111とレーザー光照射領域112との距離(間隔)" That is, the distance between the laser light irradiation area 111 and the laser irradiation region 112 (Interval) "
1 "(および"B 1 ")によって定義される、レーザー光非照射領域113には、活性層1101および1102 A 1 "(and" B 1 ") is defined by the laser beam non-irradiated region 113, the active layer 1101 and 1102
は存在しない。 It does not exist. よって、レーザー光非照射領域113、 Therefore, the laser beam non-irradiated region 113,
つまり多結晶化されなかった領域は、ここでも薄膜トランジスタの活性層1101および1102としては用いられないことが理解される。 That area not made polycrystalline, it is understood that not used again as the active layer 1101 and 1102 of the thin film transistor.

【0032】なお、レーザー光を用いた上述の方法によって、半導体膜の結晶性の改善を行うこともできる。 It should be noted, by the method described above using a laser beam, it can be performed to improve the crystallinity of the semiconductor film. この場合も、レーザー光照射領域とレーザー光非照射領域とでは、レーザー光照射後の半導体膜の膜質が個となる。 Again, in the laser light irradiation area and the laser beam non-irradiated region, the film quality of the semiconductor film after the laser irradiation becomes pieces. なぜなら、半導体膜にレーザー光が照射されることによって当該半導体膜の結晶性が改善され、半導体膜の膜質が良くなるからである。 This is because the crystallinity of the semiconductor film is improved by the laser beam is irradiated to the semiconductor film, because the film quality of the semiconductor film is improved. なお、これより説明する全てのレーザー光を用いた方法は、この半導体膜の結晶性の改善に適応できる。 The method for using all of the laser beam will now be described can be adapted to improve the crystallinity of the semiconductor film. このことは、以下に説明する別の本発明の方法にも適応できる。 This can be adapted to another method of the present invention described below.

【0033】なお、本明細書においては、レーザー光を照射する対象となる半導体膜を「初期半導体膜」と呼ぶことがある。 [0033] In this specification, the semiconductor film for which laser light irradiation may be referred to as "initial semiconductor film". この「初期半導体膜」とは、結晶化前ならば「非晶質、又は一部に結晶成分を含む非晶質半導体膜」、結晶性改善前ならば「結晶質、又は一部に非晶質成分を含む結晶質半導体膜」を指す。 The "initial semiconductor film" can, if before crystallization "amorphous, or amorphous semiconductor film containing a crystalline component part", if before crystallization improvement "crystalline or amorphous part It refers to the crystalline semiconductor film "including quality components. また、本明細書においては、「高結晶化半導体膜」という用語を用いることがある。 In the present specification, sometimes use the term "high crystallinity semiconductor film". この「高結晶化半導体膜」とは、「結晶性が改善された膜、粒内欠陥が低減された半導体膜」を指す。 The term "high crystallinity semiconductor film" refers to the "crystallinity improved film, a semiconductor film intragranular defects are reduced."

【0034】次に、図2を参照する。 [0034] Next, referring to FIG. 2. 図2には、大出力エキシマレーザーを用いた本発明の非晶質シリコン膜の多結晶化のレーザー光照射領域が示されている。 Figure 2 is a laser light irradiation area of ​​the multi-crystallization of the amorphous silicon film of the present invention using the high output excimer laser is shown. なお、 It should be noted that,
図2には、本発明の方法によって作製された多結晶シリコン膜を用いた薄膜トランジスタを有する半導体装置の例として、アクティブマトリクス型液晶示装置が示されている。 2 shows, as an example of a semiconductor device having a thin film transistor using a polycrystalline silicon film produced by the method of the present invention have been shown active matrix liquid crystal shows device.

【0035】200は基板である。 [0035] 200 denotes a substrate. 201はアクティブマトリクス回路である。 201 is an active matrix circuit. 202および203はソースドライバ回路であり、204および205はゲイトドライバ回路である。 202 and 203 is a source driver circuit, 204 and 205 are gate driver circuit. 206〜209はレーザー光の照射領域であり、レーザー光ワンショットまたは複数ショットで、各領域の非晶質シリコン膜が多結晶化される。 206-209 is the irradiation area of ​​the laser beam, a laser beam shot or multiple shots, amorphous silicon film of each region is polycrystalline. また、図2中の"A 2 "および"B 2 "で示される距離は、それぞれレーザー光が照射される領域とレーザー光が照射される領域との距離である。 The distance indicated by "A 2" and "B 2" in FIG. 2, the distance between the region where the region and the laser beam, each laser beam is irradiated is irradiated. また、210はレーザー光が照射されない、レーザー光非照射領域である。 Further, 210 laser beam is not irradiated, a laser beam non-irradiated region. 図2においては、基板200から1個のアクティブマトリクス型液晶表示装置のアクティブマトリクス回路が作製される In Figure 2, the active matrix circuit of one of the active matrix liquid crystal display device from the substrate 200 is fabricated

【0036】なお、プロセス上は、非晶質シリコン膜にレーザー光が照射されて多結晶化され、パターンニングされた後にアクティブマトリクス回路、ソースドライバ回路、およびゲイトドライバ回路が形成されるが、図2 It should be noted, the process on a laser beam to the amorphous silicon film is polycrystallized by irradiation, the active matrix circuit after being patterned, the source driver circuit, and a gate driver circuit are formed, FIG. 2
では図1同様、説明の便宜上、レーザー光の照射領域とアクティブマトリクス回路、ソースドライバ回路、およびゲイトドライバ回路とが同じ図に示されている。 In Figure 1 similar, for convenience of description, the irradiation area and the active matrix circuit of the laser beam, the source driver circuit, and a gate driver circuit are shown in the same FIG.

【0037】本発明の非晶質シリコン膜の多結晶化の方法においては、図2に示されるように、大出力のレーザー光が照射される領域は重畳しない。 [0037] In the method of multi-crystallization of the amorphous silicon film of the present invention, as shown in FIG. 2, the region where the high-power laser beam is irradiated not overlap. レーザー光照射領域の距離(間隔)"A 1 "および"B 2 "は、それぞれアクティブマトリクス回路の画素ピッチ、画素TFTのサイズ、ドライバ回路のTFTのサイズ等に応じて決定される。 Distance of the laser light irradiation area (distance) "A 1" and "B 2", the pixel pitch of the active matrix circuit, respectively, the size of the pixel TFT, are determined according to the size or the like of the TFT of the driver circuit. レーザー光照射領域の距離(間隔)"A 2 "および"B Distance of the laser light irradiation area (distance) "A 2" and "B
2 "で示される領域、すなわちレーザー光が照射されない領域(レーザー光非照射領域113)は、薄膜トランジスタの活性層とならないように回路設計がされる。 2 area ", i.e. the area where the laser beam is not irradiated (laser beam non-irradiated region 113) is a circuit designed so as not to active layer of a thin film transistor.

【0038】図1において、α 2 、β 2およびγ 2で示される部分は、それぞれアクティブマトリクス回路、ソースドライバ回路およびゲイトドライバ回路であって、レーザー光照射領域とレーザー光非照射領域との境界を含む部分をさしている。 [0038] In FIG. 1, alpha 2, the portion indicated by beta 2 and gamma 2 are active matrix circuit, respectively, a source driver circuit and a gate driver circuit, the boundary between the laser light irradiation area and the laser beam non-irradiated region and it refers to the portion including the. 図12にγ 2部分の拡大図を示す。 Figure 12 shows an enlarged view of the gamma 2 parts. なお、α 2およびβ 2で示される部分については、上述のα 1およびβ 1と同様であるので、それらの記載を参照されたい。 Note that the portion indicated by alpha 2 and beta 2, is the same as the alpha 1 and beta 1 above, see those described.

【0039】図12を参照する。 [0039] Referring to FIG. 12. 図12に示されているのは、ゲイトドライバ回路204にあるバッファ回路である。 Shown in Figure 12 is a buffer circuit in the gate driver circuit 204. 1201および1202は多結晶シリコンからなる薄膜トランジスタの活性層であり、活性層1201ならびに1202のソース領域およびドレイン領域には、 1201 and 1202 is an active layer of a thin film transistor made of polycrystalline silicon, the source region and the drain region of the active layer 1201 and 1202,
それぞれP型の導電性を付与する為の不純物、N型の導電性を付与する不純物が付与されている。 Impurity for imparting P-type conductivity, respectively, impurity imparting N-type conductivity is imparted. 1203および1204は第1配線であり、1205は第2配線である。 1203 and 1204 are first wiring 1205 is the second wiring. 第1配線1203は、薄膜トランジスタのゲイト電極として機能する。 First wiring 1203 functions as a gate electrode of the thin film transistor. ここでも、説明の便宜上、層間絶縁膜などは省略してある。 Again, for convenience of explanation, an interlayer insulating film is omitted. なお、図中の黒く塗りつぶされている部分は、図10および図11と同様、活性層と第2配線と、または第1配線と第2配線とがコンタクトをとっている(接続されている)部分を示している。 Incidentally, black filled by that portion in the drawing, similar to FIG. 10 and FIG. 11, the active layer and the second wiring, or the first wiring and the second wiring (connected) taking contacts It shows a partial.

【0040】図12によると、レーザー光非照射領域2 [0040] According to FIG 12, the laser beam non-irradiated region 2
10には、薄膜トランジスタの活性層1201および1 The 10, active layer 1201 and the first thin film transistor
202が入り込んでいないことが理解される。 202 It is understood that is not penetrated. つまり、 That is,
レーザー光照射領域206とレーザー光照射領域208 Laser light irradiation area 206 and the laser light irradiation area 208
との間隔"B 2 "(および"A 1 ")によって定義される、レーザー光非照射領域210には、薄膜トランジスタの活性層1201および1202は存在しない。 Is defined by the distance "B 2" and (and "A 1"), the laser beam non-irradiated region 210, the active layer 1201 and 1202 of the thin film transistor is not present. よって、レーザー光非照射領域210、つまり多結晶化されなかった領域は、活性層としては用いられないことが理解される。 Therefore, the laser beam non-irradiated region 210, have not been i.e. polycrystalline region is understood that it is not used as the active layer.

【0041】ここで、図2のα 2部について補足説明する。 [0041] Here, a supplementary explanation will alpha 2 of FIG. 図2に示されるアクティブマトリクス回路において、P XをX軸(行)方向の画素ピッチ、P YをY軸(列)方向の画素ピッチ、S Xを活性層のX軸方向の長さ、S Yを活性層のY軸方向の長さとする。 In an active matrix circuit shown in FIG. 2, X axis P X (row) direction of the pixel pitch, P Y a Y-axis (column) direction of the pixel pitch, X-axis direction length of the active layer S X, S Y and the length of the Y-axis direction of the active layer. この場合、 in this case,
本発明の方法をみたす条件を、P X 、S X 、A 1を用いて表すと、 P X −S X >A 2Y −S Y >B 2となる。 Conditions satisfying the method of the present invention, P X, S X, expressed using A 1, a P X -S X> A 2 P Y -S Y> B 2.

【0042】よって、本発明の非晶質シリコン膜の多結晶化の方法においては、アクティブマトリクス回路、ソースドライバ回路、ゲイトドライバ回路および他の周辺回路を構成する薄膜トランジスタの活性層には、レーザー光非照射領域は用いられない。 [0042] Thus, in the method of the multi-crystallization of the amorphous silicon film of the present invention, an active matrix circuit, a source driver circuit, the active layer of the thin film transistors forming the gate driver circuits and other peripheral circuits, laser light non-illuminated region is not used. したがって均一な特性を有する半導体膜のみが薄膜トランジスタの活性層に用いられることになる。 Therefore only the semiconductor film is to be used in the active layer of a thin film transistor having uniform characteristics.

【0043】次に、図3を参照する。 Next, referring to FIG. 3. 図3には、図1に示された本発明の非晶質シリコン膜を多結晶化するシステムの一つが示されている。 FIG. 3 shows a single system for multi-crystallizing an amorphous silicon film of the present invention shown in FIG. 図3において、図1と同じ符号が付けられているものは、図1の説明を参照されたい。 3, which the same reference numerals as FIG. 1 are labeled, refer to the description of FIG.

【0044】図3において、301は基板上に形成された非晶質シリコン膜である。 [0044] In FIG. 3, 301 is an amorphous silicon film formed on a substrate. 302は大出力のレーザー光であり、図の説明の便宜上、レーザー本体と光学系は省略されている。 302 is a laser light of a large output, for convenience of explanation in FIG., The laser main body and the optical system are omitted. なお、レーザー本体には、大出力のエキシマレーザーが適している。 Incidentally, the laser body, excimer laser having a large output is suitable. 303は多結晶シリコン膜であり、レーザー光が照射された領域の非晶質シリコン膜が多結晶化している様子が示されている。 303 is a polycrystalline silicon film, amorphous silicon film in a region irradiated with the laser light is shown to have polycrystalline. 304はステージであり、このステージ上に基板100がセットされる。 304 is a stage, the substrate 100 is set on the stage. ステージ304は、ステージX位置制御装置3 Stage 304, the stage X position control device 3
05およびステージY位置制御装置306によって移動される。 It is moved by 05 and the stage Y position control device 306. ステージ304の停止位置の誤差は、0.04 Error in the stop position of the stage 304, 0.04
μm程度となっている。 It has become a μm about. ステージ304を移動させることによってレーザー光302の照射領域が高精度に制御される。 Irradiation area of ​​laser light 302 by moving the stage 304 is controlled with high precision.

【0045】また、レーザー光302と基板100とが相対的に移動すればよいので、レーザー光の照射位置を可変とし、レーザー光のX位置およびY位置を制御するようにしてもよい。 Further, since the laser beam 302 and the substrate 100 may be moved relatively, the irradiation position of the laser beam is variable, may be controlled to X and Y positions of the laser beam. また、レーザー光および基板(つまりはステージ)とも位置可変としてもよい。 The laser beam and the substrate (that is, stage) also may be variable position.

【0046】図3に示される場合には、ステージ304 [0046] As shown in FIG. 3, stage 304
は3回その位置を移動し、基板100上に形成された非晶質シリコン膜301の概略全面が多結晶化される。 Moves three times its position, substantially whole surface of the amorphous silicon film 301 formed on the substrate 100 is polycrystalline. なお、図1の説明で述べたように、レーザー光は、距離(間隔)"A 1 "および"B 1 "を隔てて照射されるので、レーザー光が照射されない領域が存在する。 As described in the description of FIG. 1, the laser beam is the distance since it is irradiated at a (interval) "A 1" and "B 1", there is a region where the laser beam is not irradiated.

【0047】次に、図4を参照する。 Next, referring to FIG. 4. 図4には、図1に示された本発明の非晶質シリコン膜を多結晶化するシステムの一つが示されている。 FIG 4, there is shown a single system for multi-crystallizing an amorphous silicon film of the present invention shown in FIG. 図3に示されるシステムと異なる点は、レーザー光学系より導入されるレーザー光401の面積が、レーザー光の進行方向に広がりを有する点である。 System differs from that shown in FIG. 3, the area of ​​the laser beam 401 to be introduced from the laser optical system, a point having a spread in the traveling direction of the laser beam. このような場合でも、ステージおよびレーザー光の相対位置を高精度に制御することによって、面内ばらつきを極力抑えた多結晶シリコン膜を得ることができる。 Even in such a case, by controlling the relative position of the stage and the laser light with high accuracy can be obtained a polycrystalline silicon film while minimizing the in-plane variation.

【0048】次に、図5を参照する。 Next, referring to FIG. 5. 図5には、図1に示された本発明の非晶質シリコン膜を多結晶化するシステムの一つが示されている。 FIG. 5 shows a single system for multi-crystallizing an amorphous silicon film of the present invention shown in FIG. 図3に示されるシステムと異なる点は、レーザー光学系より導入されるレーザー光501の面積が、レーザー光の進行方向に狭まりを有する点である。 System differs from that shown in FIG. 3, the area of ​​the laser beam 501 to be introduced from the laser optical system, a point having a narrowed in the traveling direction of the laser beam. このような場合でも、ステージおよびレーザー光の相対位置を高精度に制御することによって、面内ばらつきを極力抑えた多結晶シリコン膜を得ることができる。 Even in such a case, by controlling the relative position of the stage and the laser light with high accuracy can be obtained a polycrystalline silicon film while minimizing the in-plane variation.

【0049】次に、図6を参照する。 Next, referring to FIG. 6. 図6には、図1に示された本発明の非晶質シリコン膜を多結晶化するシステムの一つが示されている。 Figure 6 shows a single system for multi-crystallizing an amorphous silicon film of the present invention shown in FIG. 図1と異なる点は、レーザー光学系より導入されるレーザー光601を、スリット602に通すことによって、非晶質シリコン膜に照射されるレーザー光の面積を制御している点である。 1 in that, the laser beam 601 to be introduced from the laser optical system, by passing through a slit 602, a point that controls the area of ​​the laser light irradiated on the amorphous silicon film. このような場合でも、ステージおよびレーザー光の相対位置を高精度に制御することによって、面内ばらつきを極力抑えた多結晶シリコン膜を得ることができる。 Even in such a case, by controlling the relative position of the stage and the laser light with high accuracy can be obtained a polycrystalline silicon film while minimizing the in-plane variation.

【0050】次に図7を参照する。 [0050] Referring now to FIG. 7. 図7には、図1に示された本発明の非晶質シリコン膜を多結晶化するシステムの一つが示されている。 Figure 7 shows a single system for multi-crystallizing an amorphous silicon film of the present invention shown in FIG. 図6と異なる点は、レーザー光学系より導入されるレーザー光701の面積が、レーザー光の進行方向に狭まりを有する場合である点である。 Figure 6 differs from the area of ​​the laser beam 701 is introduced from the laser optical system, a point is a case where a narrowed in the traveling direction of the laser beam. レーザー光701をスリット702に通すことによって、非晶質シリコン膜に照射されるレーザー光の面積を制御することができる。 By passing the laser beam 701 to the slit 702, it is possible to control the area of ​​the laser light irradiated on the amorphous silicon film. このような場合でも、ステージおよびレーザー光の相対位置を高精度に制御することによって、面内ばらつきを極力抑えた多結晶シリコン膜を得ることができる。 Even in such a case, by controlling the relative position of the stage and the laser light with high accuracy can be obtained a polycrystalline silicon film while minimizing the in-plane variation.

【0051】なお、図4に示されるシステムにおいても、図6および図7に示したようなスリットを用いることによって、レーザー光の面積を制御することができる。 [0051] Also in the system shown in FIG. 4, by using the slit as shown in FIGS. 6 and 7, it is possible to control the area of ​​the laser beam.

【0052】また、図3〜図7は、図1に示された本発明の非晶質シリコン膜を多結晶化するシステムが示されるが、図2に示された本発明の非晶質シリコン膜を多結晶化するシステムとしても用いられ得ることは言うまでもない。 [0052] Further, FIGS. 3-7, which is a system for multi-crystallizing an amorphous silicon film of the present invention shown in FIG. 1 is shown, the amorphous silicon of the present invention shown in FIG. 2 it goes without saying that may also be used as a system for polycrystalline films.

【0053】次に、図8を参照する。 Next, referring to FIG. 8. 図8には、より大型の基板を扱う場合の本発明の非晶質シリコン膜を多結晶化する方法が示されている。 8, a method for multi-crystallizing an amorphous silicon film of the present invention is shown in the case of handling larger substrates. なお、図8には、本発明の方法によって作製された多結晶シリコン膜を用いた薄膜トランジスタを有する半導体装置の例として、アクティブマトリクス型液晶示装置が示されている。 In FIG. 8, as an example of a semiconductor device having a thin film transistor using a polycrystalline silicon film produced by the method of the present invention have been shown active matrix liquid crystal shows device. 800は基板である。 800 denotes a substrate. 801はアクティブマトリクス回路である。 801 is an active matrix circuit. 802はソースドライバ回路であり、803および804はゲイトドライバ回路である。 802 is a source driver circuit, 803 and 804 are gate driver circuit. 805〜816はレーザー光の照射領域であり、レーザー光ワンショットまたは複数ショットで、各領域の非晶質シリコン膜が多結晶化される。 805-816 is the irradiation area of ​​the laser beam, a laser beam shot or multiple shots, amorphous silicon film of each region is polycrystalline. また、図中の"A 3 "、"A 4 "および" Further, "A 3" in the figure, "A 4" and "
5 "、ならびに"B 3 "および"B 4 "で示される距離(間隔)は、それぞれレーザー光が照射される領域とレーザー光が照射される領域との距離(間隔)である。また、 Distance represented by A 5 ", and" B 3 "and" B 4 "(interval) is the distance between the region where the region and the laser beam, each laser beam is irradiated is irradiated (interval). Further,
817はレーザー光が照射されない、レーザー光非照射領域である。 817 laser light is not irradiated, a laser beam non-irradiated region. このような、比較的大きな基板を扱う場合でも、距離(間隔)"A 3 "、"A 4 "および"A 5 "、ならびに"B 3 "および"B 4 "は、それぞれアクティブマトリクス回路の画素ピッチ、画素TFTのサイズ、およびドライバ回路のTFTのサイズ等に応じて決定され、レーザー光非照射領域が薄膜トランジスタの活性層とならないように回路設計される。 Such, even when dealing with relatively large substrate, the distance (interval) "A 3", "A 4" and "A 5", and "B 3" and "B 4", the pixel of the active matrix circuit, respectively pitch, size of the pixel TFT, and is determined according to the size or the like of the driver circuit TFT, the laser beam non-irradiated area is circuit designed to avoid an active layer of a thin film transistor. レーザー光非照射領域とアクティブマトリクス回路と、レーザー光非照射領域とソースドライバ回路と、およびレーザー光非照射領域とゲイトドライバ回路との位置関係はそれぞれ図10、図11、図12を参照されたい。 And the laser beam non-irradiated region and an active matrix circuit, see the laser beam non-irradiated region and a source driver circuit, and the laser beam non-irradiated region and the gate driver circuit and FIG. 10, respectively positional relationship, FIG. 11, FIG. 12 .

【0054】次に図9を参照する。 [0054] Referring now to FIG. 図9には、図8に示した基板を扱う場合の本発明の非晶質シリコン膜を多結晶化するシステムの一つが示されている。 Figure 9 is a system for multi-crystallizing an amorphous silicon film of the present invention is shown in working with substrate shown in FIG. 図9において、301は基板上に形成された非晶質シリコン膜である。 9, 301 is an amorphous silicon film formed on a substrate. 302は大出力のレーザー光であり、図の説明の便宜上、レーザー本体と光学系は省略されている。 302 is a laser light of a large output, for convenience of explanation in FIG., The laser main body and the optical system are omitted. なお、 It should be noted that,
レーザー本体には、大出力のエキシマレーザーが適している。 To the laser body, excimer laser with a large output are suitable. 903は多結晶シリコン膜であり、レーザー光が照射された領域の非晶質シリコン膜が多結晶化している様子が示されている。 903 is a polycrystalline silicon film, amorphous silicon film in a region irradiated with the laser light is shown to have polycrystalline. 904はステージであり、このステージ上に基板800がセットされる。 904 is a stage, a substrate 800 is set on the stage. ステージ904 Stage 904
は、ステージX位置制御装置905およびステージY位置制御装置906によって移動される。 It is moved by a stage X-position controller 905 and the stage Y position control device 906. ステージ904 Stage 904
の停止位置の誤差は、0.04μm程度となっている。 Of error of the stop position it is of the order of 0.04μm.
ステージ904を移動させることによってレーザー光9 Laser light by moving the stage 904 9
02の照射領域が高精度に制御される。 Irradiation region 02 is controlled with high precision.

【0055】また、レーザー光902と基板800とが相対的に移動すればよいので、レーザー光の照射位置を可変とし、レーザー光のX位置およびY位置を制御するようにしてもよい。 [0055] Further, since the laser beam 902 and the substrate 800 may be moved relatively, the irradiation position of the laser beam is variable, may be controlled to X and Y positions of the laser beam. また、レーザー光および基板(つまりはステージ)とも位置可変としてもよい。 The laser beam and the substrate (that is, stage) also may be variable position.

【0056】図9に示される場合には、ステージ904 [0056] In the case shown in FIG. 9, the stage 904
は11回その位置を移動し、基板800上に形成された非晶質シリコン膜901の概略全面が多結晶化される。 11 times to move the position, substantially whole surface of the amorphous silicon film 901 formed on the substrate 800 is polycrystalline.
なお、図1の説明で述べたように、レーザー光は、距離(間隔)"A 3 "、"A 4 "および"A 5 "、ならびに"B 3 "および"B 4 "を隔てて照射されるので、レーザー光が照射されない領域817が存在する。 As described in the description of FIG. 1, the laser beam, the distance (interval) "A 3", "A 4" and "A 5", and is irradiated "B 3" separates and "B 4" Runode, there is a region 817 where the laser beam is not irradiated. このレーザー光非照射領域817は、薄膜トランジスタの活性層には用いられないように回路が設計される。 The laser beam non-irradiated region 817, the circuit so as not used in the active layer of the thin-film transistor is designed. このことは、上述したとおりである。 This is as described above.

【0057】なお、レーザー光902には、図4〜図7 [0057] Incidentally, the laser beam 902, FIGS. 4 to 7
に示されるレーザー光を用いても良い。 Or using a laser beam as shown in.

【0058】次に、大出力エキシマレーザーを用いた本発明の非晶質シリコン膜の多結晶化の別の方法を図13 Next, another method of multi-crystallization of the amorphous silicon film of the present invention using the high output excimer laser 13
に示す。 To show. 図13には、本発明の非晶質シリコン膜の多結晶化におけるレーザー光照射領域が示されている。 Figure 13 shows a laser light irradiation area in the multi-crystallization of the amorphous silicon film of the present invention. なお、図13には、本発明の方法によって作製された薄膜トランジスタを用いた半導体装置の例として、アクティブマトリクス型液晶示装置が示されている。 Incidentally, in FIG. 13, as an example of a semiconductor device using the thin film transistor manufactured by the method of the present invention have been shown active matrix liquid crystal shows device.

【0059】1300は基板、1301および1305 [0059] 1300 is a substrate, 1301 and 1305
はアクティブマトリクス回路、1302および1306 Active matrix circuit, 1302 and 1306
はソースドライバ回路、1303、1304、1307 The source driver circuit, 1303,1304,1307
および1308はゲイトドライバ回路である。 And 1308 denotes a gate driver circuit. 1309 1309
〜1312はレーザー光の照射領域であり、レーザー光ワンショットまたは複数ショットが照射されることによって、各領域の非晶質シリコン膜が多結晶化される。 ~1312 is irradiated region of the laser beam by the laser beam shot or shots is irradiated, amorphous silicon film of each region is polycrystalline. 図13に示される方法においては、レーザー光が照射される照射領域の端部に、レーザー光が照射される照射領域が重畳している部分(レーザー光照射重畳領域1313 Figure In the method shown in 13, the end of the irradiation area which the laser beam is irradiated, the portion irradiated region where the laser beam is irradiated is superimposed (laser irradiation overlapping region 1313
〜1317)が存在する。 ~1317) exists. 図13中の"C 1 "および"D 1 " Figure in 13 "C 1" and "D 1"
で示される長さは、それぞれレーザー光が照射される領域とレーザー光が照射される領域とが重畳している領域の長さである。 In length indicated is the length of the region where the region area and the laser beam each laser beam is irradiated is irradiated is superimposed.

【0060】なお、プロセス上は、非晶質シリコン膜にレーザー光が照射されて多結晶化され、パターンニングされた後にアクティブマトリクス回路、ソースドライバ回路およびゲイトドライバ回路が形成されるが、ここでは説明の便宜上、レーザー光の照射領域とアクティブマリクス回路、ソースドライバ回路およびゲイトドライバ回路とが同じ図に示されている。 [0060] Incidentally, the process is a laser beam to the amorphous silicon film is polycrystallized by irradiation, the active matrix circuit after being patterned, the source driver circuits and gate driver circuits are formed, where for convenience of explanation, the irradiation area and the active Mari box circuit of the laser beam, and a source driver circuit and a gate driver circuit are shown in the same FIG. なお、レーザー光照射領域1309〜1312は、それぞれ異なるハッチング模様によって示されているが、それぞれの領域には同等のレーザー光が照射される。 Note that the laser irradiation region 1309 to 1312 is shown by different hatching patterns respectively, in each area equivalent laser beam is irradiated.

【0061】図13に示される方法においては、レーザー光照射重畳領域1313〜1317が存在し、レーザー光が照射され多結晶化されたシリコン膜の特性が異なる領域が存在することになる。 [0061] In the method shown in FIG. 13, there is laser light irradiation overlapping region 1313-1317, so that the characteristics of the silicon film with the laser light is polycrystalline is irradiated there are different regions. 図13に示される方法においては、多結晶化されたシリコン膜の膜質が異なる領域、つまりレーザー光照射重畳領域1313〜1317 In the method shown in FIG. 13, the film quality is different regions of the polycrystalline silicon film, i.e. the laser light irradiation overlapping region from 1313 to 1317
の長さ"C 1 "および"D 1 "は、それぞれアクティブマトリクス回路の画素ピッチやドライバ回路のTFTのサイズ等に応じて決定される。 The length of the "C 1" and "D 1" is determined according to the size of the TFT such as the pixel pitch and the driver circuit of the active matrix circuit. つまり、レーザー光照射重畳領域1313〜1317は、薄膜トランジスタの活性層とならないように回路設計される。 That is, the laser light irradiation overlap region 1313 to 1317 is the circuit design to avoid an active layer of a thin film transistor.

【0062】図13において、δ 1およびε 1で示される部分は、それぞれアクティブマトリクス回路領域、ソースドライバ領域であって、レーザー光照射重畳領域13 [0062] In FIG. 13, the portion indicated by [delta] 1 and epsilon 1, the active matrix circuit region, respectively, a source driver area, the laser light irradiation overlapping region 13
13〜1317を含む部分をさしている。 And it refers to the portion including the 13-1317. 図17にδ 1 Figure 17 [delta] 1
部分の拡大図を、図18にε 1部分の拡大図を示す。 An enlarged view of a portion, an enlarged view of epsilon 1 part in FIG. 18.

【0063】図17を参照する。 [0063] Referring to FIG. 17. 図17において、17 In FIG. 17, 17
01は多結晶シリコンからなる薄膜トランジスタの活性層であり、1702は第1配線であり、1703は第2 01 is an active layer of a thin film transistor made of polycrystalline silicon, 1702 is the first line, the 1703 second
配線である。 It is a wiring. 第1配線1702は、薄膜トランジスタの活性層のゲイト電極として機能する。 First wiring 1702 functions as a gate electrode of the active layer of the thin film transistor. なお、説明の便宜上、画素電極や層間絶縁膜などは省略してある。 For convenience of description, such as the pixel electrode and the interlayer insulating film is omitted. XはX軸(行)方向の画素ピッチであり、P YはY軸(列) P X is X-axis (row) is the direction of the pixel pitch, P Y Y-axis (column)
方向の画素ピッチである。 The direction of the pixel pitch. Xは活性層のX軸方向の長さであり、S Yは活性層のY軸方向の長さである。 S X is the length of the X-axis direction of the active layer, S Y is the length of the Y-axis direction of the active layer.

【0064】図17によると、レーザー光照射重畳領域1313には、薄膜トランジスタの活性層が入り込んでいないことが理解される。 [0064] According to FIG. 17, the laser light irradiation overlap region 1313, it is understood that the active layer of the TFT is not penetrated. つまり、レーザー光照射領域1311とレーザー光照射領域1312との重なりの長さ"C 1 "によって定義される、レーザー光照射重畳領域1313には、活性層は存在しない。 That is defined by the length "C 1" of the overlap between the laser beam irradiation area 1311 and the laser light irradiation area 1312, to the laser light irradiation overlap region 1313, there is no active layer. よって、レーザー光照射重畳領域1313は、薄膜トランジスタの活性層としては用いられないことが理解される。 Therefore, laser light irradiation overlap region 1313, it is understood that not used as an active layer of a thin film transistor. よって、特性の異なる多結晶シリコン膜を薄膜トランジスタの活性層として用いない。 Therefore, without using different polycrystalline silicon film characteristics as an active layer of a thin film transistor. この条件を、P X 、S X 、C 1を用いて表すと、 P X −S X >C 1となる。 This condition, P X, S X, expressed by using a C 1, a P X -S X> C 1.

【0065】次に、図18を参照する。 Next, referring to FIG. 18. 図18に示されているε 1部分の拡大図には、ソースドライバ回路13 The enlarged view of epsilon 1 portion shown in FIG. 18, the source driver circuit 13
06の中のインバータ回路が示されている。 The inverter circuit in the 06 is shown. 1301および1302は多結晶シリコンからなる薄膜トランジスタの活性層であり、それぞれのソース領域およびドレイン領域には、N型の不純物、P型の不純物が添加されている。 1301 and 1302 is an active layer of a thin film transistor made of polycrystalline silicon, the respective source and drain regions, N type impurity, the P-type impurities are added. 1303および1304は第1配線であり、13 1303 and 1304 are first wiring 13
03は薄膜トランジスタのゲイト電極として機能する。 03 functions as a gate electrode of the thin film transistor.
1305は第2配線である。 1305 is the second wiring. ここでも、説明の便宜上、 Again, for convenience of explanation,
層間絶縁膜などは省略してある。 An interlayer insulating film is omitted. なお、図中の黒く塗りつぶされている部分は、活性層と第2配線層と、または第1配線と第2配線層とがコンタクトをとっている(接続されている)部分を示している。 Incidentally, black filled by that portion in the figure shows the active layer and the second wiring layer, or the first wiring and the second wiring layer is taken contact with (attached are) part. 図18によると、レーザー光照射重畳領域1313には、活性層1801および1802が入り込んでいないことが理解される。 According to Figure 18, the laser light irradiation overlap region 1313, it is understood that the active layer 1801 and 1802 is not penetrated. つまり、レーザー光照射領域1311とレーザー光照射領域1312との重なりの長さ"C 1 "(および"D 1 ")によって定義される、レーザー光照射重畳領域1313には、活性層1301および1302は存在しない。 That is defined by the overlap of the length "C 1" and the laser light irradiation area 1311 and the laser light irradiation area 1312 (and "D 1"), the laser irradiation overlap region 1313, active layer 1301 and 1302 not exist. よって、レーザー光照射重畳領域1313のシリコン膜は、 Thus, the silicon film with laser light irradiation overlap region 1313,
薄膜トランジスタの活性層としては用いられないことが理解される。 It is understood that not used as an active layer of a thin film transistor. よって、特性の異なる多結晶シリコン膜を薄膜トランジスタの活性層として用いない。 Therefore, without using different polycrystalline silicon film characteristics as an active layer of a thin film transistor.

【0066】次に、図14を参照する。 Next, referring to FIG. 14. 図14には、大出力エキシマレーザーを用いた本発明の非晶質シリコン膜の多結晶化のレーザー光照射領域が示されている。 Figure 14 is a laser light irradiation area of ​​the multi-crystallization of the amorphous silicon film of the present invention using the high output excimer laser is shown. なお、図14には、本発明の方法によって作製された多結晶シリコン膜を用いた薄膜トランジスタを有する半導体装置の例として、アクティブマトリクス型液晶表示装置が示されている。 Incidentally, in FIG. 14, as an example of a semiconductor device having a thin film transistor using a polycrystalline silicon film produced by the method of the present invention have been shown active matrix type liquid crystal display device.

【0067】1400は基板である。 [0067] 1400 is a substrate. 1401はアクティブマトリクス回路である。 1401 is an active matrix circuit. 1402および1403はソースドライバ回路であり、1404および1405はゲイトドライバ回路である。 1402 and 1403 are the source driver circuit, 1404 and 1405 are gate driver circuit. 1406〜1409はレーザー光の照射領域であり、レーザー光ワンショットまたは複数ショットが照射されることによって、各領域の非晶質シリコン膜が多結晶化される。 1406 to 1409 is the irradiation area of ​​the laser beam by the laser beam shot or shots is irradiated, amorphous silicon film of each region is polycrystalline. 図14に示される方法においては、図13に示したようにレーザー光が照射される照射領域の端部に、レーザー光が照射される照射領域が重畳している部分(レーザー光照射重畳領域14 Figure In the method shown in 14, Figure the end of the irradiation area of ​​the laser beam is irradiated as shown in 13, the portion irradiated region where the laser beam is irradiated is superimposed (laser irradiation overlapping region 14
10〜11414)が存在する。 10-11414) is present. 図14中の"C 2 "および"D 2 "で示される長さは、それぞれレーザー光が照射される領域とレーザー光が照射される領域とが重畳している領域の長さである。 "C 2" and a length indicated by "D 2" in FIG. 14, the length of the region where the region area and the laser beam each laser beam is irradiated is irradiated is superimposed.

【0068】なお、プロセス上は、非晶質シリコン膜にレーザー光が照射されて多結晶化され、パターンニングされた後にアクティブマトリクス回路、ソースドライバ、およびゲイトドライバが形成されるが、図14では図13同様、説明の便宜上、レーザー光の照射領域とアクティブマトリクス回路、ソースドライバ回路、およびゲイトドライバ回路とが同じ図に示されている。 [0068] Incidentally, the process on a laser beam to the amorphous silicon film is polycrystallized by irradiation, the active matrix circuit after being patterned, the source driver, and the gate driver are formed, FIG. 14 13 Similarly, for convenience of explanation, the irradiation area and the active matrix circuit of the laser beam, the source driver circuit, and a gate driver circuit are shown in the same FIG. なお、 It should be noted that,
レーザー光照射領域1406〜1409は、それぞれ異なるハッチング模様によって示されているが、それぞれの領域には同等のレーザー光が照射される。 Laser light irradiation region 1406 to 1409 is shown by different hatching patterns respectively, in each area equivalent laser beam is irradiated.

【0069】図14に示される方法においては、レーザー光照射重畳領域1410〜1414が存在し、レーザー光が照射され多結晶化されたシリコン膜の特性が異なる領域が存在することになる。 [0069] In the method shown in Figure 14, there is laser light irradiation overlapping region from 1410 to 1414, so that the characteristics of the silicon film with the laser light is polycrystalline is irradiated there are different regions. 図14に示される方法においては、多結晶化されたシリコン膜の膜質が異なる領域、つまりレーザー光照射重畳領域1410〜1414 In the method shown in FIG. 14, the film quality is different regions of the polycrystalline silicon film, i.e. the laser light irradiation overlapping region 1410-1414
の長さ"C 2 "および"D 2 "は、それぞれアクティブマトリクス回路の画素ピッチ、画素TFTのサイズ、およびドライバ回路のTFTのサイズ等に応じて決定される。 The length "C 2" and "D 2" of the pixel pitch of the active matrix circuit, respectively, the size of the pixel TFT, and is determined according to the size or the like of the driver circuit of the TFT. つまり、レーザー光照射重畳領域1410〜1414は、 That is, the laser light irradiation overlap region 1410-1414 is
TFTの活性層とならないように回路設計がなされる。 Circuit design is made so as not to TFT active layer.

【0070】図14において、δ 2 、ε 2 、およびζ 2で示される部分は、それぞれアクティブマトリクス回路、 [0070] In FIG. 14, [delta] 2, the portion indicated by epsilon 2, and zeta 2 are each active matrix circuit,
ソースドライバ回路、ゲイトドライバ回路であって、レーザー光照射重畳領域1410を含む部分をさしている。 A source driver circuit, a gate driver circuit, which refers to a portion including the laser light irradiation overlap region 1410. 図19に、ζ 2部分の拡大図を示す。 Figure 19 shows an enlarged view of zeta 2 parts. なお、δ 2およびε 2部分は、図17および図18に示されるδ 1およびε 1部分と同様なので、ここでは省略する。 Incidentally, [delta] 2 and epsilon 2 moiety is the same as the [delta] 1 and epsilon 1 portion shown in FIGS. 17 and 18, omitted here.

【0071】図19を参照する。 [0071] Referring to FIG. 19. 図19に示されているのは、ゲイトドライバ回路1404にあるバッファ回路である。 Shown in Figure 19 is a buffer circuit in the gate driver circuit 1404. 1901および1902は多結晶シリコンからなる薄膜トランジスタの活性層であり、活性層1901 1901 and 1902 is an active layer of a thin film transistor made of polycrystalline silicon, the active layer 1901
ならびに1902のソース領域およびドレイン領域には、それぞれP型の導電性を付与する為の不純物、N型の導電性を付与する不純物が導入されている。 As well as the source and drain regions 1902, impurity for imparting P-type conductivity, respectively, is an impurity imparting N-type conductivity is introduced. 1903 1903
および1904は第1配線であり、1905は第2配線である。 And 1904 is the first wiring, 1905 denotes a second wiring. 第1配線1903は、薄膜トランジスタのゲイト電極として機能する。 First wiring 1903 functions as a gate electrode of the thin film transistor. ここでも、説明の便宜上、層間絶縁膜などは省略してある。 Again, for convenience of explanation, an interlayer insulating film is omitted. なお、図中の黒く塗りつぶされている部分は、活性層と第2配線と、または第1配線と第2配線とがコンタクトをとっている(接続されている)部分を示している。 Incidentally, black filled by that portion in the drawing indicates the active layer and the second wiring, or the first and second lines and is (connected) taking the contact portion. 図19によると、レーザー光照射重畳領域1410には、活性層1901および19 According to Figure 19, the laser light irradiation overlap region 1410, active layer 1901 and 19
02が入り込んでいないことが理解される。 It is understood that 02 is not penetrated. つまり、レーザー光照射領域1406とレーザー光照射領域140 That is, the laser light irradiation area 1406 and the laser light irradiation area 140
8との重なりの長さ"D 2 "によって定義される、レーザー光照射重畳領域1410には、活性層1901および1902は存在しない。 Overlap length of 8 is defined by a "D 2", the laser light irradiation overlap region 1410, active layer 1901 and 1902 do not exist. よって、レーザー光照射重畳領域1410のシリコン膜は、薄膜トランジスタの活性層としては用いられないことが理解される。 Thus, the silicon film with laser light irradiation overlap region 1410, it is understood that not used as an active layer of a thin film transistor. よって、特性の異なる多結晶シリコン膜は薄膜トランジスタの活性層として用いられない。 Therefore, different polycrystalline silicon film characteristics are not used as an active layer of a thin film transistor.

【0072】ここで、図14のε 2部について補足説明する。 [0072] Here, a supplementary explanation will epsilon 2 of FIG. 図14に示されるアクティブマトリクス回路において、P XをX軸(行)方向の画素ピッチ、P YをY軸(列)方向の画素ピッチ、S Xを活性層のX軸方向の長さ、S Yを活性層のY軸方向の長さとする。 In an active matrix circuit shown in FIG. 14, X axis P X (row) direction of the pixel pitch, P Y a Y-axis (column) direction of the pixel pitch, X-axis direction length of the active layer S X, S Y and the length of the Y-axis direction of the active layer. この場合、 in this case,
本発明の方法をみたす条件を、P X 、S X 、A 1を用いて表すと、 P X −S X >C 2Y −S Y >D 2となる。 Conditions satisfying the method of the present invention, P X, S X, expressed using A 1, a P X -S X> C 2 P Y -S Y> D 2.

【0073】次に、図15を参照する。 [0073] Next, referring to FIG. 15. 図15には、図13に示された本発明の非晶質シリコン膜を多結晶化するシステムの一つが示されている。 The Figure 15, there is shown a single system for multi-crystallizing an amorphous silicon film of the present invention shown in FIG. 13. 図15において、図13と同じ符号が付けられているものは、図13の説明を参照されたい。 15, which the same reference numerals as in FIG. 13 are attached, refer to the description of Figure 13.

【0074】図15において、1501は基板上に形成された非晶質シリコン膜である。 [0074] In FIG. 15, 1501 is an amorphous silicon film formed on a substrate. 1502は大出力のレーザー光であり、図の説明の便宜上、レーザー本体と光学系は省略されている。 1502 is a laser light of a large output, for convenience of explanation in FIG., The laser main body and the optical system are omitted. なお、レーザー本体には、大出力のエキシマレーザーが適している。 Incidentally, the laser body, excimer laser having a large output is suitable. 1503は多結晶シリコン膜であり、レーザー光が照射された領域の非晶質シリコン膜が多結晶化している様子が示されている。 1503 is a polycrystalline silicon film, amorphous silicon film in a region irradiated with the laser light is shown to have polycrystalline.
1504はステージであり、このステージ上に基板13 1504 is a stage, the substrate 13 on the stage
00がセットされる。 00 is set. ステージ1504は、ステージX Stage 1504, stage X
位置制御装置1505およびステージY位置制御装置1 Position control device 1505 and the stage Y position control device 1
506によって移動される。 It is moved by 506. ステージ1504の停止位置の誤差は、0.04μm程度となっている。 Error in the stop position of the stage 1504, has become the order of 0.04μm. ステージ1504を移動させることによってレーザー光302の照射領域が高精度に制御される。 Irradiation area of ​​laser light 302 by moving the stage 1504 is controlled with high precision.

【0075】また、レーザー光1502と基板1500 [0075] In addition, the laser beam 1502 and the substrate 1500
とが相対的に移動すればよいので、レーザー光の照射位置を可変とし、レーザー光のX位置およびY位置を制御するようにしてもよい。 Since bets may be moved relatively, the irradiation position of the laser beam is variable, may be controlled to X and Y positions of the laser beam. また、レーザー光および基板(つまりはステージ)とも位置可変としてもよい。 The laser beam and the substrate (that is, stage) also may be variable position.

【0076】この図15に示すシステムに、上述の図4 [0076] The system shown in FIG. 15, the above-described FIG. 4
〜図7に示すレーザー光を用いることもできる。 It is also possible to use a laser beam as shown in to 7.

【0077】次に、図16を参照する。 [0077] Next, referring to FIG. 16. 図16には、より大型の基板を扱う場合の本発明の非晶質シリコン膜を多結晶化する方法が示されている。 Figure 16 is a method for multi-crystallizing an amorphous silicon film of the present invention is shown in the case of handling larger substrates. なお、図16には、 It should be noted that, in FIG. 16,
本発明の方法によって作製された多結晶シリコン膜を用いた薄膜トランジスタを有する半導体装置の例として、 Examples of a semiconductor device having a thin film transistor using a polycrystalline silicon film produced by the method of the present invention,
アクティブマトリクス型液晶示装置が示されている。 Active matrix liquid crystal shows device is shown. 1
600は基板である。 600 denotes a substrate. 1601はアクティブマトリクス回路である。 1601 is an active matrix circuit. 1602はソースドライバ回路であり、1 1602 is a source driver circuit, 1
603および1604はゲイトドライバ回路である。 603 and 1604 denotes a gate driver circuit. 1
605〜1616はレーザー光の照射領域であり、レーザー光ワンショットまたは複数ショットが照射されることによって、各領域の非晶質シリコン膜が多結晶化される。 605-1616 is the irradiation area of ​​the laser beam by the laser beam shot or shots is irradiated, amorphous silicon film of each region is polycrystalline. また、図中の"C 3 "、"C 4 "および"C 5 "、ならびに" Further, "C 3" in the figure, "C 4", and "C 5", and "
3 "および"D 4 "で示される長さは、それぞれレーザー光が照射される領域とレーザー光が照射される領域と重なりの長さである。図16に示される方法においては、 D 3 "and" length indicated by D 4 "is in the process area and the laser beam of each laser beam is irradiated as shown in a. Figure 16 the length of the overlap between the area to be irradiated,
レーザー光が照射される照射領域の端部に、レーザー光が照射される照射領域が重畳している部分(レーザー光照射重畳領域、代表的に1617〜1619)が存在する。 The end of the irradiation area of ​​the laser beam is irradiated, the portion (laser light irradiation overlapping region, typically 1617-1619) that irradiation area which the laser beam is irradiated are overlapped is present. 図19中の"C 3 "、"C 4 "および"C 5 "ならびに"D 3 " "C 3" in FIG. 19, "C 4", and "C 5" and "D 3"
および"D 4 "で示される長さは、それぞれレーザー光が照射される領域とレーザー光が照射される領域とが重畳している領域の長さである。 And length indicated by "D 4" is the length of the region where the region area and the laser beam each laser beam is irradiated is irradiated is superimposed.

【0078】なお、プロセス上は、非晶質シリコン膜にレーザー光が照射されて多結晶化され、パターンニングされた後にアクティブマトリクス回路、ソースドライバ、およびゲイトドライバが形成されるが、図16では図13および図14同様、説明の便宜上、レーザー光の照射領域とアクティブマトリクス回路、ソースドライバ回路、およびゲイトドライバ回路とが同じ図に示されている。 [0078] Incidentally, the process on a laser beam to the amorphous silicon film is polycrystallized by irradiation, the active matrix circuit after being patterned, the source driver, and the gate driver are formed, FIG. 16 13 and 14 similar, for convenience of explanation, the irradiation area and the active matrix circuit of the laser beam, the source driver circuit, and a gate driver circuit are shown in the same FIG. なお、レーザー光照射領域1605〜1616 Note that the laser irradiation region 1605-1616
は、それぞれ異なるハッチング模様によって示されているが、それぞれの領域には同等のレーザー光が照射される。 It is shown by the different hatching patterns respectively, in each area equivalent laser beam is irradiated.

【0079】図16に示した本発明の非晶質シリコン膜を多結晶化する方法においても、代表的に1617〜1 [0079] Also in the method for multi-crystallizing an amorphous silicon film of the present invention shown in FIG. 16, typically 1617-1
619で示されるレーザー光重畳領域のシリコン膜は、 Silicon film of the laser light superimposition region indicated by 619,
アクティブマトリクス回路1601、ソースドライバ回路1602およびゲイトドライバ回路1603を構成する薄膜トランジスタの活性層として用いられないように、それぞれの回路が設計される。 Active matrix circuit 1601 so as not used as an active layer of a thin film transistor included in the source driver circuit 1602 and the gate driver circuit 1603, each circuit is designed. なお、"C 3 "、"C 4 " It should be noted, "C 3", "C 4"
および"C 5 "ならびに"D And "C 5" as well as "D 3 "および"D 4 "は、それぞれ同じでもよいし、異なっていても良い。"C 3 "、"C 4 "および"C 5 "ならびに"D 3 "および"D 4 "は、アクティブマトリクス回路、またはドライバ回路等の設計次第で変更することができる。つまり、このように比較的大きな基板を扱う場合でも、"C 3 "、"C 4 "および"C 5 "ならびに"D 3 "and" D 4 "may be each the same or may be different." C 3 "," C 4 ", and" C 5 "and" D 3 "and" D 4 ", the active matrix circuit , or may be changed depending on the design of such a driver circuit. that is, even when such deals with relatively large substrate, "C 3", "C 4" , and "C 5" and "D
3 "および"D 4 "は、それぞれアクティブマトリクス回路の画素ピッチ、画素TFTのサイズ、およびドライバ回路のTFTのサイズ等に応じて決定され、レーザー光非照射領域が薄膜トランジスタの活性層とならないように設計する。レーザー光非照射領域とアクティブマトリクス回路と、レーザー光非照射領域とソースドライバ回路と、およびレーザー光非照射領域とゲイトドライバ回路との位置関係はそれぞれ図17、図18、図19を参照されたい。 3 "and" D 4 ", the pixel pitch of the active matrix circuit, respectively, the size of the pixel TFT, and is determined according to the size or the like of the driver circuit TFT, as the laser beam non-irradiated region is not an active layer of a thin film transistor design. and the laser beam non-irradiated region and an active matrix circuit, and a laser beam non-irradiated region and a source driver circuit, and the laser beam non-irradiated region and the gate driver respectively the positional relationship between the circuit 17, 18, 19 see.

【0080】なお、図16に示した本発明の非晶質シリコン膜を多結晶化するシステムは、図9に示したものと同様のものが用いられる。 [0080] It should be noted that the system of multi-crystallizing an amorphous silicon film of the present invention shown in FIG. 16, the same as that shown in FIG. 9 are used.

【0081】次に、図29を参照する。 [0081] Next, referring to FIG. 29. 図29には、図1に示される本発明の非晶質シリコン膜の多結晶化方法において、レーザー光照射領域が、基板の端部を含むようにレーザー光が照射される。 29, in the multi method of crystallizing an amorphous Si film of the present invention shown in FIG. 1, the laser light irradiation area is, the laser beam is irradiated so as to include the edge of the substrate. この方法は、図1以外の他の図によって説明した方法にも適用できる。 This method is also applicable to the method described by other figures than FIG.

【0082】なお、図13および図14に示される方法によって多結晶化されたシリコン膜のうち、レーザー光照射重畳領域にあるシリコン膜は、上述したように通常は薄膜トランジスタの活性層に用いられることはない。 [0082] Among the polycrystalline silicon film by the method illustrated in FIGS. 13 and 14, the silicon film in the laser light irradiation overlap region is that generally used in the active layer of the thin film transistor as described above no.
しかし、仮に、レーザー光照射領域に"ずれ"が生じて、 However, if, it caused the "deviation" to the laser light irradiation area,
レーザー光照射重畳領域のシリコン膜が薄膜トランジスタの活性層に用いられる結果となっても、多少のばらつきは生じるが、薄膜トランジスタとしての動作には問題無い場合があり、製品の歩留まりを極端に下げることはない。 Be a result of the silicon film with laser light irradiation overlapping area is used for the active layer of the thin film transistor, but produces some variations, there is a case no problem in operation as a thin film transistor, lowering the yield of the product extremely is Absent.

【0083】また、全ての上述の非晶質シリコン膜の多結晶化の方法は、熱的なSPCや触媒元素を用いたSP [0083] The method of the polycrystalline of all of the above amorphous silicon film, SP using thermal SPC and catalytic element
Cの後、結晶性をより高めるために用いることもできるのは、言うまでもない。 After and C, it is can also be used to improve the crystallinity, of course. つまり、「初期半導体膜」に上述の方法により大出力のエキシマレーザー光を照射して、より高い結晶化を行うこともできる。 That is, by irradiating the excimer laser beam of large output by the method described above in "initial semiconductor film", it is also possible to perform a higher crystallization.

【0084】以下に本発明の構成を請求項に沿って説明する。 [0084] will be described along the configuration of the present invention in claim below.

【0085】請求項1によると、基板上に半導体膜を形成する第1の工程と、前記半導体膜の一部分に、トータルエネルギーが5J以上かつパルス幅が100nsec [0085] According to claim 1, a first step of forming a semiconductor film on a substrate, wherein a portion of the semiconductor film, the total energy is and pulse width above 5 J 100 nsec
以上のレーザー光をワンショットまたは複数ショット照射し、高結晶化半導体膜を形成する第2の工程と、前記半導体膜と前記レーザ光との相対位置を変え、前記半導体膜の一部分と異なる部分に前記第2の工程を繰り返す第3の工程と、前記高結晶化半導体膜を活性層とする薄膜トランジスタを形成する第4の工程と、を有する薄膜トランジスタの作製方法が提供される。 More one-shot or multiple shots irradiated with a laser beam, a second step of forming a highly crystallized semiconductor film, changing the relative position between the semiconductor film and the laser beam, on a portion different from the portion of the semiconductor film a third step of repeating the second step, a method for manufacturing a thin film transistor having a fourth step, the forming the thin film transistor for the high crystallization semiconductor film as an active layer.

【0086】請求項2によると、基板上に初期半導体膜を形成する第1の工程と、前記初期半導体膜の一部分に、トータルエネルギーが5J以上かつパルス幅が10 [0086] According to claim 2, a first step of forming an initial semiconductor film on a substrate, a portion of the initial semiconductor film, the total energy is and pulse width above 5 J 10
0nsec以上のレーザー光をワンショットまたは複数ショット照射し、高結晶化半導体膜を形成する第2の工程と、前記初期半導体膜と前記レーザ光との相対位置を変え、前記初期半導体膜の一部分と異なる部分に前記第2の工程を繰り返す第3の工程と、前記高結晶化半導体膜を活性層とする薄膜トランジスタを形成する第4の工程と、を有する薄膜トランジスタの作製方法が提供される。 Shot or multiple shots irradiated with a laser beam more than 0 nsec, changing a second step of forming a highly crystallized semiconductor film, the relative position of the laser light and the initial semiconductor film, a portion of the initial semiconductor film a third step of repeating the different parts the second step, a method for manufacturing a thin film transistor having a fourth step, the forming the thin film transistor for the high crystallization semiconductor film as an active layer.

【0087】請求項3によると、基板上に半導体膜を形成する第1の工程と、前記半導体膜の一部分に、トータルエネルギーが5J以上かつパルス幅が100nsec [0087] According to claim 3, a first step of forming a semiconductor film on a substrate, wherein a portion of the semiconductor film, the total energy is and pulse width above 5 J 100 nsec
以上のレーザー光をワンショットまたは複数ショット照射し、高結晶化半導体膜を形成する第2の工程と、前記半導体膜と前記レーザー光との相対位置を変え、前記半導体の一部分に重畳して前記レーザー光を照射することによって前記第2の工程を繰り返す第3の工程と、前記高結晶化半導体膜を活性層とする薄膜トランジスタを形成する第4の工程と、を有する薄膜トランジスタの作製方法が提供される。 More one-shot or multiple shots irradiated with a laser beam, changing a second step of forming a highly crystallized semiconductor film, the relative position between the semiconductor film and the laser beam, said superimposed on a portion of the semiconductor a third step of repeating the second step, a method for manufacturing a thin film transistor having a fourth step, the forming the thin film transistor for the high crystallization semiconductor film as an active layer is provided by applying laser light that.

【0088】請求項4によると、基板上に初期半導体膜を形成する第1の工程と、前記初期半導体膜の一部分に、トータルエネルギーが5J以上かつパルス幅が10 [0088] According to claim 4, a first step of forming an initial semiconductor film on a substrate, a portion of the initial semiconductor film, the total energy is and pulse width above 5 J 10
0nsec以上のレーザー光をワンショットまたは複数ショット照射し、高結晶化半導体膜を形成する第2の工程と、前記初期半導体膜と前記レーザー光との相対位置を変え、前記初期半導体の一部分に重畳して前記レーザー光を照射することによって前記第2の工程を繰り返す第3の工程と、前記高結晶化半導体膜を活性層とする薄膜トランジスタを形成する第4の工程と、を有する薄膜トランジスタの作製方法が提供される Of the laser beam one-shot or multiple shots or 0 nsec, changing a second step of forming a highly crystallized semiconductor film, a relative position between the laser light and the initial semiconductor film, superposed on a portion of the initial semiconductor third step and a method for manufacturing a thin film transistor having a fourth step, the forming the thin film transistor for the high crystallization semiconductor film as an active layer to repeat the second step by irradiating the laser beam There is provided

【0089】請求項5によると、前記半導体膜は、シリコン膜またはシリコンゲルマニウム膜である請求項1または3に記載の薄膜トランジスタの作製方法が提供される。 [0089] According to claim 5, wherein the semiconductor film, a method for manufacturing a thin film transistor according to claim 1 or 3 which is a silicon film or a silicon germanium film is provided.

【0090】請求項6によると、前記初期半導体膜は、 [0090] According to claim 6, wherein the initial semiconductor film,
シリコン膜またはシリコンゲルマニウム膜である請求項2または4に記載の薄膜トランジスタの作製方法が提供される。 Method for manufacturing a thin film transistor according to claim 2 or 4 which is a silicon film or a silicon germanium film is provided.

【0091】請求項7によると、前記高結晶化半導体膜の間隔は、約10μm以下である請求項1、2または5 [0091] According to claim 7, intervals of the high crystallized semiconductor film, according to claim 1, 2 or 5 is about 10μm or less
に記載の薄膜トランジスタの作製方法が提供される。 A method for manufacturing a thin film transistor according is provided.

【0092】請求項8によると、前記半導体膜の一部分と異なる部分との間隔は、約10μm以下である請求項1、2または5に記載の薄膜トランジスタの作製方法が提供される。 [0092] According to claim 8, the distance between the portion and the different portion of the semiconductor film, a method for manufacturing a thin film transistor according to claim 1, 2 or 5 is about 10μm or less is provided.

【0093】請求項9によると、前記高結晶化半導体膜だけを活性層として用いる請求項1、2、5、7または8に記載の薄膜トランジスタの作製方法が提供される。 [0093] According to claim 9, a method for manufacturing a thin film transistor according to claim 1, 2, 5, 7, or 8 using only the high crystallized semiconductor film as an active layer.

【0094】請求項10によると、前記前記半導体膜の一部分の長さは、約10μm以下である請求項2、3、 [0094] According to claim 10, wherein the length of a portion of the semiconductor film, according to claim 2, 3 is about 10μm or less,
4または6に記載の薄膜トランジスタの作製方法が提供される。 Method for manufacturing a thin film transistor according to 4 or 6 is provided.

【0095】請求項11によると、前記レーザー光のパルス幅は、200nsec以上であることを特徴とする請求項1乃至10のいずれか一に記載の薄膜トランジスタの作製方法が提供される。 [0095] According to claim 11, the pulse width of the laser beam, a method for manufacturing a thin film transistor according to any one of claims 1 to 10, characterized in that at least 200nsec are provided.

【0096】請求項12によると、基板上に非晶質半導体膜を形成する第1の工程と、前記非晶質半導体膜の一部分に、トータルエネルギーが5J以上かつパルス幅が100nsec以上のレーザー光をワンショットまたは複数ショット照射する第2の工程と、前記非晶質シリコン膜と前記レーザ光との相対位置を変え、前記非晶質シリコン膜の一部分と異なる部分に前記第2の工程を繰り返し、多結晶半導体膜を形成する第3の工程と、前記多結晶半導体膜を活性層とする薄膜トランジスタを形成する第4工程と、を有する薄膜トランジスタの作製方法が提供される。 [0096] wherein according to claim 12, a first step of forming an amorphous semiconductor film on a substrate, wherein a portion of the amorphous semiconductor film, the total energy 5J or more and the pulse width is more than 100nsec laser beam a second step of the one-shot or multiple shots, said changing the amorphous silicon film a relative position between the laser beam repeats the second step to a portion different from the portion of the amorphous silicon film , a third step and, a method for manufacturing a thin film transistor having a fourth step, the forming the thin film transistor and the polycrystalline semiconductor film an active layer for forming a polycrystalline semiconductor film is provided.

【0097】請求項13によると、前記非晶質半導体膜は、非晶質シリコン膜または非晶質シリコンゲルマニウム膜である請求項12に記載の薄膜トランジスタの作製方法が提供される。 [0097] According to claim 13, wherein the amorphous semiconductor film, a method for manufacturing a thin film transistor according to claim 12 is an amorphous silicon film or an amorphous silicon germanium film is provided.

【0098】請求項14によると、前記多結晶半導体膜の間隔は、約10μm以下である請求項12または13 [0098] According to claim 14, wherein the distance between the polycrystalline semiconductor film, according to claim 12 or 13 is about 10μm or less
に記載の薄膜トランジスタの作製方法が提供される。 A method for manufacturing a thin film transistor according is provided.

【0099】請求項15によると、前記非晶質シリコン膜の一部分と異なる部分との間隔は、約10μm以下である請求項12乃至15のいずれか一に記載の薄膜トランジスタの作製方法が提供される。 [0099] According to claim 15, spacing between the portion and the different portion of the amorphous silicon film, a method for manufacturing a thin film transistor is provided according to any one of claims 12 to 15 is about 10μm or less .

【0100】請求項16によると、前記レーザー光のパルス幅は、200nsec以上であることを特徴とする請求項12乃至15のいずれか一に記載の薄膜トランジスタの作製方法が提供される。 [0100] According to claim 16, the pulse width of the laser beam, a method for manufacturing a thin film transistor according to any one of claims 12 to 15, characterized in that at least 200nsec are provided.

【0101】請求項17によると、前記非晶質半導体膜のうち、多結晶化された領域だけを活性層として用いる請求項12乃至16のいずれか一に記載の薄膜トランジスタの作製方法が提供される。 [0102] According to claim 17, wherein among the amorphous semiconductor film, a method for manufacturing a thin film transistor according to any one of claims 12 to 16 using only multi-crystallized region as the active layer is provided .

【0102】請求項18によると、基板上に非晶質半導体膜を形成する第1の工程と、前記非晶質半導体膜の一部分に、トータルエネルギーが5J以上かつパルス幅が100nsec以上のレーザー光をワンショットまたは複数ショット照射する第2の工程と、前記非晶質半導体膜と前記レーザ光との相対位置を変え、前記非晶質シリコン膜の一部分に重畳した領域に前記レーザー光を照射し、前記第2の工程を繰り返し、前記非晶質半導体膜の概略全領域を多結晶化する第3の工程と、前記多結晶化された半導体膜を活性層とする薄膜トランジスタを形成する第4工程と、を有する薄膜トランジスタの作製方法が提供される。 [0102] wherein according to claim 18, a first step of forming an amorphous semiconductor film on a substrate, wherein a portion of the amorphous semiconductor film, the total energy 5J or more and the pulse width is more than 100nsec laser beam a second step of the one-shot or multiple shots, said changing the amorphous semiconductor film relative position of the laser beam, the laser beam is irradiated to a region superimposed on a portion of the amorphous silicon film the second step repeatedly, a third step of polycrystallizing schematic entire region of the amorphous semiconductor film, a fourth step of forming a thin film transistor and the polycrystalline semiconductor film an active layer When, a method for manufacturing a thin film transistor having a are provided.

【0103】請求項19によると、前記非晶質半導体膜は、非晶質シリコン膜または非晶質シリコンゲルマニウム膜である請求項18に記載の薄膜トランジスタの作製方法が提供される。 [0103] According to claim 19, wherein the amorphous semiconductor film, a method for manufacturing a thin film transistor according to claim 18 is an amorphous silicon film or an amorphous silicon germanium film is provided.

【0104】請求項20によると、前記非晶質シリコン膜の一部分に重畳した領域の長さは、約10μm以下である請求項19に記載の薄膜トランジスタの作製方法が提供される。 [0104] According to claim 20, wherein the length of the portion superimposed on the region of the amorphous silicon film, a method for manufacturing a thin film transistor according to claim 19 is about 10μm or less is provided.

【0105】請求項21によると、前記レーザー光のパルス幅は、200nsec以上であることを特徴とする請求項18乃至20のいずれか一に記載の薄膜トランジスタの作製方法が提供される。 [0105] According to claim 21, the pulse width of the laser beam, a method for manufacturing a thin film transistor according to any one of claims 18 to 20, characterized in that at least 200nsec are provided.

【0106】請求項22によると、前記多結晶された非晶質シリコン膜のうち前記非晶質シリコン膜の一部分を除いた領域だけを活性層として用いる請求項18乃至2 [0106] According to claim 22, wherein the multi wherein among the crystals are amorphous silicon film using only a region excluding a portion of the amorphous silicon film as an active layer according to claim 18 or 2
1のいずれか一に記載の薄膜トランジスタの作製方法が提供される。 Method for manufacturing a thin film transistor according to any one of 1 is provided.

【0107】請求項23によると、前記レーザー光は、 [0107] According to claim 23, wherein the laser beam is
エキシマレーザー装置を2段、3段または4段連結させて用いることによって得られるレーザー光であることを特徴とする請求項1乃至22のずれか一に記載の薄膜トランジスタの作製方法が提供される。 Two stages of excimer laser device, a method for manufacturing a thin film transistor according to the deviation one of claims 1 to 22, characterized in that a laser beam obtained by using ligated three stages or four stages are provided.

【0108】ここで、以下の実施例をもって本発明の詳細について説明する。 [0108] Here, details of the present invention with the following examples. なお、以下の実施例は本発明のある実施形態にすぎず、本発明はこれらに限定されるわけではない。 The following examples are merely some embodiments of the present invention, the present invention is not limited thereto.

【0109】 [0109]

【実施例】 【Example】

【0110】(実施例1) [0110] (Example 1)

【0111】本実施例では、本発明の非晶質シリコン膜の多結晶化方法をもちいて作製されたTFTを有するアクティブマトリクス型液晶表示装置の作製について具体的に説明する。 [0111] In this embodiment, specifically described for manufacturing an active matrix type liquid crystal display device having a TFT manufactured using a multi-method of crystallizing an amorphous Si film of the present invention. 本実施例では、複数のTFTを形成し、 In this embodiment, a plurality of TFT,
アクティブマトリクス回路、ドライバ回路、および他の周辺回路(ロジック回路、メモリ回路等)をモノリシックに構成する例を図20〜図23に示す。 Shows the active matrix circuit, the driver circuit, and other peripheral circuits (logic circuits, memory circuits, etc.) the example of configuring a monolithically in FIGS. 20 to 23. なお、本実施例では、アクティブマトリクス回路の1つの画素と、他の回路(ドライバ回路および他の周辺回路等)の基本回路であるCMOS回路とが同時に形成される様子を示す。 In this embodiment, showing how the one pixel of the active matrix circuit, a CMOS circuit which is a basic circuit of another circuit (a driver circuit and other peripheral circuits) are simultaneously formed. また、本実施例では、Pチャネル型TFTとNチャネル型TFTとがそれぞれ1つのゲイト電極を備えている場合(画素TFTは2つのゲイト電極を備えている場合)についてその作製工程を説明するが、ダブルゲイト型やトリプルゲイト型のような複数のゲイト電極を備えたTFTによるCMOS回路をも同様に作製することができる。 Further, in the present embodiment will be described the manufacturing process for the case where the P-channel type TFT and N channel TFT respectively include one of the gate electrode (if pixel TFT which has two gate electrodes) it can be prepared similarly to the CMOS circuit due to the TFT provided with a plurality of gate electrodes such as a double gate type or triple gate type.

【0112】図20(A)を参照する。 [0112] Referring to FIG 20 (A). まず、絶縁表面を有する基板としてガラス基板2001を準備する。 First, a glass substrate 2001 as a substrate having an insulating surface. ガラスの代わりに熱酸化膜を形成したシリコン基板を用いることもできるし、石英基板を用いることもできる。 Also to be possible to use a silicon substrate to form a thermal oxide film instead of the glass, it can also be used a quartz substrate. ガラス基板またはプラスチック基板上に一旦非晶質珪素膜を形成し、それを完全に熱酸化して絶縁膜とする様な方法をとっても良い。 Once the amorphous silicon film on a glass substrate or a plastic substrate is formed, may take a method such as an insulating film is completely thermally oxidized to. さらに、絶縁膜として窒化シリコン膜を形成したガラス基板、石英基板、セラミックス基板、プラスチック基板またはシリコン基板を用いても良い。 Further, the glass substrate formed with the silicon nitride film as the insulating film, a quartz substrate, a ceramic substrate, may be a plastic substrate or a silicon substrate.

【0113】次に、下地膜2002を形成する。 [0113] Next, to form the base film 2002. 本実施例では、酸化シリコン膜(SiO 2 )が用いられた。 In this embodiment, a silicon oxide film (SiO 2) was used. 次に、非晶質シリコン膜2003を形成する。 Next, an amorphous silicon film 2003. 本実施例では、原料ガスとしてSi 26を用い、LPCVD法で非晶質シリコン膜2003を形成した。 In this embodiment, using Si 2 H 6 as a source gas to form an amorphous silicon film 2003 by LPCVD. 非晶質シリコン膜2003は、最終的な膜厚(熱酸化後の膜減りを考慮した膜厚)が10〜75nm(好ましくは15〜45n Amorphous silicon film 2003, the final thickness (thickness in consideration of the film decrease after thermal oxidation) is 10 to 75 nm (preferably 15~45n
m)となる様に調節する。 m) to become adjusted to like.

【0114】なお、非晶質シリコン膜2003の成膜に際して膜中の不純物濃度の管理を徹底的に行うことが重要である。 [0114] Incidentally, it is important to thoroughly manage the concentration of impurities in the film during the deposition of the amorphous silicon film 2003. 本実施例の場合、非晶質シリコン膜2003 In this embodiment, the amorphous silicon film 2003
中では、後の結晶化を阻害する不純物であるC(炭素) In medium is an impurity that inhibits crystallization after C (carbon)
およびN(窒素)の濃度はいずれも5×10 18 atom And N (nitrogen) concentration are both 5 × 10 18 atom
s/cm 3未満(代表的には5×10 17 atoms/c s / cm of less than 3 (typically 5 × 10 17 atoms / c
3以下、好ましくは2×10 17 atoms/cm 3以下)、O(酸素)は1.5×10 19 atoms/cm 3 m 3 or less, preferably 2 × 10 17 atoms / cm 3 or less), O (oxygen) is 1.5 × 10 19 atoms / cm 3
未満(代表的には1×10 18 atoms/cm 3以下、 Less (typically 1 × 10 18 atoms / cm 3 or less,
好ましくは5×10 17 atoms/cm 3以下)となる様に管理する。 Preferably managed as a 5 × 10 17 atoms / cm 3 or less). なぜならば各不純物がこれ以上の濃度で存在すると、後の結晶化の際に悪影響を及ぼし、結晶化後の膜質を低下させる原因となるからである。 If because each impurity present in more concentration, adversely affect the crystallization after, because the cause of reducing the quality of after crystallization. 本明細書中において膜中の上記の不純物元素濃度は、SIMS The impurity element concentration in the film in the present specification, SIMS
(質量2次イオン分析)の測定結果における最小値で定義されている。 Defined by a minimum value in measurement results of (mass secondary ion analysis).

【0115】上記構成を得るため、本実施例で用いるL [0115] To obtain the above-described configuration, L used in this example
PCVD炉は定期的にドライクリーニングを行い、成膜室の清浄化を図っておくことが望ましい。 PCVD furnace periodically perform dry cleaning, it is desirable to attempt to clean the deposition chamber. ドライクリーニングは、200〜400℃程度に加熱した炉内に10 Dry cleaning, 10 in a furnace heated to about 200 to 400 ° C.
0〜300sccmのClF ClF of 0~300sccm 3 (フッ化塩素)ガスを流し、熱分解によって生成したフッ素によって成膜室のクリーニングを行えば良い。 3 flowed (chlorine fluoride) gas, may be performed to clean the deposition chamber by fluorine produced by pyrolysis. なお、本出願人の知見によれば炉内温度300℃とし、ClF 3ガスの流量を300 Incidentally, according to the applicant's knowledge and furnace temperature 300 ° C., the flow rate of ClF 3 gas 300
sccmとした場合、約2μm厚の付着物(主にシリコンを主成分する)を4時間で完全に除去することができる。 If the sccm, it is possible to completely remove approximately 2μm thick deposits (mainly to mainly containing silicon) in 4 hours.

【0116】また、非晶質シリコン膜2003中の水素濃度も非常に重要なパラメータであり、水素含有量を低く抑えた方が結晶性の良い膜が得られる様である。 [0116] The hydrogen concentration in the amorphous silicon film 2003 is also a very important parameter, those who kept low hydrogen content is as film having good crystallinity can be obtained. そのため、非晶質シリコン膜2003の成膜はLPCVD法であることが好ましい。 Therefore, it is preferable depositing the amorphous silicon film 2003 is LPCVD method. なお、成膜条件を最適化することでプラズマCVD法を用いることも可能である。 It is also possible to use a plasma CVD method by optimizing the deposition conditions.

【0117】次に、大出力エキシマレーザーの照射による非晶質シリコン膜903の多結晶化工程を行う。 [0117] Next, the multi-crystallization process of the amorphous silicon film 903 by irradiation of high power excimer laser. この工程では、上記課題を解決するための手段の欄で説明したように、回路の設計に応じてエキシマレーザーの照射領域をコントロールする。 In this step, as described in the section of means for solving the above problems, to control the irradiation area of ​​the excimer laser in accordance with the circuit design.

【0118】図20(B)を参照する。 [0118] Referring to FIG. 20 (B). 本実施例では、 In this embodiment,
1ショットが15J、かつパルス幅が100nsecの大出力エキシマレーザー光を非晶質シリコン膜2003 1 shot 15J and large output excimer laser light an amorphous silicon film of the pulse width of 100 nsec 2003,
に照射し、非晶質シリコン膜の多結晶化を行った。 Irradiating the, was multi-crystallization of the amorphous silicon film. また、エネルギー密度は、200mJ/cm 2であった。 The energy density was 200 mJ / cm 2.
このようにして多結晶シリコン膜2004が得られる(図20(C))。 Thus polycrystalline silicon film 2004 is thus obtained (FIG. 20 (C)). なお、エキシマレーザーの出力は5 It should be noted that the output of the excimer laser 5
J以上かつパルス幅が100nsec以上(好ましくは200nsec以上)が望ましい。 J or more and a pulse width of more than 100 nsec (preferably at least 200 nsec) is desirable. なお、非晶質シリコン膜の多結晶化には、上述のエキシマレーザを複数ショット照射することによって行っても良い。 Note that the multi-crystallization of the amorphous silicon film may be performed by multiple shots of the excimer laser described above.

【0119】ここで、N 2雰囲気またはH 2雰囲気において、約600℃で、20時間程度アニールしても良い。 [0119] Here, in the N 2 atmosphere or an H 2 atmosphere at about 600 ° C., annealing may be performed about 20 hours.

【0120】また、酸化シリコン膜2002と非晶質シリコン膜2003とを大気開放しないで連続成膜し、さらに酸化シリコン膜を大気開放しないで成膜し、その後レーザー光を照射し、非晶質シリコン膜を多結晶化しても良い。 [0120] Further, a silicon oxide film 2002 and the amorphous silicon film 2003 are continuously formed without air release, further a silicon oxide film is formed without air release, irradiated with subsequent laser beam, amorphous the silicon film may be polycrystalline. また、非晶質シリコン膜2003を熱酸化し、 Further, an amorphous silicon film 2003 is thermally oxidized,
非晶質シリコン膜の上面に酸化シリコン膜を形成し、その後レーザー光を照射し、非晶質シリコン膜を多結晶化しても良い。 Forming a silicon oxide film on the upper surface of the amorphous silicon film is irradiated with subsequent laser beam may be poly-crystallized amorphous silicon film.

【0121】次に、図21(A)を参照する。 [0121] Next, referring to FIG. 21 (A). 多結晶シリコン膜2004をパターンニングし、薄膜トランジスタの活性層2005〜2007を形成する。 The polycrystalline silicon film 2004 is patterned to form an active layer 2005-2007 of the thin film transistor. 前記アニールを、多結晶シリコン膜のパターンニング後に行っても良い。 The annealing may be performed after patterning the polycrystalline silicon film.

【0122】次に、図21(B)を参照する。 [0122] Next, referring to FIG. 21 (B). 活性層を形成した後ゲイト絶縁膜2008を形成する。 Forming a gate insulating film 2008 after the formation of the active layer.

【0123】次に、図示しないアルミニウムを主成分とする金属膜を成膜し、パターニングによって後のゲイト電極の原型を形成する。 [0123] Next, a metal film composed mainly of aluminum, not shown, to form a prototype of a gate electrode after the patterning. 本実施例では2wt%のスカンジウムを含有したアルミニウム膜を用いる。 In this embodiment, an aluminum film containing 2 wt% of scandium.

【0124】次に、特開平7−135318号公報記載の技術により多孔性の陽極酸化膜2009〜2016、 [0124] Next, the porous anodic oxide film 2009-2016 by JP-7-135318 discloses the technique described,
無孔性の陽極酸化膜2017〜2020、およびゲイト電極2021〜2024を形成する(図21(B))。 Nonporous anodic oxidation films 2017 to 2,020, and to form gate electrodes 2021 to 2024 (FIG. 21 (B)).

【0125】こうして図21(B)の状態が得られたら、次にゲイト電極2021〜2024および多孔性の陽極酸化膜2009〜2016をマスクとしてゲイト絶縁膜2008をエッチングする。 [0125] After thus obtaining the state of FIG. 21 (B), the next a gate insulating film 2008 is etched using the gate electrodes 2021 to 2024 and a porous anodic oxide film 2009-2016 as a mask. そして、多孔性の陽極酸化膜2009〜2016を除去して図21(C)の状態を得る。 Then, obtain a state of FIG. 21 (C) by removing the porous anodic oxide film from 2009 to 2016. なお、図21(C)において2025〜20 Incidentally, in FIG. 21 (C) 2025~20
27で示されるのは加工後のゲイト絶縁膜である。 Shown at 27 is a gate insulating film after processing.

【0126】図22(A)を参照する。 [0126] Referring to FIG. 22 (A). 次に、一導電性を付与する不純物元素の添加工程を行う。 Next, the step of adding an impurity element imparting one conductivity type. 不純物元素としてはNチャネル型ならばP(リン)またはAs(砒素)、P型ならばB(ボロン)またはGa(ガリウム) If N-channel type as the impurity element P (phosphorus) or As (arsenic), if P-type B (boron) or Ga (gallium)
を用いれば良い。 It may be used. 本実施例では、Nチャネル型およびP In the present exemplary eg, N-channel type and P
チャネル型のTFTを形成するための不純物添加をそれぞれ2回の工程に分けて行う。 Performed separately doped to form a channel type TFT in each two steps.

【0127】最初に、Nチャネル型のTFTを形成するための不純物添加を行う。 [0127] First, an impurity addition for forming an N-channel of the TFT. まず、1回目の不純物添加(本実施例ではP(リン)を用いる)を高加速電圧80 First, the high acceleration voltage 80 to the first impurity addition (using P (phosphorus) in the present embodiment)
keV程度で行い、n -領域を形成する。 carried out at about keV, n - to form a region. このn -領域は、Pイオン濃度が1×10 18 atoms/cm 3 〜1 The n - region, the P ion concentration 1 × 10 18 atoms / cm 3 ~1
×10 19 atoms/cm 3となるように調節する。 × is adjusted to be 10 19 atoms / cm 3.

【0128】さらに、2回目の不純物添加を低加速電圧10keV程度で行い、n +領域を形成する。 [0128] Further, an impurity is added in the second at about a low acceleration voltage 10 keV, to form an n + region. この時は、 At this time,
加速電圧が低いので、ゲイト絶縁膜がマスクとして機能する。 Since the acceleration voltage is low, the gate insulating film functions as a mask. また、このn +領域は、シート抵抗が500Ω以下(好ましくは300Ω以下)となるように調節する。 Further, the n + region has a sheet resistance of 500Ω or less (preferably 300Ω or less) adjusted to be.

【0129】以上の工程を経て、CMOS回路を構成するNチャネル型TFTのソース領域およびドレイン領域2028および2029、低濃度不純物領域(LDD領域)2032、チャネル形成領域2035が形成される。 [0129] Through the above steps, a source region and a drain region 2028 and 2029 of the N-channel TFT constituting the CMOS circuit, a low concentration impurity region (LDD region) 2032, a channel formation region 2035 are formed. また、画素TFTを構成するNチャネル型TFTのソース領域およびドレイン領域203および2031、 The source and drain regions 203 and 2031 of the N-channel TFT constituting the pixel TFT,
低濃度不純物領域(LDD領域)2033および203 Low concentration impurity regions (LDD regions) 2033 and 203
4、チャネル形成領域2036および2037が確定する(図22(A))。 4, a channel formation region 2036 and 2037 is determined (FIG. 22 (A)).

【0130】なお、図22(A)に示す状態ではCMO [0130] Incidentally, CMO in the state shown in FIG. 22 (A)
S回路を構成するPチャネル型TFTの活性層は、Nチャネル型TFTの活性層と同じ構成となっている。 Active layer of the P-channel TFT constituting the S circuit has the same structure as the active layer of the N-channel type TFT.

【0131】次に、図22(B)に示すように、Nチャネル型TFTを覆ってレジストマスク2038を設け、 [0131] Next, as shown in FIG. 22 (B), a resist mask 2038 is provided covering the N-channel TFT, and
P型を付与する不純物イオン(本実施例ではボロンを用いる)の添加を行う。 Perform the addition of (boron is used in this embodiment) impurity ions for imparting P-type.

【0132】この工程も前述の不純物添加工程と同様に2回に分けて行うが、Nチャネル型をPチャネル型に反転させる必要があるため、前述のPイオンの添加濃度の数倍程度の濃度のB(ボロン)イオンを添加する。 [0132] While performed this step is also divided into two like the impurity adding step described above, it is necessary to invert an N-channel type P-channel type, the concentration of several times the doping concentration of the aforementioned P ions adding the B (boron) ions.

【0133】こうしてCMOS回路を構成するPチャネル型TFTのソース領域およびドレイン領域2039および2040、低濃度不純物領域(LDD領域)204 [0133] Thus the source and drain regions 2039 and 2040 of the P-channel TFT constituting the CMOS circuit, a low concentration impurity region (LDD region) 204
1、チャネル形成領域2042が形成される(図22 1, a channel formation region 2042 are formed (FIG. 22
(B))。 (B)).

【0134】本実施例では、2wt%のスカンジウムを含有したアルミニウム膜を用いてゲイト電極を形成したが、多結晶シリコン膜を用いてゲイト電極を形成しても良い。 [0134] In this embodiment, to form the gate electrode by using an aluminum film containing 2 wt% of scandium, it may be formed a gate electrode using a polycrystalline silicon film. この場合、LDD領域は、SiO 2やSiNなどのサイドウォールを用いて形成される。 In this case, LDD regions are formed using a side wall, such as SiO 2 or SiN.

【0135】次に、ファーネスアニール、レーザーニール、ランプアニール等の組み合わせによって不純物イオンの活性化を行う。 [0135] Then, to activate the impurity ions furnace annealing, laser Neil, by the combination of a lamp annealing or the like. それと同時に添加工程で受けた活性層の損傷も修復される。 Damage same active layer received at the adding step simultaneously be repaired.

【0136】図22(C)を参照する。 [0136] Referring to FIG. 22 (C). 次に、第1層間絶縁膜2043として酸化シリコン膜と窒化シリコン膜との積層膜を形成し、コンタクトホールを形成した後、 Then, a stacked film of a silicon oxide film and a silicon nitride film is formed as the first interlayer insulating film 2043, after forming the contact holes,
ソース電極およびドレイン電極2044〜2048を形成して図22(C)に示す状態を得る。 Obtaining a state shown in FIG. 22 (C) to form a source electrode and a drain electrode 2044 to 2048. なお、第1層間絶縁膜2043として有機性樹脂膜を用いることもできる。 It is also possible to use an organic resin film as the first interlayer insulating film 2043.

【0137】図22(C)に示す状態が得られたら、有機性樹脂膜からなる第2層間絶縁膜2049を0.5〜 [0137] After the state shown in FIG. 22 (C) obtained, 0.5 a second interlayer insulating film 2049 made of an organic resin film
3μmの厚さに形成する(図23(A))。 Formed to a thickness of 3 [mu] m (FIG. 23 (A)). 有機性樹脂膜としては、ポリイミド、アクリル、ポリイミドアミド等が用いられる。 The organic resin film, polyimide, acrylic, polyimide amide, or the like is used. 有機性樹脂膜の利点は、成膜方法が簡単である点、容易に膜厚を厚くできる点、比誘電率が低いので寄生容量を低減できる点、平坦性に優れている点などが挙げられる。 Advantages of the organic resin film are that the film forming method is simple, readily that it can increase the film thickness, that parasitic capacitance can be reduced since the relative dielectric constant is low, and the like that is excellent in flatness . なお、上述した以外の有機性樹脂膜を用いることもできる。 It is also possible to use an organic resin film other than mentioned above.

【0138】次に、第2の層間絶縁膜2049の一部を除去し、遮光性を有する膜でなるブラックマトリクス2 [0138] Next, a black matrix 2 that a portion of the second interlayer insulating film 2049 is removed, a film having a light shielding property
050を形成する。 To form a 050. 本実施例では、ブラックマトリクス2050にはチタンを用い、画素TFTのドレイン電極2048とブラックマトリクス2050との間に補助容量を形成している。 In this embodiment, the black matrix 2050 with titanium to form an auxiliary capacitance between the drain electrode 2048 and the black matrix 2050 of the pixel TFT. また、ブラックマトリクス2050 In addition, the black matrix 2050
としては、黒色顔料を含む樹脂膜等を用いることもできる。 As it can also be a resin film or the like containing a black pigment.

【0139】次に、有機性樹脂膜からなる第3層間絶縁膜2051を0.5〜3μmの厚さに形成する。 [0139] Next, a third interlayer insulating film 2051 made of an organic resin film having a thickness of 0.5 to 3 [mu] m. 有機性樹脂膜としては、ポリイミド、アクリル、ポリイミドアミド等が用いられる。 The organic resin film, polyimide, acrylic, polyimide amide, or the like is used. なお、上述した以外の有機性樹脂膜を用いることもできる。 It is also possible to use an organic resin film other than mentioned above.

【0140】そして第2層間絶縁膜2049および第3 [0140] The second interlayer insulating film 2049 and the third
層間絶縁膜2051にコンタクトホールを形成し、透明画素電極2052を120nmの厚さに形成する。 A contact hole is formed in the interlayer insulating film 2051 to form a transparent pixel electrode 2052 to a thickness of 120 nm. なお、本実施例は透過型のアクティブマトリクス液晶表示装置の例であるため透明画素電極2046を構成する導電膜としてITO等の透明導電膜を用いる。 The present embodiment uses a transparent conductive film such as ITO as the conductive film constituting the transparent pixel electrode 2046 for an example of a transmissive active matrix liquid crystal display device.

【0141】次に、基板全体を350℃の水素雰囲気で1〜2時間加熱し、素子全体の水素化を行うことで膜中(特に活性層中)のダングリングボンド(不対結合手) [0141] Next, the entire substrate was heated for 1-2 hours at a hydrogen atmosphere of 350 ° C., film by performing the hydrogenation of the entire device (especially active layer) dangling bonds (unpaired bonds) of
を補償する。 To compensate for. 以上の工程を経て同一基板上にCMOS回路および画素マトリクス回路を作製することができる。 It can be manufactured CMOS circuit and a pixel matrix circuit on the same substrate through the above steps.

【0142】次に、上記の工程によって作製されたアクティブマトリクス基板をもとに、アクティブマトリクス型液晶表示装置を作製する工程を説明する。 [0142] Next, based on the active matrix substrate manufactured by the above process, a process of manufacturing an active matrix liquid crystal display device.

【0143】図23(B)の状態のアクティブマトリクス基板に配向膜2053成する。 [0143] orientation film 2053 is formed on the active matrix substrate in the state of FIG. 23 (B). 本実施例では、配向膜2053には、ポリイミドを用いた。 In this embodiment, the orientation film 2053, polyimide is used. 次に、対向基板を用意する。 Next, a counter substrate is prepared. 対向基板は、ガラス基板2054、対向電極2055、配向膜2056とで構成される。 Counter substrate, a glass substrate 2054, the counter electrode 2055, and a orientation film 2056.

【0144】なお、本実施例では、配向膜には、ポリイミド膜を用いた。 [0144] In this embodiment, the alignment film using a polyimide film. なお、配向膜形成後、ラビング処理を施した。 Note that after forming the alignment film, a rubbing-treated. なお、本実施例では、比較的小さなプレチル角を持つようなポリイミドを用いた。 In this embodiment, polyimide is used as having a relatively small pretilt angle.

【0145】次に、上記の工程を経たアクティブマトリクス基板と対向基板とを公知のセル組み工程によって、 [0145] Next, by a known cell assembling process of the active matrix substrate and the counter substrate after the above steps,
シール材やスペーサ(共に図示せず)などを介して貼り合わせる。 Via a sealing material or spacers (both not shown) bonded. その後、両基板の間に液晶2057を注入し、封止剤(図示せず)によって完全に封止する。 Thereafter, liquid crystal is injected 2057 between the substrates, and completely sealed by a sealant (not shown). 本実施例では、液晶2057としてネマチック液晶を用いた。 In the present embodiment, a nematic liquid crystal as a liquid crystal 2057.

【0146】よって、図23(C)に示すような透過型のアクティブマトリクス型液晶表示装置が完成する。 [0146] Thus, a transmission type active matrix liquid crystal display device as shown in FIG. 23 (C) is completed.

【0147】ここで、図24を参照する。 [0147] In this case, referring to FIG. 24. 図24には、 In FIG. 24,
本実施例によって作製されたアクティブマトリクス型液晶表示装置が示されている。 Active matrix liquid crystal display device manufactured according to this example is shown. 図24(A)には、アクティブマトリクス型液晶表示装置の斜視図が示されている。 In FIG. 24 (A) is a perspective view of an active matrix type liquid crystal display device is shown. 2401はアクティブマトリクス基板、2042は対向基板、2403はアクティブマトリクス回路、24 2401 active matrix substrate 2042 opposite substrate, 2403 an active matrix circuit, 24
04はソースドライバ回路、2405および2406はゲイトドライバ回路、2407はFPC(Flexib 04 source driver circuit, the gate driver circuit 2405 and the 2406, 2407 FPC (Flexib
le Print Circuit)である。 le is a Print Circuit).

【0148】また、図24(B)には、アクティブマトリクス型液晶表示装置を図24(A)において、Aの方向から見た図が示されている。 [0148] Further, in FIG. 24 (B) in FIG. 24 (A) an active matrix type liquid crystal display device, as viewed from the direction of A is shown. また、図24(C)には、アクティブマトリクス型液晶表示装置を図24 Further, in FIG. 24 (C) is a view of an active matrix type liquid crystal display device 24
(A)において、Bの方向から見た図が示されている。 (A), the figure is shown as seen from the direction of B.
このように、本実施例のアクティブマトリクス型液晶表示装置は、FPCFlexible Print Ci Thus, an active matrix type liquid crystal display device of this embodiment, FPCFlexible Print Ci
rcuit)2407が接続される部分を除いて、3つの端面が揃っている。 Except where rcuit) 2407 are connected, it is equipped with three end faces.

【0149】(実施例2) [0149] (Example 2)

【0150】本実施例では、実施例1において、ドライバ回路や他の周辺回路を構成するTFTのゲイト絶縁膜の厚さが、アクティブマトリクス回路を構成する画素T [0150] In this embodiment, in Example 1, pixel T the thickness of the TFT of the gate insulating film of the driver circuit and other peripheral circuits, which constitutes the active matrix circuit
FTのゲイト絶縁膜の厚さよりも薄い場合のアクティブマトリクス型液晶表示装置を説明する。 The active matrix liquid crystal display device when thinner than the thickness of the FT of the gate insulating film will be described.

【0151】図25を参照する。 [0151] Referring to FIG. 25. 図25には、本実施例のアクティブマトリクス型液晶表示装置のアクティブマトリクス基板が示されている。 Figure 25 is shown the active matrix substrate of an active matrix type liquid crystal display device of this embodiment. 2501は、ドライバ回路や他の周辺回路を構成するCMOS回路を構成するT 2501, a CMOS circuit constituting the driver circuit and other peripheral circuits T
FTのゲイト絶縁膜である。 A gate insulating film of the FT. 2502は、アクティブマトリクス回路を構成する画素TFTのゲイト絶縁膜である。 2502 is a gate insulating film of the pixel TFT constituting the active matrix circuit.

【0152】本実施例では、ゲイト絶縁膜2501は、 [0152] In this embodiment, the gate insulating film 2501,
2〜50nm(代表的には30nm)であり、ゲイト絶縁膜2502は、100〜150nm(代表的には12 A 2 to 50 nm (typically 30nm is), the gate insulating film 2502, the 100 to 150 nm (typically 12
0nm)である。 It is a 0nm). こうすることによって、ドライバ回路や他の周辺回路を構成するCMOS回路を低電圧かつ高周波数で動作させることができる。 By doing so, it is possible to operate the CMOS circuit constituting the driver circuit and other peripheral circuits at low voltage and high frequency.

【0153】本実施例のアクティブマトリクス型液晶表示装置の作製方法は、実施例1を参照することができる。 [0153] manufacturing method of an active matrix type liquid crystal display device of this embodiment, reference may be made to Example 1. ただし、ゲイト絶縁膜を成膜後、ドライバ回路や他の周辺回路を構成するCMOS回路を構成するTFTのゲイト絶縁膜をエッチングし、薄くする点が実施例1とは異なる。 However, after forming a gate insulating film, a gate insulating film of the TFT constituting the CMOS circuit constituting the driver circuit and other peripheral circuits are etched, different points to thin the first embodiment. また、ゲイト絶縁膜を成膜後、画素TFTにだけゲイト絶縁膜を更に成膜することによって、CMO Further, after forming the gate insulating film, by further forming the gate insulating film only on the pixel TFT, CMO
S回路を構成するTFTのゲイト絶縁膜とアクティブマトリクス回路を構成するTFTのゲイト絶縁膜とに厚みの差を持たせることもできる。 It is also possible to have a difference in thickness on the gate insulating film of the TFT constituting the gate insulating film and the active matrix circuit of a TFT having the S-circuit.

【0154】(実施例3) [0154] (Example 3)

【0155】本実施例では、逆スタガ型のTFTの作製に本発明の非晶質シリコンま膜の多結晶化システムを用いた場合について説明する。 [0155] In this embodiment, the case of using a polycrystalline system amorphous silicon or film of the present invention to produce inverted staggered of the TFT.

【0156】図26を参照する。 [0156] Referring to FIG. 26. 図26には、本実施例の逆スタガ型のTFTの断面図が示されている。 Figure 26 is a cross-sectional view of an inverted staggered TFT in this embodiment. 260 260
1は基板であり、実施例1で説明したようなものが用いられる。 1 is a substrate, those as described in Example 1 is used. 2602は酸化シリコン膜である。 2602 is a silicon oxide film. 2603はゲイト電極である。 2603 is the gate electrode. 2604はゲイト絶縁膜である。 2604 is a gate insulating film. 2
605、2606、2607および2608は、多結晶シリコン膜から成る活性層である。 605,2606,2607 and 2608, an active layer made of polycrystalline silicon film. この活性層の作製にあたっては、実施例1で説明した非晶質シリコン膜の多結晶化と同様の方法が用いられた。 In manufacturing of the active layer, the same method as the multi-crystallization of the amorphous silicon film described in Example 1 was used. なお、2605はソース領域、2606はドレイン領域、2607は低濃度不純物領域(LDD領域)、2608はチャネル形成領域である。 The source region 2605, 2606 drain region, 2607 a low concentration impurity region (LDD region), 2608 is a channel formation region. 2609はチャネル保護膜であり、2610 2609 is a channel protective film, 2610
は層間絶縁膜である。 Is an interlayer insulating film. 2611および262はそれぞれ、ソース電極、ドレイン電極である。 Each 2611 and 262, a source electrode, a drain electrode.

【0157】(実施例4) [0157] (Example 4)

【0158】本実施例では、実施例4とは構成が異なる逆スタガ型のTFTの作製に本発明の非晶質シリコンま膜の多結晶化方法を用いた場合について説明する。 [0158] In this embodiment, the fourth embodiment will be described a case where configuration using a polycrystalline method amorphous silicon or film of the present invention in the production of different inverted staggered of the TFT.

【0159】図27を参照する。 [0159] Referring to FIG. 27. 図27には、本実施例の逆スタガ型のTFTの断面図が示されている。 Figure 27 is a cross-sectional view of an inverted staggered TFT in this embodiment. 2701 2701
は基板であり、実施例1で説明したようなものが用いられる。 It is a substrate, those as described in Example 1 is used. 2702は酸化シリコン膜である。 2702 is a silicon oxide film. 2703はゲイト電極である。 2703 is the gate electrode. 2704はベンゾジクロブテン(BC 2704 Benzo dichloride butene (BC
B)膜であり、その上面が平坦化される。 B) a film, the upper surface is flattened. 2705は窒化シリコン膜である。 2705 ​​is a silicon nitride film. BCB膜と窒化シリコン膜とでゲイト絶縁膜を構成する。 Constituting a gate insulating film with the BCB film and the silicon nitride film. 2706、2707、2708 2706,2707,2708
および2709は、多結晶シリコン膜から成る活性層である。 And 2709, an active layer made of polycrystalline silicon film. この活性層の作製にあたっては、実施例1で説明した非晶質シリコン膜の多結晶化と同様の方法が用いられた。 In manufacturing of the active layer, the same method as the multi-crystallization of the amorphous silicon film described in Example 1 was used. なお、2706はソース領域、2707はレイン領域、2708は低濃度不純物領域(LDD領域)、2 The source region 2706, 2707 Lane regions, low concentration impurity regions (LDD regions) 2708, 2
709はチャネル形成領域である。 709 is a channel formation region. 2710はチャネル保護膜であり、2711は層間絶縁膜である。 2710 is a channel protective film, 2711 denotes an interlayer insulating film. 2712 2712
および2713はそれぞれ、ソース電極、ドレイン電極である。 And 2713, respectively, the source electrode, the drain electrode.

【0160】本実施例によると、BCB膜と窒化シリコン膜とで構成されるゲイト絶縁膜が平坦化されているので、その上に成膜される非晶質シリコン膜も平坦なものになる。 [0160] According to this embodiment, since the gate insulating film composed of a BCB layer and a silicon nitride film is flattened, it becomes be flat amorphous silicon film to be formed thereon. よって、非晶質シリコン膜を多結晶化する際に、従来の逆スタガ型のTFTよりも、均一な多結晶シリコン膜を得ることができる。 Therefore, when the multi-crystallizing the amorphous silicon film, than the conventional inverted stagger TFT, and the it is possible to obtain a uniform polycrystalline silicon film.

【0161】(実施例5) [0161] (Example 5)

【0162】本実施例では、実施例1とは異なる構成のTFTの作製方法について図30および図31を用いて説明する。 [0162] In this embodiment, it will be described with reference to FIGS. 30 and 31 a method for manufacturing a different structure of the TFT in Example 1. なお、実施例1の図21(B)に示されるゲイト絶縁膜の形成迄の工程は、実施例1と同じなので、 The steps until forming the gate insulating film shown in FIG. 21 in Example 1 (B) is the same as in Example 1,
ここでは省略する。 It omitted here. なお、本実施例においても、非晶質シリコン膜の代わりに、Si X Ge 1-X (0<X<1)で示されるシリコンゲルマニウム膜を用いても良い。 Also in this embodiment, in place of the amorphous silicon film, Si X Ge 1-X ( 0 <X <1) it may be a silicon germanium film represented by.

【0163】図30を参照する。 [0163] Referring to FIG. 30. ゲイト絶縁膜3002 A gate insulating film 3002
上に厚さ20nmのタンタル膜(Ta膜)3003と、厚さ A tantalum film (Ta film) 3003 having a thickness of 20nm on the thickness
40nmの2wt%スカンジウムを含有したアルミニウム膜(Al膜)3004とを、スパッタ装置において積層して成膜した。 An aluminum film (Al film) 3004 containing the 40 nm 2 wt% scandium, was formed by stacking in the sputtering apparatus. そして、Al膜3004に陽極酸化装置のプローブPを接触させて電流を流し、Al膜3004の表面に薄いバリア型アルミナ膜(図示せず)を形成した。 Then, electric current is brought into contact with the probe P of the anodizing apparatus to the Al film 3004, to form a thin barrier type alumina film on the surface of Al film 3004 (not shown). この陽極酸化工程はレジストマスク3005の密着性を向上するためである。 The anodic oxidation process is used to improve the adhesion of the resist mask 3005. 条件は、電解溶液に3%の酒石酸を含むエチレングリコール溶液を用い、電解溶液温度30℃、到達電圧10V、電圧印可時間15分、供給電流10mA/1基板とした。 Conditions, using ethylene glycol solution containing 3% of tartaric acid in the electrolytic solution, the electrolytic solution temperature 30 ° C., ultimate voltage 10V, the voltage applying time of 15 minutes, and the supply current 10 mA / 1 substrate. そして、レジストマスク3 Then, a resist mask 3
03を形成する(図30(B))。 03 is formed (FIG. 30 (B)).

【0164】図示しないアルミナ膜をクロム混酸でエッチングし、次にアルミ混酸でアルミニウム膜をエッチングして、第2の配線層としてアルミニウム層(Al層) [0164] The alumina film (not shown) is etched by chromic acid mixture, then the aluminum film is etched with an aluminum mixed acid aluminum layer as the second wiring layer (Al layer)
3006を形成した。 3006 was formed. Al層3006はゲート配線の上層を構成するものである。 Al layer 3006 is intended to constitute an upper layer of the gate wiring. 向かって左側のAl層300 Left side of the Al layer 300
6は最終的には活性層3001と重なってTFTのゲート電極として機能する。 6 will eventually overlaps the active layer 3001 functions as a gate electrode of the TFT. また、向かって右側のAl層3 Also, the right-side Al layer 3
006は後に外部端子と接続するためのコンタクト部となる。 006 is a contact portion for connection with external terminals after.

【0165】次に、レジストマスク3005を残したまま、陽極酸化装置において、プローブPをタンタル膜3 [0165] Then, while leaving the resist mask 3005, the anodizing apparatus, a tantalum film 3 a probe P
003に接触させて、陽極酸化を行った。 In contact with 003, it was anodized. 条件は、電解溶液に3%シュウ酸水溶液(温度10℃)を用い、到達電圧8V、電圧印可時間40分、供給電流20mA/1基板とした。 Conditions, with 3% oxalic acid aqueous solution (temperature 10 ° C.) in the electrolytic solution, the ultimate voltage 8V, the voltage application time of 40 minutes, and the supply current 20 mA / 1 substrate. この陽極酸化条件では、Al層3006の側面にポーラス状の陽極酸化物膜234(以下、ポーラス In the anodic oxidation conditions, Al layer porous anodic oxide on the sides of the 3006 film 234 (hereinafter, porous
AO膜3007と記す)が形成される。 Referred to as AO film 3007) is formed. AO膜3007 AO film 3007
は多孔質アルミナ膜である(図30(D))。 Is a porous alumina film (FIG. 30 (D)).

【0166】レジストマスク3005を除去した後、再び陽極酸化装置においてTa膜3003に電圧を印加し、陽極酸化を行った。 [0166] After removing the resist mask 3005, a voltage is applied to the Ta film 3003 in the anodic oxidation apparatus was again subjected to anodization. 条件は、電解溶液に電解溶液に3%の酒石酸を含むエチレングリコール溶液を用い、電解溶液温度10℃、到達電圧80V、電圧印加時間30 Conditions, using ethylene glycol solution containing 3% of tartaric acid in the electrolytic solution in the electrolytic solution, the electrolytic solution temperature 10 ° C., ultimate voltage 80V, the voltage application time 30
分、供給電流30mA/1基板とした。 Min, and the supply current 30 mA / 1 substrate.

【0167】ポーラスAO膜3007を酒石酸が浸透して、Al層3006表面が陽極酸化されて、バリア型の陽極酸化物膜(バリアAO膜と記す)3009が形成される。 [0167] The porous AO film 3007 and tartaric acid penetration, Al layer 3006 surface is anodized, (referred to as barrier AO film) anodic oxide film of the barrier type 3009 is formed. バリアAO膜1409は無孔質アルミナ膜である。 Barrier AO film 1409 is nonporous alumina film. また、Ta膜3003においては、露出している部分およびポーラスAO膜3007が存在している部分も陽極酸化されて、タンタルオキサイド膜(以下TaOx Further, the Ta film 3003, part be anodized that portion is exposed and porous AO film 3007 is present, tantalum oxide film (hereinafter TaOx
膜と記す)3008に変成される。 Referred to as a film) is modified in 3008. 残存したタンタル層(Ta層)3010が第1の配線層として画定する。 Remaining tantalum layer (Ta layer) 3010 is defined as a first wiring layer. なお、TaOx膜3008はTa膜3003よりも厚くなるが、簡単化のため、図30中では同じ厚さに図示した(図30(E))。 Incidentally, TaOx film 3008 is thicker than the Ta film 3003, for simplicity, shown in the same thickness in FIGS. 30 (FIG. 30 (E)).

【0168】次に、AO膜3007および3009をマスクとして、TaOx 膜1408とゲイト絶縁膜300 [0168] Next, the AO film 3007 and 3009 as masks, TaOx film 1408 and the gate insulating film 300
2をエッチングする。 2 is etched. エッチングはCHF 3ガスを用いたドライエッチング法により行う(図30(F))。 The etching is performed by a dry etching method using a CHF 3 gas (FIG. 30 (F)).

【0169】次に、アルミ混酸によってポーラスAO膜3007をエッチングによって除去する。 [0169] then removed by etching the porous AO film 3007 of an aluminum mixed acid. この工程によって、Ta層3010とAl層3006が積層したゲート配線が完成する(図31(A))。 In this step, the gate wiring Ta layer 3010 and the Al layer 3006 are stacked is completed (FIG. 31 (A)).

【0170】また、ゲート配線の側面全てはTaO x膜3008、バリアAO膜3009で被覆された構造となっている。 [0170] Moreover, all the side surfaces of the gate wiring has a TaO x film 3008, the barrier AO film 3009 coated with structure. TaO x膜3008はバリアAO膜3009 TaO x film 3008 barrier AO film 3009
側面よりも外側に延びている。 It extends outside the side surface.

【0171】次に、一導電性を付与する不純物イオンを活性層3001に添加する。 [0171] Next, the addition of dopant ions which imparts one conductivity to the active layer 3001. Nチャネル型TFTを作製するにはリン又は砒素を添加し、Pチャネル型TFTを作製するにはボロン又はガリウムを添加する。 To prepare the N-channel type TFT is doped with phosphorus or arsenic, to produce a P-channel type TFT is doped with boron or gallium. これら不純物イオンの添加はイオンインプランテーション法、プラズマドーピング法、レーザードーピング法のいずれかの手段を用いれば良い。 The addition of these impurity ions ion implantation method, a plasma doping method may be used for any means of a laser doping method. また、CMOS回路を構成する様な場合にはレジストマスクを利用して不純物イオンを打ち分ければ良い。 Further, it Wakere out impurity ions using a resist mask in the case such as a CMOS circuit.

【0172】この工程は加速電圧を2度に分けて行う。 [0172] carried out this step divides the acceleration voltage twice.
1度目は加速電圧を80keV程度と高めに設定し、2 1 time sets the acceleration voltage 80keV about the enhanced 2
度目は加速電圧を30keV程度と低めに設定する。 Time to set the acceleration voltage to low and about 30keV. こうすることで、1度目はTaO X膜3008と絶縁膜3 In this way, first time the TaO X film 3008 the insulating film 3
002の下にも不純物イオンが添加され、2度目はTa Even under 002 are added impurity ions, the second time Ta
X膜3008と絶縁膜3002とがマスクとなって、 O X film 3008 and the insulating film 3002 serves as a mask,
その下には不純物イオンが添加されない。 Below that it not added impurity ions.

【0173】この様な不純物イオンの添加工程により、 [0173] by the step of adding such impurity ions,
TFTのチャネル形成領域、ソース領域3012、ドレイン領域3013、低濃度不純物領域(LDD領域)3 A channel forming region of the TFT, the source region 3012, drain region 3013, a low concentration impurity region (LDD region) 3
014および3015が自己整合的に形成される。 014 and 3015 are formed in a self-aligned manner. 領域3011は不純物が添加されなかった領域であって、チャネル形成領域およびオフセット領域形成される。 Region 3011 is a region where an impurity is not added, is a channel formation region and the offset region forming. なお、各不純物領域に添加される不純物イオンの濃度は実施者が適宜設定すれば良い(図31(B))。 The concentration of the impurity ions to be added to each impurity region practitioner may be suitably set (FIG. 31 (B)).

【0174】不純物イオンの添加工程が終了したら、ファーネスアニール、ランプアニール、レーザーニール又はそれらを併用して熱処理を行い、添加された不純物イオンの活性化を行う。 [0174] After the step of adding impurity ions is completed, furnace annealing, lamp annealing, followed by heat treatment in a combination of laser Neil or their performs activation of the added impurity ions. なお、アルミナ膜3009の側面から突出しているタンタルオキサイド3008膜にタンタル層が残存した場合には、低濃度不純物領域3014 In the case where the tantalum layer remained in the tantalum oxide 3008 film protruding from the side surface of the alumina film 3009, a low concentration impurity regions 3014
および3015にゲート配線によって電圧が印加されてしまうため不都合である。 And the gate wiring 3015 is disadvantageous because the voltage would be applied. そのため、添加工程終了後、 Therefore, after the addition step is completed,
400〜600℃程度の温度で熱酸化して、残存したタンタル層を酸化してしまうとよい。 400-600 is thermally oxidized at ℃ a temperature of about the remaining tantalum layer may oxidizes.

【0175】次に、酸化シリコン膜でなる層間絶縁膜3 [0175] Next, an interlayer insulating film 3 made of a silicon oxide film
016を1μmの厚さに形成する。 016 to form a thickness of 1 [mu] m. 次いで、層間絶縁膜3016をパターニングしてコンタクトホールを形成する。 Then, a contact hole by patterning the interlayer insulating film 3016. これらコンタクトホール3017〜3019の形成は次の様にして行う。 The formation of these contact holes from 3017 to 3019 is carried out in the following manner.

【0176】まず、橋本化成株式会社製のLAL500 [0176] First of all, LAL500 manufactured by Hashimoto Kasei Co., Ltd.
と呼ばれるエッチャントを用いて層間絶縁膜3016をエッチングする。 Etching the interlayer insulating film 3016 by using an etchant called. LAL500はフッ化アンモニウムとフッ化水素酸と水とを混合したバッファードフッ酸に数%の界面活性剤を添加したエッチャントである。 LAL500 is etchant was added a few percent of a surfactant to buffered hydrofluoric acid were mixed and water hydrofluoric acid and ammonium fluoride. 勿論、 Of course,
他のバッファードフッ酸でも良い。 Or other buffered hydrofluoric acid.

【0177】ここで用いるバッファードフッ酸は酸化シリコン膜を比較的に速い速度でエッチングできることが好ましい。 [0177] It is preferable buffered hydrofluoric acid, which can be etched at a faster silicon oxide film relatively rate used here. 層間絶縁膜3016は1μmと厚いのでエッチングレートの速い方がスループットの向上につながる。 Since the interlayer insulating film 3016 1μm and thicker high etching rate leads to improved throughput.

【0178】こうして層間絶縁膜3016をエッチングした時点では,TFT部ではソース領域3012、ドレイン領域3018が露出して,コンタクトホール301 [0178] At the time of the thus interlayer insulating film 3016 is etched, the source region 3012 is a TFT portion, the drain region 3018 are exposed, contact holes 301
7および3018が完成する。 7 and 3018 is completed. ゲートコンタクト部ではバリアAO膜3009が露出している。 In the gate contact portion is exposed barrier AO film 3009. 次にフッ化アンモニウムとフッ化水素酸と水とを2:3:150(体積%)で混合した薄いバッファードフッ酸を用いてエッチングを進行させる。 Then a hydrofluoric acid and water ammonium fluoride 2: 3: 150 to advance etched by using a thin buffer hydrofluoric acid mixed with (vol%).

【0179】このバッファードフッ酸ではシリコン膜、 [0179] silicon film in this buffered hydrofluoric acid,
即ちソース領域3012およびドレイン領域3018は殆どエッチングされない。 That source region 3012 and drain region 3018 is hardly etched. しかし、ゲートコンタクト部のバリアAO膜3009はエッチングされ、その下のA However, the barrier AO film 3009 of the gate contact portion is etched, the underlying A
l層3006もエッチングされる。 l layer 3006 is also etched. 最終的には、Ta層3010までエッチングが到達した時点でエッチングが止まり、コンタクトホール3019が形成される(図3 Finally, stop the etching when the etching has reached Ta layer 3010, a contact hole 3019 is formed (FIG. 3
1(C))。 1 (C)).

【0180】こうして図31(C)の状態が得られたら、導電膜でなるソース配線1420、ドレイン配線3 [0180] After thus obtaining the state of FIG. 31 (C), the source wiring 1420 made of a conductive film, the drain wire 3
021を形成し、同一材料でゲート配線と電気的に接続される取り出し配線3022を形成する(図31 Forming a 021, forming a lead-out wire 3022 is a gate wiring and electrically connected to the same material (Fig. 31
(D))。 (D)).

【0181】このようにしてTFTが完成する。 [0181] TFT in this manner is completed. アクティブマトリクス型液晶表示装置を作製する際には、実施例1の工程を参照できる。 When manufacturing an active matrix liquid crystal display device can see the procedure of Example 1.

【0182】(実施例6) [0182] (Example 6)

【0183】本実施例では、実施例1の非晶質シリコン膜の結晶化において、大出力のエキシマレーザー(ソプラ社製のタイプSAELC15)を2〜4段に連結して、より大出力のエキシマレーザーを構成し、非晶質シリコン膜に照射し、多結晶化を行った。 [0183] In this embodiment, the crystallization of the amorphous silicon film in embodiment 1, by connecting the excimer laser of high output (Sopra Ltd. Type SAELC15) 2-4 stages, more high-output excimer constitute a laser, is irradiated to the amorphous silicon film was subjected to polycrystalline.

【0184】(実施例7) [0184] (Example 7)

【0185】本実施例は、大出力エキシマレーザ−の照射領域の端部において、レーザー光の強度分布が若干異なる場合の、非晶質シリコン膜を多結晶化する方法について説明する。 [0185] This example, high power excimer laser - at the end of the irradiation region, when the intensity distribution of the laser beam slightly different method for polycrystalline amorphous silicon film will be described. なお、本実施例の方法は、初期半導体膜ににすることにも用いることができる。 Note that the method of this embodiment can also be used to in the initial semiconductor film.

【0186】図32を参照する。 [0186] Referring to FIG. 32. 図32(A)には、レーザー光強度の強度分布グラフが示されている。 Figure 32 (A), the intensity distribution graph of the laser light intensity is shown. 図32 Figure 32
(A)のグラフにおいて、縦軸はレーザー光強度であり、横軸はレーザー光照射領域のX軸およびY軸を示す。 In the graph of (A), the vertical axis represents the laser light intensity, and the horizontal axis represents the X-axis and Y-axis of the laser light irradiation area. 図32(A)に示すようなレーザー光においては、 In the laser light as shown in FIG. 32 (A),
L1で示される、レーザー光の強度が変化する領域(ここではウィング部と呼ぶ)、レーザー光強度が一定の領域、およびR1で示される局所的にレーザー光強度が強い領域(ここではリプル部と呼ぶ)が混在している。 Represented by L1, (referred to as a wing section in this example) regions in which the intensity of the laser light varies, certain areas the laser light intensity, and locally laser light intensity is strong area (here represented by R1 is a ripple portion call) are mixed. このレーザー光の照射領域を上から見たを図32(B)に示す。 The saw irradiation area of ​​the laser beam from the top shown in FIG. 32 (B). 3201は強度が一定のレーザー光が照射される領域、3202はリプル部のレーザー光が照射される領域、3203はウィング部のレーザー光が照射される領域である。 Region 3201 in which the intensity is irradiated constant laser beam, 3202 the region where the laser beam of the ripple portion is irradiated, the 3203 is a region where the laser beam wing portion is irradiated.

【0187】このようなレーザ光強度分布を有し、かつL1およびR1が大きなレーザー光を用いる場合には、 [0187] When having such a laser light intensity distribution, and L1 and R1 are using a large laser beam,
回路の設計に注意が必要である。 It is necessary to pay attention to the circuit design. 即ち、ウィング部のレーザー光が照射される領域にある非晶質シリコン膜は、 That is, the amorphous silicon film in the region where the laser beam of the wing portion is irradiated,
完全には多結晶化されないことがあり得、またリプル部のレーザー光が照射される領域にある非晶質シリコン膜は、レーザー光強度が強すぎるため、微結晶化してしまうことがあり得る。 Completely may is not polycrystalline obtained, also an amorphous silicon film in the region where the laser beam of the ripple portion is irradiated, since the laser beam intensity is too strong, it is possible that results in micro-crystallized. ここで、微結晶とは、結晶粒の大きさが小さい多結晶をいう。 Here, the crystallite size of the crystal grains means a small polycrystalline. よって例えば、L1が100 Thus, for example, L1 is 100
μm、R1が10μmである場合、ウィング部およびリプル部のレーザー光が照射され多結晶化されたシリコン膜の膜質は、一定の強度を有するレーザー光が照射され多結晶化されたシリコン膜の膜質とは異なってくる。 [mu] m, when R1 is 10 [mu] m, the film quality of the silicon film with the laser beam of the wing portion and the ripple portion is polycrystalline been irradiated, the film quality of the silicon film with the laser light is polycrystalline is irradiated with a constant intensity It differs from. よって均一な膜質を得ることができない。 Therefore it is impossible to obtain a uniform film quality. よって、このウィング部およびリプル部のレーザー光の照射によって多結晶化されたシリコン膜を薄膜トランジスタの活性層に用いないことが望ましい。 Therefore, it is desirable not to use the polycrystalline silicon film on the active layer of the TFT by the irradiation of the wing portion and the ripple portion of the laser beam. ただし、このウィング部およびリプル部の大きさは、レーザーの光学系を調整することによって変化させることができる。 However, the size of the wing portion and the ripple portion can be varied by adjusting the optical system of the laser.

【0188】(実施例8) [0188] (Example 8)

【0189】本実施例は、実施例8で説明したレーザー光において、レーザー光のリプル部およびウィング部が異なるレーザー光を用いた場合について説明する。 [0189] The present embodiment, in the laser beam as described in Example 8, a case will be described in which the ripple portion and wing portions of the laser light with different laser beam.

【0190】図33を参照する。 [0190] Referring to FIG. 33. 図33(A)には、レーザー光強度の強度分布グラフが示されている。 Figure 33 (A), the intensity distribution graph of the laser light intensity is shown. 図33 Figure 33
(A)のグラフにおいて、縦軸はレーザー光強度であり、横軸はレーザー光照射領域のX軸およびY軸を示す。 In the graph of (A), the vertical axis represents the laser light intensity, and the horizontal axis represents the X-axis and Y-axis of the laser light irradiation area. 図33(A)に示すようなレーザーにおいては、L In the laser shown in FIG. 33 (A), L
1で示されるウイング部、レーザー光強度が一定の領域、およびR2で示されるリプル部が混在している。 Wing portion indicated by 1, the ripple portion the laser beam intensity is represented by the constant region, and R2 are mixed. 図33(A)に示される様に、本実施例のレーザー光は、 As shown in FIG. 33 (A), the laser beam of this embodiment,
X軸およびY軸それぞれに対して、ウィング部およびリプル部がそれぞれ片側にしかない。 For each X-axis and Y-axis, the wing portions and the ripple portion is only on one side, respectively. このレーザー光の照射領域を上から見たを図32(B)に示す。 The saw irradiation area of ​​the laser beam from the top shown in FIG. 32 (B). 3301はレーザー光強度が一定の領域、3302はリプル部のレーザー光が照射される領域、3303はウィング部のレーザー光が照射される領域である。 3301 laser light intensity is constant region, 3302 region laser light ripple portion is irradiated, the 3303 is a region where the laser beam wing portion is irradiated. 本実施例では、L1 In this embodiment, L1
=約50μm、R2=30μmとする。 = About 50 [mu] m, and R2 = 30 [mu] m.

【0191】このような強度分布を有するレーザー光を非晶質シリコン膜の多結晶化に用いる場合、リプル部のレーザー光によって微結晶化されるシリコン膜が現れる。 [0191] When using a laser beam having such intensity distribution in a multi-crystallization of the amorphous silicon film, a silicon film is finely crystallized by laser light ripple portion appears. この微結晶化されたシリコン膜に、ウィング部のレーザー光を再度照射してやることによって、多結晶化が可能であることが分かっている。 This micro-crystallized silicon film, it has been found that by'll by irradiating a laser beam wing portion again, it is possible to polycrystalline.

【0192】図34を参照する。 [0192] Referring to FIG. 34. 図34には、本意実施例の非晶質シリコン膜の多結晶化の方法が示されている。 Figure 34 is a method for multi-crystallization of the amorphous silicon film of real intention embodiment is shown. 3400は基板であり、3401はアクティブマトリクス回路であり、3402および3403はソースドライバ回路、3404〜3407はゲイトドライバ回路である。 3400 denotes a substrate, 3401 is the active matrix circuit, a source driver circuit 3402 and 3403, from 3404 to 3407 is a gate driver circuit. 3408〜3411はレーザー光照射領域であり、図33で示したレーザー光が照射される領域である。 3408-3411 is the laser light irradiation area is an area in which laser light shown in FIG. 33 is irradiated. これらのレーザー光照射領域のウィング部のレーザー光が照射される領域およびリプル部のレーザー光が照射される領域を、図33に示される同じ符号で示す。 A region where the laser beam region and the ripple portion laser beam wing portions of the laser light irradiation region is irradiated is irradiated is indicated by the same reference symbols shown in FIG. 33. なお、リプル部のレーザー光が照射される領域とウィング部のレーザー光が照射される領域とが重畳している領域には、両方の符号が付されている。 Incidentally, in a region where the region where the laser beam region and wing portions which laser light ripple portion is irradiated is irradiated are overlapped, both reference numerals.

【0193】図34に示すように、本実施例の方法においては、レーザー光の位置が3回移動し、概略基板全体が多結晶化される。 [0193] As shown in FIG. 34, in the method of this embodiment, the position of the laser beam is moved three times, the overall schematic substrate is polycrystalline. そして、リプル部のレーザー光の照射によって微結晶化されたシリコン膜に、移動したレーザー光のウィング部のレーザー光が照射され、多結晶化されるようになっている。 Then, the silicon film is finely crystallized by irradiation of laser light ripple portion, the laser beam wing portion of the moved laser beam is irradiated, and is polycrystalline.

【0194】よって、このリプル部のレーザー光の照射によって微結晶化されたシリコン膜に、移動したレーザー光のウィング部のレーザー光が照射され、多結晶化された半導体膜を、薄膜トランジスタの活性層として用いることもできる。 [0194] Thus, the silicon film is finely crystallized by laser light irradiation of the ripple portion, the laser beam wing portion of the moved laser beam is irradiated, a polycrystalline semiconductor layer, an active layer of a thin film transistor It can also be used as. なお、このウィング部およびリプル部の大きさは、レーザーの光学系を調整することによって変化させることができる。 The size of the wing portion and the ripple portion can be varied by adjusting the optical system of the laser.

【0195】(実施例9) [0195] (Example 9)

【0196】本発明によって作製された薄膜トランジスタをもちいた半導体表示装置(代表的にはアクティブマトリクス型液晶表示装置)には様々な用途がある。 [0196] The semiconductor display device using the fabricated thin film transistor according to the present invention (typically an active matrix type liquid crystal display device in) is a variety of uses. 本実施例では、本発明によって作製された薄膜トランジスタをもちいた半導体表示装置を組み込んだ半導体装置について説明する。 In this embodiment, a description will be given of a semiconductor device incorporating a semiconductor display device using the fabricated thin film transistor according to the present invention.

【0197】このような半導体装置には、ビデオカメラ、スチルカメラ、プロジェクタ、ヘッドマウントディスプレイ、カーナビゲーション、パーソナルコンピュータ、携帯情報端末(モバイルコンピュータ、携帯電話など)などが挙げられる。 [0197] In such a semiconductor device, a video camera, a still camera, a projector, a head-mounted display, a car navigation system, a personal computer, a portable information terminal (mobile computer, mobile phone, etc.) and the like. それらの一例を図28に示す。 Examples of these are shown in Figure 28.

【0198】図28(A)は携帯電話であり、本体28 [0198] FIG. 28 (A) is a mobile phone, which includes a main body 28
01、音声出力部2802、音声入力部2803、半導体表示装置2804、操作スイッチ2805、アンテナ2806で構成される。 01, an audio output portion 2802, an audio input portion 2803, a semiconductor display device 2804, operation switches 2805, and an antenna 2806.

【0199】図28(B)はビデオカメラであり、本体2807、半導体表示装置2808、音声入力部280 [0199] Figure 28 (B) shows a video camera including a main body 2807, a semiconductor display device 2808, an audio input portion 280
9、操作スイッチ2810、バッテリー2811、受像部2812で構成される。 9, operation switch 2810, battery 2811, and an image receiving section 2812.

【0200】図28(C)はモバイルコンピュータであり、本体2813、カメラ部2814、受像部281 [0200] Figure 28 (C) shows a mobile computer including a main body 2813, a camera portion 2814, an image receiving portion 281
5、操作スイッチ2816、半導体表示装置2817で構成される。 5, an operation switch 2816, and a semiconductor display device 2817.

【0201】図28(D)はヘッドマウントディスプレイであり、本体2818、半導体表示装置2819、バンド部2820で構成される。 [0202] Figure 28 (D) shows a head mount display, a body 2818, a semiconductor display device 2819, and a band portion 2820.

【0202】図28(E)はヘッドマウントディスプレイであり、半導体表示装置2821、バンド部2822 [0203] Figure 28 (E) shows a head mount display, a semiconductor display device 2821, a band portion 2822
で構成される。 In constructed. 図28(E)に示すヘッドマウントディスプレイは、半導体表示装置が一つだけ装備されている。 Head-mounted display shown in FIG. 28 (E), the semiconductor display device is equipped with only one.

【0203】図28(F)はリア型プロジェクタであり、2823は本体、2824は光源、2825は半導体表示装置、2826は偏光ビームスプリッタ、282 [0203] Figure 28 (F) is a rear type projector, 2823 main body, 2824 denotes a light source, 2825 denotes a semiconductor display device, 2826 a polarization beam splitter, 282
8はリフレクター、2829はスクリーンである。 8 reflector, 2829 is a screen. なお、リア型プロジェクタは、視聴者の見る位置によって、本体を固定したままスクリーンの角度を変えることができるのが好ましい。 Incidentally, the rear projection, depending on the viewing position of the viewer, preferably capable of changing the angle of the screen while fixing the main body. なお、半導体表示装置2823 In addition, the semiconductor display device 2823
を3個(R、G、Bの光にそれぞれ対応させる)使用することによって、さらに高解像度・高精細のリア型プロジェクタを実現することができる。 Three (R, G, to correspond respectively to light of B) by using, it is possible to further realize a rear projection of high resolution and high definition.

【0204】図28(G)はフロント型プロジェクタであり、本体2830、光源2831、半導体表示装置2 [0204] Figure 28 (G) shows a front type projector, the body 2830, a light source 2831, a semiconductor display device 2
832、光学系2833、スクリーン2834で構成される。 832, an optical system 2833 and a screen 2834. なお、半導体表示装置2832を3個(R、G、 Incidentally, three semiconductor display device 2832 (R, G,
Bの光にそれぞれ対応させる)使用することによって、 By respectively to correspond) to use the light of B,
さらに高解像度・高精細のフロント型プロジェクタを実現することができる。 Furthermore it is possible to realize a front type projector of higher resolution and higher definition.

【0205】 [0205]

【発明の効果】 【Effect of the invention】

【0206】本発明の非晶質半導体膜の多結晶化方法においては、大出力のレーザー光が照射される領域が高精度に制御される。 [0206] In the multi-crystallization method of the amorphous semiconductor film of the present invention, the region where the laser beam of high output is irradiated is controlled with high precision. そして、レーザー光が照射されない領域、またはレーザー光が重畳して照射される領域は、薄膜トランジスタの活性層とならないように設計される。 A region area laser beam is not irradiated or laser light is irradiated to overlap is designed so as not an active layer of a thin film transistor.
こうすることによって特性の均一な多結晶半導体膜を活性層として用いた薄膜トランジスタを作製することができる。 A thin film transistor can be manufactured using a uniform polycrystalline semiconductor film properties as the active layer by way.

【0207】また、本発明の方法は、初期半導体膜の結晶化、結晶性の改善にも用いることができ、膜質の均一な多結晶導体膜を活性層として用いた薄膜トランジスタを作製することができる。 [0207] The method of the present invention, the crystallization of the initial semiconductor film, also can be used to improve the crystallinity, a thin film transistor can be manufactured using a uniform polycrystalline conductor film quality as the active layer .

【図面の簡単な説明】 BRIEF DESCRIPTION OF THE DRAWINGS

【図1】 レーザー光による本発明の非晶質シリコン膜の多結晶化のレーザー照射領域を示す図である。 1 is a diagram showing a laser irradiation area of ​​the multi-crystallization of the amorphous silicon film of the present invention by laser light.

【図2】 レーザー光による本発明の非晶質シリコン膜の多結晶化のレーザー照射領域を示す図である。 2 is a diagram showing a laser irradiation area of ​​the multi-crystallization of the amorphous silicon film of the present invention by laser light.

【図3】 本発明の非晶質シリコン膜を多結晶化するシステムの一形態を示す図である。 3 is a schematic diagram showing another embodiment of a system for multi-crystallizing an amorphous silicon film of the present invention.

【図4】 本発明の非晶質シリコン膜を多結晶化するシステムの一形態を示す図である。 The amorphous silicon film of the present invention; FIG is a schematic diagram showing another embodiment of a system for polycrystalline.

【図5】 本発明の非晶質シリコン膜を多結晶化するシステムの一形態を示す図である。 5 is a schematic diagram showing another embodiment of a system for multi-crystallizing an amorphous silicon film of the present invention.

【図6】 本発明の非晶質シリコン膜を多結晶化するシステムの一形態を示す図である。 The amorphous silicon film of the present invention; FIG is a schematic diagram showing another embodiment of a system for polycrystalline.

【図7】 本発明の非晶質シリコン膜を多結晶化するシステムの一形態を示す図である。 7 is a schematic diagram showing another embodiment of a system for multi-crystallizing an amorphous silicon film of the present invention.

【図8】 レーザー光による本発明の非晶質シリコン膜の多結晶化のレーザー照射領域を示す図である。 8 is a diagram showing a laser irradiation area of ​​the multi-crystallization of the amorphous silicon film of the present invention by laser light.

【図9】 本発明の非晶質シリコン膜を多結晶化するシステムの一形態を示す図である。 The amorphous silicon film of the present invention; FIG is a schematic diagram showing another embodiment of a system for polycrystalline.

【図10】 本発明の非晶質シリコン膜の多結晶化システムにおける、レーザー光照射領域とレーザー光非照射領域との境界の拡大図である。 In polycrystalline systems of the amorphous silicon film of the present invention; FIG is an enlarged view of the boundary between the laser light irradiation area and the laser beam non-irradiated region.

【図11】 本発明の非晶質シリコン膜の多結晶化システムにおける、レーザー光照射領域とレーザー光非照射領域との境界の拡大図である。 [11] in polycrystalline systems of the amorphous silicon film of the present invention, is an enlarged view of the boundary between the laser light irradiation area and the laser beam non-irradiated region.

【図12】 本発明の非晶質シリコン膜の多結晶化システムにおける、レーザー光照射領域とレーザー光非照射領域との境界の拡大図である。 In polycrystalline systems of the amorphous silicon film in Figure 12 the present invention, which is an enlarged view of the boundary between the laser light irradiation area and the laser beam non-irradiated region.

【図13】 レーザー光による本発明の非晶質シリコン膜の多結晶化のレーザー照射領域を示す図である。 13 is a diagram showing a laser irradiation area of ​​the multi-crystallization of the amorphous silicon film of the present invention by laser light.

【図14】 レーザー光による本発明の非晶質シリコン膜の多結晶化のレーザー照射領域を示す図である。 14 is a diagram showing a laser irradiation area of ​​the multi-crystallization of the amorphous silicon film of the present invention by laser light.

【図15】 本発明の非晶質シリコン膜を多結晶化するシステムの一形態を示す図である。 The amorphous silicon film of the present invention; FIG is a schematic diagram showing another embodiment of a system for polycrystalline.

【図16】 レーザー光による本発明の非晶質シリコン膜の多結晶化のレーザー照射領域を示す図である。 16 is a diagram showing a laser irradiation area of ​​the multi-crystallization of the amorphous silicon film of the present invention by laser light.

【図17】 本発明の非晶質シリコン膜の多結晶化システムにおける、レーザー光照射重畳領域の拡大図である。 In polycrystalline systems of the amorphous silicon film in Figure 17 the present invention, it is an enlarged view of a laser light irradiation overlap region.

【図18】 本発明の非晶質シリコン膜の多結晶化システムにおける、レーザー光照射重畳領域の拡大図である。 In polycrystalline systems of the amorphous silicon film in Figure 18 present invention, it is an enlarged view of a laser light irradiation overlap region.

【図19】 本発明の非晶質シリコン膜の多結晶化システムにおける、レーザー光照射重畳領域の拡大図である。 In polycrystalline systems of the amorphous silicon film 19 present invention, it is an enlarged view of a laser light irradiation overlap region.

【図20】 本発明の非晶質シリコン膜の多結晶化システムを用いたアクティブマトリクス型液晶表示装置の作製工程図である。 FIG. 20 is a manufacturing process diagram of an active matrix liquid crystal display device using a polycrystalline system of the amorphous silicon film of the present invention.

【図21】 本発明の非晶質シリコン膜の多結晶化システムを用いたアクティブマトリクス型液晶表示装置の作製工程図である。 21 is a manufacturing process diagram of an active matrix liquid crystal display device using a polycrystalline system of the amorphous silicon film of the present invention.

【図22】 本発明の非晶質シリコン膜の多結晶化システムを用いたアクティブマトリクス型液晶表示装置の作製工程図である。 22 is a manufacturing process diagram of an active matrix liquid crystal display device using a polycrystalline system of the amorphous silicon film of the present invention.

【図23】 本発明の非晶質シリコン膜の多結晶化システムを用いたアクティブマトリクス型液晶表示装置の作製工程図である。 FIG. 23 is a manufacturing process diagram of an active matrix liquid crystal display device using a polycrystalline system of the amorphous silicon film of the present invention.

【図24】 本発明の非晶質シリコン膜の多結晶化システムを用いたアクティブマトリクス型液晶表示装置の斜視図および側面図である。 It is a perspective view and a side view of an active matrix type liquid crystal display device using a polycrystalline system of the amorphous silicon film in Figure 24 the invention.

【図25】 本発明の非晶質シリコン膜の多結晶化システムを用いたアクティブマトリクス型液晶表示装置の別の実施形態である。 It is another embodiment of an active matrix liquid crystal display device using a polycrystalline system of the amorphous silicon film in Figure 25 the invention.

【図26】 本発明の非晶質シリコン膜の多結晶化システムを用いたアクティブマトリクス型液晶表示装置の別の実施形態である。 Figure 26 is another embodiment of an active matrix liquid crystal display device using a polycrystalline system of the amorphous silicon film of the present invention.

【図27】 本発明の非晶質シリコン膜の多結晶化システムを用いたアクティブマトリクス型液晶表示装置の別の実施形態である。 Figure 27 is another embodiment of an active matrix liquid crystal display device using a polycrystalline system of the amorphous silicon film of the present invention.

【図28】 本発明の非晶質シリコン膜の多結晶化システムを用いて作製された薄膜トランジスタを有する半導体装置の一例である。 Figure 28 is an example of a semiconductor device having a thin film transistor manufactured using polycrystalline system of the amorphous silicon film of the present invention.

【図29】 レーザー光による本発明の非晶質シリコン膜の多結晶化のレーザー照射領域を示す図である。 29 is a diagram showing a laser irradiation area of ​​the multi-crystallization of the amorphous silicon film of the present invention by laser light.

【図30】 本発明の非晶質シリコン膜の多結晶化システムを用いたアクティブマトリクス型液晶表示装置の別の作製工程図である。 Figure 30 is another manufacturing process diagram of an active matrix type liquid crystal display device using a polycrystalline system of the amorphous silicon film of the present invention.

【図31】 本発明の非晶質シリコン膜の多結晶化システムを用いたアクティブマトリクス型液晶表示装置の別の作製工程図である。 Figure 31 is another manufacturing process diagram of an active matrix type liquid crystal display device using a polycrystalline system of the amorphous silicon film of the present invention.

【図32】 レーザー光による本発明の非晶質シリコン膜の多結晶化のレーザー照射領域およびレーザー光強度を示す図である。 32 is a diagram showing a laser irradiation region and a laser beam intensity of the multi-crystallization of the amorphous silicon film of the present invention by laser light.

【図33】 レーザー光による本発明の非晶質シリコン膜の多結晶化のレーザー照射領域およびレーザー光強度を示す図である。 33 is a diagram showing a laser irradiation region and a laser beam intensity of the multi-crystallization of the amorphous silicon film of the present invention by laser light.

【図34】 レーザー光による本発明の非晶質シリコン膜の多結晶化のレーザー照射領域を示す図である。 34 is a diagram showing a laser irradiation area of ​​the multi-crystallization of the amorphous silicon film of the present invention by laser light.

【図35】 大出力を用いたレーザー光による従来の非晶質シリコン膜の多結晶化のレーザー照射領域を示す図である。 35 is a diagram showing a laser irradiation region of the polycrystalline of conventional amorphous silicon film by laser light with high output.

【符号の説明】 DESCRIPTION OF SYMBOLS

100 基板 101、105 アクティブマトリクス回路 102、106 ソースドライバ 103、104、107、108 ゲイトドライバ 109、110、111、112 レーザー光照射領域 113 レーザー光非照射領域 100 substrate 101, 105 an active matrix circuit 102, 106 source driver 103,104,107,108 gate driver 109, 110, 111, 112 laser light irradiation area 113 the laser beam non-irradiated region

───────────────────────────────────────────────────── フロントページの続き Fターム(参考) 5F052 AA02 AA11 BA01 BA02 BB07 CA02 CA07 DA02 DA10 DB02 EA12 EA15 EA16 JA02 JA04 ────────────────────────────────────────────────── ─── front page of continued F-term (reference) 5F052 AA02 AA11 BA01 BA02 BB07 CA02 CA07 DA02 DA10 DB02 EA12 EA15 EA16 JA02 JA04

Claims (23)

    【特許請求の範囲】 [The claims]
  1. 【請求項1】基板上に半導体膜を形成する第1の工程と、 前記半導体膜の一部分に、トータルエネルギーが5J以上かつパルス幅が100nsec以上のレーザー光をワンショットまたは複数ショット照射し、高結晶化半導体膜を形成する第2の工程と、 前記半導体膜と前記レーザ光との相対位置を変え、前記半導体膜の一部分と異なる部分に前記第2の工程を繰り返す第3の工程と、 前記高結晶化半導体膜を活性層とする薄膜トランジスタを形成する第4の工程と、を有する薄膜トランジスタの作製方法。 And 1. A first step of forming a semiconductor film on a substrate, a portion of the semiconductor film, the total energy and the pulse width or more 5J is shot or shots or more of the laser beam 100 nsec, high a second step of forming a crystallized semiconductor film, a third step of the changing semiconductor film and the relative position of the laser beam, repeating the second step to a portion different from the portion of the semiconductor film, wherein the method for manufacturing a thin film transistor having a fourth step, the forming the thin film transistor for a highly crystallized semiconductor film as an active layer.
  2. 【請求項2】基板上に初期半導体膜を形成する第1の工程と、 前記初期半導体膜の一部分に、トータルエネルギーが5 A first step of forming a wherein the initial semiconductor film on a substrate, a portion of the initial semiconductor film, the total energy 5
    J以上かつパルス幅が100nsec以上のレーザー光をワンショットまたは複数ショット照射し、高結晶化半導体膜を形成する第2の工程と、 前記初期半導体膜と前記レーザ光との相対位置を変え、 J or more and a pulse width one-shot or multiple shots or more of the laser beam 100 nsec, changing a second step of forming a highly crystallized semiconductor film, and the initial semiconductor film relative position of the laser beam,
    前記初期半導体膜の一部分と異なる部分に前記第2の工程を繰り返す第3の工程と、 前記高結晶化半導体膜を活性層とする薄膜トランジスタを形成する第4の工程と、を有する薄膜トランジスタの作製方法。 Third step and a method for manufacturing a thin film transistor having a fourth step, the forming the thin film transistor for the high crystallization semiconductor film as an active layer repeating the initial semiconductor film of a portion different from the on portion second step .
  3. 【請求項3】基板上に半導体膜を形成する第1の工程と、 前記半導体膜の一部分に、トータルエネルギーが5J以上かつパルス幅が100nsec以上のレーザー光をワンショットまたは複数ショット照射し、高結晶化半導体膜を形成する第2の工程と、 前記半導体膜と前記レーザー光との相対位置を変え、前記半導体の一部分に重畳して前記レーザー光を照射することによって前記第2の工程を繰り返す第3の工程と、 前記高結晶化半導体膜を活性層とする薄膜トランジスタを形成する第4の工程と、を有する薄膜トランジスタの作製方法。 A first step of forming a wherein a semiconductor film on a substrate, a portion of the semiconductor film, the total energy and the pulse width or more 5J is shot or shots or more of the laser beam 100 nsec, high a second step of forming a crystallized semiconductor film, changing the relative position between the semiconductor film and the laser beam, repeating the second step by irradiating the laser light to be superimposed on a portion of the semiconductor third step and a method for manufacturing a thin film transistor having a fourth step, the forming the thin film transistor for the high crystallization semiconductor film as an active layer.
  4. 【請求項4】基板上に初期半導体膜を形成する第1の工程と、 前記初期半導体膜の一部分に、トータルエネルギーが5 A first step of forming a wherein initial semiconductor film on a substrate, a portion of the initial semiconductor film, the total energy 5
    J以上かつパルス幅が100nsec以上のレーザー光をワンショットまたは複数ショット照射し、高結晶化半導体膜を形成する第2の工程と、 前記初期半導体膜と前記レーザー光との相対位置を変え、前記初期半導体の一部分に重畳して前記レーザー光を照射することによって前記第2の工程を繰り返す第3 J or more and a pulse width one-shot or multiple shots or more of the laser beam 100 nsec, changing a second step of forming a highly crystallized semiconductor film, and the initial semiconductor film relative position of the laser beam, the the 3 superimposed on a portion of the initial semiconductor repeating the second step by irradiating the laser beam
    の工程と、 前記高結晶化半導体膜を活性層とする薄膜トランジスタを形成する第4の工程と、を有する薄膜トランジスタの作製方法。 Steps and, a method for manufacturing a thin film transistor having a fourth step, the forming the thin film transistor for the high crystallization semiconductor film as an active layer.
  5. 【請求項5】前記半導体膜は、シリコン膜またはシリコンゲルマニウム膜である請求項1または3に記載の薄膜トランジスタの作製方法。 Wherein said semiconductor film, a method for manufacturing a thin film transistor according to claim 1 or 3 which is a silicon film or a silicon germanium film.
  6. 【請求項6】前記初期半導体膜は、シリコン膜またはシリコンゲルマニウム膜である請求項2または4に記載の薄膜トランジスタの作製方法。 Wherein said initial semiconductor film, a method for manufacturing a thin film transistor according to claim 2 or 4 which is a silicon film or a silicon germanium film.
  7. 【請求項7】前記高結晶化半導体膜の間隔は、約10μ 7. spacing of the high crystallized semiconductor film is about 10μ
    m以下である請求項1、2または5に記載の薄膜トランジスタの作製方法。 The method for manufacturing a thin film transistor according to claim 1, 2 or 5 m or less.
  8. 【請求項8】前記半導体膜の一部分と異なる部分との間隔は、約10μm以下である請求項1、2または5に記載の薄膜トランジスタの作製方法。 Distance between 8. portion different from the portion of the semiconductor film, a method for manufacturing a thin film transistor according to claim 1, 2 or 5 is about 10μm or less.
  9. 【請求項9】前記高結晶化半導体膜だけを活性層として用いる請求項1、2、5、7または8に記載の薄膜トランジスタの作製方法。 9. The method for manufacturing a thin film transistor according to claim 1, 2, 5, 7, or 8 using only the high crystallized semiconductor film as an active layer.
  10. 【請求項10】前記前記半導体膜の一部分の長さは、約10μm以下である請求項2、3、4または6に記載の薄膜トランジスタの作製方法。 10. A length of a portion of said semiconductor film is a thin film transistor manufacturing method as claimed in claim 2, 3, 4 or 6 of about 10μm or less.
  11. 【請求項11】前記レーザー光のパルス幅は、200n 11. The pulse width of the laser light, 200n
    sec以上であることを特徴とする請求項1乃至10のいずれか一に記載の薄膜トランジスタの作製方法。 The method for manufacturing a thin film transistor according to any one of claims 1 to 10, characterized in that sec or more.
  12. 【請求項12】基板上に非晶質半導体膜を形成する第1 12. The first forming an amorphous semiconductor film on the substrate
    の工程と、 前記非晶質半導体膜の一部分に、トータルエネルギーが5J以上かつパルス幅が100nsec以上のレーザー光をワンショットまたは複数ショット照射する第2の工程と、 前記非晶質シリコン膜と前記レーザ光との相対位置を変え、前記非晶質シリコン膜の一部分と異なる部分に前記第2の工程を繰り返し、多結晶半導体膜を形成する第3 And step, said a portion of the amorphous semiconductor film, a second step of the total energy and the pulse width or more 5J is shot or multiple shots or more of the laser beam 100 nsec, and the amorphous silicon film wherein changing the relative position of the laser beam, the repeated amorphous silicon film and the second step portion and a different portion of the third forming a polycrystalline semiconductor film
    の工程と、 前記多結晶半導体膜を活性層とする薄膜トランジスタを形成する第4工程と、を有する薄膜トランジスタの作製方法。 Steps and, a method for manufacturing a thin film transistor having a fourth step, the forming the thin film transistor and the polycrystalline semiconductor film an active layer.
  13. 【請求項13】前記非晶質半導体膜は、非晶質シリコン膜または非晶質シリコンゲルマニウム膜である請求項1 Wherein said amorphous semiconductor film, according to claim 1 which is amorphous silicon film or an amorphous silicon germanium film
    2に記載の薄膜トランジスタの作製方法。 The method for manufacturing a thin film transistor according to 2.
  14. 【請求項14】前記多結晶半導体膜の間隔は、約10μ 14. Interval of the polycrystalline semiconductor film is about 10μ
    m以下である請求項12または13に記載の薄膜トランジスタの作製方法。 The method for manufacturing a thin film transistor according to claim 12 or 13 m or less.
  15. 【請求項15】前記非晶質シリコン膜の一部分と異なる部分との間隔は、約10μm以下である請求項12乃至15のいずれか一に記載の薄膜トランジスタの作製方法。 15. distance between a portion and the different portion of the amorphous silicon film, a method for manufacturing a thin film transistor according to any one of claims 12 to 15 is about 10μm or less.
  16. 【請求項16】前記レーザー光のパルス幅は、200n 16. The pulse width of the laser light, 200n
    sec以上であることを特徴とする請求項12乃至15 Claim, characterized in that at sec or more 12 to 15
    のいずれか一に記載の薄膜トランジスタの作製方法。 The method for manufacturing a thin film transistor according to any one of.
  17. 【請求項17】前記非晶質半導体膜のうち、多結晶化された領域だけを活性層として用いる請求項12乃至16 17. wherein one of the amorphous semiconductor film, claims 12 to 16 using only multi-crystallized region as the active layer
    のいずれか一に記載の薄膜トランジスタの作製方法。 The method for manufacturing a thin film transistor according to any one of.
  18. 【請求項18】基板上に非晶質半導体膜を形成する第1 18. The first forming an amorphous semiconductor film on the substrate
    の工程と、 前記非晶質半導体膜の一部分に、トータルエネルギーが5J以上かつパルス幅が100nsec以上のレーザー光をワンショットまたは複数ショット照射する第2の工程と、 前記非晶質半導体膜と前記レーザ光との相対位置を変え、前記非晶質シリコン膜の一部分に重畳した領域に前記レーザー光を照射し、前記第2の工程を繰り返し、前記非晶質半導体膜の概略全領域を多結晶化する第3の工程と、 前記多結晶化された半導体膜を活性層とする薄膜トランジスタを形成する第4工程と、を有する薄膜トランジスタの作製方法。 And step, said a portion of the amorphous semiconductor film, a second step of the total energy and the pulse width or more 5J is shot or multiple shots or more of the laser beam 100 nsec, and the amorphous semiconductor film wherein changing the relative position of the laser beam, the said laser beam is irradiated to the overlapping area to a portion of the amorphous silicon film, repeating the second step, a schematic entire region of the amorphous semiconductor film polycrystalline third step and a method for manufacturing a thin film transistor having a fourth step, the forming the thin film transistor and the polycrystalline semiconductor film an active layer that reduction.
  19. 【請求項19】前記非晶質半導体膜は、非晶質シリコン膜または非晶質シリコンゲルマニウム膜である請求項1 19. The amorphous semiconductor film, according to claim 1 which is amorphous silicon film or an amorphous silicon germanium film
    8に記載の薄膜トランジスタの作製方法。 The method for manufacturing a thin film transistor according to 8.
  20. 【請求項20】前記非晶質シリコン膜の一部分に重畳した領域の長さは、約10μm以下である請求項19に記載の薄膜トランジスタの作製方法。 20. The length of the superposed on a portion of the amorphous silicon film region, a method for manufacturing a thin film transistor according to claim 19 is about 10μm or less.
  21. 【請求項21】前記レーザー光のパルス幅は、200n 21. The pulse width of the laser light, 200n
    sec以上であることを特徴とする請求項18乃至20 Claim, characterized in that at sec or more 18 to 20
    のいずれか一に記載の薄膜トランジスタの作製方法。 The method for manufacturing a thin film transistor according to any one of.
  22. 【請求項22】前記多結晶された非晶質シリコン膜のうち前記非晶質シリコン膜の一部分を除いた領域だけを活性層として用いる請求項18乃至21のいずれか一に記載の薄膜トランジスタの作製方法。 22. for manufacturing a thin film transistor according to any one of claims 18 to 21 using only a region excluding a portion of the amorphous silicon film of said polycrystalline, non-amorphous silicon film as an active layer Method.
  23. 【請求項23】前記レーザー光は、エキシマレーザー装置を2段、3段または4段連結させて用いることによって得られるレーザー光であることを特徴とする請求項1 23. The laser beam is claim 1, wherein the two stages of excimer laser device, a laser beam obtained by using ligated three stages or four stages
    乃至22のずれか一に記載の薄膜トランジスタの作製方法。 To a method for manufacturing a thin film transistor according to the deviation or one 22.
JP21838098A 1998-07-31 1998-07-31 Thin film transistor and its manufacture Withdrawn JP2000058835A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP21838098A JP2000058835A (en) 1998-07-31 1998-07-31 Thin film transistor and its manufacture

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP21838098A JP2000058835A (en) 1998-07-31 1998-07-31 Thin film transistor and its manufacture
US09347820 US6555422B1 (en) 1998-07-07 1999-07-02 Thin film transistor and method of manufacturing the same

Publications (1)

Publication Number Publication Date
JP2000058835A true true JP2000058835A (en) 2000-02-25

Family

ID=16719001

Family Applications (1)

Application Number Title Priority Date Filing Date
JP21838098A Withdrawn JP2000058835A (en) 1998-07-31 1998-07-31 Thin film transistor and its manufacture

Country Status (1)

Country Link
JP (1) JP2000058835A (en)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001345267A (en) * 2000-03-27 2001-12-14 Semiconductor Energy Lab Co Ltd Manufacturing method of semiconductor device
JP2009204926A (en) * 2008-02-28 2009-09-10 Seiko Epson Corp Method for manufacturing electrophoretic display device, electrophoretic display device and electronic equipment
JP4873858B2 (en) * 2002-08-19 2012-02-08 ザ トラスティーズ オブ コロンビア ユニヴァーシティ イン ザ シティ オブ ニューヨーク Laser crystallization method and apparatus as well as the structure of such a film areas of the substrate of the film area to the edge area to a minimum
WO2012029488A1 (en) * 2010-08-31 2012-03-08 株式会社日本製鋼所 Laser annealing device and laser annealing method
WO2014080727A1 (en) * 2012-11-20 2014-05-30 株式会社日本製鋼所 Laser annealing method and laser annealing device

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001345267A (en) * 2000-03-27 2001-12-14 Semiconductor Energy Lab Co Ltd Manufacturing method of semiconductor device
JP4873858B2 (en) * 2002-08-19 2012-02-08 ザ トラスティーズ オブ コロンビア ユニヴァーシティ イン ザ シティ オブ ニューヨーク Laser crystallization method and apparatus as well as the structure of such a film areas of the substrate of the film area to the edge area to a minimum
JP2009204926A (en) * 2008-02-28 2009-09-10 Seiko Epson Corp Method for manufacturing electrophoretic display device, electrophoretic display device and electronic equipment
WO2012029488A1 (en) * 2010-08-31 2012-03-08 株式会社日本製鋼所 Laser annealing device and laser annealing method
JP5578584B2 (en) * 2010-08-31 2014-08-27 株式会社日本製鋼所 Laser annealing apparatus and the laser annealing method
WO2014080727A1 (en) * 2012-11-20 2014-05-30 株式会社日本製鋼所 Laser annealing method and laser annealing device
JP2014103247A (en) * 2012-11-20 2014-06-05 Japan Steel Works Ltd:The Laser annealing method and laser annealing device

Similar Documents

Publication Publication Date Title
US5543352A (en) Method for manufacturing a semiconductor device using a catalyst
US5569610A (en) Method of manufacturing multiple polysilicon TFTs with varying degrees of crystallinity
US5619044A (en) Semiconductor device formed with seed crystals on a layer thereof
US6413805B1 (en) Semiconductor device forming method
US6444506B1 (en) Method of manufacturing silicon thin film devices using laser annealing in a hydrogen mixture gas followed by nitride formation
US6020224A (en) Method for making thin film transistor
US5851860A (en) Semiconductor device and method for producing the same
US20010026835A1 (en) Method of manufacturing a semiconductor device
US6755909B2 (en) Method of crystallizing amorphous silicon using a mask
US6355940B1 (en) Display device and semiconductor device having laser annealed semiconductor elements
US5942768A (en) Semiconductor device having improved crystal orientation
US5858823A (en) Semiconductor circuit for electro-optical device and method of manufacturing the same
US5981974A (en) Semiconductor device and method for fabricating the same
US5977559A (en) Thin-film transistor having a catalyst element in its active regions
EP0989614A2 (en) TFT with an LDD structure and its manufacturing method
US20030211714A1 (en) Irradiation method of laser beam
US5624851A (en) Process of fabricating a semiconductor device in which one portion of an amorphous silicon film is thermally crystallized and another portion is laser crystallized
US6358766B1 (en) Method of fabricating a semiconductor device
US6919235B1 (en) Semiconductor device having semiconductor circuit comprising semiconductor element, and method for manufacturing same
US7001829B1 (en) Semiconductor device and method of manufacturing the same
US20050059222A1 (en) Method of forming polycrystalline semiconductor layer and thin film transistor using the same
US6686978B2 (en) Method of forming an LCD with predominantly &lt;100&gt; polycrystalline silicon regions
US20010019860A1 (en) Semiconductor device and method for manufacturing the same
JPH07135323A (en) Thin film semiconductor integrated circuit and its fabrication
US5569935A (en) Semiconductor device and process for fabricating the same

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20050727

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20051014

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20081125

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20081202

A761 Written withdrawal of application

Free format text: JAPANESE INTERMEDIATE CODE: A761

Effective date: 20090119