JP2000058835A - Thin film transistor and its manufacture - Google Patents

Thin film transistor and its manufacture

Info

Publication number
JP2000058835A
JP2000058835A JP10218380A JP21838098A JP2000058835A JP 2000058835 A JP2000058835 A JP 2000058835A JP 10218380 A JP10218380 A JP 10218380A JP 21838098 A JP21838098 A JP 21838098A JP 2000058835 A JP2000058835 A JP 2000058835A
Authority
JP
Japan
Prior art keywords
film
laser light
semiconductor film
thin film
amorphous silicon
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP10218380A
Other languages
Japanese (ja)
Other versions
JP2000058835A5 (en
Inventor
Shunpei Yamazaki
舜平 山崎
Jun Koyama
潤 小山
Yoshisuke Hayashi
佳輔 林
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Priority to JP10218380A priority Critical patent/JP2000058835A/en
Priority to US09/347,820 priority patent/US6555422B1/en
Publication of JP2000058835A publication Critical patent/JP2000058835A/en
Publication of JP2000058835A5 publication Critical patent/JP2000058835A5/ja
Withdrawn legal-status Critical Current

Links

Abstract

PROBLEM TO BE SOLVED: To form a semiconductor film having uniform film quality. SOLUTION: A semiconductor film having uniform film quality is formed by a first process where the semiconductor film is formed on a substrate 100; a second process where a laser beam whose total energy is not less than 5J and whose pulse width is not less than 100 nsec is radiated for one shot or a plurality of shots, and a high crystallized semiconductor film is formed, and a third process where the relative position of the semiconductor film and the laser beam is changed and the second process is repeated in a part different from a part of the semiconductor film. A thin film transistor having the semiconductor film and an active layer has a high characteristic without dispersion.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】TECHNICAL FIELD OF THE INVENTION

【0002】本発明は、レーザー光を用いて非晶質半導
体膜を多結晶化する方法に関する。また、レーザー光を
用いて多結晶半導体膜の結晶性を改善する方法に関す
る。また、これらの方法によって得られた多結晶半導体
膜を活性層として用いた薄膜トランジスタに関する。ま
た、その薄膜トランジスタを用いた半導体装置に関す
る。
[0002] The present invention relates to a method for polycrystallizing an amorphous semiconductor film using laser light. Further, the present invention relates to a method for improving crystallinity of a polycrystalline semiconductor film using laser light. Further, the present invention relates to a thin film transistor using a polycrystalline semiconductor film obtained by these methods as an active layer. Further, the present invention relates to a semiconductor device using the thin film transistor.

【0003】[0003]

【従来の技術】[Prior art]

【0004】近年、半導体素子、特に薄膜トランジスタ
(以下TFTと呼ぶ)の作製プロセスの低温化に関して
盛んに研究が進められている。その大きな理由として
は、安価で加工性に富んだガラス等の絶縁基板上にTF
Tを形成する必要が生じてきたからである。また、素子
の微小化や素子の多層化を進める観点からもTFTの作
製プロセスの低温化が求められている。
In recent years, active research has been made on lowering the temperature of the manufacturing process of semiconductor elements, particularly thin film transistors (hereinafter referred to as TFTs). The main reason is that TF is placed on an insulated substrate such as glass, which is inexpensive and highly processable.
This is because it is necessary to form T. Further, from the viewpoint of miniaturizing elements and increasing the number of layers of elements, there is a demand for lowering the temperature of the TFT manufacturing process.

【0005】高性能のTFTの作製プロセスにおいて
は、半導体材料に含まれる非晶質成分もしくは非晶質半
導体材料を結晶化させる工程が必要となる。従来、この
ような目的のためには熱的なアニール(熱アニール)が
用いられていた。半導体材料としてシリコンを用いる場
合には、600℃から1100℃の温度で0.1〜48
時間、もしくはそれ以上の時間のアニールをおこなうこ
とによって、多非晶質の結晶化がなされてきた。
[0005] In a process for manufacturing a high-performance TFT, a step of crystallizing an amorphous component or an amorphous semiconductor material contained in the semiconductor material is required. Conventionally, thermal annealing (thermal annealing) has been used for such a purpose. In the case where silicon is used as a semiconductor material, 0.1 to 48 at a temperature of 600 ° C. to 1100 ° C.
Annealing for hours or longer has resulted in polyamorphous crystallization.

【0006】上記のような熱アニールは、一般に温度が
高いほど処理時間は短くて済むが、500℃以下の温度
ではほとんど効果はなかった。したがって、作製プロセ
スの低温化の観点からは、熱アニールによってなされて
いた工程を他の手段によって置き換えることが必要とさ
れていた。特に基板としてガラス基板を用いた場合に
は、ガラス基板の耐熱温度が600℃程度であることか
ら、この温度以下の温度で上述の熱アニールに匹敵する
手段が必要とされていた。
[0006] Generally, the higher the temperature, the shorter the processing time is required for the above-mentioned thermal annealing, but it has little effect at a temperature of 500 ° C or lower. Therefore, from the viewpoint of lowering the temperature of the manufacturing process, it has been necessary to replace the step performed by thermal annealing with another means. In particular, when a glass substrate is used as the substrate, since the heat resistance temperature of the glass substrate is about 600 ° C., a means equivalent to the above-described thermal annealing at a temperature lower than this temperature is required.

【0007】[0007]

【発明が解決しようとする課題】[Problems to be solved by the invention]

【0008】最近、上述したような要求を満たす方法と
して、半導体材料にレーザー光を照射することにより非
晶質の多結晶化が注目を集めてきている。レーザー光の
照射による熱アニールにおいては、所望の箇所にのみ限
定して熱アニールに匹敵する高いエネルギーを与えるこ
とができるので、基板全体を高い温度にさらす必要がな
いという利点がある。
Recently, as a method for satisfying the above-mentioned requirements, attention has been paid to polymorphization of an amorphous material by irradiating a semiconductor material with a laser beam. In thermal annealing by laser light irradiation, high energy comparable to thermal annealing can be applied only to desired locations, so that there is an advantage that it is not necessary to expose the entire substrate to high temperatures.

【0009】レーザー光の照射に関しては、大きく分け
て2つの方法が提案されいる。
Regarding the irradiation of laser light, there are roughly two methods proposed.

【0010】第1の方法はアルゴンイオン・レーザー等
の連続発振レーザーを用いたものであり、スポット状の
ビームを半導体材料に照射する方法である。これはビー
ム内部でのエネルギー分布の差、およびビームの移動に
よって、半導体材料が溶融した後、緩やかに凝固するこ
とを利用して、半導体材料を多結晶化させる方法であ
る。
The first method uses a continuous wave laser such as an argon ion laser, and irradiates a semiconductor material with a spot beam. This is a method in which the semiconductor material is polycrystallized by utilizing the difference in energy distribution inside the beam and the gradual solidification of the semiconductor material after melting due to the movement of the beam.

【0011】第2の方法はエキシマーレーザーのごとき
パルス発振レーザーを用いて、大エネルギーレーザーパ
ルスを半導体材料に照射し、この際半導体材料が瞬間的
に溶融し、凝固することによって結晶成長が進行するこ
とを利用する方法である。
A second method uses a pulsed laser such as an excimer laser to irradiate a semiconductor material with a high energy laser pulse. At this time, the semiconductor material is instantaneously melted and solidified, whereby crystal growth proceeds. It is a method that utilizes that.

【0012】第1の方法の問題点は処理に時間がかかる
ことであった。これは連続発振レーザーの最大エネルギ
ーが限られたものであるため、ビームスポットのサイズ
がせいぜいmm角単位であるためである。
The problem with the first method is that the processing takes time. This is because the maximum energy of the continuous wave laser is limited, and the size of the beam spot is at most a mm square unit.

【0013】第2の方法においては、レーザー光の形状
を線状に変形して処理すべき基板を越える長さとし、こ
のレーザー光を基板に対して相対的に「走査」する方法
を採用する試みがなされている。このような方法をとる
ことによって、スループットを大きく改善することがで
きる。ここでいう「走査」とは、線状レーザーをすこし
ずつずらして重ねながら照射することを言う。
In the second method, an attempt is made to adopt a method in which the shape of the laser light is linearly deformed so as to have a length exceeding the substrate to be processed, and the laser light is relatively scanned with respect to the substrate. Has been made. By adopting such a method, the throughput can be greatly improved. The term "scanning" as used herein refers to irradiating a linear laser while overlapping it while shifting it slightly.

【0014】しかしながら、上述の線状のパルスレーザ
ーを少しずつずらしながら重ねて照射する技術による
と、どうしてもレーザー照射された半導体材料の表面に
線状の縞が発生してしまう。これらの縞は半導体材料上
に形成された素子もしくは将来形成される素子の特性に
大きな悪影響を及ぼす。特に、基板上に複数の素子を形
成し、それらの素子1つ1つの特性を均一にしなければ
ならない時に深刻な問題となる。このような場合、縞模
様1本1本では特性は均質なのだが、縞同士の特性には
バラツキが生じているのである。
However, according to the above-described technique of irradiating the linear pulse lasers while shifting them little by little, linear stripes are inevitably generated on the surface of the semiconductor material irradiated with the laser. These stripes have a significant adverse effect on the characteristics of devices formed on semiconductor materials or devices formed in the future. This is a serious problem particularly when a plurality of devices are formed on a substrate and the characteristics of each of the devices must be made uniform. In such a case, although the characteristics are uniform in each of the stripe patterns, the characteristics of the stripes vary.

【0015】このように線状のレーザー光を用いたアニ
ール方法においてもその照射効果の均一性が問題とな
る。ここでいう均一性が高いこということは、基板上の
どの部分に素子を形成しても同じ様な素子特性がでると
いうことを指す。均一性を高めるということは、半導体
材料の結晶性を均質にするということである。
As described above, even in the annealing method using a linear laser beam, uniformity of the irradiation effect poses a problem. High uniformity here means that the same element characteristics are obtained regardless of where the element is formed on the substrate. To increase the uniformity means to make the crystallinity of the semiconductor material uniform.

【0016】そこで、最近、シングルショットで、大面
積をアニールすることが可能な大出力のエキシマレーザ
ーが開発された。この大出力のエキシマレーザーを用い
ると、大面積の非晶質シリコンを一度に多結晶化するこ
とができる。多結晶化されたシリコン膜の膜質もある程
度面内で均一であることがわかっている。
Accordingly, a high-output excimer laser capable of annealing a large area with a single shot has recently been developed. By using this high-output excimer laser, large-area amorphous silicon can be polycrystallized at once. It has been found that the film quality of the polycrystallized silicon film is also uniform to some extent in the plane.

【0017】ここで、従来例として、アクティブマトリ
クス型液晶表示装置のアクティブマトリクス基板の作製
に、この大出力のエキシマレーザーを用いた場合の概略
上面図を図35に示す。
Here, as a conventional example, FIG. 35 shows a schematic top view in the case where this high-output excimer laser is used for manufacturing an active matrix substrate of an active matrix type liquid crystal display device.

【0018】図35において、3500は基板である。
3501および3505はアクティブマトリクス回路で
ある。3502および3505はソースドライバ回路で
あり、3503、3504、3507および3508は
ゲイトドライバ回路である。3509〜3512は大出
力エキシマレーザー光の照射領域であり、レーザー光ワ
ンショットまたは複数ショットで、各領域の非晶質シリ
コン膜が多結晶化される。よってこの従来例では、3回
のレーザー光の基板に対する相対移動によって、基板全
体の非晶質シリコン膜の全てにレーザー光が照射され
る。なお、説明の便宜上、レーザー光照射領域3509
〜3512は、それぞれ異なる模様によって示されてい
るが、これらの領域には同じレーザー光が照射される。
In FIG. 35, reference numeral 3500 denotes a substrate.
3501 and 3505 are active matrix circuits. 3502 and 3505 are source driver circuits, and 3503, 3504, 3507 and 3508 are gate driver circuits. Reference numerals 3509 to 3512 denote irradiation regions of high-power excimer laser light, and the amorphous silicon film in each region is polycrystallized by one shot or a plurality of shots of laser light. Therefore, in this conventional example, the laser light is applied to the entire amorphous silicon film on the entire substrate by three times of relative movement of the laser light with respect to the substrate. Note that, for convenience of explanation, a laser beam irradiation area 3509 is used.
Although 3515 to 3512 are indicated by different patterns, these regions are irradiated with the same laser light.

【0019】ここで、3513〜3517によって示さ
れているレーザー光照射重畳領域には、複数回のレーザ
ー光の照射がなされることが容易に理解される。例え
ば、領域3513では2回以上、領域3517では4回
以上のレーザー光の照射がそれぞれなされることにな
る。レーザー光の照射回数が異なると、多結晶シリコン
膜の特性も異なることがわかっており、よって、このよ
うな従来例の場合、基板面内で多結晶シリコン膜の特性
のばらつきが生じてしまう。したがって、この従来例に
おいては、大出力のエキシマレーザーを用いても、多結
晶シリコン膜の面内均一性が得られない。結果として、
線状レーザーを用いた場合に比較してスループットは上
がるが、多結晶シリコンの面内均一性については依然と
して問題が残存することになる。
Here, it is easily understood that laser light irradiation is performed a plurality of times on the laser light irradiation superimposed region indicated by 3513 to 3517. For example, laser light irradiation is performed twice or more in the region 3513 and four or more times in the region 3517. It is known that the characteristics of the polycrystalline silicon film are different when the number of times of laser light irradiation is different. Therefore, in the case of such a conventional example, the characteristics of the polycrystalline silicon film vary in the substrate plane. Therefore, in this conventional example, even if a high-output excimer laser is used, in-plane uniformity of the polycrystalline silicon film cannot be obtained. as a result,
Although the throughput is increased as compared with the case where a linear laser is used, a problem still remains regarding the in-plane uniformity of polycrystalline silicon.

【0020】そこで、本発明は上記問題を鑑みてなされ
たものであり、レーザー光を用いて非晶質半導体膜を多
結晶化する際、またはレーザー光を用いて半導体膜の結
晶性を改善する際に、基板面内の薄膜トランジスタに用
いられる多結晶シリコン膜の均一性を実現し、その多結
晶シリコン膜を活性層とする薄膜トランジスタの特性の
ばらつきを防ぎ、かつスループットを上げる薄膜トラン
ジスタの作製方法を提供するものである。また、その作
製方法によって作製された薄膜トランジスタを用いた高
性能の半導体装置を提供するものである。
In view of the above, the present invention has been made in view of the above-described problems, and is intended to improve the crystallinity of a semiconductor film when using a laser beam to polycrystallize an amorphous semiconductor film or using a laser beam. In this case, a method of producing a thin film transistor which realizes uniformity of a polycrystalline silicon film used for a thin film transistor in a substrate surface, prevents variation in characteristics of a thin film transistor using the polycrystalline silicon film as an active layer, and increases throughput. Is what you do. Another object is to provide a high-performance semiconductor device using a thin film transistor manufactured by the manufacturing method.

【0021】[0021]

【課題を解決するための手段】[Means for Solving the Problems]

【0022】図1を参照する。図1には、大出力エキシ
マレーザーを用いた本発明の非晶質半導体膜の多結晶化
のレーザー光照射領域が示されている。なお、図1に
は、本発明の方法によって作製された薄膜トランジスタ
を用いた半導体装置の例として、アクティブマトリクス
型液晶示装置が示されている。なお、本明細書では、非
晶質半導体膜としてシリコンを用いる場合について説明
するが、用いる非晶質半導体膜はこれに限定されるわけ
でなく、非晶質シリコンゲルマニウムなどの膜も用いる
ことができる。
Referring to FIG. FIG. 1 shows a laser light irradiation region for polycrystallization of an amorphous semiconductor film of the present invention using a high-power excimer laser. FIG. 1 shows an active matrix type liquid crystal display device as an example of a semiconductor device using a thin film transistor manufactured by the method of the present invention. Note that although the case where silicon is used as an amorphous semiconductor film is described in this specification, an amorphous semiconductor film to be used is not limited thereto, and a film of amorphous silicon germanium or the like may be used. it can.

【0023】100は基板である。101および105
はアクティブマトリクス回路である。102および10
5はソースドライバ回路であり、103、104、10
7および108はゲイトドライバ回路である。図1に示
す方法においては、1枚の基板から2個のアクティブマ
トリクス型液晶表示装置のアクティブマトリクス基板を
得ることができる。
Reference numeral 100 denotes a substrate. 101 and 105
Is an active matrix circuit. 102 and 10
5 is a source driver circuit;
7 and 108 are gate driver circuits. In the method shown in FIG. 1, two active matrix substrates of an active matrix type liquid crystal display device can be obtained from one substrate.

【0024】109〜112はレーザー光の照射領域で
あり、レーザー光ワンショットまたは複数ショットで、
各領域の非晶質シリコン膜が多結晶化される。また、図
1中の"A1"および"B1"で示される距離(間隔)は、そ
れぞれレーザー光が照射される領域とレーザー光が照射
される領域との距離(間隔)である。また、113はレ
ーザー光が照射されない、レーザー光非照射領域であ
る。
Reference numerals 109 to 112 denote laser light irradiation areas, which are one shot or plural shots of laser light.
The amorphous silicon film in each region is polycrystallized. The distances (intervals) indicated by “A 1 ” and “B 1 ” in FIG. 1 are the distances (intervals) between the area irradiated with the laser light and the area irradiated with the laser light, respectively. Reference numeral 113 denotes a laser light non-irradiation area where laser light is not irradiated.

【0025】なお、プロセス上は、非晶質シリコン膜に
レーザー光が照射されて多結晶化され、パターンニング
された後にアクティブマトリクス回路、ソースドライバ
回路、およびゲイトドライバ回路が形成されるが、ここ
では説明の便宜上、レーザー光の照射領域と後に形成さ
れるアクティブマトリクス回路、ソースドライバ回路、
およびゲイトドライバ回路とが同じ図に示されている。
In the process, an active matrix circuit, a source driver circuit, and a gate driver circuit are formed after the amorphous silicon film is irradiated with a laser beam to be polycrystallized and patterned. For the sake of convenience of description, an irradiation area of laser light and an active matrix circuit, a source driver circuit,
And the gate driver circuit are shown in the same figure.

【0026】本発明の非晶質シリコン膜の多結晶化の方
法においては、図1に示されるように、大出力のレーザ
ー光が照射される領域は重畳しない。異なるレーザー光
照射領域の距離(間隔)"A1"および"B1"は、それぞれ
アクティブマトリクス回路の画素ピッチやTFTのサイ
ズ、ドライバ回路のTFTのサイズ等に応じて決定され
る。異なるレーザー光照射領域の距離(間隔)"A1"お
よび"B1"で定義される領域、すなわちレーザー光が照
射されない領域(レーザー光非照射領域113)は、ア
クティブマトリクス回路、ドライバ回路および他の周辺
回路を構成する薄膜トランジスタの活性層とならないよ
うに回路設計がされる。
In the method for polycrystallizing an amorphous silicon film according to the present invention, as shown in FIG. 1, the regions irradiated with high-power laser light do not overlap. The distances (intervals) “A 1 ” and “B 1 ” between different laser light irradiation regions are determined according to the pixel pitch of the active matrix circuit, the size of the TFT, the size of the TFT of the driver circuit, and the like. The regions defined by the distances (intervals) “A 1 ” and “B 1 ” between the different laser light irradiation regions, that is, the regions where the laser light is not irradiated (the laser light non-irradiation region 113) are the active matrix circuit, the driver circuit, and the like. The circuit is designed so that it does not become an active layer of a thin film transistor constituting a peripheral circuit.

【0027】図1において、α1およびβ1で示される部
分は、それぞれアクティブマトリクス回路、ソースドラ
イバ回路であて、レーザー光照射領域とレーザー光非照
射領域との境界を含む部分をさしている。図10にα1
部分の拡大図を、図11にβ1部分の拡大図を示す。
In FIG. 1, portions indicated by α 1 and β 1 are an active matrix circuit and a source driver circuit, respectively, and include portions including a boundary between a laser light irradiation area and a laser light non-irradiation area. In FIG. 10, α 1
An enlarged view of a portion, an enlarged view of a beta 1 part in FIG.

【0028】図10において、1001は多結晶シリコ
ンからなる画素TFTの活性層であり、1002は第1
配線であり、1003は第2配線である。第1配線10
02は、薄膜トランジスタの活性層のゲイト電極として
機能する。なお、説明の便宜上、画素電極や層間絶縁膜
などは省略してある。PXはX軸(行)方向の画素ピッ
チであり、PYはY軸(列)方向の画素ピッチである。
Xは活性層のX軸方向の長さであり、SYは活性層のY
軸方向の長さである。なお、図10では、画素TFTに
は、トリプルゲイトのTFTが用いられているが、シン
グルゲイト、ダブルゲイトまたはそれ以外のTFTが用
いられても良い。いずれの場合も、活性層のX軸方向の
長さをSXとし、活性層のY軸方向の長さをSYとする。
なお、図中の黒く塗りつぶされている部分は、活性層と
第2配線層と、または第1配線と第2配線層とがコンタ
クトをとっている(接続されている)部分を示してい
る。また、第1配線1002の一部である1004は、
活性層との平坦性を確保するために形成されているもの
である。
In FIG. 10, reference numeral 1001 denotes an active layer of a pixel TFT made of polycrystalline silicon;
Reference numeral 1003 denotes a second wiring. First wiring 10
02 functions as a gate electrode of the active layer of the thin film transistor. Note that, for convenience of description, pixel electrodes, interlayer insulating films, and the like are omitted. P X is the pixel pitch in the X-axis (row) direction, and P Y is the pixel pitch in the Y-axis (column) direction.
S X is the length of the active layer in the X-axis direction, and S Y is the Y of the active layer.
The length in the axial direction. In FIG. 10, a triple gate TFT is used as the pixel TFT, but a single gate, a double gate, or another TFT may be used. In any case, the length of the X-axis direction of the active layer and S X, the Y-axis direction length of the active layer and S Y.
Note that the black portions in the drawing indicate portions where the active layer and the second wiring layer or the first wiring and the second wiring layer are in contact (connected). Further, 1004 which is a part of the first wiring 1002 is
It is formed to ensure flatness with the active layer.

【0029】図10によると、レーザー光非照射領域1
13には、薄膜トランジスタの活性層が入り込んでいな
いことが理解される。つまり、レーザー光照射領域11
1とレーザー光照射領域112との距離(間隔)"A1"
(および"B1")によって定義される、レーザー光非照
射領域113には、活性層は存在しない。よって、レー
ザー光非照射領域113、つまり多結晶化されなかった
領域は、薄膜トランジスタの活性層としては用いられな
いことが理解される。この条件を、PX、SX、A 1を用
いて表すと、 PX−SX>A1 となる。
According to FIG. 10, the laser light non-irradiation area 1
13 does not include the active layer of the thin film transistor.
Is understood. That is, the laser beam irradiation area 11
1 (distance between laser beam irradiation area 112) and "A"1"
(And "B1Laser light non-illuminated, defined by ")
There is no active layer in the emission region 113. Therefore,
Laser light non-irradiated area 113, that is, not polycrystallized
The region is not used as an active layer of the thin film transistor.
Is understood. This condition is expressed as PX, SX, A 1For
PX-SX> A1 Becomes

【0030】次に、図11を参照する。図11に示され
ているβ1部分の拡大図には、ソースドライバ回路10
6の中のインバータ回路が示されている。1101およ
び1102は多結晶シリコンからなる薄膜トランジスタ
の活性層であり、それぞれのソース領域およびドレイン
領域には、N型の不純物、P型の不純物が添加されてい
る。1103および1104は第1配線であり、110
3は薄膜トランジスタのゲイト電極として機能する。1
105は第2配線である。ここでも、説明の便宜上、層
間絶縁膜などは省略してある。なお、図中の黒く塗りつ
ぶされている部分は、活性層と第2配線層と、または第
1配線と第2配線層とがコンタクトをとっている(接続
されている)部分を示している。
Next, reference is made to FIG. The enlarged view of the beta 1 portion shown in FIG. 11, the source driver circuit 10
6 shows an inverter circuit. Reference numerals 1101 and 1102 denote active layers of a thin film transistor made of polycrystalline silicon, and an N-type impurity and a P-type impurity are added to their respective source and drain regions. 1103 and 1104 are first wirings, and 110
Reference numeral 3 functions as a gate electrode of the thin film transistor. 1
105 is a second wiring. Here, for convenience of explanation, an interlayer insulating film and the like are omitted. Note that the black portions in the drawing indicate portions where the active layer and the second wiring layer or the first wiring and the second wiring layer are in contact (connected).

【0031】図11によると、レーザー光非照射領域1
13には、活性層1101および1102が入り込んで
いないことが理解される。つまり、レーザー光照射領域
111とレーザー光照射領域112との距離(間隔)"
1"(および"B1")によって定義される、レーザー光
非照射領域113には、活性層1101および1102
は存在しない。よって、レーザー光非照射領域113、
つまり多結晶化されなかった領域は、ここでも薄膜トラ
ンジスタの活性層1101および1102としては用い
られないことが理解される。
According to FIG. 11, the laser light non-irradiation area 1
It can be understood that the active layers 1101 and 1102 do not enter the layer 13. That is, the distance (interval) between the laser light irradiation area 111 and the laser light irradiation area 112 "
Active layers 1101 and 1102 are defined in the laser beam non-irradiated area 113 defined by A 1 "(and" B 1 ").
Does not exist. Therefore, the laser beam non-irradiation area 113,
That is, it is understood that the regions that have not been polycrystallized are not used as the active layers 1101 and 1102 of the thin film transistor.

【0032】なお、レーザー光を用いた上述の方法によ
って、半導体膜の結晶性の改善を行うこともできる。こ
の場合も、レーザー光照射領域とレーザー光非照射領域
とでは、レーザー光照射後の半導体膜の膜質が個とな
る。なぜなら、半導体膜にレーザー光が照射されること
によって当該半導体膜の結晶性が改善され、半導体膜の
膜質が良くなるからである。なお、これより説明する全
てのレーザー光を用いた方法は、この半導体膜の結晶性
の改善に適応できる。このことは、以下に説明する別の
本発明の方法にも適応できる。
The crystallinity of the semiconductor film can be improved by the above-described method using laser light. Also in this case, the quality of the semiconductor film after laser light irradiation is different between the laser light irradiation area and the laser light non-irradiation area. This is because the semiconductor film is irradiated with laser light, whereby the crystallinity of the semiconductor film is improved and the quality of the semiconductor film is improved. Note that all the methods using laser light described below can be applied to the improvement of the crystallinity of the semiconductor film. This can be applied to another method of the present invention described below.

【0033】なお、本明細書においては、レーザー光を
照射する対象となる半導体膜を「初期半導体膜」と呼ぶ
ことがある。この「初期半導体膜」とは、結晶化前なら
ば「非晶質、又は一部に結晶成分を含む非晶質半導体
膜」、結晶性改善前ならば「結晶質、又は一部に非晶質
成分を含む結晶質半導体膜」を指す。また、本明細書に
おいては、「高結晶化半導体膜」という用語を用いるこ
とがある。この「高結晶化半導体膜」とは、「結晶性が
改善された膜、粒内欠陥が低減された半導体膜」を指
す。
In this specification, a semiconductor film to be irradiated with a laser beam may be referred to as an “initial semiconductor film”. The “initial semiconductor film” is “amorphous or partially amorphous semiconductor film containing a crystalline component” before crystallization, and “crystalline or partially amorphous” before the crystallinity is improved. Crystalline semiconductor film containing a crystalline component ". In this specification, the term “highly crystallized semiconductor film” may be used. This “highly crystalline semiconductor film” refers to a “film with improved crystallinity, a semiconductor film with reduced intragranular defects”.

【0034】次に、図2を参照する。図2には、大出力
エキシマレーザーを用いた本発明の非晶質シリコン膜の
多結晶化のレーザー光照射領域が示されている。なお、
図2には、本発明の方法によって作製された多結晶シリ
コン膜を用いた薄膜トランジスタを有する半導体装置の
例として、アクティブマトリクス型液晶示装置が示され
ている。
Next, reference is made to FIG. FIG. 2 shows a laser irradiation region of the amorphous silicon film of the present invention using a high-power excimer laser for polycrystallization. In addition,
FIG. 2 shows an active matrix type liquid crystal display device as an example of a semiconductor device having a thin film transistor using a polycrystalline silicon film manufactured by the method of the present invention.

【0035】200は基板である。201はアクティブ
マトリクス回路である。202および203はソースド
ライバ回路であり、204および205はゲイトドライ
バ回路である。206〜209はレーザー光の照射領域
であり、レーザー光ワンショットまたは複数ショット
で、各領域の非晶質シリコン膜が多結晶化される。ま
た、図2中の"A2"および"B2"で示される距離は、それ
ぞれレーザー光が照射される領域とレーザー光が照射さ
れる領域との距離である。また、210はレーザー光が
照射されない、レーザー光非照射領域である。図2にお
いては、基板200から1個のアクティブマトリクス型
液晶表示装置のアクティブマトリクス回路が作製される
Reference numeral 200 denotes a substrate. 201 is an active matrix circuit. 202 and 203 are source driver circuits, and 204 and 205 are gate driver circuits. Reference numerals 206 to 209 denote laser light irradiation regions. The amorphous silicon film in each region is polycrystallized by one or more laser light shots. The distances indicated by “A 2 ” and “B 2 ” in FIG. 2 are the distances between the region irradiated with the laser beam and the region irradiated with the laser beam, respectively. Reference numeral 210 denotes a laser light non-irradiation area where laser light is not irradiated. In FIG. 2, one active matrix circuit of an active matrix type liquid crystal display device is manufactured from a substrate 200.

【0036】なお、プロセス上は、非晶質シリコン膜に
レーザー光が照射されて多結晶化され、パターンニング
された後にアクティブマトリクス回路、ソースドライバ
回路、およびゲイトドライバ回路が形成されるが、図2
では図1同様、説明の便宜上、レーザー光の照射領域と
アクティブマトリクス回路、ソースドライバ回路、およ
びゲイトドライバ回路とが同じ図に示されている。
In the process, the amorphous silicon film is irradiated with a laser beam to be polycrystallized and patterned, and then an active matrix circuit, a source driver circuit and a gate driver circuit are formed. 2
In FIG. 1, similarly to FIG. 1, the irradiation region of the laser beam, the active matrix circuit, the source driver circuit, and the gate driver circuit are shown in the same diagram for convenience of explanation.

【0037】本発明の非晶質シリコン膜の多結晶化の方
法においては、図2に示されるように、大出力のレーザ
ー光が照射される領域は重畳しない。レーザー光照射領
域の距離(間隔)"A1"および"B2"は、それぞれアクテ
ィブマトリクス回路の画素ピッチ、画素TFTのサイ
ズ、ドライバ回路のTFTのサイズ等に応じて決定され
る。レーザー光照射領域の距離(間隔)"A2"および"B
2"で示される領域、すなわちレーザー光が照射されない
領域(レーザー光非照射領域113)は、薄膜トランジ
スタの活性層とならないように回路設計がされる。
In the method for polycrystallizing an amorphous silicon film according to the present invention, as shown in FIG. 2, the regions irradiated with high-power laser light do not overlap. The distances (intervals) “A 1 ” and “B 2 ” of the laser light irradiation area are determined according to the pixel pitch of the active matrix circuit, the size of the pixel TFT, the size of the TFT of the driver circuit, and the like. Distance (interval) "A 2 " and "B" of the laser light irradiation area
The circuit design is made so that a region indicated by 2 ", that is, a region not irradiated with laser light (laser light non-irradiation region 113) does not become an active layer of the thin film transistor.

【0038】図1において、α2、β2およびγ2で示さ
れる部分は、それぞれアクティブマトリクス回路、ソー
スドライバ回路およびゲイトドライバ回路であって、レ
ーザー光照射領域とレーザー光非照射領域との境界を含
む部分をさしている。図12にγ2部分の拡大図を示
す。なお、α2およびβ2で示される部分については、上
述のα1およびβ1と同様であるので、それらの記載を参
照されたい。
In FIG. 1, portions indicated by α 2 , β 2 and γ 2 are an active matrix circuit, a source driver circuit and a gate driver circuit, respectively, which are boundaries between a laser light irradiation area and a laser light non-irradiation area. Refers to the part containing Figure 12 shows an enlarged view of the gamma 2 parts. Note that the portion indicated by alpha 2 and beta 2, is the same as the alpha 1 and beta 1 above, see those described.

【0039】図12を参照する。図12に示されている
のは、ゲイトドライバ回路204にあるバッファ回路で
ある。1201および1202は多結晶シリコンからな
る薄膜トランジスタの活性層であり、活性層1201な
らびに1202のソース領域およびドレイン領域には、
それぞれP型の導電性を付与する為の不純物、N型の導
電性を付与する不純物が付与されている。1203およ
び1204は第1配線であり、1205は第2配線であ
る。第1配線1203は、薄膜トランジスタのゲイト電
極として機能する。ここでも、説明の便宜上、層間絶縁
膜などは省略してある。なお、図中の黒く塗りつぶされ
ている部分は、図10および図11と同様、活性層と第
2配線と、または第1配線と第2配線とがコンタクトを
とっている(接続されている)部分を示している。
Referring to FIG. FIG. 12 shows a buffer circuit in the gate driver circuit 204. Reference numerals 1201 and 1202 denote active layers of a thin film transistor made of polycrystalline silicon. Source layers and drain regions of the active layers 1201 and 1202 include:
Each is provided with an impurity for imparting P-type conductivity and an impurity for imparting N-type conductivity. 1203 and 1204 are first wirings, and 1205 is a second wiring. The first wiring 1203 functions as a gate electrode of the thin film transistor. Here, for convenience of explanation, an interlayer insulating film and the like are omitted. Note that, in FIG. 10, the black-out portions indicate that the active layer and the second wiring or the first and second wirings are in contact (connected) as in FIGS. 10 and 11. The part is shown.

【0040】図12によると、レーザー光非照射領域2
10には、薄膜トランジスタの活性層1201および1
202が入り込んでいないことが理解される。つまり、
レーザー光照射領域206とレーザー光照射領域208
との間隔"B2"(および"A1")によって定義される、レ
ーザー光非照射領域210には、薄膜トランジスタの活
性層1201および1202は存在しない。よって、レ
ーザー光非照射領域210、つまり多結晶化されなかっ
た領域は、活性層としては用いられないことが理解され
る。
According to FIG. 12, the laser beam non-irradiation area 2
10 includes active layers 1201 and 1 of the thin film transistor.
It is understood that 202 has not entered. That is,
Laser light irradiation area 206 and laser light irradiation area 208
The active layers 1201 and 1202 of the thin film transistor do not exist in the laser beam non-irradiation area 210 defined by the distance “B 2 ” (and “A 1 ”) between the active layers 1201 and 1202. Therefore, it is understood that the laser beam non-irradiated region 210, that is, the region that has not been polycrystallized, is not used as an active layer.

【0041】ここで、図2のα2部について補足説明す
る。図2に示されるアクティブマトリクス回路におい
て、PXをX軸(行)方向の画素ピッチ、PYをY軸
(列)方向の画素ピッチ、SXを活性層のX軸方向の長
さ、SYを活性層のY軸方向の長さとする。この場合、
本発明の方法をみたす条件を、PX、SX、A1を用いて
表すと、 PX−SX>A2Y−SY>B2 となる。
Here, a supplementary description will be given of the α 2 part in FIG. In the active matrix circuit shown in FIG. 2, P X is a pixel pitch in the X-axis (row) direction, P Y is a pixel pitch in the Y-axis (column) direction, S X is the length of the active layer in the X-axis direction, S X Y is the length of the active layer in the Y-axis direction. in this case,
Conditions satisfying the method of the present invention, P X, S X, expressed using A 1, a P X -S X> A 2 P Y -S Y> B 2.

【0042】よって、本発明の非晶質シリコン膜の多結
晶化の方法においては、アクティブマトリクス回路、ソ
ースドライバ回路、ゲイトドライバ回路および他の周辺
回路を構成する薄膜トランジスタの活性層には、レーザ
ー光非照射領域は用いられない。したがって均一な特性
を有する半導体膜のみが薄膜トランジスタの活性層に用
いられることになる。
Therefore, in the method for polycrystallizing an amorphous silicon film according to the present invention, the active layers of the thin film transistors constituting the active matrix circuit, source driver circuit, gate driver circuit and other peripheral circuits are provided with laser light. Non-irradiated areas are not used. Therefore, only a semiconductor film having uniform characteristics is used for the active layer of the thin film transistor.

【0043】次に、図3を参照する。図3には、図1に
示された本発明の非晶質シリコン膜を多結晶化するシス
テムの一つが示されている。図3において、図1と同じ
符号が付けられているものは、図1の説明を参照された
い。
Next, reference is made to FIG. FIG. 3 shows one of the systems for polycrystallizing the amorphous silicon film of the present invention shown in FIG. In FIG. 3, the same reference numerals as those in FIG. 1 refer to the description of FIG. 1.

【0044】図3において、301は基板上に形成され
た非晶質シリコン膜である。302は大出力のレーザー
光であり、図の説明の便宜上、レーザー本体と光学系は
省略されている。なお、レーザー本体には、大出力のエ
キシマレーザーが適している。303は多結晶シリコン
膜であり、レーザー光が照射された領域の非晶質シリコ
ン膜が多結晶化している様子が示されている。304は
ステージであり、このステージ上に基板100がセット
される。ステージ304は、ステージX位置制御装置3
05およびステージY位置制御装置306によって移動
される。ステージ304の停止位置の誤差は、0.04
μm程度となっている。ステージ304を移動させるこ
とによってレーザー光302の照射領域が高精度に制御
される。
In FIG. 3, reference numeral 301 denotes an amorphous silicon film formed on a substrate. Reference numeral 302 denotes a high-output laser beam, and the laser main body and the optical system are omitted for convenience of description of the drawing. Note that a high-output excimer laser is suitable for the laser body. Reference numeral 303 denotes a polycrystalline silicon film, which shows that the amorphous silicon film in a region irradiated with the laser light is polycrystalline. Reference numeral 304 denotes a stage on which the substrate 100 is set. The stage 304 is a stage X position control device 3
05 and the stage Y position control device 306. The error of the stop position of the stage 304 is 0.04
It is about μm. By moving the stage 304, the irradiation area of the laser beam 302 is controlled with high accuracy.

【0045】また、レーザー光302と基板100とが
相対的に移動すればよいので、レーザー光の照射位置を
可変とし、レーザー光のX位置およびY位置を制御する
ようにしてもよい。また、レーザー光および基板(つま
りはステージ)とも位置可変としてもよい。
Further, since the laser light 302 and the substrate 100 only need to move relatively, the irradiation position of the laser light may be made variable to control the X position and the Y position of the laser light. Further, the position of both the laser beam and the substrate (that is, the stage) may be variable.

【0046】図3に示される場合には、ステージ304
は3回その位置を移動し、基板100上に形成された非
晶質シリコン膜301の概略全面が多結晶化される。な
お、図1の説明で述べたように、レーザー光は、距離
(間隔)"A1"および"B1"を隔てて照射されるので、レ
ーザー光が照射されない領域が存在する。
In the case shown in FIG.
Is moved three times, and the entire surface of the amorphous silicon film 301 formed on the substrate 100 is polycrystallized. Note that, as described in the description of FIG. 1, since the laser light is applied at a distance (interval) of “A 1 ” and “B 1 ”, there is an area where the laser light is not applied.

【0047】次に、図4を参照する。図4には、図1に
示された本発明の非晶質シリコン膜を多結晶化するシス
テムの一つが示されている。図3に示されるシステムと
異なる点は、レーザー光学系より導入されるレーザー光
401の面積が、レーザー光の進行方向に広がりを有す
る点である。このような場合でも、ステージおよびレー
ザー光の相対位置を高精度に制御することによって、面
内ばらつきを極力抑えた多結晶シリコン膜を得ることが
できる。
Next, reference is made to FIG. FIG. 4 shows one of the systems for polycrystallizing the amorphous silicon film of the present invention shown in FIG. The difference from the system shown in FIG. 3 is that the area of the laser light 401 introduced from the laser optical system has a spread in the traveling direction of the laser light. Even in such a case, by controlling the relative position of the stage and the laser beam with high accuracy, a polycrystalline silicon film with in-plane variation suppressed as much as possible can be obtained.

【0048】次に、図5を参照する。図5には、図1に
示された本発明の非晶質シリコン膜を多結晶化するシス
テムの一つが示されている。図3に示されるシステムと
異なる点は、レーザー光学系より導入されるレーザー光
501の面積が、レーザー光の進行方向に狭まりを有す
る点である。このような場合でも、ステージおよびレー
ザー光の相対位置を高精度に制御することによって、面
内ばらつきを極力抑えた多結晶シリコン膜を得ることが
できる。
Next, reference is made to FIG. FIG. 5 shows one of the systems for polycrystallizing the amorphous silicon film of the present invention shown in FIG. The difference from the system shown in FIG. 3 is that the area of the laser light 501 introduced from the laser optical system narrows in the traveling direction of the laser light. Even in such a case, by controlling the relative position of the stage and the laser beam with high accuracy, a polycrystalline silicon film with in-plane variation suppressed as much as possible can be obtained.

【0049】次に、図6を参照する。図6には、図1に
示された本発明の非晶質シリコン膜を多結晶化するシス
テムの一つが示されている。図1と異なる点は、レーザ
ー光学系より導入されるレーザー光601を、スリット
602に通すことによって、非晶質シリコン膜に照射さ
れるレーザー光の面積を制御している点である。このよ
うな場合でも、ステージおよびレーザー光の相対位置を
高精度に制御することによって、面内ばらつきを極力抑
えた多結晶シリコン膜を得ることができる。
Next, reference is made to FIG. FIG. 6 shows one of the systems for polycrystallizing the amorphous silicon film of the present invention shown in FIG. The difference from FIG. 1 is that the area of the laser light irradiated on the amorphous silicon film is controlled by passing the laser light 601 introduced from the laser optical system through the slit 602. Even in such a case, by controlling the relative position of the stage and the laser beam with high accuracy, a polycrystalline silicon film with in-plane variation suppressed as much as possible can be obtained.

【0050】次に図7を参照する。図7には、図1に示
された本発明の非晶質シリコン膜を多結晶化するシステ
ムの一つが示されている。図6と異なる点は、レーザー
光学系より導入されるレーザー光701の面積が、レー
ザー光の進行方向に狭まりを有する場合である点であ
る。レーザー光701をスリット702に通すことによ
って、非晶質シリコン膜に照射されるレーザー光の面積
を制御することができる。このような場合でも、ステー
ジおよびレーザー光の相対位置を高精度に制御すること
によって、面内ばらつきを極力抑えた多結晶シリコン膜
を得ることができる。
Next, reference is made to FIG. FIG. 7 shows one of the systems for polycrystallizing the amorphous silicon film of the present invention shown in FIG. The difference from FIG. 6 is that the area of the laser light 701 introduced from the laser optical system is narrowed in the traveling direction of the laser light. By passing the laser light 701 through the slit 702, the area of the laser light applied to the amorphous silicon film can be controlled. Even in such a case, by controlling the relative position of the stage and the laser beam with high accuracy, a polycrystalline silicon film with in-plane variation suppressed as much as possible can be obtained.

【0051】なお、図4に示されるシステムにおいて
も、図6および図7に示したようなスリットを用いるこ
とによって、レーザー光の面積を制御することができ
る。
In the system shown in FIG. 4, the area of the laser beam can be controlled by using the slits shown in FIGS. 6 and 7.

【0052】また、図3〜図7は、図1に示された本発
明の非晶質シリコン膜を多結晶化するシステムが示され
るが、図2に示された本発明の非晶質シリコン膜を多結
晶化するシステムとしても用いられ得ることは言うまで
もない。
FIGS. 3 to 7 show a system for polycrystallizing the amorphous silicon film of the present invention shown in FIG. 1, but the amorphous silicon film of the present invention shown in FIG. Needless to say, it can be used as a system for polycrystallizing a film.

【0053】次に、図8を参照する。図8には、より大
型の基板を扱う場合の本発明の非晶質シリコン膜を多結
晶化する方法が示されている。なお、図8には、本発明
の方法によって作製された多結晶シリコン膜を用いた薄
膜トランジスタを有する半導体装置の例として、アクテ
ィブマトリクス型液晶示装置が示されている。800は
基板である。801はアクティブマトリクス回路であ
る。802はソースドライバ回路であり、803および
804はゲイトドライバ回路である。805〜816は
レーザー光の照射領域であり、レーザー光ワンショット
または複数ショットで、各領域の非晶質シリコン膜が多
結晶化される。また、図中の"A3"、"A4"および"
5"、ならびに"B3"および"B4"で示される距離(間
隔)は、それぞれレーザー光が照射される領域とレーザ
ー光が照射される領域との距離(間隔)である。また、
817はレーザー光が照射されない、レーザー光非照射
領域である。このような、比較的大きな基板を扱う場合
でも、距離(間隔)"A3"、"A4"および"A5"、ならび
に"B3"および"B4"は、それぞれアクティブマトリクス
回路の画素ピッチ、画素TFTのサイズ、およびドライ
バ回路のTFTのサイズ等に応じて決定され、レーザー
光非照射領域が薄膜トランジスタの活性層とならないよ
うに回路設計される。レーザー光非照射領域とアクティ
ブマトリクス回路と、レーザー光非照射領域とソースド
ライバ回路と、およびレーザー光非照射領域とゲイトド
ライバ回路との位置関係はそれぞれ図10、図11、図
12を参照されたい。
Next, reference is made to FIG. FIG. 8 shows a method for polycrystallizing an amorphous silicon film of the present invention when a larger substrate is handled. FIG. 8 shows an active matrix type liquid crystal display device as an example of a semiconductor device having a thin film transistor using a polycrystalline silicon film manufactured by the method of the present invention. 800 is a substrate. 801 is an active matrix circuit. 802 is a source driver circuit, and 803 and 804 are gate driver circuits. Reference numerals 805 to 816 denote irradiation regions of the laser light. The amorphous silicon film in each region is polycrystallized by one shot or a plurality of shots of the laser light. Also, "A 3 ", "A 4 " and "
Distance represented by A 5 ", and" B 3 "and" B 4 "(interval) is the distance between the region where the region and the laser beam, each laser beam is irradiated is irradiated (interval). Further,
Reference numeral 817 denotes a laser light non-irradiation area where laser light is not irradiated. Even when such a relatively large substrate is handled, the distances (intervals) “A 3 ”, “A 4 ” and “A 5 ”, and “B 3 ” and “B 4 ” are the pixels of the active matrix circuit, respectively. It is determined according to the pitch, the size of the pixel TFT, the size of the TFT of the driver circuit, and the like, and the circuit is designed so that the laser beam non-irradiated area does not become the active layer of the thin film transistor. Refer to FIGS. 10, 11 and 12 for the positional relationship between the laser light non-irradiation area and the active matrix circuit, the laser light non-irradiation area and the source driver circuit, and the laser light non-irradiation area and the gate driver circuit. .

【0054】次に図9を参照する。図9には、図8に示
した基板を扱う場合の本発明の非晶質シリコン膜を多結
晶化するシステムの一つが示されている。図9におい
て、301は基板上に形成された非晶質シリコン膜であ
る。302は大出力のレーザー光であり、図の説明の便
宜上、レーザー本体と光学系は省略されている。なお、
レーザー本体には、大出力のエキシマレーザーが適して
いる。903は多結晶シリコン膜であり、レーザー光が
照射された領域の非晶質シリコン膜が多結晶化している
様子が示されている。904はステージであり、このス
テージ上に基板800がセットされる。ステージ904
は、ステージX位置制御装置905およびステージY位
置制御装置906によって移動される。ステージ904
の停止位置の誤差は、0.04μm程度となっている。
ステージ904を移動させることによってレーザー光9
02の照射領域が高精度に制御される。
Next, reference is made to FIG. FIG. 9 shows one of the systems for polycrystallizing an amorphous silicon film of the present invention when handling the substrate shown in FIG. In FIG. 9, reference numeral 301 denotes an amorphous silicon film formed on a substrate. Reference numeral 302 denotes a high-output laser beam, and the laser main body and the optical system are omitted for convenience of description of the drawing. In addition,
A high-power excimer laser is suitable for the laser body. Reference numeral 903 denotes a polycrystalline silicon film, which shows that the amorphous silicon film in a region irradiated with the laser light is polycrystalline. Reference numeral 904 denotes a stage on which the substrate 800 is set. Stage 904
Is moved by a stage X position controller 905 and a stage Y position controller 906. Stage 904
Is about 0.04 μm.
The laser light 9 is moved by moving the stage 904.
02 is controlled with high precision.

【0055】また、レーザー光902と基板800とが
相対的に移動すればよいので、レーザー光の照射位置を
可変とし、レーザー光のX位置およびY位置を制御する
ようにしてもよい。また、レーザー光および基板(つま
りはステージ)とも位置可変としてもよい。
Further, since the laser light 902 and the substrate 800 need only be relatively moved, the irradiation position of the laser light may be made variable and the X position and the Y position of the laser light may be controlled. Further, the position of both the laser beam and the substrate (that is, the stage) may be variable.

【0056】図9に示される場合には、ステージ904
は11回その位置を移動し、基板800上に形成された
非晶質シリコン膜901の概略全面が多結晶化される。
なお、図1の説明で述べたように、レーザー光は、距離
(間隔)"A3"、"A4"および"A5"、ならびに"B3"およ
び"B4"を隔てて照射されるので、レーザー光が照射さ
れない領域817が存在する。このレーザー光非照射領
域817は、薄膜トランジスタの活性層には用いられな
いように回路が設計される。このことは、上述したとお
りである。
In the case shown in FIG.
Moves 11 times, and the entire surface of the amorphous silicon film 901 formed on the substrate 800 is polycrystallized.
As described in the description of FIG. 1, the laser light is irradiated at distances (intervals) “A 3 ”, “A 4 ” and “A 5 ”, and “B 3 ” and “B 4 ”. Therefore, there is a region 817 to which the laser light is not applied. The circuit is designed so that the laser light non-irradiation region 817 is not used for the active layer of the thin film transistor. This is as described above.

【0057】なお、レーザー光902には、図4〜図7
に示されるレーザー光を用いても良い。
It should be noted that the laser beam 902 includes FIGS.
May be used.

【0058】次に、大出力エキシマレーザーを用いた本
発明の非晶質シリコン膜の多結晶化の別の方法を図13
に示す。図13には、本発明の非晶質シリコン膜の多結
晶化におけるレーザー光照射領域が示されている。な
お、図13には、本発明の方法によって作製された薄膜
トランジスタを用いた半導体装置の例として、アクティ
ブマトリクス型液晶示装置が示されている。
Next, another method for polycrystallizing the amorphous silicon film of the present invention using a high-power excimer laser is shown in FIG.
Shown in FIG. 13 shows a laser beam irradiation region in the polycrystallization of the amorphous silicon film of the present invention. FIG. 13 shows an active matrix type liquid crystal display device as an example of a semiconductor device using a thin film transistor manufactured by the method of the present invention.

【0059】1300は基板、1301および1305
はアクティブマトリクス回路、1302および1306
はソースドライバ回路、1303、1304、1307
および1308はゲイトドライバ回路である。1309
〜1312はレーザー光の照射領域であり、レーザー光
ワンショットまたは複数ショットが照射されることによ
って、各領域の非晶質シリコン膜が多結晶化される。図
13に示される方法においては、レーザー光が照射され
る照射領域の端部に、レーザー光が照射される照射領域
が重畳している部分(レーザー光照射重畳領域1313
〜1317)が存在する。図13中の"C1"および"D1"
で示される長さは、それぞれレーザー光が照射される領
域とレーザー光が照射される領域とが重畳している領域
の長さである。
1300 is a substrate, 1301 and 1305
Are active matrix circuits, 1302 and 1306
Are source driver circuits, 1303, 1304, and 1307
And 1308 are gate driver circuits. 1309
Reference numerals 1312 denote irradiation regions of laser light, and the amorphous silicon film in each region is polycrystallized by irradiation of one or more shots of laser light. In the method shown in FIG. 13, a portion where the irradiation region to be irradiated with the laser light is overlapped with the end of the irradiation region to be irradiated with the laser light (the laser light irradiation overlap region 1313).
131317). "C 1 " and "D 1 " in FIG.
Are the lengths of the areas where the laser light irradiation area and the laser light irradiation area overlap each other.

【0060】なお、プロセス上は、非晶質シリコン膜に
レーザー光が照射されて多結晶化され、パターンニング
された後にアクティブマトリクス回路、ソースドライバ
回路およびゲイトドライバ回路が形成されるが、ここで
は説明の便宜上、レーザー光の照射領域とアクティブマ
リクス回路、ソースドライバ回路およびゲイトドライバ
回路とが同じ図に示されている。なお、レーザー光照射
領域1309〜1312は、それぞれ異なるハッチング
模様によって示されているが、それぞれの領域には同等
のレーザー光が照射される。
In the process, an active matrix circuit, a source driver circuit and a gate driver circuit are formed after the amorphous silicon film is irradiated with laser light to be polycrystallized and patterned. For convenience of explanation, the irradiation area of the laser beam, the active matrix circuit, the source driver circuit, and the gate driver circuit are shown in the same figure. Although the laser light irradiation areas 1309 to 1312 are indicated by different hatching patterns, the respective areas are irradiated with the same laser light.

【0061】図13に示される方法においては、レーザ
ー光照射重畳領域1313〜1317が存在し、レーザ
ー光が照射され多結晶化されたシリコン膜の特性が異な
る領域が存在することになる。図13に示される方法に
おいては、多結晶化されたシリコン膜の膜質が異なる領
域、つまりレーザー光照射重畳領域1313〜1317
の長さ"C1"および"D1"は、それぞれアクティブマトリ
クス回路の画素ピッチやドライバ回路のTFTのサイズ
等に応じて決定される。つまり、レーザー光照射重畳領
域1313〜1317は、薄膜トランジスタの活性層と
ならないように回路設計される。
In the method shown in FIG. 13, there are laser light irradiation superimposed regions 1313 to 1317, and there are regions where the characteristics of the silicon film which has been irradiated with the laser light and which has been polycrystallized are different. In the method shown in FIG. 13, the regions of the polycrystallized silicon film having different film qualities, that is, laser light irradiation overlapping regions 1313 to 1317
The lengths “C 1 ” and “D 1 ” are determined according to the pixel pitch of the active matrix circuit, the size of the TFT of the driver circuit, and the like. That is, the circuit is designed so that the laser beam irradiation superimposed regions 1313 to 1317 do not become the active layer of the thin film transistor.

【0062】図13において、δ1およびε1で示される
部分は、それぞれアクティブマトリクス回路領域、ソー
スドライバ領域であって、レーザー光照射重畳領域13
13〜1317を含む部分をさしている。図17にδ1
部分の拡大図を、図18にε1部分の拡大図を示す。
In FIG. 13, the portions indicated by δ 1 and ε 1 are an active matrix circuit region and a source driver region, respectively.
13 to 1317. FIG. 17 shows δ 1
An enlarged view of a portion, an enlarged view of epsilon 1 part in FIG. 18.

【0063】図17を参照する。図17において、17
01は多結晶シリコンからなる薄膜トランジスタの活性
層であり、1702は第1配線であり、1703は第2
配線である。第1配線1702は、薄膜トランジスタの
活性層のゲイト電極として機能する。なお、説明の便宜
上、画素電極や層間絶縁膜などは省略してある。PX
X軸(行)方向の画素ピッチであり、PYはY軸(列)
方向の画素ピッチである。SXは活性層のX軸方向の長
さであり、SYは活性層のY軸方向の長さである。
Referring to FIG. In FIG. 17, 17
01 is an active layer of a thin film transistor made of polycrystalline silicon, 1702 is a first wiring, and 1703 is a second wiring.
Wiring. The first wiring 1702 functions as a gate electrode of an active layer of the thin film transistor. Note that, for convenience of description, pixel electrodes, interlayer insulating films, and the like are omitted. P X is the pixel pitch in the X-axis (row) direction, and P Y is the Y-axis (column)
Pixel pitch in the direction. S X is the length of the active layer in the X-axis direction, and S Y is the length of the active layer in the Y-axis direction.

【0064】図17によると、レーザー光照射重畳領域
1313には、薄膜トランジスタの活性層が入り込んで
いないことが理解される。つまり、レーザー光照射領域
1311とレーザー光照射領域1312との重なりの長
さ"C1"によって定義される、レーザー光照射重畳領域
1313には、活性層は存在しない。よって、レーザー
光照射重畳領域1313は、薄膜トランジスタの活性層
としては用いられないことが理解される。よって、特性
の異なる多結晶シリコン膜を薄膜トランジスタの活性層
として用いない。この条件を、PX、SX、C1を用いて
表すと、 PX−SX>C1 となる。
According to FIG. 17, it is understood that the active layer of the thin film transistor does not enter the laser beam irradiation superimposed region 1313. That is, the active layer does not exist in the laser beam irradiation overlapping region 1313 defined by the overlap length “C 1 ” of the laser beam irradiation region 1311 and the laser beam irradiation region 1312. Therefore, it is understood that the laser beam irradiation overlapping region 1313 is not used as an active layer of the thin film transistor. Therefore, a polycrystalline silicon film having different characteristics is not used as an active layer of a thin film transistor. This condition, P X, S X, expressed by using a C 1, a P X -S X> C 1.

【0065】次に、図18を参照する。図18に示され
ているε1部分の拡大図には、ソースドライバ回路13
06の中のインバータ回路が示されている。1301お
よび1302は多結晶シリコンからなる薄膜トランジス
タの活性層であり、それぞれのソース領域およびドレイ
ン領域には、N型の不純物、P型の不純物が添加されて
いる。1303および1304は第1配線であり、13
03は薄膜トランジスタのゲイト電極として機能する。
1305は第2配線である。ここでも、説明の便宜上、
層間絶縁膜などは省略してある。なお、図中の黒く塗り
つぶされている部分は、活性層と第2配線層と、または
第1配線と第2配線層とがコンタクトをとっている(接
続されている)部分を示している。図18によると、レ
ーザー光照射重畳領域1313には、活性層1801お
よび1802が入り込んでいないことが理解される。つ
まり、レーザー光照射領域1311とレーザー光照射領
域1312との重なりの長さ"C1"(および"D1")によ
って定義される、レーザー光照射重畳領域1313に
は、活性層1301および1302は存在しない。よっ
て、レーザー光照射重畳領域1313のシリコン膜は、
薄膜トランジスタの活性層としては用いられないことが
理解される。よって、特性の異なる多結晶シリコン膜を
薄膜トランジスタの活性層として用いない。
Next, reference is made to FIG. The enlarged view of epsilon 1 portion shown in FIG. 18, the source driver circuit 13
The inverter circuit in 06 is shown. Reference numerals 1301 and 1302 denote active layers of a thin film transistor made of polycrystalline silicon. N-type impurities and P-type impurities are added to the respective source and drain regions. Reference numerals 1303 and 1304 denote first wirings, and 13
03 functions as a gate electrode of the thin film transistor.
1305 is a second wiring. Again, for convenience of explanation,
The interlayer insulating film and the like are omitted. Note that the black portions in the drawing indicate portions where the active layer and the second wiring layer or the first wiring and the second wiring layer are in contact (connected). According to FIG. 18, it is understood that the active layers 1801 and 1802 do not enter the laser beam irradiation overlapping region 1313. That is, the active layers 1301 and 1302 are provided in the laser light irradiation overlapping region 1313 defined by the overlap length “C 1 ” (and “D 1 ”) of the laser light irradiation region 1311 and the laser light irradiation region 1312. not exist. Therefore, the silicon film in the laser beam irradiation superimposed region 1313 is
It is understood that it is not used as an active layer of a thin film transistor. Therefore, a polycrystalline silicon film having different characteristics is not used as an active layer of a thin film transistor.

【0066】次に、図14を参照する。図14には、大
出力エキシマレーザーを用いた本発明の非晶質シリコン
膜の多結晶化のレーザー光照射領域が示されている。な
お、図14には、本発明の方法によって作製された多結
晶シリコン膜を用いた薄膜トランジスタを有する半導体
装置の例として、アクティブマトリクス型液晶表示装置
が示されている。
Next, reference is made to FIG. FIG. 14 shows a laser light irradiation region for polycrystallization of the amorphous silicon film of the present invention using a high-power excimer laser. Note that FIG. 14 shows an active matrix liquid crystal display device as an example of a semiconductor device having a thin film transistor using a polycrystalline silicon film manufactured by the method of the present invention.

【0067】1400は基板である。1401はアクテ
ィブマトリクス回路である。1402および1403は
ソースドライバ回路であり、1404および1405は
ゲイトドライバ回路である。1406〜1409はレー
ザー光の照射領域であり、レーザー光ワンショットまた
は複数ショットが照射されることによって、各領域の非
晶質シリコン膜が多結晶化される。図14に示される方
法においては、図13に示したようにレーザー光が照射
される照射領域の端部に、レーザー光が照射される照射
領域が重畳している部分(レーザー光照射重畳領域14
10〜11414)が存在する。図14中の"C2"およ
び"D2"で示される長さは、それぞれレーザー光が照射
される領域とレーザー光が照射される領域とが重畳して
いる領域の長さである。
Reference numeral 1400 denotes a substrate. Reference numeral 1401 denotes an active matrix circuit. 1402 and 1403 are source driver circuits, and 1404 and 1405 are gate driver circuits. Reference numerals 1406 to 1409 denote laser light irradiation regions. By irradiating one or more laser light shots, the amorphous silicon film in each region is polycrystallized. In the method shown in FIG. 14, as shown in FIG. 13, a portion where the irradiation region to be irradiated with the laser light is overlapped with the end of the irradiation region to be irradiated with the laser light (the laser light irradiation overlap region 14.
10 to 11414). The lengths indicated by “C 2 ” and “D 2 ” in FIG. 14 are the lengths of the regions where the region irradiated with the laser beam and the region irradiated with the laser beam overlap each other.

【0068】なお、プロセス上は、非晶質シリコン膜に
レーザー光が照射されて多結晶化され、パターンニング
された後にアクティブマトリクス回路、ソースドライ
バ、およびゲイトドライバが形成されるが、図14では
図13同様、説明の便宜上、レーザー光の照射領域とア
クティブマトリクス回路、ソースドライバ回路、および
ゲイトドライバ回路とが同じ図に示されている。なお、
レーザー光照射領域1406〜1409は、それぞれ異
なるハッチング模様によって示されているが、それぞれ
の領域には同等のレーザー光が照射される。
In the process, an amorphous silicon film is irradiated with a laser beam to be polycrystallized and patterned, and then an active matrix circuit, a source driver and a gate driver are formed. Similarly to FIG. 13, the laser light irradiation area, the active matrix circuit, the source driver circuit, and the gate driver circuit are illustrated in the same diagram for convenience of description. In addition,
Although the laser light irradiation regions 1406 to 1409 are indicated by different hatching patterns, the respective regions are irradiated with the same laser light.

【0069】図14に示される方法においては、レーザ
ー光照射重畳領域1410〜1414が存在し、レーザ
ー光が照射され多結晶化されたシリコン膜の特性が異な
る領域が存在することになる。図14に示される方法に
おいては、多結晶化されたシリコン膜の膜質が異なる領
域、つまりレーザー光照射重畳領域1410〜1414
の長さ"C2"および"D2"は、それぞれアクティブマトリ
クス回路の画素ピッチ、画素TFTのサイズ、およびド
ライバ回路のTFTのサイズ等に応じて決定される。つ
まり、レーザー光照射重畳領域1410〜1414は、
TFTの活性層とならないように回路設計がなされる。
In the method shown in FIG. 14, there are laser light irradiation superimposed regions 1410 to 1414, and there are regions in which the characteristics of the silicon film irradiated with the laser light and having been polycrystallized are different. In the method shown in FIG. 14, the regions of the polycrystalline silicon film having different film qualities, that is, the laser light irradiation overlapping regions 1410 to 1414
The lengths “C 2 ” and “D 2 ” are determined according to the pixel pitch of the active matrix circuit, the size of the pixel TFT, the size of the TFT of the driver circuit, and the like. That is, the laser light irradiation superimposed regions 1410 to 1414 are:
The circuit is designed so as not to be an active layer of the TFT.

【0070】図14において、δ2、ε2、およびζ2
示される部分は、それぞれアクティブマトリクス回路、
ソースドライバ回路、ゲイトドライバ回路であって、レ
ーザー光照射重畳領域1410を含む部分をさしてい
る。図19に、ζ2部分の拡大図を示す。なお、δ2およ
びε2部分は、図17および図18に示されるδ1および
ε1部分と同様なので、ここでは省略する。
In FIG. 14, portions indicated by δ 2 , ε 2 , and ζ 2 are an active matrix circuit,
A source driver circuit and a gate driver circuit, each of which includes a laser beam irradiation superimposed region 1410. Figure 19 shows an enlarged view of zeta 2 parts. The δ 2 and ε 2 portions are the same as the δ 1 and ε 1 portions shown in FIGS.

【0071】図19を参照する。図19に示されている
のは、ゲイトドライバ回路1404にあるバッファ回路
である。1901および1902は多結晶シリコンから
なる薄膜トランジスタの活性層であり、活性層1901
ならびに1902のソース領域およびドレイン領域に
は、それぞれP型の導電性を付与する為の不純物、N型
の導電性を付与する不純物が導入されている。1903
および1904は第1配線であり、1905は第2配線
である。第1配線1903は、薄膜トランジスタのゲイ
ト電極として機能する。ここでも、説明の便宜上、層間
絶縁膜などは省略してある。なお、図中の黒く塗りつぶ
されている部分は、活性層と第2配線と、または第1配
線と第2配線とがコンタクトをとっている(接続されて
いる)部分を示している。図19によると、レーザー光
照射重畳領域1410には、活性層1901および19
02が入り込んでいないことが理解される。つまり、レ
ーザー光照射領域1406とレーザー光照射領域140
8との重なりの長さ"D2"によって定義される、レーザ
ー光照射重畳領域1410には、活性層1901および
1902は存在しない。よって、レーザー光照射重畳領
域1410のシリコン膜は、薄膜トランジスタの活性層
としては用いられないことが理解される。よって、特性
の異なる多結晶シリコン膜は薄膜トランジスタの活性層
として用いられない。
Referring to FIG. FIG. 19 shows a buffer circuit in the gate driver circuit 1404. Reference numerals 1901 and 1902 denote active layers of a thin film transistor made of polycrystalline silicon.
In addition, an impurity for imparting P-type conductivity and an impurity for imparting N-type conductivity are introduced into the source region and the drain region of 1902, respectively. 1903
And 1904 are first wirings, and 1905 is a second wiring. The first wiring 1903 functions as a gate electrode of the thin film transistor. Here, for convenience of explanation, an interlayer insulating film and the like are omitted. Note that the black portions in the drawing indicate portions where the active layer and the second wiring or the first wiring and the second wiring are in contact (connected). According to FIG. 19, the active layers 1901 and 19
02 is not entered. That is, the laser light irradiation area 1406 and the laser light irradiation area 140
The active layers 1901 and 1902 do not exist in the laser beam irradiation overlapped area 1410 defined by the length “D 2 ” of overlap with No. 8. Therefore, it is understood that the silicon film in the laser light irradiation overlapping region 1410 is not used as an active layer of the thin film transistor. Therefore, a polycrystalline silicon film having different characteristics is not used as an active layer of a thin film transistor.

【0072】ここで、図14のε2部について補足説明
する。図14に示されるアクティブマトリクス回路にお
いて、PXをX軸(行)方向の画素ピッチ、PYをY軸
(列)方向の画素ピッチ、SXを活性層のX軸方向の長
さ、SYを活性層のY軸方向の長さとする。この場合、
本発明の方法をみたす条件を、PX、SX、A1を用いて
表すと、 PX−SX>C2Y−SY>D2 となる。
Here, the ε 2 part in FIG. 14 will be supplementarily described. In the active matrix circuit shown in FIG. 14, P X is a pixel pitch in the X-axis (row) direction, P Y is a pixel pitch in the Y-axis (column) direction, S X is the length of the active layer in the X-axis direction, S X Y is the length of the active layer in the Y-axis direction. in this case,
Conditions satisfying the method of the present invention, P X, S X, expressed using A 1, a P X -S X> C 2 P Y -S Y> D 2.

【0073】次に、図15を参照する。図15には、図
13に示された本発明の非晶質シリコン膜を多結晶化す
るシステムの一つが示されている。図15において、図
13と同じ符号が付けられているものは、図13の説明
を参照されたい。
Next, reference is made to FIG. FIG. 15 shows one of the systems for polycrystallizing the amorphous silicon film of the present invention shown in FIG. In FIG. 15, the same reference numerals as those in FIG. 13 refer to the description of FIG. 13.

【0074】図15において、1501は基板上に形成
された非晶質シリコン膜である。1502は大出力のレ
ーザー光であり、図の説明の便宜上、レーザー本体と光
学系は省略されている。なお、レーザー本体には、大出
力のエキシマレーザーが適している。1503は多結晶
シリコン膜であり、レーザー光が照射された領域の非晶
質シリコン膜が多結晶化している様子が示されている。
1504はステージであり、このステージ上に基板13
00がセットされる。ステージ1504は、ステージX
位置制御装置1505およびステージY位置制御装置1
506によって移動される。ステージ1504の停止位
置の誤差は、0.04μm程度となっている。ステージ
1504を移動させることによってレーザー光302の
照射領域が高精度に制御される。
In FIG. 15, reference numeral 1501 denotes an amorphous silicon film formed on a substrate. Reference numeral 1502 denotes a high-output laser beam, and the laser main body and the optical system are omitted for convenience of description of the drawing. Note that a high-output excimer laser is suitable for the laser body. Reference numeral 1503 denotes a polycrystalline silicon film, which shows that the amorphous silicon film in a region irradiated with the laser light is polycrystalline.
Reference numeral 1504 denotes a stage on which the substrate 13 is mounted.
00 is set. Stage 1504 is Stage X
Position control device 1505 and stage Y position control device 1
506. The error of the stop position of the stage 1504 is about 0.04 μm. By moving the stage 1504, the irradiation area of the laser beam 302 is controlled with high accuracy.

【0075】また、レーザー光1502と基板1500
とが相対的に移動すればよいので、レーザー光の照射位
置を可変とし、レーザー光のX位置およびY位置を制御
するようにしてもよい。また、レーザー光および基板
(つまりはステージ)とも位置可変としてもよい。
Further, the laser beam 1502 and the substrate 1500
Since it is only necessary to move the laser light relatively, the irradiation position of the laser light may be made variable, and the X position and the Y position of the laser light may be controlled. Further, the position of both the laser beam and the substrate (that is, the stage) may be variable.

【0076】この図15に示すシステムに、上述の図4
〜図7に示すレーザー光を用いることもできる。
The system shown in FIG.
7 can also be used.

【0077】次に、図16を参照する。図16には、よ
り大型の基板を扱う場合の本発明の非晶質シリコン膜を
多結晶化する方法が示されている。なお、図16には、
本発明の方法によって作製された多結晶シリコン膜を用
いた薄膜トランジスタを有する半導体装置の例として、
アクティブマトリクス型液晶示装置が示されている。1
600は基板である。1601はアクティブマトリクス
回路である。1602はソースドライバ回路であり、1
603および1604はゲイトドライバ回路である。1
605〜1616はレーザー光の照射領域であり、レー
ザー光ワンショットまたは複数ショットが照射されるこ
とによって、各領域の非晶質シリコン膜が多結晶化され
る。また、図中の"C3"、"C4"および"C5"、ならびに"
3"および"D4"で示される長さは、それぞれレーザー
光が照射される領域とレーザー光が照射される領域と重
なりの長さである。図16に示される方法においては、
レーザー光が照射される照射領域の端部に、レーザー光
が照射される照射領域が重畳している部分(レーザー光
照射重畳領域、代表的に1617〜1619)が存在す
る。図19中の"C3"、"C4"および"C5"ならびに"D3"
および"D4"で示される長さは、それぞれレーザー光が
照射される領域とレーザー光が照射される領域とが重畳
している領域の長さである。
Next, reference is made to FIG. FIG. 16 shows a method for polycrystallizing an amorphous silicon film according to the present invention when a larger substrate is handled. In FIG. 16,
As an example of a semiconductor device having a thin film transistor using a polycrystalline silicon film manufactured by the method of the present invention,
An active matrix type liquid crystal display device is shown. 1
Reference numeral 600 denotes a substrate. Reference numeral 1601 denotes an active matrix circuit. Reference numeral 1602 denotes a source driver circuit.
603 and 1604 are gate driver circuits. 1
Reference numerals 605 to 1616 denote laser light irradiation regions. By irradiating one or more shots of the laser light, the amorphous silicon film in each region is polycrystallized. Also, “C 3 ”, “C 4 ” and “C 5 ”, and “C 3
D 3 "and" length indicated by D 4 "is in the process area and the laser beam of each laser beam is irradiated as shown in a. Figure 16 the length of the overlap between the area to be irradiated,
At the end of the irradiation area irradiated with the laser light, there is a portion where the irradiation area irradiated with the laser light is overlapped (laser light irradiation overlapped area, typically 1617 to 1619). "C 3" in FIG. 19, "C 4", and "C 5" and "D 3"
And the length indicated by “D 4 ” is the length of the region where the region irradiated with the laser beam overlaps the region irradiated with the laser beam.

【0078】なお、プロセス上は、非晶質シリコン膜に
レーザー光が照射されて多結晶化され、パターンニング
された後にアクティブマトリクス回路、ソースドライ
バ、およびゲイトドライバが形成されるが、図16では
図13および図14同様、説明の便宜上、レーザー光の
照射領域とアクティブマトリクス回路、ソースドライバ
回路、およびゲイトドライバ回路とが同じ図に示されて
いる。なお、レーザー光照射領域1605〜1616
は、それぞれ異なるハッチング模様によって示されてい
るが、それぞれの領域には同等のレーザー光が照射され
る。
In the process, an amorphous silicon film is irradiated with a laser beam to be polycrystallized and patterned, and then an active matrix circuit, a source driver and a gate driver are formed. Similarly to FIGS. 13 and 14, for convenience of description, the irradiation region of the laser beam and the active matrix circuit, the source driver circuit, and the gate driver circuit are shown in the same diagram. Note that the laser light irradiation areas 1605 to 1616
Are indicated by different hatching patterns, but the respective regions are irradiated with the same laser light.

【0079】図16に示した本発明の非晶質シリコン膜
を多結晶化する方法においても、代表的に1617〜1
619で示されるレーザー光重畳領域のシリコン膜は、
アクティブマトリクス回路1601、ソースドライバ回
路1602およびゲイトドライバ回路1603を構成す
る薄膜トランジスタの活性層として用いられないよう
に、それぞれの回路が設計される。なお、"C3"、"C4"
および"C5"ならびに"D 3"および"D4"は、それぞれ同
じでもよいし、異なっていても良い。"C3"、"C4"およ
び"C5"ならびに"D3"および"D4"は、アクティブマト
リクス回路、またはドライバ回路等の設計次第で変更す
ることができる。つまり、このように比較的大きな基板
を扱う場合でも、"C3"、"C4"および"C5"ならびに"D
3"および"D4"は、それぞれアクティブマトリクス回路
の画素ピッチ、画素TFTのサイズ、およびドライバ回
路のTFTのサイズ等に応じて決定され、レーザー光非
照射領域が薄膜トランジスタの活性層とならないように
設計する。レーザー光非照射領域とアクティブマトリク
ス回路と、レーザー光非照射領域とソースドライバ回路
と、およびレーザー光非照射領域とゲイトドライバ回路
との位置関係はそれぞれ図17、図18、図19を参照
されたい。
The amorphous silicon film of the present invention shown in FIG.
Also in the method of polycrystallizing
The silicon film in the laser beam superimposed region indicated by 619 is
Active matrix circuit 1601, source driver circuit
Path 1602 and the gate driver circuit 1603
Not be used as the active layer of thin film transistors
Next, each circuit is designed. Note that "CThree"," CFour"
And "CFive"And" D Three"And" DFour"
It may be the same or different. "CThree"," CFour"And
And "CFive"And" DThree"And" DFour"The active mat
Changes depending on the design of the circuit or driver circuit.
Can be In other words, such a relatively large substrate
Even when dealing with "CThree"," CFour"And" CFive"And" D
Three"And" DFour"Means each active matrix circuit
Pixel pitch, pixel TFT size, and driver
Is determined according to the size of the TFT in the path, etc.
So that the irradiated area does not become the active layer of the thin film transistor
design. Non-irradiated area and active matrix
Circuit, laser light non-irradiation area and source driver circuit
And laser light non-irradiation area and gate driver circuit
Refer to FIGS. 17, 18 and 19 for the positional relationship with
I want to be.

【0080】なお、図16に示した本発明の非晶質シリ
コン膜を多結晶化するシステムは、図9に示したものと
同様のものが用いられる。
The system shown in FIG. 16 for polycrystallizing the amorphous silicon film of the present invention uses the same system as that shown in FIG.

【0081】次に、図29を参照する。図29には、図
1に示される本発明の非晶質シリコン膜の多結晶化方法
において、レーザー光照射領域が、基板の端部を含むよ
うにレーザー光が照射される。この方法は、図1以外の
他の図によって説明した方法にも適用できる。
Next, reference is made to FIG. In FIG. 29, in the method for polycrystallizing an amorphous silicon film of the present invention shown in FIG. 1, a laser beam is irradiated so that a laser beam irradiation region includes an end of a substrate. This method can also be applied to the method described with reference to the drawings other than FIG.

【0082】なお、図13および図14に示される方法
によって多結晶化されたシリコン膜のうち、レーザー光
照射重畳領域にあるシリコン膜は、上述したように通常
は薄膜トランジスタの活性層に用いられることはない。
しかし、仮に、レーザー光照射領域に"ずれ"が生じて、
レーザー光照射重畳領域のシリコン膜が薄膜トランジス
タの活性層に用いられる結果となっても、多少のばらつ
きは生じるが、薄膜トランジスタとしての動作には問題
無い場合があり、製品の歩留まりを極端に下げることは
ない。
Incidentally, among the silicon films polycrystallized by the method shown in FIGS. 13 and 14, the silicon film in the laser beam irradiation overlapping region is usually used as the active layer of the thin film transistor as described above. There is no.
However, if the laser beam irradiation area is shifted,
Even if the silicon film in the laser beam irradiation superimposed region is used as the active layer of the thin film transistor, there is some variation, but there is no problem in the operation as the thin film transistor, and the yield of the product is not extremely reduced. Absent.

【0083】また、全ての上述の非晶質シリコン膜の多
結晶化の方法は、熱的なSPCや触媒元素を用いたSP
Cの後、結晶性をより高めるために用いることもできる
のは、言うまでもない。つまり、「初期半導体膜」に上
述の方法により大出力のエキシマレーザー光を照射し
て、より高い結晶化を行うこともできる。
Further, all of the above-mentioned methods for polycrystallizing an amorphous silicon film employ a thermal SPC or an SP using a catalytic element.
It goes without saying that it can be used after C for further improving the crystallinity. That is, higher crystallization can be performed by irradiating the “initial semiconductor film” with a high-output excimer laser beam by the above method.

【0084】以下に本発明の構成を請求項に沿って説明
する。
The structure of the present invention will be described below with reference to the claims.

【0085】請求項1によると、基板上に半導体膜を形
成する第1の工程と、前記半導体膜の一部分に、トータ
ルエネルギーが5J以上かつパルス幅が100nsec
以上のレーザー光をワンショットまたは複数ショット照
射し、高結晶化半導体膜を形成する第2の工程と、前記
半導体膜と前記レーザ光との相対位置を変え、前記半導
体膜の一部分と異なる部分に前記第2の工程を繰り返す
第3の工程と、前記高結晶化半導体膜を活性層とする薄
膜トランジスタを形成する第4の工程と、を有する薄膜
トランジスタの作製方法が提供される。
According to the first aspect, the first step of forming a semiconductor film on a substrate and the step of forming a part of the semiconductor film to have a total energy of 5 J or more and a pulse width of 100 nsec.
A second step of irradiating the above laser light with one shot or a plurality of shots to form a highly crystallized semiconductor film, and changing a relative position between the semiconductor film and the laser light to a part different from a part of the semiconductor film There is provided a method for manufacturing a thin film transistor, comprising: a third step of repeating the second step; and a fourth step of forming a thin film transistor using the highly crystallized semiconductor film as an active layer.

【0086】請求項2によると、基板上に初期半導体膜
を形成する第1の工程と、前記初期半導体膜の一部分
に、トータルエネルギーが5J以上かつパルス幅が10
0nsec以上のレーザー光をワンショットまたは複数
ショット照射し、高結晶化半導体膜を形成する第2の工
程と、前記初期半導体膜と前記レーザ光との相対位置を
変え、前記初期半導体膜の一部分と異なる部分に前記第
2の工程を繰り返す第3の工程と、前記高結晶化半導体
膜を活性層とする薄膜トランジスタを形成する第4の工
程と、を有する薄膜トランジスタの作製方法が提供され
る。
According to the second aspect, the first step of forming the initial semiconductor film on the substrate, and the step of forming a part of the initial semiconductor film with a total energy of 5 J or more and a pulse width of 10
A second step of irradiating a laser beam of 0 nsec or more with one shot or a plurality of shots to form a highly crystallized semiconductor film, and changing a relative position between the initial semiconductor film and the laser beam to form a part of the initial semiconductor film; There is provided a method for manufacturing a thin film transistor, comprising: a third step of repeating the second step in different portions; and a fourth step of forming a thin film transistor using the highly crystallized semiconductor film as an active layer.

【0087】請求項3によると、基板上に半導体膜を形
成する第1の工程と、前記半導体膜の一部分に、トータ
ルエネルギーが5J以上かつパルス幅が100nsec
以上のレーザー光をワンショットまたは複数ショット照
射し、高結晶化半導体膜を形成する第2の工程と、前記
半導体膜と前記レーザー光との相対位置を変え、前記半
導体の一部分に重畳して前記レーザー光を照射すること
によって前記第2の工程を繰り返す第3の工程と、前記
高結晶化半導体膜を活性層とする薄膜トランジスタを形
成する第4の工程と、を有する薄膜トランジスタの作製
方法が提供される。
According to the third aspect, the first step of forming a semiconductor film on a substrate and the step of forming a part of the semiconductor film to have a total energy of 5 J or more and a pulse width of 100 nsec.
Irradiating the above laser light one shot or a plurality of shots, a second step of forming a highly crystallized semiconductor film, and changing the relative position between the semiconductor film and the laser light, and superimposing a part of the semiconductor, There is provided a method for manufacturing a thin film transistor, comprising: a third step of repeating the second step by irradiating a laser beam; and a fourth step of forming a thin film transistor using the highly crystallized semiconductor film as an active layer. You.

【0088】請求項4によると、基板上に初期半導体膜
を形成する第1の工程と、前記初期半導体膜の一部分
に、トータルエネルギーが5J以上かつパルス幅が10
0nsec以上のレーザー光をワンショットまたは複数
ショット照射し、高結晶化半導体膜を形成する第2の工
程と、前記初期半導体膜と前記レーザー光との相対位置
を変え、前記初期半導体の一部分に重畳して前記レーザ
ー光を照射することによって前記第2の工程を繰り返す
第3の工程と、前記高結晶化半導体膜を活性層とする薄
膜トランジスタを形成する第4の工程と、を有する薄膜
トランジスタの作製方法が提供される
According to the fourth aspect, the first step of forming the initial semiconductor film on the substrate, and the step of forming a part of the initial semiconductor film to have a total energy of 5 J or more and a pulse width of 10
A second step of irradiating a laser beam of 0 nsec or more for one shot or a plurality of shots to form a highly crystallized semiconductor film, and changing a relative position between the initial semiconductor film and the laser beam to overlap a part of the initial semiconductor. A method of manufacturing a thin film transistor, comprising: a third step of repeating the second step by irradiating the laser light; and a fourth step of forming a thin film transistor having the highly crystallized semiconductor film as an active layer. Is provided

【0089】請求項5によると、前記半導体膜は、シリ
コン膜またはシリコンゲルマニウム膜である請求項1ま
たは3に記載の薄膜トランジスタの作製方法が提供され
る。
According to a fifth aspect, there is provided the method of manufacturing a thin film transistor according to the first or third aspect, wherein the semiconductor film is a silicon film or a silicon germanium film.

【0090】請求項6によると、前記初期半導体膜は、
シリコン膜またはシリコンゲルマニウム膜である請求項
2または4に記載の薄膜トランジスタの作製方法が提供
される。
According to claim 6, the initial semiconductor film is
The method for manufacturing a thin film transistor according to claim 2 or 4, which is a silicon film or a silicon germanium film.

【0091】請求項7によると、前記高結晶化半導体膜
の間隔は、約10μm以下である請求項1、2または5
に記載の薄膜トランジスタの作製方法が提供される。
According to claim 7, the distance between the highly crystallized semiconductor films is about 10 μm or less.
The method for manufacturing a thin film transistor according to the above is provided.

【0092】請求項8によると、前記半導体膜の一部分
と異なる部分との間隔は、約10μm以下である請求項
1、2または5に記載の薄膜トランジスタの作製方法が
提供される。
According to an eighth aspect, there is provided the method of manufacturing a thin film transistor according to the first, second or fifth aspect, wherein a distance between a part of the semiconductor film and a different part is about 10 μm or less.

【0093】請求項9によると、前記高結晶化半導体膜
だけを活性層として用いる請求項1、2、5、7または
8に記載の薄膜トランジスタの作製方法が提供される。
According to the ninth aspect, there is provided the method of manufacturing a thin film transistor according to the first, second, fifth, seventh or eighth aspect, wherein only the highly crystallized semiconductor film is used as an active layer.

【0094】請求項10によると、前記前記半導体膜の
一部分の長さは、約10μm以下である請求項2、3、
4または6に記載の薄膜トランジスタの作製方法が提供
される。
According to a tenth aspect, the length of a portion of the semiconductor film is about 10 μm or less.
A method for manufacturing a thin film transistor according to 4 or 6 is provided.

【0095】請求項11によると、前記レーザー光のパ
ルス幅は、200nsec以上であることを特徴とする
請求項1乃至10のいずれか一に記載の薄膜トランジス
タの作製方法が提供される。
According to the eleventh aspect, there is provided the method of manufacturing a thin film transistor according to any one of the first to tenth aspects, wherein the pulse width of the laser beam is 200 nsec or more.

【0096】請求項12によると、基板上に非晶質半導
体膜を形成する第1の工程と、前記非晶質半導体膜の一
部分に、トータルエネルギーが5J以上かつパルス幅が
100nsec以上のレーザー光をワンショットまたは
複数ショット照射する第2の工程と、前記非晶質シリコ
ン膜と前記レーザ光との相対位置を変え、前記非晶質シ
リコン膜の一部分と異なる部分に前記第2の工程を繰り
返し、多結晶半導体膜を形成する第3の工程と、前記多
結晶半導体膜を活性層とする薄膜トランジスタを形成す
る第4工程と、を有する薄膜トランジスタの作製方法が
提供される。
According to the twelfth aspect, the first step of forming an amorphous semiconductor film on a substrate, and the step of forming a laser beam having a total energy of 5 J or more and a pulse width of 100 nsec or more on a part of the amorphous semiconductor film. Repeating one step or a plurality of shots, and changing the relative position between the amorphous silicon film and the laser beam, and repeating the second step on a portion different from a portion of the amorphous silicon film. A third step of forming a polycrystalline semiconductor film; and a fourth step of forming a thin film transistor using the polycrystalline semiconductor film as an active layer.

【0097】請求項13によると、前記非晶質半導体膜
は、非晶質シリコン膜または非晶質シリコンゲルマニウ
ム膜である請求項12に記載の薄膜トランジスタの作製
方法が提供される。
According to a thirteenth aspect, there is provided the method of manufacturing a thin film transistor according to the twelfth aspect, wherein the amorphous semiconductor film is an amorphous silicon film or an amorphous silicon germanium film.

【0098】請求項14によると、前記多結晶半導体膜
の間隔は、約10μm以下である請求項12または13
に記載の薄膜トランジスタの作製方法が提供される。
According to a fourteenth aspect, an interval between the polycrystalline semiconductor films is about 10 μm or less.
The method for manufacturing a thin film transistor according to the above is provided.

【0099】請求項15によると、前記非晶質シリコン
膜の一部分と異なる部分との間隔は、約10μm以下で
ある請求項12乃至15のいずれか一に記載の薄膜トラ
ンジスタの作製方法が提供される。
According to a fifteenth aspect, there is provided the method of manufacturing a thin film transistor according to any one of the twelfth to fifteenth aspects, wherein a distance between a part of the amorphous silicon film and a different part is about 10 μm or less. .

【0100】請求項16によると、前記レーザー光のパ
ルス幅は、200nsec以上であることを特徴とする
請求項12乃至15のいずれか一に記載の薄膜トランジ
スタの作製方法が提供される。
According to a sixteenth aspect, there is provided the method of manufacturing a thin film transistor according to any one of the twelfth to fifteenth aspects, wherein a pulse width of the laser light is 200 nsec or more.

【0101】請求項17によると、前記非晶質半導体膜
のうち、多結晶化された領域だけを活性層として用いる
請求項12乃至16のいずれか一に記載の薄膜トランジ
スタの作製方法が提供される。
According to a seventeenth aspect, there is provided the method of manufacturing a thin film transistor according to any one of the twelfth to sixteenth aspects, wherein only a polycrystallized region of the amorphous semiconductor film is used as an active layer. .

【0102】請求項18によると、基板上に非晶質半導
体膜を形成する第1の工程と、前記非晶質半導体膜の一
部分に、トータルエネルギーが5J以上かつパルス幅が
100nsec以上のレーザー光をワンショットまたは
複数ショット照射する第2の工程と、前記非晶質半導体
膜と前記レーザ光との相対位置を変え、前記非晶質シリ
コン膜の一部分に重畳した領域に前記レーザー光を照射
し、前記第2の工程を繰り返し、前記非晶質半導体膜の
概略全領域を多結晶化する第3の工程と、前記多結晶化
された半導体膜を活性層とする薄膜トランジスタを形成
する第4工程と、を有する薄膜トランジスタの作製方法
が提供される。
According to the eighteenth aspect, the first step of forming an amorphous semiconductor film on a substrate and the step of forming a laser beam having a total energy of 5 J or more and a pulse width of 100 nsec or more on a part of the amorphous semiconductor film. A second step of irradiating the amorphous semiconductor film and the laser light with one shot or a plurality of shots, and irradiating the laser light to a region overlapping a part of the amorphous silicon film with the laser light. A third step of repeating the second step and polycrystallizing substantially the entire region of the amorphous semiconductor film, and a fourth step of forming a thin film transistor using the polycrystallized semiconductor film as an active layer And a method for manufacturing a thin film transistor having the following.

【0103】請求項19によると、前記非晶質半導体膜
は、非晶質シリコン膜または非晶質シリコンゲルマニウ
ム膜である請求項18に記載の薄膜トランジスタの作製
方法が提供される。
According to claim 19, there is provided the method of manufacturing a thin film transistor according to claim 18, wherein the amorphous semiconductor film is an amorphous silicon film or an amorphous silicon germanium film.

【0104】請求項20によると、前記非晶質シリコン
膜の一部分に重畳した領域の長さは、約10μm以下で
ある請求項19に記載の薄膜トランジスタの作製方法が
提供される。
According to a twentieth aspect, there is provided the method of manufacturing a thin film transistor according to the nineteenth aspect, wherein the length of the region overlapping the part of the amorphous silicon film is about 10 μm or less.

【0105】請求項21によると、前記レーザー光のパ
ルス幅は、200nsec以上であることを特徴とする
請求項18乃至20のいずれか一に記載の薄膜トランジ
スタの作製方法が提供される。
According to a twenty-first aspect, there is provided the method for manufacturing a thin film transistor according to any one of the eighteenth to twentieth aspects, wherein a pulse width of the laser light is 200 nsec or more.

【0106】請求項22によると、前記多結晶された非
晶質シリコン膜のうち前記非晶質シリコン膜の一部分を
除いた領域だけを活性層として用いる請求項18乃至2
1のいずれか一に記載の薄膜トランジスタの作製方法が
提供される。
According to a twenty-second aspect, only the region of the polycrystalline amorphous silicon film excluding a part of the amorphous silicon film is used as an active layer.
A method for manufacturing a thin film transistor according to any one of the first to third aspects is provided.

【0107】請求項23によると、前記レーザー光は、
エキシマレーザー装置を2段、3段または4段連結させ
て用いることによって得られるレーザー光であることを
特徴とする請求項1乃至22のずれか一に記載の薄膜ト
ランジスタの作製方法が提供される。
According to claim 23, the laser light is:
The method for manufacturing a thin film transistor according to any one of claims 1 to 22, wherein the laser light is obtained by using an excimer laser device connected in two, three, or four stages.

【0108】ここで、以下の実施例をもって本発明の詳
細について説明する。なお、以下の実施例は本発明のあ
る実施形態にすぎず、本発明はこれらに限定されるわけ
ではない。
Now, the present invention will be described in detail with reference to the following examples. Note that the following examples are only certain embodiments of the present invention, and the present invention is not limited to these embodiments.

【0109】[0109]

【実施例】【Example】

【0110】(実施例1)(Example 1)

【0111】本実施例では、本発明の非晶質シリコン膜
の多結晶化方法をもちいて作製されたTFTを有するア
クティブマトリクス型液晶表示装置の作製について具体
的に説明する。本実施例では、複数のTFTを形成し、
アクティブマトリクス回路、ドライバ回路、および他の
周辺回路(ロジック回路、メモリ回路等)をモノリシッ
クに構成する例を図20〜図23に示す。なお、本実施
例では、アクティブマトリクス回路の1つの画素と、他
の回路(ドライバ回路および他の周辺回路等)の基本回
路であるCMOS回路とが同時に形成される様子を示
す。また、本実施例では、Pチャネル型TFTとNチャ
ネル型TFTとがそれぞれ1つのゲイト電極を備えてい
る場合(画素TFTは2つのゲイト電極を備えている場
合)についてその作製工程を説明するが、ダブルゲイト
型やトリプルゲイト型のような複数のゲイト電極を備え
たTFTによるCMOS回路をも同様に作製することが
できる。
Example 1 In this example, the production of an active matrix type liquid crystal display device having a TFT produced using the method for polycrystallizing an amorphous silicon film of the present invention will be specifically described. In this embodiment, a plurality of TFTs are formed,
FIGS. 20 to 23 show examples in which the active matrix circuit, the driver circuit, and other peripheral circuits (logic circuit, memory circuit, and the like) are monolithically configured. In this embodiment, one pixel of the active matrix circuit and a CMOS circuit which is a basic circuit of another circuit (such as a driver circuit and another peripheral circuit) are formed at the same time. In this embodiment, the manufacturing process will be described for the case where the P-channel TFT and the N-channel TFT each have one gate electrode (the pixel TFT has two gate electrodes). A CMOS circuit using a TFT having a plurality of gate electrodes, such as a double gate type or a triple gate type, can be similarly manufactured.

【0112】図20(A)を参照する。まず、絶縁表面
を有する基板としてガラス基板2001を準備する。ガ
ラスの代わりに熱酸化膜を形成したシリコン基板を用い
ることもできるし、石英基板を用いることもできる。ガ
ラス基板またはプラスチック基板上に一旦非晶質珪素膜
を形成し、それを完全に熱酸化して絶縁膜とする様な方
法をとっても良い。さらに、絶縁膜として窒化シリコン
膜を形成したガラス基板、石英基板、セラミックス基
板、プラスチック基板またはシリコン基板を用いても良
い。
Referring to FIG. First, a glass substrate 2001 is prepared as a substrate having an insulating surface. Instead of glass, a silicon substrate on which a thermal oxide film is formed can be used, or a quartz substrate can be used. A method may be employed in which an amorphous silicon film is once formed on a glass substrate or a plastic substrate, and is completely thermally oxidized to form an insulating film. Further, a glass substrate, a quartz substrate, a ceramic substrate, a plastic substrate, or a silicon substrate on which a silicon nitride film is formed as an insulating film may be used.

【0113】次に、下地膜2002を形成する。本実施
例では、酸化シリコン膜(SiO2)が用いられた。次
に、非晶質シリコン膜2003を形成する。本実施例で
は、原料ガスとしてSi26を用い、LPCVD法で非
晶質シリコン膜2003を形成した。非晶質シリコン膜
2003は、最終的な膜厚(熱酸化後の膜減りを考慮し
た膜厚)が10〜75nm(好ましくは15〜45n
m)となる様に調節する。
Next, a base film 2002 is formed. In this embodiment, a silicon oxide film (SiO 2 ) was used. Next, an amorphous silicon film 2003 is formed. In this example, an amorphous silicon film 2003 was formed by LPCVD using Si 2 H 6 as a source gas. The amorphous silicon film 2003 has a final film thickness (thickness in consideration of film reduction after thermal oxidation) of 10 to 75 nm (preferably 15 to 45 n).
m).

【0114】なお、非晶質シリコン膜2003の成膜に
際して膜中の不純物濃度の管理を徹底的に行うことが重
要である。本実施例の場合、非晶質シリコン膜2003
中では、後の結晶化を阻害する不純物であるC(炭素)
およびN(窒素)の濃度はいずれも5×1018atom
s/cm3未満(代表的には5×1017atoms/c
3以下、好ましくは2×1017atoms/cm3
下)、O(酸素)は1.5×1019atoms/cm3
未満(代表的には1×1018atoms/cm3以下、
好ましくは5×1017atoms/cm3以下)となる
様に管理する。なぜならば各不純物がこれ以上の濃度で
存在すると、後の結晶化の際に悪影響を及ぼし、結晶化
後の膜質を低下させる原因となるからである。本明細書
中において膜中の上記の不純物元素濃度は、SIMS
(質量2次イオン分析)の測定結果における最小値で定
義されている。
In forming the amorphous silicon film 2003, it is important to thoroughly control the impurity concentration in the film. In the case of this embodiment, the amorphous silicon film 2003
Inside, C (carbon) which is an impurity that inhibits subsequent crystallization
And the concentration of N (nitrogen) are 5 × 10 18 atoms
less than s / cm 3 (typically 5 × 10 17 atoms / c
m 3 or less, preferably 2 × 10 17 atoms / cm 3 or less, and O (oxygen) is 1.5 × 10 19 atoms / cm 3.
Less than (typically 1 × 10 18 atoms / cm 3 or less,
Preferably, it is controlled to be 5 × 10 17 atoms / cm 3 or less. This is because, if each impurity is present at a higher concentration, it will have an adverse effect on the subsequent crystallization and cause a deterioration in the film quality after the crystallization. In the present specification, the above-mentioned impurity element concentration in the film is determined by SIMS
(Mass secondary ion analysis) is defined as the minimum value in the measurement results.

【0115】上記構成を得るため、本実施例で用いるL
PCVD炉は定期的にドライクリーニングを行い、成膜
室の清浄化を図っておくことが望ましい。ドライクリー
ニングは、200〜400℃程度に加熱した炉内に10
0〜300sccmのClF 3(フッ化塩素)ガスを流
し、熱分解によって生成したフッ素によって成膜室のク
リーニングを行えば良い。なお、本出願人の知見によれ
ば炉内温度300℃とし、ClF3ガスの流量を300
sccmとした場合、約2μm厚の付着物(主にシリコ
ンを主成分する)を4時間で完全に除去することができ
る。
In order to obtain the above configuration, L used in this embodiment is
The PCVD furnace performs dry cleaning periodically to form a film.
It is desirable to clean the room. Dry cree
10 minutes in a furnace heated to about 200 to 400 ° C.
0-300 sccm ClF ThreeFlowing (chlorine fluoride) gas
And the fluorine generated by thermal decomposition
You only have to do the leaning. Note that, based on the knowledge of the applicant,
If the furnace temperature is 300 ° C, ClFThreeGas flow rate 300
In the case of sccm, a deposit of about 2 μm thickness (mainly silicon)
Can be completely removed in 4 hours
You.

【0116】また、非晶質シリコン膜2003中の水素
濃度も非常に重要なパラメータであり、水素含有量を低
く抑えた方が結晶性の良い膜が得られる様である。その
ため、非晶質シリコン膜2003の成膜はLPCVD法
であることが好ましい。なお、成膜条件を最適化するこ
とでプラズマCVD法を用いることも可能である。
Further, the hydrogen concentration in the amorphous silicon film 2003 is also a very important parameter, and a film with good crystallinity can be obtained by keeping the hydrogen content low. Therefore, it is preferable that the amorphous silicon film 2003 be formed by an LPCVD method. Note that the plasma CVD method can be used by optimizing the film formation conditions.

【0117】次に、大出力エキシマレーザーの照射によ
る非晶質シリコン膜903の多結晶化工程を行う。この
工程では、上記課題を解決するための手段の欄で説明し
たように、回路の設計に応じてエキシマレーザーの照射
領域をコントロールする。
Next, a polycrystallizing step of the amorphous silicon film 903 by irradiation of a high-power excimer laser is performed. In this step, as described in the section of the means for solving the above problem, the irradiation area of the excimer laser is controlled according to the circuit design.

【0118】図20(B)を参照する。本実施例では、
1ショットが15J、かつパルス幅が100nsecの
大出力エキシマレーザー光を非晶質シリコン膜2003
に照射し、非晶質シリコン膜の多結晶化を行った。ま
た、エネルギー密度は、200mJ/cm2であった。
このようにして多結晶シリコン膜2004が得られる
(図20(C))。なお、エキシマレーザーの出力は5
J以上かつパルス幅が100nsec以上(好ましくは
200nsec以上)が望ましい。なお、非晶質シリコ
ン膜の多結晶化には、上述のエキシマレーザを複数ショ
ット照射することによって行っても良い。
Referring to FIG. In this embodiment,
A high-power excimer laser beam with one shot of 15 J and a pulse width of 100 nsec is applied to the amorphous silicon film 2003.
To polycrystallize the amorphous silicon film. The energy density was 200 mJ / cm 2 .
Thus, a polycrystalline silicon film 2004 is obtained (FIG. 20C). The output of the excimer laser is 5
J and a pulse width of 100 nsec or more (preferably 200 nsec or more) are desirable. Note that the polycrystallization of the amorphous silicon film may be performed by irradiating the above-described excimer laser with a plurality of shots.

【0119】ここで、N2雰囲気またはH2雰囲気におい
て、約600℃で、20時間程度アニールしても良い。
Here, annealing may be performed at about 600 ° C. for about 20 hours in an N 2 atmosphere or an H 2 atmosphere.

【0120】また、酸化シリコン膜2002と非晶質シ
リコン膜2003とを大気開放しないで連続成膜し、さ
らに酸化シリコン膜を大気開放しないで成膜し、その後
レーザー光を照射し、非晶質シリコン膜を多結晶化して
も良い。また、非晶質シリコン膜2003を熱酸化し、
非晶質シリコン膜の上面に酸化シリコン膜を形成し、そ
の後レーザー光を照射し、非晶質シリコン膜を多結晶化
しても良い。
[0120] A silicon oxide film 2002 and an amorphous silicon film 2003 are continuously formed without opening to the atmosphere, and a silicon oxide film is formed without opening to the atmosphere. The silicon film may be polycrystallized. Further, the amorphous silicon film 2003 is thermally oxidized,
A silicon oxide film may be formed over the upper surface of the amorphous silicon film and then irradiated with a laser beam to polycrystallize the amorphous silicon film.

【0121】次に、図21(A)を参照する。多結晶シ
リコン膜2004をパターンニングし、薄膜トランジス
タの活性層2005〜2007を形成する。前記アニー
ルを、多結晶シリコン膜のパターンニング後に行っても
良い。
Next, reference will be made to FIG. The polycrystalline silicon film 2004 is patterned to form thin film transistor active layers 2005 to 2007. The annealing may be performed after patterning the polycrystalline silicon film.

【0122】次に、図21(B)を参照する。活性層を
形成した後ゲイト絶縁膜2008を形成する。
Next, reference will be made to FIG. After forming the active layer, a gate insulating film 2008 is formed.

【0123】次に、図示しないアルミニウムを主成分と
する金属膜を成膜し、パターニングによって後のゲイト
電極の原型を形成する。本実施例では2wt%のスカン
ジウムを含有したアルミニウム膜を用いる。
Next, a metal film (not shown) containing aluminum as a main component is formed, and a prototype of a later gate electrode is formed by patterning. In this embodiment, an aluminum film containing 2 wt% of scandium is used.

【0124】次に、特開平7−135318号公報記載
の技術により多孔性の陽極酸化膜2009〜2016、
無孔性の陽極酸化膜2017〜2020、およびゲイト
電極2021〜2024を形成する(図21(B))。
Next, the porous anodic oxide films 2009 to 2016 were prepared by the technique described in JP-A-7-135318.
Non-porous anodic oxide films 2017 to 2020 and gate electrodes 2021 to 2024 are formed (FIG. 21B).

【0125】こうして図21(B)の状態が得られた
ら、次にゲイト電極2021〜2024および多孔性の
陽極酸化膜2009〜2016をマスクとしてゲイト絶
縁膜2008をエッチングする。そして、多孔性の陽極
酸化膜2009〜2016を除去して図21(C)の状
態を得る。なお、図21(C)において2025〜20
27で示されるのは加工後のゲイト絶縁膜である。
After the state shown in FIG. 21B is obtained, the gate insulating film 2008 is etched using the gate electrodes 2021 to 2024 and the porous anodic oxide films 2009 to 2016 as masks. Then, the porous anodic oxide films 2009 to 2016 are removed to obtain the state shown in FIG. Note that in FIG.
Reference numeral 27 denotes the processed gate insulating film.

【0126】図22(A)を参照する。次に、一導電性
を付与する不純物元素の添加工程を行う。不純物元素と
してはNチャネル型ならばP(リン)またはAs(砒
素)、P型ならばB(ボロン)またはGa(ガリウム)
を用いれば良い。本実施例では、Nチャネル型およびP
チャネル型のTFTを形成するための不純物添加をそれ
ぞれ2回の工程に分けて行う。
Referring to FIG. Next, a step of adding an impurity element imparting one conductivity is performed. As an impurity element, P (phosphorus) or As (arsenic) for N-channel type, B (boron) or Ga (gallium) for P-type
May be used. In this embodiment, the N channel type and the P
Impurity addition for forming a channel type TFT is performed in two steps.

【0127】最初に、Nチャネル型のTFTを形成する
ための不純物添加を行う。まず、1回目の不純物添加
(本実施例ではP(リン)を用いる)を高加速電圧80
keV程度で行い、n-領域を形成する。このn-領域
は、Pイオン濃度が1×1018atoms/cm3〜1
×1019atoms/cm3となるように調節する。
First, impurities are added for forming an N-channel TFT. First, the first impurity addition (in this embodiment, P (phosphorus) is used) is performed at a high accelerating voltage 80.
This is performed at about keV to form an n region. This n region has a P ion concentration of 1 × 10 18 atoms / cm 3 to 1
Adjust so as to be × 10 19 atoms / cm 3 .

【0128】さらに、2回目の不純物添加を低加速電圧
10keV程度で行い、n+領域を形成する。この時は、
加速電圧が低いので、ゲイト絶縁膜がマスクとして機能
する。また、このn+領域は、シート抵抗が500Ω以
下(好ましくは300Ω以下)となるように調節する。
Further, the second impurity addition is performed at a low acceleration voltage of about 10 keV to form an n + region. At this time,
Since the acceleration voltage is low, the gate insulating film functions as a mask. The n + region is adjusted so that the sheet resistance is 500Ω or less (preferably 300Ω or less).

【0129】以上の工程を経て、CMOS回路を構成す
るNチャネル型TFTのソース領域およびドレイン領域
2028および2029、低濃度不純物領域(LDD領
域)2032、チャネル形成領域2035が形成され
る。また、画素TFTを構成するNチャネル型TFTの
ソース領域およびドレイン領域203および2031、
低濃度不純物領域(LDD領域)2033および203
4、チャネル形成領域2036および2037が確定す
る(図22(A))。
Through the above steps, source and drain regions 2028 and 2029, a low-concentration impurity region (LDD region) 2032, and a channel forming region 2035 of the N-channel TFT constituting the CMOS circuit are formed. Also, the source and drain regions 203 and 2031 of the N-channel TFT forming the pixel TFT,
Low concentration impurity regions (LDD regions) 2033 and 203
4. Channel formation regions 2036 and 2037 are determined (FIG. 22A).

【0130】なお、図22(A)に示す状態ではCMO
S回路を構成するPチャネル型TFTの活性層は、Nチ
ャネル型TFTの活性層と同じ構成となっている。
Note that, in the state shown in FIG.
The active layer of the P-channel TFT forming the S circuit has the same configuration as the active layer of the N-channel TFT.

【0131】次に、図22(B)に示すように、Nチャ
ネル型TFTを覆ってレジストマスク2038を設け、
P型を付与する不純物イオン(本実施例ではボロンを用
いる)の添加を行う。
Next, as shown in FIG. 22B, a resist mask 2038 is provided so as to cover the N-channel type TFT.
Addition of an impurity ion imparting P-type (boron is used in this embodiment) is performed.

【0132】この工程も前述の不純物添加工程と同様に
2回に分けて行うが、Nチャネル型をPチャネル型に反
転させる必要があるため、前述のPイオンの添加濃度の
数倍程度の濃度のB(ボロン)イオンを添加する。
This step is also performed twice as in the above-described impurity doping step. However, since it is necessary to invert the N-channel type to the P-channel type, the concentration is several times as high as the P ion addition concentration. B (boron) ion is added.

【0133】こうしてCMOS回路を構成するPチャネ
ル型TFTのソース領域およびドレイン領域2039お
よび2040、低濃度不純物領域(LDD領域)204
1、チャネル形成領域2042が形成される(図22
(B))。
Thus, the source and drain regions 2039 and 2040 of the P-channel TFT constituting the CMOS circuit and the low concentration impurity region (LDD region) 204
1. A channel formation region 2042 is formed.
(B)).

【0134】本実施例では、2wt%のスカンジウムを
含有したアルミニウム膜を用いてゲイト電極を形成した
が、多結晶シリコン膜を用いてゲイト電極を形成しても
良い。この場合、LDD領域は、SiO2やSiNなど
のサイドウォールを用いて形成される。
In this embodiment, the gate electrode is formed using an aluminum film containing 2 wt% of scandium, but the gate electrode may be formed using a polycrystalline silicon film. In this case, the LDD region is formed using a sidewall such as SiO 2 or SiN.

【0135】次に、ファーネスアニール、レーザーニー
ル、ランプアニール等の組み合わせによって不純物イオ
ンの活性化を行う。それと同時に添加工程で受けた活性
層の損傷も修復される。
Next, impurity ions are activated by a combination of furnace annealing, laser annealing, lamp annealing, and the like. At the same time, the damage of the active layer in the addition step is also repaired.

【0136】図22(C)を参照する。次に、第1層間
絶縁膜2043として酸化シリコン膜と窒化シリコン膜
との積層膜を形成し、コンタクトホールを形成した後、
ソース電極およびドレイン電極2044〜2048を形
成して図22(C)に示す状態を得る。なお、第1層間
絶縁膜2043として有機性樹脂膜を用いることもでき
る。
Referring to FIG. Next, a stacked film of a silicon oxide film and a silicon nitride film is formed as the first interlayer insulating film 2043, and a contact hole is formed.
The source electrode and the drain electrodes 2044 to 2048 are formed to obtain a state shown in FIG. Note that an organic resin film can be used as the first interlayer insulating film 2043.

【0137】図22(C)に示す状態が得られたら、有
機性樹脂膜からなる第2層間絶縁膜2049を0.5〜
3μmの厚さに形成する(図23(A))。有機性樹脂
膜としては、ポリイミド、アクリル、ポリイミドアミド
等が用いられる。有機性樹脂膜の利点は、成膜方法が簡
単である点、容易に膜厚を厚くできる点、比誘電率が低
いので寄生容量を低減できる点、平坦性に優れている点
などが挙げられる。なお、上述した以外の有機性樹脂膜
を用いることもできる。
When the state shown in FIG. 22C is obtained, the second interlayer insulating film 2049 made of an organic resin film is
It is formed to a thickness of 3 μm (FIG. 23A). As the organic resin film, polyimide, acrylic, polyimide amide or the like is used. The advantages of the organic resin film are that the film formation method is simple, the film thickness can be easily increased, the parasitic capacitance can be reduced because the relative dielectric constant is low, and the flatness is excellent. . Note that an organic resin film other than those described above can be used.

【0138】次に、第2の層間絶縁膜2049の一部を
除去し、遮光性を有する膜でなるブラックマトリクス2
050を形成する。本実施例では、ブラックマトリクス
2050にはチタンを用い、画素TFTのドレイン電極
2048とブラックマトリクス2050との間に補助容
量を形成している。また、ブラックマトリクス2050
としては、黒色顔料を含む樹脂膜等を用いることもでき
る。
Next, a part of the second interlayer insulating film 2049 is removed, and the black matrix 2 made of a light-shielding film is removed.
050 is formed. In this embodiment, titanium is used for the black matrix 2050, and an auxiliary capacitance is formed between the drain electrode 2048 of the pixel TFT and the black matrix 2050. Black matrix 2050
For example, a resin film containing a black pigment can be used.

【0139】次に、有機性樹脂膜からなる第3層間絶縁
膜2051を0.5〜3μmの厚さに形成する。有機性
樹脂膜としては、ポリイミド、アクリル、ポリイミドア
ミド等が用いられる。なお、上述した以外の有機性樹脂
膜を用いることもできる。
Next, a third interlayer insulating film 2051 made of an organic resin film is formed to a thickness of 0.5 to 3 μm. As the organic resin film, polyimide, acrylic, polyimide amide or the like is used. Note that an organic resin film other than those described above can be used.

【0140】そして第2層間絶縁膜2049および第3
層間絶縁膜2051にコンタクトホールを形成し、透明
画素電極2052を120nmの厚さに形成する。な
お、本実施例は透過型のアクティブマトリクス液晶表示
装置の例であるため透明画素電極2046を構成する導
電膜としてITO等の透明導電膜を用いる。
The second interlayer insulating film 2049 and the third
A contact hole is formed in the interlayer insulating film 2051, and a transparent pixel electrode 2052 is formed to a thickness of 120 nm. Since this embodiment is an example of a transmission type active matrix liquid crystal display device, a transparent conductive film such as ITO is used as a conductive film forming the transparent pixel electrode 2046.

【0141】次に、基板全体を350℃の水素雰囲気で
1〜2時間加熱し、素子全体の水素化を行うことで膜中
(特に活性層中)のダングリングボンド(不対結合手)
を補償する。以上の工程を経て同一基板上にCMOS回
路および画素マトリクス回路を作製することができる。
Next, the entire substrate is heated in a hydrogen atmosphere at 350 ° C. for 1 to 2 hours, and hydrogenation of the entire device is performed, whereby dangling bonds (unpaired bonds) in the film (especially in the active layer) are formed.
To compensate. Through the above steps, a CMOS circuit and a pixel matrix circuit can be manufactured over the same substrate.

【0142】次に、上記の工程によって作製されたアク
ティブマトリクス基板をもとに、アクティブマトリクス
型液晶表示装置を作製する工程を説明する。
Next, a process of manufacturing an active matrix type liquid crystal display device based on the active matrix substrate manufactured by the above process will be described.

【0143】図23(B)の状態のアクティブマトリク
ス基板に配向膜2053成する。本実施例では、配向膜
2053には、ポリイミドを用いた。次に、対向基板を
用意する。対向基板は、ガラス基板2054、対向電極
2055、配向膜2056とで構成される。
An alignment film 2053 is formed on the active matrix substrate in the state shown in FIG. In this embodiment, polyimide is used for the alignment film 2053. Next, a counter substrate is prepared. The opposite substrate includes a glass substrate 2054, an opposite electrode 2055, and an alignment film 2056.

【0144】なお、本実施例では、配向膜には、ポリイ
ミド膜を用いた。なお、配向膜形成後、ラビング処理を
施した。なお、本実施例では、比較的小さなプレチル角
を持つようなポリイミドを用いた。
In this example, a polyimide film was used as the alignment film. After the formation of the alignment film, a rubbing treatment was performed. In this embodiment, polyimide having a relatively small pre-tilt angle is used.

【0145】次に、上記の工程を経たアクティブマトリ
クス基板と対向基板とを公知のセル組み工程によって、
シール材やスペーサ(共に図示せず)などを介して貼り
合わせる。その後、両基板の間に液晶2057を注入
し、封止剤(図示せず)によって完全に封止する。本実
施例では、液晶2057としてネマチック液晶を用い
た。
Next, the active matrix substrate and the counter substrate having undergone the above-described steps are subjected to a known cell assembling step to perform
It is bonded via a sealing material or a spacer (both not shown). Thereafter, a liquid crystal 2057 is injected between the two substrates, and completely sealed with a sealant (not shown). In this embodiment, a nematic liquid crystal is used as the liquid crystal 2057.

【0146】よって、図23(C)に示すような透過型
のアクティブマトリクス型液晶表示装置が完成する。
Thus, a transmission type active matrix liquid crystal display device as shown in FIG. 23C is completed.

【0147】ここで、図24を参照する。図24には、
本実施例によって作製されたアクティブマトリクス型液
晶表示装置が示されている。図24(A)には、アクテ
ィブマトリクス型液晶表示装置の斜視図が示されてい
る。2401はアクティブマトリクス基板、2042は
対向基板、2403はアクティブマトリクス回路、24
04はソースドライバ回路、2405および2406は
ゲイトドライバ回路、2407はFPC(Flexib
le Print Circuit)である。
Here, reference is made to FIG. In FIG.
An active matrix type liquid crystal display device manufactured according to this embodiment is shown. FIG. 24A is a perspective view of an active matrix liquid crystal display device. 2401 is an active matrix substrate, 2042 is a counter substrate, 2403 is an active matrix circuit, 24
04 is a source driver circuit, 2405 and 2406 are gate driver circuits, and 2407 is an FPC (Flexib).
le Print Circuit).

【0148】また、図24(B)には、アクティブマト
リクス型液晶表示装置を図24(A)において、Aの方
向から見た図が示されている。また、図24(C)に
は、アクティブマトリクス型液晶表示装置を図24
(A)において、Bの方向から見た図が示されている。
このように、本実施例のアクティブマトリクス型液晶表
示装置は、FPCFlexible Print Ci
rcuit)2407が接続される部分を除いて、3つ
の端面が揃っている。
FIG. 24B is a view of the active matrix type liquid crystal display device viewed from the direction A in FIG. 24A. FIG. 24C shows an active matrix liquid crystal display device.
(A) shows a diagram viewed from the direction B.
As described above, the active matrix type liquid crystal display device according to the present embodiment has the FPCFlexible Print Ci.
(rcuit) 2407, except for the portion to which it is connected.

【0149】(実施例2)(Example 2)

【0150】本実施例では、実施例1において、ドライ
バ回路や他の周辺回路を構成するTFTのゲイト絶縁膜
の厚さが、アクティブマトリクス回路を構成する画素T
FTのゲイト絶縁膜の厚さよりも薄い場合のアクティブ
マトリクス型液晶表示装置を説明する。
In this embodiment, in the first embodiment, the thickness of the gate insulating film of the TFT forming the driver circuit and other peripheral circuits is the same as that of the pixel T forming the active matrix circuit.
An active matrix type liquid crystal display device when the thickness is smaller than the thickness of the gate insulating film of the FT will be described.

【0151】図25を参照する。図25には、本実施例
のアクティブマトリクス型液晶表示装置のアクティブマ
トリクス基板が示されている。2501は、ドライバ回
路や他の周辺回路を構成するCMOS回路を構成するT
FTのゲイト絶縁膜である。2502は、アクティブマ
トリクス回路を構成する画素TFTのゲイト絶縁膜であ
る。
Referring to FIG. FIG. 25 shows an active matrix substrate of the active matrix type liquid crystal display device of this embodiment. Reference numeral 2501 denotes a T which forms a CMOS circuit which forms a driver circuit and other peripheral circuits.
FT is a gate insulating film. Reference numeral 2502 denotes a gate insulating film of the pixel TFT forming the active matrix circuit.

【0152】本実施例では、ゲイト絶縁膜2501は、
2〜50nm(代表的には30nm)であり、ゲイト絶
縁膜2502は、100〜150nm(代表的には12
0nm)である。こうすることによって、ドライバ回路
や他の周辺回路を構成するCMOS回路を低電圧かつ高
周波数で動作させることができる。
In this embodiment, the gate insulating film 2501 is
2 to 50 nm (typically 30 nm), and the gate insulating film 2502 has a thickness of 100 to 150 nm (typically 12 nm).
0 nm). By doing so, the CMOS circuits forming the driver circuit and other peripheral circuits can be operated at low voltage and high frequency.

【0153】本実施例のアクティブマトリクス型液晶表
示装置の作製方法は、実施例1を参照することができ
る。ただし、ゲイト絶縁膜を成膜後、ドライバ回路や他
の周辺回路を構成するCMOS回路を構成するTFTの
ゲイト絶縁膜をエッチングし、薄くする点が実施例1と
は異なる。また、ゲイト絶縁膜を成膜後、画素TFTに
だけゲイト絶縁膜を更に成膜することによって、CMO
S回路を構成するTFTのゲイト絶縁膜とアクティブマ
トリクス回路を構成するTFTのゲイト絶縁膜とに厚み
の差を持たせることもできる。
Embodiment 1 can be referred to for the method of manufacturing the active matrix type liquid crystal display device of this embodiment. However, this embodiment is different from the first embodiment in that after forming the gate insulating film, the gate insulating film of the TFT constituting the CMOS circuit constituting the driver circuit and other peripheral circuits is etched and thinned. Further, after the gate insulating film is formed, a gate insulating film is further formed only on the pixel TFT, so that the CMO is improved.
It is also possible to provide a difference in thickness between the gate insulating film of the TFT forming the S circuit and the gate insulating film of the TFT forming the active matrix circuit.

【0154】(実施例3)(Embodiment 3)

【0155】本実施例では、逆スタガ型のTFTの作製
に本発明の非晶質シリコンま膜の多結晶化システムを用
いた場合について説明する。
In this embodiment, the case where the amorphous silicon film polycrystallization system of the present invention is used for manufacturing an inverted stagger type TFT will be described.

【0156】図26を参照する。図26には、本実施例
の逆スタガ型のTFTの断面図が示されている。260
1は基板であり、実施例1で説明したようなものが用い
られる。2602は酸化シリコン膜である。2603は
ゲイト電極である。2604はゲイト絶縁膜である。2
605、2606、2607および2608は、多結晶
シリコン膜から成る活性層である。この活性層の作製に
あたっては、実施例1で説明した非晶質シリコン膜の多
結晶化と同様の方法が用いられた。なお、2605はソ
ース領域、2606はドレイン領域、2607は低濃度
不純物領域(LDD領域)、2608はチャネル形成領
域である。2609はチャネル保護膜であり、2610
は層間絶縁膜である。2611および262はそれぞ
れ、ソース電極、ドレイン電極である。
Referring to FIG. FIG. 26 is a cross-sectional view of the inverted staggered TFT of this embodiment. 260
Reference numeral 1 denotes a substrate, which is the same as that described in the first embodiment. Reference numeral 2602 denotes a silicon oxide film. Reference numeral 2603 denotes a gate electrode. Reference numeral 2604 denotes a gate insulating film. 2
Reference numerals 605, 2606, 2607 and 2608 are active layers made of a polycrystalline silicon film. In manufacturing the active layer, the same method as in the polycrystallization of the amorphous silicon film described in Example 1 was used. Note that 2605 is a source region, 2606 is a drain region, 2607 is a low concentration impurity region (LDD region), and 2608 is a channel formation region. Reference numeral 2609 denotes a channel protective film, and 2610
Is an interlayer insulating film. 2611 and 262 are a source electrode and a drain electrode, respectively.

【0157】(実施例4)(Example 4)

【0158】本実施例では、実施例4とは構成が異なる
逆スタガ型のTFTの作製に本発明の非晶質シリコンま
膜の多結晶化方法を用いた場合について説明する。
In the present embodiment, a case where the method of polycrystallizing an amorphous silicon film of the present invention is used for manufacturing an inverted staggered TFT having a different structure from that of the fourth embodiment will be described.

【0159】図27を参照する。図27には、本実施例の
逆スタガ型のTFTの断面図が示されている。2701
は基板であり、実施例1で説明したようなものが用いら
れる。2702は酸化シリコン膜である。2703はゲイ
ト電極である。2704はベンゾジクロブテン(BC
B)膜であり、その上面が平坦化される。2705は窒
化シリコン膜である。BCB膜と窒化シリコン膜とでゲ
イト絶縁膜を構成する。2706、2707、2708
および2709は、多結晶シリコン膜から成る活性層で
ある。この活性層の作製にあたっては、実施例1で説明
した非晶質シリコン膜の多結晶化と同様の方法が用いら
れた。なお、2706はソース領域、2707はレイン
領域、2708は低濃度不純物領域(LDD領域)、2
709はチャネル形成領域である。2710はチャネル
保護膜であり、2711は層間絶縁膜である。2712
および2713はそれぞれ、ソース電極、ドレイン電極
である。
Referring to FIG. FIG. 27 is a cross-sectional view of the inverted staggered TFT of this embodiment. 2701
Denotes a substrate, and the substrate described in the first embodiment is used. Reference numeral 2702 denotes a silicon oxide film. Reference numeral 2703 denotes a gate electrode. 2704 is benzodiclobutene (BC
B) A film whose upper surface is planarized. Reference numeral 2705 denotes a silicon nitride film. A gate insulating film is constituted by the BCB film and the silicon nitride film. 2706, 2707, 2708
And 2709 are active layers made of a polycrystalline silicon film. In manufacturing the active layer, the same method as in the polycrystallization of the amorphous silicon film described in Example 1 was used. 2706 is a source region, 2707 is a rain region, 2708 is a low concentration impurity region (LDD region), 2
709 is a channel formation region. 2710 is a channel protective film, and 2711 is an interlayer insulating film. 2712
And 2713 are a source electrode and a drain electrode, respectively.

【0160】本実施例によると、BCB膜と窒化シリコ
ン膜とで構成されるゲイト絶縁膜が平坦化されているの
で、その上に成膜される非晶質シリコン膜も平坦なもの
になる。よって、非晶質シリコン膜を多結晶化する際
に、従来の逆スタガ型のTFTよりも、均一な多結晶シ
リコン膜を得ることができる。
According to this embodiment, since the gate insulating film composed of the BCB film and the silicon nitride film is flattened, the amorphous silicon film formed thereon is also flat. Therefore, when the amorphous silicon film is polycrystallized, a more uniform polycrystalline silicon film can be obtained than a conventional inverted staggered TFT.

【0161】(実施例5)(Example 5)

【0162】本実施例では、実施例1とは異なる構成の
TFTの作製方法について図30および図31を用いて
説明する。なお、実施例1の図21(B)に示されるゲ
イト絶縁膜の形成迄の工程は、実施例1と同じなので、
ここでは省略する。なお、本実施例においても、非晶質
シリコン膜の代わりに、SiXGe1-X(0<X<1)で
示されるシリコンゲルマニウム膜を用いても良い。
In this embodiment, a method for manufacturing a TFT having a structure different from that of Embodiment 1 will be described with reference to FIGS. The steps up to the formation of the gate insulating film shown in FIG. 21B of the first embodiment are the same as those of the first embodiment.
Here, it is omitted. Also in this embodiment, in place of the amorphous silicon film, Si X Ge 1-X ( 0 <X <1) may be a silicon germanium film represented by.

【0163】図30を参照する。ゲイト絶縁膜3002
上に厚さ20nmのタンタル膜(Ta膜)3003と、厚さ
40nmの2wt%スカンジウムを含有したアルミニウム膜
(Al膜)3004とを、スパッタ装置において積層し
て成膜した。そして、Al膜3004に陽極酸化装置の
プローブPを接触させて電流を流し、Al膜3004の
表面に薄いバリア型アルミナ膜(図示せず)を形成し
た。この陽極酸化工程はレジストマスク3005の密着
性を向上するためである。条件は、電解溶液に3%の酒
石酸を含むエチレングリコール溶液を用い、電解溶液温
度30℃、到達電圧10V、電圧印可時間15分、供給
電流10mA/1基板とした。そして、レジストマスク3
03を形成する(図30(B))。
Referring to FIG. Gate insulating film 3002
A 20 nm thick tantalum film (Ta film) 3003 on top
An aluminum film (Al film) 3004 containing 40 wt% scandium containing 2 wt% scandium was laminated and formed by a sputtering apparatus. Then, a current was made to flow by bringing the probe P of the anodizing apparatus into contact with the Al film 3004 to form a thin barrier type alumina film (not shown) on the surface of the Al film 3004. This anodic oxidation step is for improving the adhesion of the resist mask 3005. The conditions were as follows: an ethylene glycol solution containing 3% tartaric acid was used as the electrolytic solution, the electrolytic solution temperature was 30 ° C., the ultimate voltage was 10 V, the voltage application time was 15 minutes, and the supply current was 10 mA / 1 substrate. And the resist mask 3
03 is formed (FIG. 30B).

【0164】図示しないアルミナ膜をクロム混酸でエッ
チングし、次にアルミ混酸でアルミニウム膜をエッチン
グして、第2の配線層としてアルミニウム層(Al層)
3006を形成した。Al層3006はゲート配線の上
層を構成するものである。向かって左側のAl層300
6は最終的には活性層3001と重なってTFTのゲー
ト電極として機能する。また、向かって右側のAl層3
006は後に外部端子と接続するためのコンタクト部と
なる。
An alumina film (not shown) is etched with a chromium mixed acid and then an aluminum film is etched with an aluminum mixed acid to form an aluminum layer (Al layer) as a second wiring layer.
3006 was formed. The Al layer 3006 forms the upper layer of the gate wiring. Al layer 300 on the left side
Reference numeral 6 finally overlaps the active layer 3001 and functions as a gate electrode of the TFT. Also, the Al layer 3 on the right side
Reference numeral 006 is a contact portion for connecting to an external terminal later.

【0165】次に、レジストマスク3005を残したま
ま、陽極酸化装置において、プローブPをタンタル膜3
003に接触させて、陽極酸化を行った。条件は、電解
溶液に3%シュウ酸水溶液(温度10℃)を用い、到達
電圧8V、電圧印可時間40分、供給電流20mA/1基
板とした。この陽極酸化条件では、Al層3006の側
面にポーラス状の陽極酸化物膜234(以下、ポーラス
A.O.膜3007と記す)が形成される。A.O.膜3007
は多孔質アルミナ膜である(図30(D))。
Next, with the resist mask 3005 left, the probe P was applied to the tantalum film 3 in an anodizing apparatus.
003 and anodized. The conditions were as follows: a 3% oxalic acid aqueous solution (temperature: 10 ° C.) was used as the electrolytic solution, the ultimate voltage was 8 V, the voltage application time was 40 minutes, and the supply current was 20 mA / 1 substrate. Under these anodic oxidation conditions, a porous anodic oxide film 234 (hereinafter referred to as porous
AO film 3007) is formed. AO film 3007
Is a porous alumina film (FIG. 30 (D)).

【0166】レジストマスク3005を除去した後、再
び陽極酸化装置においてTa膜3003に電圧を印加
し、陽極酸化を行った。条件は、電解溶液に電解溶液に
3%の酒石酸を含むエチレングリコール溶液を用い、電
解溶液温度10℃、到達電圧80V、電圧印加時間30
分、供給電流30mA/1基板とした。
After removing the resist mask 3005, a voltage was again applied to the Ta film 3003 in the anodic oxidation apparatus to perform anodic oxidation. The conditions are as follows: an ethylene glycol solution containing 3% tartaric acid is used as the electrolytic solution; the electrolytic solution temperature is 10 ° C .;
The supply current was 30 mA / 1 substrate.

【0167】ポーラスA.O.膜3007を酒石酸が浸透し
て、Al層3006表面が陽極酸化されて、バリア型の
陽極酸化物膜(バリアA.O.膜と記す)3009が形成さ
れる。バリアA.O.膜1409は無孔質アルミナ膜であ
る。また、Ta膜3003においては、露出している部
分およびポーラスA.O.膜3007が存在している部分も
陽極酸化されて、タンタルオキサイド膜(以下TaOx
膜と記す)3008に変成される。残存したタンタル層
(Ta層)3010が第1の配線層として画定する。な
お、TaOx膜3008はTa膜3003よりも厚くな
るが、簡単化のため、図30中では同じ厚さに図示した
(図30(E))。
[0167] Tartaric acid permeates the porous AO film 3007, and the surface of the Al layer 3006 is anodized to form a barrier type anodic oxide film (referred to as a barrier AO film) 3009. The barrier AO film 1409 is a non-porous alumina film. Further, in the Ta film 3003, the exposed portion and the portion where the porous AO film 3007 is present are also anodized to form a tantalum oxide film (hereinafter TaOx).
(Referred to as membrane) 3008. The remaining tantalum layer (Ta layer) 3010 defines the first wiring layer. Note that the TaOx film 3008 is thicker than the Ta film 3003, but is shown with the same thickness in FIG. 30 for simplification (FIG. 30E).

【0168】次に、A.O.膜3007および3009をマ
スクとして、TaOx 膜1408とゲイト絶縁膜300
2をエッチングする。エッチングはCHF3ガスを用い
たドライエッチング法により行う(図30(F))。
Next, using the AO films 3007 and 3009 as a mask, the TaOx film 1408 and the gate insulating film 300 are formed.
2 is etched. The etching is performed by a dry etching method using CHF 3 gas (FIG. 30F).

【0169】次に、アルミ混酸によってポーラスA.O.膜
3007をエッチングによって除去する。この工程によ
って、Ta層3010とAl層3006が積層したゲー
ト配線が完成する(図31(A))。
Next, the porous AO film 3007 is removed by etching with an aluminum mixed acid. Through this step, a gate wiring in which the Ta layer 3010 and the Al layer 3006 are stacked is completed (FIG. 31A).

【0170】また、ゲート配線の側面全てはTaOx
3008、バリアA.O.膜3009で被覆された構造とな
っている。TaOx膜3008はバリアA.O.膜3009
側面よりも外側に延びている。
In addition, the entire side surface of the gate wiring is covered with a TaO x film 3008 and a barrier AO film 3009. The TaO x film 3008 is a barrier AO film 3009
It extends outside the side.

【0171】次に、一導電性を付与する不純物イオンを
活性層3001に添加する。Nチャネル型TFTを作製
するにはリン又は砒素を添加し、Pチャネル型TFTを
作製するにはボロン又はガリウムを添加する。これら不
純物イオンの添加はイオンインプランテーション法、プ
ラズマドーピング法、レーザードーピング法のいずれか
の手段を用いれば良い。また、CMOS回路を構成する
様な場合にはレジストマスクを利用して不純物イオンを
打ち分ければ良い。
Next, impurity ions imparting one conductivity type are added to the active layer 3001. To manufacture an N-channel TFT, phosphorus or arsenic is added, and to manufacture a P-channel TFT, boron or gallium is added. These impurity ions may be added by any of ion implantation, plasma doping, and laser doping. In the case where a CMOS circuit is formed, impurity ions may be separated using a resist mask.

【0172】この工程は加速電圧を2度に分けて行う。
1度目は加速電圧を80keV程度と高めに設定し、2
度目は加速電圧を30keV程度と低めに設定する。こ
うすることで、1度目はTaOX膜3008と絶縁膜3
002の下にも不純物イオンが添加され、2度目はTa
X膜3008と絶縁膜3002とがマスクとなって、
その下には不純物イオンが添加されない。
This step is performed by dividing the acceleration voltage into two parts.
The first time, the acceleration voltage was set as high as about 80 keV,
For the first time, the acceleration voltage is set as low as about 30 keV. In this way, first time the TaO X film 3008 the insulating film 3
002, impurity ions are added below,
O X film 3008 and the insulating film 3002 serves as a mask,
No impurity ions are added therebelow.

【0173】この様な不純物イオンの添加工程により、
TFTのチャネル形成領域、ソース領域3012、ドレ
イン領域3013、低濃度不純物領域(LDD領域)3
014および3015が自己整合的に形成される。領域
3011は不純物が添加されなかった領域であって、チ
ャネル形成領域およびオフセット領域形成される。な
お、各不純物領域に添加される不純物イオンの濃度は実
施者が適宜設定すれば良い(図31(B))。
By such an impurity ion adding step,
TFT channel formation region, source region 3012, drain region 3013, low concentration impurity region (LDD region) 3
014 and 3015 are formed in a self-aligned manner. The region 3011 is a region to which impurities are not added, and is formed with a channel formation region and an offset region. The concentration of the impurity ions added to each impurity region may be appropriately set by a practitioner (FIG. 31B).

【0174】不純物イオンの添加工程が終了したら、フ
ァーネスアニール、ランプアニール、レーザーニール又
はそれらを併用して熱処理を行い、添加された不純物イ
オンの活性化を行う。なお、アルミナ膜3009の側面
から突出しているタンタルオキサイド3008膜にタン
タル層が残存した場合には、低濃度不純物領域3014
および3015にゲート配線によって電圧が印加されて
しまうため不都合である。そのため、添加工程終了後、
400〜600℃程度の温度で熱酸化して、残存したタ
ンタル層を酸化してしまうとよい。
After the step of adding the impurity ions is completed, furnace annealing, lamp annealing, laser annealing, or a combination thereof is used to perform a heat treatment to activate the added impurity ions. Note that when the tantalum layer remains on the tantalum oxide 3008 film protruding from the side surface of the alumina film 3009, the low-concentration impurity region 3014
This is inconvenient because a voltage is applied to the gate lines 3015 and 3015 by the gate wiring. Therefore, after the addition step,
It is preferable that the remaining tantalum layer is oxidized by thermal oxidation at a temperature of about 400 to 600 ° C.

【0175】次に、酸化シリコン膜でなる層間絶縁膜3
016を1μmの厚さに形成する。次いで、層間絶縁膜
3016をパターニングしてコンタクトホールを形成す
る。これらコンタクトホール3017〜3019の形成
は次の様にして行う。
Next, the interlayer insulating film 3 made of a silicon oxide film
016 is formed to a thickness of 1 μm. Next, the interlayer insulating film 3016 is patterned to form a contact hole. The formation of these contact holes 3017 to 3019 is performed as follows.

【0176】まず、橋本化成株式会社製のLAL500
と呼ばれるエッチャントを用いて層間絶縁膜3016を
エッチングする。LAL500はフッ化アンモニウムと
フッ化水素酸と水とを混合したバッファードフッ酸に数
%の界面活性剤を添加したエッチャントである。勿論、
他のバッファードフッ酸でも良い。
First, LAL500 manufactured by Hashimoto Kasei Co., Ltd.
The interlayer insulating film 3016 is etched using an etchant referred to as an etchant. LAL500 is an etchant obtained by adding several percent of a surfactant to buffered hydrofluoric acid obtained by mixing ammonium fluoride, hydrofluoric acid, and water. Of course,
Other buffered hydrofluoric acid may be used.

【0177】ここで用いるバッファードフッ酸は酸化シ
リコン膜を比較的に速い速度でエッチングできることが
好ましい。層間絶縁膜3016は1μmと厚いのでエッ
チングレートの速い方がスループットの向上につなが
る。
It is preferable that the buffered hydrofluoric acid used here can etch a silicon oxide film at a relatively high speed. Since the interlayer insulating film 3016 is as thick as 1 μm, a higher etching rate leads to an improvement in throughput.

【0178】こうして層間絶縁膜3016をエッチング
した時点では,TFT部ではソース領域3012、ドレ
イン領域3018が露出して,コンタクトホール301
7および3018が完成する。ゲートコンタクト部では
バリアA.O.膜3009が露出している。次にフッ化アン
モニウムとフッ化水素酸と水とを2:3:150(体積
%)で混合した薄いバッファードフッ酸を用いてエッチ
ングを進行させる。
When the interlayer insulating film 3016 is thus etched, the source region 3012 and the drain region 3018 are exposed in the TFT portion, and the contact hole 301 is formed.
7 and 3018 are completed. At the gate contact portion, the barrier AO film 3009 is exposed. Next, etching is advanced using thin buffered hydrofluoric acid in which ammonium fluoride, hydrofluoric acid, and water are mixed at a ratio of 2: 3: 150 (vol%).

【0179】このバッファードフッ酸ではシリコン膜、
即ちソース領域3012およびドレイン領域3018は
殆どエッチングされない。しかし、ゲートコンタクト部
のバリアA.O.膜3009はエッチングされ、その下のA
l層3006もエッチングされる。最終的には、Ta層
3010までエッチングが到達した時点でエッチングが
止まり、コンタクトホール3019が形成される(図3
1(C))。
With this buffered hydrofluoric acid, a silicon film,
That is, the source region 3012 and the drain region 3018 are hardly etched. However, the barrier AO film 3009 in the gate contact portion is etched and the underlying AO film 3009 is etched.
The l layer 3006 is also etched. Finally, when the etching reaches the Ta layer 3010, the etching stops, and a contact hole 3019 is formed (FIG. 3).
1 (C)).

【0180】こうして図31(C)の状態が得られた
ら、導電膜でなるソース配線1420、ドレイン配線3
021を形成し、同一材料でゲート配線と電気的に接続
される取り出し配線3022を形成する(図31
(D))。
When the state shown in FIG. 31C is obtained, the source wiring 1420 and the drain wiring 3 made of a conductive film are obtained.
No. 021 is formed, and an extraction wiring 3022 electrically connected to the gate wiring is formed using the same material.
(D)).

【0181】このようにしてTFTが完成する。アクテ
ィブマトリクス型液晶表示装置を作製する際には、実施
例1の工程を参照できる。
Thus, the TFT is completed. When manufacturing an active matrix liquid crystal display device, the steps in Embodiment 1 can be referred to.

【0182】(実施例6)(Embodiment 6)

【0183】本実施例では、実施例1の非晶質シリコン
膜の結晶化において、大出力のエキシマレーザー(ソプ
ラ社製のタイプSAELC15)を2〜4段に連結し
て、より大出力のエキシマレーザーを構成し、非晶質シ
リコン膜に照射し、多結晶化を行った。
In the present embodiment, in the crystallization of the amorphous silicon film of the first embodiment, a high-power excimer laser (type SAELC15 manufactured by Sopra) is connected in two to four stages to form a higher-power excimer laser. A laser was formed, and the amorphous silicon film was irradiated to perform polycrystallization.

【0184】(実施例7)(Embodiment 7)

【0185】本実施例は、大出力エキシマレーザ−の照
射領域の端部において、レーザー光の強度分布が若干異
なる場合の、非晶質シリコン膜を多結晶化する方法につ
いて説明する。なお、本実施例の方法は、初期半導体膜
ににすることにも用いることができる。
This embodiment describes a method for polycrystallizing an amorphous silicon film in the case where the intensity distribution of laser light is slightly different at the end of the irradiation area of the high-power excimer laser. Note that the method of this embodiment can be used for forming an initial semiconductor film.

【0186】図32を参照する。図32(A)には、レ
ーザー光強度の強度分布グラフが示されている。図32
(A)のグラフにおいて、縦軸はレーザー光強度であ
り、横軸はレーザー光照射領域のX軸およびY軸を示
す。図32(A)に示すようなレーザー光においては、
L1で示される、レーザー光の強度が変化する領域(こ
こではウィング部と呼ぶ)、レーザー光強度が一定の領
域、およびR1で示される局所的にレーザー光強度が強
い領域(ここではリプル部と呼ぶ)が混在している。こ
のレーザー光の照射領域を上から見たを図32(B)に
示す。3201は強度が一定のレーザー光が照射される
領域、3202はリプル部のレーザー光が照射される領
域、3203はウィング部のレーザー光が照射される領
域である。
Referring to FIG. FIG. 32A shows an intensity distribution graph of the laser beam intensity. FIG.
In the graph of (A), the vertical axis represents the laser beam intensity, and the horizontal axis represents the X axis and the Y axis of the laser beam irradiation area. In a laser beam as shown in FIG.
A region indicated by L1 in which the intensity of the laser beam changes (herein referred to as a wing portion), a region in which the laser beam intensity is constant, and a region indicated by R1 in which the laser beam intensity is strong (here, the ripple portion) Call) are mixed. FIG. 32B shows the irradiation region of the laser light as viewed from above. Reference numeral 3201 denotes an area irradiated with laser light having a constant intensity, 3202 denotes an area irradiated with laser light in the ripple part, and 3203 denotes an area irradiated with laser light in the wing part.

【0187】このようなレーザ光強度分布を有し、かつ
L1およびR1が大きなレーザー光を用いる場合には、
回路の設計に注意が必要である。即ち、ウィング部のレ
ーザー光が照射される領域にある非晶質シリコン膜は、
完全には多結晶化されないことがあり得、またリプル部
のレーザー光が照射される領域にある非晶質シリコン膜
は、レーザー光強度が強すぎるため、微結晶化してしま
うことがあり得る。ここで、微結晶とは、結晶粒の大き
さが小さい多結晶をいう。よって例えば、L1が100
μm、R1が10μmである場合、ウィング部およびリ
プル部のレーザー光が照射され多結晶化されたシリコン
膜の膜質は、一定の強度を有するレーザー光が照射され
多結晶化されたシリコン膜の膜質とは異なってくる。よ
って均一な膜質を得ることができない。よって、このウ
ィング部およびリプル部のレーザー光の照射によって多
結晶化されたシリコン膜を薄膜トランジスタの活性層に
用いないことが望ましい。ただし、このウィング部およ
びリプル部の大きさは、レーザーの光学系を調整するこ
とによって変化させることができる。
When a laser beam having such a laser beam intensity distribution and having large L1 and R1 is used,
Care must be taken when designing the circuit. That is, the amorphous silicon film in the area of the wing where the laser light is irradiated,
It may not be completely polycrystallized, and the amorphous silicon film in the region of the ripple portion irradiated with the laser light may be microcrystallized because the laser light intensity is too high. Here, a microcrystal refers to a polycrystal having a small crystal grain size. Therefore, for example, L1 is 100
When μm and R1 are 10 μm, the film quality of the polycrystalline silicon film irradiated with the laser light in the wing portion and the ripple portion is the film quality of the polycrystallized silicon film irradiated with the laser light having a certain intensity. Will be different. Therefore, uniform film quality cannot be obtained. Therefore, it is desirable that the silicon film polycrystallized by the irradiation of the wing portion and the ripple portion with the laser beam is not used for the active layer of the thin film transistor. However, the size of the wing portion and the ripple portion can be changed by adjusting the optical system of the laser.

【0188】(実施例8)(Embodiment 8)

【0189】本実施例は、実施例8で説明したレーザー
光において、レーザー光のリプル部およびウィング部が
異なるレーザー光を用いた場合について説明する。
In this embodiment, the case where the laser light described in the eighth embodiment has different ripple portions and wing portions from each other will be described.

【0190】図33を参照する。図33(A)には、レ
ーザー光強度の強度分布グラフが示されている。図33
(A)のグラフにおいて、縦軸はレーザー光強度であ
り、横軸はレーザー光照射領域のX軸およびY軸を示
す。図33(A)に示すようなレーザーにおいては、L
1で示されるウイング部、レーザー光強度が一定の領
域、およびR2で示されるリプル部が混在している。図
33(A)に示される様に、本実施例のレーザー光は、
X軸およびY軸それぞれに対して、ウィング部およびリ
プル部がそれぞれ片側にしかない。このレーザー光の照
射領域を上から見たを図32(B)に示す。3301は
レーザー光強度が一定の領域、3302はリプル部のレ
ーザー光が照射される領域、3303はウィング部のレ
ーザー光が照射される領域である。本実施例では、L1
=約50μm、R2=30μmとする。
Referring to FIG. FIG. 33A shows an intensity distribution graph of the laser beam intensity. FIG.
In the graph of (A), the vertical axis represents the laser beam intensity, and the horizontal axis represents the X axis and the Y axis of the laser beam irradiation area. In a laser as shown in FIG.
A wing portion indicated by 1, a region where the laser beam intensity is constant, and a ripple portion indicated by R2 are mixed. As shown in FIG. 33A, the laser light of this embodiment is
There is only one wing and one ripple on each of the X and Y axes. FIG. 32B shows the irradiation region of the laser light as viewed from above. Reference numeral 3301 denotes a region where the laser beam intensity is constant, 3302 denotes a region where the ripple portion of the laser beam is irradiated, and 3303 denotes a region where the wing portion is irradiated with the laser beam. In this embodiment, L1
= About 50 μm and R2 = 30 μm.

【0191】このような強度分布を有するレーザー光を
非晶質シリコン膜の多結晶化に用いる場合、リプル部の
レーザー光によって微結晶化されるシリコン膜が現れ
る。この微結晶化されたシリコン膜に、ウィング部のレ
ーザー光を再度照射してやることによって、多結晶化が
可能であることが分かっている。
When a laser beam having such an intensity distribution is used for polycrystallization of an amorphous silicon film, a silicon film microcrystallized by the laser beam in the ripple portion appears. It has been found that polycrystallization can be achieved by irradiating the microcrystalline silicon film again with the laser light in the wing portion.

【0192】図34を参照する。図34には、本意実施
例の非晶質シリコン膜の多結晶化の方法が示されてい
る。3400は基板であり、3401はアクティブマト
リクス回路であり、3402および3403はソースド
ライバ回路、3404〜3407はゲイトドライバ回路
である。3408〜3411はレーザー光照射領域であ
り、図33で示したレーザー光が照射される領域であ
る。これらのレーザー光照射領域のウィング部のレーザ
ー光が照射される領域およびリプル部のレーザー光が照
射される領域を、図33に示される同じ符号で示す。な
お、リプル部のレーザー光が照射される領域とウィング
部のレーザー光が照射される領域とが重畳している領域
には、両方の符号が付されている。
Referring to FIG. FIG. 34 shows a method for polycrystallizing an amorphous silicon film according to the present embodiment. 3400 is a substrate, 3401 is an active matrix circuit, 3402 and 3403 are source driver circuits, and 3404 to 3407 are gate driver circuits. Reference numerals 3408 to 3411 denote laser light irradiation areas, which are areas to be irradiated with the laser light shown in FIG. The regions of the laser beam irradiation region where the laser light of the wing portion is irradiated and the regions of the ripple portion where the laser light is irradiated are denoted by the same reference numerals shown in FIG. In addition, the area | region where the laser beam irradiation area | region of a ripple part and the laser beam irradiation area | region of a wing part overlap is both attached | subjected.

【0193】図34に示すように、本実施例の方法にお
いては、レーザー光の位置が3回移動し、概略基板全体
が多結晶化される。そして、リプル部のレーザー光の照
射によって微結晶化されたシリコン膜に、移動したレー
ザー光のウィング部のレーザー光が照射され、多結晶化
されるようになっている。
As shown in FIG. 34, in the method of this embodiment, the position of the laser beam moves three times, and the entire substrate is polycrystallized. The silicon film microcrystallized by the irradiation of the laser beam in the ripple portion is irradiated with the laser beam in the wing portion of the moved laser beam to be polycrystallized.

【0194】よって、このリプル部のレーザー光の照射
によって微結晶化されたシリコン膜に、移動したレーザ
ー光のウィング部のレーザー光が照射され、多結晶化さ
れた半導体膜を、薄膜トランジスタの活性層として用い
ることもできる。なお、このウィング部およびリプル部
の大きさは、レーザーの光学系を調整することによって
変化させることができる。
Accordingly, the silicon film microcrystallized by the laser light irradiation of the ripple portion is irradiated with the laser light of the wing portion of the moved laser light, and the polycrystallized semiconductor film is replaced with the active layer of the thin film transistor. Can also be used. The size of the wing and the ripple can be changed by adjusting the optical system of the laser.

【0195】(実施例9)(Embodiment 9)

【0196】本発明によって作製された薄膜トランジス
タをもちいた半導体表示装置(代表的にはアクティブマ
トリクス型液晶表示装置)には様々な用途がある。本実
施例では、本発明によって作製された薄膜トランジスタ
をもちいた半導体表示装置を組み込んだ半導体装置につ
いて説明する。
A semiconductor display device (typically, an active matrix type liquid crystal display device) using a thin film transistor manufactured according to the present invention has various uses. Example 1 In this example, a semiconductor device incorporating a semiconductor display device using a thin film transistor manufactured according to the present invention will be described.

【0197】このような半導体装置には、ビデオカメ
ラ、スチルカメラ、プロジェクタ、ヘッドマウントディ
スプレイ、カーナビゲーション、パーソナルコンピュー
タ、携帯情報端末(モバイルコンピュータ、携帯電話な
ど)などが挙げられる。それらの一例を図28に示す。
Examples of such a semiconductor device include a video camera, a still camera, a projector, a head-mounted display, a car navigation, a personal computer, and a portable information terminal (mobile computer, mobile phone, etc.). One example of them is shown in FIG.

【0198】図28(A)は携帯電話であり、本体28
01、音声出力部2802、音声入力部2803、半導
体表示装置2804、操作スイッチ2805、アンテナ
2806で構成される。
FIG. 28A shows a portable telephone,
01, an audio output unit 2802, an audio input unit 2803, a semiconductor display device 2804, operation switches 2805, and an antenna 2806.

【0199】図28(B)はビデオカメラであり、本体
2807、半導体表示装置2808、音声入力部280
9、操作スイッチ2810、バッテリー2811、受像
部2812で構成される。
FIG. 28B shows a video camera, which includes a main body 2807, a semiconductor display device 2808, and an audio input unit 280.
9, an operation switch 2810, a battery 2811, and an image receiving unit 2812.

【0200】図28(C)はモバイルコンピュータであ
り、本体2813、カメラ部2814、受像部281
5、操作スイッチ2816、半導体表示装置2817で
構成される。
FIG. 28C shows a mobile computer, which includes a main body 2813, a camera section 2814, and an image receiving section 281.
5, an operation switch 2816, and a semiconductor display device 2817.

【0201】図28(D)はヘッドマウントディスプレ
イであり、本体2818、半導体表示装置2819、バ
ンド部2820で構成される。
FIG. 28D shows a head-mounted display, which comprises a main body 2818, a semiconductor display device 2819, and a band portion 2820.

【0202】図28(E)はヘッドマウントディスプレ
イであり、半導体表示装置2821、バンド部2822
で構成される。図28(E)に示すヘッドマウントディ
スプレイは、半導体表示装置が一つだけ装備されてい
る。
FIG. 28E shows a head-mounted display, which includes a semiconductor display device 2821 and a band portion 2822.
It consists of. The head mounted display illustrated in FIG. 28E is provided with only one semiconductor display device.

【0203】図28(F)はリア型プロジェクタであ
り、2823は本体、2824は光源、2825は半導
体表示装置、2826は偏光ビームスプリッタ、282
8はリフレクター、2829はスクリーンである。な
お、リア型プロジェクタは、視聴者の見る位置によっ
て、本体を固定したままスクリーンの角度を変えること
ができるのが好ましい。なお、半導体表示装置2823
を3個(R、G、Bの光にそれぞれ対応させる)使用す
ることによって、さらに高解像度・高精細のリア型プロ
ジェクタを実現することができる。
FIG. 28F shows a rear type projector, 2823 is a main body, 2824 is a light source, 2825 is a semiconductor display device, 2826 is a polarizing beam splitter, 282
8 is a reflector and 2829 is a screen. In addition, it is preferable that the angle of the screen of the rear type projector can be changed while the main body is fixed, depending on the viewing position of the viewer. Note that the semiconductor display device 2823
Are used (corresponding to R, G, and B lights, respectively), thereby realizing a rear-type projector with higher resolution and higher definition.

【0204】図28(G)はフロント型プロジェクタで
あり、本体2830、光源2831、半導体表示装置2
832、光学系2833、スクリーン2834で構成さ
れる。なお、半導体表示装置2832を3個(R、G、
Bの光にそれぞれ対応させる)使用することによって、
さらに高解像度・高精細のフロント型プロジェクタを実
現することができる。
FIG. 28G shows a front type projector, which includes a main body 2830, a light source 2831, and a semiconductor display device 2.
832, an optical system 2833, and a screen 2834. Note that three semiconductor display devices 2832 (R, G,
B corresponding to each of the B lights)
Further, a high-resolution and high-definition front type projector can be realized.

【0205】[0205]

【発明の効果】【The invention's effect】

【0206】本発明の非晶質半導体膜の多結晶化方法に
おいては、大出力のレーザー光が照射される領域が高精
度に制御される。そして、レーザー光が照射されない領
域、またはレーザー光が重畳して照射される領域は、薄
膜トランジスタの活性層とならないように設計される。
こうすることによって特性の均一な多結晶半導体膜を活
性層として用いた薄膜トランジスタを作製することがで
きる。
In the method for polycrystallizing an amorphous semiconductor film according to the present invention, a region irradiated with high-power laser light is controlled with high precision. A region not irradiated with laser light or a region irradiated with laser light in a superimposed manner is designed so as not to be an active layer of a thin film transistor.
Thus, a thin film transistor using a polycrystalline semiconductor film having uniform characteristics as an active layer can be manufactured.

【0207】また、本発明の方法は、初期半導体膜の結
晶化、結晶性の改善にも用いることができ、膜質の均一
な多結晶導体膜を活性層として用いた薄膜トランジスタ
を作製することができる。
Further, the method of the present invention can be used for crystallization and improvement of crystallinity of an initial semiconductor film, and a thin film transistor using a polycrystalline conductor film having uniform film quality as an active layer can be manufactured. .

【図面の簡単な説明】[Brief description of the drawings]

【図1】 レーザー光による本発明の非晶質シリコン膜
の多結晶化のレーザー照射領域を示す図である。
FIG. 1 is a view showing a laser irradiation region of a polycrystalline amorphous silicon film of the present invention by a laser beam.

【図2】 レーザー光による本発明の非晶質シリコン膜
の多結晶化のレーザー照射領域を示す図である。
FIG. 2 is a view showing a laser irradiation region in polycrystallization of an amorphous silicon film of the present invention by a laser beam.

【図3】 本発明の非晶質シリコン膜を多結晶化するシ
ステムの一形態を示す図である。
FIG. 3 is a diagram showing one embodiment of a system for polycrystallizing an amorphous silicon film of the present invention.

【図4】 本発明の非晶質シリコン膜を多結晶化するシ
ステムの一形態を示す図である。
FIG. 4 is a diagram showing one embodiment of a system for polycrystallizing an amorphous silicon film of the present invention.

【図5】 本発明の非晶質シリコン膜を多結晶化するシ
ステムの一形態を示す図である。
FIG. 5 is a diagram showing one embodiment of a system for polycrystallizing an amorphous silicon film of the present invention.

【図6】 本発明の非晶質シリコン膜を多結晶化するシ
ステムの一形態を示す図である。
FIG. 6 is a diagram illustrating one embodiment of a system for polycrystallizing an amorphous silicon film according to the present invention.

【図7】 本発明の非晶質シリコン膜を多結晶化するシ
ステムの一形態を示す図である。
FIG. 7 is a diagram showing one embodiment of a system for polycrystallizing an amorphous silicon film of the present invention.

【図8】 レーザー光による本発明の非晶質シリコン膜
の多結晶化のレーザー照射領域を示す図である。
FIG. 8 is a diagram showing a laser irradiation region of polycrystallizing the amorphous silicon film of the present invention by a laser beam.

【図9】 本発明の非晶質シリコン膜を多結晶化するシ
ステムの一形態を示す図である。
FIG. 9 is a diagram illustrating one embodiment of a system for polycrystallizing an amorphous silicon film according to the present invention.

【図10】 本発明の非晶質シリコン膜の多結晶化シス
テムにおける、レーザー光照射領域とレーザー光非照射
領域との境界の拡大図である。
FIG. 10 is an enlarged view of a boundary between a laser light irradiation area and a laser light non-irradiation area in the amorphous silicon film polycrystallization system of the present invention.

【図11】 本発明の非晶質シリコン膜の多結晶化シス
テムにおける、レーザー光照射領域とレーザー光非照射
領域との境界の拡大図である。
FIG. 11 is an enlarged view of a boundary between a laser light irradiation area and a laser light non-irradiation area in the polycrystalline system for an amorphous silicon film according to the present invention.

【図12】 本発明の非晶質シリコン膜の多結晶化シス
テムにおける、レーザー光照射領域とレーザー光非照射
領域との境界の拡大図である。
FIG. 12 is an enlarged view of a boundary between a laser light irradiation area and a laser light non-irradiation area in the amorphous silicon film polycrystallization system of the present invention.

【図13】 レーザー光による本発明の非晶質シリコン
膜の多結晶化のレーザー照射領域を示す図である。
FIG. 13 is a view showing a laser irradiation region of polycrystallizing the amorphous silicon film of the present invention by a laser beam.

【図14】 レーザー光による本発明の非晶質シリコン
膜の多結晶化のレーザー照射領域を示す図である。
FIG. 14 is a diagram showing a laser irradiation region in polycrystallization of an amorphous silicon film of the present invention by a laser beam.

【図15】 本発明の非晶質シリコン膜を多結晶化する
システムの一形態を示す図である。
FIG. 15 is a diagram illustrating one embodiment of a system for polycrystallizing an amorphous silicon film of the present invention.

【図16】 レーザー光による本発明の非晶質シリコン
膜の多結晶化のレーザー照射領域を示す図である。
FIG. 16 is a view showing a laser irradiation region in polycrystallization of the amorphous silicon film of the present invention by a laser beam.

【図17】 本発明の非晶質シリコン膜の多結晶化シス
テムにおける、レーザー光照射重畳領域の拡大図であ
る。
FIG. 17 is an enlarged view of a laser light irradiation overlapping region in the amorphous silicon film polycrystallization system of the present invention.

【図18】 本発明の非晶質シリコン膜の多結晶化シス
テムにおける、レーザー光照射重畳領域の拡大図であ
る。
FIG. 18 is an enlarged view of a laser light irradiation superimposed region in the amorphous silicon film polycrystallization system of the present invention.

【図19】 本発明の非晶質シリコン膜の多結晶化シス
テムにおける、レーザー光照射重畳領域の拡大図であ
る。
FIG. 19 is an enlarged view of a laser beam irradiation overlapping region in the amorphous silicon film polycrystallization system of the present invention.

【図20】 本発明の非晶質シリコン膜の多結晶化シス
テムを用いたアクティブマトリクス型液晶表示装置の作
製工程図である。
FIG. 20 is a manufacturing process diagram of an active matrix liquid crystal display device using the amorphous silicon film polycrystallization system of the present invention.

【図21】 本発明の非晶質シリコン膜の多結晶化シス
テムを用いたアクティブマトリクス型液晶表示装置の作
製工程図である。
FIG. 21 is a manufacturing process diagram of an active matrix liquid crystal display device using the polycrystalline system for an amorphous silicon film of the present invention.

【図22】 本発明の非晶質シリコン膜の多結晶化シス
テムを用いたアクティブマトリクス型液晶表示装置の作
製工程図である。
FIG. 22 is a manufacturing process diagram of an active matrix type liquid crystal display device using the amorphous silicon film polycrystallization system of the present invention.

【図23】 本発明の非晶質シリコン膜の多結晶化シス
テムを用いたアクティブマトリクス型液晶表示装置の作
製工程図である。
FIG. 23 is a manufacturing process diagram of an active matrix liquid crystal display device using the polycrystalline system of an amorphous silicon film of the present invention.

【図24】 本発明の非晶質シリコン膜の多結晶化シス
テムを用いたアクティブマトリクス型液晶表示装置の斜
視図および側面図である。
24A and 24B are a perspective view and a side view of an active matrix liquid crystal display device using the amorphous silicon film polycrystallization system of the present invention.

【図25】 本発明の非晶質シリコン膜の多結晶化シス
テムを用いたアクティブマトリクス型液晶表示装置の別
の実施形態である。
FIG. 25 is another embodiment of an active matrix type liquid crystal display device using the amorphous silicon film polycrystallization system of the present invention.

【図26】 本発明の非晶質シリコン膜の多結晶化シス
テムを用いたアクティブマトリクス型液晶表示装置の別
の実施形態である。
FIG. 26 is another embodiment of an active matrix liquid crystal display device using the amorphous silicon film polycrystallization system of the present invention.

【図27】 本発明の非晶質シリコン膜の多結晶化シス
テムを用いたアクティブマトリクス型液晶表示装置の別
の実施形態である。
FIG. 27 is another embodiment of an active matrix type liquid crystal display device using the amorphous silicon film polycrystallization system of the present invention.

【図28】 本発明の非晶質シリコン膜の多結晶化シス
テムを用いて作製された薄膜トランジスタを有する半導
体装置の一例である。
FIG. 28 illustrates an example of a semiconductor device having a thin film transistor manufactured using the amorphous silicon film polycrystallization system of the present invention.

【図29】 レーザー光による本発明の非晶質シリコン
膜の多結晶化のレーザー照射領域を示す図である。
FIG. 29 is a diagram showing a laser irradiation region in polycrystallization of the amorphous silicon film of the present invention by a laser beam.

【図30】 本発明の非晶質シリコン膜の多結晶化シス
テムを用いたアクティブマトリクス型液晶表示装置の別
の作製工程図である。
FIG. 30 is another manufacturing process diagram of an active matrix liquid crystal display device using the amorphous silicon film polycrystallization system of the present invention.

【図31】 本発明の非晶質シリコン膜の多結晶化シス
テムを用いたアクティブマトリクス型液晶表示装置の別
の作製工程図である。
FIG. 31 is another manufacturing step diagram of an active matrix liquid crystal display device using the amorphous silicon film polycrystallization system of the present invention.

【図32】 レーザー光による本発明の非晶質シリコン
膜の多結晶化のレーザー照射領域およびレーザー光強度
を示す図である。
FIG. 32 is a diagram showing a laser irradiation region and laser light intensity in polycrystallization of an amorphous silicon film of the present invention by laser light.

【図33】 レーザー光による本発明の非晶質シリコン
膜の多結晶化のレーザー照射領域およびレーザー光強度
を示す図である。
FIG. 33 is a diagram showing a laser irradiation region and laser light intensity in polycrystallization of an amorphous silicon film of the present invention by laser light.

【図34】 レーザー光による本発明の非晶質シリコン
膜の多結晶化のレーザー照射領域を示す図である。
FIG. 34 is a diagram showing a laser irradiation region in polycrystallization of the amorphous silicon film of the present invention by a laser beam.

【図35】 大出力を用いたレーザー光による従来の非
晶質シリコン膜の多結晶化のレーザー照射領域を示す図
である。
FIG. 35 is a diagram showing a laser irradiation region of a conventional amorphous silicon film polycrystallized by a laser beam using a large output.

【符号の説明】[Explanation of symbols]

100 基板 101、105 アクティブマトリクス回路 102、106 ソースドライバ 103、104、107、108 ゲイトドライバ 109、110、111、112 レーザー光照射領域 113 レーザー光非照射領域 REFERENCE SIGNS LIST 100 substrate 101, 105 active matrix circuit 102, 106 source driver 103, 104, 107, 108 gate driver 109, 110, 111, 112 laser light irradiation area 113 laser light non-irradiation area

───────────────────────────────────────────────────── フロントページの続き Fターム(参考) 5F052 AA02 AA11 BA01 BA02 BB07 CA02 CA07 DA02 DA10 DB02 EA12 EA15 EA16 JA02 JA04 ────────────────────────────────────────────────── ─── Continued on the front page F term (reference) 5F052 AA02 AA11 BA01 BA02 BB07 CA02 CA07 DA02 DA10 DB02 EA12 EA15 EA16 JA02 JA04

Claims (23)

【特許請求の範囲】[Claims] 【請求項1】基板上に半導体膜を形成する第1の工程
と、 前記半導体膜の一部分に、トータルエネルギーが5J以
上かつパルス幅が100nsec以上のレーザー光をワ
ンショットまたは複数ショット照射し、高結晶化半導体
膜を形成する第2の工程と、 前記半導体膜と前記レーザ光との相対位置を変え、前記
半導体膜の一部分と異なる部分に前記第2の工程を繰り
返す第3の工程と、 前記高結晶化半導体膜を活性層とする薄膜トランジスタ
を形成する第4の工程と、を有する薄膜トランジスタの
作製方法。
A first step of forming a semiconductor film on a substrate; and irradiating a portion of the semiconductor film with one or more shots of a laser beam having a total energy of 5 J or more and a pulse width of 100 nsec or more. A second step of forming a crystallized semiconductor film; a third step of changing a relative position between the semiconductor film and the laser beam and repeating the second step on a portion different from a portion of the semiconductor film; A fourth step of forming a thin film transistor using a highly crystallized semiconductor film as an active layer.
【請求項2】基板上に初期半導体膜を形成する第1の工
程と、 前記初期半導体膜の一部分に、トータルエネルギーが5
J以上かつパルス幅が100nsec以上のレーザー光
をワンショットまたは複数ショット照射し、高結晶化半
導体膜を形成する第2の工程と、 前記初期半導体膜と前記レーザ光との相対位置を変え、
前記初期半導体膜の一部分と異なる部分に前記第2の工
程を繰り返す第3の工程と、 前記高結晶化半導体膜を活性層とする薄膜トランジスタ
を形成する第4の工程と、を有する薄膜トランジスタの
作製方法。
2. A first step of forming an initial semiconductor film on a substrate, wherein a total energy of 5
A second step of irradiating one or more shots with a laser beam having a pulse width of J or more and a pulse width of 100 nsec or more to form a highly crystallized semiconductor film, and changing a relative position between the initial semiconductor film and the laser light;
A method for manufacturing a thin film transistor, comprising: a third step of repeating the second step on a part different from a part of the initial semiconductor film; and a fourth step of forming a thin film transistor using the highly crystallized semiconductor film as an active layer. .
【請求項3】基板上に半導体膜を形成する第1の工程
と、 前記半導体膜の一部分に、トータルエネルギーが5J以
上かつパルス幅が100nsec以上のレーザー光をワ
ンショットまたは複数ショット照射し、高結晶化半導体
膜を形成する第2の工程と、 前記半導体膜と前記レーザー光との相対位置を変え、前
記半導体の一部分に重畳して前記レーザー光を照射する
ことによって前記第2の工程を繰り返す第3の工程と、 前記高結晶化半導体膜を活性層とする薄膜トランジスタ
を形成する第4の工程と、を有する薄膜トランジスタの
作製方法。
3. A first step of forming a semiconductor film on a substrate, and irradiating a part of the semiconductor film with one or more shots of laser light having a total energy of 5 J or more and a pulse width of 100 nsec or more. A second step of forming a crystallized semiconductor film, and repeating the second step by changing a relative position between the semiconductor film and the laser light and irradiating the laser light so as to overlap a part of the semiconductor. A method for manufacturing a thin film transistor, comprising: a third step; and a fourth step of forming a thin film transistor using the highly crystallized semiconductor film as an active layer.
【請求項4】基板上に初期半導体膜を形成する第1の工
程と、 前記初期半導体膜の一部分に、トータルエネルギーが5
J以上かつパルス幅が100nsec以上のレーザー光
をワンショットまたは複数ショット照射し、高結晶化半
導体膜を形成する第2の工程と、 前記初期半導体膜と前記レーザー光との相対位置を変
え、前記初期半導体の一部分に重畳して前記レーザー光
を照射することによって前記第2の工程を繰り返す第3
の工程と、 前記高結晶化半導体膜を活性層とする薄膜トランジスタ
を形成する第4の工程と、を有する薄膜トランジスタの
作製方法。
4. A first step of forming an initial semiconductor film on a substrate, wherein a total energy of 5
A second step of irradiating one or more shots of a laser beam having a pulse width of J or more and a pulse width of 100 nsec or more to form a highly crystallized semiconductor film, and changing a relative position between the initial semiconductor film and the laser light; A third step of repeating the second step by irradiating the laser light so as to overlap a part of the initial semiconductor;
And a fourth step of forming a thin film transistor using the highly crystallized semiconductor film as an active layer.
【請求項5】前記半導体膜は、シリコン膜またはシリコ
ンゲルマニウム膜である請求項1または3に記載の薄膜
トランジスタの作製方法。
5. The method according to claim 1, wherein the semiconductor film is a silicon film or a silicon germanium film.
【請求項6】前記初期半導体膜は、シリコン膜またはシ
リコンゲルマニウム膜である請求項2または4に記載の
薄膜トランジスタの作製方法。
6. The method according to claim 2, wherein the initial semiconductor film is a silicon film or a silicon germanium film.
【請求項7】前記高結晶化半導体膜の間隔は、約10μ
m以下である請求項1、2または5に記載の薄膜トラン
ジスタの作製方法。
7. An interval between said highly crystallized semiconductor films is about 10 μm.
The method for manufacturing a thin film transistor according to claim 1, wherein m is not more than m.
【請求項8】前記半導体膜の一部分と異なる部分との間
隔は、約10μm以下である請求項1、2または5に記
載の薄膜トランジスタの作製方法。
8. The method for manufacturing a thin film transistor according to claim 1, wherein an interval between a part of the semiconductor film and a different part is about 10 μm or less.
【請求項9】前記高結晶化半導体膜だけを活性層として
用いる請求項1、2、5、7または8に記載の薄膜トラ
ンジスタの作製方法。
9. The method according to claim 1, wherein only the highly crystallized semiconductor film is used as an active layer.
【請求項10】前記前記半導体膜の一部分の長さは、約
10μm以下である請求項2、3、4または6に記載の
薄膜トランジスタの作製方法。
10. The method according to claim 2, wherein a part of the semiconductor film has a length of about 10 μm or less.
【請求項11】前記レーザー光のパルス幅は、200n
sec以上であることを特徴とする請求項1乃至10の
いずれか一に記載の薄膜トランジスタの作製方法。
11. The pulse width of the laser beam is 200 n
11. The method for manufacturing a thin film transistor according to claim 1, wherein the time is at least sec.
【請求項12】基板上に非晶質半導体膜を形成する第1
の工程と、 前記非晶質半導体膜の一部分に、トータルエネルギーが
5J以上かつパルス幅が100nsec以上のレーザー
光をワンショットまたは複数ショット照射する第2の工
程と、 前記非晶質シリコン膜と前記レーザ光との相対位置を変
え、前記非晶質シリコン膜の一部分と異なる部分に前記
第2の工程を繰り返し、多結晶半導体膜を形成する第3
の工程と、 前記多結晶半導体膜を活性層とする薄膜トランジスタを
形成する第4工程と、を有する薄膜トランジスタの作製
方法。
12. A first method for forming an amorphous semiconductor film on a substrate.
A second step of irradiating a part of the amorphous semiconductor film with one or more shots of laser light having a total energy of 5 J or more and a pulse width of 100 nsec or more; A third step of changing the relative position with respect to the laser beam and repeating the second step on a portion different from a portion of the amorphous silicon film to form a polycrystalline semiconductor film.
And a fourth step of forming a thin film transistor using the polycrystalline semiconductor film as an active layer.
【請求項13】前記非晶質半導体膜は、非晶質シリコン
膜または非晶質シリコンゲルマニウム膜である請求項1
2に記載の薄膜トランジスタの作製方法。
13. The semiconductor device according to claim 1, wherein said amorphous semiconductor film is an amorphous silicon film or an amorphous silicon germanium film.
3. The method for manufacturing a thin film transistor according to item 2.
【請求項14】前記多結晶半導体膜の間隔は、約10μ
m以下である請求項12または13に記載の薄膜トラン
ジスタの作製方法。
14. An interval between said polycrystalline semiconductor films is about 10 μm.
14. The method for manufacturing a thin film transistor according to claim 12, wherein m is not more than m.
【請求項15】前記非晶質シリコン膜の一部分と異なる
部分との間隔は、約10μm以下である請求項12乃至
15のいずれか一に記載の薄膜トランジスタの作製方
法。
15. The method of manufacturing a thin film transistor according to claim 12, wherein an interval between a part of the amorphous silicon film and a different part is about 10 μm or less.
【請求項16】前記レーザー光のパルス幅は、200n
sec以上であることを特徴とする請求項12乃至15
のいずれか一に記載の薄膜トランジスタの作製方法。
16. The pulse width of the laser beam is 200 n
16. The time is not less than sec.
The method for manufacturing a thin film transistor according to any one of the above.
【請求項17】前記非晶質半導体膜のうち、多結晶化さ
れた領域だけを活性層として用いる請求項12乃至16
のいずれか一に記載の薄膜トランジスタの作製方法。
17. The semiconductor device according to claim 12, wherein only a polycrystallized region of said amorphous semiconductor film is used as an active layer.
The method for manufacturing a thin film transistor according to any one of the above.
【請求項18】基板上に非晶質半導体膜を形成する第1
の工程と、 前記非晶質半導体膜の一部分に、トータルエネルギーが
5J以上かつパルス幅が100nsec以上のレーザー
光をワンショットまたは複数ショット照射する第2の工
程と、 前記非晶質半導体膜と前記レーザ光との相対位置を変
え、前記非晶質シリコン膜の一部分に重畳した領域に前
記レーザー光を照射し、前記第2の工程を繰り返し、前
記非晶質半導体膜の概略全領域を多結晶化する第3の工
程と、 前記多結晶化された半導体膜を活性層とする薄膜トラン
ジスタを形成する第4工程と、を有する薄膜トランジス
タの作製方法。
18. A first method for forming an amorphous semiconductor film on a substrate.
A second step of irradiating a portion of the amorphous semiconductor film with one or more shots of laser light having a total energy of 5 J or more and a pulse width of 100 nsec or more; The relative position with respect to the laser light is changed, and the laser light is applied to a region overlapping with a part of the amorphous silicon film, and the second step is repeated, so that substantially the entire region of the amorphous semiconductor film is polycrystalline. And a fourth step of forming a thin film transistor using the polycrystallized semiconductor film as an active layer.
【請求項19】前記非晶質半導体膜は、非晶質シリコン
膜または非晶質シリコンゲルマニウム膜である請求項1
8に記載の薄膜トランジスタの作製方法。
19. The semiconductor device according to claim 1, wherein said amorphous semiconductor film is an amorphous silicon film or an amorphous silicon germanium film.
9. The method for manufacturing a thin film transistor according to item 8.
【請求項20】前記非晶質シリコン膜の一部分に重畳し
た領域の長さは、約10μm以下である請求項19に記
載の薄膜トランジスタの作製方法。
20. The method of manufacturing a thin film transistor according to claim 19, wherein a length of the region overlapping a part of the amorphous silicon film is about 10 μm or less.
【請求項21】前記レーザー光のパルス幅は、200n
sec以上であることを特徴とする請求項18乃至20
のいずれか一に記載の薄膜トランジスタの作製方法。
21. A pulse width of the laser beam is 200 n.
21 .sec or more.
The method for manufacturing a thin film transistor according to any one of the above.
【請求項22】前記多結晶された非晶質シリコン膜のう
ち前記非晶質シリコン膜の一部分を除いた領域だけを活
性層として用いる請求項18乃至21のいずれか一に記
載の薄膜トランジスタの作製方法。
22. The thin film transistor according to claim 18, wherein only a region of said polycrystalline amorphous silicon film excluding a part of said amorphous silicon film is used as an active layer. Method.
【請求項23】前記レーザー光は、エキシマレーザー装
置を2段、3段または4段連結させて用いることによっ
て得られるレーザー光であることを特徴とする請求項1
乃至22のずれか一に記載の薄膜トランジスタの作製方
法。
23. The laser light according to claim 1, wherein the laser light is obtained by connecting two, three or four excimer laser devices.
23. The method for manufacturing a thin film transistor according to any one of Items 22 to 22.
JP10218380A 1998-07-07 1998-07-31 Thin film transistor and its manufacture Withdrawn JP2000058835A (en)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP10218380A JP2000058835A (en) 1998-07-31 1998-07-31 Thin film transistor and its manufacture
US09/347,820 US6555422B1 (en) 1998-07-07 1999-07-02 Thin film transistor and method of manufacturing the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP10218380A JP2000058835A (en) 1998-07-31 1998-07-31 Thin film transistor and its manufacture

Publications (2)

Publication Number Publication Date
JP2000058835A true JP2000058835A (en) 2000-02-25
JP2000058835A5 JP2000058835A5 (en) 2005-12-02

Family

ID=16719001

Family Applications (1)

Application Number Title Priority Date Filing Date
JP10218380A Withdrawn JP2000058835A (en) 1998-07-07 1998-07-31 Thin film transistor and its manufacture

Country Status (1)

Country Link
JP (1) JP2000058835A (en)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001345267A (en) * 2000-03-27 2001-12-14 Semiconductor Energy Lab Co Ltd Manufacturing method of semiconductor device
JP2006516356A (en) * 2002-08-19 2006-06-29 ザ トラスティーズ オブ コロンビア ユニヴァーシティ イン ザ シティ オブ ニューヨーク Method and apparatus for laser crystallization processing of film region of substrate and structure of such film region to minimize edge region
JP2009204926A (en) * 2008-02-28 2009-09-10 Seiko Epson Corp Method for manufacturing electrophoretic display device, electrophoretic display device and electronic equipment
WO2012029488A1 (en) * 2010-08-31 2012-03-08 株式会社日本製鋼所 Laser annealing device and laser annealing method
WO2014080727A1 (en) * 2012-11-20 2014-05-30 株式会社日本製鋼所 Laser annealing method and laser annealing device

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001345267A (en) * 2000-03-27 2001-12-14 Semiconductor Energy Lab Co Ltd Manufacturing method of semiconductor device
JP2006516356A (en) * 2002-08-19 2006-06-29 ザ トラスティーズ オブ コロンビア ユニヴァーシティ イン ザ シティ オブ ニューヨーク Method and apparatus for laser crystallization processing of film region of substrate and structure of such film region to minimize edge region
JP4873858B2 (en) * 2002-08-19 2012-02-08 ザ トラスティーズ オブ コロンビア ユニヴァーシティ イン ザ シティ オブ ニューヨーク Method and apparatus for laser crystallization processing of film region of substrate and structure of such film region to minimize edge region
JP2009204926A (en) * 2008-02-28 2009-09-10 Seiko Epson Corp Method for manufacturing electrophoretic display device, electrophoretic display device and electronic equipment
WO2012029488A1 (en) * 2010-08-31 2012-03-08 株式会社日本製鋼所 Laser annealing device and laser annealing method
JP5578584B2 (en) * 2010-08-31 2014-08-27 株式会社日本製鋼所 Laser annealing apparatus and laser annealing method
WO2014080727A1 (en) * 2012-11-20 2014-05-30 株式会社日本製鋼所 Laser annealing method and laser annealing device
JP2014103247A (en) * 2012-11-20 2014-06-05 Japan Steel Works Ltd:The Laser annealing method and laser annealing device
KR20150087195A (en) * 2012-11-20 2015-07-29 가부시끼가이샤 니혼 세이꼬쇼 Laser annealing method and laser annealing device
KR102108028B1 (en) * 2012-11-20 2020-05-07 가부시끼가이샤 니혼 세이꼬쇼 Laser annealing method and laser annealing device

Similar Documents

Publication Publication Date Title
US6555422B1 (en) Thin film transistor and method of manufacturing the same
US6359320B1 (en) Thin-film transistor with lightly-doped drain
KR100543102B1 (en) Semiconductor device and its manufacturing method
US6489222B2 (en) Method of manufacturing a semiconductor device
US6358766B1 (en) Method of fabricating a semiconductor device
US6426245B1 (en) Method for manufacturing a semiconductor device
US6700134B2 (en) Semiconductor device provided with semiconductor circuit consisting of semiconductor element and method of manufacturing the same
US7951654B2 (en) Method of fabricating semiconductor device
US20010026835A1 (en) Method of manufacturing a semiconductor device
JP4667523B2 (en) Semiconductor device and manufacturing method thereof
JP2000174289A (en) Semiconductor device and its manufacture
US6919235B1 (en) Semiconductor device having semiconductor circuit comprising semiconductor element, and method for manufacturing same
US6916693B2 (en) Semiconductor device and manufacturing method thereof
JP2000306834A (en) Device and method for laser irradiation and semiconductor device
US7433568B2 (en) Optical element and light irradiation apparatus
JP2002033330A (en) Semiconductor device and method for manufacturing the same
JP3431682B2 (en) Method for manufacturing semiconductor circuit
JP3514891B2 (en) Semiconductor device and manufacturing method thereof
JPH11103067A (en) Semiconductor device and manufacture thereof
JP2000058835A (en) Thin film transistor and its manufacture
JP5244274B2 (en) Method for manufacturing semiconductor device
JP2000058835A5 (en)
JPH1187732A (en) Semiconductor device and method for manufacturing the same
JP2000022165A (en) Thin-film transistor and its manufacture
JP2000022165A5 (en)

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20050727

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20051014

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20081125

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20081202

A761 Written withdrawal of application

Free format text: JAPANESE INTERMEDIATE CODE: A761

Effective date: 20090119