JP2011165802A - Semiconductor device and manufacturing method of the same - Google Patents

Semiconductor device and manufacturing method of the same Download PDF

Info

Publication number
JP2011165802A
JP2011165802A JP2010025359A JP2010025359A JP2011165802A JP 2011165802 A JP2011165802 A JP 2011165802A JP 2010025359 A JP2010025359 A JP 2010025359A JP 2010025359 A JP2010025359 A JP 2010025359A JP 2011165802 A JP2011165802 A JP 2011165802A
Authority
JP
Japan
Prior art keywords
silicone resin
layer
semiconductor device
substrate
semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2010025359A
Other languages
Japanese (ja)
Other versions
JP5525845B2 (en
Inventor
Shigenori Yuya
重徳 祐谷
Keigo Sato
圭吾 佐藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujifilm Corp
Original Assignee
Fujifilm Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujifilm Corp filed Critical Fujifilm Corp
Priority to JP2010025359A priority Critical patent/JP5525845B2/en
Priority to EP11153475.6A priority patent/EP2355141A3/en
Priority to US13/022,234 priority patent/US20110193103A1/en
Priority to CN201110035053.3A priority patent/CN102194764B/en
Publication of JP2011165802A publication Critical patent/JP2011165802A/en
Priority to US13/836,657 priority patent/US20130217236A1/en
Application granted granted Critical
Publication of JP5525845B2 publication Critical patent/JP5525845B2/en
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02EREDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00Energy generation through renewable energy sources
    • Y02E10/50Photovoltaic [PV] energy

Landscapes

  • Thin Film Transistor (AREA)
  • Photovoltaic Devices (AREA)
  • Recrystallisation Techniques (AREA)

Abstract

<P>PROBLEM TO BE SOLVED: To provide a manufacturing method of a semiconductor device, which can perform high heat processing on a semiconductor circuit portion regardless of the material of a substrate. <P>SOLUTION: A porous structure layer 4 which is formed of silicone resin and has density of ≤0.7 g/cm<SP>3</SP>is arranged on a resin substrate 2. Preferably, the silicone resin consists of ≥95 mass% of silsesquioxane or siloxane, and the silsesquioxane is methyl silsesquioxane or phenyl silsesquioxane. A semiconductor element layer 3 is installed on the porous structure layer and it is intermittently heated only from the side of the semiconductor element layer by light or electron beams. <P>COPYRIGHT: (C)2011,JPO&INPIT

Description

本発明は、太陽電池、薄膜トランジスタ回路、ディスプレイ(画像表示装置)等の半導体装置およびその製造方法に関するものである。   The present invention relates to a semiconductor device such as a solar cell, a thin film transistor circuit, and a display (image display device), and a manufacturing method thereof.

ディスプレイや薄膜太陽電池等の半導体装置においては、フレキシブル化の研究が盛んに行われている。可撓性を持たせるために基板にはPETやポリイミドといった樹脂フィルムが用いられているが、通常のガラス基板を用いたものに比較して、耐熱性が低いため、半導体の製造プロセス温度が室温付近に限定されるという問題がある。一方、半導体特性としては一般に高温プロセスで作製したものの方がその特性が良好であるため、フレキシブル化の大きな障害となっている。   In semiconductor devices such as displays and thin film solar cells, research on flexibility has been actively conducted. Resin films such as PET and polyimide are used for the substrate to provide flexibility, but the semiconductor manufacturing process temperature is room temperature because the heat resistance is lower than that using a normal glass substrate. There is a problem that it is limited to the vicinity. On the other hand, as a semiconductor characteristic, since the characteristic produced by the high temperature process is generally better, it is a great obstacle to flexibility.

これを解決する方法としていくつかの手段が提案されており、例えば、特許文献1や特許文献2には、予めガラス基板上に半導体回路を形成し、形成した半導体回路をガラス基板から剥離または溶解し、樹脂基板に転写する方法が記載されている。この方法によれば、半導体の製造工程において樹脂の耐熱性の制約は受けないものの、剥離及び転写という新たな工程が必要である上、大面積化や品質安定化を図ることは極めて難しい。   Several means have been proposed as a method for solving this problem. For example, in Patent Document 1 and Patent Document 2, a semiconductor circuit is formed in advance on a glass substrate, and the formed semiconductor circuit is peeled or dissolved from the glass substrate. And a method of transferring to a resin substrate is described. According to this method, although the heat resistance of the resin is not restricted in the semiconductor manufacturing process, a new process of peeling and transfer is necessary, and it is extremely difficult to increase the area and stabilize the quality.

特許文献3には、PETフィルム上にSiO2膜とアモルファスSi膜を積層形成し、アモルファスSi膜をエキシマレーザー照射することにより多結晶Siとする方法が提案されている。アモルファスSiに比較して結晶Siは遥かにキャリアーの移動度が高く、高性能の半導体装置を作製できる可能性がある。しかしながら、SiO2膜は硬く、またPETフィルムとの熱膨張差も大きいため、エキシマレーザー照射による加熱によって、クラックや剥離を生じる可能性が高い。また、エキシマレーザーは高額かつ不安定な装置であり、量産性にも課題がある。 Patent Document 3 proposes a method of forming polycrystalline Si by laminating a SiO 2 film and an amorphous Si film on a PET film and irradiating the amorphous Si film with an excimer laser. Compared with amorphous Si, crystalline Si has much higher carrier mobility, and there is a possibility that a high-performance semiconductor device can be manufactured. However, since the SiO 2 film is hard and has a large difference in thermal expansion from the PET film, there is a high possibility that cracking or peeling will occur due to heating by excimer laser irradiation. In addition, the excimer laser is an expensive and unstable device, and there is a problem in mass productivity.

特開平11−24106号公報Japanese Patent Laid-Open No. 11-24106 特開平11−31828号公報Japanese Patent Laid-Open No. 11-31828 特表2001−508937号公報JP-T-2001-508937

上記のように、半導体装置の製造において性能向上のためには200℃を超える高温プロセスでの製造が必然であるが、従来の半導体装置の製造は基板の材質によって製造プロセスの加熱に制限があるため、新たな工程を追加しても性能向上を図るか、性能向上のために製造コストや量産性をある程度犠牲にするかという選択によって製造がおこなわれているのが実情である。   As described above, in order to improve performance in the manufacture of a semiconductor device, it is inevitable to manufacture at a high temperature process exceeding 200 ° C. However, in the manufacture of a conventional semiconductor device, heating of the manufacturing process is limited depending on the material of the substrate. Therefore, the actual situation is that the manufacturing is performed by selecting whether to improve the performance even if a new process is added, or to sacrifice the manufacturing cost and mass productivity to some extent to improve the performance.

本発明は上記事情に鑑みなされたものであり、基板の材質に関係なく半導体回路部分への高熱処理が可能な半導体装置およびその製造方法を提供すること、特に可撓性を有する大面積の半導体装置に好適に使用することが可能な基板構造とその製造方法を提供することを目的とするものである。   The present invention has been made in view of the above circumstances, and provides a semiconductor device capable of performing high heat treatment on a semiconductor circuit portion regardless of the material of the substrate and a method for manufacturing the same, and in particular, a flexible large-area semiconductor. It is an object of the present invention to provide a substrate structure that can be suitably used in an apparatus and a method for manufacturing the same.

本発明の半導体装置は、基板と半導体素子からなる半導体装置であって、前記基板と前記半導体素子との間にシリコーン樹脂の多孔質構造体層を有することを特徴とするものである。
前記シリコーン樹脂の多孔質構造体層の密度は0.7g/cm3以下であることが好ましい。
The semiconductor device of the present invention is a semiconductor device composed of a substrate and a semiconductor element, and has a porous structure layer of silicone resin between the substrate and the semiconductor element.
The density of the porous structure layer of the silicone resin is preferably 0.7 g / cm 3 or less.

前記シリコーン樹脂の多孔質構造体層における、前記シリコーン樹脂の95質量%以上がシルセスキオキサンまたはシロキサンからなるシリコーン樹脂であって、該シリコーン樹脂の20質量%以上がシルセスキオキサンであることが好ましい。
前記シルセスキオキサンはメチルシルセスキオキサンまたはフェニルシルセスキオキサンであることが好ましい。
前記基板は樹脂基板であることがより好ましい。
In the porous structure layer of the silicone resin, 95% by mass or more of the silicone resin is a silicone resin made of silsesquioxane or siloxane, and 20% by mass or more of the silicone resin is silsesquioxane. Is preferred.
The silsesquioxane is preferably methyl silsesquioxane or phenyl silsesquioxane.
More preferably, the substrate is a resin substrate.

本発明の半導体装置の製造方法は、前記基板と前記半導体素子との間にシリコーン樹脂の多孔質構造体層を有する半導体装置の製造方法であって、前記基板上に前記シリコーン樹脂の多孔質構造体層を設け、該多孔質構造体層上に半導体素子層を設け、該半導体素子層側からのみ間欠的に加熱することを特徴とするものである。
前記加熱は光または電子線によるものであることが好ましい。
The method for manufacturing a semiconductor device according to the present invention is a method for manufacturing a semiconductor device having a porous structure layer of silicone resin between the substrate and the semiconductor element, the porous structure of the silicone resin on the substrate. A body layer is provided, a semiconductor element layer is provided on the porous structure layer, and heating is intermittently performed only from the semiconductor element layer side.
The heating is preferably by light or electron beam.

本発明の半導体装置は基板と半導体素子との間にシリコーン樹脂の多孔質構造体層を有する構成であり、シリコーン樹脂の多孔質構造体層の上に半導体素子を設けるため、基板の材質にかかわらず高熱の加熱処理を行うことが可能であり、半導体装置、例えば半導体装置が薄膜トランジスタ回路であれば電子移動度の向上等を図ることが可能であり、半導体装置を高性能なものとすることができる。   The semiconductor device of the present invention has a structure having a porous structure layer of silicone resin between a substrate and a semiconductor element. Since the semiconductor element is provided on the porous structure layer of silicone resin, the semiconductor device is independent of the material of the substrate. It is possible to perform high-temperature heat treatment, and if the semiconductor device, for example, the semiconductor device is a thin film transistor circuit, it is possible to improve the electron mobility, and the semiconductor device has high performance. it can.

本発明の半導体装置の製造方法は、基板上にシリコーン樹脂の多孔質構造体層を設け、この多孔質構造体層上に半導体素子層を設け、この半導体素子層側からのみ間欠的に加熱するため、シリコーン樹脂の多孔質構造体層によって半導体素子層側からの加熱の熱伝導が基板に影響を与える前に、半導体素子層には性能向上に必要な十分な加熱をすることが可能であるため、基板の材質にかかわらず、高性能の半導体装置を煩雑な工程を行うことなく、低コストで、量産性よく製造することができる。   In the method for manufacturing a semiconductor device of the present invention, a porous structure layer of silicone resin is provided on a substrate, a semiconductor element layer is provided on the porous structure layer, and heating is intermittently performed only from the semiconductor element layer side. Therefore, before the heat conduction from the semiconductor element layer side affects the substrate by the porous structure layer of the silicone resin, the semiconductor element layer can be sufficiently heated to improve the performance. Therefore, regardless of the material of the substrate, a high-performance semiconductor device can be manufactured at low cost and with high productivity without performing complicated steps.

本発明の半導体装置の一実施の形態を示す概略断面模式図である。1 is a schematic cross-sectional schematic view showing an embodiment of a semiconductor device of the present invention. 多孔質構造のポリシルセスキオキサンの密度と熱伝導率との関係を示すグラフである。It is a graph which shows the relationship between the density of a polysilsesquioxane of a porous structure, and thermal conductivity. 亜鉛を表面に用いた場合の加熱時間と表面温度の変化をシミュレーションしたグラフである。It is the graph which simulated the change of the heating time and surface temperature at the time of using zinc for the surface. 非対称加熱における加熱時間と温度分布の変化をシミュレーションしたグラフである。It is the graph which simulated the change of the heating time and temperature distribution in asymmetric heating.

以下、本発明の半導体装置を図面を用いて説明する。図1は本発明の半導体装置の一実施の形態を示す概略断面模式図である。図1に示すように半導体装置1は基板2と半導体素子層3との間にシリコーン樹脂の多孔質構造体層4(以下、シリコーン樹脂層4ともいう)有する構成となっている。   Hereinafter, a semiconductor device of the present invention will be described with reference to the drawings. FIG. 1 is a schematic cross-sectional schematic view showing an embodiment of a semiconductor device of the present invention. As shown in FIG. 1, the semiconductor device 1 is configured to have a porous structure layer 4 (hereinafter also referred to as a silicone resin layer 4) of a silicone resin between a substrate 2 and a semiconductor element layer 3.

本発明に用いられるシリコーン樹脂層4は(R123SiO0.5W(R45SiO)X(R6SiO1.5Y(SiO2Zの一般式で表わされるシリコーン樹脂において、(R6SiO1.5)骨格と(SiO2)骨格とを合わせた割合が、シリコーン樹脂全質量の95質量%以上であって、(R6SiO1.5)骨格の割合が、(R6SiO1.5)骨格と(SiO2)骨格とを合わせた全質量の20質量%以上であることが好ましい。上記一般式で、(R123SiO0.5)、(R45SiO)、(R6SiO1.5)、(SiO2)は、それぞれMシロキサン、Dシロキサン、Tシロキサン(またはシルセスキオキサン)、Qシロキサン(または単にシロキサン)と呼ばれる基本骨格構造であり、シリコーン樹脂はこれらの共重合体である。この中でシロキサン骨格以外は、シロキサン結合ではないR基を持つので、ある程度の柔軟性を有している。このため、基板がたとえば樹脂基板のような可撓性のものであっても、基板の可撓性を邪魔することがない。また、多孔質構造であるために基板にさらに高い柔軟性を持たせることができる。 The silicone resin layer 4 used in the present invention is a silicone resin represented by the general formula of (R 1 R 2 R 3 SiO 0.5 ) W (R 4 R 5 SiO) X (R 6 SiO 1.5 ) Y (SiO 2 ) Z The ratio of the (R 6 SiO 1.5 ) skeleton and the (SiO 2 ) skeleton is 95% by mass or more of the total mass of the silicone resin, and the ratio of the (R 6 SiO 1.5 ) skeleton is (R 6 SiO 1.5). ) And 20% by mass or more of the total mass of the skeleton and the (SiO 2 ) skeleton. In the above general formula, (R 1 R 2 R 3 SiO 0.5 ), (R 4 R 5 SiO), (R 6 SiO 1.5 ), and (SiO 2 ) are M siloxane, D siloxane, and T siloxane (or silsesquioxide), respectively. Oxan), Q siloxane (or simply siloxane), and a basic skeleton structure, and the silicone resin is a copolymer thereof. Among them, the skeleton other than the siloxane skeleton has an R group that is not a siloxane bond, and thus has a certain degree of flexibility. For this reason, even if a board | substrate is a flexible thing like a resin substrate, for example, the flexibility of a board | substrate is not disturbed. In addition, since the porous structure is used, the substrate can have higher flexibility.

ここで、前述の一般式のW〜Zで示される基本骨格の比率において、W(Mシロキサン)とX(Dシロキサン)の比率が高いとシリコーン樹脂の耐熱性に問題を生じるため、含まない方がより好ましい。原料モノマーに不可避的に含む場合でも、シリコーン樹脂全質量の5質量%未満であることが好ましい。Y(シルセスキオキサン)とZ(シロキサン)は耐熱性が高く、この2成分が主要組成であることが好ましい。但し、シロキサン骨格は前述のとおり剛直であるので、Zの比率が高過ぎると、基板上で膜状の断熱層とした際に柔軟性に欠けるために、半導体装置の製造工程中に曲げ歪や熱履歴が加わるとクラックが生じる。従って、シリコーン樹脂中の質量%として、シルセスキオキサン骨格を20質量%以上含み、シロキサン骨格は80質量%未満とすることがより好ましい。   Here, in the ratio of the basic skeleton represented by W to Z in the above general formula, if the ratio of W (M siloxane) and X (D siloxane) is high, there is a problem in the heat resistance of the silicone resin. Is more preferable. Even when it is unavoidably included in the raw material monomer, it is preferably less than 5 mass% of the total mass of the silicone resin. Y (silsesquioxane) and Z (siloxane) have high heat resistance, and these two components are preferably the main composition. However, since the siloxane skeleton is rigid as described above, if the ratio of Z is too high, flexibility is not obtained when a film-like heat insulating layer is formed on the substrate. Cracks occur when heat history is applied. Therefore, it is more preferable that the silsesquioxane skeleton is contained in an amount of 20% by mass or more and the siloxane skeleton is less than 80% by mass in the silicone resin.

上記R1〜R5は、1〜10個の炭素原子を有するヒドロカルビル基、ハロゲン置換ヒドロカルビル基またはアルケニル基または水素であり、より好ましくは1〜6個の炭素原子を有する。少なくとも3個の炭素原子を含む非環式のヒドロカルビル基およびハロゲン置換ヒドロカルビル基は、枝分かれ構造または非分岐構造を有することができる。Rで表されるヒドロカルビル基の例としては、メチル、エチル、プロピル、1−メチルエチル、ブチル、1−メチルプロピル、2−メチルプロピル、1,1−ジメチルエチル、ペンチル、1−メチルブチル、1−エチルプロピル、2−メチルブチル、3−メチルブチル、1,2−ジメチルプロピル、2,2−ジメチルプロピル、ヘキシル、ヘプチル、オクチル、ノニル、デシルなどのアルキル基;シクロペンチル、シクロヘキシル、メチルシクロヘキシルなどのシクロアルキル基;フェニルやナフチルなどのアリール基;トリルやキシリルなどのアルカリール(alkaryl)基;ならびにベンジルやフェネチルなどのアラルキル基等を好ましく挙げることができる。 R 1 to R 5 are each a hydrocarbyl group having 1 to 10 carbon atoms, a halogen-substituted hydrocarbyl group, an alkenyl group, or hydrogen, and more preferably 1 to 6 carbon atoms. Acyclic hydrocarbyl groups and halogen-substituted hydrocarbyl groups containing at least 3 carbon atoms can have a branched or unbranched structure. Examples of hydrocarbyl groups represented by R include methyl, ethyl, propyl, 1-methylethyl, butyl, 1-methylpropyl, 2-methylpropyl, 1,1-dimethylethyl, pentyl, 1-methylbutyl, 1- Alkyl groups such as ethylpropyl, 2-methylbutyl, 3-methylbutyl, 1,2-dimethylpropyl, 2,2-dimethylpropyl, hexyl, heptyl, octyl, nonyl and decyl; cycloalkyl groups such as cyclopentyl, cyclohexyl and methylcyclohexyl Preferred examples include aryl groups such as phenyl and naphthyl; alkaryl groups such as tolyl and xylyl; and aralkyl groups such as benzyl and phenethyl.

また、ハロゲン置換ヒドロカルビル基の例としては、3,3,3−トリフルオロプロピル、3−クロロプロピル、クロロフェニル、ジクロロフェニル、2,2,2−トリフルオロエチル、2,2,3,3−テトラフルオロプロピル、および2,2,3,3,4,4,5,5−オクタフルオロペンチル等を好ましく挙げることができる。
アルケニル基としては、通常2〜10個の炭素原子、あるいは2〜6個の炭素原子を有し、ビニル、アリル、ブテニル、ヘキセニルおよびオクテニル等を好ましく挙げることができる。
Examples of halogen-substituted hydrocarbyl groups include 3,3,3-trifluoropropyl, 3-chloropropyl, chlorophenyl, dichlorophenyl, 2,2,2-trifluoroethyl, 2,2,3,3-tetrafluoro. Preferable examples include propyl and 2,2,3,3,4,4,5,5-octafluoropentyl.
The alkenyl group usually has 2 to 10 carbon atoms, or 2 to 6 carbon atoms, and preferably includes vinyl, allyl, butenyl, hexenyl, octenyl and the like.

上記シルセスキオキサンのうち、耐熱性の観点からはメチルシルセスキオキサン(CH3SiO1.5)あるいはフェニルシルセスキオキサン(C65SiO1.5)がより好ましい。本発明の半導体装置においてシリコーン樹脂層4は断熱層としての耐熱性が必要であり、ポリシルセスキオキサンの中で上記2つのポリシルセスキオキサンは400℃以上の高い熱分解温度を持っている。なお、メチルシルセスキオキサンおよびフェニルシルセスキオキサンは単一構造でなくとも、両者の複合構造、または(SiO2)のQシロキサン構造と複合化されたものであってもよい。但し、(SiO2)のQシロキサン構造の比率が高いと前述のとおり柔軟性に問題が生じるため、(SiO2nのQシロキサン構造の含有率は80質量%未満であることが好ましい。 Among the silsesquioxanes, methylsilsesquioxane (CH 3 SiO 1.5 ) or phenyl silsesquioxane (C 6 H 5 SiO 1.5 ) is more preferable from the viewpoint of heat resistance. In the semiconductor device of the present invention, the silicone resin layer 4 needs to have heat resistance as a heat insulating layer. Among the polysilsesquioxanes, the two polysilsesquioxanes have a high thermal decomposition temperature of 400 ° C. or more. Yes. The methyl silsesquioxane and the phenyl silsesquioxane may not be a single structure, but may be a composite structure of both, or a composite structure of (SiO 2 ) Q siloxane structure. However, if the ratio of the (SiO 2 ) Q siloxane structure is high, there is a problem in flexibility as described above. Therefore, the content of the (SiO 2 ) n Q siloxane structure is preferably less than 80% by mass.

多孔質構造のシリコーン樹脂層の密度は0.7g/cm3以下であることが望ましく、より好ましくは0.1g/cm3以上0.7g/cm3以下であることが好ましい。シリコーン樹脂層の密度が0.7g/cm3よりも大きくなると熱伝導率が大きくなって、基板によっては半導体素子層のアニール等の加熱の影響を受けやすくなる。一方で、シリコーン樹脂の密度が0.1g/cm3よりも小さくなると基板の材質によっては密着性が悪くなる上、半導体装置に適した強度を備えることが困難となる。 The density of the porous silicone resin layer is desirably 0.7 g / cm 3 or less, and more preferably 0.1 g / cm 3 or more and 0.7 g / cm 3 or less. When the density of the silicone resin layer is higher than 0.7 g / cm 3 , the thermal conductivity is increased, and depending on the substrate, the semiconductor element layer is easily affected by heating such as annealing of the semiconductor element layer. On the other hand, when the density of the silicone resin is smaller than 0.1 g / cm 3 , the adhesion is deteriorated depending on the material of the substrate, and it is difficult to provide strength suitable for the semiconductor device.

多孔質構造のシリコーン樹脂層の密度は、例えば窒素吸着測定法(BET)により求めることができる。窒素吸着測定法では、細孔径および細孔容積V[cm3/g]を測定することができ、多孔質構造のシリコーン樹脂層の細孔を除いた真密度をρ[g/cm3]とすると、本発明における多孔質構造のシリコーン樹脂層の空隙率および密度は、以下の式(1)および(2)から算出することができる。
空隙率:ρV/(ρV+1) (1)
密度 :ρ/(ρV+1)[g/cm3] (2)
なお、ポリメチルシルセスキオキサンの真密度は1.3〜1.33g/cm3程度であることが知られている(Advanced Materials.19.p1589-p1593.(2007))。
The density of the porous silicone resin layer can be determined, for example, by a nitrogen adsorption measurement method (BET). In the nitrogen adsorption measurement method, the pore diameter and the pore volume V [cm 3 / g] can be measured, and the true density excluding the pores of the porous silicone resin layer is represented by ρ [g / cm 3 ]. Then, the porosity and density of the porous silicone resin layer in the present invention can be calculated from the following formulas (1) and (2).
Porosity: ρV / (ρV + 1) (1)
Density: ρ / (ρV + 1) [g / cm 3 ] (2)
It is known that the true density of polymethylsilsesquioxane is about 1.3 to 1.33 g / cm 3 (Advanced Materials. 19.p1589-p1593. (2007)).

多孔質構造のシリコーン樹脂層の空隙率は40%以上であることが好ましく、より好ましくは40%以上95%以下であることが望ましい。基板が樹脂基板である場合、空隙率が40%よりも小さくなると樹脂の一般的な熱伝導率である0.2(W/(m・℃))より低い熱伝導率となって半導体素子層のアニール等の加熱の影響を受けやすくなる。一方で、空隙率が95%よりも大きくなると基板の材質によっては密着性が悪くなる上、半導体装置に適した強度を備えることが困難となる。   The porosity of the porous silicone resin layer is preferably 40% or more, more preferably 40% or more and 95% or less. When the substrate is a resin substrate, if the porosity is less than 40%, the semiconductor element layer has a thermal conductivity lower than 0.2 (W / (m · ° C.)), which is a general thermal conductivity of the resin. It becomes easy to be affected by heating such as annealing. On the other hand, if the porosity is higher than 95%, the adhesion may be deteriorated depending on the material of the substrate, and it becomes difficult to provide strength suitable for the semiconductor device.

空隙となる微細孔は、大きすぎると膜表面の平坦性に問題を生じることがあるため、好ましくは100nm以下である。一方で、小さすぎると低密度となる上、基板の材質によっては半導体装置に適した強度を有するシリコーン樹脂層を得ることが困難である。従って細孔径の好ましい範囲は1〜100nmであり、より好ましくは2〜50nmである。細孔径は、上記の窒素吸着測定法で測定することが可能である。また、透過電子顕微鏡観察像の画像処理から求めてもよい。   If the micropores serving as voids are too large, there may be a problem with the flatness of the film surface, and therefore the pores are preferably 100 nm or less. On the other hand, if it is too small, the density becomes low and it is difficult to obtain a silicone resin layer having a strength suitable for a semiconductor device depending on the material of the substrate. Therefore, the preferable range of the pore diameter is 1 to 100 nm, more preferably 2 to 50 nm. The pore diameter can be measured by the above nitrogen adsorption measurement method. Moreover, you may obtain | require from the image processing of a transmission electron microscope observation image.

なお、閉塞細孔や数nm以下の細孔には窒素分子が吸着できないため、上記の窒素吸着測定法でこのような細孔を計測することはできない。しかしながら、本発明の多孔質構造のシリコーン樹脂層は、ほとんどが5nm以上の開放細孔から構成されており、窒素吸着測定法で密度を求めることに実質的な問題はない。なお、密度・細孔容積測定には、アルキメデス法、ピクノメーター、X線反射率測定、エリプソメーター、誘電率測定、陽電子寿命測定などを用いてもよい。   In addition, since nitrogen molecules cannot be adsorbed in the closed pores or pores of several nm or less, such pores cannot be measured by the nitrogen adsorption measurement method described above. However, most of the porous structure silicone resin layer of the present invention is composed of open pores of 5 nm or more, and there is no substantial problem in obtaining the density by the nitrogen adsorption measurement method. For the density / pore volume measurement, Archimedes method, pycnometer, X-ray reflectivity measurement, ellipsometer, dielectric constant measurement, positron lifetime measurement, or the like may be used.

シリコーン樹脂層の厚さは、多孔質構造に由来する密度とその熱伝導率により、必要とされるアニール温度、また加熱方法によっても異なるが、1μm以上あれば半導体素子層のアニール等の加熱の影響を受けない断熱層として十分に機能する。   The thickness of the silicone resin layer depends on the density derived from the porous structure and its thermal conductivity, and also depends on the required annealing temperature and heating method. It functions well as an uninsulated heat insulation layer.

本発明における多孔質構造のシリコーン樹脂層は、界面活性剤を介在させたゾルゲル反応や、環状シロキサンモノマーを原料としたCVD等により、膜状の多孔質シリコーン樹脂を得ることが可能である。とりわけ、界面活性剤を介在させたゾルゲル反応は、多孔質構造の形成に鋳型として界面活性剤を用いることから、比較的安価で且つ低温の製法であり、汎用的な樹脂を支持基材に用いた断熱層構造基板を、大面積に作製する製法として適している。界面活性剤を介在させたゾルゲル反応は、例えばAdvanced Materials.19.p1589-p1593.(2007)に記載された方法により行うことができる。   The porous silicone resin layer of the present invention can obtain a film-like porous silicone resin by a sol-gel reaction with a surfactant interposed, or CVD using a cyclic siloxane monomer as a raw material. In particular, the sol-gel reaction involving a surfactant is a relatively inexpensive and low-temperature manufacturing method because a surfactant is used as a template for forming a porous structure, and a general-purpose resin is used as a support substrate. It is suitable as a manufacturing method for producing a large heat insulating layer structure substrate. The sol-gel reaction mediated by a surfactant can be performed, for example, by the method described in Advanced Materials.19.p1589-p1593. (2007).

界面活性剤は分子量の比較的大きなもの、例えば10個以上の炭素原子をアルキル基に有するものや、分子量10000程度のブロックコポリマー等が好ましく、これらを用いることでミセルを形成し、多孔質構造の鋳型とすることができる。このような界面活性剤であれば、特に限定されるものではなく、陽イオン性、陰イオン性、非イオン性のうちのいずれであってもよく、具体的には、アルキルトリメチルアンモニウム、アルキルトリエチルアンモニウム、ジアルキルジメチルアンモニウム、ベンジルアンモニウム等の塩化物、臭化物、ヨウ化物あるいは水酸化物;脂肪酸塩、アルキルスルホン酸塩、アルキルリン酸塩、ポリオール系非イオン性界面活性剤、ポリエチレンオキサイド系非イオン性界面活性剤、一級アルキルアミン等が挙げられる。これらの界面活性剤は、単独で又は二種以上を適宜混合して用いることができる。   As the surfactant, those having a relatively large molecular weight, for example, those having 10 or more carbon atoms in the alkyl group, block copolymers having a molecular weight of about 10,000, etc. are preferable. By using these, micelles are formed, and a porous structure is formed. Can be a mold. The surfactant is not particularly limited and may be any of cationic, anionic, and nonionic, specifically, alkyltrimethylammonium, alkyltriethyl Ammonium, dialkyldimethylammonium, benzylammonium chloride, bromide, iodide or hydroxide; fatty acid salt, alkyl sulfonate, alkyl phosphate, polyol nonionic surfactant, polyethylene oxide nonionic Surfactant, primary alkylamine, etc. are mentioned. These surfactants can be used alone or in admixture of two or more.

支持基材である基板2の材質は、金属、セラミックス、ガラス、樹脂等を用いることができ、断熱層の機能を活かし、軽量でフレキシブルな半導体装置とするためには、樹脂基板を好ましく使用できる。樹脂としては例えば、ポリエチレンテレフタレート(PET)、ポリエチレンナフタレート(PEN)、ポリイミド(PI)、トリアセチルセルロース(TAC)、シンジオタクチックポリスチレンン(SPS)、ポリフェニレンスルフィド(PPS)、ポリカーボネート(PC)、ポリアリレート(PAr)、ポリスルホン(PSF)、ポリエステルスルホン(PES)、ポリエーテルイミド(PEI)、環状ポリオレフィン等の樹脂基板を使用することができる。   Metal, ceramics, glass, resin, or the like can be used as the material of the substrate 2 as the support base material, and a resin substrate can be preferably used in order to make a lightweight and flexible semiconductor device by taking advantage of the function of the heat insulating layer. . Examples of the resin include polyethylene terephthalate (PET), polyethylene naphthalate (PEN), polyimide (PI), triacetyl cellulose (TAC), syndiotactic polystyrene (SPS), polyphenylene sulfide (PPS), polycarbonate (PC), Resin substrates such as polyarylate (PAr), polysulfone (PSF), polyester sulfone (PES), polyetherimide (PEI), and cyclic polyolefin can be used.

とりわけ、PET,PEN、PI等の樹脂基板のような耐熱性の低い基板の場合においてもシリコーン樹脂層4を設けることによって、基板2を昇温させることなく、半導体素子層3のみを加熱することが可能である。また、可撓性基板を用いる場合には、ディスプレイや薄膜太陽電池等の半導体装置のフレキシブル化に対応することもできる。また、100nm以下のメソ細孔を持つシリコーン樹脂は透明であるので、IGZO等の酸化物半導体とITOやZnOの導電酸化物を用いることにより、可視透明なフレキシブル半導体装置とすることができる。   In particular, even in the case of a substrate having low heat resistance such as a resin substrate such as PET, PEN, and PI, by providing the silicone resin layer 4, only the semiconductor element layer 3 is heated without increasing the temperature of the substrate 2. Is possible. In the case where a flexible substrate is used, it is possible to cope with the flexibility of semiconductor devices such as a display and a thin film solar cell. Since a silicone resin having mesopores of 100 nm or less is transparent, a visible and transparent flexible semiconductor device can be obtained by using an oxide semiconductor such as IGZO and a conductive oxide such as ITO or ZnO.

続いて、本発明の半導体装置の製造方法について説明する。基板上に上記で説明したようにシリコーン樹脂層4を設け、このシリコーン樹脂層4上に半導体素子層3を設け、半導体素子層3側からのみ間欠的に加熱を行う。シリコーン樹脂層4は多孔質構造体であり、断熱機能を有しているため、半導体素子層3から加熱すると、低熱伝導率に基づく大きな熱時定数のために熱伝導の遅れ現象が生じ、基板2部分の温度が上昇する前に、半導体に性能向上に必要な十分な加熱をすることが可能である。なお、半導体素子層3は製造しようとする半導体装置に適した処理、例えばエッチングや、さらなる層(例えば電極)の堆積も必要であるが、加熱は半導体装置の製造プロセスの適当なタイミングで行うことが可能である。また加熱は半導体の性能向上を目的とするだけでなく、例えば半導体装置の反りをもたらす残留応力の低減化などを目的とするものであってもよい。但し、加熱前に耐熱性の乏しい層を付加することは避けることが望ましいのは言うまでもない。   Then, the manufacturing method of the semiconductor device of this invention is demonstrated. As described above, the silicone resin layer 4 is provided on the substrate, the semiconductor element layer 3 is provided on the silicone resin layer 4, and heating is intermittently performed only from the semiconductor element layer 3 side. Since the silicone resin layer 4 is a porous structure and has a heat insulating function, when it is heated from the semiconductor element layer 3, a thermal conduction delay phenomenon occurs due to a large thermal time constant based on the low thermal conductivity. Before the temperature of the two parts rises, it is possible to sufficiently heat the semiconductor to improve the performance. The semiconductor element layer 3 requires processing suitable for the semiconductor device to be manufactured, for example, etching and further layer (for example, electrode) deposition, but heating is performed at an appropriate timing in the manufacturing process of the semiconductor device. Is possible. Further, the heating may be aimed not only at improving the performance of the semiconductor, but also for reducing the residual stress that causes warping of the semiconductor device, for example. However, it goes without saying that it is desirable to avoid adding a layer having poor heat resistance before heating.

例えば、半導体がIGZO(nGaZnO)の場合には、多孔質構造体層上にこれを真空蒸着法、スパッタ蒸着法、イオンプレーティング法、化学気相成長法(CVD)などの方法によって形成し、設けたIGZO側からのみIGZOに対して間欠的に加熱を行う。一般に、室温で形成したIGZOの半導体物性はキャリアーの移動度が小さく、また特性がばらつき易いが、本発明の半導体装置は、基板と半導体素子層との間に多孔質で低密度のシリコーン樹脂層を有するため、300〜400℃でアニールすることが可能であり、これによって、キャリアーの移動度を向上させることができ、特性も安定化させることが可能である。このため、液晶や有機EL用のTFTパネルに好適に使用することができる。   For example, when the semiconductor is IGZO (nGaZnO), it is formed on the porous structure layer by a method such as vacuum deposition, sputter deposition, ion plating, chemical vapor deposition (CVD), IGZO is intermittently heated only from the provided IGZO side. In general, the semiconductor physical properties of IGZO formed at room temperature have low carrier mobility and easily vary in characteristics. However, the semiconductor device of the present invention has a porous, low-density silicone resin layer between a substrate and a semiconductor element layer. Therefore, annealing can be performed at 300 to 400 ° C., whereby the mobility of carriers can be improved and the characteristics can be stabilized. For this reason, it can be suitably used for a TFT panel for liquid crystal or organic EL.

また、半導体装置が化合物半導体を光吸収層とした太陽電池の場合には、化合物半導体の微粒子を塗布し、塗布面からのみ化合物半導体の微粒子に対して高速熱処理をすれば、微粒子が焼結し光吸収層として機能するように製造することができる。   In the case where the semiconductor device is a solar cell using a compound semiconductor as a light absorbing layer, the fine particles are sintered if the fine particles of the compound semiconductor are applied and subjected to rapid heat treatment on the fine particles of the compound semiconductor only from the coated surface. It can be manufactured to function as a light absorption layer.

上記間欠的な加熱には、例えば光あるいは電子線照射を用いることができる。このような熱処理を行っても、本発明の半導体装置の製造方法においては、多孔質構造のシリコーン樹脂が断熱層として機能し、熱伝導の遅れが生じるので、基板の温度上昇を抑制しながら、加熱を行うことが可能である。   For the intermittent heating, for example, light or electron beam irradiation can be used. Even if such a heat treatment is performed, in the method for manufacturing a semiconductor device of the present invention, the porous structure silicone resin functions as a heat insulating layer, causing a delay in heat conduction, so suppressing the temperature rise of the substrate, Heating can be performed.

ここで、間欠的な加熱とは多孔質構造のシリコーン樹脂が断熱層として機能する程度の時間を意味し、半導体に対するトータルの加熱時間が多孔質構造のシリコーン樹脂が断熱層として機能する時間を超える場合には、加熱時間を分断して加熱することを意味する。例えば半導体層に対するトータル加熱時間が1秒必要な場合であって、多孔質構造のシリコーン樹脂が断熱層として機能する時間が0.1秒に場合には、0.1秒の加熱を間欠的に10回繰り返せばよい。   Here, intermittent heating means a time to such an extent that the porous silicone resin functions as a heat insulation layer, and the total heating time for the semiconductor exceeds the time for the porous silicone resin to function as a heat insulation layer. In the case, it means heating by dividing the heating time. For example, when the total heating time for the semiconductor layer is 1 second and the time for the porous structure silicone resin to function as a heat insulating layer is 0.1 seconds, the heating for 0.1 seconds is intermittently performed. Repeat 10 times.

加熱手段は、間欠的に加熱する方法として光または電子線によるものであることが好ましい。間欠加熱は、ナノ秒レベルである必要はなく、ミリ秒程度以上の間欠加熱で充分である。加熱手段が光の場合には、エキシマレーザーのみならずYAG等の固体レーザー、及び半導体レーザーを用いることができ、またレーザー光だけでなく、キセノンランプ等のフラッシュランプをも用いることができる。光の波長としては、加熱させたい材料の吸収域である波長が好ましい。
以下、本発明の半導体装置およびその製造方法を実施例を用いてさらに詳細に説明する。
The heating means is preferably a light or electron beam method for intermittent heating. The intermittent heating does not need to be at the nanosecond level, and intermittent heating of about millisecond or more is sufficient. When the heating means is light, not only excimer laser but also solid laser such as YAG and semiconductor laser can be used, and not only laser light but also flash lamp such as xenon lamp can be used. The wavelength of light is preferably a wavelength that is an absorption region of the material to be heated.
Hereinafter, the semiconductor device and the manufacturing method thereof according to the present invention will be described in more detail with reference to examples.

(実施例1)
10mM酢酸15部、Pluronic F-127(BASF社製ブロックコポリマー界面活性剤)2部、尿素1部、メチルトリメトキシシラン9部を混合して透明な溶液を得た。これを半密閉式のテフロン(登録商標)容器に入れ、80℃で2日間ゲル化反応を行った。沸騰水中でウェットゲルの界面活性剤を洗浄除去した後、メタノールおよびフッ素溶媒(住友3M製 Novec-7100)で溶媒置換を行った後、乾燥させて透明なポリメチルシルセスキオキサンからなるドライゲル多孔質構造体)を得た。アルキメデス法で測定した密度ρは0.40g/cm3であった。
Example 1
A transparent solution was obtained by mixing 15 parts of 10 mM acetic acid, 2 parts of Pluronic F-127 (a block copolymer surfactant manufactured by BASF), 1 part of urea and 9 parts of methyltrimethoxysilane. This was put into a semi-sealed Teflon (registered trademark) container and subjected to a gelation reaction at 80 ° C. for 2 days. After washing and removing the wet gel surfactant in boiling water, the solvent was replaced with methanol and fluorine solvent (Novec-7100, manufactured by Sumitomo 3M), then dried and dried with a transparent polymethylsilsesquioxane. Quality structure). The density ρ measured by the Archimedes method was 0.40 g / cm 3 .

(実施例2)
実施例1において、Pluronic F-127を1.5部に変更した以外は、実施例1と同様の手順により半透明なポリメチルシルセスキオキサンからなるドライゲルを得た。アルキメデス法で測定した密度ρは0.57g/cm3であった。
(Example 2)
A dry gel composed of translucent polymethylsilsesquioxane was obtained in the same manner as in Example 1 except that Pluronic F-127 was changed to 1.5 parts in Example 1. The density ρ measured by the Archimedes method was 0.57 g / cm 3 .

(実施例3)
実施例1において、10mM酢酸35部、テトラメトキシシラン16部、メチルトリメトキシシラン10部、Pluronic F-127 5.5部、尿素2.5部を混合した溶液とした以外は、実施例1と同様の手順により透明なメチルシルセスキオキサンとシロキサンの共重合体からなるドライゲルを得た。配合比率から計算したシロキサン/シルセルキオキサン骨格の重量比は、61/39である。アルキメデス法で測定した密度ρは0.40g/cm3であった。
(Example 3)
Example 1 is the same as Example 1 except that 35 parts of 10 mM acetic acid, 16 parts of tetramethoxysilane, 10 parts of methyltrimethoxysilane, 5.5 parts of Pluronic F-127, and 2.5 parts of urea are mixed. A dry gel made of a copolymer of transparent methylsilsesquioxane and siloxane was obtained by the same procedure. The weight ratio of the siloxane / silceroxyoxane skeleton calculated from the blending ratio is 61/39. The density ρ measured by the Archimedes method was 0.40 g / cm 3 .

(比較例1)
実施例1において、Pluronic F-127を用いなかった以外は、実施例1と同様の手順により半透明なポリメチルシルセスキオキサンからなるドライゲルを得た。アルキメデス法で測定した密度ρは1.18g/cm3であった。
(Comparative Example 1)
A dry gel composed of translucent polymethylsilsesquioxane was obtained in the same manner as in Example 1 except that Pluronic F-127 was not used. The density ρ measured by the Archimedes method was 1.18 g / cm 3 .

(評価)
実施例1〜3の試料を、BET測定の窒素吸着等温線から求めた細孔容積から、上記で説明した式(1)および式(2)により空隙率と密度を求めた。結果を表1に示す。シリコーン樹脂の真密度は1.3g/cm3として計算した。実施例1〜3では、30nm程度のメソ細孔を持つ多孔質なシリコーン樹脂が得られている。またBETにより求めた密度とアルキメデス法で求めた密度とはほぼ一致していることがわかる。なお、比較例1の試料は、BET法の細孔とその容積は、検出限界以下であった。
(Evaluation)
The porosity and density of the samples of Examples 1 to 3 were determined from the pore volume determined from the nitrogen adsorption isotherm of the BET measurement according to the equations (1) and (2) described above. The results are shown in Table 1. The true density of the silicone resin was calculated as 1.3 g / cm 3 . In Examples 1 to 3, a porous silicone resin having mesopores of about 30 nm is obtained. It can also be seen that the density obtained by BET and the density obtained by the Archimedes method are almost the same. In the sample of Comparative Example 1, the BET method pores and their volumes were below the detection limit.

Figure 2011165802
Figure 2011165802

上記実施例1〜3および比較例1で得られた試料を、約0.3mm厚さに研磨し、レーザーフラッシュ法(アルバック理工製TC−9000)で熱拡散率αを測定した。別途DSC(示差走査型熱量計 TAインスツルメンツ製2920型)で測定した重量比熱Cの値から、熱伝導率λをλ=ρ・C・αの計算式で求めたところ、実施例1〜3および比較例1の熱伝導率は、各々0.043、0.059、0.045および0.353(W/(m・℃))であった。   The samples obtained in Examples 1 to 3 and Comparative Example 1 were polished to a thickness of about 0.3 mm, and the thermal diffusivity α was measured by a laser flash method (TC-9000 manufactured by ULVAC-RIKO). The heat conductivity λ was determined from the value of weight specific heat C measured separately by DSC (Differential Scanning Calorimeter, TA Instruments Model 2920), using the formula of λ = ρ · C · α. The thermal conductivities of Comparative Example 1 were 0.043, 0.059, 0.045, and 0.353 (W / (m · ° C.)), respectively.

一般に空隙を有する固体材料の熱伝導率は、Braggemannの式として下記式(式中、φはシリコーン樹脂の体積充填率、λfはシリコーン樹脂の熱伝導率、λcは多孔質層の熱伝導率、λmは多孔質層の空気の熱伝導率である)で表され、熱伝導成分が球状体でパーコレーション伝導となる場合は、指数mは1/3となる。   In general, the thermal conductivity of a solid material having voids is expressed by the following formula as Braggemann's formula (where φ is the volume filling rate of the silicone resin, λf is the thermal conductivity of the silicone resin, λc is the thermal conductivity of the porous layer, λm is the thermal conductivity of air in the porous layer), and when the heat conduction component is a spherical body and percolation conduction, the index m is 1/3.

Figure 2011165802
Figure 2011165802

ここで、空隙部分が空気で、その熱伝導率を0.024W/m・℃として、試料の測定結果と共にプロットすると、熱伝導率と密度との関係は図2に示すようになり(なお、図2において実施例1と3のプロットは重なっている)、ほぼBraggemannの式に合っていることがわかる。そして、密度0.7g/cm3以下であれば、一般的な樹脂の熱伝導率である0.2W/m・℃の半分以下となり、耐熱性の低い樹脂基板であっても断熱層として有効に機能することがわかる。
実際にシリコーン樹脂からなる多孔質構造体が半導体装置の製造時の加熱における断熱層として機能することを確認するため、以下の実験を行った。
Here, when the void portion is air and the thermal conductivity is 0.024 W / m · ° C. and plotted together with the measurement result of the sample, the relationship between the thermal conductivity and the density is as shown in FIG. In FIG. 2, the plots of Examples 1 and 3 overlap), and it can be seen that the plots almost match Braggemann's formula. If the density is 0.7 g / cm 3 or less, it becomes less than half of 0.2 W / m · ° C. which is the thermal conductivity of general resin, and it is effective as a heat insulating layer even for a resin substrate having low heat resistance. It can be seen that it works.
In order to confirm that the porous structure made of a silicone resin actually functions as a heat insulating layer in heating at the time of manufacturing a semiconductor device, the following experiment was conducted.

(実施例11)
3−グリシドキシプロピルトリメトキシシラン10部、フェニルトリエトキシシラン10部、アルミニウムアセチルアセトネート0.2部、塩酸2部および水5部を混合した溶液を作製し、UV−オゾン処理した厚さ100μmのPENフィルムにスピンコーティングした。その後、塗膜を100℃で乾燥、続いて170℃で1時間保持し、硬化及び脱溶媒処理を行って密着層とした。密着層断面をSEMで観察したところ、約0.1μmであり、空隙等は観察されなかった。
(Example 11)
A thickness obtained by preparing a solution in which 10 parts of 3-glycidoxypropyltrimethoxysilane, 10 parts of phenyltriethoxysilane, 0.2 part of aluminum acetylacetonate, 2 parts of hydrochloric acid and 5 parts of water were prepared, and subjected to UV-ozone treatment. A 100 μm PEN film was spin coated. Thereafter, the coating film was dried at 100 ° C., and then kept at 170 ° C. for 1 hour, followed by curing and desolvation treatment to obtain an adhesion layer. When the cross section of the adhesion layer was observed with an SEM, it was about 0.1 μm, and voids and the like were not observed.

上記密着層付きPENフィルム上に、実施例1の溶液を用いてドクターブレード法により塗布膜を形成した。これを半密閉式のテフロン(登録商標)容器に入れ、アンモニア雰囲気中で80℃で2日間ゲル化反応を行った。得られたゲル膜付きフィルムを、実施例1と同様の処理を行い、厚さ10μmのポリメチルシルセスキオキサンからなるドライゲル膜を得た。   On the PEN film with the adhesion layer, a coating film was formed by the doctor blade method using the solution of Example 1. This was placed in a semi-sealed Teflon (registered trademark) container and subjected to a gelation reaction at 80 ° C. for 2 days in an ammonia atmosphere. The obtained film with a gel film was treated in the same manner as in Example 1 to obtain a dry gel film made of polymethylsilsesquioxane having a thickness of 10 μm.

(実施例12)
実施例11と同様の密着層を形成後、実施例2の溶液を用いた以外は、実施例11と同様の手順で厚さ10μmのポリメチルシルセスキオキサンからなるドライゲル膜を得た。
(Example 12)
A dry gel film made of polymethylsilsesquioxane having a thickness of 10 μm was obtained in the same procedure as in Example 11 except that the solution of Example 2 was used after forming an adhesion layer similar to that in Example 11.

(実施例13)
実施例11と同様の密着層を形成後、実施例3の溶液を用いた以外は、実施例11と同様の手順で厚さ10μmのメチルシルセスキオキサンとシロキサンの共重合体からなるドライゲル膜を得た。
(Example 13)
A dry gel film made of a copolymer of methylsilsesquioxane and siloxane having a thickness of 10 μm in the same procedure as in Example 11 except that the solution of Example 3 was used after the adhesion layer similar to that in Example 11 was formed. Got.

(比較例11)
実施例11と同様の密着層を形成後、比較例1の溶液を用いた以外は、実施例11と同様の手順で厚さ10μmのポリメチルシルセスキオキサンからなるドライゲル膜を得た。
(Comparative Example 11)
A dry gel film made of polymethylsilsesquioxane having a thickness of 10 μm was obtained in the same procedure as in Example 11 except that the solution of Comparative Example 1 was used after forming an adhesion layer similar to that in Example 11.

(評価)
実施例11〜13の試料を、BET測定の窒素吸着等温線から求めた細孔容積から、実施例1〜3と同様に密度を求めた。結果を表2に示す。膜部分が微小体積であるため、アルキメデス法では密度測定不可能であるが、同じ配合液から得たドライゲル膜は、略同じ平均細孔径と、密度が得られていることから、実施例1〜3と同様に30nm程度のメソ細孔を持つ、多孔質なシリコーン樹脂膜が得られている。なお、比較例11の試料は、比較例1と同様、BET法の細孔とその容積は、検出限界以下であった。
(Evaluation)
The density was calculated | required similarly to Examples 1-3 from the pore volume calculated | required for the sample of Examples 11-13 from the nitrogen adsorption isotherm of BET measurement. The results are shown in Table 2. Since the membrane portion has a small volume, density measurement is impossible with the Archimedes method, but the dry gel membranes obtained from the same compounded liquid have substantially the same average pore diameter and density, so that Examples 1 to Similar to 3, a porous silicone resin film having mesopores of about 30 nm is obtained. In the sample of Comparative Example 11, as in Comparative Example 1, the BET method pores and their volumes were below the detection limit.

Figure 2011165802
Figure 2011165802

上記実施例11〜13および比較例11で得られた試料のドライゲル膜側にZnを0.5μm蒸着し、波長808nmの半導体レーザーを照射面強度100W/cm2で30m秒照射で1回と、別に0.5秒間隔で30m秒照射を10回行った。照射後の試料のZn面を光学顕微鏡で観察したところ、実施例では1回照射及び10回照射ともに表面が荒れており、Znの溶融が認められたが、比較例では10回照射試料においても表面は未照射と同様でありZnの溶融は認められなかった。Znの融点は419℃であることから、実施例では、多孔質なシリコーン樹脂からなるドライゲル膜が断熱層として有効に機能していると判断できる。なお、どちらの試料もPEN表面には異常は認められず、また反り等の変形も認められなかった。 Zn was deposited by 0.5 μm on the dry gel film side of the samples obtained in Examples 11 to 13 and Comparative Example 11, and a semiconductor laser with a wavelength of 808 nm was irradiated once for 30 msec with an irradiation surface intensity of 100 W / cm 2 . Separately, 30 msec irradiation was performed 10 times at intervals of 0.5 sec. When the Zn surface of the irradiated sample was observed with an optical microscope, the surface was rough for both the 1-time irradiation and the 10-time irradiation in the example, and the melting of Zn was observed. The surface was the same as unirradiated, and no melting of Zn was observed. Since the melting point of Zn is 419 ° C., in the examples, it can be determined that the dry gel film made of a porous silicone resin functions effectively as a heat insulating layer. In both samples, no abnormality was observed on the PEN surface, and no deformation such as warping was observed.

加熱時の試料温度変化を見積もるために、熱回路網法により膜厚方向の1次元熱伝導解析を行った。Zn及びPENの熱物性値(密度、体積比熱、熱伝導率)は文献値を使用し、ドライゲル膜は実施例1と比較例1で得られた測定値を使用した。加熱はZn表面で100W/cm2で30m秒、放熱はZn表面の放射率を0.3、PEN表面の放射率を0.9とした。半導体回路層3を模擬したZn、断熱層4、及び基板2のPENを、厚さ方向に熱回路要素に分割し、5ミリ秒刻みで各熱回路要素の熱伝導と過渡温度を計算したものを図3、0.5ミリ秒刻みで計算したものを図4に示す。(なお図3と4の実施例、比較例は実施例11および比較例11である)。 In order to estimate the sample temperature change during heating, a one-dimensional heat conduction analysis in the film thickness direction was performed by a thermal network method. Literature values were used for the thermophysical values (density, volume specific heat, thermal conductivity) of Zn and PEN, and the measured values obtained in Example 1 and Comparative Example 1 were used for the dry gel film. Heating was performed at 100 W / cm 2 on the Zn surface for 30 milliseconds, and heat radiation was performed at an emissivity of the Zn surface of 0.3 and an emissivity of the PEN surface of 0.9. Zn that simulates the semiconductor circuit layer 3, the heat insulation layer 4, and the PEN of the substrate 2 are divided into thermal circuit elements in the thickness direction, and the heat conduction and transient temperature of each thermal circuit element are calculated in increments of 5 milliseconds. FIG. 4 shows the value calculated in steps of 0.5 milliseconds. (The Examples and Comparative Examples in FIGS. 3 and 4 are Example 11 and Comparative Example 11).

図3において、実施例ではZn表面温度が最高で440℃程度になっているものの、比較例では、260℃程度に留まっている。PEN表面温度は実施例と比較例ともに大きな差はなく、Zn表面温度に比較して緩慢に温度が上昇し、最高140℃程度となるが0.1秒辺りで、系全体の温度が略一様となり放射冷却していることがわかる。この結果から、実施例の試料ではシリコーン樹脂の多孔質構造体層の熱伝導率が低いので、Zn表面温度のみを高温にすることが可能であり、Znの溶融温度にまで昇温可能であるが、比較例では多孔質構造体層ではないために熱伝導率が高く、Znの溶融温度にまで至らなかったと判断される。また比較例において、Zn表面を溶融温度以上とするには、例えば加熱時間を長くする必要あるが、この場合には、PEN表面温度も30ミリ秒程度の時間遅れで昇温するので、PENの温度も耐熱温度以上になってしまうと推定される。   In FIG. 3, although the Zn surface temperature is about 440 ° C. at the maximum in the example, it remains at about 260 ° C. in the comparative example. The PEN surface temperature is not significantly different between the examples and the comparative examples, and the temperature rises slowly compared to the Zn surface temperature, and reaches a maximum of about 140 ° C., but the temperature of the entire system is approximately equal to about 0.1 second. It turns out that radiation cooling is performed. From this result, since the thermal conductivity of the porous structure layer of the silicone resin is low in the sample of the example, it is possible to raise only the Zn surface temperature, and it is possible to raise the temperature to the melting temperature of Zn. However, since it is not a porous structure layer in the comparative example, the thermal conductivity is high, and it is judged that the melting temperature of Zn has not been reached. In the comparative example, in order to make the Zn surface higher than the melting temperature, for example, it is necessary to lengthen the heating time. In this case, the PEN surface temperature is also raised with a time delay of about 30 milliseconds. It is estimated that the temperature will also be higher than the heat resistance temperature.

非対称加熱中の時間経過に伴う温度分布とその変化を図4に示す。グラフ中AはZn表面、Bはシリコーン樹脂からなる断熱層の層中心、Cは断熱層とPENの界面、DはPENの層中心、EはPEN表面を表わし、下付けの1は実施例を2は比較例を示している。   FIG. 4 shows the temperature distribution and its change with time during asymmetric heating. In the graph, A is the Zn surface, B is the center of the heat insulating layer made of silicone resin, C is the interface between the heat insulating layer and PEN, D is the center of the PEN layer, E is the PEN surface, and the subscript 1 is an example. 2 shows a comparative example.

グラフから明らかなように、加熱中および系全体の温度がほぼ一様になる過程における、PEN部分の温度分布とその変化(D1、D2、E1、E2)は、実施例および比較例ともに大きな差はない。一方、Zn表面と断熱層の温度分布は、実施例では大きいものの(A1、B1)、比較例では小さく(A、B2)、このため実施例におけるZn表面温度(A1)は比較例におけるZn表面温度(A2)よりも高くなっている。この結果から、実施例においては、シリコーン樹脂の多孔質構造体層が断熱層として機能することにより、400℃以上の熱アニールが可能であることが看取できる。 As is apparent from the graph, the temperature distribution of the PEN part and its change (D 1 , D 2 , E 1 , E 2 ) during heating and in the process where the temperature of the entire system becomes almost uniform are shown in the examples and comparisons. There is no big difference between the examples. On the other hand, although the temperature distribution of the Zn surface and the heat insulating layer is large in the examples (A 1 , B 1 ) and small in the comparative examples (A 2 , B 2 ), the Zn surface temperature (A 1 ) in the examples is therefore It is higher than the Zn surface temperature (A 2 ) in the comparative example. From this result, it can be seen that thermal annealing at 400 ° C. or higher is possible in the examples when the porous structure layer of the silicone resin functions as a heat insulating layer.

また、同様の熱伝導シミュレーションから、断熱層の熱伝導率としては0.1W/(m・℃)以下の場合、膜厚が1μm以上あれば、断熱層とPEN界面温度(C1)とZn表面温度(A1)は、非対称加熱により50℃以上の温度差を生じさせる結果が得られた。実施例1、2と比較例の熱伝導率と密度の関係から、0.7g/cm3以下の密度のシリコーン樹脂であれば、0.1W/(m・℃)以下となり、通常の樹脂基板であっても耐熱温度よりも50℃高い熱アニールが可能である。 Further, from the same heat conduction simulation, when the thermal conductivity of the heat insulation layer is 0.1 W / (m · ° C.) or less, if the film thickness is 1 μm or more, the heat insulation layer and the PEN interface temperature (C 1 ) and Zn As for the surface temperature (A 1 ), a result of causing a temperature difference of 50 ° C. or more by asymmetric heating was obtained. From the relationship between the thermal conductivity and density of Examples 1 and 2 and the comparative example, if the silicone resin has a density of 0.7 g / cm 3 or less, it becomes 0.1 W / (m · ° C.) or less. However, thermal annealing higher by 50 ° C. than the heat resistant temperature is possible.

1 半導体装置
2 基板
3 半導体素子層
4 シリコーン樹脂の多孔質構造体層
DESCRIPTION OF SYMBOLS 1 Semiconductor device 2 Board | substrate 3 Semiconductor element layer 4 Silicone resin porous structure layer

Claims (7)

基板と半導体素子からなる半導体装置であって、前記基板と前記半導体素子との間にシリコーン樹脂の多孔質構造体層を有することを特徴とする半導体装置。   A semiconductor device comprising a substrate and a semiconductor element, comprising a porous structure layer of silicone resin between the substrate and the semiconductor element. 前記シリコーン樹脂の多孔質構造体層の密度が0.7g/cm3以下であることを特徴とする請求項1記載の半導体装置。 The semiconductor device according to claim 1, wherein the density of the porous structure layer of the silicone resin is 0.7 g / cm 3 or less. 前記シリコーン樹脂の多孔質構造体層における、前記シリコーン樹脂の95質量%以上がシルセスキオキサンまたはシロキサンからなるシリコーン樹脂であって、該シリコーン樹脂の20質量%以上がシルセスキオキサンであることを特徴とする請求項1または2記載の半導体装置。   In the porous structure layer of the silicone resin, 95% by mass or more of the silicone resin is a silicone resin made of silsesquioxane or siloxane, and 20% by mass or more of the silicone resin is silsesquioxane. The semiconductor device according to claim 1 or 2. 前記シルセスキオキサンがメチルシルセスキオキサンまたはフェニルシルセスキオキサンであること特徴とする請求項3記載の半導体装置。   4. The semiconductor device according to claim 3, wherein the silsesquioxane is methyl silsesquioxane or phenyl silsesquioxane. 前記基板が樹脂基板であることを特徴とする請求項1〜4いずれか1項記載の半導体装置。   The semiconductor device according to claim 1, wherein the substrate is a resin substrate. 請求項1〜5いずれか1項記載の半導体装置の製造方法であって、前記基板上に前記シリコーン樹脂の多孔質構造体層を設け、該多孔質構造体層上に半導体素子層を設け、該半導体素子層側からのみ間欠的に加熱することを特徴とする半導体装置の製造方法。   The method for manufacturing a semiconductor device according to claim 1, wherein a porous structure layer of the silicone resin is provided on the substrate, and a semiconductor element layer is provided on the porous structure layer, A method of manufacturing a semiconductor device, comprising heating intermittently only from the semiconductor element layer side. 前記加熱が光または電子線によるものであることを特徴とする請求項6記載の半導体装置の製造方法。   The method of manufacturing a semiconductor device according to claim 6, wherein the heating is performed by light or an electron beam.
JP2010025359A 2010-02-08 2010-02-08 Semiconductor device and manufacturing method thereof Expired - Fee Related JP5525845B2 (en)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP2010025359A JP5525845B2 (en) 2010-02-08 2010-02-08 Semiconductor device and manufacturing method thereof
EP11153475.6A EP2355141A3 (en) 2010-02-08 2011-02-07 Semiconductor device, method for producing the semiconductor device, substrate for semiconductor element and method for producing the substrate
US13/022,234 US20110193103A1 (en) 2010-02-08 2011-02-07 Semiconductor device, method for producing the semiconductor device, substrate for semiconductor element and method for producing the substrate
CN201110035053.3A CN102194764B (en) 2010-02-08 2011-02-09 Semiconductor device, substrates for semiconductor elements and their manufacture method
US13/836,657 US20130217236A1 (en) 2010-02-08 2013-03-15 Semiconductor device, method for producing the semiconductor device, substrate for semiconductor element and method for producing the substrate

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2010025359A JP5525845B2 (en) 2010-02-08 2010-02-08 Semiconductor device and manufacturing method thereof

Publications (2)

Publication Number Publication Date
JP2011165802A true JP2011165802A (en) 2011-08-25
JP5525845B2 JP5525845B2 (en) 2014-06-18

Family

ID=44596152

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2010025359A Expired - Fee Related JP5525845B2 (en) 2010-02-08 2010-02-08 Semiconductor device and manufacturing method thereof

Country Status (1)

Country Link
JP (1) JP5525845B2 (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2017038045A (en) * 2015-08-12 2017-02-16 富士フイルム株式会社 Organic semiconductor film forming composition, organic semiconductor film, and organic thin film transistor

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001345267A (en) * 2000-03-27 2001-12-14 Semiconductor Energy Lab Co Ltd Manufacturing method of semiconductor device
JP2005203568A (en) * 2004-01-15 2005-07-28 Semiconductor Leading Edge Technologies Inc Fabrication process of semiconductor device, and semiconductor device
JP2006517727A (en) * 2002-09-24 2006-07-27 コーニング インコーポレイテッド Silicon thin film transistor, method for manufacturing the same, and display screen including the same

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001345267A (en) * 2000-03-27 2001-12-14 Semiconductor Energy Lab Co Ltd Manufacturing method of semiconductor device
JP2006517727A (en) * 2002-09-24 2006-07-27 コーニング インコーポレイテッド Silicon thin film transistor, method for manufacturing the same, and display screen including the same
JP2005203568A (en) * 2004-01-15 2005-07-28 Semiconductor Leading Edge Technologies Inc Fabrication process of semiconductor device, and semiconductor device

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2017038045A (en) * 2015-08-12 2017-02-16 富士フイルム株式会社 Organic semiconductor film forming composition, organic semiconductor film, and organic thin film transistor

Also Published As

Publication number Publication date
JP5525845B2 (en) 2014-06-18

Similar Documents

Publication Publication Date Title
Choi et al. Growth of wrinkle-free graphene on texture-controlled platinum films and thermal-assisted transfer of large-scale patterned graphene
Verguts et al. Controlling water intercalation is key to a direct graphene transfer
KR101736462B1 (en) Method for manufacturing graphene
Brown et al. Polycrystalline graphene with single crystalline electronic structure
Ciuk et al. Properties of chemical vapor deposition graphene transferred by high-speed electrochemical delamination
Jiang et al. Bioinspired few‐layer graphene prepared by chemical vapor deposition on femtosecond laser‐structured Cu foil
JP2011171775A (en) Copper indium diselenide-based photovoltaic device and method of preparing the same
KR20080112381A (en) Cadmium telluride-based photovoltaic device and method of preparing the same
JP4933610B2 (en) Photovoltaic device based on copper indium diselenide and method for making the photovoltaic device
JP2014044401A5 (en)
Abidi et al. Regulating Top‐Surface Multilayer/Single‐Crystal Graphene Growth by “Gettering” Carbon Diffusion at Backside of the Copper Foil
WO2010041850A3 (en) Method for manufacturing a transparent anode using an electron beam post-treatment
JP2009194072A5 (en)
Sun et al. Electrochemical bubbling transfer of graphene using a polymer support with encapsulated air gap as permeation stopping layer
KR20110021951A (en) Method of making porous materials and porous materials prepared thereof
Jung et al. Interface engineering for high performance graphene electronic devices
CN102194764B (en) Semiconductor device, substrates for semiconductor elements and their manufacture method
TW201120103A (en) Polysiloxane condensation reaction product
RU2016122573A (en) METHOD FOR PRODUCING A DIFFUSING CHARGE OF A SURFACE LAYER
JP5525845B2 (en) Semiconductor device and manufacturing method thereof
Sontheimer et al. Large‐area fabrication of equidistant free‐standing Si crystals on nanoimprinted glass
JPWO2016001971A1 (en) Metal substrate and panel for electronic device fabrication
Liu et al. Determination of the preferred epitaxy for III-nitride semiconductors on wet-transferred graphene
CN105331950A (en) Manufacturing method of two-dimensional perovskite film
Baek et al. Transfer-free growth of polymer-derived graphene on dielectric substrate from mobile hot-wire-assisted dual heating system

Legal Events

Date Code Title Description
RD15 Notification of revocation of power of sub attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7435

Effective date: 20110426

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20120702

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20131105

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20131224

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20140206

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20140401

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20140414

R150 Certificate of patent or registration of utility model

Ref document number: 5525845

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees