KR100719567B1 - Flat display device and manufacturing method thereof - Google Patents

Flat display device and manufacturing method thereof Download PDF

Info

Publication number
KR100719567B1
KR100719567B1 KR1020050099944A KR20050099944A KR100719567B1 KR 100719567 B1 KR100719567 B1 KR 100719567B1 KR 1020050099944 A KR1020050099944 A KR 1020050099944A KR 20050099944 A KR20050099944 A KR 20050099944A KR 100719567 B1 KR100719567 B1 KR 100719567B1
Authority
KR
South Korea
Prior art keywords
metal substrate
layer
light emitting
ion doped
doped layer
Prior art date
Application number
KR1020050099944A
Other languages
Korean (ko)
Other versions
KR20070043908A (en
Inventor
권세열
신현수
정재경
모연곤
Original Assignee
삼성에스디아이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성에스디아이 주식회사 filed Critical 삼성에스디아이 주식회사
Priority to KR1020050099944A priority Critical patent/KR100719567B1/en
Publication of KR20070043908A publication Critical patent/KR20070043908A/en
Application granted granted Critical
Publication of KR100719567B1 publication Critical patent/KR100719567B1/en

Links

Images

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K77/00Constructional details of devices covered by this subclass and not covered by groups H10K10/80, H10K30/80, H10K50/80 or H10K59/80
    • H10K77/10Substrates, e.g. flexible substrates
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00Organic light-emitting devices
    • H10K50/80Constructional details
    • H10K50/84Passivation; Containers; Encapsulations
    • H10K50/844Encapsulations
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H10K71/30Doping active layers, e.g. electron transporting layers
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02EREDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00Energy generation through renewable energy sources
    • Y02E10/50Photovoltaic [PV] energy
    • Y02E10/549Organic PV cells
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02PCLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50Manufacturing or production processes characterised by the final manufactured product

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Electroluminescent Light Sources (AREA)

Abstract

본 발명은 간단한 방법으로 메탈 기판으로부터 불순 금속 성분의 확산을 차단하기 위한 것으로, 메탈 기판과, 상기 메탈 기판의 일면에 구비된 발광 소자와, 상기 메탈 기판과 상기 발광 소자의 사이에 개재된 것으로, 실리콘(Si), 인(P), 질소(N), 안티몬(Sb), 및 비소(As)로 이루어진 그룹으로부터 선택된 적어도 하나가 도핑된 이온 도핑층을 포함하는 평판 표시장치 및 그 제조방법에 관한 것이다. The present invention provides a simple method for blocking diffusion of an impurity metal component from a metal substrate, and is interposed between a metal substrate, a light emitting device provided on one surface of the metal substrate, and the metal substrate and the light emitting device. A flat panel display including a ion doped layer at least one selected from the group consisting of silicon (Si), phosphorus (P), nitrogen (N), antimony (Sb), and arsenic (As) and a method of manufacturing the same will be.

Description

평판 표시장치 및 그 제조방법 {Flat display device and manufacturing method thereof}Flat display device and manufacturing method thereof

도 1은 본 발명의 바람직한 일 실시예에 따른 평판 표시장치의 회로도를 나타내는 것으로, PM 유기 발광 표시장치의 회로도,1 is a circuit diagram of a flat panel display device according to an exemplary embodiment of the present invention.

도 2는 도 1의 PM 유기 발광 표시장치의 일 예를 나타낸 단면도,2 is a cross-sectional view illustrating an example of the PM organic light emitting display device of FIG. 1;

도 3 내지 도 5는 도 1의 PM 유기 발광 표시장치의 다른 예들을 나타내는 단면도들,3 to 5 are cross-sectional views illustrating other examples of the PM OLED display of FIG. 1;

도 6a 및 도 6b는 이온 도핑층을 구비한 메탈 기판을 형성하는 방법의 일 예를 순차적으로 도시한 단면도들,6A and 6B are cross-sectional views sequentially illustrating an example of a method of forming a metal substrate having an ion doped layer,

도 7은 본 발명의 바람직한 다른 일 실시예에 따른 평판 표시장치의 회로도를 나타내는 것으로, AM 유기 발광 표시장치의 일 화소의 회로도,FIG. 7 is a circuit diagram of a flat panel display according to another exemplary embodiment of the present invention, and is a circuit diagram of one pixel of an AM organic light emitting display.

도 8은 도 7의 AM 유기 발광 표시장치의 일 예를 나타낸 단면도,8 is a cross-sectional view illustrating an example of an AM organic light emitting display device of FIG. 7;

도 9 내지 도 10은 도 8의 AM 유기 발광 표시장치의 다른 예들을 나타내는 단면도들,9 to 10 are cross-sectional views illustrating other examples of the AM organic light emitting display device of FIG. 8;

도 11a 내지 도 11c는 이온 도핑층을 구비한 메탈 기판을 형성하는 방법의 다른 일 예를 순차적으로 도시한 단면도들.11A through 11C are cross-sectional views sequentially illustrating another example of a method of forming a metal substrate having an ion doped layer.

<도면의 주요 부분에 대한 부호의 설명><Explanation of symbols for the main parts of the drawings>

10: 메탈 기판 11: 이온 도핑층10: metal substrate 11: ion doped layer

12: 절연막 21: 제1전극층12: insulating film 21: first electrode layer

22: 유기 발광층 23: 제2전극층22: organic light emitting layer 23: second electrode layer

30: 아모퍼스 실리콘막30: amorphous silicon film

종래기술문헌 1: 미국 공개 특허 공보 US 2004/0,087,066호Prior Art Document 1: US published patent publication US 2004 / 0,087,066

본 발명은 평판 표시장치 및 그 제조방법에 관한 것으로, 메탈 기판을 이용하여 플렉시블화가 가능한 평판 표시장치 및 그 제조방법에 관한 것이다. BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a flat panel display and a method for manufacturing the same, and to a flat panel display and a method for manufacturing the same, which can be made flexible using a metal substrate.

통상적으로 유기 전계 발광 표시장치, TFT-LCD 등과 같은 평판형 표시장치는 구동특성상 초박형화 및 플랙시블화가 가능하여 이에 대한 많은 연구가 이루어지고 있다. In general, a flat panel display such as an organic light emitting display, a TFT-LCD, and the like can be ultra-thin and flexible in view of driving characteristics, and thus many studies have been made.

상기 평판형 표시장치가 박형화 및 연성을 갖도록 하기 위해서는 플랙시블한 기판을 사용하게 되는데, 이러한 플랙시블한 기판으로는 일반적으로 합성수지재로 이루어진 기판이 사용된다. 그러나 평판형 표시장치들은 그 특성에 따라 유기막, 구동을 위한 박막 트렌지스터층, 전극층, 또는 배향막 등 다양한 구조를 구비하고 있기 때문에, 이들을 형성하기 위한 매우 까다로운 공정조건도 거쳐야 한다. 따라 서, 합성수지재의 기판을 이용하는 경우 상기와 같은 공정조건에 의해 기판이 변형되거나 기판 상에 형성되는 박막층들이 변형되는 문제점이 있다. In order to reduce the thickness and flexibility of the flat panel display device, a flexible substrate is used. As the flexible substrate, a substrate made of a synthetic resin material is generally used. However, since the flat panel display devices have various structures such as an organic film, a thin film transistor layer for driving, an electrode layer, or an alignment film according to their characteristics, a very difficult process condition for forming them is also required. Therefore, when the substrate of the synthetic resin material is used, the substrate is deformed or the thin film layers formed on the substrate are deformed by the above process conditions.

이러한 합성수지재 기판의 한계를 극복하기 위해, 최근에는 상기 합성수지재 기판 대신 메탈 호일을 기판으로 사용하는 기술이 연구 중이다.In order to overcome the limitations of the synthetic resin substrate, a technique of using a metal foil as a substrate instead of the synthetic resin substrate has recently been studied.

이 메탈 호일을 기판으로 사용하는 경우, 전면 발광형 구조로 사용하기에 충분하며, 아모퍼스 실리콘을 폴리 실리콘으로 결정화하는 등의 고온 공정을 행해도 되기 때문에, 공정 조건에 비교적 덜 민감할 수 있다.When the metal foil is used as a substrate, it is sufficient to be used as a top emission type structure, and may be relatively less sensitive to process conditions because a high temperature process such as crystallization of amorphous silicon with polysilicon may be performed.

종래기술문헌 1에는 메탈 호일을 기판으로 사용한 AM 유기 전계 발광 표시장치가 개시되어 있다. 개시된 특허에서도 볼 수 있듯이, 상기 메탈 호일을 기판으로 사용하는 경우에는, 기판 자체가 전기적 도체이므로, 그 표면에 소자를 형성하기 이전에 절연막을 형성해야 한다. 위 특허에서는 이 절연막으로 SiO2, SiNx, 또는 SiON 등을 사용하고 있다.Prior art document 1 discloses an AM organic electroluminescent display device using a metal foil as a substrate. As can be seen from the disclosed patent, when the metal foil is used as a substrate, the substrate itself is an electrical conductor, so an insulating film must be formed before forming the element on the surface. In the above patent, SiO 2 , SiNx, SiON, or the like is used as the insulating film.

한편, 상기와 같은 메탈 호일을 기판으로 사용할 경우, 실리콘 결정화 등 수백도 이상의 고온 공정을 거칠 때에 상기 메알 호일로부터 Fe, Cr, C, Mn 등 금속 성분이 확산되어 배출된다. 이러한 금속성분은 메탈 호일 표면에 형성된 절연막을 뚫고 확산되어 절연막 표면에 형성되는 소자에 악영향을 미칠 수 있다.On the other hand, when the metal foil as described above is used as a substrate, metal components such as Fe, Cr, C, and Mn are diffused and discharged from the metal foil when undergoing a high temperature process of several hundred degrees or more such as silicon crystallization. Such a metal component may penetrate through the insulating film formed on the metal foil surface and may adversely affect the device formed on the insulating film surface.

그런데, 상기와 같은 절연막으로 이 금속성분의 확산을 차단하기 위해서는, 이 절연막을 1㎛ 이상 두껍게 형성해야 한다. 이 경우, 메탈 호일 표면에 절연막이 너무 두껍게 형성되어, 두께로 인한 스트레스가 작용하게 되고, 이에 따라, 기판이 휘게 되는 등의 불량이 발생할 수 있다.By the way, in order to block the diffusion of this metal component with the above insulating film, this insulating film should be formed to be 1 micrometer or more thick. In this case, the insulating film is formed too thick on the surface of the metal foil, and the stress due to the thickness acts, thereby causing a defect such as bending of the substrate.

본 발명은 상기와 같은 문제점을 해결하기 위한 것으로, 간단한 방법으로 메탈 기판으로부터 불순 금속 성분의 확산을 차단할 수 있는 평판 표시장치 및 그 제조방법을 제공하는 데 목적이 있다. SUMMARY OF THE INVENTION The present invention has been made to solve the above problems, and an object of the present invention is to provide a flat panel display device and a method of manufacturing the same, which can block diffusion of an impurity metal component from a metal substrate by a simple method.

상기와 같은 목적을 달성하기 위하여, 본 발명은 메탈 기판과, 상기 메탈 기판의 일면에 구비된 발광 소자와, 상기 메탈 기판과 상기 발광 소자의 사이에 개재된 것으로, 실리콘(Si), 인(P), 질소(N), 안티몬(Sb), 및 비소(As)로 이루어진 그룹으로부터 선택된 적어도 하나가 도핑된 이온 도핑층을 포함하는 평판 표시장치를 제공한다.In order to achieve the above object, the present invention is interposed between the metal substrate, the light emitting device provided on one surface of the metal substrate, and the metal substrate and the light emitting device, silicon (Si), phosphorus (P) ), A flat panel display including an ion doped layer at least one selected from the group consisting of nitrogen (N), antimony (Sb), and arsenic (As).

본 발명 또한 전술한 목적을 달성하기 위하여, 메탈 기판을 준비하는 단계와, 상기 메탈 기판의 일면에 실리콘(Si), 인(P), 질소(N), 안티몬(Sb), 및 비소(As)로 이루어진 그룹으로부터 선택된 적어도 하나를 도핑해 이온 도핑층을 형성하는 단계와, 상기 이온 도핑층의 일면에 발광 소자를 형성하는 단계;를 포함하는 평판 표시장치의 제조방법을 제공한다.In order to achieve the above object, the present invention also provides a step of preparing a metal substrate, silicon (Si), phosphorus (P), nitrogen (N), antimony (Sb), and arsenic (As) on one surface of the metal substrate And forming a ion doping layer by doping at least one selected from the group consisting of: and forming a light emitting device on one surface of the ion doping layer.

이하, 첨부도면을 참조하여 본 발명의 바람직한 실시예를 상세히 설명하면 다음과 같다. Hereinafter, preferred embodiments of the present invention will be described in detail with reference to the accompanying drawings.

도 1은 본 발명의 바람직한 일 실시예에 따른 평판 표시장치의 회로도를 나타내는 것으로, PM 유기 전계 발광 표시장치의 회로도이다.1 is a circuit diagram of a flat panel display device according to an exemplary embodiment of the present invention, which is a circuit diagram of a PM organic light emitting display device.

이 PM 유기 전계 발광 표시장치는 복수개의 데이터 라인(Data)과 스캔 라인(Scan)들이 서로 교차하도록 배설되어 있고, 이들 각각이 교차하는 지점에 유기 발광 소자(Organic light emitting diode, OLED)가 설치된다. 각 유기 발광 소자(OLED)는 스캔 신호 및 데이터 신호에 따라 구동된다.The PM organic light emitting display device is arranged such that a plurality of data lines and a scan line cross each other, and an organic light emitting diode (OLED) is provided at a point where each of them crosses each other. . Each organic light emitting diode OLED is driven according to a scan signal and a data signal.

이러한 PM 유기 발광 표시장치는 본 발명에 따른 메탈 기판 상에 구현될 수 있는 데, 도 2에는 그 일 예에 대한 단면을 도시하였다.The PM organic light emitting display device may be implemented on a metal substrate according to the present invention. FIG. 2 is a cross-sectional view of an example thereof.

PM 유기 발광 표시장치는 도 2에서 볼 수 있듯이, 메탈 기판(10) 상에 형성된다. As shown in FIG. 2, the PM organic light emitting diode display is formed on the metal substrate 10.

이 메탈 기판(10)은 금속제 호일로 구비될 수 있는 데, 스테인레스 스틸, Ti, Mo, Invar합금, Inconel 합금, 및 Kovar 합금 등이 사용될 수 있는 데, 스테인레스 스틸이 더욱 바람직하다. 이러한 메탈 기판(10)은 그 표면을 세정한 후 평탄화처리하는 것이 바람직한 데, 이 평탄화 처리는 화학적-기계적 폴리싱(CMP) 방법을 사용할 수 있다.The metal substrate 10 may be provided with a metal foil, and stainless steel, Ti, Mo, Invar alloy, Inconel alloy, Kovar alloy, etc. may be used, and stainless steel is more preferable. The metal substrate 10 is preferably cleaned after its surface is planarized. The planarization may be a chemical-mechanical polishing (CMP) method.

메탈 기판(10)의 표면에는 도 2에서 볼 수 있듯이, 이온 도핑층(11)이 형성된다. As shown in FIG. 2, an ion doped layer 11 is formed on the surface of the metal substrate 10.

상기 이온 도핑층(11)은 상기 메탈 기판(10)으로부터 확산되어 나올 가능성이 있는 금속 불순물들을 차단하는 기능을 하는 것으로, 상기 메탈 기판(10)에 포 함되어 있을 수 있는 철, 크롬, 니켈, 탄소, 망간 등의 금속 원소를 차단할 수 있으며, 특히, 니켈 성분을 차단하도록 한다.The ion doped layer 11 serves to block metal impurities that may diffuse out of the metal substrate 10, and include iron, chromium, nickel, and the like, which may be included in the metal substrate 10. Metal elements such as carbon and manganese may be blocked, and in particular, nickel.

이러한 이온 도핑층(11)은 메탈 기판(10)에 실리콘(Si), 인(P), 질소(N), 안티몬(Sb), 및 비소(As) 등의 이온을 도핑하여 형성할 수 있는 데, 실리콘(Si) 또는 인(P)이 더욱 바람직하다.The ion doped layer 11 may be formed by doping ions such as silicon (Si), phosphorus (P), nitrogen (N), antimony (Sb), and arsenic (As) on the metal substrate 10. , Silicon (Si) or phosphorus (P) is more preferred.

이온 도핑층(11)은 후술하는 바와 같이, 상기 이온의 도핑 후에 열처리하여 얻어질 수 있는 데, 이에 따라 메탈 기판(10)의 표면에는 상기 이온과 메탈 기판(10) 내의 원소들이 금속 실리사이드를 형성하는 데, 이에 따라, NiP, NiP2, Ni2P, Ni3P3, Ni2Si, NiSi, Fe3P과 같은 화합물을 형성한다. 이러한 이온 도핑층(11)에 의해 메탈 기판(10)의 금속 원소가 메탈기판(10) 상층으로 확산되는 것을 차단할 수 있다.The ion doped layer 11 may be obtained by heat treatment after the doping of the ions, as described below. Accordingly, the ions and the elements in the metal substrate 10 form metal silicide on the surface of the metal substrate 10. As a result, compounds such as NiP, NiP 2 , Ni 2 P, Ni 3 P 3 , Ni 2 Si, NiSi, and Fe 3 P are formed. The ion doping layer 11 may prevent the metal element of the metal substrate 10 from diffusing to the upper layer of the metal substrate 10.

확산방지막(11) 상에는 유기 발광 소자(OLED)가 구비된다. 유기 발광 소자(OLED)는 제1전극층(21), 유기 발광층(22), 및 제2전극층(23)을 포함하고, 상기 제 1 전극층(21)의 각 라인 사이에는 층간 절연층(inter-insulating layer, 24)이 더 개재될 수 있으며, 상기 제1전극층(21)과 제 2 전극층(23)은 서로 직교하는 패턴으로 형성될 수 있다. The organic light emitting diode OLED is provided on the diffusion barrier 11. The organic light emitting diode OLED includes a first electrode layer 21, an organic light emitting layer 22, and a second electrode layer 23, and an inter-insulating layer is formed between the lines of the first electrode layer 21. The layer 24 may be further interposed, and the first electrode layer 21 and the second electrode layer 23 may be formed in a pattern orthogonal to each other.

상기 제 1 전극층(21)은 애노우드 전극의 기능을 하고, 상기 제 2 전극층(23)은 캐소오드 전극의 기능을 할 수 있는 데, 도 1에서 볼 때, 제1전극층(21)은 데이터 라인(Data)이 되고, 제2전극층(23)은 스캔 라인(Scan)이 될 수 있다. 물론, 이들 제 1 전극층(21)과 제 2 전극층(23)의 극성은 반대로 되어도 무방하다.The first electrode layer 21 may function as an anode electrode, and the second electrode layer 23 may function as a cathode electrode. Referring to FIG. 1, the first electrode layer 21 may be a data line. (Data), and the second electrode layer 23 may be a scan line. Of course, the polarities of the first electrode layer 21 and the second electrode layer 23 may be reversed.

메탈 기판(10)이 광반사형 기판이 되므로, 본 구조는 전면 발광형(top emission type)이 되는 데, 이 때, 상기 제 2 전극층(23)이 투명 전극으로 구비될 수 있다. 그 예로, 상기 제 2 전극층(23)은 Mg-Ag 등의 금속에 의해 얇은 반투과성 박막으로 형성할 수 있는 데, 때에 따라, 그 위로 투명한 ITO 등을 증착하여 형성할 수 있다. 그리고, 상기 제1전극층(21)은 일함수가 높은 ITO, IZO, In2O3 등을 포함할 수 있다.Since the metal substrate 10 becomes a light reflecting substrate, the present structure is a top emission type. In this case, the second electrode layer 23 may be provided as a transparent electrode. For example, the second electrode layer 23 may be formed of a thin semi-permeable thin film by using a metal such as Mg-Ag. In some cases, the second electrode layer 23 may be formed by depositing transparent ITO on the thin film. The first electrode layer 21 may include ITO, IZO, In 2 O 3, or the like having a high work function.

제1전극층(21) 및 제2전극층(23)이 반드시 서로 직교하는 스트라이프 패턴으로 구비될 필요는 없으며, 소정의 면 발광을 이루도록 다양한 모양으로 패턴화될 수 있다.The first electrode layer 21 and the second electrode layer 23 are not necessarily provided in a stripe pattern orthogonal to each other, and may be patterned in various shapes to achieve predetermined surface emission.

그리고, 상기 제1전극층(21) 및 제2전극층(23)은 반드시 전술한 물질로 형성되는 것에 한정되지 않으며, 전도성 유기물이나, 도전성 페이스트 등으로 형성할 수도 있다.In addition, the first electrode layer 21 and the second electrode layer 23 are not limited to being formed of the above-described materials, and may be formed of a conductive organic material, a conductive paste, or the like.

또한, 상기 제1전극층(21)은 과 제2전극층(23)의 사이에는 비록 도면에 도시하지는 않았지만, 상부 전극인 제2전극층(23)의 패터닝 효과를 얻기 위해, 절연성 소재로 이루어진 세퍼레이팅층이 더 구비될 수 있다.In addition, although not shown in the drawing, the first electrode layer 21 is a separating layer made of an insulating material in order to obtain a patterning effect of the second electrode layer 23 as an upper electrode. This may be further provided.

상기 유기 발광층(22)은 저분자 또는 고분자 유기층이 사용될 수 있는 데, 저분자 유기층을 사용할 경우 홀 주입층(HIL: Hole Injection Layer), 홀 수송층(HTL: Hole Transport Layer), 유기 발광층(EML: Emission Layer), 전자 수송층(ETL: Electron Transport Layer), 전자 주입층(EIL: Electron Injection Layer) 등이 단일 혹은 복합의 구조로 적층되어 형성될 수 있으며, 사용 가능한 유기 재료도 구리 프탈로시아닌(CuPc: copper phthalocyanine), N,N-디(나프탈렌-1-일)-N,N'-디페닐-벤지딘 (N,N'-Di(naphthalene-1-yl)-N,N'-diphenyl-benzidine: NPB) , 트리스-8-하이드록시퀴놀린 알루미늄(tris-8-hydroxyquinoline aluminum)(Alq3) 등을 비롯해 다양하게 적용 가능하다. 이들 저분자 유기층은 진공증착의 방법으로 형성된다.The organic light emitting layer 22 may be a low molecular or high molecular organic layer. When the low molecular organic layer is used, a hole injection layer (HIL), a hole transport layer (HTL), and an organic emission layer (EML) may be used. ), An electron transport layer (ETL), an electron injection layer (EIL), or the like, may be formed by stacking a single or a complex structure, and the usable organic material may be copper phthalocyanine (CuPc). , N, N-di (naphthalen-1-yl) -N, N'-diphenyl-benzidine (N, N'-Di (naphthalene-1-yl) -N, N'-diphenyl-benzidine: NPB), Various applications are possible, including tris-8-hydroxyquinoline aluminum (Alq3). These low molecular weight organic layers are formed by the vacuum deposition method.

고분자 유기층의 경우에는 대개 홀 수송층(HTL) 및 발광층(EML)으로 구비된 구조를 가질 수 있으며, 이 때, 상기 홀 수송층으로 PEDOT를 사용하고, 발광층으로 PPV(Poly-Phenylenevinylene)계 및 폴리플루오렌(Polyfluorene)계 등 고분자 유기물질을 사용하며, 이를 스크린 인쇄나 잉크젯 인쇄방법 등으로 형성할 수 있다.In the case of the polymer organic layer, the structure may include a hole transporting layer (HTL) and a light emitting layer (EML). In this case, PEDOT is used as the hole transporting layer, and polyvinylvinylene (PPV) and polyfluorene are used as the light emitting layer. Polymer organic materials such as (Polyfluorene) are used and can be formed by screen printing or inkjet printing.

한편, 도면에 도시되지는 않았지만, 상기 유기 발광 소자(OLED)는 별도의 밀봉구조에 의해 밀봉되어 외기로부터 차단된다.Although not shown in the drawing, the organic light emitting diode OLED is sealed by a separate sealing structure to be blocked from the outside air.

본 발명과 같이, 이렇게 이온 도핑층(11)이 형성된 메탈기판(10)을 이용하여 유기 발광 표시장치를 제조할 경우, 고온 공정에서도 메탈 기판(10)으로부터 불순원소가 침투하지 않으므로, 발광소자의 특성을 향상시킬 수 있으며, 동시에 플렉시블화도 가능하다.As described above, when the organic light emitting display device is manufactured using the metal substrate 10 having the ion doped layer 11 formed thereon, impurities do not penetrate from the metal substrate 10 even at a high temperature process. It is possible to improve the characteristics and at the same time flexible.

한편, 상기와 같은 이온 도핑층(11) 상에 유기 전계 발광 소자(OLED)를 형성하기 이전에, 도 3에서 볼 수 있듯이, 이온 도핑층(11) 상에 절연막(12)을 더 형성할 수 있다.Meanwhile, before forming the organic light emitting diode OLED on the ion doped layer 11 as described above, as shown in FIG. 3, an insulating film 12 may be further formed on the ion doped layer 11. have.

이 절연막(12)은 얇게 형성된 이온 도핑층(11) 상에 형성되어 메탈 기판(10) 의 러프니스를 보완해 주고, 기판의 평탄화도를 높이기 위한 것으로, 유기물 및/또는 무기물로 형성될 수 있다. The insulating layer 12 is formed on the thinly formed ion doped layer 11 to compensate for the roughness of the metal substrate 10 and to increase the flatness of the substrate, and may be formed of an organic material and / or an inorganic material. .

무기물로서, SiO2, SiNx, SiON, Al2O3, TiO2, Ta2O5, HfO2, ZrO2, BST, 및 PZT 등이 가능한 데, SiO2, SiNx, SiON 등이 보다 바람직하다.As the inorganic substance, SiO 2, SiN x, SiON, Al 2 O 3 , TiO 2 , Ta 2 O 5 , HfO 2 , ZrO 2 , BST, PZT and the like are possible, and SiO 2, SiNx, SiON and the like are more preferable.

유기물로서는 폴리머재를 사용할 수 있는 데, 그 예로서, 일반 범용고분자(PMMA, PS), phenol그룹을 갖는 고분자 유도체, 아크릴계 고분자, 이미드계 고분자, 아릴에테르계 고분자, 아마이드계 고분자, 불소계고분자, p-자일리렌계 고분자, 비닐알콜계 고분자 및 이들의 블렌드 등이 가능하다. As the organic material, a polymer material can be used. Examples thereof include general general-purpose polymers (PMMA, PS), polymer derivatives having a phenol group, acrylic polymers, imide polymers, arylether polymers, amide polymers, fluorine polymers, and p. Xylene polymers, vinyl alcohol polymers and blends thereof.

또한, 절연막(12)은 무기-유기 적층막도 가능하다.The insulating film 12 may also be an inorganic-organic laminated film.

상기와 같은 절연막(12)은 도 3과 같이, 이온 도핑층(11) 상에 형성할 수도 있고, 도 4와 같이, 메탈기판(10)의 타면, 즉, 도면에서 봤을 때, 메탈기판(10)의 하면에도 형성할 수 있다.As described above, the insulating film 12 may be formed on the ion doped layer 11 as shown in FIG. 3, and as shown in FIG. 4, the other surface of the metal substrate 10, that is, the metal substrate 10 as seen in the drawing. ) Can also be formed on the lower surface.

뿐만 아니라, 도 5에서 볼 수 있듯이, 이온 도핑층(11)이 형성된 메탈기판(10)의 상하면에 각각 형성될 수도 있다. 도 5와 같은 실시예의 경우는, 절연막(12)을 무기물로 형성할 경우에 특히 유용할 수 있는 데, 무기물로 형성된 절연막(12)이 메탈기판(10)에 스트레스를 주어 메탈기판(10)이 일방향으로 휘는 것을 방지하기 위해, 메탈기판(10)의 양측에 동일하게 절연막(12)을 형성하는 것이다.In addition, as shown in FIG. 5, the upper and lower surfaces of the metal substrate 10 on which the ion doped layer 11 is formed may be formed. 5 may be particularly useful when the insulating film 12 is formed of an inorganic material. The insulating film 12 formed of the inorganic material stresses the metal substrate 10 so that the metal substrate 10 is formed. In order to prevent bending in one direction, the insulating film 12 is formed on both sides of the metal substrate 10 in the same manner.

다음으로, 상기와 같은 이온 도핑층(11)의 형성방법을 설명한다.Next, a method of forming the ion doped layer 11 as described above will be described.

세정 및/또는 평탄화처리된 메탈 기판(10)의 표면을 도 6a와 같이, 전술한 이온, 즉, 실리콘(Si), 인(P), 질소(N), 안티몬(Sb), 및 비소(As) 등의 이온, 바람직하게는 실리콘(Si), 인(P) 등의 이온을 도핑한다. 이 때, 주입되는 이온들의 농도는 1×1020/㎤ 이상이 되도록 한다. 이온은 메탈 기판(10) 표면으로부터 1㎛ 이내의 깊이로 주입된다. 이온의 도핑방법으로는 이온 샤워법, 이온 주입법, 확산법 등을 이용할 수 있다. The surface of the cleaned and / or planarized metal substrate 10 is prepared by the aforementioned ions, namely silicon (Si), phosphorus (P), nitrogen (N), antimony (Sb), and arsenic (As) as shown in FIG. Ions such as), preferably ions such as silicon (Si) and phosphorus (P). At this time, the concentration of the implanted ions are to be 1 × 10 20 / cm 3 or more. Ions are implanted to a depth within 1 μm from the surface of the metal substrate 10. As the method of doping ions, an ion shower method, an ion implantation method, a diffusion method, or the like can be used.

이온 도핑 후에는 도 6b와 같이, 400~700℃에서 가열처리한다. 열처리 방법으로는 RTA, ELA법을 이용할 수 있으나, Furnace법을 이용하는 것이 더욱 바람직하다.After ion doping, as shown in Figure 6b, it is heated at 400 ~ 700 ℃. As the heat treatment method, RTA and ELA methods can be used, but Furnace method is more preferable.

열처리 시, 메탈 기판(10) 내에서 상기 이온들이 메탈 기판(10) 내의 Ni, Cr, Fe 등의 원소들을 게터링하여 금속 실리사이드를 형성한다. 일 예로, 메탈 기판(10)을 스테인레스 스틸(SUS)로 할 경우, SUS의 Ni는 열처리 시 SUS로부터 확산 P와 결합하여 NiP, NiP2, Ni2P, Ni3P3 등의 화합물을 형성하며, Si와 결합하면 Ni2Si, NiSi 등의 화합물을 형성한다. 또한, 인(P)을 주입할 경우, 이 인은 Fe와 결합하여 Fe3P과 같은 화합물을 형성한다. 각 형성된 금속화합물들은 확산방지막 역할을 한다.In the heat treatment, the ions in the metal substrate 10 getter elements such as Ni, Cr, Fe, etc. in the metal substrate 10 to form metal silicide. For example, when the metal substrate 10 is made of stainless steel (SUS), Ni of SUS is combined with diffusion P from SUS during heat treatment to form compounds such as NiP, NiP 2 , Ni 2 P, and Ni 3 P 3 . And Si form compounds such as Ni 2 Si and NiSi. In addition, when phosphorus (P) is injected, the phosphorus binds to Fe to form a compound such as Fe 3 P. Each formed metal compound serves as a diffusion barrier.

도 7은 본 발명의 바람직한 또 다른 일 실시예에 따른 AM 유기 발광 표시장치의 일 화소의 회로도를 도시한 것이다.7 illustrates a circuit diagram of one pixel of an AM organic light emitting diode display according to another exemplary embodiment of the present invention.

도 7을 참조하여 볼 때, 본 발명의 바람직한 일 실시예에 따른 AM 유기 발광표시장치의 각 화소는 스위칭 TFT(M2)와, 구동 TFT(M1)의 적어도 2개의 박막 트랜 지스터와, 스토리지 커패시터(Cst) 및 유기 발광 소자(OLED)를 구비한다. Referring to FIG. 7, each pixel of an AM organic light emitting diode display according to an exemplary embodiment of the present invention may include a switching TFT M2, at least two thin film transistors of a driving TFT M1, and a storage capacitor. Cst) and an organic light emitting device (OLED).

상기 스위칭 TFT(M2)는 스캔 라인(Scan)에 인가되는 스캔 신호에 의해 ON/OFF되어 데이터 라인(Data)에 인가되는 데이터 신호를 스토리지 커패시터(Cst) 및 구동 TFT(M1)에 전달한다. 상기 구동 TFT(M1)는 스위칭 TFT(M2)를 통해 전달되는 데이터 신호에 따라, 유기 발광 소자(OLED)로 유입되는 전류량을 결정한다. 상기 스토리지 캐패시터(Cst)는 스위칭 TFT(M2)를 통해 전달되는 데이터 신호를 한 프레임동안 저장한다. The switching TFT M2 is turned on / off by a scan signal applied to the scan line Scan to transfer a data signal applied to the data line Data to the storage capacitor Cst and the driving TFT M1. The driving TFT M1 determines the amount of current flowing into the organic light emitting element OLED according to the data signal transmitted through the switching TFT M2. The storage capacitor Cst stores a data signal transmitted through the switching TFT M2 for one frame.

도 7에 따른 회로도에서 구동 TFT(M1) 및 스위칭 TFT(M2)는 PMOS TFT로 도시되어 있으나, 본 발명이 반드시 이에 한정되는 것은 아니며, 상기 구동 TFT(M1) 및 스위칭 TFT(M2) 중 적어도 하나를 NMOS TFT로 형성할 수도 있음은 물론이다. 그리고, 상기와 같은 박막 트랜지스터 및 커패시터의 개수는 반드시 이에 한정되는 것은 아니며, 이보다 더 많은 수의 박막 트랜지스터 및 커패시터를 구비할 수 있음은 물론이다.In the circuit diagram according to FIG. 7, the driving TFT M1 and the switching TFT M2 are illustrated as PMOS TFTs, but the present invention is not limited thereto, and at least one of the driving TFT M1 and the switching TFT M2 is not limited thereto. Can be formed of an NMOS TFT, of course. In addition, the number of the thin film transistors and capacitors as described above is not necessarily limited thereto, and of course, a larger number of thin film transistors and capacitors may be provided.

이러한 AM 유기 발광 표시장치는 본 발명에 따른 메탈 기판 상에 구현될 수 있는 데, 도 8에는 그 일 예에 대한 단면을 도시하였다.The AM organic light emitting diode display may be implemented on a metal substrate according to the present invention. FIG. 8 is a cross-sectional view of an example thereof.

AM 유기 발광 표시장치도 도 8에서 볼 수 있듯이, 메탈 기판(10) 상에 형성되는 데, 이 메탈 기판(10)도 전술한 바와 같이, 금속제 호일, 예컨대, 스테인레스 스틸, Ti, Mo, Invar합금, Inconel 합금, 및 Kovar 합금 등으로 구비될 수 있고, 바람직하게는 스테인레스 스틸로 구비될 수 있다.As shown in FIG. 8, an AM organic light emitting display device is also formed on a metal substrate 10, which is also a metal foil such as stainless steel, Ti, Mo, Invar alloy, as described above. , Inconel alloy, and Kovar alloy, and the like, and preferably provided with stainless steel.

이러한 메탈 기판(10)은 그 표면을 세정한 후 평탄화처리하는 데, 평탄화 처 리는 전술한 바와 같이, 화학적-기계적 폴리싱(CMP) 방법을 사용할 수 있다.The metal substrate 10 is cleaned and then planarized. The planarization process may use a chemical-mechanical polishing (CMP) method as described above.

평탄화처리된 메탈 기판(10)의 표면에 도 8에서 볼 수 있듯이, 이온 도핑층(11)을 형성한다. 이온 도핑층(11)에 대한 설명은 전술한 바와 같으므로, 상세한 설명은 생략한다.As shown in FIG. 8, the ion doped layer 11 is formed on the planarized metal substrate 10. Since the description of the ion doped layer 11 is as described above, a detailed description thereof will be omitted.

이온 도핑층(11)을 형성한 후에는, 이온 도핑층(11) 상에 박막 트랜지스터(TFT)의 반도체 활성층(31)을 형성한다. 상기 박막 트랜지스터(TFT)는 도 7에서 볼 때, 구동 TFT(M1)가 될 수 있으나, 반드시 이에 한정되는 것은 아니며, 회로가 보다 복잡해질 경우, 또 다른 스위칭 TFT일 수 있다.After the ion doped layer 11 is formed, the semiconductor active layer 31 of the thin film transistor TFT is formed on the ion doped layer 11. As shown in FIG. 7, the thin film transistor TFT may be a driving TFT M1, but is not limited thereto. When the circuit becomes more complicated, the thin film transistor TFT may be another switching TFT.

상기 반도체 활성층(31)은 무기 반도체나 유기 반도체를 사용할 수 있다.The semiconductor active layer 31 may be an inorganic semiconductor or an organic semiconductor.

무기 반도체로는 CdS, GaS, ZnS, CdSe, CaSe, ZnSe, CdTe, SiC, 및 Si를 포함하는 것일 수 있다. 본 발명과 같이, 이온 도핑층(11)을 구비한 메탈기판(10)을 사용할 경우에는, 아모퍼스(amorphous) 실리콘을 이온 도핑층(11) 상에 형성한 후, 결정화 공정을 거쳐, 폴리 실리콘으로 형성한 후, 이를 패터닝해 활성층(31)으로서 사용할 수 있다. 아모퍼스 실리콘의 결정화는 고상결정화(Solid Phase Crystallization: SPC), 레이저 결정화, 연속측면고상화(Sequential Lateral Solidification: SLS), 금속 유도 결정화(Metal Induced Crystallization), 금속 유도 측면 결정화(Metal Induced Lateral Crystallization) 등이 사용될 수 있는 데, 이 외에도 다양한 결정화방법이 사용될 수 있다. 본 발명은 이와 같은 결정화시에도 메탈 기판(10)이기 때문에, 고온 공정이 쉽게 적용 가능하고, 상기 이온 도핑층(11)으로 인해, 고온 공정 시 불순 원소의 확산을 차단할 수 있다.The inorganic semiconductor may include CdS, GaS, ZnS, CdSe, CaSe, ZnSe, CdTe, SiC, and Si. As in the present invention, in the case of using the metal substrate 10 having the ion doped layer 11, amorphous silicon is formed on the ion doped layer 11, and then subjected to a crystallization process. After forming, it can be patterned and used as the active layer 31. The crystallization of amorphous silicon is solid phase crystallization (SPC), laser crystallization, sequential lateral solidification (SLS), metal induced crystallization, metal induced lateral crystallization Etc. may be used, in addition, various crystallization methods may be used. Since the present invention is a metal substrate 10 even during such crystallization, a high temperature process can be easily applied, and the ion doping layer 11 can block diffusion of an impurity element during a high temperature process.

한편, 유기 반도체 물질로는, 펜타센(pentacene), 테트라센(tetracene), 안트라센(anthracene), 나프탈렌(naphthalene), 알파-6-티오펜, 알파-4-티오펜, 페릴렌(perylene) 및 그 유도체, 루브렌(rubrene) 및 그 유도체, 코로넨(coronene) 및 그 유도체, 페릴렌테트라카르복실릭디이미드(perylene tetracarboxylic diimide) 및 그 유도체, 페릴렌테트라카르복실릭디안하이드라이드(perylene tetracarboxylic dianhydride) 및 그 유도체, 나프탈렌의 올리고아센 및 이들의 유도체, 알파-5-티오펜의 올리고티오펜 및 이들의 유도체, 금속을 함유하거나 함유하지 않은 프탈로시아닌(phthalocyanine) 및 이들의 유도체, 나프탈렌테트라카르복실릭디이미드(naphthalene tetracarboxylic diimide) 및 그 유도체, 나프탈렌테트라카르복실릭디안하이드라이드(naphthalene tetracarboxylic dianhydride) 및 그 유도체, 파이로멜리틱 디안하이드라이드 및 그 유도체, 파이로멜리틱 디이미드 및 이들의 유도체, 티오펜을 포함하는 공액계 고분자 및 그 유도체, 및 플루오렌을 포함하는 고분자 및 그 유도체 등이 사용될 수 있다. On the other hand, as the organic semiconductor material, pentacene (tetracene), tetracene (tetracene), anthracene (anthracene), naphthalene (alpha) 6- thiophene, alpha-4-thiophene, perylene (perylene) and Derivatives thereof, rubrene and derivatives thereof, coronene and derivatives thereof, perylene tetracarboxylic diimide and derivatives thereof, perylene tetracarboxylic hydride dianhydride) and derivatives thereof, oligoacenes and derivatives thereof of naphthalene, oligothiophenes and derivatives thereof of alpha-5-thiophene, phthalocyanine and derivatives thereof, with or without metal, naphthalenetetracarboxylic Naphthalene tetracarboxylic diimide and its derivatives, naphthalene tetracarboxylic dianhydride and its derivatives, pyromellitic dianhydride The beads and their derivatives, pyromellitic Pyro tick diimide and its derivatives, conjugated polymer containing thiophene and its derivatives, fluorene and its derivatives and polymer containing fluorene and the like may be used.

반도체 활성층(31)이 형성된 후에는, 반도체 활성층(31)의 채널 영역에 대응되는 영역 상부에 게이트 절연막(32)을 개재한 게이트 전극(33)이 배치되고, 전체 기판을 덮도록 층간 절연막(34)이 형성된다.After the semiconductor active layer 31 is formed, the gate electrode 33 via the gate insulating film 32 is disposed over the region corresponding to the channel region of the semiconductor active layer 31, and the interlayer insulating film 34 to cover the entire substrate. ) Is formed.

그리고, 층간 절연막(34)에 콘택 홀(34a)을 형성하고, 소스/드레인 전극(35)을 층간 절연막(34) 상에 형성한다. 소스/드레인 전극(35)은 콘택 홀을 통해 반도체 활성층(31)에 콘택된다.A contact hole 34a is formed in the interlayer insulating film 34, and a source / drain electrode 35 is formed on the interlayer insulating film 34. The source / drain electrode 35 contacts the semiconductor active layer 31 through the contact hole.

이러한 박막 트랜지스터(TFT)의 구조는 반드시 도 8에 따른 실시예에 한정되 지 않으며, 바텀 게이트 구조 등 다양한 박막 트랜지스터 구조가 모두 적용 가능함은 물론이다.The structure of the thin film transistor TFT is not necessarily limited to the embodiment of FIG. 8, and various thin film transistor structures such as a bottom gate structure may be applicable.

이렇게 박막 트랜지스터(TFT)가 형성된 후에는, 이 박막 트랜지스터(TFT)를 덮도록 평탄화막(36)이 형성되는 데, 이 평탄화막(36)은 전술한 절연막과 같이 유기물 및/또는 무기물의 단일 또는 복합층으로 형성될 수 있다.After the thin film transistor TFT is formed in this manner, a planarization film 36 is formed to cover the thin film transistor TFT. The planarization film 36 may be formed of a single or organic material and / or an inorganic material, as described above. It may be formed as a composite layer.

이 평탄화막(36)에 비아 홀(36a)을 형성하고, 유기 발광 소자(OLED)의 제1전극층(21)을 평탄화막(36) 상에 형성한다. 이에 따라, 제1전극층(21)은 박막 트랜지스터(TFT)의 소스/드레인 전극(35) 중 어느 하나와 연결된다.Via holes 36a are formed in the planarization film 36, and the first electrode layer 21 of the organic light emitting diode OLED is formed on the planarization film 36. Accordingly, the first electrode layer 21 is connected to any one of the source / drain electrodes 35 of the thin film transistor TFT.

다음으로, 평탄화막(36) 및 제1전극층(21)을 덮도록 화소정의막(37)이 형성된 후, 화소정의막(37)에 제1전극층(21)의 소정 부분이 노출되도록 개구(37a)를 형성한다. 화소정의막(37)도 전술한 평탄화막(36)과 같이, 유기물 및/또는 무기물의 단일 또는 복합층으로 형성될 수 있는 데, 표면의 평탄도를 높이기 위해 바람직하게는 유기물로 형성될 수 있다.Next, after the pixel definition layer 37 is formed to cover the planarization layer 36 and the first electrode layer 21, the opening 37a is exposed so that a predetermined portion of the first electrode layer 21 is exposed to the pixel definition layer 37. ). Like the planarization layer 36 described above, the pixel definition layer 37 may be formed of a single layer or a composite layer of an organic material and / or an inorganic material, and may be preferably formed of an organic material in order to increase the flatness of the surface. .

이렇게 노출된 제1전극층(21) 상에 유기 발광층(22) 및 제2전극층(23)을 순차로 형성한다. The organic light emitting layer 22 and the second electrode layer 23 are sequentially formed on the exposed first electrode layer 21.

전술한 PM 구조와 마찬가지로, 상기 제 1 전극층(21)은 애노우드 전극의 기능을 하고, 상기 제 2 전극층(23)은 캐소오드 전극의 기능을 할 수 있는 데, 제1전극층(21)은 각 화소의 크기에 대응되도록 패터닝될 수 있고, 제2전극층(23)은 전체 화소들을 덮도록 형성될 수 있다.Like the above-described PM structure, the first electrode layer 21 may function as an anode electrode, and the second electrode layer 23 may function as a cathode electrode. It may be patterned to correspond to the size of the pixel, and the second electrode layer 23 may be formed to cover all the pixels.

상기 제1전극층(21)은 반사형 전극으로 사용될 수 있는 데, Ag, Mg, Al, Pt, Pd, Au, Ni, Nd, Ir, Cr, 및 이들의 화합물 등으로 반사막을 형성한 후, 그 위에 ITO, IZO, ZnO, 또는 In2O3를 형성할 수 있다. 그리고, 상기 제 2 전극층(24)은 투명 전극으로 구비될 수 있는데, 일함수가 작은 금속 즉, Li, Ca, LiF/Ca, LiF/Al, Al, Mg, 및 이들의 화합물이 유기 발광층(22)을 향하도록 증착한 후, 그 위에 ITO, IZO, ZnO, 또는 In2O3 등의 투명 전극 형성용 물질로 보조 전극층이나 버스 전극 라인을 형성할 수 있다.The first electrode layer 21 may be used as a reflective electrode, and after forming a reflective film with Ag, Mg, Al, Pt, Pd, Au, Ni, Nd, Ir, Cr, or a compound thereof, and the like, ITO, IZO, ZnO, or In 2 O 3 can be formed thereon. In addition, the second electrode layer 24 may be provided as a transparent electrode, and a metal having a small work function, that is, Li, Ca, LiF / Ca, LiF / Al, Al, Mg, and a compound thereof may be formed in the organic light emitting layer 22. After the deposition is directed toward), an auxiliary electrode layer or a bus electrode line may be formed thereon with a material for forming a transparent electrode such as ITO, IZO, ZnO, or In 2 O 3.

상기 제1전극층(21) 및 제2전극층(23)은 반드시 전술한 물질로 형성되는 것에 한정되지 않으며, 전도성 유기물이나, 도전성 페이스트 등으로 형성할 수도 있다.The first electrode layer 21 and the second electrode layer 23 are not necessarily formed of the above-described materials, and may be formed of a conductive organic material, a conductive paste, or the like.

상기 유기 발광층(22)은 전술한 PM 구조와 동일할 수 있으므로, 상세한 설명은 생략한다.Since the organic light emitting layer 22 may have the same PM structure as described above, a detailed description thereof will be omitted.

이렇게 유기 발광 소자(OLED)를 형성한 후에는, 그 상부를 밀봉하여 외기로부터 차단한다.After the organic light emitting diode OLED is formed in this manner, the upper portion thereof is sealed to block the outside air.

한편, 상기와 같은 이온 도핑층(11) 상에 박막 트랜지스터(TFT) 및 유기 전계 발광 소자(OLED)를 형성하기 이전에, 도 9에서 볼 수 있듯이, 이온 도핑층(11) 상에 절연막(12)을 더 형성할 수 있다.Meanwhile, before forming the thin film transistor TFT and the organic light emitting diode OLED on the ion doped layer 11 as described above, as shown in FIG. 9, the insulating film 12 is formed on the ion doped layer 11. ) Can be further formed.

상기와 같은 절연막(12)은 도 9와 같이, 이온 도핑층(11) 상에 형성할 수도 있고, 도 10과 같이, 메탈기판(10)의 타면, 즉, 도면에서 봤을 때, 메탈기판(10)의 하면에도 형성할 수 있다. 뿐만 아니라, 도 11에서 볼 수 있듯이, 이온 도핑층(11)이 형성된 메탈기판(10)의 상하면에 각각 형성될 수도 있다. 이러한 절연막(12)은 전술한 도 3 내지 도 5에 따른 실시예에서 설명한 바와 동일하므로, 상세한 설명은 생략한다.As described above, the insulating layer 12 may be formed on the ion doped layer 11 as shown in FIG. 9, and as shown in FIG. 10, the other surface of the metal substrate 10, that is, the metal substrate 10 as seen in the drawing. ) Can also be formed on the lower surface. In addition, as shown in FIG. 11, the upper and lower surfaces of the metal substrate 10 on which the ion doped layer 11 is formed may be formed. Since the insulating film 12 is the same as described in the above-described embodiment according to FIGS. 3 to 5, a detailed description thereof will be omitted.

한편, 상기와 같은 이온 도핑층(11)은 전술한 도 6a 및 도 6b를 참조로 한 방법으로 형성될 수 있는 데, AM 유기 발광 표시장치의 경우, 다음의 방법으로도 형성될 수 있다.Meanwhile, the ion doped layer 11 may be formed by the method described above with reference to FIGS. 6A and 6B. In the case of an AM organic light emitting display device, the ion doped layer 11 may also be formed by the following method.

먼저, 도 12a에서 볼 수 있듯이, 메탈 기판(10)의 일면에 아모퍼스 실리콘막(30)을 형성한다. 아모퍼스 실리콘막(30)은 50~500nm 정도의 두께로 증착할 수 있다.First, as shown in FIG. 12A, an amorphous silicon film 30 is formed on one surface of the metal substrate 10. The amorphous silicon film 30 may be deposited to a thickness of about 50 to 500 nm.

다음, 도 12b에서 볼 수 있듯이, 아모퍼스 실리콘막(30)과 메탈 기판(10)의 계면으로부터 아모퍼스 실리콘막(30)의 방향으로 50nm이하 범위로 이온 도핑한다. 그리고, 이를 열처리하여 도 12c와 같은 이온 도핑층(11)을 형성한다. 도핑 이온 및 조건은 전술한 바와 같다.Next, as shown in FIG. 12B, ion doping is performed in the direction of the amorphous silicon film 30 in the direction of the amorphous silicon film 30 to 50 nm or less from the interface between the amorphous silicon film 30 and the metal substrate 10. Then, heat treatment is performed to form the ion doped layer 11 as shown in FIG. 12C. Doping ions and conditions are as described above.

이렇게 이온 도핑층(11)을 형성한 후에, 아모퍼스 실리콘막(30)을 결정화한 후, 패터닝하여 전술한 활성층을 형성하는 것이다.After forming the ion doped layer 11 in this manner, the amorphous silicon film 30 is crystallized and then patterned to form the active layer described above.

본 발명과 같이, 이렇게 이온 도핑층(11)이 형성된 메탈기판(10)을 이용하여 유기 발광 표시장치를 제조할 경우, 실리콘 결정화와 같은 고온 공정에서도 메탈 기판(10)으로부터 불순원소가 침투하지 않으므로, 발광소자의 특성을 향상시킬 수 있으며, 동시에 플렉시블화도 가능하다. 뿐만 아니라, 유기 발광 표시장치의 제조 후에 진행되는 어닐링 공정 등의 고온 공정이나, 사용 중에 발생되는 고온 환경 중에도 메탈 기판(10)으로부터 불순원소의 침투를 차단할 수 있다. 특히, 상기 이온 이 메탈 기판(10)으로부터의 Ni과 결합하도록 함으로써 Ni이온이 상부의 절연막과 활성층으로 확산되는 것을 최소화할 수 있고, 이에 따라 TFT의 절연막에서의 누설전류, 문턱전압아래기울기(sub threshold slop), 게이트 절연막 특성을 향상시킬 수 있다. As described above, when the organic light emitting display device is manufactured using the metal substrate 10 having the ion doped layer 11 formed thereon, impurities do not penetrate from the metal substrate 10 even in a high temperature process such as silicon crystallization. In addition, the characteristics of the light emitting device can be improved and at the same time flexible. In addition, infiltration of impurity elements from the metal substrate 10 can be blocked even in a high temperature process such as an annealing process that is performed after fabrication of the organic light emitting display device or a high temperature environment generated during use. In particular, by allowing the ions to be combined with Ni from the metal substrate 10, it is possible to minimize the diffusion of Ni ions into the insulating film and the active layer of the upper portion, thereby reducing the leakage current in the insulating film of the TFT, the slope below the threshold voltage threshold slop) and gate insulating film characteristics can be improved.

이상 설명한 본 발명은 반드시 유기 발광 표시장치에만 적용될 것은 아니며, 액정 표시장치, 무기 전계 발광 표시장치, 및 전자 방출 표시장치 등 다양한 평판 표시장치에 그대로 적용될 수 있음은 물론이다.The present invention described above is not necessarily applied only to an organic light emitting display device, but may be applied to various flat panel display devices such as a liquid crystal display, an inorganic electroluminescent display, and an electron emission display.

상기한 바와 같이 이루어진 본 발명에 따르면, 다음과 같은 효과를 얻을 수 있다.According to the present invention made as described above, the following effects can be obtained.

첫째, 메탈 기판을 사용하여, 고온 공정에도 쉽게 적용할 수 있다.First, using a metal substrate, it can be easily applied to high temperature processes.

둘째, 메탈 기판에 이온 도핑층을 적용하여, 공정 중이나, 사용 중에 메탈 기판으로부터 금속성분이 확산되는 것을 방지할 수 있으며, 이에 따라, 제품 특성의 저하를 방지할 수 있다.Second, by applying the ion doping layer to the metal substrate, it is possible to prevent the metal component from being diffused from the metal substrate during the process or in use, thereby preventing degradation of product characteristics.

셋째, 이온 도핑층을 보다 간단한 방법으로 형성할 수 있다.Third, the ion doped layer can be formed by a simpler method.

넷째, 초박형이고 플렉시블한 평판 표시장치를 메탈 호일을 이용해 형성할 수 있다.Fourth, an ultra-thin and flexible flat panel display can be formed using a metal foil.

본 발명은 도면에 도시된 일 실시예를 참고로 하여 설명하였으나 이는 예시적인 것에 불과하며 당해 분야에서 통상의 지식을 가진 자라면 이로부터 다양한 변 형 및 실시예의 변형이 가능하다는 점을 이해할 것이다.Although the present invention has been described with reference to one embodiment shown in the drawings, this is merely exemplary, and it will be understood by those skilled in the art that various modifications and variations can be made therefrom.

Claims (14)

메탈 기판;Metal substrates; 상기 메탈 기판의 일면에 구비된 발광 소자; 및A light emitting device provided on one surface of the metal substrate; And 상기 메탈 기판과 상기 발광 소자의 사이에 개재된 것으로, 실리콘(Si), 인(P), 질소(N), 안티몬(Sb), 및 비소(As)로 이루어진 그룹으로부터 선택된 적어도 하나가 도핑된 이온 도핑층;을 포함하는 평판 표시장치.Interposed between the metal substrate and the light emitting device, the ion doped with at least one selected from the group consisting of silicon (Si), phosphorus (P), nitrogen (N), antimony (Sb), and arsenic (As) And a doping layer. 제 1항에 있어서,The method of claim 1, 상기 메탈 기판은 철, 크롬, 니켈, 탄소, 망간 중 적어도 하나를 포함하는 평판 표시장치.The metal substrate includes at least one of iron, chromium, nickel, carbon, and manganese. 제 1항에 있어서,The method of claim 1, 상기 이온 도핑층과 상기 발광 소자의 사이 또는 상기 메탈기판의 타면에 형성된 절연막을 더 포함하는 것을 특징으로 하는 평판 표시장치.And an insulating film formed between the ion doped layer and the light emitting element or on the other surface of the metal substrate. 제 1항에 있어서,The method of claim 1, 상기 메탈 기판은 스텐레스 스틸이고,The metal substrate is stainless steel, 상기 도핑되는 이온은 인 또는 실리콘이며,The doped ions are phosphorus or silicon, 상기 이온 도핑층은 NiP, NiP2, Ni2P, Ni3P3, Ni2Si, NiSi, Fe3P, 및 이들의 화합물 중 적어도 하나를 포함하는 것을 특징으로 하는 평판 표시장치.And the ion doped layer comprises at least one of NiP, NiP 2 , Ni 2 P, Ni 3 P 3 , Ni 2 Si, NiSi, Fe 3 P, and compounds thereof. 제 1항 내지 제 4항 중 어느 한 항에 있어서,The method according to any one of claims 1 to 4, 상기 발광소자는 유기 전계 발광 소자인 것을 특징으로 하는 평판 표시장치.And the light emitting element is an organic electroluminescent element. 제 1항 내지 제 4항 중 어느 한 항에 있어서,The method according to any one of claims 1 to 4, 상기 발광소자와 상기 이온도핑층 사이에는 상기 발광소자에 전기적으로 연결된 적어도 하나의 박막 트랜지스터가 개재된 것을 특징으로 하는 평판 표시장치.And at least one thin film transistor electrically connected to the light emitting device between the light emitting device and the ion doped layer. 메탈 기판을 준비하는 단계;Preparing a metal substrate; 상기 메탈 기판의 일면에 실리콘(Si), 인(P), 질소(N), 안티몬(Sb), 및 비소(As)로 이루어진 그룹으로부터 선택된 적어도 하나를 도핑해 이온 도핑층을 형성하는 단계; 및Forming an ion doped layer by doping at least one selected from the group consisting of silicon (Si), phosphorus (P), nitrogen (N), antimony (Sb), and arsenic (As) on one surface of the metal substrate; And 상기 이온 도핑층의 일면에 발광 소자를 형성하는 단계;를 포함하는 평판 표시장치의 제조방법.And forming a light emitting device on one surface of the ion doped layer. 제 7항에 있어서,The method of claim 7, wherein 상기 메탈 기판을 준비하는 단계는 상기 메탈 기판의 표면을 평탄화하는 단 계를 포함하는 것을 특징으로 하는 평판 표시장치의 제조방법.Preparing the metal substrate comprises the step of planarizing the surface of the metal substrate. 제 7항에 있어서,The method of claim 7, wherein 상기 이온 도핑층을 형성하는 단계 후에, 상기 이온 도핑층의 일면에 절연막을 형성하는 단계가 더 포함된 것을 특징으로 하는 평판 표시장치의 제조방법.And forming an insulating film on one surface of the ion doped layer after the forming of the ion doped layer. 제 7항에 있어서,The method of claim 7, wherein 상기 이온 도핑층을 형성하는 단계 전에, 상기 메탈 기판의 일면에 반도체층을 형성하는 단계가 더 포함된 것을 특징으로 하는 평판 표시장치의 제조방법.And forming a semiconductor layer on one surface of the metal substrate before forming the ion doped layer. 제 7항에 있어서,The method of claim 7, wherein 상기 메탈 기판을 준비하는 단계는 상기 메탈 기판의 타면에 절연막을 형성하는 단계를 포함하는 것을 특징으로 하는 평판 표시장치의 제조방법.The preparing of the metal substrate may include forming an insulating layer on the other surface of the metal substrate. 제7항에 있어서,The method of claim 7, wherein 상기 이온 도핑층을 형성하는 단계는, Forming the ion doped layer, 상기 이온 도핑 후 열처리하는 단계를 더 포함하는 것을 특징으로 하는 평판 표시장치의 제조방법.And performing heat treatment after the ion doping. 제 7항 내지 제 12항 중 어느 한 항에 있어서,The method according to any one of claims 7 to 12, 상기 메탈 기판은 철, 크롬, 니켈, 탄소, 망간 중 적어도 하나를 포함하는 평판 표시장치의 제조방법.The metal substrate may include at least one of iron, chromium, nickel, carbon, and manganese. 제 7항 내지 제 12항 중 어느 한 항에 있어서,The method according to any one of claims 7 to 12, 상기 메탈 기판은 스텐레스 스틸이고,The metal substrate is stainless steel, 상기 도핑되는 이온은 인 또는 실리콘인 것을 특징으로 하는 평판 표시장치의 제조방법.And the doped ions are phosphorus or silicon.
KR1020050099944A 2005-10-22 2005-10-22 Flat display device and manufacturing method thereof KR100719567B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020050099944A KR100719567B1 (en) 2005-10-22 2005-10-22 Flat display device and manufacturing method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020050099944A KR100719567B1 (en) 2005-10-22 2005-10-22 Flat display device and manufacturing method thereof

Publications (2)

Publication Number Publication Date
KR20070043908A KR20070043908A (en) 2007-04-26
KR100719567B1 true KR100719567B1 (en) 2007-05-17

Family

ID=38178096

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020050099944A KR100719567B1 (en) 2005-10-22 2005-10-22 Flat display device and manufacturing method thereof

Country Status (1)

Country Link
KR (1) KR100719567B1 (en)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004109975A (en) 2002-09-13 2004-04-08 Ind Technol Res Inst Manufacturing method of flexible thin film transistor display
US6911666B2 (en) 2002-07-11 2005-06-28 Sharp Laboratories Of America, Inc. Flexible metal foil substrate display and method for forming same

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6911666B2 (en) 2002-07-11 2005-06-28 Sharp Laboratories Of America, Inc. Flexible metal foil substrate display and method for forming same
JP2004109975A (en) 2002-09-13 2004-04-08 Ind Technol Res Inst Manufacturing method of flexible thin film transistor display

Also Published As

Publication number Publication date
KR20070043908A (en) 2007-04-26

Similar Documents

Publication Publication Date Title
KR100647660B1 (en) A thin film transistor, and a flat panel display employing the same
US8324612B2 (en) Thin film transistor, method of fabricating the same, and flat panel display having the same
US7442960B2 (en) TFT, method of manufacturing the TFT, flat panel display having the TFT, and method of manufacturing the flat panel display
EP1675196B1 (en) Method for manufacturing a thin film transistor and a flat panel display
JP4652951B2 (en) ORGANIC LIGHT EMITTING ELEMENT AND METHOD FOR PRODUCING THE ORGANIC LIGHT EMITTING ELEMENT
KR100647683B1 (en) Organic thin film transistor and flat display apparatus comprising the same
JP4358152B2 (en) Thin film transistor and flat panel display having the same
KR100696508B1 (en) Flat panel display device
US20070090349A1 (en) Organic thin film transistor, flat panel display apparatus comprising the same, and method of manufacturing the organic thin film transistor
US20060255336A1 (en) Thin film transistor and method of manufacturing the same
KR100696514B1 (en) Organic light emitting display device of top emission type
KR100592302B1 (en) A method of manufacturing a substrate having a thin film transistor, a substrate having a thin film transistor manufactured thereby, a method of manufacturing a flat panel display device, and a flat panel display device manufactured accordingly
KR100626074B1 (en) Flat panel display device
KR100730157B1 (en) Organic thin film transistor and organic light emitting apparatus comprising the same
KR100719567B1 (en) Flat display device and manufacturing method thereof
KR100696509B1 (en) Flat display device and manufacturing method thereof
KR100647603B1 (en) A thin film transistor and a flat panel display therewith
US11315955B2 (en) Thin film transistor substrate, display device having the same, method of manufacturing thin film transistor substrate, and method of manufacturing display device
KR101193176B1 (en) A method for preparing flat display device and the flat display device prepared by the method
KR100708738B1 (en) Flat display device
KR20050077832A (en) Tft and flat panel display therewith
KR100647629B1 (en) Method of manufacturing thin film transistor, thin film transistor manufactured by the method, method of manufacturing flat panel display device, and flat panel display device manufactured by the method
KR100696507B1 (en) A method for preparing thin film transistor having polycrystalline Si layer, a thin film transistor prepared by the method and a flat pannel display comprising the thin film transistor
KR20060104375A (en) Method of manufacturing a flat panel display device
KR20050110726A (en) Tft and flat panel display therewith

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130430

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20140430

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20150430

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20180502

Year of fee payment: 12

FPAY Annual fee payment

Payment date: 20190429

Year of fee payment: 13