KR100647629B1 - Method of manufacturing thin film transistor, thin film transistor manufactured by the method, method of manufacturing flat panel display device, and flat panel display device manufactured by the method - Google Patents

Method of manufacturing thin film transistor, thin film transistor manufactured by the method, method of manufacturing flat panel display device, and flat panel display device manufactured by the method Download PDF

Info

Publication number
KR100647629B1
KR100647629B1 KR1020040088877A KR20040088877A KR100647629B1 KR 100647629 B1 KR100647629 B1 KR 100647629B1 KR 1020040088877 A KR1020040088877 A KR 1020040088877A KR 20040088877 A KR20040088877 A KR 20040088877A KR 100647629 B1 KR100647629 B1 KR 100647629B1
Authority
KR
South Korea
Prior art keywords
thin film
forming
film transistor
derivatives
substrate
Prior art date
Application number
KR1020040088877A
Other languages
Korean (ko)
Other versions
KR20060039683A (en
Inventor
김민규
구재본
신현수
모연곤
Original Assignee
삼성에스디아이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성에스디아이 주식회사 filed Critical 삼성에스디아이 주식회사
Priority to KR1020040088877A priority Critical patent/KR100647629B1/en
Publication of KR20060039683A publication Critical patent/KR20060039683A/en
Application granted granted Critical
Publication of KR100647629B1 publication Critical patent/KR100647629B1/en

Links

Images

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H10K71/60Forming conductive regions or layers, e.g. electrodes
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00Organic light-emitting devices
    • H10K50/80Constructional details
    • H10K50/805Electrodes
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10OLED displays
    • H10K59/12Active-matrix OLED [AMOLED] displays
    • H10K59/121Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1213Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being TFTs
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10OLED displays
    • H10K59/12Active-matrix OLED [AMOLED] displays
    • H10K59/123Connection of the pixel electrodes to the thin film transistors [TFT]
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00Manufacture or treatment specially adapted for the organic devices covered by this subclass

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Optics & Photonics (AREA)
  • Geometry (AREA)
  • Electroluminescent Light Sources (AREA)
  • Thin Film Transistor (AREA)

Abstract

본 발명은 플렉서블 장치에 응용될 수 있도록, 박막 트랜지스터를 플라스틱재 기판 상에 구비하기 위한 것으로, 이를 위하여, 기지에, 패턴이 서로 다른 적어도 두 종류의 도전 패턴이 복수개 포함된 필름을 준비하는 단계와, 기판 상에 상기 필름을 접합하는 단계와, 상기 필름 상에, 상기 도전 패턴들 중 어느 한 종류의 도전 패턴과 전기적으로 연결된 박막 트랜지스터를 형성하는 단계와, 상기 필름 상에, 상기 박막 트랜지스터를 덮도록 절연막을 형성하는 단계를 포함하는 것을 특징으로 하는 박막 트랜지스터를 구비한 기판의 제조방법, 이에 따라 제조된 박막 트랜지스터를 구비한 기판, 평판 표시장치의 제조방법, 및 이에 따라 제조된 평판 표시장치를 제공한다.The present invention is to provide a thin film transistor on a plastic substrate so that it can be applied to a flexible device, for this purpose, the step of preparing a film containing a plurality of conductive patterns having a plurality of patterns different from each other at a base; Bonding the film on a substrate; forming a thin film transistor on the film, the thin film transistor being electrically connected to a conductive pattern of any one of the conductive patterns; and covering the thin film transistor on the film. Forming an insulating film so as to form an insulating film, the substrate having the thin film transistor, the substrate having the thin film transistor manufactured, the manufacturing method of the flat panel display device, and the flat panel display device manufactured according to the above. to provide.

Description

박막 트랜지스터를 구비한 기판의 제조방법, 이에 따라 제조된 박막 트랜지스터를 구비한 기판, 평판 표시장치의 제조방법, 및 이에 따라 제조된 평판 표시장치{Method of manufacturing thin film transistor, thin film transistor manufactured by the method, method of manufacturing flat panel display device, and flat panel display device manufactured by the method}A method of manufacturing a substrate having a thin film transistor, a substrate having a thin film transistor manufactured according to the same, a method of manufacturing a flat panel display device, and a flat panel display device manufactured according to the method. method, method of manufacturing flat panel display device, and flat panel display device manufactured by the method}

도 1 내지 도 5는 본 발명의 바람직한 일 실시예에 따른 플라스틱재 기판 상에 구비된 박막 트랜지스터의 제조 공정들을 개략적으로 도시하는 단면도들,1 to 5 are cross-sectional views schematically showing manufacturing processes of a thin film transistor provided on a plastic material substrate according to an exemplary embodiment of the present invention;

도 6은 도 1 내지 도 5의 방법에 의해 제조된 기판을 이용해 유기 전계 발광 표시장치를 제조하는 공정을 도시한 단면도,6 is a cross-sectional view illustrating a process of manufacturing an organic light emitting display device using a substrate manufactured by the method of FIGS. 1 to 5;

도 7은 본 발명의 바람직한 다른 일 실시예에 따라 제조된 유기 전계 발광 표시장치의 단면도.7 is a cross-sectional view of an organic light emitting display device manufactured according to another exemplary embodiment of the present invention.

도 8은 본 발명의 바람직한 또 다른 일 실시예에 따라 제조된 유기 전계 발광 표시장치의 단면도.8 is a cross-sectional view of an organic light emitting display device manufactured according to another exemplary embodiment of the present invention.

<도면의 주요부분에 대한 부호의 설명><Description of the symbols for the main parts of the drawings>

10: 기판 20: 베리어층10: substrate 20: barrier layer

30: 필름 31: 기지30: film 31: the base

32: 제1도전 패턴 31a: 제1개구32: first conductive pattern 31a: first opening

31b: 제2개구 33: 유기층31b: second opening 33: organic layer

34: 대향 전극 40: 제2도전 패턴34: counter electrode 40: second conductive pattern

41: 소스 전극 42: 드레인 전극41: source electrode 42: drain electrode

43: 반도체층 44: 게이트 절연막43: semiconductor layer 44: gate insulating film

45: 게이트 전극 46: 절연막45 gate electrode 46 insulating film

본 발명은 박막 트랜지스터를 구비한 기판의 제조방법, 이에 따라 제조된 박막 트랜지스터를 구비한 기판, 평판 표시장치의 제조방법, 및 이에 따라 제조된 평판 표시장치에 관한 것으로서, 더 상세하게는 플라스틱재 기판을 가져, 플렉서블(flexible) 장치에 응용될 수 있는 박막 트랜지스터를 구비한 기판의 제조방법, 이에 따라 제조된 박막 트랜지스터를 구비한 기판, 평판 표시장치의 제조방법, 및 이에 따라 제조된 평판 표시장치에 관한 것이다.The present invention relates to a method of manufacturing a substrate having a thin film transistor, a substrate having a thin film transistor manufactured according to the present invention, a method of manufacturing a flat panel display device, and a flat panel display device manufactured according to the present invention. To a method of manufacturing a substrate having a thin film transistor that can be applied to a flexible device, a substrate having a thin film transistor manufactured according to the present invention, a method of manufacturing a flat panel display device, and a flat panel display device manufactured accordingly. It is about.

액정 디스플레이 소자나 유기 전계 발광 디스플레이 소자 또는 무기 전계 발광 디스플레이 소자 등 평판 표시장치에 사용되는 박막 트랜지스터(Thin Film Transistor: 이하, TFT라 함)는 각 픽셀의 동작을 제어하는 스위칭 소자 및 픽셀을 구동시키는 구동 소자로 사용된다. Thin film transistors used in flat panel displays such as liquid crystal display devices, organic electroluminescent display devices, or inorganic electroluminescent display devices (hereinafter referred to as TFTs) are used to drive the switching elements and the pixels that control the operation of each pixel. Used as a drive element.

이러한 TFT는 반도체층과, 게이트 전극과, 소스/드레인 전극을 갖는다. 반도체층은 고농도의 불순물로 도핑된 소스/드레인 영역과, 이 소스/드래인 영역의 사 이에 형성된 채널 영역을 가지며, 게이트 전극은 이 반도체층과 절연되고 상기 채널 영역에 대응되는 영역에 위치한다. 그리고, 소스/드레인 전극은 상기 소스/드레인 영역에 각각 콘택된다.This TFT has a semiconductor layer, a gate electrode, and a source / drain electrode. The semiconductor layer has a source / drain region doped with a high concentration of impurities and a channel region formed between the source / drain regions, and the gate electrode is insulated from the semiconductor layer and positioned in a region corresponding to the channel region. The source / drain electrodes are in contact with the source / drain regions, respectively.

한편, 최근의 평판 디스플레이 장치는 박형화와 아울러 플렉서블(flexible)한 특성이 요구되고 있다.On the other hand, recent flat panel display devices are required to be thin and flexible.

이러한 플렉시블한 특성을 위해 디스플레이 장치의 기판을 종래의 글라스재 기판과 달리 플라스틱 기판을 사용하려는 시도가 많이 이뤄지고 있다. In order to achieve such a flexible characteristic, many attempts have been made to use plastic substrates, unlike conventional glass substrates.

그런데, 이러한 플라스틱 기판의 경우, 글라스재 기판에 비해 내투습성 및 내투산소성이 떨어지기 때문에, 별도의 베리어층을 형성해야 한다. 이 베리어층은 플라스틱 기판의 표면에 코팅되어 기판을 통해 산소나 수분이 침투하지 못하도록 하는 것으로, 베리어층의 형성을 위해서는 많은 비용과 공정이 소요된다.By the way, in the case of such a plastic substrate, since moisture permeability and oxygen permeability are inferior to a glass substrate, it is necessary to form a separate barrier layer. The barrier layer is coated on the surface of the plastic substrate to prevent oxygen or moisture from penetrating through the substrate, and the formation of the barrier layer is expensive and expensive.

또한, 플렉시블한 평판 표시장치를 얻기 위해, 이에 장착되는 박막 트랜지스터도 종래의 실리콘계 박막 트랜지스터 대신 유기 반도체계 박막 트랜지스터가 사용되고 있다. 유기 반도체는 저온 공정에서 형성할 수 있어 저가격형 박막 트랜지스터를 실현할 수 있는 장점을 가지며, 고온에서 사용할 수 없는 플라스틱 기판에서도 용이하게 적용할 수 있다.In order to obtain a flexible flat panel display, an organic semiconductor thin film transistor is used instead of a conventional silicon thin film transistor. The organic semiconductor can be formed in a low temperature process and has the advantage of realizing a low-cost thin film transistor, and can be easily applied to a plastic substrate that cannot be used at a high temperature.

그런데, 이렇게 유기 반도체를 이용하여 박막 트랜지스터를 제조하고, 연이어 발광소자를 만들기 위한 공정을 진행할 경우, 기존의 공정을 사용하면 유기 반도체가 쉽게 변성이 되는 문제가 있다. 특히, 유기 전계 발광 소자의 경우, 박막 트랜지스터와 연결되는 화소 전극의 형성도 문제가 되며, 화소 정의막에 발광소자 를 위한 개구부를 형성하는 것도 문제가 된다.By the way, when manufacturing a thin film transistor using an organic semiconductor in this way, and subsequently proceeds to make a light emitting device, there is a problem that the organic semiconductor is easily denatured using the existing process. In particular, in the case of the organic EL device, forming a pixel electrode connected to the thin film transistor also becomes a problem, and forming an opening for the light emitting device in the pixel defining layer also becomes a problem.

따라서, 플렉시블한 평판 표시장치를 제조하기 위해서는 이에 대응되는 새로운 방법이 필요할 것이다.Accordingly, in order to manufacture a flexible flat panel display, a new method corresponding thereto will be required.

본 발명은 상기와 같은 문제점을 포함하여 여러 문제점들을 해결하기 위한 것으로서, 플렉서블 장치에 응용될 수 있는, 플라스틱재 기판 상에 구비된 박막 트랜지스터를 구비한 기판의 제조방법, 이에 따라 제조된 박막 트랜지스터를 구비한 기판, 평판 표시장치의 제조방법, 및 이에 따라 제조된 평판 표시장치를 제공하는 데 목적이 있다.The present invention is to solve the various problems including the above problems, the method of manufacturing a substrate having a thin film transistor provided on a plastic substrate, which can be applied to a flexible device, a thin film transistor manufactured according to the An object of the present invention is to provide a substrate, a method of manufacturing a flat panel display, and a flat panel display manufactured accordingly.

상기와 같은 목적 및 그 밖의 여러 목적을 달성하기 위하여, 본 발명은, 기지에, 패턴이 서로 다른 적어도 두 종류의 도전 패턴이 복수개 포함된 필름을 준비하는 단계와, 기판 상에 상기 필름을 접합하는 단계와, 상기 필름 상에, 상기 도전 패턴들 중 어느 한 종류의 도전 패턴과 전기적으로 연결된 박막 트랜지스터를 형성하는 단계와, 상기 필름 상에, 상기 박막 트랜지스터를 덮도록 절연막을 형성하는 단계를 포함하는 것을 특징으로 하는 박막 트랜지스터를 구비한 기판의 제조방법을 제공한다.In order to achieve the above object and various other objects, the present invention provides a step of preparing a film containing a plurality of conductive patterns having at least two types of different patterns on a substrate, and bonding the film on a substrate. Forming a thin film transistor on the film, the thin film transistor being electrically connected to a conductive pattern of any one of the conductive patterns, and forming an insulating film on the film to cover the thin film transistor. A method for manufacturing a substrate having a thin film transistor is provided.

본 발명은 또한, 이러한 제조방법에 따라 제조된 박막 트랜지스터를 구비한 기판을 제공한다.The present invention also provides a substrate having a thin film transistor manufactured according to this manufacturing method.

본 발명은 또한, 전술한 목적을 달성하기 위하여, 기지에, 패턴이 서로 다른 적어도 두 종류의 도전 패턴이 복수개 포함된 필름을 준비하는 단계와, 기판 상에 상기 필름을 접합하는 단계와, 상기 필름 상에, 상기 도전 패턴들 중 어느 한 종류의 도전 패턴과 전기적으로 연결된 박막 트랜지스터를 형성하는 단계와, 상기 필름 상에, 상기 박막 트랜지스터를 덮도록 절연막을 형성하는 단계와, 상기 도전 패턴의 소정 영역이 노출되도록 상기 절연막에 개구부를 형성하는 단계와, 상기 개구부를 통해 노출된 도전 패턴 상에 디스플레이 소자를 형성하는 단계를 포함하는 것을 특징으로 하는 평판 표시장치의 제조방법을 제공한다.In order to achieve the above object, the present invention also provides a step of preparing a film including a plurality of conductive patterns having a plurality of patterns different from each other on a substrate, bonding the film on a substrate, and Forming a thin film transistor on the film, the thin film transistor being electrically connected to a conductive pattern of any one of the conductive patterns, forming an insulating film on the film to cover the thin film transistor, and forming a predetermined region of the conductive pattern Forming an opening in the insulating layer to expose the insulating film; and forming a display element on the conductive pattern exposed through the opening.

본 발명은 또한, 이러한 제조방법에 따라 제조된 평판 표시장치를 제공한다.The present invention also provides a flat panel display manufactured according to this manufacturing method.

이하, 첨부된 도면들을 참조하여 본 발명의 바람직한 실시예를 상세히 설명하면 다음과 같다.Hereinafter, exemplary embodiments of the present invention will be described in detail with reference to the accompanying drawings.

도 1 내지 도 5는 본 발명의 바람직한 일 실시예에 따른 박막 트랜지스터를 갖는 기판의 제조방법을 순차적으로 도시한 도면들이고, 도 6은 이 기판을 이용하여 본 발명의 바람직한 일 실시예에 따른 평판 표시장치를 제조하는 방법을 도시한 도면들이다.1 to 5 are views sequentially showing a method of manufacturing a substrate having a thin film transistor according to an embodiment of the present invention, Figure 6 is a flat panel display according to an embodiment of the present invention using this substrate Figures show a method of manufacturing the device.

먼저 도 1과 같이, 기판(10) 상에 필름(30)을 라미네이션 롤러(R)에 의해 라미네이션 접합한다.First, as shown in FIG. 1, the film 30 is laminated on the substrate 10 by a lamination roller R.

상기 필름(30)은 수지재로 이루어진 기지(31)에, 패턴이 서로 다른 적어도 두 종류의 도전 패턴들(32)(40)이 복수개 포함되어 있는 것으로, 본 발명의 바람직한 일 실시예는 제1도전 패턴(32)과 제2도전 패턴(40)을 각각 복수개 구비한다. The film 30 includes a plurality of conductive patterns 32 and 40 having at least two kinds of patterns different from each other on a substrate 31 formed of a resin material. A plurality of conductive patterns 32 and a second conductive pattern 40 are provided, respectively.

제1도전 패턴(32)과 제2도전 패턴(40)은 각각 일정한 패턴으로 규칙성을 갖도록 형성되어 있다. The first conductive pattern 32 and the second conductive pattern 40 are each formed to have regularity in a predetermined pattern.

본 발명의 바람직한 일 실시예에 있어, 상기 제1도전 패턴(32)은 후술하는 바와 같이, 화소 전극이 될 수 있는 것으로, 단층 혹은 복수층의 도전 물질로 형성될 수 있다.In a preferred embodiment of the present invention, the first conductive pattern 32 may be a pixel electrode, as described below, and may be formed of a single layer or a plurality of conductive materials.

제1도전 패턴(32)은, 화소 전극을 투명전극으로 사용할 경우에는 ITO, IZO, ZnO, 또는 In2O3로 구비될 수 있고, 화소 전극을 반사형 전극으로 사용할 경우에는 Ag, Mg, Al, Pt, Pd, Au, Ni, Nd, Ir, Cr, 및 이들의 화합물 등으로 구비될 수 있다. 이 때, 화소 전극을 투명전극으로 사용할 경우에는 화소 전극이 애노우드 전극이 되고, 화소 전극을 반사형 전극으로 사용할 경우에는 화소 전극이 캐소오드 전극이 된다. 그러나 반드시 이에 한정되는 것은 아니며, 화소 전극을 반사형 전극으로 사용할 경우에도, Ag, Mg, Al, Pt, Pd, Au, Ni, Nd, Ir, Cr, 및 이들의 화합물 등으로 반사막을 형성한 후, 그 위에 ITO, IZO, ZnO, 또는 In2O3를 형성할 수 있다. 물론 이 외에도 도전성 폴리머 등이 사용될 수 있음은 물론이다.The first conductive pattern 32 may be formed of ITO, IZO, ZnO, or In2O3 when the pixel electrode is used as the transparent electrode, and Ag, Mg, Al, Pt, or the like when the pixel electrode is used as the reflective electrode. Pd, Au, Ni, Nd, Ir, Cr, and compounds thereof may be provided. In this case, when the pixel electrode is used as the transparent electrode, the pixel electrode becomes the anode electrode, and when the pixel electrode is used as the reflective electrode, the pixel electrode becomes the cathode electrode. However, the present invention is not limited thereto, and even when the pixel electrode is used as the reflective electrode, the reflective film may be formed of Ag, Mg, Al, Pt, Pd, Au, Ni, Nd, Ir, Cr, or a compound thereof. , ITO, IZO, ZnO, or In 2 O 3 can be formed thereon. Of course, in addition to that can be used, such as a conductive polymer.

제2도전 패턴(40)의 경우에도 제1도전 패턴(32)과 동일한 물질로 형성될 수 있는 데, 반드시 이에 한정되지는 않으며, 제2도전 패턴(40)을 제1도전 패턴(32)과는 다른 물질로 형성할 수도 있다.The second conductive pattern 40 may also be formed of the same material as the first conductive pattern 32. However, the present invention is not limited thereto, and the second conductive pattern 40 may be formed of the first conductive pattern 32. May be formed of other materials.

이러한 필름(30)에 있어서, 필름(30)의 적어도 일면은 상기 제1도전 패턴(32) 및 제2도전 패턴(40)들이 외부로 노출되지 않도록 구비된다. 그리고, 도 1과 같이, 이 필름(30)을 기판(10) 상에 라미네이션할 때에, 제1도전 패턴(32) 및 제2 도전 패턴(40)들이 노출되지 않은 면이 외측을 향하도록 라미네이션한다. 도 1 내지 도 6에는 필름(30)의 제1도전 패턴(32) 및 제2도전 패턴(40)들이 기판(10)의 방향으로 노출되도록 표현되었으나, 본 발명은 반드시 이에 한정되는 것은 아니며, 도전 패턴들이 필름(30)의 어느 면으로도 노출되지 않을 수 있다.In the film 30, at least one surface of the film 30 is provided such that the first conductive pattern 32 and the second conductive pattern 40 are not exposed to the outside. 1, when the film 30 is laminated on the substrate 10, the surface where the first conductive patterns 32 and the second conductive patterns 40 are not exposed is laminated toward the outside. . 1 to 6, the first conductive pattern 32 and the second conductive pattern 40 of the film 30 are expressed to be exposed in the direction of the substrate 10, but the present invention is not necessarily limited thereto, and the present invention is not limited thereto. The patterns may not be exposed on either side of the film 30.

필름(30)의 접합은 다양한 방법이 가능한 데, 도 1에서 볼 수 있듯이, 라미네이션할 수도 있고, 이 외에도 접착제 등에 의해 붙일 수 있다.Bonding of the film 30 can be a variety of methods, as can be seen in Figure 1, may be laminated, in addition to the adhesive can be pasted.

상기 기판(10)은 플라스틱재 기판이 사용될 수 있다. 이 때, 필름(30)이 부착되는 면의 반대측 면에는 베리어층(20)이 코팅되어 있을 수 있다. 상기 베리어층(20)은 기판(10)을 통해 수분이 침투하는 것을 방지한다.The substrate 10 may be a plastic substrate. At this time, the barrier layer 20 may be coated on the surface opposite to the surface to which the film 30 is attached. The barrier layer 20 prevents moisture from penetrating through the substrate 10.

이 베리어층(20)은 무기물층과 폴리머층이 복합되어 있을 수 있다.The barrier layer 20 may be a composite of an inorganic layer and a polymer layer.

무기물층으로는 메탈 옥사이드(metal oxide), 메탈 나이트라이드(metal nitride), 메탈 카바이드(metal carbide), 메탈 옥시나이트라이드(metal oxynitride) 및 이들의 화합물이 사용될 수 있다. 메탈 옥사이드로는 실리카, 알루미나, 티타니아, 인듐 옥사이드(Indium Oxide), 틴 옥사이드(Tin Oxide), 인듐 틴 옥사이드(Indium Tin Oxide), 및 이들의 화합물이 사용될 수 있다. 메탈 나이트라이드로는 알루미늄 나이트라이드(aluminium nitride), 실리콘 나이트라이드(silicon nitride) 및 이들의 화합물이 사용될 수 있다. 메탈 카바이드로는 실리콘 카바이드가 사용될 수 있으며, 메탈 옥시나이트라이드로는 실리콘 옥시나이트라이드가 사용될 수 있다. 무기물층으로는 이 밖에도 실리콘 등 수분 및 산소의 침투를 차단할 수 있는 어떠한 무기물도 사용 가능하다.As the inorganic layer, metal oxide, metal nitride, metal carbide, metal oxynitride and compounds thereof may be used. As the metal oxide, silica, alumina, titania, indium oxide, tin oxide, indium tin oxide, and compounds thereof may be used. Aluminum nitride, silicon nitride, and compounds thereof may be used as the metal nitride. Silicon carbide may be used as the metal carbide, and silicon oxynitride may be used as the metal oxynitride. In addition to the inorganic layer, any inorganic material that can block the penetration of moisture and oxygen such as silicon can be used.

한편, 이러한 무기물층은 증착에 의해 성막될 수 있는 데, 이렇게 무기물층을 진공증착할 경우에는 무기물층에 구비되어 있는 공극이 그대로 자라나게 되는 한계가 있다. 따라서, 이러한 공극이 같은 위치에서 계속하여 성장하는 것을 방지하기 위하여, 무기물층 외에 별도로 폴리머층을 더 구비토록 한다. 이 폴리머층은 오가닉 폴리머(organic polymer), 인오가닉 폴리머(inorganic polymer), 오가노메탈릭 폴리머(organometallic polymer), 및 하이브리드 오가닉/인오가닉 폴리머(hybrid organic/inorganic polymer) 등이 사용될 수 있다. On the other hand, such an inorganic material layer can be formed by vapor deposition, there is a limit that the voids provided in the inorganic material layer grows as it is when the inorganic material layer is vacuum deposited. Therefore, in order to prevent these voids from continuously growing in the same position, a polymer layer is further provided in addition to the inorganic layer. The polymer layer may be an organic polymer, an organic polymer, an organometallic polymer, a hybrid organic / inorganic polymer, or the like.

상기 베리어층(20)은 반드시 구비되어야 하는 것은 아니며, 이 베리어층(20) 없이 적용될 수도 있다.The barrier layer 20 is not necessarily provided, and may be applied without the barrier layer 20.

상기 기판(10)은 반드시 플라스틱재에 한정되는 것은 아니며, 글라스재 또는 금속재 등도 가능하다.The substrate 10 is not necessarily limited to a plastic material, and may be a glass material or a metal material.

필름(30)을 접합한 후에는 도 2에서 볼 수 있듯이, 이 필름(30)을 패터닝해 제1개구(31a) 및 제2개구(31b)를 형성한다.After bonding the film 30, as shown in FIG. 2, this film 30 is patterned and the 1st opening 31a and the 2nd opening 31b are formed.

제1개구(31a)는 후술하는 바와 같이, 드레인 전극이 제1도전 패턴(32)에 콘택되도록 하기 위한 것이고, 제2개구(31b)는 후술하는 바와 같이, 발광 소자를 형성하기 위한 것이다.As described later, the first opening 31a is for contacting the drain electrode with the first conductive pattern 32, and the second opening 31b is for forming the light emitting element as described later.

필름(30)의 패터닝 후에는, 도 3에서 볼 수 있듯이, 기지(31) 상에 소스 전극(41)과 드레인 전극(42)을 형성한다.After patterning the film 30, as can be seen in FIG. 3, the source electrode 41 and the drain electrode 42 are formed on the base 31.

이 때, 전술한 제1개구(31a)에 의해 드레인 전극(42)이 제1도전 패턴(32)에 콘택된다.At this time, the drain electrode 42 contacts the first conductive pattern 32 by the first opening 31a described above.

소스 및 드레인 전극(41)(42)을 형성한 후에는, 도 4에서 볼 수 있듯이, 상기 소스 및 드레인 전극(41)(42)을 덮도록 반도체층(43)을 형성해, 박막 트랜지스터(TFT)를 구성한다. 이 때, 전술한 제2도전 패턴(40)은 게이트 전극(45)이 된다. 따라서, 상기 제2도전 패턴(40)은 게이트 전극(45)에 대응되는 패턴으로 구비되며, 도면으로 도시하지는 않았지만, 이 게이트 전극(45)에 연결된 다양한 배선 패턴이 함께 구비될 수 있다.After the source and drain electrodes 41 and 42 are formed, as shown in FIG. 4, the semiconductor layer 43 is formed to cover the source and drain electrodes 41 and 42 to form a thin film transistor (TFT). Configure In this case, the second conductive pattern 40 described above becomes the gate electrode 45. Therefore, the second conductive pattern 40 is provided in a pattern corresponding to the gate electrode 45, and although not shown in the drawing, various wiring patterns connected to the gate electrode 45 may be provided together.

상기 반도체층(43)은 유기 반도체가 사용될 수 있다.The semiconductor layer 43 may be an organic semiconductor.

상기 유기반도체는 반도체성 유기물질로 구비될 수 있는 데, 고분자로서, 폴리티오펜 및 그 유도체, 폴리파라페닐렌비닐렌 및 그 유도체, 폴리파라페닐렌 및 그 유도체, 폴리플로렌 및 그 유도체, 폴리티오펜비닐렌 및 그 유도체, 폴리티오펜-헤테로고리방향족 공중합체 및 그 유도체를 포함할 수 있고, 저분자로서, 펜타센, 테트라센, 나프탈렌의 올리고아센 및 이들의 유도체, 알파-6-티오펜, 알파-5-티오펜의 올리고티오펜 및 이들의 유도체, 금속을 함유하거나 함유하지 않은 프탈로시아닌 및 이들의 유도체, 파이로멜리틱 디안하이드라이드 또는 파이로멜리틱 디이미드 및 이들의 유도체, 퍼릴렌테트라카르복시산 디안하이드라이드 또는 퍼릴렌테트라카르복실릭 디이미드 및 이들의 유도체를 포함할 수 있다.The organic semiconductor may be provided as a semiconducting organic material, and as a polymer, polythiophene and its derivatives, polyparaphenylenevinylene and its derivatives, polyparaphenylene and its derivatives, polyfluorene and its derivatives, Polythiophenevinylene and derivatives thereof, polythiophene-heterocyclic aromatic copolymers and derivatives thereof, and as low molecular weights, oligoacenes of pentacene, tetracene, naphthalene and derivatives thereof, alpha-6-ti Ophene, oligothiophenes of alpha-5-thiophene and derivatives thereof, phthalocyanine and derivatives thereof with or without metals, pyromellitic dianhydrides or pyromellitic diimides and derivatives thereof, fur Reylenetetracarboxylic acid dianhydride or perylenetetracarboxylic diimide and derivatives thereof.

이 때, 소스 전극(41) 및 드레인 전극(42)을 덮도록 유기 반도체층을 형성한 후, 레이저 식각법(LAT)의 방법에 의해 도 4와 같은 영역을 갖도록 구획한다. 물론, 이 외에도 유기 반도체에 사용되는 다양한 패터닝법이 그대로 사용될 수 있음은 물론이고, 반드시 도 4와 같은 영역으로 패터닝될 필요도 없다.At this time, the organic semiconductor layer is formed to cover the source electrode 41 and the drain electrode 42, and then partitioned to have an area as shown in FIG. 4 by a laser etching method (LAT). Of course, in addition to this, various patterning methods used in an organic semiconductor may be used as it is, and may not necessarily be patterned into an area as shown in FIG. 4.

상기 반도체층(43)으로는 이 외에도 무기 반도체가 사용될 수 있는 데, 무기반도체는 CdS, GaS, ZnS, CdSe, CaSe, ZnSe, CdTe, SiC, 및 Si를 포함하는 것일 수 있다. In addition, an inorganic semiconductor may be used as the semiconductor layer 43. An inorganic semiconductor may include CdS, GaS, ZnS, CdSe, CaSe, ZnSe, CdTe, SiC, and Si.

반도체층(43)이 형성된 후에는 도 5에서 볼 수 있듯이, 이 TFT를 덮도록 절연막(46)을 더 형성한다. 상기 절연막(46)은 TFT를 보호하고, 후술하는 바와 같이, 소정의 개구부를 형성해 화소 정의막(pixel define layer)로서 작용하도록 한 것이다.After the semiconductor layer 43 is formed, as shown in FIG. 5, an insulating film 46 is further formed to cover this TFT. The insulating film 46 protects the TFT and forms a predetermined opening to serve as a pixel define layer, as will be described later.

이러한 절연막(46)은 무기물 및/또는 유기물이 단일 또는 복합층으로 형성될 수 있는 데, 무기물로서 SiO2, SiNx, Al2O3, TiO2, Ta2O5, HfO2, ZrO2, BST, PZT 등이 가능하며, 유기물로서 일반 범용고분자(PMMA, PS), phenol그룹을 갖는 고분자 유도체, 아크릴계 고분자, 이미드계 고분자, 아릴에테르계 고분자, 아마이드계 고분자, 불소계고분자, p-자일리렌계 고분자, 비닐알콜계 고분자 및 이들의 블렌드 등이 가능하다. 그러나, 반드시 이에 한정되는 것은 아니며, 다양한 절연물질이 사용될 수 있음은 물론이다.The insulating layer 46 may be formed of a single layer or a composite layer of inorganic material and / or organic material. As the inorganic material, SiO2, SiNx, Al2O3, TiO2, Ta2O5, HfO2, ZrO2, BST, PZT, etc. may be used. General purpose polymers (PMMA, PS), polymer derivatives having phenol groups, acrylic polymers, imide polymers, arylether polymers, amide polymers, fluorine polymers, p-xylene polymers, vinyl alcohol polymers and blends thereof It is possible. However, the present invention is not limited thereto, and various insulating materials may be used.

상기와 같은 방법에 의해 박막 트랜지스터(TFT)를 구비한 기판(10)을 형성한 후에는, 도 6에서 볼 수 있듯이, 절연막(20)의 소정 부분을 식각하여 제1도전 패턴(32)의 소정 부분이 노출되도록 제3개구(46a)를 형성한다. 제3개구(46a)의 형성은 다양한 방법으로 가능한 데, 포토 리소그래피법이 적용될 수 있다.After the substrate 10 including the thin film transistor TFT is formed by the above method, as shown in FIG. 6, a predetermined portion of the insulating film 20 is etched to determine the first conductive pattern 32. The third opening 46a is formed to expose the portion. The third opening 46a can be formed in various ways, and photolithography can be applied.

본 발명에 있어서, 전술한 제2개구(31b)는 이 제3개구(46a)의 형성과 동시에 형성할 수 있다.In the present invention, the above-described second opening 31b can be formed simultaneously with the formation of the third opening 46a.

이 제3개구(46a)에 발광층(미도시)을 포함하는 유기층(33)을 형성하고, 유기층(33)을 덮도록 대향 전극(34)을 형성해, 유기 전계 발광 소자(OLED)를 형성한다.An organic layer 33 including a light emitting layer (not shown) is formed in the third opening 46a, and an opposite electrode 34 is formed to cover the organic layer 33 to form an organic electroluminescent element OLED.

상기 유기층(33)은 저분자 또는 고분자 유기층이 사용될 수 있다.The organic layer 33 may be a low molecular or high molecular organic layer.

저분자 유기층의 경우, 홀 주입층(HIL: Hole Injection Layer), 홀 수송층(HTL: Hole Transport Layer), 발광층(EML: Emission Layer), 전자 수송층(ETL: Electron Transport Layer), 전자 주입층(EIL: Electron Injection Layer) 등이 단일 혹은 복합의 구조로 적층되어 형성될 수 있으며, 사용 가능한 유기 재료도 구리 프탈로시아닌(CuPc: copper phthalocyanine), N,N-디(나프탈렌-1-일)-N,N'-디페닐-벤지딘 (N,N'-Di(naphthalene-1-yl)-N,N'-diphenyl-benzidine: NPB) , 트리스-8-하이드록시퀴놀린 알루미늄(tris-8-hydroxyquinoline aluminum)(Alq3) 등을 비롯해 다양하게 적용 가능하다. 이들 저분자 유기층은 진공증착의 방법으로 형성된다.In the case of a low molecular organic layer, a hole injection layer (HIL), a hole transport layer (HTL), an emission layer (EML), an electron transport layer (ETL), an electron injection layer (EIL) Electron Injection Layer, etc. may be formed by stacking a single or complex structure, and usable organic materials are copper phthalocyanine (CuPc), N, N-di (naphthalen-1-yl) -N, N ' -Diphenyl-benzidine (N, N'-Di (naphthalene-1-yl) -N, N'-diphenyl-benzidine (NPB), tris-8-hydroxyquinoline aluminum (Alq3) It can be used in various ways. These low molecular weight organic layers are formed by the vacuum deposition method.

고분자 유기층의 경우에는 대개 홀 수송층(HTL) 및 발광층(EML)으로 구비된 구조를 가질 수 있으며, 이 때, 상기 홀 수송층으로 PEDOT를 사용하고, 발광층으로 PPV(Poly-Phenylenevinylene)계 및 폴리플루오렌(Polyfluorene)계 등 고분자 유기물질을 사용하며, 이를 스크린 인쇄나 잉크젯 인쇄방법 등으로 형성할 수 있다.In the case of the polymer organic layer, the structure may include a hole transporting layer (HTL) and a light emitting layer (EML). In this case, PEDOT is used as the hole transporting layer, and polyvinylvinylene (PPV) and polyfluorene are used as the light emitting layer. Polymer organic materials such as (Polyfluorene) are used and can be formed by screen printing or inkjet printing.

대향 전극(34)은 투명 전극 또는 반사형 전극으로 구비될 수 있다. 투명전극으로 구비될 때에는 ITO, IZO, ZnO, 또는 In2O3 등을 이용하며, 반사형 전극으로 구비될 때에는 위 Li, Ca, LiF/Ca, LiF/Al, Al, Mg, 및 이들의 화합물을 이용할 수 있다. 그러나, 반드시 이에 한정되는 것은 아니며, 투명전극으로 구비될 때에도, 일함수가 작은 금속 즉, Li, Ca, LiF/Ca, LiF/Al, Al, Mg, 및 이들의 화합물이 유기층(33)의 방향을 향하도록 증착한 후, 그 위에 ITO, IZO, ZnO, 또는 In2O3 등의 투명 전극 형성용 물질로 보조 전극층이나 버스 전극 라인을 형성할 수 있다.The counter electrode 34 may be provided as a transparent electrode or a reflective electrode. When used as a transparent electrode, ITO, IZO, ZnO, or In2O3 may be used. When used as a reflective electrode, Li, Ca, LiF / Ca, LiF / Al, Al, Mg, and compounds thereof may be used. have. However, the present invention is not limited thereto, and even when the transparent electrode is provided, a metal having a small work function, that is, Li, Ca, LiF / Ca, LiF / Al, Al, Mg, and a compound thereof may be oriented in the organic layer 33. After the deposition is directed toward, the auxiliary electrode layer or the bus electrode line may be formed on the transparent electrode forming material such as ITO, IZO, ZnO, or In 2 O 3.

본 발명에 의하면, 이처럼 제1도전 패턴(32) 및 제2도전 패턴(40)이 형성된 필름(30)을 기판(10)에 접합하여, 제1도전 패턴(32)이 화소 전극이 되도록 하고, 제2도전 패턴(40)이 TFT의 게이트 전극(45)이 되도록 함으로써, 특히, 기판(10)을 플라스틱재로 사용할 경우, 더욱 간단하게 평판 표시장치를 제조할 수 있다.According to the present invention, the film 30 on which the first conductive pattern 32 and the second conductive pattern 40 are formed is bonded to the substrate 10 so that the first conductive pattern 32 becomes a pixel electrode. By making the second conductive pattern 40 become the gate electrode 45 of the TFT, especially when the substrate 10 is used as a plastic material, a flat panel display device can be manufactured more simply.

또한, 상기 제1도전 패턴(32) 및 제2도전 패턴(40)은 수분 및 산소의 침투를 차단하는 베리어 기능도 하게 되므로, 소자의 기밀성을 더욱 향상시킬 수 있다.In addition, since the first conductive pattern 32 and the second conductive pattern 40 also function as a barrier to block the penetration of moisture and oxygen, the airtightness of the device may be further improved.

도 7은 본 발명의 바람직한 다른 일 실시예에 따른 평판 표시장치를 도시한 것이다.7 illustrates a flat panel display device according to another exemplary embodiment of the present invention.

이는 제1도전 패턴(32)은 화소 전극으로 사용하고, 제2도전 패턴(40)은 배선 패턴으로 사용한 것이다. 필름(30)의 기지(31) 상에 소스/드레인 전극(41)(42)을 형성하고, 이를 덮도록 반도체층(43)을 형성한 후, 이 반도체층(43)을 덮도록 게이트 절연막(44)을 형성한 후, 게이트 전극(45)을 형성한다.This is because the first conductive pattern 32 is used as the pixel electrode and the second conductive pattern 40 is used as the wiring pattern. After forming the source / drain electrodes 41 and 42 on the base 31 of the film 30, and forming the semiconductor layer 43 to cover the source / drain electrodes 41 and 42, the gate insulating film ( After forming 44, the gate electrode 45 is formed.

이 때, 제1개구(31a)를 통해 드레인 전극(42)이 제1도전 패턴(32)과 콘택된다. 그리고, 게이트 절연막(44)은 기판(10)을 휠 때에 스트레스를 비교적 덜 받을 수 있도록, 도 7과 같이 아일랜드 타입(island type)으로 패터닝될 수 있는 데, 적어도 반도체층(43)에 대응되는 영역을 덮도록 패터닝될 수 있다. 그러나, 반드시 이에 한정되는 것은 아니며, 발광소자가 형성되는 영역 이외의 전체 영역이 모두 덮이도록 형성될 수 있다.At this time, the drain electrode 42 is in contact with the first conductive pattern 32 through the first opening 31a. In addition, the gate insulating layer 44 may be patterned into an island type, as shown in FIG. 7, so that the gate insulating layer 44 may be less stressed when the substrate 10 is bent, and at least a region corresponding to the semiconductor layer 43. It can be patterned to cover. However, the present invention is not limited thereto, and may be formed to cover all of the entire regions other than the region where the light emitting device is formed.

게이트 절연막(44)은 무기물 및/또는 유기물이 사용될 수 있다. 무기물로서, SiO2, SiNx, Al2O3, TiO2, Ta2O5, HfO2, ZrO2, BST, PZT 등이 가능하며, 유기물로서, 일반 범용고분자(PMMA, PS), phenol그룹을 갖는 고분자 유도체, 아크릴계 고분자, 이미드계 고분자, 아릴에테르계 고분자, 아마이드계 고분자, 불소계고분자, p-자일리렌계 고분자, 비닐알콜계 고분자 및 이들의 블렌드 등이 가능하다. 또한, 무기-유기 적층막도 가능하다.The gate insulating layer 44 may be formed of an inorganic material and / or an organic material. As inorganic materials, SiO2, SiNx, Al2O3, TiO2, Ta2O5, HfO2, ZrO2, BST, PZT, etc. are possible, and as organic materials, general purpose polymers (PMMA, PS), polymer derivatives having phenol groups, acrylic polymers, imide polymers , Arylether polymers, amide polymers, fluorine polymers, p-xylene polymers, vinyl alcohol polymers and blends thereof. In addition, inorganic-organic laminated films are also possible.

기타 구조는 전술한 실시예와 동일하므로 상세한 설명은 생략토록 한다.The other structure is the same as the above-described embodiment, so detailed description thereof will be omitted.

도 8은 본 발명의 바람직한 또 다른 일 실시예에 따른 평판 표시장치를 도시한 것으로, 전술한 도 7에 따른 실시예와 마찬가지로, 제1도전 패턴(32)은 화소 전극으로 사용하고, 제2도전 패턴(40)은 배선 패턴으로 사용한 것이다. FIG. 8 illustrates a flat panel display according to another exemplary embodiment of the present invention. Similar to the embodiment of FIG. 7 described above, the first conductive pattern 32 is used as a pixel electrode and the second conductive The pattern 40 is used as a wiring pattern.

이 경우에는, 필름(30) 상에 반도체층(43)을 먼저 형성한 후, 이 반도체층(43)에 접하도록 소스 전극(41)과 드레인 전극(42)을 형성한다. 이 때, 제1개구(31a)는 반도체층(43) 외측에 형성되어 드레인 전극(42)과 제1도전 패턴(32)의 콘택이 이루어지도록 하는 데, 반드시 이에 한정되는 것은 아니며, 반도체층(43)을 필름(30) 상에 형성한 후, 레이저 식각법 등에 의해 반도체층(43)과 기지(31)를 관통하도록 제1개구를 형성한 후, 드레인 전극이 형성되도록 할 수도 있다.In this case, the semiconductor layer 43 is first formed on the film 30, and then the source electrode 41 and the drain electrode 42 are formed so as to contact the semiconductor layer 43. In this case, the first opening 31a is formed outside the semiconductor layer 43 so that the contact between the drain electrode 42 and the first conductive pattern 32 is made, but is not necessarily limited thereto. After the 43 is formed on the film 30, a first opening may be formed to penetrate the semiconductor layer 43 and the base 31 by laser etching, or the like, and then a drain electrode may be formed.

기타 구조는 전술한 실시예와 동일하므로 상세한 설명은 생략토록 한다.The other structure is the same as the above-described embodiment, so detailed description thereof will be omitted.

도 7 및 도 8에 따른 실시예에 있어서, 제2도전 패턴(40)은 배선 이외에도 커패시터의 한 전극으로 사용될 수도 있고, 그 외에 다양한 전기 소자의 적어도 일 부분으로 사용될 수 있다.In the embodiment according to FIGS. 7 and 8, the second conductive pattern 40 may be used as one electrode of the capacitor, in addition to the wiring, or may be used as at least a part of various electric elements.

그리고, 비록 도면으로 도시하지는 않았지만, 상기 필름(30)에는 이러한 제1 및 제2도전 패턴(32)(40) 외에 다른 패턴을 갖는 도전 패턴들이 다양하게 형성되어, 이 도전 패턴들이 다양한 전기 소자의 부분이 되도록 할 수 있다.Although not shown in the drawings, various conductive patterns having patterns other than the first and second conductive patterns 32 and 40 are formed in the film 30 so that the conductive patterns may be formed in various electrical devices. To be a part.

이상 설명한 것은 본 발명의 바람직한 실시예들에 해당하는 것으로, 반드시 이에 한정되는 것은 아니며, TFT의 구조 및 발광 소자의 구조는 다양하게 변형 가능함은 물론이다.The above descriptions correspond to preferred embodiments of the present invention, but are not necessarily limited thereto, and the structure of the TFT and the structure of the light emitting device may be variously modified.

한편, 전술한 실시예들에서는 능동 구동형 전계발광 소자의 경우에 대해서만 설명하였으나, 전술한 바와 같이 그 외에도 박막 트랜지스터를 구비하는 디스플레이 소자라면 어떠한 장치에도 적용될 수 있음은 물론이며, 예컨대 박막 트랜지스터 액정 디스플레이 소자(TFT LCD)와 같은 디스플레이 소자에도 적용될 수 있다.Meanwhile, in the above-described embodiments, only the case of the active driving type electroluminescent device has been described. However, as described above, any other display device having a thin film transistor can be applied to any device, for example, a thin film transistor liquid crystal display. It can also be applied to a display device such as a device (TFT LCD).

또한, 상술한 바와 같은 본 발명에 따른 플라스틱재 기판 상에 형성된 박막 트랜지스터는 상기와 같은 디스플레이 장치 외의 플렉서블 전자 종이(electronic sheet), 스마트 카드(smart card) 등 플렉서블 박막 트랜지스터를 구비하는 모든 장치에 구비될 수 있음은 물론이다.In addition, the thin film transistor formed on the plastic substrate according to the present invention as described above is provided in all devices having a flexible thin film transistor, such as a flexible electronic sheet (smart card), other than the display device as described above. Of course it can be.

상기한 바와 같이 이루어진 본 발명에 따르면, 다음과 같은 효과를 얻을 수 있다.According to the present invention made as described above, the following effects can be obtained.

첫째, 도전 패턴들이 형성된 필름을 기판에 접합함으로써, 보다 간단하게 평판 표시장치를 제조할 수 있다.First, by bonding a film on which conductive patterns are formed to a substrate, a flat panel display device can be manufactured more simply.

둘째, 기판으로 플라스틱재를 사용하는 경우에도, 간단한 공정으로 평판 표 시장치를 제조할 수 있으며, 도전 패턴들이 수분 및 산소의 침투를 차단하는 베리어층의 기능도 겸할 수 있다.Second, even in the case of using a plastic material as a substrate, it is possible to manufacture a flat plate market value by a simple process, the conductive pattern can also function as a barrier layer to block the penetration of moisture and oxygen.

셋째, 박막의 필름을 사용함으로써, 플렉시블한 특성을 더욱 증대시킬 수 있다.Third, by using a thin film, the flexible characteristics can be further increased.

본 발명은 도면에 도시된 실시예를 참고로 설명되었으나 이는 예시적인 것에 불과하며, 당해 기술 분야에서 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 다른 실시예가 가능하다는 점을 이해할 것이다. 따라서, 본 발명의 진정한 기술적 보호 범위는 첨부된 특허청구범위의 기술적 사상에 의하여 정해져야 할 것이다.Although the present invention has been described with reference to the embodiments shown in the drawings, these are merely exemplary, and those skilled in the art will understand that various modifications and equivalent other embodiments are possible. Therefore, the true technical protection scope of the present invention will be defined by the technical spirit of the appended claims.

Claims (23)

기지에, 적어도 두 종류의 도전 패턴이 복수개 포함된 필름을 준비하는 단계;Preparing a film including at least two types of conductive patterns on a substrate; 기판 상에 상기 필름을 접합하는 단계;Bonding the film on a substrate; 상기 필름 상에, 상기 도전 패턴들 중 어느 한 종류의 도전 패턴과 전기적으로 연결된 박막 트랜지스터를 형성하는 단계; 및Forming a thin film transistor on the film, the thin film transistor being electrically connected to any one of the conductive patterns; And 상기 필름 상에, 상기 박막 트랜지스터를 덮도록 절연막을 형성하는 단계;를 포함하는 것을 특징으로 하는 박막 트랜지스터를 구비한 기판의 제조방법.Forming an insulating film on the film to cover the thin film transistor. 제1항에 있어서,The method of claim 1, 상기 박막 트랜지스터를 형성하는 단계는, Forming the thin film transistor, 상기 도전 패턴들 중 상기 박막 트랜지스터에 전기적으로 연결된 도전 패턴과 다른 종류의 도전 패턴을 게이트 전극으로 하여, 상기 필름 상에 소스 전극 및 드레인 전극을 형성하되, 상기 소스 전극 및 드레인 전극 중 어느 하나가 상기 박막 트랜지스터에 전기적으로 연결된 도전 패턴에 연결되도록 형성하는 단계; 및A source electrode and a drain electrode are formed on the film by using a conductive pattern different from the conductive pattern electrically connected to the thin film transistor among the conductive patterns as a gate electrode, wherein any one of the source electrode and the drain electrode is Forming a conductive pattern electrically connected to the thin film transistor; And 상기 소스 전극 및 드레인 전극과 각각 접하는 반도체층을 형성하는 단계;를 포함하는 것을 특징으로 하는 박막 트랜지스터를 구비한 기판의 제조방법.Forming a semiconductor layer in contact with the source electrode and the drain electrode, respectively. 제1항에 있어서,The method of claim 1, 상기 박막 트랜지스터를 형성하는 단계는, Forming the thin film transistor, 상기 필름 상에 소스 전극 및 드레인 전극을 형성하되, 상기 소스 전극 및 드레인 전극 중 어느 하나가 상기 박막 트랜지스터에 전기적으로 연결된 도전 패턴에 연결되도록 형성하는 단계;Forming a source electrode and a drain electrode on the film, wherein any one of the source electrode and the drain electrode is connected to a conductive pattern electrically connected to the thin film transistor; 상기 소스 전극 및 드레인 전극과 각각 접하는 반도체층을 형성하는 단계;Forming a semiconductor layer in contact with the source electrode and the drain electrode, respectively; 상기 반도체층 상에 게이트 절연막을 형성하는 단계; 및Forming a gate insulating film on the semiconductor layer; And 상기 게이트 절연막 상에 게이트 전극을 형성하는 단계;를 포함하는 것을 특징으로 하는 박막 트랜지스터를 구비한 기판의 제조방법.Forming a gate electrode on the gate insulating film; manufacturing method of a substrate having a thin film transistor comprising a. 제1항에 있어서,The method of claim 1, 상기 박막 트랜지스터를 형성하는 단계는, Forming the thin film transistor, 상기 필름 상에 반도체층을 형성하는 단계;Forming a semiconductor layer on the film; 상기 반도체층과 접하는 소스 전극 및 드레인 전극을 형성하되, 상기 소스 전극 및 드레인 전극 중 어느 하나가 상기 박막 트랜지스터에 전기적으로 연결된 도전 패턴에 연결되도록 형성하는 단계;Forming a source electrode and a drain electrode in contact with the semiconductor layer, wherein any one of the source electrode and the drain electrode is connected to a conductive pattern electrically connected to the thin film transistor; 상기 반도체층과 상기 소스 전극 및 드레인 전극 상에 게이트 절연막을 형성하는 단계; 및Forming a gate insulating film on the semiconductor layer, the source electrode and the drain electrode; And 상기 게이트 절연막 상에 게이트 전극을 형성하는 단계;를 포함하는 것을 특징으로 하는 박막 트랜지스터를 구비한 기판의 제조방법.Forming a gate electrode on the gate insulating film; manufacturing method of a substrate having a thin film transistor comprising a. 제 1항에 있어서,The method of claim 1, 상기 필름은 적어도 일면으로는 상기 도전 패턴들이 노출되지 않도록 형성되고, 상기 필름을 접합하는 단계는 상기 도전 패턴들이 노출되지 않은 면이 외측을 향하도록 하여 이루어지는 것을 특징으로 하는 박막 트랜지스터를 구비한 기판의 제조방법.The film is formed on at least one surface of the substrate so that the conductive patterns are not exposed, and the bonding of the film is performed such that a surface of the substrate on which the conductive patterns are not exposed faces outward. Manufacturing method. 제 1항에 있어서,The method of claim 1, 상기 박막 트랜지스터에 전기적으로 연결된 도전 패턴과 다른 종류의 도전 패턴들 중 적어도 한 종류의 도전 패턴은 전기 소자의 적어도 일 부분이 되는 것을 특징으로 하는 박막 트랜지스터를 구비한 기판의 제조방법.And at least one kind of conductive pattern electrically connected to the thin film transistor and at least one kind of other conductive patterns is at least a part of an electric element. 제 3항 또는 제4항에 있어서,The method according to claim 3 or 4, 상기 게이트 절연막은 적어도 상기 반도체층에 대응되는 영역으로 패터닝되 는 것을 특징으로 하는 박막 트랜지스터를 구비한 기판의 제조방법.And the gate insulating film is patterned into at least a region corresponding to the semiconductor layer. 제 2항 내지 제4항 중 어느 한 항에 있어서,The method according to any one of claims 2 to 4, 상기 반도체층은 유기물로 형성된 것을 특징으로 하는 박막 트랜지스터를 구비한 기판의 제조방법.And the semiconductor layer is formed of an organic material. 제 8항에 있어서,The method of claim 8, 상기 유기물은, 펜타센(pentacene), 테트라센(tetracene), 안트라센(anthracene), 나프탈렌(naphthalene), 알파-6-티오펜, 알파-4-티오펜, 페릴렌(perylene) 및 그 유도체, 루브렌(rubrene) 및 그 유도체, 코로넨(coronene) 및 그 유도체, 페릴렌테트라카르복실릭디이미드(perylene tetracarboxylic diimide) 및 그 유도체, 페릴렌테트라카르복실릭디안하이드라이드(perylene tetracarboxylic dianhydride) 및 그 유도체, 나프탈렌의 올리고아센 및 이들의 유도체, 알파-5-티오펜의 올리고티오펜 및 이들의 유도체, 금속을 함유하거나 함유하지 않은 프탈로시아닌 및 이들의 유도체, 파이로멜리틱 디안하이드라이드 및 그 유도체, 파이로멜리틱 디이미드 및 이들의 유도체 중 적어도 어느 하나를 포함하는 것을 특징으로 하는 박막 트랜지스터를 구비한 기판의 제조방법.The organic material is pentacene, tetracene, tetratracene, anthracene, naphthalene, alpha-6-thiophene, alpha-4-thiophene, perylene and its derivatives, ru Rubrene and its derivatives, coronene and its derivatives, perylene tetracarboxylic diimide and its derivatives, perylene tetracarboxylic dianhydride and its derivatives Derivatives, oligoacenes and derivatives thereof of naphthalene, oligothiophenes and derivatives thereof of alpha-5-thiophene, phthalocyanine and derivatives thereof with or without metal, pyromellitic dianhydrides and derivatives thereof, A method of manufacturing a substrate with a thin film transistor, characterized in that it comprises at least one of pyromellitic diimide and derivatives thereof. 제 1항 내지 제6항 중 어느 한 항에 있어서,The method according to any one of claims 1 to 6, 상기 기판은 플라스틱재 기판인 것을 특징으로 하는 박막 트랜지스터를 구비 한 기판의 제조방법.The substrate is a method of manufacturing a substrate having a thin film transistor, characterized in that the plastic substrate. 제 1항 내지 제6항 중 어느 한 항에 의해 제조된 것을 특징으로 하는 박막 트랜지스터를 구비한 기판.A substrate having a thin film transistor, which is manufactured according to any one of claims 1 to 6. 기지에, 패턴이 서로 다른 적어도 두 종류의 도전 패턴이 복수개 포함된 필름을 준비하는 단계;Preparing a film including a plurality of conductive patterns having a plurality of conductive patterns having different patterns thereon; 기판 상에 상기 필름을 접합하는 단계;Bonding the film on a substrate; 상기 필름 상에, 상기 도전 패턴들 중 어느 한 종류의 도전 패턴과 전기적으로 연결된 박막 트랜지스터를 형성하는 단계; Forming a thin film transistor on the film, the thin film transistor being electrically connected to any one of the conductive patterns; 상기 필름 상에, 상기 박막 트랜지스터를 덮도록 절연막을 형성하는 단계;Forming an insulating film on the film to cover the thin film transistor; 상기 도전 패턴의 소정 영역이 노출되도록 상기 절연막에 개구부를 형성하는 단계; 및Forming openings in the insulating layer to expose a predetermined region of the conductive pattern; And 상기 개구부를 통해 노출된 도전 패턴 상에 디스플레이 소자를 형성하는 단계;를 포함하는 것을 특징으로 하는 평판 표시장치의 제조방법.And forming a display device on the conductive pattern exposed through the opening. 제12항에 있어서,The method of claim 12, 상기 박막 트랜지스터를 형성하는 단계는, Forming the thin film transistor, 상기 박막 트랜지스터에 전기적으로 연결된 도전 패턴과 다른 종류의 도전 패턴을 게이트 전극으로 하여, 상기 필름 상에 소스 전극 및 드레인 전극을 형성하되, 상기 소스 전극 및 드레인 전극 중 어느 하나가 상기 박막 트랜지스터에 전기적으로 연결된 도전 패턴에 연결되도록 형성하는 단계; 및A source electrode and a drain electrode are formed on the film using a conductive pattern different from the conductive pattern electrically connected to the thin film transistor as a gate electrode, wherein any one of the source electrode and the drain electrode is electrically connected to the thin film transistor. Forming a connection to the connected conductive pattern; And 상기 소스 전극 및 드레인 전극과 각각 접하는 반도체층을 형성하는 단계;를 포함하는 것을 특징으로 하는 평판 표시장치의 제조방법.Forming a semiconductor layer in contact with the source electrode and the drain electrode, respectively. 제12항에 있어서,The method of claim 12, 상기 박막 트랜지스터를 형성하는 단계는, Forming the thin film transistor, 상기 필름 상에 소스 전극 및 드레인 전극을 형성하되, 상기 소스 전극 및 드레인 전극 중 어느 하나가 상기 박막 트랜지스터에 전기적으로 연결된 도전 패턴에 연결되도록 형성하는 단계;Forming a source electrode and a drain electrode on the film, wherein any one of the source electrode and the drain electrode is connected to a conductive pattern electrically connected to the thin film transistor; 상기 소스 전극 및 드레인 전극과 각각 접하는 반도체층을 형성하는 단계;Forming a semiconductor layer in contact with the source electrode and the drain electrode, respectively; 상기 반도체층 상에 게이트 절연막을 형성하는 단계; 및Forming a gate insulating film on the semiconductor layer; And 상기 게이트 절연막 상에 게이트 전극을 형성하는 단계;를 포함하는 것을 특징으로 하는 평판 표시장치의 제조방법.And forming a gate electrode on the gate insulating layer. 제12항에 있어서,The method of claim 12, 상기 박막 트랜지스터를 형성하는 단계는, Forming the thin film transistor, 상기 필름 상에 반도체층을 형성하는 단계;Forming a semiconductor layer on the film; 상기 반도체층과 접하는 소스 전극 및 드레인 전극을 형성하되, 상기 소스 전극 및 드레인 전극 중 어느 하나가 상기 박막 트랜지스터에 전기적으로 연결된 도전 패턴에 연결되도록 형성하는 단계;Forming a source electrode and a drain electrode in contact with the semiconductor layer, wherein any one of the source electrode and the drain electrode is connected to a conductive pattern electrically connected to the thin film transistor; 상기 반도체층과 상기 소스 전극 및 드레인 전극 상에 게이트 절연막을 형성하는 단계; 및Forming a gate insulating film on the semiconductor layer, the source electrode and the drain electrode; And 상기 게이트 절연막 상에 게이트 전극을 형성하는 단계;를 포함하는 것을 특징으로 하는 평판 표시장치의 제조방법.And forming a gate electrode on the gate insulating layer. 제 12항에 있어서,The method of claim 12, 상기 필름은 적어도 일면으로는 상기 도전 패턴들이 노출되지 않도록 형성되고, 상기 필름을 접합하는 단계는 상기 도전 패턴들이 노출되지 않은 면이 외측을 향하도록 하여 이루어지는 것을 특징으로 하는 평판 표시장치의 제조방법.The film is formed on at least one surface such that the conductive patterns are not exposed, and the bonding of the film is performed such that the surface where the conductive patterns are not exposed faces outward. 제16항에 있어서,The method of claim 16, 상기 박막 트랜지스터를 형성하는 단계 이전에, 상기 박막 트랜지스터에 전기적으로 연결된 도전 패턴이 소정 부분 노출되도록 상기 필름을 패터닝하는 단계를 더 포함하는 것을 특징으로 하는 평판 표시장치의 제조방법.And prior to forming the thin film transistor, patterning the film to expose a predetermined portion of the conductive pattern electrically connected to the thin film transistor. 제 12항에 있어서,The method of claim 12, 상기 박막 트랜지스터에 전기적으로 연결된 도전 패턴과 다른 종류의 도전 패턴들 중 적어도 한 종류의 도전 패턴은 전기 소자의 적어도 일 부분이 되는 것을 특징으로 하는 평판 표시장치의 제조방법.And at least one kind of conductive pattern electrically connected to the thin film transistor and at least one kind of other conductive patterns becomes at least a part of an electric element. 제14항 또는 제15항에 있어서,The method according to claim 14 or 15, 상기 게이트 절연막은 적어도 상기 반도체층에 대응되는 영역으로 패터닝되는 것을 특징으로 하는 평판 표시장치의 제조방법.And the gate insulating film is patterned into at least a region corresponding to the semiconductor layer. 제13항 내지 제15항 중 어느 한 항에 있어서,The method according to any one of claims 13 to 15, 상기 반도체층은 유기물로 형성된 것을 특징으로 하는 평판 표시장치의 제조방법.And the semiconductor layer is formed of an organic material. 제 20항에 있어서,The method of claim 20, 상기 유기물은, 펜타센(pentacene), 테트라센(tetracene), 안트라센(anthracene), 나프탈렌(naphthalene), 알파-6-티오펜, 알파-4-티오펜, 페릴렌(perylene) 및 그 유도체, 루브렌(rubrene) 및 그 유도체, 코로넨(coronene) 및 그 유도체, 페릴렌테트라카르복실릭디이미드(perylene tetracarboxylic diimide) 및 그 유도체, 페릴렌테트라카르복실릭디안하이드라이드(perylene tetracarboxylic dianhydride) 및 그 유도체, 나프탈렌의 올리고아센 및 이들의 유도체, 알파-5-티오펜의 올리고티오펜 및 이들의 유도체, 금속을 함유하거나 함유하지 않은 프탈로시아닌 및 이들의 유도체, 파이로멜리틱 디안하이드라이드 및 그 유도체, 파이로멜리틱 디이미드 및 이들의 유도체 중 적어도 어느 하나를 포함하는 것을 특징으로 하는 평판 표시장치의 제조방법.The organic material is pentacene, tetracene, tetratracene, anthracene, naphthalene, alpha-6-thiophene, alpha-4-thiophene, perylene and its derivatives, ru Rubrene and its derivatives, coronene and its derivatives, perylene tetracarboxylic diimide and its derivatives, perylene tetracarboxylic dianhydride and its derivatives Derivatives, oligoacenes and derivatives thereof of naphthalene, oligothiophenes and derivatives thereof of alpha-5-thiophene, phthalocyanine and derivatives thereof with or without metal, pyromellitic dianhydrides and derivatives thereof, A method for manufacturing a flat panel display comprising at least one of pyromellitic diimide and derivatives thereof. 제 12항 내지 제18항 중 어느 한 항에 있어서,The method according to any one of claims 12 to 18, 상기 기판은 플라스틱재 기판인 것을 특징으로 하는 평판 표시장치의 제조방법.And the substrate is a plastic substrate. 제 12항 내지 제18항 중 어느 한 항에 의해 제조된 것을 특징으로 하는 평판 표시장치.19. A flat panel display manufactured by any one of claims 12 to 18.
KR1020040088877A 2004-11-03 2004-11-03 Method of manufacturing thin film transistor, thin film transistor manufactured by the method, method of manufacturing flat panel display device, and flat panel display device manufactured by the method KR100647629B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020040088877A KR100647629B1 (en) 2004-11-03 2004-11-03 Method of manufacturing thin film transistor, thin film transistor manufactured by the method, method of manufacturing flat panel display device, and flat panel display device manufactured by the method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020040088877A KR100647629B1 (en) 2004-11-03 2004-11-03 Method of manufacturing thin film transistor, thin film transistor manufactured by the method, method of manufacturing flat panel display device, and flat panel display device manufactured by the method

Publications (2)

Publication Number Publication Date
KR20060039683A KR20060039683A (en) 2006-05-09
KR100647629B1 true KR100647629B1 (en) 2006-11-23

Family

ID=37146883

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020040088877A KR100647629B1 (en) 2004-11-03 2004-11-03 Method of manufacturing thin film transistor, thin film transistor manufactured by the method, method of manufacturing flat panel display device, and flat panel display device manufactured by the method

Country Status (1)

Country Link
KR (1) KR100647629B1 (en)

Also Published As

Publication number Publication date
KR20060039683A (en) 2006-05-09

Similar Documents

Publication Publication Date Title
KR100683766B1 (en) Flat panel display and method for fabricating the same
KR100603349B1 (en) A thin film transistor, a method for manufacturing the same, and a flat panel display device having the same
JP4391451B2 (en) MANUFACTURING METHOD FOR SUBSTRATE HAVING THIN FILM TRANSISTOR, SUBSTRATE HAVING THIN FILM TRANSISTOR PRODUCED BY THE METHOD, MANUFACTURING METHOD FOR PANEL DISPLAY DEVICE, AND FLAT DISPLAY DEVICE MANUFACTURING THE SAME
KR100544144B1 (en) TFT and Flat panel display therewith
KR20060055762A (en) A thin film transistor, and a flat panel display employing the same
US20050269562A1 (en) Thin film transistor (TFT) and flat display panel having the thin film transistor (TFT)
KR20060026244A (en) Organic thin film transistor and flat panel display with the same
US7714324B2 (en) Organic thin film transistor and method of manufacturing the same
US8076733B2 (en) Flat panel display device having an organic thin film transistor and method of manufacturing the same
KR100696514B1 (en) Organic light emitting display device of top emission type
KR100787439B1 (en) Organic thin film transistor, and organic light emitting display apparatus comprising the same
KR100659096B1 (en) Organic tft, flat panel display therewith, and manufacturing method of the organic tft
KR100647629B1 (en) Method of manufacturing thin film transistor, thin film transistor manufactured by the method, method of manufacturing flat panel display device, and flat panel display device manufactured by the method
KR100730183B1 (en) Organic thin film transistor and method of manufacturing the same, flat display apparatus comprising the same
KR100670355B1 (en) Transistor, method of manufacturing the same, and flat panel dispaly apparatus comprising the same
KR100858818B1 (en) Thin film transistor and flat panel display comprising the same
KR100741099B1 (en) Flat panel display and method for fabricating the same
KR100626065B1 (en) Tft and flat panel display device
KR100592270B1 (en) Thin film transistor and flat panel display device having same
KR100669801B1 (en) Organic thin film transistor, flat display apparatus therewith and method of manufacturing the organic thin film transistor
KR101137382B1 (en) Flat panel display apparatus
KR100708736B1 (en) Organic light emitting display apparatus
KR100741102B1 (en) Method for preparing organic thin film transistor, the organic thin film transistor and flat display device comprising the organic thin film transistor
KR20060039664A (en) Method of manufacturing thin film transistor, thin film transistor manufactured by the method, method of manufacturing flat panel display device, and flat panel display device manufactured by the method
KR100719567B1 (en) Flat display device and manufacturing method thereof

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20121102

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20131031

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20141030

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20151030

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20171101

Year of fee payment: 12

FPAY Annual fee payment

Payment date: 20181101

Year of fee payment: 13