KR100626065B1 - Tft and flat panel display device - Google Patents
Tft and flat panel display device Download PDFInfo
- Publication number
- KR100626065B1 KR100626065B1 KR1020050023698A KR20050023698A KR100626065B1 KR 100626065 B1 KR100626065 B1 KR 100626065B1 KR 1020050023698 A KR1020050023698 A KR 1020050023698A KR 20050023698 A KR20050023698 A KR 20050023698A KR 100626065 B1 KR100626065 B1 KR 100626065B1
- Authority
- KR
- South Korea
- Prior art keywords
- derivatives
- layer
- substrate
- thin film
- film transistor
- Prior art date
Links
Images
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
- H10K59/10—OLED displays
- H10K59/12—Active-matrix OLED [AMOLED] displays
- H10K59/125—Active-matrix OLED [AMOLED] displays including organic TFTs [OTFT]
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K50/00—Organic light-emitting devices
- H10K50/10—OLEDs or polymer light-emitting diodes [PLED]
- H10K50/11—OLEDs or polymer light-emitting diodes [PLED] characterised by the electroluminescent [EL] layers
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K50/00—Organic light-emitting devices
- H10K50/80—Constructional details
- H10K50/805—Electrodes
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K50/00—Organic light-emitting devices
- H10K50/80—Constructional details
- H10K50/84—Passivation; Containers; Encapsulations
- H10K50/842—Containers
- H10K50/8426—Peripheral sealing arrangements, e.g. adhesives, sealants
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
- H10K59/10—OLED displays
- H10K59/12—Active-matrix OLED [AMOLED] displays
- H10K59/124—Insulating layers formed between TFT elements and OLED elements
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/12—Passive devices, e.g. 2 terminal devices
- H01L2924/1204—Optical Diode
- H01L2924/12044—OLED
Landscapes
- Physics & Mathematics (AREA)
- Optics & Photonics (AREA)
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Thin Film Transistor (AREA)
- Electroluminescent Light Sources (AREA)
Abstract
본 발명은, 기판의 투습 및 투산소 방지 기능을 증대시켜, 유기 발광 표시장치 및 평판 표시장치의 내구 연한 감소를 방지함을 목적으로 한다. 이를 위하여, 본 발명은, 기판의 일면에 소스/드레인 전극과, 반도체 층과, 상기 소스/드레인 전극 및 반도체 층과 절연되는 게이트 전극을 포함하는 박막 트랜지스터에 있어서, 상기 기판은 복수의 기판 절연층들을 구비하되, 상기 기판 절연층 들 중 적어도 어느 두 기판 절연층들 사이에는 금속층이 배치되는 것을 특징으로 하는 박막 트랜지스터 및 평판 표시장치를 제공한다.An object of the present invention is to increase the moisture permeation and oxygen permeation prevention functions of a substrate, and to prevent durability reduction of the organic light emitting display and the flat panel display. To this end, the present invention is a thin film transistor comprising a source / drain electrode, a semiconductor layer, and a gate electrode insulated from the source / drain electrode and the semiconductor layer on one surface of the substrate, the substrate is a plurality of substrate insulating layers And a metal layer disposed between at least two substrate insulating layers among the substrate insulating layers.
Description
도 1는 본 발명의 일실시예에 따른 유기 박막 트랜지스터의 부분 단면도,1 is a partial cross-sectional view of an organic thin film transistor according to an embodiment of the present invention;
도 2는 본 발명의 일실시예에 따른 유기 박막 트랜지스터의 부분 단면도,2 is a partial cross-sectional view of an organic thin film transistor according to an embodiment of the present invention;
도 3a는 본 발명의 일실시예에 따른 평판 디스플레이 장치의 개략적인 사시도,3A is a schematic perspective view of a flat panel display device according to an embodiment of the present invention;
도 3b는 도 3a의 도면 부호 "A"에 대한 부분 확대 단면도,FIG. 3B is a partially enlarged cross-sectional view taken along the line "A" in FIG.
도 3c는 도 3a의 선 Ⅰ-Ⅰ를 따라 취한 부분 단면도.FIG. 3C is a partial cross sectional view taken along the line I-I of FIG. 3A;
본 발명은 박막 트랜지스터 및 평판 디스플레이 장치에 관한 것으로서, 보다 상세하게는, 산소 및 습기에 의한 유기물의 손상에 의한 기능 저하를 방지할 수 있는 구조의 박막 트랜지스터 및 평판 디스플레이 장치에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a thin film transistor and a flat panel display device, and more particularly, to a thin film transistor and a flat panel display device having a structure capable of preventing a deterioration of function due to damage of organic material by oxygen and moisture.
액정 디스플레이 소자나 유기 전계 발광 디스플레이 소자 또는 무기 전계 발광 디스플레이 소자 등 평판 표시장치에 사용되는 박막 트랜지스터(Thin Film Transistor: 이하, TFT라 함)는 각 픽셀의 동작을 제어하는 스위칭 소자 및 픽셀을 구동시키는 구동 소자로 사용된다. Thin film transistors used in flat panel displays such as liquid crystal display devices, organic electroluminescent display devices, or inorganic electroluminescent display devices (hereinafter referred to as TFTs) are used to drive the switching elements and the pixels that control the operation of each pixel. Used as a drive element.
이러한 TFT는 반도체층은 고농도의 불순물로 도핑된 소스/드레인 영역과, 이 소스/드래인 영역의 사이에 형성된 채널 영역을 갖는 반도체층을 가지며, 이 반도체층과 절연되어 상기 채널 영역에 대응되는 영역에 위치하는 게이트 전극과, 상기 소스/드레인 영역에 각각 접촉되는 소스/드레인 전극을 갖는다.The TFT has a semiconductor layer having a semiconductor layer having a source / drain region doped with a high concentration of impurities and a channel region formed between the source / drain regions, and insulated from the semiconductor layer to correspond to the channel region. And a source electrode and a drain electrode in contact with the source / drain region, respectively.
한편, 최근의 평판 디스플레이 장치는 박형화와 아울러 플렉서블(flexible)한 특성이 요구되고 있다.On the other hand, recent flat panel display devices are required to be thin and flexible.
이러한 플렉서블한 특성을 위해 디스플레이 장치의 기판을 종래의 글라스재 기판과 달리 플라스틱 기판을 사용하려는 시도가 많이 이뤄지고 있는 데, 이렇게 플라스틱 기판을 사용할 경우에는 전술한 바와 같이, 고온 공정을 사용하지 않고, 저온 공정을 사용해야 한다. 따라서, 종래의 폴리 실리콘계 박막 트랜지스터를 사용하기가 어려운 문제가 있었다.In order to achieve such a flexible characteristic, many attempts have been made to use a plastic substrate as a substrate of a display device, unlike a conventional glass substrate. In the case of using the plastic substrate, as described above, a high temperature process is not used and a low temperature is used. You must use the process. Therefore, there is a problem that it is difficult to use a conventional polysilicon thin film transistor.
이를 해결하기 위해, 최근에 유기 반도체가 대두되고 있다. 유기 반도체는 저온 공정에서 형성할 수 있어 저가격형 박막 트랜지스터를 실현할 수 있는 장점을 갖는다.In order to solve this problem, organic semiconductors have recently emerged. The organic semiconductor can be formed in a low temperature process and has the advantage of realizing a low-cost thin film transistor.
그런데, 이와 같은 유기 반도체를 구성하는 재료들은 공액 결합(conjugated bond)를 이루고 있는데, 이러한 유기 반도체 재료의 공액 결합은 수분과 산소에 취약하다는 단점이 있다. 즉, 유기 반도체 재료가 수분과 산소에 노출되는 경우, 공액 결합의 파괴로 인하여 소자의 성능이 급격하게 저하되거나 불능 상태에 처한다. 종래 기술에 따른 유기 반도체가 구비되는 기판은 단순하게 플라스틱 기판으로 구성되거나, 보다 기능화된 구조를 취하는 경우 플라스틱 기판에 유기/무기 코팅층을 더 구비하는 경우가 있다. 하지만, 이러한 종래 기술에 따른 기판 구조의 경우 내투산소 및 내투습성을 확보하는데 한계가 있다. 즉, 25℃의 환경 하에서, 종래 기술에 따른 유기 박막 트랜지스터를 형성하는 기판의 투습도(water vapor permeability)는, 플라스틱 기판의 경우 10 gm/㎡/day 내지 103 gm/㎡/day이고, 플라스틱 기판에 유기 코팅층이 구비된 경우 10-2 gm/㎡/day 내지 1 gm/㎡/day이고, 플라스틱 기판에 유기/무기 코팅층을 구비하는 경우 10-2 gm/㎡/day 내지 10-1 gm/㎡/day의 투습도를 가진다. 하지만, 이와 같은 정도의 내성은 요구되는 소자 내지 장치의 내구 연한을 만족시키기 어렵다는 문제점을 수반한다. By the way, the materials constituting the organic semiconductor form a conjugated bond (conjugated bond), there is a disadvantage that the conjugated bond of the organic semiconductor material is vulnerable to moisture and oxygen. That is, when the organic semiconductor material is exposed to moisture and oxygen, the performance of the device is drastically degraded or disabled due to the breakdown of conjugated bonds. The substrate provided with the organic semiconductor according to the prior art is simply composed of a plastic substrate, or when taking a more functional structure may be further provided with an organic / inorganic coating layer on the plastic substrate. However, in the case of the substrate structure according to the prior art, there is a limit in securing oxygen permeability and moisture permeability. That is, in a 25 ° C. environment, the water vapor permeability of the substrate for forming the organic thin film transistor according to the prior art is 10 gm / m 2 / day to 103 gm / m 2 / day for the plastic substrate, 10-2 gm / m2 / day to 1 gm / m2 / day when the organic coating layer is provided, and 10-2 gm / m2 / day to 10-1 gm / m2 / when the organic / inorganic coating layer is provided on the plastic substrate. It has a moisture permeability of day. However, this degree of resistance involves a problem that it is difficult to satisfy the endurance of the required device or device.
기판의 투습도에 대한 문제는 유기 발광 표시장치의 경우 더욱 문제가 된다. 유기 발광 표시장치의 경우, 발광이 일어나는 발광 소자의 발광층이 유기막으로 구성되어 있기 때문에, 이 발광소자가 형성되는 기판의 투습도는 표시장치의 수명에 직접적인 영향을 미치기 때문이다.The problem of moisture permeability of the substrate becomes even more problematic in an organic light emitting display device. In the case of an organic light emitting display device, since the light emitting layer of the light emitting device that emits light is made of an organic film, the moisture permeability of the substrate on which the light emitting device is formed directly affects the life of the display device.
본 발명은, 상기와 같은 문제점을 해결하기 위해 안출된 것으로, 기판의 투습 및 투산소 방지 기능을 증대시켜, 박막 트랜지스터 및 평판 표시장치의 내구 연한 감소를 방지함을 목적으로 한다. SUMMARY OF THE INVENTION The present invention has been made to solve the above problems, and an object thereof is to increase the moisture permeation and oxygen permeation prevention functions of a substrate and to prevent durability reduction of the thin film transistor and the flat panel display.
상기한 바와 같은 목적을 달성하기 위하여, 본 발명은, 기판의 일면에 소스/드레인 전극과, 반도체 층과, 상기 소스/드레인 전극 및 반도체 층과 절연되는 게이트 전극을 포함하는 박막 트랜지스터에 있어서, 상기 기판은 복수의 기판 절연층 들을 구비하되, 상기 기판 절연층 들 중 적어도 어느 두 기판 절연층들 사이에는 금속층이 배치되는 것을 특징으로 하는 박막 트랜지스터를 제공한다.In order to achieve the above object, the present invention provides a thin film transistor comprising a source / drain electrode, a semiconductor layer, and a gate electrode insulated from the source / drain electrode and the semiconductor layer on one surface of the substrate. The substrate includes a plurality of substrate insulating layers, and a metal layer is disposed between at least two of the substrate insulating layers.
본 발명은 또한 전술한 목적을 달성하기 위하여, 기판의 일면에 디스플레이 영역이 구비된 평판 디스플레이 장치에 있어서, 상기 기판은 복수의 기판 절연층들을 구비하되, 상기 기판 절연층 들 중 적어도 어느 두 기판 절연층들 사이에는 금속층이 배치되는 것을 특징으로 하는 평판 디스플레이 장치를 제공한다.In order to achieve the above object, the present invention also provides a flat panel display device having a display area on one surface of a substrate, wherein the substrate is provided with a plurality of substrate insulating layers, at least two of the substrate insulating layers Provided is a flat panel display device characterized in that a metal layer is disposed between the layers.
이하, 첨부된 도면을 참조로 본 발명의 바람직한 실시예에 대하여 보다 상세히 설명한다.Hereinafter, with reference to the accompanying drawings will be described in detail a preferred embodiment of the present invention.
도 1에는 본 발명의 일실시예에 따른 전자 장치의 개략적인 부분 단면도가 도시되어 있다. 기판(110)의 일면 상에 도전층이 형성된 후, 적절한 패턴화 과정을 거쳐 게이트 전극(120)이 형성되는데, 경우에 따라서는 게이트 전극(120)과 기판(110)의 사이에 버퍼층(미도시)이 개재될 수도 있다. 게이트 전극(120)으로는 MoW, Al, Cr, Al/Cr 등과 같은 도전성 금속이나, 도전성 폴리아닐린(polyaniline), 도전성 폴리 피롤(poly pirrole), 도전성 폴리티오펜(polythiopjene), 폴리에틸렌 디옥시티오펜(polyethylene dioxythiophene:PEDOT)과 폴리스티렌 술폰산(PSS) 등 다양한 도전성 폴리머가 사용될 수도 있는데, 기판(110)과의 밀착성, 게이트 전극(120) 상부에 형성되는 박막들의 평탄성, 패턴화를 위한 가공성, 및 후속 공정시 사용되는 화학 물질에 대한 내성 등을 고려하여 적절한 물질이 선택되어야 한다.1 is a schematic partial cross-sectional view of an electronic device according to an embodiment of the present invention. After the conductive layer is formed on one surface of the
게이트 전극(120)의 일면 상에는 차후 형성되는 소스/드레인 전극(140a,b)과 게이트 전극(120)을 절연시키기 위한 게이트 절연층(130)은 화학 기상 증착 이나 스퍼터링 과정을 통하여 SiO2, SiNx, Al2O3, Ta2O5, BST, PZT 중의 하나 이상을 포함하는 무기 절연층으로 구성될 수도 있고, 스핀 코팅 등에 의한 PMMA(poly methylmethacrylate), PS(polystyrene), 페놀계 고분자, 아크릴계 고분자, 이미드계 고분자, 아릴에테르계 고분자, 아마이드계 고분자, 불소계 고분자, p-자일리렌계 고분자, 비닐알콜계 고분자, 파릴렌(parylene), 및 이들의 하나 이상을 포함하는 고분자계 유기 절연층으로 구성될 수도 있으며, 무기 절연층 및 유기 절연층을 포함하는 복수의 절연층으로 구성될 수도 있는 등 다양한 변형이 가능하다. On one surface of the
게이트 절연층(130)의 일면 상에는 소스/드레인 전극 재료층이 형성된 후, 적절한 패턴화 공정을 통하여 소스/드레인 전극(140a,b)이 형성된다. 소스/드레인 전극(140a,b)을 구성하는 재료로는 다양한 재료가 사용될 수 있는데, 차후 형성될 유기 반도체 층(150)과의 관계에 있어, 전하 캐리어의 원활한 이동을 가능하게 하도록 일함수가 큰 물질, 예를 들어 금(Au), 팔라듐(Pd), 백금(Pt), 니켈(Ni), 로듐(Rh), 루테늄(Ru), 이리듐(Ir), 오스뮴(Os) 중의 하나 이상을 구비하는 것이 바람직하다. After the source / drain electrode material layer is formed on one surface of the gate insulating layer 130, the source /
소스/드레인 전극(140a,b)이 형성된 후, 소스/드레인 전극(140a,b)의 일면 상에는 유기 반도체 층(150)이 구비되는데, 유기 반도체 층(150)은 하부에 배치된 소스/드레인 전극(140a,b)과의 교차 유무에 따라, 소스 영역(150a), 드레인 영역(150b) 및 채널 영역(150c)으로 구성된다. After the source /
유기 반도체 층(130)은, 펜타센(pentacene), 테트라센(tetracene), 아트라센 (anthracene), 나프탈렌(naphthalene), 알파-6-티오펜, 페릴렌(perylene) 및 그 유도체, 루브렌(rubrene) 및 그 유도체, 코로넨(coronene) 및 그 유도체, 페릴렌테트라카르복실릭디이미드(perylene tetracarboxylic diimide) 및 그 유도체, 페릴렌테트라카르복실릭디안하이드라이드(perylene tetracarboxylic dianhydride) 및 그 유도체, 폴리티오펜 및 그 유도체, 폴리파라페닐렌비닐렌 및 그 유도체, 폴리파라페닐렌 및 그 유도체, 폴리플로렌 및 그 유도체, 폴리티오펜비닐렌 및 그 유도체, 폴리티오펜-헤테로고리방향족 공중합체 및 그 유도체, 나프탈렌의 올리고아센 및 이들의 유도체, 알파-5-티오펜의 올리고티오펜 및 이들의 유도체, 금속을 함유하거나 함유하지 않은 프탈로시아닌 및 이들의 유도체, 파이로멜리틱 디안하이드라이드 및 그 유도체, 파이로멜리틱 디이미드 및 이들의 유도체, 퍼릴렌테트라카르복시산 디안하이드라이드 및 그 유도체 및 퍼릴렌테트라카르복실릭 디이미드 및 이들의 유도체, 나프탈렌 테트라카르복시산 디이미드 및 이들의 유도체, 나프탈렌 테트라카르복시산 디안하이드라이드 및 이들의 유도체 중 적어도 어느 하나를 포함하는 것이 바람직하다. The organic semiconductor layer 130 may include pentacene, tetracene, atracene, naphthalene, alpha-6-thiophene, perylene, derivatives thereof, and rubrene ( rubrene and its derivatives, coronene and its derivatives, perylene tetracarboxylic diimide and its derivatives, perylene tetracarboxylic dianhydride and its derivatives, Polythiophene and its derivatives, polyparaphenylenevinylene and its derivatives, polyparaphenylene and its derivatives, polyfluorene and its derivatives, polythiophenevinylene and its derivatives, polythiophene-heterocyclic aromatic copolymers And derivatives thereof, oligoacenes and derivatives thereof of naphthalene, oligothiophenes and derivatives thereof of alpha-5-thiophene, phthalocyanine and derivatives thereof, with or without metal, pyromellitic dianha Iridides and derivatives thereof, pyromellitic diimides and derivatives thereof, perylenetetracarboxylic acid dianhydrides and derivatives thereof and perylenetetracarboxylic diimides and derivatives thereof, naphthalene tetracarboxylic acid diimides and derivatives thereof , At least one of naphthalene tetracarboxylic acid dianhydride and derivatives thereof.
상기한 유기 반도체 박막 트랜지스터의 작동 과정은 다음과 같다. The operation process of the organic semiconductor thin film transistor is as follows.
유기 반도체 활성층(150)이 p형 반도체이고, 게이트 전극(120)에 음의 전압이 인가되는 경우, 소스/드레인 전극(140a,b)에 전압이 인가되어 게이트 절연층(130)에 접한 유기 반도체 층(150)에는 전하 캐리어가 많이 모이는 축적층(accumulation layer)이 형성되는데, 축적층은 소스 전극(140a)과 드레인 전극(140b) 사이의 채널 영역(150c)에 형성된 전하 캐리어 채널이다. 이러한 전하 캐 리어 채널을 통하여 소스 전극(140a)에 인가된 전기적 신호가 드레인 전극(140b)으로 전달됨으로써 전기적 신호의 소통이 이루어지게 된다. When the organic semiconductor
한편, 본 발명은, 단순하게 폴리에테르술폰(polyethersulphone, PES), 폴리에틸렌테레프탈레이트(polyethyleneterephthalate, PET) 등과 같은 플라스틱 기판 내지 그 일면 상에 무기/유기물 코팅이 이루어진 플라스틱 기판으로 형성되는 종래 기술과는 달리 금속층을 구비하는 구조를 취한다. 즉, 기판의 일면 상에 형성되고 채널 영역(150c)을 구비하는 유기 반도체 층의 재료가, 플라스틱 기판 내지 유기/무기물 코팅된 플라스틱 기판을 투과한 산소 내지 수분과 반응하여 재료의 공액 결합(conjugated bond) 손상으로 인한 성능 저하됨을 방지하기 위하여, 본 발명에 따른 기판은, 도 1에 도시된 바와 같이, 절연층(110a)들 사이에 적어도 하나의 금속층(110b)을 구비한다. 도면에서 절연층(110a)은 동일한 재료 층으로 도시되었으나, 이는 설명을 위한 일 예일 뿐 본 발명이 이에 국한되지는 않으며, 상기한 바와 같이, 서로 상이한 재료로 구성될 수 있는 등 다양한 변형이 가능하다. On the other hand, the present invention, unlike the prior art that is simply formed of a plastic substrate such as polyethersulphone (PES), polyethylene terephthalate (PET) or the like, or a plastic substrate made of inorganic / organic coating on one surface thereof It takes the structure provided with a metal layer. That is, the material of the organic semiconductor layer formed on one side of the substrate and having the
기판(110)을 구성하는 절연층(110a)으로는, 다양한 재료가 사용될 수 있는데, 예를 들어, 폴리이미드(polyimide) 및 그 유도체, 폴리에스테르(polyester) 및 그 유도체, 아크릴계 고분자 및 그 유도체, 멜라민 수지 및 그 유도체, 폴리아마이드(polyamide) 및 그 유도체, 폴리에테르(polyethere) 및 그 유도체, 폴리에테르케톤(polyetherketone,PEK) 및 그 유도체, 폴리아세탈(polyacetals) 및 그 유도체, 폴리벤조옥사졸(polybenzoxazoles) 및 그 유도체, 폴리벤조티아졸(polybenzothiazoles) 및 그 유도체, 폴리벤즈이미다졸(polybenzimidazoles) 및 그 유도체, 폴리카보네이트(polycarbonates) 및 그 유도체, 폴리에테르술폰(polyethersulfones) 및 그 유도체, 폴리에테르이미드(polyetherimides) 및 그 유도체, 벤조시클로부텐(BCB)계 수지 및 그 유도체, 에폭시 수지(epoxy) 및 그 유도체, 액정 고분자(liquid crystal polymer, LCP) 및 그 유도체, 불소계 수지 및 그 유도체와 같은 고분자계 재료가 포함될 수 있고, 유리 섬유, 카본 섬유, 카본 나노튜브 및 무기 필러와 같은 강화 재료를 더 구비하는 복합 재료를 포함할 수도 있다. 이러한 절연층의 두께는 절연성 및 기판의 가요성을 확보한다는 점에서 적절한 두께, 즉, 0.2㎛ 내지 5000㎛의 두께를 구비하는 것이 바람직하다. As the
이와 같은 복수의 절연층 사이에 개재되는 금속층(110b)으로는, 가공성 및 인접층과의 접합성 등을 고려하여 Cu, Al, Ag, Mo, Cr, Au, Pt, Pd, Ta, W, Ti, Ni 및 이들의 합금 중의 어느 하나를 포함한다. 이와 같은 금속층(110b)의 두께는 적절하게 선택되어야 한다. 즉, 과도한 두께를 가지는 경우, 소자 내지 장치에 요구되는 가요성(flexibility)을 저해하게 되는 반면, 금속층의 두께가 과소한 경우, 층의 균일도를 확보하기 어려워 금속층에 핀홀이 생김으로써 내투산소성 및/또는 내투습성 증대라는 설계 사양을 만족시키지 못할 수도 있는 바, 이러한 요건을 만족시키기 위하여 금속층(110b)의 두께는 5㎛ 내지 50㎛의 범위로 설정하는 것이 바람직하다. Examples of the metal layer 110b interposed between the plurality of insulating layers include Cu, Al, Ag, Mo, Cr, Au, Pt, Pd, Ta, W, Ti, in consideration of workability and bonding to adjacent layers. Ni and any of these alloys. The thickness of the metal layer 110b should be appropriately selected. In other words, when the thickness is excessive, the flexibility required for the device or the device is impaired, whereas when the thickness of the metal layer is too small, it is difficult to secure the uniformity of the layer and pinholes are formed in the metal layer, thereby preventing oxygen resistance and / Or may not satisfy the design specification of increased moisture permeability, it is preferable to set the thickness of the metal layer (110b) in the range of 5㎛ 50㎛ to satisfy this requirement.
25℃의 환경 하에서, 종래 기술에 따른 유기 박막 트랜지스터를 형성하는 기판의 투습도(water vapor permeability)와는 달리, 본 발명에 따른 기판은 금속층(110b)을 구비함으로써, 10-6 gm/㎡/day 이하의 투습도를 가지게 됨으로써, 유기 박막 트랜지스터에 구비되는 유기 반도체 층의 특성의 변화없이 유지될 수 있는 정도의 내투습성을 확보할 수 있다.In contrast to the water vapor permeability of the substrate forming the organic thin film transistor according to the prior art under an environment of 25 ° C., the substrate according to the present invention is provided with a metal layer 110b, thereby providing 10-6 gm / m 2 / day or less By having a moisture permeability of, it is possible to secure moisture permeability to a degree that can be maintained without changing the characteristics of the organic semiconductor layer included in the organic thin film transistor.
도 1에서, 유기 박막 트랜지스터가 구비되는 기판은 금속층의 양면 상에 각각 한 개씩의 절연층을 구비하는 것을 도시되어 있으나, 본 발명이 이에 국한되지는 않고, 기판은 금속층의 적어도 일면 상에 둘 이상의 층을 구비할 수도 있다. 즉, 도 2에 도시된 바와 같이 기판(110)에 구비된 금속층(110b)의 일면 상에는 두 개의 층이 형성되고, 절연층(110a)과 금속층(110b)의 사이에는 폴리비닐부틸레이트(polyvinylbutyrate, PVB)로 구성된 유기 접착 필름과 같은 유기 접착 층 및/또는 Cu, Al, Ag, Mo, Cr, Au, Pt, Pd, Ta, W, Ti, Ni 또는 이들의 합금 등과 같이 금속층(110b)을 구성하는 재료의 산화물층으로 구성된 추가 절연층(110c)이 구비될 수도 있다. 이러한 추가 절연층(110c)은 기판(110)의 내투습성 및/또는 내투산소성을 강화시킬 뿐만 아니라, 인접층들간의 접착성을 증대시키거나 또는 금속층의 부식을 방지하는 등 추가적인 기능을 담당한다. 또한, 상기한 유기 접착 층 및/또는 금속 산화물 층에 국한되지 않고, 도 1의 실시예에 개시된 재료들이 복수의 층 형태로 구비될 수도 있다. 다만, 복수의 절연층을 형성하는 과정에서 발생 가능한 핀홀 내지 비아들의 연속적인 성장으로 인한 절연 기능 손상을 방지하기 위하여, 서로 이종의 재료로, 특히 유기물 층/무기물 층과 같이 서로 이종의 재료로 교차 형성되는 것이 바람직하다. In FIG. 1, the substrate provided with the organic thin film transistor is provided with one insulating layer each on both sides of the metal layer, but the present invention is not limited thereto, and the substrate is provided on at least one surface of the metal layer. It may be provided with a layer. That is, as shown in FIG. 2, two layers are formed on one surface of the metal layer 110b of the
이상 설명한 본 발명의 전자 장치는 반드시 전술한 실시예에서와 같이, 유기 박막 트랜지스터를 구비할 필요는 없으며, 그 외의 박막 트랜지스터를 구비한 전자 장치에서도, 수분 및 산소의 침투를 차단하기 위해 얼마든지 적용 가능함은 물론이다.The electronic device of the present invention described above does not necessarily need to include an organic thin film transistor, as in the above-described embodiment, and also applies to any electronic device provided with other thin film transistors in order to block the penetration of moisture and oxygen. Of course it is possible.
도 3a에는 본 발명의 바람직한 또 다른 일 실시예에 따른 평판 디스플레이 장치, 특히 유기 발광 디스플레이 장치가 도시되어 있는데, 여기서, 한 개의 유기 박막 트랜지스터와 한 개의 디스플레이 화소가 도시되었으나 이는 본 발명을 설명하기 위한 일 예로서 본 발명이 이에 국한되지는 않는다. 3A illustrates a flat panel display device, in particular, an organic light emitting display device, according to another exemplary embodiment of the present invention, wherein one organic thin film transistor and one display pixel are illustrated. As an example, the present invention is not limited thereto.
평판 디스플레이 장치(200)는, 기판(210)의 일면 상에 형성된 화소부를 포함하는 디스플레이 영역(200a)과, 디스플레이 영역(200a)과 전기적 소통을 이루며 외부 IC를 포함하는 COG(chip on glass)의 형태를 구비할 수 있는 수평 구동 회로부(500) 및 상기 디스플레이 영역(200a) 및 수평 구동 회로부(500) 등과 전기적 소통을 이루는 단자부(600)를 포함하는 패드부(700)와, 적어도 디스플레이 영역(200a)을 밀봉시키기 위한 밀봉 부재(400)를 구비할 수 있다.The flat
도 3a에서 밀봉 부재(400)는 하나 이상의 밀봉층으로 구성되었으나, 이에 국한되지 않고 밀봉 기판 및 밀봉재(sealant)으로 구성되거나 또는 밀봉 기판 및 밀봉재를 더 구비할 수도 있는 등 다양한 변형이 가능하다. 도 3b에는, 도 3a의 도면 부호 "A" 로 지시된 디스플레이 영역(200a)의 일화소에 대한 단면도가 도시되어 있다. In FIG. 3A, the sealing
기판(210)의 일면 상에 형성된 디스플레이 영역(200a)은 유기 박막 트랜지스터 층(300a)과 화소부(300b)를 구비할 수 있는데, 유기 박막 트랜지스터 층(300a)은 상기한 유기 박막 트랜지스터의 구조와 동일하다. 기판(210)의 일면에는 게이 트 전극(220)이 구비되는데, 게이트 전극(230)과 기판(210) 사이에는 게이트 전극(230)의 형성 과정에서 발생 가능한 기판(210)의 손상을 방지하고 양자간의 밀착성을 증대시키기 위한 버퍼층(211)이 더 구비될 수도 있다. 게이트 전극(230) 상부에는 소스/드레인 전극(240a,b)이 형성되는데, 게이트 전극(230)과 소스/드레인 전극(240a,b) 사이에는 게이트 절연층(230)이 구비된다. 소스/드레인 전극(240a,b)의 일면 상에는 소스 영역(250a), 드레인 영역(250b) 및 채널 영역(250c)을 구비하는 유기 반도체 층(250)이 구비된다. 이와 같은 구조의 유기 박막 트랜지스터 층(300a)은 평탄화 층으로서의 절연층(260)이 구비되는데, 이와 같은 절연층(260)은 유기물의 단층으로 구성될 수도 있고, 무기물로 구성될 수도 있으며, 복수의 층으로 구성될 수도 있는 등 다양한 변형이 가능하다.The
평탄화 층으로서의 절연층(260)의 일면 상에는 제 1 전극층(260)이 구비되는데, 제 1 전극층(310)은 절연층(260) 및 유기 반도체 층(260)에 형성된 비아홀(261)을 통하여 드레인 전극(240b)과 전기적 소통을 이룬다. The
제 1 전극층(310)은 다양한 구성이 가능한데, 예를 들어, 도 3b에 도시된 바와 같이 제 1 전극층(310)이 애노드 전극으로 작동하고 전면 발광형인 경우에는 Ag, Mg, Al, Pt, Pd, Au, Ni, Nd, Ir, Cr 및 이들의 화합물을 포함하는 반사 전극과, 그 위에 형성되는 투명 전극으로 구성될 수도 있고, 배면 발광형인 경우 제 1 전극층(310)은 ITO, IZO, ZnO 또는 In2O3 등과 같은 투명 도전성 물질로 이루어진 투명 전극일 수도 있으며, 제 1 전극층(310)은 단일층, 이중층에 한정되지 않고 , 다중 층으로 구성될 수도 있는 등 다양한 변형이 가능하다. The
평탄화 층(260)의 일면 상에는 화소 정의층(320)이 형성되는데, 화소 정의층(320)은 제 1 전극층(310)의 일면으로 빛을 취출시키기 위한 화소 개구부(350)를 정의한다. 제 1 전극층(310)의 일면 상에는 유기 발광부(330)가 형성된다. The
유기 발광부(330)로는 저분자 또는 고분자 유기막이 사용될 수 있는 데, 저분자 유기막을 사용할 경우 홀 주입층(HIL: Hole Injection Layer), 홀 수송층(HTL: Hole Transport Layer), 발광층(EML: Emission Layer), 전자 수송층(ETL: Electron Transport Layer), 전자 주입층(EIL: Electron Injection Layer) 등이 단일 혹은 복합의 구조로 적층되어 형성될 수 있으며, 사용 가능한 유기 재료도 구리 프탈로시아닌(CuPc: copper phthalocyanine), N,N-디(나프탈렌-1-일)-N,N'-디페닐-벤지딘 (N,N'-Di(naphthalene-1-yl)-N,N'-diphenyl-benzidine: NPB) , 트리스-8-하이드록시퀴놀린 알루미늄(tris-8-hydroxyquinoline aluminum)(Alq3) 등을 비롯해 다양하게 적용 가능하다. 이들 저분자 유기막은 진공증착의 방법으로 형성된다.As the organic
고분자 유기막의 경우에는 대개 홀 수송층(HTL) 및 발광층(EML)으로 구비된 구조를 가질 수 있으며, 이 때, 상기 홀 수송층으로 PEDOT를 사용하고, 발광층으로 PPV(Poly-Phenylenevinylene)계 및 폴리플루오렌(Polyfluorene)계 등 고분자 유기물질을 사용하며, 이를 스크린 인쇄나 잉크젯 인쇄방법 등으로 형성할 수 있다. 상기와 같은 유기 발광부를 구성하는 유기막들은 반드시 이에 한정되는 것은 아니고, 다양한 실시예들이 적용될 수 있음은 물론이다.In the case of the polymer organic film, the structure may include a hole transporting layer (HTL) and a light emitting layer (EML). In this case, PEDOT is used as the hole transporting layer, and polyvinylvinylene (PPV) and polyfluorene are used as the light emitting layer. Polymer organic materials such as (Polyfluorene) are used and can be formed by screen printing or inkjet printing. The organic layers constituting the organic light emitting unit are not necessarily limited thereto, and various embodiments may be applied.
제 2 전극층(340)도, 제 1 전극층(310)의 경우에 마찬가지로 전극층의 극성 및 발광 유형에 따라 다양한 구성이 가능하다. 즉, 제 2 전극층(340)이 캐소드 전 극으로 작동하고 발광 유형이 전면 발광형인 경우, Li, Ca, LiF/Ca, LiF/Al, Al, Ag, Mg, 및 이들의 화합물로 유기 발광부(330)의 일면 상에 일함수를 맞추기 위한 전극을 형성한 후, 그 위에 ITO, IZO, ZnO, In2O3 등의 투명 전극을 형성할 수도 있고, 배면 발광형인 경우 제 2 전극층(340)은 Li, Ca, LiF/Ca, LiF/Al, Al, Ag, Mg, 및 이들의 화합물과 같이 일함수가 작은 재료로 하나 이상의 층으로 구성될 수도 있으며, 제 2 전극층(340)은 전면 형성될 수도 있으나, 이에 국한되지 않고 다양한 구성을 취할 수도 있다. 한편, 상기 실시예에서는 제 1 전극층(310)이 애노드 전극으로, 그리고 제 2 전극층(340)이 캐소드 전극으로 작동하는 경우에 대하여 기술되었으나, 서로 반대의 극성을 구비할 수도 있는 등 다양한 구성이 가능하다. Similarly, in the case of the
한편, 본 발명의 다른 일실시예에 따른 유기 발광 디스플레이 장치는 디스플레이 영역으로의 투산소 및 투습 방지를 더욱 강화하기 위한 구조, 즉 기판에 구비되는 금속층의 적어도 일부는 밀봉 부재와 직접 접촉할 수도 있다.On the other hand, the organic light emitting display device according to another embodiment of the present invention may further be in direct contact with the sealing member, that is, a structure for further strengthening the oxygen permeation and moisture permeation prevention to the display area, that is, the metal layer provided on the substrate. .
도 3c에는 도 3a의 선 Ⅰ-Ⅰ를 따라 취한 유기 발광 디스플레이 장치의 단면도가 도시되어 있다. 디스플레이 영역(200a)이 구비되는 기판(210)의 일면 상에는 적어도 디스플레이 영역(200a)을 밀봉시키기 위한 밀봉 부재로서의 한 개 이상의 밀봉층(400)이 구비되고, 기판(210)은 두 개의 절연층(210a,c) 사이에 금속층(210b)을 구비되는데, 금속층(210b)의 적어도 일부, 즉 밀봉 부재로서의 밀봉층(400)과 기판(210)의 적어도 일부가 접하는 밀봉부(B)에 해당하는 금속층(210b)의 일부는 외부로 노출됨으로써, 기판(210)의 일면 상에 형성되는 밀봉층(400)과 직접 접촉하게 된다. 3C is a cross-sectional view of the organic light emitting display device taken along the line I-I of FIG. 3A. On one surface of the
따라서, 기판(210)의 금속층(210b)과 밀봉층(400)의 직접적인 접촉에 의하여, 내투산소 및/또는 내투습성을 더욱 증대시켜, 유기 박막 트랜지스터 층의 기능 유지와 더불어 디스플레이 영역에 구비되는 유기 발광부의 기능 저하 방지를 더욱 공고히 할 수도 있다. 도 3c에서는, 밀봉 부재로서 밀봉층을 구비하는 경우에 대하여 기술되었으나, 본 발명이 이에 국한되지 않고, 밀봉 부재로 밀봉 기판 및 밀봉재가 구비될 수도 있으며, 이 때 밀봉 기판과 기판을 밀봉시키기 위한 밀봉재(sealant)는 기판의 금속층과 직접적인 접촉을 이루게 된다. Therefore, the direct contact between the
상기한 실시예들은 본 발명을 설명하기 위한 일 예들로서, 본 발명이 이에 한정되지는 않고, 본 발명에 따른 유기 박막 트랜지스터가, 인접하는 유기 박막 트랜지스터와의 관계에 있어 유기 반도체 층의 적어도 일부에 유기 반도체 층 관통부를 구비하는 범위에서 다양한 변형이 가능하다. The above embodiments are examples for describing the present invention, and the present invention is not limited thereto, and the organic thin film transistor according to the present invention may be formed on at least a portion of the organic semiconductor layer in relation to an adjacent organic thin film transistor. Various modifications are possible in the range including the organic semiconductor layer penetrating portion.
또한, 위의 실시예에서는 각 화소에 유기 박막 트랜지스터가 구비된 것으로 설명하였으나, 본 발명이 반드시 이에 한정되는 것은 아니며, 각 화소가 일반 박막 트랜지스터를 구비한 경우에도 동일하게 적용 가능하다. 뿐만 아니라, 디스플레이 영역(200a)이 박막 트랜지스터를 갖지 않는 단순 매트릭스 방식의 PM(Passive Matrix) 타입이어도 동일하게 적용될 수 있음은 물론이다. In addition, in the above embodiment, the organic thin film transistor has been described in each pixel, but the present invention is not necessarily limited thereto, and the same applies to the case where each pixel includes the general thin film transistor. In addition, the
그리고, 유기 발광 디스플레이 장치이외에도 액정 디스플레이 장치에도 적용 가능함은 물론이다. 즉, 전술한 본 발명의 실시예에 나타난 기판 상에 TFT, 커패시터를 포함하는 픽셀회로를 구현하고, 이를 화소전극과 전기적으로 연결시킨 후, 액정이 개재된 채로, 공통 전극이 형성된 밀봉기판과 접합하면, 액정 디스플레이 장 치가 된다. 이 경우에도, 플렉시블 특성 구현과 동시에 소자 수명향상에 더욱 유용할 수 있다.And, of course, it can be applied to the liquid crystal display device in addition to the organic light emitting display device. That is, after implementing a pixel circuit including a TFT and a capacitor on the substrate shown in the embodiment of the present invention, and electrically connecting it to the pixel electrode, the liquid crystal is interposed, and then bonded to the sealing substrate on which the common electrode is formed. If so, it becomes a liquid crystal display device. In this case, it may be more useful to improve the device life at the same time to implement the flexible characteristics.
뿐만 아니라, 평판 디스플레이 장치 이외에도 화상이 구현되지 않는 드라이버 회로에도 장착 가능한 등, 다양한 변형예를 고려할 수 있다. In addition, various modifications, such as mounting to a driver circuit in which an image is not implemented besides a flat panel display device, can be considered.
상기한 바와 같은 본 발명에 따르면, 다음과 같은 효과를 얻을 수 있다.According to the present invention as described above, the following effects can be obtained.
첫째, 본 발명은 금속층을 갖는 기판을 구비함으로써, 기판을 투과한 산소 내지 습기에 의하여 기판 상에 형성된 소자가 손상되는 것을 방지하고, 이에 따라, 장치 자체의 기능 저하가 발생되는 것을 방지할 수 있다. First, by providing a substrate having a metal layer, the present invention can prevent the element formed on the substrate from being damaged by oxygen or moisture that has passed through the substrate, thereby preventing the function of the apparatus itself from occurring. .
둘째, 본 발명에 따른 평판 디스플레이 장치는 밀봉 부재가 기판에 구비되는 금속층의 적어도 일부와 직접 접하게 됨으로써, 밀봉 기능을 더욱 공고히 하여 디스프레이 영역의 기능 저하 내지 손상을 방지할 수도 있다. Secondly, the flat panel display device according to the present invention may be in direct contact with at least a portion of the metal layer provided on the substrate, thereby further strengthening the sealing function, thereby preventing the degradation or damage of the display area.
상기에서는 본 발명의 바람직한 실시예를 참조하여 설명하였지만, 해당 기술 분야의 숙련된 당업자는 하기의 특허 청구의 범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.Although described above with reference to a preferred embodiment of the present invention, those skilled in the art will be variously modified and changed within the scope of the invention without departing from the spirit and scope of the invention described in the claims below I can understand that you can.
Claims (19)
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020050023698A KR100626065B1 (en) | 2005-03-22 | 2005-03-22 | Tft and flat panel display device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020050023698A KR100626065B1 (en) | 2005-03-22 | 2005-03-22 | Tft and flat panel display device |
Publications (1)
Publication Number | Publication Date |
---|---|
KR100626065B1 true KR100626065B1 (en) | 2006-09-20 |
Family
ID=37631854
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020050023698A KR100626065B1 (en) | 2005-03-22 | 2005-03-22 | Tft and flat panel display device |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR100626065B1 (en) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20120100813A (en) * | 2011-03-04 | 2012-09-12 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | Display device |
-
2005
- 2005-03-22 KR KR1020050023698A patent/KR100626065B1/en active IP Right Grant
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20120100813A (en) * | 2011-03-04 | 2012-09-12 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | Display device |
KR101924421B1 (en) * | 2011-03-04 | 2018-12-03 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | Display device |
US10153332B2 (en) | 2011-03-04 | 2018-12-11 | Semiconductor Energy Laboratory Co., Ltd. | Display device |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR100603349B1 (en) | A thin film transistor, a method for manufacturing the same, and a flat panel display device having the same | |
KR100647660B1 (en) | A thin film transistor, and a flat panel display employing the same | |
KR100647683B1 (en) | Organic thin film transistor and flat display apparatus comprising the same | |
JP4391451B2 (en) | MANUFACTURING METHOD FOR SUBSTRATE HAVING THIN FILM TRANSISTOR, SUBSTRATE HAVING THIN FILM TRANSISTOR PRODUCED BY THE METHOD, MANUFACTURING METHOD FOR PANEL DISPLAY DEVICE, AND FLAT DISPLAY DEVICE MANUFACTURING THE SAME | |
US20070290196A1 (en) | Organic light emitting display device and method for manufacturing the organic light emitting display device | |
KR100670379B1 (en) | Organic thin film transistor, method of manufacturing the same, and organic light emitting display apparatus comprising the same | |
US8076733B2 (en) | Flat panel display device having an organic thin film transistor and method of manufacturing the same | |
KR100659112B1 (en) | Organic thin film transistor and method of manufacturing the same, flat display apparatus comprising the same | |
KR100670407B1 (en) | Organic thin film transistor, method of manufacturing the same, and flat panel display apparatus comprising the same | |
KR100626065B1 (en) | Tft and flat panel display device | |
KR100659119B1 (en) | Organic tft, flat panel display therewith, and manufacturing method of the organic tft | |
KR100730157B1 (en) | Organic thin film transistor and organic light emitting apparatus comprising the same | |
KR100730183B1 (en) | Organic thin film transistor and method of manufacturing the same, flat display apparatus comprising the same | |
KR100659096B1 (en) | Organic tft, flat panel display therewith, and manufacturing method of the organic tft | |
KR100670354B1 (en) | Method of manufacturing organic thin film transistor, organic thin film transistor manufactured by the method, and flat panel display apparatus having the same | |
KR100773845B1 (en) | Organic light emitting display device, and manufacturing method thereof | |
KR100730148B1 (en) | Organic thin film transistor, method of manufacturing the same, and flat panel display apparatus comprising the same | |
KR100592277B1 (en) | Thin film transistor, method of manufacturing same and flat panel display device having same | |
KR100683713B1 (en) | A organic thin film transistor and a flat panel display device having the same | |
KR100659122B1 (en) | Organic tft, flat panel display therewith, and manufacturing method of the organic tft | |
KR100669801B1 (en) | Organic thin film transistor, flat display apparatus therewith and method of manufacturing the organic thin film transistor | |
KR100647629B1 (en) | Method of manufacturing thin film transistor, thin film transistor manufactured by the method, method of manufacturing flat panel display device, and flat panel display device manufactured by the method | |
KR100708736B1 (en) | Organic light emitting display apparatus | |
KR100730161B1 (en) | Organic thin film transistor and flat display apparatus comprising the same | |
KR100592270B1 (en) | Thin film transistor and flat panel display device having same |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20120906 Year of fee payment: 7 |
|
FPAY | Annual fee payment |
Payment date: 20130830 Year of fee payment: 8 |
|
FPAY | Annual fee payment |
Payment date: 20140901 Year of fee payment: 9 |
|
FPAY | Annual fee payment |
Payment date: 20160831 Year of fee payment: 11 |
|
FPAY | Annual fee payment |
Payment date: 20180829 Year of fee payment: 13 |