KR100730161B1 - Organic thin film transistor and flat display apparatus comprising the same - Google Patents

Organic thin film transistor and flat display apparatus comprising the same Download PDF

Info

Publication number
KR100730161B1
KR100730161B1 KR1020050108072A KR20050108072A KR100730161B1 KR 100730161 B1 KR100730161 B1 KR 100730161B1 KR 1020050108072 A KR1020050108072 A KR 1020050108072A KR 20050108072 A KR20050108072 A KR 20050108072A KR 100730161 B1 KR100730161 B1 KR 100730161B1
Authority
KR
South Korea
Prior art keywords
source
thin film
film transistor
drain
organic thin
Prior art date
Application number
KR1020050108072A
Other languages
Korean (ko)
Other versions
KR20070050633A (en
Inventor
정종한
신현수
Original Assignee
삼성에스디아이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성에스디아이 주식회사 filed Critical 삼성에스디아이 주식회사
Priority to KR1020050108072A priority Critical patent/KR100730161B1/en
Publication of KR20070050633A publication Critical patent/KR20070050633A/en
Application granted granted Critical
Publication of KR100730161B1 publication Critical patent/KR100730161B1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K10/00—Organic devices specially adapted for rectifying, amplifying, oscillating or switching; Organic capacitors or resistors having a potential-jump barrier or a surface barrier
    • H10K10/40—Organic transistors
    • H10K10/46—Field-effect transistors, e.g. organic thin-film transistors [OTFT]
    • H10K10/462—Insulated gate field-effect transistors [IGFETs]
    • H10K10/468—Insulated gate field-effect transistors [IGFETs] characterised by the gate dielectrics
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K10/00—Organic devices specially adapted for rectifying, amplifying, oscillating or switching; Organic capacitors or resistors having a potential-jump barrier or a surface barrier
    • H10K10/80—Constructional details
    • H10K10/82—Electrodes
    • H10K10/84—Ohmic electrodes, e.g. source or drain electrodes

Abstract

본 발명은 게이트 절연층에 이중 테이퍼 구조를 갖도록 패터닝된 개구부를 형성하여 소스/드레인 배선과 유기 반도체를 연결하는 채널의 쇼트 불량을 방지하는 유기 박막 트랜지스터 및 이를 구비한 평판 디스플레이 장치에 관한 것이다. 본 발명의 유기 박막 트랜지스터는 기판 상에 형성된 소스/드레인 배선 및 게이트 전극과, 소스/드레인 배선 및 게이트 전극 상부에 형성되고, 소스/드레인 배선을 노출시키는 소정 패턴의 개구부를 구비하며, 개구부가 이중 테이퍼 구조를 갖도록 패터닝된 게이트 절연층 및 개구부를 통하여 소스/드레인 배선과 전기적으로 연결된 유기 반도체층을 포함한다.The present invention relates to an organic thin film transistor having a patterned opening formed in the gate insulating layer to have a double taper structure, and thus preventing a short failure of a channel connecting the source / drain wiring and the organic semiconductor, and a flat panel display device having the same. The organic thin film transistor of the present invention has a source / drain wiring and a gate electrode formed on the substrate, and has an opening of a predetermined pattern formed on the source / drain wiring and the gate electrode and exposing the source / drain wiring. And a gate insulating layer patterned to have a tapered structure and an organic semiconductor layer electrically connected to the source / drain wiring through the opening.

Description

유기 박막 트랜지스터 및 이를 구비한 평판 디스플레이 장치{Organic thin film transistor and flat display apparatus comprising the same}Organic thin film transistor and flat display apparatus comprising the same

도 1은 종래의 유기 박막 트랜지스터를 개략적으로 도시한 단면도들이다.1 is a cross-sectional view schematically illustrating a conventional organic thin film transistor.

도 2는 본 발명의 바람직한 실시 예에 따른 유기 박막 트랜지스터를 개략적으로 도시한 단면도이다.2 is a schematic cross-sectional view of an organic thin film transistor according to an exemplary embodiment of the present invention.

도 3은 도 2의 유기 박막 트랜지스터를 구비한 평판 디스플레이 장치의 단면도이다.3 is a cross-sectional view of a flat panel display device including the organic thin film transistor of FIG. 2.

본 발명은 유기 박막 트랜지스터 및 이를 구비한 평판 디스플레이 장치에 관한 것으로서, 보다 상세하게는 게이트 절연층에 이중 테이퍼 구조를 갖도록 패터닝된 개구부를 형성하여 소스/드레인 배선과 유기 반도체를 연결하는 채널의 쇼트 불량을 방지하는 유기 박막 트랜지스터 및 이를 구비한 평판 디스플레이 장치에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to an organic thin film transistor and a flat panel display device having the same, and more particularly, a short defect in a channel connecting a source / drain wiring and an organic semiconductor by forming an opening patterned to have a double tapered structure in a gate insulating layer. An organic thin film transistor and a flat panel display device having the same are provided.

액정 디스플레이 소자나 유기 전계 방광 디스플레이 소자 또는 무기 전계 발광 디스플레이 소자 등 평판 디스플레이 장치에 사용되는 박막 트랜지스터(Thin Film Transistor: 이하, TFT라 함)는 각 픽셀의 동작을 제어하는 스위칭 소자 및 픽셀을 구동시키는 구동 소자로 사용된다.Thin film transistors used in flat panel display devices such as liquid crystal display devices, organic electroluminescent display devices, or inorganic electroluminescent display devices (hereinafter referred to as TFTs) are used to drive switching elements and pixels that control the operation of each pixel. Used as a drive element.

이와 같은 통상적인 TFT는 도 1에 도시된 바와 같이 기판(110) 상에 나란히 형성된 게이트 전극(120), 소스/드레인 배선(130a,b), 게이트 전극(120), 소스/드레인 배선(130a,b) 상에 형성된 게이트 절연막(140), 게이트 절연막 상에 형성된 유기 반도체층(140) 및 테이퍼를 통하여 소스/드레인 배선(130a,b)과 유기 반도체층(140)을 전기적으로 연결하는 소스/드레인 전극(160a,b)을 구비한다.Such a conventional TFT includes a gate electrode 120, source / drain lines 130a and b, a gate electrode 120, and source / drain lines 130a formed side by side on the substrate 110 as shown in FIG. b) a source / drain which electrically connects the source / drain wirings 130a and b and the organic semiconductor layer 140 through the gate insulating layer 140 formed on the substrate b), the organic semiconductor layer 140 formed on the gate insulating film, and a taper. Electrodes 160a and b are provided.

통상적으로 게이트 절연막(140)을 유기물 또는 유-무기물 하이브리드 타입을 사용할 경우, 게이트 누설 전류가 크게 발생하여 그 두께를 두껍게 형성한다(0.5 ~ 1.0㎛). 하지만, 이로 인해 소스/드레인 금속과 패드 금속 사이, 또는 소스/드레인 금속과 픽셀 전극 사이를 연결시켜주는 콘택홀 형성 공정인 건식 에칭 시에, 테이퍼 각이 70도 이상 형성된다. 게이트 절연막(140)을 건식 에칭 방법으로 채널을 형성한 후, 일 함수가 높은 금속(금(Au), 백금(Pt), 팔라듐(Pd) 등)을 이용하여 소스/드레인 전극(160a,b)을 형성하여, 소스/드레인 배선(130a,b)과 유기 반도체층(150)을 연결시킨다. 일 함수가 높은 금속은 하부 물질과의 접합이 약하여 일 정 두께(1000 A) 이상 사용하기가 어렵다. In general, when the gate insulating layer 140 uses an organic material or an organic-inorganic hybrid type, a gate leakage current is generated to a large thickness (0.5 to 1.0 μm). However, this results in a taper angle of 70 degrees or more during dry etching, a contact hole forming process that connects between the source / drain metal and the pad metal, or between the source / drain metal and the pixel electrode. After the gate insulating layer 140 is formed by a dry etching method, the source / drain electrodes 160a and b are formed using a metal having a high work function (Au, platinum Pt, palladium, or the like). Is formed to connect the source / drain wirings 130a and b to the organic semiconductor layer 150. Metals with a high work function are difficult to use above a certain thickness (1000 A) due to weak bonding with underlying materials.

이러한 재료 특성과 공정 특성 상 테이퍼에 형성될 채널의 경사면은 일 함수가 높은 금속이 너무 얇게 형성되거나 단선(161a,b)이 될 가능성이 높아지게 된다.Due to such material characteristics and process characteristics, the inclined surface of the channel to be formed on the taper increases the possibility that a metal having a high work function is formed too thin or becomes disconnections 161a and b.

본 발명이 이루고자 하는 기술적인 과제는 게이트 절연층에 이중 테이퍼 구 조를 갖도록 패터닝된 개구부를 형성하여 소스/드레인 배선과 유기 반도체를 연결하는 채널의 쇼트 불량을 방지하는 유기 박막 트랜지스터 및 이를 구비한 평판 디스플레이 장치를 제공하는데 있다.The technical problem to be achieved by the present invention is to form an opening patterned to have a double tapered structure in the gate insulating layer to prevent short defects in the channel connecting the source / drain wiring and the organic semiconductor and a flat plate having the same It is to provide a display device.

본 발명이 이루고자 하는 상기 기술적인 과제를 해결하기 위한 유기 박막 트랜지스터는 기판 상에 형성된 소스/드레인 배선 및 게이트 전극; 상기 소스/드레인 배선 및 게이트 전극 상부에 형성되고, 상기 소스/드레인 배선을 노출시키는 소정 패턴의 개구부를 구비하며, 상기 개구부가 이중 테이퍼 구조를 갖도록 패터닝된 게이트 절연층; 및 상기 개구부를 통하여 상기 소스/드레인 배선과 전기적으로 연결된 유기 반도체층을 포함하는 것이 바람직하다.According to an aspect of the present invention, there is provided an organic thin film transistor including: source / drain wiring and a gate electrode formed on a substrate; A gate insulating layer formed on the source / drain lines and the gate electrode and having an opening having a predetermined pattern exposing the source / drain lines and patterned such that the opening has a double tapered structure; And an organic semiconductor layer electrically connected to the source / drain wiring through the opening.

본 발명이 이루고자 하는 상기 기술적인 과제를 해결하기 위한 평판 디스플레이 장치는 기판 상에 형성된 소스/드레인 배선 및 게이트 전극과, 상기 소스/드레인 배선 및 게이트 전극 상부에 형성되고, 상기 소스/드레인 배선을 노출시키는 소정 패턴의 개구부를 구비하며, 상기 개구부가 이중 테이퍼 구조를 갖도록 패터닝된 게이트 절연층과 상기 개구부를 통하여 상기 소스/드레인 배선과 전기적으로 연결된 유기 반도체층을 포함하는 유기 박막 트랜지스터; 및 상기 유기 박막 트랜지스터와 전기적으로 연결된 디스플레이 소자를 포함하는 것이 바람직하다.According to an aspect of the present invention, a flat panel display device includes a source / drain line and a gate electrode formed on a substrate, and an upper portion of the source / drain line and a gate electrode, and exposes the source / drain line. An organic thin film transistor including an opening having a predetermined pattern, the gate insulating layer patterned to have a double tapered structure, and an organic semiconductor layer electrically connected to the source / drain wiring through the opening; And a display device electrically connected to the organic thin film transistor.

이하, 첨부된 도면을 참조하여 본 발명을 상세히 설명한다.Hereinafter, with reference to the accompanying drawings will be described in detail the present invention.

도 2는 본 발명의 바람직한 실시 예에 따른 유기 박막 트랜지스터를 개략적으로 도시한 단면도이다.2 is a schematic cross-sectional view of an organic thin film transistor according to an exemplary embodiment of the present invention.

도 2에서 볼 수 있듯이, 기판(110) 상의 소정 위치에 게이트 전극(120) 및 소스/드레인 배선(130a,b)을 형성한다. 게이트 전극(120)과 소스/드레인 배선(130a,b)은 동일 물질 또는 다른 물질로 형성될 수 있다.As shown in FIG. 2, the gate electrode 120 and the source / drain lines 130a and b are formed at predetermined positions on the substrate 110. The gate electrode 120 and the source / drain lines 130a and b may be formed of the same material or different materials.

기판(110)은 아크릴, 폴리이미드, 폴리카보네이트, 폴리에스테르, 미라르(mylar) 기타 플라스틱 재료가 사용될 수 있는 데, 반드시 이에 한정되는 것은 아니며, SUS, 텅스텡 등과 같은 금속 호일도 사용 가능하고, 글라스재도 사용 가능하다. 상기 기판(11)으로는 플렉시블(flexible)한 기판이 바람직하다.The substrate 110 may be acrylic, polyimide, polycarbonate, polyester, mylar or other plastic materials, but is not limited thereto, and a metal foil such as SUS or tungsten may be used. Glass materials can also be used. As the substrate 11, a flexible substrate is preferable.

게이트 전극(120)으로는 MoW, Al, Cr, Al/Cr 등과 같은 도전성 금속이나, 도전성 폴리아닐린(polyaniline), 도전성 폴리 피롤(poly pirrole), 도전성 폴리티오펜(polythiopjene), 폴리에틸렌 디옥시티오펜(polyethylene dioxythiophene:PEDOT)과 폴리스티렌 술폰산(PSS) 등 다양한 도전성 폴리머가 사용될 수도 있는데, 기판(110)과의 밀착성, 게이트 전극(120) 상부에 형성되는 박막들의 평탄성, 패턴화를 위한 가공성, 및 후속 공정시 사용되는 화학 물질에 대한 내성 등을 고려하여 적절한 물질이 선택되어야 한다.The gate electrode 120 may be a conductive metal such as MoW, Al, Cr, Al / Cr, conductive polyaniline, conductive poly pirrole, conductive polythiopjene, polyethylene deoxythiophene, or polyethylene. Various conductive polymers such as dioxythiophene (PEDOT) and polystyrene sulfonic acid (PSS) may be used, such as adhesion to the substrate 110, flatness of the thin films formed on the gate electrode 120, processability for patterning, and subsequent processing. Appropriate materials should be selected in consideration of resistance to the chemicals used.

게이트 전극(120) 및 소스/드레인 배선(130a,b)이 형성된 후에, 게이트 절연층(140)을 형성한다. 게이트 절연층(140)은, 예를 들어 화학 기상 증착이나 스퍼터링 과정에 의한 SiO2, SiNx, Al2O3, Ta2O5, BST, PZT 등과 같은 무기 절연층으로 구성될 수도 있고, 일반 범용 고분자로서의 PMMA(poly methylmethacrylate), PS(polystyrene), 페놀계 고분자, 아크릴계 고분자, 폴리이미드(polyimide)와 같은 이미드계 고분자, 아릴에테르계 고분자, 아마이드계 고분자, 불소계 고분자, p-자 일리렌계 고분자, 비닐알콜계 고분자, 파릴렌(parylene), 및 이들의 하나 이상을 포함하는 화합물 등과 같은 고분자 재료에 의한 유기 절연층으로 구성될 수도 있으며, 경우에 따라서는 유기 절연층 및 무기 절연층으로 구성된 복수 층으로 형성될 수도 있는 등 다양한 구성이 가능한데, 절연 특성과 함께 유전율이 우수하고 기판과 열팽창률이 같거나 비슷한 재료로 선택되는 것이 바람직하다. 본 발명에서 게이트 절연층(140)은 유기물과 무기물이 혼합된 하이브리드 타입으로 스핀 코팅(Spin coating) 방법으로 형성한다.After the gate electrode 120 and the source / drain wirings 130a and b are formed, the gate insulating layer 140 is formed. The gate insulating layer 140 may be composed of, for example, an inorganic insulating layer such as SiO 2, SiN x, Al 2 O 3, Ta 2 O 5, BST, PZT, etc. by chemical vapor deposition or sputtering. , PS (polystyrene), phenolic polymer, acrylic polymer, imide polymer such as polyimide, arylether polymer, amide polymer, fluorine polymer, p-xylene polymer, vinyl alcohol polymer, parylene (parylene), and may be composed of an organic insulating layer made of a polymer material such as a compound containing one or more thereof, and in some cases may be formed of a plurality of layers consisting of an organic insulating layer and an inorganic insulating layer, and the like It is possible to select a material having excellent dielectric constant along with insulating properties and having the same or similar thermal expansion coefficient as the substrate. In the present invention, the gate insulating layer 140 is a hybrid type in which an organic material and an inorganic material are mixed and formed by a spin coating method.

유기물과 무기물이 혼합된 게이트 절연층(140)이 형성된 후에, 유기 반도체층(150)과 소스/드레인 배선(130a,b) 사이에 채널을 형성하기 위해, 패터닝 방법을 통하여 게이트 절연층(140)에 개구부(160a,b)를 형성한다. 게이트 절연층(140)에 개구부(160a,b)를 형성하기 위해, 두 개의 포토레지스트 패턴(미도시)을 이용하여 게이트 절연층(140)을 패터닝 한다. After the gate insulating layer 140 in which the organic and inorganic materials are mixed is formed, the gate insulating layer 140 is formed through a patterning method to form a channel between the organic semiconductor layer 150 and the source / drain interconnects 130a and b. Openings 160a and b are formed in the openings. In order to form the openings 160a and b in the gate insulating layer 140, the gate insulating layer 140 is patterned using two photoresist patterns (not shown).

먼저, 게이트 절연층(140) 상에 임의의 제1 포토레지스트를 마스크로 하여 포토 리소그래피 방법으로 게이트 절연층(140) 일부를 패터닝하여 제1 테이퍼(161a,b)를 형성한다. 이후, 제1 테이퍼(161a,b) 상에 임의의 제2 포토레지스트를 마스크로 하여 포토 리소그래피 방법으로 게이트 절연층(140)의 나머지 부분을 패터닝하여 제2 테이퍼(162a,b)를 형성한다. 이로써, 2중 구조의 테이퍼(161a,b, 162a,b)를 갖는 개구부(160a,b)가 형성된다.First, a portion of the gate insulating layer 140 is patterned by a photolithography method using a first photoresist as a mask on the gate insulating layer 140 to form first tapers 161a and b. Thereafter, the second taper 162a and b is formed by patterning the remaining portion of the gate insulating layer 140 by a photolithography method using an optional second photoresist as a mask on the first taper 161a and b. As a result, the openings 160a and b having the double taper 161a, b, 162a, b are formed.

도 2에 도시된 바와 같이 이중 테이퍼를 갖는 개구부(160a,b)의 형성은 2번의 포토 리소그래피 방법으로 행할 수 있는데, 이 외에도 하프톤 마스크를 이용하 여 1회의 포토 리소그래피 공정으로 형성할 수 있으며, 반드시 전술한 방법에 한정되는 것은 아니다.As shown in FIG. 2, the openings 160a and b having the double taper may be formed by two photolithography methods. In addition, a half-tone mask may be used to form the photolithography process. It is not limited to the method mentioned above.

개구부(160a,b)가 형성된 이후, 유기 반도체층(150)을 형성한다. 유기 반도체층(150)은 펜타센(pentacene), 테트라센(tetracene), 안트라센(anthracene), 나프탈렌(naphthalene), 알파-6-티오펜, 알파-4-티오펜, 페릴렌(perylene) 및 그 유도체, 루브렌(rubrene) 및 그 유도체, 코로넨(coronene) 및 그 유도체, 페릴렌 테트라카르복실릭 디이미드(perylene tetracarboxylic diimide) 및 그 유도체, 페릴렌 테트라카르복실릭 디안하이드라이드(perylene tetracarboxylic dianhydride) 및 그 유도체, 나프탈렌의 올리고아센 및 이들의 유도체, 알파-5-티오펜의 올리고티오펜 및 이들의 유도체, 금속을 함유하거나 함유하지 않은 프탈로시아닌(phthalocyanine) 및 이들의 유도체, 나프탈렌 테트라카르복실릭 디이미드(naphthalene tetracarboxylic diimide) 및 그 유도체, 나프탈렌 테트라카르복실릭 디안하이드라이드(naphthalene tetracarboxylic dianhydride) 및 그 유도체, 파이로멜리틱 디안하이드라이드 및 그 유도체, 파이로멜리틱 디이미드 및 이들의 유도체, 티오펜을 포함하는 공액계 고분자 및 그 유도체, 및 플루오렌을 포함하는 고분자 및 그 유도체 등이 사용될 수 있다.After the openings 160a and b are formed, the organic semiconductor layer 150 is formed. The organic semiconductor layer 150 may include pentacene, tetracene, anthracene, naphthalene, alpha-6-thiophene, alpha-4-thiophene, perylene, and the like. Derivatives, rubrene and derivatives thereof, coronene and derivatives thereof, perylene tetracarboxylic diimide and derivatives thereof, perylene tetracarboxylic dianhydride ) And derivatives thereof, oligoacenes and derivatives thereof of naphthalene, oligothiophenes and derivatives thereof of alpha-5-thiophene, phthalocyanine and derivatives thereof, with or without metal, naphthalene tetracarboxylic Naphthalene tetracarboxylic diimide and derivatives thereof, naphthalene tetracarboxylic dianhydride and derivatives thereof, pyromellitic dianhydra Etc. de and a derivative thereof, trimellitic Pyro tick diimide and its derivatives, conjugated polymer containing thiophene and its derivatives, fluorene and its derivatives and polymer containing fluorene can be used.

유기 반도체층(150)을 형성한 후, 일 함수가 높은 금속(금(Au), 백금(Pt), 팔라듐(Pd) 등)으로 소스/드레인 전극(170a,b)을 형성함으로써, 소스/드레인 배선(130a,b)과 유기 반도체층(150)을 연결한다. 도 2에 도시된 바와 같이, 채널이 형성되는 개구부(160a,b)가 이중 구조로 구성되어, 소스/드레인 전극(170a,b) 형성 시에 금속이 너무 얇게 형성되거나 단선 될 가능성이 낮아지게 된다.After the organic semiconductor layer 150 is formed, the source / drain electrodes 170a and b are formed of a metal having a high work function (gold (Au), platinum (Pt), palladium (Pd), etc.) to form a source / drain. The wirings 130a and b are connected to the organic semiconductor layer 150. As shown in FIG. 2, the openings 160a and b in which the channels are formed are formed in a double structure, thereby reducing the possibility that the metal is too thin or disconnected when the source / drain electrodes 170a and b are formed. .

도 3은 본 발명의 바람직한 다른 일 실시 예에 따른 유기 박막 트랜지스터가 구비된 평판 디스플레이 장치에 구비되는 화소부의 일예로서, 유기 전계 발광 소자를 개략적으로 도시하는 단면도로서, 유기 박막 트랜지스터부(100) 및 화소부(200)를 포함한다.3 is an example of a pixel unit included in a flat panel display device having an organic thin film transistor according to another exemplary embodiment of the present invention. The pixel unit 200 is included.

유기 박막 트랜지스터부(100)는 기판(110), 게이트 전극(120), 소스/드레인 배선(130a,b), 제1 및 제2 테이퍼(161,162)로 구성된 소정 패턴의 개구부(160a,b)를 포함하는 게이트 절연층(140) 유기 반도체층(150), 소스/드레인 배선(130a,b)과 유기 반도체층(150)을 전기적으로 연결하는 소스/드레인 전극(170a,b) 및 보호층(180)을 포함한다.The organic thin film transistor unit 100 includes openings 160a and b having a predetermined pattern including the substrate 110, the gate electrode 120, the source / drain interconnects 130a and b, and the first and second tapers 161 and 162. The gate insulating layer 140 including the organic semiconductor layer 150, the source / drain wires 130a and b, and the source / drain electrodes 170a and b electrically connecting the organic semiconductor layer 150 to the protective layer 180. ).

화소부(200)는 제1 전극층(210), 화소 정의층(220), 유기 전계 발광부(230) 및 제2 전극층(240)을 포함한다.The pixel unit 200 includes a first electrode layer 210, a pixel defining layer 220, an organic electroluminescent unit 230, and a second electrode layer 240.

보호층(180)을 제외한 유기 박막 트랜지스터부(100)는 도 2에 도시되어 있고, 그 상세한 설명 또한 상기에 개시되어 있으므로 그 설명을 생략한다.The organic thin film transistor unit 100 except for the protective layer 180 is illustrated in FIG. 2, and a detailed description thereof is also disclosed above, and thus description thereof is omitted.

개구부(160a,b)를 형성하여, 소스/드레인 배선(130a,b), 소스/드레인 전극(170a,b) 및 유기 반도체층(150)을 전기적으로 연결한 후에, 그 상부에 유기 박막 트랜지스터부(100)를 절연 및/또는 평탄화시키기 위한 페시베이션 층 및/또는 평탄화 층과 같은 보호층(180)이 형성된다. After the openings 160a and b are formed to electrically connect the source / drain wirings 130a and b, the source / drain electrodes 170a and b, and the organic semiconductor layer 150, an organic thin film transistor portion is formed thereon. A protective layer 180, such as a passivation layer and / or planarization layer, for insulating and / or planarizing 100 is formed.

보호층(180)의 상부에는 제1 전극층(210)이 형성되는데, 제1 전극층(210)은 보호층(180)에 형성되는 비어홀(211)을 통하여 유기 박막 트랜지스터부(100)와 전 기적으로 소통을 이룬다.The first electrode layer 210 is formed on the passivation layer 180, and the first electrode layer 210 is electrically connected to the organic thin film transistor unit 100 through the via hole 211 formed in the passivation layer 180. Communicate

제1 전극층(210)은 다양한 구성이 가능한데, 예를 들어, 제1 전극층(210)은 ITO, IZO, ZnO 또는 In2O3 등과 같은 투명 도전성 물질로 이루어진 투명 전극일 수도 있고, 전면 발광형인 경우에는 Ag, Mg, Al, Pt, Pd, Au, Ni, Nd, Ir, Cr 및 이들의 화합물을 포함하는 반사 전극과, 그 위에 형성되는 투명 전극으로 구성될 수도 있으며, 제1 전극층(210)은 단일층, 이중층에 한정되지 않고, 다중 층으로 구성될 수도 있는 등 다양한 변형이 가능하다.The first electrode layer 210 may be configured in various ways. For example, the first electrode layer 210 may be a transparent electrode made of a transparent conductive material such as ITO, IZO, ZnO, or In 2 O 3. Mg, Al, Pt, Pd, Au, Ni, Nd, Ir, Cr and a reflective electrode comprising a compound thereof and may be composed of a transparent electrode formed thereon, the first electrode layer 210 is a single layer, Various modifications are possible, including, but not limited to, bilayers.

제1 전극층(210)이 형성된 후, 상부에는 화소 개구부를 정의하기 위한 화소 정의층(220)이 형성된다. 화소 정의층(220)이 형성된 후, 적어도 화소 개구부를 포함한 영역에 유기 전계 발광부(230)가 구비된다. After the first electrode layer 210 is formed, a pixel defining layer 220 for defining a pixel opening is formed on the top. After the pixel defining layer 220 is formed, the organic electroluminescent unit 230 is provided in at least a region including the pixel opening.

유기 전계 발광부(230)로는 저분자 또는 고분자 유기막이 사용될 수 있는 데, 저분자 유기막을 사용할 경우 홀 주입층(HIL: Hole Injection Layer), 홀 수송층(HTL: Hole Transport Layer), 발광층(EML: Emission Layer), 전자 수송층(ETL: Electron Transport Layer), 전자 주입층(EIL: Electron Injection Layer) 등이 단일 혹은 복합의 구조로 적층되어 형성될 수 있으며, 사용 가능한 유기 재료도 구리 프탈로시아닌,N,N-디(나프탈렌-1-일)-N,N'-디페닐-벤지딘,트리스-8-하이드록시퀴놀린 알루미늄(tris-8-hydroxyquinoline aluminum)(Alq3) 등을 비롯해 다양하게 적용 가능하다. 이들 저분자 유기막은 진공증착의 방법으로 형성된다.As the organic electroluminescent unit 230, a low molecular or polymer organic film may be used. When the low molecular organic film is used, a hole injection layer (HIL), a hole transport layer (HTL), and an emission layer (EML) are emitted. ), An electron transport layer (ETL), an electron injection layer (EIL), etc. may be formed by stacking a single or a complex structure, and the usable organic materials may be copper phthalocyanine, N, N-D Various applications are possible, including (naphthalen-1-yl) -N, N'-diphenyl-benzidine, tris-8-hydroxyquinoline aluminum (Alq3). These low molecular weight organic films are formed by the vacuum deposition method.

고분자 유기막의 경우에는 대개 홀 수송층(HTL) 및 발광층(EML)으로 구비된 구조를 가질 수 있으며, 이때, 상기 홀 수송층으로 PEDOT를 사용하고, 발광층으로 PPV(Poly-Phenylenevinylene)계 및 폴리플루오렌(Polyfluorene)계 등 고분자 유기물질을 사용하며, 이를 스크린 인쇄나 잉크젯 인쇄방법 등으로 형성할 수 있다. 상기와 같은 유기 전계 발광부를 구성하는 유기막들은 반드시 이에 한정되는 것은 아니고, 다양한 실시예들이 적용될 수 있음은 물론이다.In the case of the polymer organic film, the structure may include a hole transporting layer (HTL) and a light emitting layer (EML). In this case, PEDOT is used as the hole transporting layer, and PPV (Poly-Phenylenevinylene) and polyfluorene Polymer organic materials such as polyfluorene) may be used and may be formed by screen printing or inkjet printing. The organic layers constituting the organic electroluminescent unit are not necessarily limited thereto, and various embodiments may be applied.

제2 전극층(240)도, 제1 전극층(210)의 경우에 마찬가지로 전극층의 극성 및 발광 유형에 따라 다양한 구성이 가능하다. 즉, 제2 전극층(240)이 캐소드 전극으로 작동하고 발광 유형이 배면 발광형인 경우, 제2 전극층(240)은 Li, Ca, LiF/Ca, LiF/Al, Al, Ag, Mg, 및 이들의 화합물과 같이 일함수가 작은 재료로 하나 이상의 층으로 구성될 수도 있고, 전면 발광형인 경우, Li, Ca, LiF/Ca, LiF/Al, Al, Ag, Mg, 및 이들의 화합물로 유기 전계 발광부(230)의 일면 상에 일함수를 맞추기 위한 전극을 형성한 후, 그 위에 ITO, IZO, ZnO, In2O3 등의 투명 전극을 형성할 수도 있으며, 제2 전극층(240)은 전면 형성될 수도 있으나, 이에 국한되지 않고 다양한 구성을 취할 수도 있다. 한편, 상기 실시 예에서는 제1 전극층(210)이 애노드 전극으로, 그리고 제2 전극층(240)이 캐소드 전극으로 작동하는 경우에 대하여 기술되었으나, 서로 반대의 극성을 구비할 수도 있는 등 다양한 구성이 가능하다. Similarly, in the case of the first electrode layer 210, the second electrode layer 240 may have various configurations depending on the polarity and the light emission type of the electrode layer. That is, when the second electrode layer 240 acts as a cathode electrode and the light emission type is a bottom emission type, the second electrode layer 240 is Li, Ca, LiF / Ca, LiF / Al, Al, Ag, Mg, and their It may be composed of one or more layers of a material having a small work function, such as a compound, and in the case of a top emission type, an organic electroluminescence unit using Li, Ca, LiF / Ca, LiF / Al, Al, Ag, Mg, and a compound thereof. After forming an electrode for matching the work function on one surface of the 230, a transparent electrode such as ITO, IZO, ZnO, In 2 O 3, or the like may be formed thereon, and the second electrode layer 240 may be entirely formed. It is possible to take various configurations without being limited thereto. Meanwhile, in the above embodiment, the first electrode layer 210 serves as an anode electrode and the second electrode layer 240 serves as a cathode electrode. However, various configurations are possible, such as having opposite polarities. Do.

상기한 실시 예들은 본 발명을 설명하기 위한 일 예들로서, 본 발명이 이에 한정되지는 않고, 본 발명에 따른 박막 트랜지스터는 유기 전계 발광 디스플레이 장치이외에도 액정 디스플레이 장치에도 적용 가능하며, 평판 디스플레이 장치 이외에도 화상이 구현되지 않는 드라이버 회로에도 장착 가능한 등, 다양한 변형 예를 고려할 수도 있다.The above embodiments are examples for describing the present invention, and the present invention is not limited thereto, and the thin film transistor according to the present invention may be applied to a liquid crystal display device in addition to an organic electroluminescent display device, and may be used in addition to a flat panel display device. Various modifications may be considered, such as mounting to a driver circuit which is not implemented.

상술한 바와 같이 본 발명에 따르면, 게이트 절연층에 이중 테이퍼 구조를 갖도록 패터닝된 개구부를 형성하여 소스/드레인 전극과 유기 반도체를 연결하는 채널의 쇼트 불량을 방지 할 수 있다.As described above, according to the present invention, an opening patterned to have a double tapered structure may be formed in the gate insulating layer to prevent short defects in the channel connecting the source / drain electrode and the organic semiconductor.

Claims (6)

기판 상에 형성된 소스/드레인 배선 및 게이트 전극;Source / drain wiring and gate electrodes formed on the substrate; 상기 소스/드레인 배선 및 게이트 전극 상부에 형성되고, 상기 소스/드레인 배선을 노출시키는 소정 패턴의 개구부를 구비하며, 상기 개구부가 이중 테이퍼 구조를 갖도록 패터닝된 게이트 절연층; 및A gate insulating layer formed on the source / drain lines and the gate electrode and having an opening having a predetermined pattern exposing the source / drain lines and patterned such that the opening has a double tapered structure; And 상기 개구부를 통하여 상기 소스/드레인 배선과 전기적으로 연결된 유기 반도체층을 포함하는 유기 박막 트랜지스터.And an organic semiconductor layer electrically connected to the source / drain wiring through the opening. 제 1항에 있어서, 상기 게이트 절연층 상에 형성되고, 상기 이중 테이퍼 구조의 개구부를 통해 상기 소스 드레인 배선과 각각 전기적으로 연결되는 소스/드레인 전극을 더 포함하는 것을 특징으로 하는 유기 박막 트랜지스터.The organic thin film transistor of claim 1, further comprising a source / drain electrode formed on the gate insulating layer and electrically connected to the source drain wiring through the opening of the double tapered structure. 제 2항에 있어서, 상기 소스/드레인 전극은 금, 백금 및 팔라듐 중 적어도 하나를 포함하는 것을 특징으로 하는 유기 박막 트랜지스터.The organic thin film transistor of claim 2, wherein the source / drain electrode comprises at least one of gold, platinum, and palladium. 기판 상에 형성된 소스/드레인 배선 및 게이트 전극과, 상기 소스/드레인 배선 및 게이트 전극 상부에 형성되고, 상기 소스/드레인 배선을 노출시키는 소정 패턴의 개구부를 구비하며, 상기 개구부가 이중 테이퍼 구조를 갖도록 패터닝된 게이트 절연층과 상기 개구부를 통하여 상기 소스/드레인 배선과 전기적으로 연결된 유 기 반도체층을 포함하는 유기 박막 트랜지스터; 및A source / drain wiring and a gate electrode formed on the substrate, and an opening of a predetermined pattern formed on the source / drain wiring and the gate electrode and exposing the source / drain wiring, wherein the opening has a double tapered structure. An organic thin film transistor including a patterned gate insulating layer and an organic semiconductor layer electrically connected to the source / drain wiring through the opening; And 상기 유기 박막 트랜지스터와 전기적으로 연결된 디스플레이 소자를 포함하는 평판 디스플레이 장치.And a display device electrically connected to the organic thin film transistor. 제 4항에 있어서, 상기 유기 박막 트랜지스터는The organic thin film transistor of claim 4, wherein the organic thin film transistor 상기 게이트 절연층 상에 형성되고, 상기 이중 테이퍼 구조의 개구부를 통해 상기 소스 드레인 배선과 각각 전기적으로 연결되는 소스/드레인 전극을 더 포함하는 것을 특징으로 하는 유기 박막 트랜지스터.And a source / drain electrode formed on the gate insulating layer and electrically connected to the source drain wiring through the opening of the double tapered structure, respectively. 제 5항에 있어서, 상기 소스/드레인 전극은 금, 백금 및 팔라듐 중 적어도 하나를 포함하는 것을 특징으로 하는 유기 박막 트랜지스터.The organic thin film transistor of claim 5, wherein the source / drain electrode comprises at least one of gold, platinum, and palladium.
KR1020050108072A 2005-11-11 2005-11-11 Organic thin film transistor and flat display apparatus comprising the same KR100730161B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020050108072A KR100730161B1 (en) 2005-11-11 2005-11-11 Organic thin film transistor and flat display apparatus comprising the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020050108072A KR100730161B1 (en) 2005-11-11 2005-11-11 Organic thin film transistor and flat display apparatus comprising the same

Publications (2)

Publication Number Publication Date
KR20070050633A KR20070050633A (en) 2007-05-16
KR100730161B1 true KR100730161B1 (en) 2007-06-19

Family

ID=38274105

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020050108072A KR100730161B1 (en) 2005-11-11 2005-11-11 Organic thin film transistor and flat display apparatus comprising the same

Country Status (1)

Country Link
KR (1) KR100730161B1 (en)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20030074089A (en) * 2002-03-07 2003-09-19 삼성전자주식회사 Semiconductor device with contact structure, manufacturing method thereof, thin film transistor array panel with contact structure, and manufacturing method thereof
JP2004004680A (en) 2002-03-27 2004-01-08 Tfpd Kk Wiring board for display device and its manufacturing method
KR20050025781A (en) * 2003-09-08 2005-03-14 삼성전자주식회사 Thin film transistor array panel and method for manufacturing the panel

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20030074089A (en) * 2002-03-07 2003-09-19 삼성전자주식회사 Semiconductor device with contact structure, manufacturing method thereof, thin film transistor array panel with contact structure, and manufacturing method thereof
JP2004004680A (en) 2002-03-27 2004-01-08 Tfpd Kk Wiring board for display device and its manufacturing method
KR20050025781A (en) * 2003-09-08 2005-03-14 삼성전자주식회사 Thin film transistor array panel and method for manufacturing the panel

Also Published As

Publication number Publication date
KR20070050633A (en) 2007-05-16

Similar Documents

Publication Publication Date Title
KR100829743B1 (en) Organic thin film transistor and method of manufacturing the same, flat display apparatus comprising the same
US8030642B2 (en) Organic thin film transistor, method of manufacturing the same, and flat panel display having the same
KR100659061B1 (en) Organic thin film transistor and Flat panel display with the same
US8227795B2 (en) Organic thin film transistor, flat panel display apparatus having the same, and a method of manufacturing organic thin film transistor
KR100626082B1 (en) Flat panel display
US8076733B2 (en) Flat panel display device having an organic thin film transistor and method of manufacturing the same
KR100670379B1 (en) Organic thin film transistor, method of manufacturing the same, and organic light emitting display apparatus comprising the same
KR100659112B1 (en) Organic thin film transistor and method of manufacturing the same, flat display apparatus comprising the same
KR100730183B1 (en) Organic thin film transistor and method of manufacturing the same, flat display apparatus comprising the same
JP2006270093A (en) Organic thin film transistor, flat panel display provided with the same, and manufacturing method of organic thin film transistor
KR100719569B1 (en) Flat display apparatus
KR100659119B1 (en) Organic tft, flat panel display therewith, and manufacturing method of the organic tft
KR100730161B1 (en) Organic thin film transistor and flat display apparatus comprising the same
KR100659096B1 (en) Organic tft, flat panel display therewith, and manufacturing method of the organic tft
KR100822209B1 (en) Method of manufacturing organic emitting display apparatus
KR100626065B1 (en) Tft and flat panel display device
KR100659122B1 (en) Organic tft, flat panel display therewith, and manufacturing method of the organic tft
KR100659124B1 (en) Organic thin film transistor and organic light emitting display apparatus comprising the same
KR100708736B1 (en) Organic light emitting display apparatus
KR100637253B1 (en) Organic light emitting display apparatus
KR100592270B1 (en) Thin film transistor and flat panel display device having same
KR100730180B1 (en) Organic thin film transistor and flat display apparatus comprising the same
KR20060062618A (en) Organic thin film transistor, flat display apparatus therewith and method of manufacturing the organic thin film transistor

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130530

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20140530

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20150601

Year of fee payment: 9

LAPS Lapse due to unpaid annual fee