KR100659119B1 - Organic tft, flat panel display therewith, and manufacturing method of the organic tft - Google Patents

Organic tft, flat panel display therewith, and manufacturing method of the organic tft Download PDF

Info

Publication number
KR100659119B1
KR100659119B1 KR1020050120927A KR20050120927A KR100659119B1 KR 100659119 B1 KR100659119 B1 KR 100659119B1 KR 1020050120927 A KR1020050120927 A KR 1020050120927A KR 20050120927 A KR20050120927 A KR 20050120927A KR 100659119 B1 KR100659119 B1 KR 100659119B1
Authority
KR
South Korea
Prior art keywords
bank
source
organic
semiconductor layer
organic semiconductor
Prior art date
Application number
KR1020050120927A
Other languages
Korean (ko)
Inventor
박용우
이상민
서민철
Original Assignee
삼성에스디아이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성에스디아이 주식회사 filed Critical 삼성에스디아이 주식회사
Priority to KR1020050120927A priority Critical patent/KR100659119B1/en
Application granted granted Critical
Publication of KR100659119B1 publication Critical patent/KR100659119B1/en

Links

Images

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H10K71/10Deposition of organic active material
    • H10K71/12Deposition of organic active material using liquid deposition, e.g. spin coating
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K10/00Organic devices specially adapted for rectifying, amplifying, oscillating or switching; Organic capacitors or resistors having a potential-jump barrier or a surface barrier
    • H10K10/40Organic transistors
    • H10K10/46Field-effect transistors, e.g. organic thin-film transistors [OTFT]
    • H10K10/462Insulated gate field-effect transistors [IGFETs]
    • H10K10/464Lateral top-gate IGFETs comprising only a single gate
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K10/00Organic devices specially adapted for rectifying, amplifying, oscillating or switching; Organic capacitors or resistors having a potential-jump barrier or a surface barrier
    • H10K10/40Organic transistors
    • H10K10/46Field-effect transistors, e.g. organic thin-film transistors [OTFT]
    • H10K10/462Insulated gate field-effect transistors [IGFETs]
    • H10K10/484Insulated gate field-effect transistors [IGFETs] characterised by the channel regions

Abstract

An organic TFT, a flat panel display therewith, and a method for manufacturing the organic TFT are provided to prevent residues of an organic semiconductor around a bank in a pattering process by performing a plasma process on a surface of the bank. A source electrode(120a) and a drain electrode(120b) are formed on an upper surface of a substrate(110). A bank(130) is formed on upper parts of the source electrode and the drain electrode to expose predetermined parts of the source electrode and the drain electrode. An organic semiconductor layer(140) is formed on upper surfaces of the exposed parts of the source electrode and the drain electrode by a spin-coating method. A gate electrode(160) is isolated from the organic semiconductor layer.

Description

유기 박막 트랜지스터, 이를 구비한 평판 디스플레이 장치, 상기 유기 박막 트랜지스터의 제조방법 {Organic TFT, flat panel display therewith, and manufacturing method of the organic TFT}Organic thin film transistor, flat panel display device having same, manufacturing method of organic thin film transistor {organic TFT, flat panel display therewith, and manufacturing method of the organic TFT}

도 1은 본 발명의 바람직한 실시 예에 따른 유기 박막 트랜지스터를 개략적으로 도시하는 단면도이다.1 is a cross-sectional view schematically showing an organic thin film transistor according to a preferred embodiment of the present invention.

도 2는 도 1의 유기 박막 트랜지스터가 구비된 평판 디스플레이 장치를 개략적으로 도시하는 단면도이다.FIG. 2 is a cross-sectional view schematically illustrating a flat panel display device including the organic thin film transistor of FIG. 1.

본 발명은 유기 박막 트랜지스터 및 이를 구비한 평판 디스플레이 장치에 관한 것으로서, 보다 상세하게는 뱅크 표면을 소수성을 갖도록 플라즈마 처리하여 유기 반도체층 패터닝 시에 뱅크 주변에 유기 반도체가 잔존하지 않도록 하는 유기 박막 트랜지스터, 이를 구비한 평판 디스플레이 장치 및 상기 유기 박막 트랜지스터의 제조방법에 관한 것이다.The present invention relates to an organic thin film transistor and a flat panel display device having the same, and more particularly, to an organic thin film transistor which plasma-processes a bank surface to have hydrophobicity so that an organic semiconductor does not remain around a bank during patterning of an organic semiconductor layer, The present invention relates to a flat panel display device having the same and a method of manufacturing the organic thin film transistor.

액정 디스플레이 소자나 유기 전계 방광 디스플레이 소자 또는 무기 전계 발광 디스플레이 소자 등 평판 디스플레이 장치에 사용되는 박막 트랜지스터(Thin Film Transistor: 이하, TFT라 함)는 각 픽셀의 동작을 제어하는 스위칭 소자 및 픽셀을 구동시키는 구동 소자로 사용된다.Thin film transistors used in flat panel display devices such as liquid crystal display devices, organic electroluminescent display devices, or inorganic electroluminescent display devices (hereinafter referred to as TFTs) are used to drive switching elements and pixels that control the operation of each pixel. Used as a drive element.

한편, TFT에 대한 수요는 디스플레이 장치뿐만 아니라 다양한 분야에서 요구되고 있다. 예를 들어, 근래에는 스마트 카드(Smart card), 전자종이(E-paper), 롤-업 디스플레이(Roll-up display) 등 다양한 분야에서 사용되고 있는데, 이들에 구비되는 박형의 전자 소자들에 요구되는 공통적인 특징은 가요성(Flexibility)이라는 점에서, 박막 트랜지스터를 형성하는 기판은 플라스틱 기판과 같이 가요성을 구비하는 기판일 것이 요구되고 있다.On the other hand, the demand for TFT is required not only in display devices but also in various fields. For example, recently, it is used in various fields such as a smart card, an E-paper, a roll-up display, and the like, which is required for thin electronic devices provided therein. Since the common feature is flexibility, the substrate forming the thin film transistor is required to be a substrate having flexibility such as a plastic substrate.

이와 같은 통상적인 TFT는 고농도의 불순물로 도핑된 소스/드레인 영역과, 이 소스/드레인 영역 사이에 형성된 채널 영역을 갖는 반도체층과, 이 반도체층과 절연되어 상기 채널 영역에 대응되는 영역에 위치하는 게이트 전극과, 상기 소스/드레인 영역에 각각 접촉되는 소스/드레인 전극을 갖는다.Such a conventional TFT has a source / drain region doped with a high concentration of impurities, a semiconductor layer having a channel region formed between the source / drain region, and a region insulated from the semiconductor layer and corresponding to the channel region. And a gate electrode and a source / drain electrode in contact with the source / drain regions, respectively.

이와 같은 TFT 공정 시에 반도체층을 형성하는 물질이 다른 영역으로 번지는 것을 방지하기 위해 뱅크를 형성한다. 이와 같은 뱅크를 형성한 후 반도체층을 형성하는 과정에서 반도체층을 형성하는 물질이 뱅크의 표면에 잔존하게 되어 TFT의 신뢰성을 저하시키는 문제점이 있다.In such a TFT process, a bank is formed to prevent the material forming the semiconductor layer from spreading to other areas. In the process of forming the semiconductor layer after the formation of such a bank, the material forming the semiconductor layer remains on the surface of the bank, thereby lowering the reliability of the TFT.

본 발명이 이루고자 하는 기술적인 과제는 뱅크 표면을 소수성을 갖도록 플라즈마 처리하여 유기 반도체층 패터닝 시에 뱅크 주변에 유기 반도체가 잔존하지 않도록 하는 유기 박막 트랜지스터, 이를 구비한 평판 디스플레이 장치 및 상기 유 기 박막 트랜지스터의 제조방법을 제공하는데 있다.The present invention provides an organic thin film transistor, a flat panel display device having the same, and an organic thin film transistor, in which an organic semiconductor does not remain around a bank during patterning of an organic semiconductor layer by plasma treating a bank surface to have hydrophobicity. To provide a method of manufacturing.

본 발명이 이루고자 하는 상기 기술적인 과제를 해결하기 위한 유기 박막 트랜지스터는 기판의 상부에 형성된 소스/드레인 전극; 표면이 소수성 처리되어 상기 소스/드레인 전극의 상부에 형성되고, 상기 소스/드레인 전극의 소정부분을 노출시키는 뱅크; 상기 노출된 소스/드레인 전극 상부에 스핀코팅 방법으로 형성된 유기 반도체층; 및 상기 유기 반도체 층과 절연되는 게이트 전극을 포함하는 것이 바람직하다.The organic thin film transistor for solving the technical problem to be achieved by the present invention is a source / drain electrode formed on the substrate; A bank whose surface is hydrophobic to be formed on top of the source / drain electrodes, the bank exposing a portion of the source / drain electrodes; An organic semiconductor layer formed on the exposed source / drain electrodes by a spin coating method; And a gate electrode insulated from the organic semiconductor layer.

본 발명이 이루고자 하는 상기 기술적인 과제를 해결하기 위한 평판 디스플레이 장치는 기판의 상부에 형성된 소스/드레인 전극과, 표면이 소수성 처리되어 상기 소스/드레인 전극의 상부에 형성되고, 상기 소스/드레인 전극의 소정부분을 노출시키는 뱅크와, 상기 노출된 소스/드레인 전극 상부에 스핀코팅 방법으로 형성된 유기 반도체층과, 상기 유기 반도체 층과 절연되는 게이트 전극을 포함하는 유기 박막 트랜지스터; 및 상기 유기 박막 트랜지스터와 전기적으로 연결된 디스플레이 소자를 포함하는 것이 바람직하다.According to an aspect of the present invention, a flat panel display device includes: a source / drain electrode formed on an upper surface of a substrate; and a surface of the source / drain electrode formed on an upper surface of the source / drain electrode by hydrophobic treatment; An organic thin film transistor including a bank exposing a predetermined portion, an organic semiconductor layer formed on the exposed source / drain electrodes by a spin coating method, and a gate electrode insulated from the organic semiconductor layer; And a display device electrically connected to the organic thin film transistor.

본 발명이 이루고자 하는 상기 기술적인 과제를 해결하기 위한 유기 박막 트랜지스터 제조 방법은 기판의 상부에 소스/드레인 전극을 형성하는 단계; 상기 소스/드레인 전극의 소정부분이 노출되도록 뱅크를 형성하는 단계; 상기 뱅크의 표면을 소수성 처리하는 단계; 상기 노출된 소스/드레인 전극 상부에 스핀코팅 방법으로 유기 반도체층을 형성하는 단계; 및 상기 유기 반도체 층과 절연되도록 게이트 전극을 형성하는 단계를 포함하는 것이 바람직하다.An organic thin film transistor manufacturing method for solving the technical problem to be achieved by the present invention comprises the steps of forming a source / drain electrode on the substrate; Forming a bank to expose a predetermined portion of the source / drain electrode; Hydrophobizing the surface of the bank; Forming an organic semiconductor layer on the exposed source / drain electrodes by spin coating; And forming a gate electrode to be insulated from the organic semiconductor layer.

이하, 첨부된 도면을 참조하여 본 발명을 상세히 설명한다.Hereinafter, with reference to the accompanying drawings will be described in detail the present invention.

도 1은 본 발명의 바람직한 실시 예에 따른 유기 박막 트랜지스터를 개략적으로 도시하는 단면도이다.1 is a cross-sectional view schematically showing an organic thin film transistor according to a preferred embodiment of the present invention.

도 1을 참조하면, 상기 유기 박막 트랜지스터는 기판(110) 상에 구비된다. 기판(110)은 예를 들어 폴리에틸렌 테리프탈레이트(polyethylene terephthalate: PET), 폴리에틸렌 나프탈레이트(polyethylene naphthalate: PEN), 폴리에테르 술폰(polyether sulfone: PES), 폴리에테르 이미드(polyether imide), 폴리페닐렌 설파이드(polyphenylene sulfide: PPS), 폴리아릴레이트(polyallylate), 폴리이미드(polyimide), 폴리카보네이트(PC), 셀룰로오스 트리 아세테이트(TAC), 셀룰로오스 아세테이트 프로피오네이트(cellulose acetate propinonate: CAP) 등과 같은 플라스틱 재일 수 있다. Referring to FIG. 1, the organic thin film transistor is provided on the substrate 110. The substrate 110 may be, for example, polyethylene terephthalate (PET), polyethylene naphthalate (PEN), polyether sulfone (PES), polyether imide, polyphenylene Plastic materials such as polyphenylene sulfide (PPS), polyallylate, polyimide, polycarbonate (PC), cellulose tri acetate (TAC), cellulose acetate propinonate (CAP) Can be.

상기 플라스틱 기판(110)의 표면은 아르곤(Ar) 및 산소(O2)가 혼합된 플라즈마를 형성하여 거칠게 형성하거나, 플라스틱 기판(110)의 표면을 미세하게 스크래치하여 거칠게 형성함으로써 접착력을 강화시킬 수 있다.The surface of the plastic substrate 110 may be roughened by forming a plasma in which argon (Ar) and oxygen (O 2) are mixed. Alternatively, the plastic substrate 110 may be formed by roughly roughening the surface of the plastic substrate 110. .

표면이 플라즈마 또는 스크래치된 기판(110) 상부에는 소스/드레인 전극(120a,b)이 형성된다. 소스/드레인 전극(120a,b)은 ITO, IZO, ZnO 또는 In2O3 등과 같은 투명 도전성 물질로 이루어진 투명 전극일 수도 있고, Ag, Mg, Al, Pt, Pd, Au, Ni, Nd, Ir, Cr 및 이들의 화합물을 포함하는 반사 전극과, 그 위에 형성되는 투명 전극으로 구성될 수도 있다.Source / drain electrodes 120a and b are formed on the substrate 110 on which the surface is plasma or scratched. The source / drain electrodes 120a and b may be transparent electrodes made of a transparent conductive material such as ITO, IZO, ZnO, or In 2 O 3, and may be Ag, Mg, Al, Pt, Pd, Au, Ni, Nd, Ir, Cr, and the like. It may consist of a reflective electrode containing these compounds and a transparent electrode formed thereon.

소스/드레인 전극(120a,b)이 형성된 후, 유기 반도체층(140) 물질이 다른 영역으로 퍼지는 것을 방지하기 위해 뱅크(130)를 형성한다. 소스/드레인 전극(120a,b)의 대향 부분이 노출되도록 뱅크(130)를 형성한다. 소스/드레인 전극(120a,b)의 대향 부분은 추후 유기 반도체층(140)이 형성되어 소스/드레인 전극(120a,b)과 유기 반도체층(140) 사이에 채널이 형성된다. After the source / drain electrodes 120a and b are formed, the banks 130 are formed to prevent the organic semiconductor layer 140 material from spreading to other regions. The bank 130 is formed to expose opposite portions of the source / drain electrodes 120a and b. In the opposite portion of the source / drain electrodes 120a and b, an organic semiconductor layer 140 is formed later, and a channel is formed between the source / drain electrodes 120a and b and the organic semiconductor layer 140.

뱅크(130)는 예를 들어 화학 기상 증착이나 스퍼터링 과정에 의한 SiO2, SiNx, Al2O3, Ta2O5, BST, PZT 등과 같은 무기 물질로 구성될 수도 있고, 일반 범용 고분자로서의 PMMA(poly methylmethacrylate), PS(polystyrene), 페놀계 고분자, 아크릴계 고분자, 폴리이미드(polyimide)와 같은 이미드계 고분자, 아릴에테르계 고분자, 아마이드계 고분자, 불소계 고분자, p-자일리렌계 고분자, 비닐알콜계 고분자, 파릴렌(parylene), 및 이들의 하나 이상을 포함하는 화합물질 등과 같은 고분자 재료에 의한 유기 물질로 구성될 수도 있다. The bank 130 may be made of, for example, inorganic materials such as SiO 2, SiN x, Al 2 O 3, Ta 2 O 5, BST, PZT, etc. by chemical vapor deposition or sputtering. ), Phenolic polymer, acryl polymer, imide polymer such as polyimide, arylether polymer, amide polymer, fluorine polymer, p-xylene polymer, vinyl alcohol polymer, parylene, and It may be composed of an organic material made of a polymeric material such as a compound containing one or more of them.

소스/드레인 전극(120a,b)이 형성된 기판 상에 뱅크(130) 물질을 형성하고 포토레지스트를 도포한 후, 선택 노광 및 현상 공정을 거쳐, 소정의 레지스트 마스크(도시 생략)를 형성한다. 그리고, 이 레지스트 마스크에 기초하여, 뱅크(130)를 드라이 에칭하여, 소스/드레인 전극(120a.b)의 대향부분이 노출된 뱅크(130)만을 남긴 후, 레지스트 마스크를 제거하여 형성할 수 있다.After forming the bank 130 material on the substrate on which the source / drain electrodes 120a and b are formed and applying a photoresist, a predetermined resist mask (not shown) is formed through a selective exposure and development process. The bank 130 may be dry-etched based on the resist mask to leave only the bank 130 where the opposite portions of the source / drain electrodes 120a.b are exposed, and then the resist mask may be removed. .

상기와 같이 뱅크(130)가 형성된 후에, 뱅크(130) 표면을 소수성을 갖도록 CF4 또는 C3F8 등과 같은 불소계 가스로 플라즈마 처리한다. 또한 뱅크(130) 상부에 소수성을 갖도록 가공막(미도시)을 형성할 수도 있다. 가공막은 500A 이하의 얇은 코팅막으로 소수성 특성이 강한 고분자 불소계 물질로 형성된다. 이러한 가공막을 형성하는 고분자 불소계 물질은 폴리테트라플루오로에틸렌, 테트라플루오로에틸렌/ 퍼플루오로공중합체, 트라플루오로에틸렌/헥사플루오로프로필렌공중합체, 퍼플루오로페닐렌, 퍼플루오로비페닐렌 및 퍼플루오로나프타닐렌 등이 있다.After the bank 130 is formed as described above, the surface of the bank 130 is plasma-treated with a fluorine-based gas such as CF4 or C3F8 to have hydrophobicity. In addition, a processing film (not shown) may be formed on the bank 130 to have hydrophobicity. The processed film is a thin coating film of 500 A or less, and is formed of a polymeric fluorine-based material having strong hydrophobic properties. Polymeric fluorine-based materials forming such a processed film include polytetrafluoroethylene, tetrafluoroethylene / perfluorocopolymer, trifluoroethylene / hexafluoropropylene copolymer, perfluorophenylene, perfluorobiphenylene, Perfluoronaphtanylene and the like.

뱅크(130) 표면이 소수성을 갖도록 처리된 후에, 스핀 코팅 방법을 이용하여 유기 반도체층(140)을 형성한다. 스핀 코팅 방법은 공지 기술이므로 그 설명을 생략한다. 뱅크(130) 표면이 소수성을 갖지 않을 경우, 스핀 코팅 방법을 이용하여 유기 반도체층(140)을 형성하면, 유기 반도체층(140) 물질이 뱅크(130)의 표면에 잔존하게 된다. 그러나, 뱅크(130) 표면이 소수성을 갖도록 처리하여 스핀 코팅 방법을 이용하여 유기 반도체층(140)을 형성하면, 유기 반도체층(140) 물질이 뱅크(130)의 표면에 잔존하지 않게 된다. After the surface of the bank 130 is treated to have hydrophobicity, the organic semiconductor layer 140 is formed by using a spin coating method. Since the spin coating method is a known technique, the description thereof is omitted. When the surface of the bank 130 is not hydrophobic, when the organic semiconductor layer 140 is formed by using a spin coating method, the material of the organic semiconductor layer 140 remains on the surface of the bank 130. However, when the surface of the bank 130 is treated to have hydrophobicity to form the organic semiconductor layer 140 by using a spin coating method, the organic semiconductor layer 140 material does not remain on the surface of the bank 130.

유기 반도체 층(140)은 고분자로서, 폴리티오펜 및 그 유도체, 폴리파라페닐렌비닐렌 및 그 유도체, 폴리파라페닐렌 및 그 유도체, 폴리플로렌 및 그 유도체, 폴리티오펜비닐렌 및 그 유도체, 폴리티오펜-헤테로고리방향족 공중합체 및 그 유도체를 포함할 수 있고, 저분자로서, 펜타센, 테트라센, 나프탈렌의 올리고아센 및 이들의 유도체, 알파-6-티오펜, 알파-5-티오펜의 올리고티오펜 및 이들의 유도체, 금속을 함유하거나 함유하지 않은 프탈로시아닌 및 이들의 유도체, 파이로멜리틱 디안하이드라이드 또는 파이로멜리틱 디이미드 및 이들의 유도체, 퍼릴렌테트라카르복시산 디안하이드라이드 또는 퍼릴렌테트라카르복실릭 디이미드 및 이들의 유도체를 포함할 수 있다.Organic semiconductor layer 140 is a polymer, polythiophene and derivatives thereof, polyparaphenylenevinylene and derivatives thereof, polyparaphenylene and derivatives thereof, polyfluorene and derivatives thereof, polythiophenevinylene and derivatives thereof , Polythiophene-heterocyclic aromatic copolymers and derivatives thereof, and as low molecular weights, pentacene, tetracene, oligoacene and derivatives thereof of naphthalene, alpha-6-thiophene, alpha-5-thiophene Oligothiophene and derivatives thereof, phthalocyanine and derivatives thereof with or without metal, pyromellitic dianhydride or pyromellitic diimide and derivatives thereof, perylenetetracarboxylic acid dianhydride or per Relenetetracarboxylic diimide and derivatives thereof.

스핀 코팅 방법에 의해 유기 반도체 층(140)이 형성된 후에는, 그 일면 상에 차후 형성될 게이트 전극(160)과의 절연을 위한 게이트 절연층(150)이 형성된다. 게이트 절연층(150)은, 예를 들어 화학 기상 증착이나 스퍼터링 과정에 의한 SiO2, SiNx, Al2O3, Ta2O5, BST, PZT 등과 같은 무기 절연층으로 구성될 수도 있고, 일반 범용 고분자로서의 PMMA(poly methylmethacrylate), PS(polystyrene), 페놀계 고분자, 아크릴계 고분자, 폴리이미드(polyimide)와 같은 이미드계 고분자, 아릴에테르계 고분자, 아마이드계 고분자, 불소계 고분자, p-자일리렌계 고분자, 비닐알콜계 고분자, 파릴렌(parylene), 및 이들의 하나 이상을 포함하는 화합물 등과 같은 고분자 재료에 의한 유기 절연층으로 구성될 수도 있으며, 경우에 따라서는 복수의 층으로 형성될 수도 있는 등 다양한 구성이 가능한데, 절연 특성과 함께 유전율이 우수하고 기판과 열팽창률이 같거나 비슷한 재료로 선택되는 것이 바람직하다. After the organic semiconductor layer 140 is formed by the spin coating method, a gate insulating layer 150 for insulating the gate electrode 160 to be formed later is formed on one surface thereof. The gate insulating layer 150 may be made of, for example, an inorganic insulating layer such as SiO 2, SiN x, Al 2 O 3, Ta 2 O 5, BST, PZT, etc. by chemical vapor deposition or sputtering. , PS (polystyrene), phenolic polymer, acrylic polymer, imide polymer such as polyimide, arylether polymer, amide polymer, fluorine polymer, p-xylene polymer, vinyl alcohol polymer, parylene ( parylene), and an organic insulating layer made of a polymer material such as a compound containing one or more thereof, and in some cases, may be formed of a plurality of layers. It is preferred that the material be selected from a material which is excellent and has the same or similar thermal expansion coefficient as the substrate.

게이트 절연층(150)이 형성된 후에는, 그 상부에 게이트 전극(160)이 형성된다. 게이트 전극(160)으로는 MoW, Al, Cr, Al/Cr 등과 같은 도전성 금속이나, 도전성 폴리아닐린(polyaniline), 도전성 폴리 피롤(poly pirrole), 도전성 폴리티오펜(polythiopjene), 폴리에틸렌 디옥시티오펜(polyethylene dioxythiophene:PEDOT)과 폴리스티렌 술폰산(PSS) 등 다양한 도전성 폴리머가 사용될 수도 있는데, 기판(110)과의 밀착성, 게이트 전극(160) 상부에 형성되는 박막들의 평탄성, 패턴화를 위한 가공성, 및 후속 공정시 사용되는 화학 물질에 대한 내성 등을 고려하여 적절한 물질이 선택되어야 한다.After the gate insulating layer 150 is formed, the gate electrode 160 is formed thereon. The gate electrode 160 may be a conductive metal such as MoW, Al, Cr, Al / Cr, conductive polyaniline, conductive polypyrrole, conductive polythiopjene, or polyethylene deoxythiophene. Various conductive polymers such as dioxythiophene (PEDOT) and polystyrene sulfonic acid (PSS) may be used, such as adhesion to the substrate 110, flatness of the thin films formed on the gate electrode 160, processability for patterning, and subsequent processing. Appropriate materials should be selected in consideration of resistance to the chemicals used.

도 2는 본 발명의 바람직한 실시 예에 따른 도 1의 박막 트랜지스터가 구비 된 평판 디스플레이 장치에 구비되는 화소부의 일예로서, 유기 전계 발광 소자를 개략적으로 도시하는 단면도로서, 유기 박막 트랜지스터부(100) 및 화소부(200)를 포함한다.FIG. 2 is a cross-sectional view schematically illustrating an organic EL device as an example of a pixel unit included in the flat panel display apparatus including the thin film transistor of FIG. 1, according to an exemplary embodiment. The organic thin film transistor unit 100 and The pixel unit 200 is included.

유기 박막 트랜지스터부(100)는 기판(110), 소스/드레인 전극(120a,b), 소스/드레인 전극(120a,b)의 대향부분이 노출되고 표면이 소수성을 갖도록 플라즈마 처리된 뱅크(130), 유기 반도체 층(140), 게이트 절연층(150), 게이트 전극(160) 및 보호층(170)을 포함한다.The organic thin film transistor unit 100 includes a bank 130 in which the opposing portions of the substrate 110, the source / drain electrodes 120a and b, and the source / drain electrodes 120a and b are exposed and the surface thereof is hydrophobic. , An organic semiconductor layer 140, a gate insulating layer 150, a gate electrode 160, and a protective layer 170.

화소부(200)는 제1 전극층(210), 화소 정의층(220), 유기 전계 발광부(230) 및 제2 전극층(240)을 포함한다.The pixel unit 200 includes a first electrode layer 210, a pixel defining layer 220, an organic electroluminescent unit 230, and a second electrode layer 240.

기판(110)∼게이트 전극(160)은 도 1의 설명과 동일하므로 이에 대한 설명은 생략한다.Since the substrate 110 to the gate electrode 160 are the same as those of FIG. 1, description thereof will be omitted.

게이트 전극(160)이 형성된 후에, 그 상부에 유기 박막 트랜지스터부(100)를 절연 및/또는 평탄화시키기 위한 페시베이션 층 및/또는 평탄화 층과 같은 보호층(170)이 형성된다. After the gate electrode 160 is formed, a protective layer 170 such as a passivation layer and / or a planarization layer for insulating and / or planarizing the organic thin film transistor unit 100 is formed thereon.

보호층(170)의 상부에는 제1 전극층(210)이 형성되는데, 제1 전극층(210)은 보호층(160)에 형성되는 비어홀(211)을 통하여 유기 박막 트랜지스터부(100)와 전기적으로 소통을 이룬다The first electrode layer 210 is formed on the passivation layer 170, and the first electrode layer 210 is in electrical communication with the organic thin film transistor unit 100 through the via hole 211 formed in the passivation layer 160. Achieve

제1 전극층(210)은 다양한 구성이 가능한데, 예를 들어, 제1 전극층(210)은 ITO, IZO, ZnO 또는 In2O3 등과 같은 투명 도전성 물질로 이루어진 투명 전극일 수도 있고, 전면 발광형인 경우에는 Ag, Mg, Al, Pt, Pd, Au, Ni, Nd, Ir, Cr 및 이 들의 화합물을 포함하는 반사 전극과, 그 위에 형성되는 투명 전극으로 구성될 수도 있으며, 제1 전극층(210)은 단일층, 이중층에 한정되지 않고, 다중 층으로 구성될 수도 있는 등 다양한 변형이 가능하다. The first electrode layer 210 may be configured in various ways. For example, the first electrode layer 210 may be a transparent electrode made of a transparent conductive material such as ITO, IZO, ZnO, or In 2 O 3. Mg, Al, Pt, Pd, Au, Ni, Nd, Ir, Cr and a reflective electrode comprising a compound thereof and may be composed of a transparent electrode formed thereon, the first electrode layer 210 is a single layer, Various modifications are possible, including, but not limited to, bilayers.

제1 전극층(210)이 형성된 후, 상부에는 화소 개구부를 정의하기 위한 화소 정의층(220)이 형성된다. 화소 정의층(220)이 형성된 후, 적어도 화소 개구부를 포함한 영역에 유기 전계 발광부(230)가 구비된다. 유기 전계 발광부(230)로는 저분자 또는 고분자 유기막이 사용될 수 있는 데, 저분자 유기막을 사용할 경우 홀 주입층(HIL: Hole Injection Layer), 홀 수송층(HTL: Hole Transport Layer), 발광층(EML: Emission Layer), 전자 수송층(ETL: Electron Transport Layer), 전자 주입층(EIL: Electron Injection Layer) 등이 단일 혹은 복합의 구조로 적층되어 형성될 수 있으며, 사용 가능한 유기 재료도 구리 프탈로시아닌(CuPc: copper phthalocyanine), N,N-디(나프탈렌-1-일)-N,N'-디페닐-벤지딘 (N,N'-Di(naphthalene-1-yl)-N,N'-diphenyl-benzidine: NPB) , 트리스-8-하이드록시퀴놀린 알루미늄(tris-8-hydroxyquinoline aluminum)(Alq3) 등을 비롯해 다양하게 적용 가능하다. 이들 저분자 유기막은 진공증착의 방법으로 형성된다.After the first electrode layer 210 is formed, a pixel defining layer 220 for defining a pixel opening is formed on the top. After the pixel defining layer 220 is formed, the organic electroluminescent unit 230 is provided in at least a region including the pixel opening. As the organic electroluminescent unit 230, a low molecular or polymer organic film may be used. When the low molecular organic film is used, a hole injection layer (HIL), a hole transport layer (HTL), and an emission layer (EML) are emitted. ), An electron transport layer (ETL), an electron injection layer (EIL), or the like, may be formed by stacking a single or a complex structure, and the usable organic material may be copper phthalocyanine (CuPc). , N, N-di (naphthalen-1-yl) -N, N'-diphenyl-benzidine (N, N'-Di (naphthalene-1-yl) -N, N'-diphenyl-benzidine: NPB), Various applications are possible, including tris-8-hydroxyquinoline aluminum (Alq3). These low molecular weight organic films are formed by the vacuum deposition method.

고분자 유기막의 경우에는 대개 홀 수송층(HTL) 및 발광층(EML)으로 구비된 구조를 가질 수 있으며, 이때, 상기 홀 수송층으로 PEDOT를 사용하고, 발광층으로 PPV(Poly-Phenylenevinylene)계 및 폴리플루오렌(Polyfluorene)계 등 고분자 유기물질을 사용하며, 이를 스크린 인쇄나 잉크젯 인쇄방법 등으로 형성할 수 있다. 상기와 같은 유기 전계 발광부를 구성하는 유기막들은 반드시 이에 한정되는 것은 아니고, 다양한 실시예들이 적용될 수 있음은 물론이다.In the case of the polymer organic film, the structure may include a hole transporting layer (HTL) and a light emitting layer (EML). In this case, PEDOT is used as the hole transporting layer, and PPV (Poly-Phenylenevinylene) and polyfluorene Polymer organic materials such as polyfluorene) may be used and may be formed by screen printing or inkjet printing. The organic layers constituting the organic electroluminescent unit are not necessarily limited thereto, and various embodiments may be applied.

제2 전극층(240)도, 제1 전극층(210)의 경우에 마찬가지로 전극층의 극성 및 발광 유형에 따라 다양한 구성이 가능하다. 즉, 제2 전극층(240)이 캐소드 전극으로 작동하고 발광 유형이 배면 발광형인 경우, 제2 전극층(240)은 Li, Ca, LiF/Ca, LiF/Al, Al, Ag, Mg, 및 이들의 화합물과 같이 일함수가 작은 재료로 하나 이상의 층으로 구성될 수도 있고, 전면 발광형인 경우, Li, Ca, LiF/Ca, LiF/Al, Al, Ag, Mg, 및 이들의 화합물로 유기 전계 발광부(230)의 일면 상에 일함수를 맞추기 위한 전극을 형성한 후, 그 위에 ITO, IZO, ZnO, In2O3 등의 투명 전극을 형성할 수도 있으며, 제2 전극층(240)은 전면 형성될 수도 있으나, 이에 국한되지 않고 다양한 구성을 취할 수도 있다. 한편, 상기 실시예에서는 제1 전극층(210)이 애노드 전극으로, 그리고 제2 전극층(240)이 캐소드 전극으로 작동하는 경우에 대하여 기술되었으나, 서로 반대의 극성을 구비할 수도 있는 등 다양한 구성이 가능하다. Similarly, in the case of the first electrode layer 210, the second electrode layer 240 may have various configurations depending on the polarity and the light emission type of the electrode layer. That is, when the second electrode layer 240 acts as a cathode electrode and the light emission type is a bottom emission type, the second electrode layer 240 is Li, Ca, LiF / Ca, LiF / Al, Al, Ag, Mg, and their It may be composed of one or more layers of a material having a small work function, such as a compound, and in the case of a top emission type, an organic electroluminescence unit using Li, Ca, LiF / Ca, LiF / Al, Al, Ag, Mg, and a compound thereof. After forming an electrode for matching the work function on one surface of the 230, a transparent electrode such as ITO, IZO, ZnO, In 2 O 3, or the like may be formed thereon, and the second electrode layer 240 may be entirely formed. It is possible to take various configurations without being limited thereto. Meanwhile, in the above embodiment, the first electrode layer 210 serves as an anode electrode and the second electrode layer 240 serves as a cathode electrode, but various configurations are possible, such as having opposite polarities. Do.

상기한 실시 예들은 본 발명을 설명하기 위한 일 예들로서, 본 발명이 이에 한정되지는 않고, 본 발명에 따른 박막 트랜지스터는 유기 전계 발광 디스플레이 장치이외에도 액정 디스플레이 장치에도 적용 가능하며, 평판 디스플레이 장치 이외에도 화상이 구현되지 않는 드라이버 회로에도 장착 가능한 등, 다양한 변형예를 고려할 수도 있다.The above embodiments are examples for describing the present invention, and the present invention is not limited thereto, and the thin film transistor according to the present invention may be applied to a liquid crystal display device in addition to an organic electroluminescent display device, and may be used in addition to a flat panel display device. Various modifications may also be considered, such as mounting to the driver circuit which is not implemented.

상술한 바와 같이 본 발명에 따르면, 뱅크 표면을 소수성을 갖도록 플라즈마 처리하여 유기 반도체층 패터닝 시에 뱅크 주변에 유기 반도체가 잔존하지 않도록 하여 신뢰성이 높은 유기 박막 트랜지스터 및 평판 디스플레이 장치를 형성할 수 있다. As described above, according to the present invention, an organic thin film transistor and a flat panel display device having high reliability can be formed by plasma treatment of the bank surface to have hydrophobicity such that organic semiconductors do not remain around the bank during patterning of the organic semiconductor layer.

Claims (6)

기판의 상부에 형성된 소스/드레인 전극;A source / drain electrode formed on the substrate; 표면이 소수성 처리되어 상기 소스/드레인 전극의 상부에 형성되고, 상기 소스/드레인 전극의 소정부분을 노출시키는 뱅크;A bank whose surface is hydrophobic to be formed on top of the source / drain electrodes, the bank exposing a portion of the source / drain electrodes; 상기 노출된 소스/드레인 전극 상부에 스핀코팅 방법으로 형성된 유기 반도체층;An organic semiconductor layer formed on the exposed source / drain electrodes by a spin coating method; 상기 유기 반도체 층과 절연되는 게이트 전극을 포함하는 유기 박막 트랜지스터.An organic thin film transistor comprising a gate electrode insulated from the organic semiconductor layer. 제 1항에 있어서, 상기 뱅크의 표면은 The method of claim 1, wherein the surface of the bank is 불소계 가스로 플라즈마 처리하는 것을 특징으로 하는 유기 박막 트랜지스터.An organic thin film transistor comprising plasma treatment with a fluorine-based gas. 기판의 상부에 형성된 소스/드레인 전극과, 표면이 소수성 처리되어 상기 소스/드레인 전극의 상부에 형성되고, 상기 소스/드레인 전극의 소정부분을 노출시키는 뱅크와, 상기 노출된 소스/드레인 전극 상부에 스핀코팅 방법으로 형성된 유기 반도체층과, 상기 유기 반도체 층과 절연되는 게이트 전극을 포함하는 유기 박막 트랜지스터; 및A source / drain electrode formed on the substrate, a surface hydrophobized to be formed on the source / drain electrode, and a bank exposing a predetermined portion of the source / drain electrode; and an upper part of the exposed source / drain electrode An organic thin film transistor including an organic semiconductor layer formed by a spin coating method and a gate electrode insulated from the organic semiconductor layer; And 상기 유기 박막 트랜지스터와 전기적으로 연결된 디스플레이 소자를 포함하 는 평판 디스플레이 장치.And a display device electrically connected to the organic thin film transistor. 제 3항에 있어서, 상기 뱅크의 표면은 4. The surface of claim 3 wherein the surface of the bank is 불소계 가스로 플라즈마 처리하는 것을 특징으로 하는 평판 디스플레이 장치.A flat panel display comprising plasma treatment with a fluorine-based gas. 기판의 상부에 소스/드레인 전극을 형성하는 단계;Forming a source / drain electrode on top of the substrate; 상기 소스/드레인 전극의 소정부분이 노출되도록 뱅크를 형성하는 단계;Forming a bank to expose a predetermined portion of the source / drain electrode; 상기 뱅크의 표면을 소수성 처리하는 단계;Hydrophobizing the surface of the bank; 상기 노출된 소스/드레인 전극 상부에 스핀코팅 방법으로 유기 반도체층을 형성하는 단계; 및Forming an organic semiconductor layer on the exposed source / drain electrodes by spin coating; And 상기 유기 반도체 층과 절연되도록 게이트 전극을 형성하는 단계를 포함하는 유기 박막 트랜지스터 제조 방법.Forming a gate electrode to be insulated from the organic semiconductor layer. 제 5항에 있어서, 상기 뱅크의 표면은 6. The surface of claim 5 wherein the surface of the bank is 불소계 가스로 플라즈마 처리하는 것을 특징으로 하는 유기 박막 트랜지스터 제조 방법.A method of manufacturing an organic thin film transistor, characterized by plasma treatment with a fluorine-based gas.
KR1020050120927A 2005-12-09 2005-12-09 Organic tft, flat panel display therewith, and manufacturing method of the organic tft KR100659119B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020050120927A KR100659119B1 (en) 2005-12-09 2005-12-09 Organic tft, flat panel display therewith, and manufacturing method of the organic tft

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020050120927A KR100659119B1 (en) 2005-12-09 2005-12-09 Organic tft, flat panel display therewith, and manufacturing method of the organic tft

Publications (1)

Publication Number Publication Date
KR100659119B1 true KR100659119B1 (en) 2006-12-19

Family

ID=37814799

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020050120927A KR100659119B1 (en) 2005-12-09 2005-12-09 Organic tft, flat panel display therewith, and manufacturing method of the organic tft

Country Status (1)

Country Link
KR (1) KR100659119B1 (en)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101051075B1 (en) 2008-09-19 2011-07-21 경희대학교 산학협력단 Organic thin film transistor array and manufacturing method thereof
KR20150094914A (en) * 2014-02-12 2015-08-20 단국대학교 산학협력단 Organic device for detecting x-ray image based on coplanar electrode structure and thereof manufacture method
US10629842B2 (en) 2017-07-17 2020-04-21 Samsung Display Co., Ltd. Display device and method of fabricating the same

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101051075B1 (en) 2008-09-19 2011-07-21 경희대학교 산학협력단 Organic thin film transistor array and manufacturing method thereof
KR20150094914A (en) * 2014-02-12 2015-08-20 단국대학교 산학협력단 Organic device for detecting x-ray image based on coplanar electrode structure and thereof manufacture method
KR101653440B1 (en) * 2014-02-12 2016-09-01 단국대학교 산학협력단 Organic device for detecting x-ray image based on coplanar electrode structure and thereof manufacture method
US10629842B2 (en) 2017-07-17 2020-04-21 Samsung Display Co., Ltd. Display device and method of fabricating the same

Similar Documents

Publication Publication Date Title
US8030642B2 (en) Organic thin film transistor, method of manufacturing the same, and flat panel display having the same
US8222631B2 (en) Organic thin film transistor and flat display device having the same
KR100603349B1 (en) A thin film transistor, a method for manufacturing the same, and a flat panel display device having the same
KR100768199B1 (en) Organic thin film transistor and organic light emitting display device comprising the same
KR100659061B1 (en) Organic thin film transistor and Flat panel display with the same
KR100649189B1 (en) Method of manufacturing organic thin film transistor, organic thin film transistor manufactured by the method, and flat panel display device having the organic thin film transistor
US7692185B2 (en) Organic thin film transistor, flat panel display apparatus comprising the same, and method of manufacturing the organic thin film transistor
KR100670255B1 (en) TFT, flat panel display therewith, manufacturing method of the TFT, and manufacturing method of the flat panel display
US8076733B2 (en) Flat panel display device having an organic thin film transistor and method of manufacturing the same
KR100659119B1 (en) Organic tft, flat panel display therewith, and manufacturing method of the organic tft
KR100592302B1 (en) A method of manufacturing a substrate having a thin film transistor, a substrate having a thin film transistor manufactured thereby, a method of manufacturing a flat panel display device, and a flat panel display device manufactured accordingly
KR100659122B1 (en) Organic tft, flat panel display therewith, and manufacturing method of the organic tft
KR100719569B1 (en) Flat display apparatus
KR100659096B1 (en) Organic tft, flat panel display therewith, and manufacturing method of the organic tft
KR100822209B1 (en) Method of manufacturing organic emitting display apparatus
KR100730181B1 (en) Organic thin film transistor and flat display apparatus comprising the same
KR100708736B1 (en) Organic light emitting display apparatus
KR100749465B1 (en) Organic thin film transistor, fabrication method of the same and organic light emitting display having the same
KR100730180B1 (en) Organic thin film transistor and flat display apparatus comprising the same
KR100683713B1 (en) A organic thin film transistor and a flat panel display device having the same
KR20070062183A (en) Organic thin film transistor and method of manufacturing the same, flat display apparatus comprising the same
KR100787430B1 (en) A thin film transistor, a method for prepairng the same and a flat panel display device
KR100708723B1 (en) Organic thin film transistor, method for prepairng the same and flat display device comprising the same
KR100647629B1 (en) Method of manufacturing thin film transistor, thin film transistor manufactured by the method, method of manufacturing flat panel display device, and flat panel display device manufactured by the method
KR20050110726A (en) Tft and flat panel display therewith

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20121130

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20131129

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20141128

Year of fee payment: 9

LAPS Lapse due to unpaid annual fee