【特許請求の範囲】
【請求項１】
絶縁表面を有する基板上に半導体層と、前記半導体層に接して形成されたゲート絶縁膜と、前記ゲート絶縁膜に接して形成されたゲート電極と、前記ゲート電極に接続されたゲート配線と、を有し、
前記ゲート電極は第１の導電層及び第２の導電層とからなり、
前記ゲート配線は前記第１の導電層及び前記第２の導電層からなる領域と、前記第１の導電層、前記第２の導電層及び第３の導電層からなる領域とを有し、
前記半導体層はチャネル形成領域と、ソース領域又はドレイン領域と、前記チャネル形成領域と前記ソース領域又はドレイン領域とに挟まれ、かつ、前記チャネル形成領域に接する低濃度不純物領域と、を有し、
前記低濃度不純物領域の一部は前記ゲート電極と重なっていることを特徴とする半導体装置。
【請求項２】
絶縁表面を有する基板上に半導体層と、前記半導体層に接して形成されたゲート絶縁膜と、前記ゲート絶縁膜に接して形成されたゲート電極と、前記ゲート電極に接続されたゲート配線と、を有し、
前記ゲート電極は前記ゲート絶縁膜に接して形成された第１の導電層を有し、
前記ゲート配線は前記第１の導電層及び第２の導電層からなる領域と、前記第１の導電層、前記第２の導電層及び第３の導電層からなる領域とを有し、
前記半導体層はチャネル形成領域と、ソース領域又はドレイン領域と、前記チャネル形成領域と前記ソース領域又はドレイン領域とに挟まれ、かつ、前記チャネル形成領域に接する低濃度不純物領域と、を有し、
前記低濃度不純物領域の一部は前記ゲート電極と重なっていることを特徴とする半導体装置。
【請求項３】
ｎチャネル型薄膜トランジスタとｐチャネル型薄膜トランジスタとで形成されたＣＭＯＳ回路を有し、
前記ｎチャネル型薄膜トランジスタのゲート電極は、ゲート絶縁膜に接して形成された第１の導電層を有し、
前記ｎチャネル型薄膜トランジスタのゲート電極に接続するゲート配線は、前記第１の導電層及び第２の導電層からなる領域と、前記第１の導電層、前記第２の導電層及び第３の導電層からなる領域とを有し、
前記ｎチャネル型薄膜トランジスタの半導体層は、チャネル形成領域と、ソース領域又はドレイン領域と、前記チャネル形成領域と前記ソース領域又はドレイン領域とに挟まれ、かつ、前記チャネル形成領域に接する低濃度不純物領域と、を有し、
前記低濃度不純物領域の一部は前記ゲート電極と重なっていることを特徴とする半導体装置。
【請求項４】
画素部のｎチャネル型薄膜トランジスタと、ｎチャネル型薄膜トランジスタ及びｐチャネル型薄膜トランジスタとで形成されたＣＭＯＳ回路とを有し、
前記画素部と前記ＣＭＯＳ回路のｎチャネル型薄膜トランジスタのゲート電極は、ゲート絶縁膜に接して形成された第１の導電層を有し、
前記画素部と前記ＣＭＯＳ回路のｎチャネル型薄膜トランジスタのゲート電極に接続するゲート配線は、前記第１の導電層及び第２の導電層からなる領域と、前記第１の導電層、前記第２の導電層及び第３の導電層からなる領域とを有し、
前記画素部と前記ＣＭＯＳ回路のｎチャネル型薄膜トランジスタの半導体層は、チャネル形成領域と、ソース領域又はドレイン領域と、前記チャネル形成領域と前記ソース領域又はドレイン領域とに挟まれ、かつ、前記チャネル形成領域に接する低濃度不純物領域と、を有し、
前記低濃度不純物領域の一部は前記ゲート電極と重なっていることを特徴とする半導体装置。
【請求項５】
請求項３または請求項４において、
前記ｐチャネル型薄膜トランジスタのゲート電極は、前記ゲート絶縁膜に接して形成された第１の導電層を有し、
前記ｐチャネル型薄膜トランジスタのゲート電極に接続するゲート配線は、前記第１の導電層及び第２の導電層からなる領域と、前記第１の導電層、前記第２の導電層及び第３の導電層からなる領域とを有し、
前記ｐチャネル型薄膜トランジスタの半導体層は、チャネル形成領域と、前記ソース領域又はドレイン領域とは反対の導電型の不純物領域とを有し、
前記不純物領域の一部は前記ゲート絶縁膜を介して前記ゲート電極と重なっていることを特徴とする半導体装置。
【請求項６】
請求項３または請求項４において、
前記ｐチャネル型薄膜トランジスタのゲート電極は、前記ゲート絶縁膜に接して形成された第１の導電層を有し、
前記ｐチャネル型薄膜トランジスタのゲート電極に接続するゲート配線は、前記第１の導電層及びと第２の導電層からなる領域と、前記第１の導電層、前記第２の導電層及び第３の導電層からなる領域とを有し、
前記ｐチャネル型薄膜トランジスタの半導体層は、チャネル形成領域と、前記ソース領域又はドレイン領域とは反対の導電型の不純物領域とを有し、
前記不純物領域の一部は前記ゲート絶縁膜を介して前記ゲート電極と重ならないことを特徴とする半導体装置。
【請求項７】
ｎチャネル型薄膜トランジスタとｐチャネル型薄膜トランジスタとを有し、
前記ｎチャネル型薄膜トランジスタとｐチャネル型薄膜トランジスタとのゲート電極は、ゲート絶縁膜に接して形成された第１の導電層を有し、
前記ｎチャネル型薄膜トランジスタとｐチャネル型薄膜トランジスタとのゲート電極に接続するゲート配線は、前記第１の導電層及び第２の導電層からなる領域と、前記第１の導電層、前記第２の導電層及び第３の導電層からなる領域とを有し、
前記ｎチャネル型薄膜トランジスタの半導体層は、チャネル形成領域と、ソース領域又はドレイン領域と、前記チャネル形成領域と前記ソース領域又はドレイン領域とに挟まれ、かつ、前記チャネル形成領域に接する低濃度不純物領域と、を有し、
前記チャネル形成領域の一方と接する前記低濃度不純物領域は、前記ゲート電極と一部重なって設けられ、前記チャネル形成領域の他方と接する前記低濃度不純物領域は、前記ゲート電極と重なって設けられていることを特徴とする半導体装置。
【請求項８】
請求項７において、前記ｎチャネル型薄膜トランジスタは複数のゲート電極を有することを特徴とする半導体装置。
【請求項９】
請求項７又は８において、前記ｐチャネル型薄膜トランジスタには、発光層を有する素子が接続されていることを特徴とする半導体装置。
【請求項１０】
一つの画素に第１のｎチャネル型薄膜トランジスタ及び第２のｎチャネル型薄膜トランジスタを有し、
前記第１及び第２のｎチャネル型薄膜トランジスタのそれぞれのゲート電極はゲート絶縁膜に接して形成された第１の導電層を有し、
前記第１及び第２のｎチャネル型薄膜トランジスタのそれぞれのゲート電極に接続するゲート配線は、前記第１の導電層及び第２の導電層からなる領域と、前記第１の導電層、前記第２の導電層及び第３の導電層からなる領域とを有し、
前記第１及び第２のｎチャネル型薄膜トランジスタの半導体層は、チャネル形成領域と、ソース領域又はドレイン領域と、前記チャネル形成領域と前記ソース領域又はドレイン領域とに挟まれ、かつ、前記チャネル形成領域に接する低濃度不純物領域とを有し、前記低濃度不純物領域の一部は前記ゲート電極と重なることを特徴とする半導体装置。
【請求項１１】
請求項１０において、前記第１のｎチャネル型薄膜トランジスタは複数のゲート電極を有することを特徴とする半導体装置。
【請求項１２】
請求項１０又は１１において、前記第２のｎチャネル型薄膜トランジスタには、発光層を有する素子が接続されていることを特徴とする半導体装置。
【請求項１３】
請求項１乃至請求項１２のいずれか一項において、前記第１の導電層と、前記第２の導電層のいずれかは、チタン（Ｔｉ）、タンタル（Ｔａ）、タングステン（Ｗ）、モリブデン（Ｍｏ）から選ばれた一種または複数種の元素、あるいは前記元素を主成分とする化合物であることを特徴とする半導体装置。
【請求項１４】
請求項１乃至請求項１３のいずれか一項において、前記第３の導電層はアルミニウム（Ａｌ）、銅（Ｃｕ）から選ばれた一種または複数種の元素、あるいは前記元素を主成分とする化合物であることを特徴とする半導体装置。
【請求項１５】
請求項１乃至請求項１４のいずれか一項において、前記半導体装置は、液晶表示装置、ＥＬ表示装置、またはイメージセンサであることを特徴とする半導体装置。
【請求項１６】
請求項１乃至請求項１４のいずれか一項において、前記半導体装置は、携帯電話、ビデオカメラ、デジタルカメラ、プロジェクター、ゴーグル型ディスプレイ、パーソナルコンピュータ、ＤＶＤプレーヤー、電子書籍、または携帯型情報端末であることを特徴とする半導体装置。
【請求項１７】
絶縁表面を有する基板上に半導体層を形成し、
前記半導体層に接してゲート絶縁膜を形成し、
前記ゲート絶縁膜に接して第１の導電層を形成し、
一導電型の不純物元素を前記半導体層に選択的に添加して低濃度不純物領域を形成し、
前記第１の導電層に接して選択的に第３の導電層を形成し、
前記第１の導電層と前記第３の導電層とに接して第２の導電層を形成して、前記第１の導電層及び前記第２の導電層からなるゲート電極と、前記第１の導電層、前記第２の導電層及び前記第３の導電層からなる領域を有するゲート配線とを形成し、
一導電型の不純物元素を前記半導体層に選択的に添加してソース領域及びドレイン領域を形成することを特徴とする半導体装置の作製方法。
【請求項１８】
絶縁表面を有する基板上に半導体層を形成し、
前記半導体層に接してゲート絶縁膜を形成し、
前記ゲート絶縁膜に接して第１の導電層を形成し、
一導電型の不純物元素を前記半導体層に選択的に添加して低濃度不純物領域を形成し、
前記第１の導電層に接して選択的に第３の導電層を形成し、
前記第１の導電層と前記第３の導電層とに接して第２の導電層を形成して、前記第１の導電層及び前記第２の導電層からなるゲート電極と、前記第１の導電層、前記第２の導電層及び前記第３の導電層からなる領域を有するゲート配線とを形成し、
一導電型の不純物元素を前記半導体層に選択的に添加してソース領域及びドレイン領域を形成し、
前記ゲート電極の一部を除去することを特徴とする半導体装置の作製方法。
【請求項１９】
絶縁表面を有する基板上に半導体層を形成し、
前記半導体層の一部を除去して第１の島状半導体層と第２の島状半導体層とを形成し、
前記第１の島状半導体層と第２の島状半導体層に接してゲート絶縁膜を形成し、
前記ゲート絶縁膜に接して第１の導電層を形成し、
一導電型の不純物元素を前記第１の島状半導体層の選択された領域に添加して低濃度不純物領域を形成し、
前記第１の導電層に接して選択的に第３の導電層を形成し、
前記第１の導電層と前記第３の導電層とに接して第２の導電層を形成して、前記第１の導電層及び前記第２の導電層からなるゲート電極と、前記第１の導電層、前記第２の導電層及び前記第３の導電層からなる領域を有するゲート配線とを形成し、
一導電型の不純物元素を前記第１の島状半導体層の選択された領域に添加してソース領域及びドレイン領域を形成し、
一導電型とは反対の導電型の不純物元素を前記第２の島状半導体層の選択された領域に添加して不純物領域を形成することを特徴とする半導体装置の作製方法。
【請求項２０】
絶縁表面を有する基板上に半導体層を形成し、
前記半導体層の一部を除去して第１の島状半導体層と第２の島状半導体層とを形成し、
前記第１の島状半導体層と第２の島状半導体層に接してゲート絶縁膜を形成し、
前記ゲート絶縁膜に接して第１の導電層を形成し、
一導電型の不純物元素を前記第１の島状半導体層の選択された領域に添加して低濃度不純物領域を形成し、
前記第１の導電層に接して選択的に第３の導電層を形成し、
前記第１の導電層と前記第３の導電層とに接して第２の導電層を形成して、前記第１の導電層及び前記第２の導電層からなるゲート電極と、前記第１の導電層、前記第２の導電層及び前記第３の導電層からなる領域を有するゲート配線とを形成し、
一導電型の不純物元素を前記第１の島状半導体層の選択された領域に添加してソース領域及びドレイン領域を形成し、
一導電型とは反対の導電型の不純物元素を前記第２の島状半導体層の選択された領域に添加して不純物領域を形成し、
前記ゲート電極の一部を除去することを特徴とする半導体装置の作製方法。
【請求項２１】
絶縁表面を有する基板上に半導体層を形成し、
前記半導体層の一部を除去して第１の島状半導体層と第２の島状半導体層とを形成し、
前記第１の島状半導体層と第２の島状半導体層に接してゲート絶縁膜を形成し、
前記ゲート絶縁膜に接して第１の導電層を形成し、
一導電型の不純物元素を前記第１の島状半導体層の選択された領域に添加して低濃度不純物領域を形成し、
一導電型とは反対の導電型の不純物元素を前記第２の島状半導体層の選択された領域に添加して不純物領域を形成し、
前記第１の導電層に接して選択的に第３の導電層を形成し、
前記第１の導電層と前記第３の導電層とに接して第２の導電層を形成して、前記第１の導電層及び前記第２の導電層からなるゲート電極と、前記第１の導電層、前記第２の導電層及び前記第３の導電層からなる領域を有するゲート配線とを形成し、
一導電型の不純物元素を前記第１の島状半導体層の選択された領域に添加してソース領域及びドレイン領域を形成することを特徴とする半導体装置の作製方法。
【請求項２２】
請求項１７乃至請求項２１のいずれか一項において、前記第１の導電層と、前記第２の導電層のいずれかは、チタン（Ｔｉ）、タンタル（Ｔａ）、タングステン（Ｗ）またはモリブデン（Ｍｏ）から選ばれた一種または複数種の元素、あるいは前記元素を主成分とする化合物で形成することを特徴とする半導体装置の作製方法。
【請求項２３】
請求項１７乃至請求項２２のいずれか一項において、前記第３の導電層は、アルミニウム（Ａｌ）または銅（Ｃｕ）から選ばれた一種または複数種の元素、あるいは前記元素を主成分とする化合物で形成することを特徴とする半導体装置の作製方法。
[Claims]
[Claim 1]
A semiconductor layer over a substrate having an insulating surface, a gate insulating film formed in contact with the semiconductor layer, a gate electrode formed in contact with the gate insulating film, a gate wiring connected to the gate electrode, have a,
The gate electrode is Ri Do from the first conductive layer and the second conductive layer,
The gate line has a first conductive layer and the second conductive ing from layer region, the first conductive layer, and said second conductive layer and the third conductive ing from layer region ,
Has said semiconductor layer channel forming region, a source region or a drain region, the sandwiched channel forming region and the source region or drain region, a low concentration impurity region in contact with the channel forming region, a,
A semiconductor device characterized in that a part of the low-concentration impurity region overlaps with the gate electrode.
2.
A semiconductor layer over a substrate having an insulating surface, a gate insulating film formed in contact with the semiconductor layer, a gate electrode formed in contact with the gate insulating film, a gate wiring connected to the gate electrode, have a,
The gate electrode has a first conductive layer formed in contact with the gate insulating film.
Wherein a and a region where a gate wiring ing from said first conductive layer and the second conductive layer, the first conductive layer, and said second conductive layer and the third conductive ing from layer region,
Has said semiconductor layer channel forming region, a source region or a drain region, the sandwiched channel forming region and the source region or drain region, a low concentration impurity region in contact with the channel forming region, a,
A semiconductor device characterized in that a part of the low-concentration impurity region overlaps with the gate electrode.
3.
have a CMOS circuit formed by the n-channel thin film transistor and a p-channel thin film transistor,
The gate electrode of the n-channel thin film transistor has a first conductive layer formed in contact with the gate insulating film,
The gate wiring connected to the gate electrode of the n-channel type thin film transistor, said first conductive layer and second conductive ing from layer region, the first conductive layer, the second conductive layer and the third and a conductive layer Tona Ru region,
The semiconductor layer of the n-channel type thin film transistor, a channel formation region, sandwiched between the source and drain regions, the channel formation region and the source region or the drain region, low-concentration impurity region in contact with the channel forming region and, have,
A semiconductor device characterized in that a part of the low-concentration impurity region overlaps with the gate electrode.
4.
Possess an n-channel type thin film transistor in the pixel portion, and a CMOS circuit formed by the n-channel thin film transistor and a p-channel thin film transistor,
The gate electrode of the n-channel type TFT of the CMOS circuit and the pixel portion includes a first conductive layer formed in contact with the gate insulating film,
A gate wiring connected to the gate electrode of the n-channel type thin film transistor of the said pixel portion CMOS circuit includes a first conductive layer and the second conductive layer ing from the region, the first conductive layer, the second and a ing area from the conductive layer and the third conductive layer,
The semiconductor layer of the n-channel type TFT of the CMOS circuit and the pixel portion includes a channel formation region, sandwiched between the source and drain regions, the channel formation region and the source region or the drain region, the channel formation Has a low-concentration impurity region in contact with the region,
A semiconductor device characterized in that a part of the low-concentration impurity region overlaps with the gate electrode.
5.
In claim 3 or 4 ,
The gate electrode of the p-channel thin film transistor has a first conductive layer formed in contact with the gate insulating film,
The gate wiring connected to the gate electrode of the p-channel type thin film transistor, said first conductive layer and the second conductive layer Tona Ru region, the first conductive layer, the second conductive layer and the third and a conductive layer Tona Ru region,
The semiconductor layer of the p-channel thin film transistor has a channel forming region and the source region or the opposite conductivity type non-pure product region and a drain region,
The semiconductor device part of the previous SL not pure object region, characterized in that overlaps with the gate electrode via the gate insulating film.
6.
In claim 3 or 4 ,
The gate electrode of the p-channel thin film transistor has a first conductive layer formed in contact with the gate insulating film,
The gate wiring connected to the gate electrode of the p-channel type thin film transistor, said first conductive layer and the second conductive layer Tona Ru region, the first conductive layer, the second conductive layer and the third and a conductive layer Tona Ru region,
The semiconductor layer of the p-channel thin film transistor has a channel forming region and the source region or the opposite conductivity type non-pure product region and a drain region,
Some prior Symbol not pure object region and wherein a which does not overlap with the gate electrode via the gate insulating film.
7.
have a and n-channel thin film transistor and a p-channel thin film transistor,
The gate electrode of the n-channel thin film transistor and the p-channel thin film transistor has a first conductive layer formed in contact with the gate insulating film.
A gate wiring connected to the gate electrode of said n-channel thin film transistor and a p-channel type thin film transistor, said first conductive layer and second conductive ing from layer region, the first conductive layer, the second and a ing area from the conductive layer and the third conductive layer electrically,
The semiconductor layer of the n-channel type thin film transistor, a channel formation region, sandwiched between the source and drain regions, the channel formation region and the source region or the drain region, low-concentration impurity region in contact with the channel forming region And have
The low concentration impurity area in contact with one of the channel forming region is provided overlapping the gate electrode and the part, the low-concentration impurity region in contact with the other of said channel forming region is provided overlapping with the gate electrode wherein a is.
8.
The semiconductor device according to claim 7 , wherein the n-channel thin film transistor has a plurality of gate electrodes.
9.
The semiconductor device according to claim 7 or 8 , wherein an element having a light emitting layer is connected to the p-channel thin film transistor.
10.
A first n-channel thin film transistor and a second n-channel thin film transistor possess the one pixel,
Each of the gate electrodes of the first and second n-channel thin film transistors has a first conductive layer formed in contact with the gate insulating film.
Said first and gate wiring connected to the gate electrode of the second n-channel type thin film transistor, a region ing from the first conductive layer and the second conductive layer, the first conductive layer, the second and a second conductive layer and the third conductive ing from layer region,
The semiconductor layers of the first and second n-channel thin film transistors are sandwiched between a channel forming region, a source region or a drain region , the channel forming region and the source region or the drain region , and the channel forming region. and a low-concentration impurity region in contact with a portion of the low concentration impurity region is a semiconductor device characterized by comprising the heavy and the gate electrode.
11.
The semiconductor device according to claim 10 , wherein the first n-channel thin film transistor has a plurality of gate electrodes.
12.
The semiconductor device according to claim 10 or 11 , wherein an element having a light emitting layer is connected to the second n-channel thin film transistor.
13.
In any one of claims 1 to 12 , the first conductive layer and any of the second conductive layers are titanium (Ti), tantalum (Ta), tungsten (W), molybdenum ( A semiconductor device characterized in that it is one or a plurality of elements selected from Mo), or a compound containing the element as a main component.
14.
In any one of claims 1 to 13 , the third conductive layer is one or more elements selected from aluminum (Al) and copper (Cu), or a compound containing the element as a main component. A semiconductor device characterized by being.
15.
The semiconductor device according to any one of claims 1 to 14 , wherein the semiconductor device is a liquid crystal display device, an EL display device, or an image sensor.
16.
In any one of claims 1 to 14, wherein the semiconductor device, a cellular phone, a video camera, a digital camera, a projector, a goggle type display, a personal computer, DVD player, an electronic book, or a portable information terminal end, A semiconductor device characterized by being present.
17.
The semiconductor layer is formed on a substrate having an insulating surface,
A gate insulating film is formed in contact with the semiconductor layer to form a gate insulating film.
A first conductive layer is formed in contact with the gate insulating film, and the first conductive layer is formed.
An impurity element imparting one conductivity type is selectively added to the semiconductor layer to form a low concentration impurity region,
A third conductive layer is selectively formed in contact with the first conductive layer.
Wherein forming a second conductive layer a first conductive layer and contact the to the third conductive layer, a gate electrode made of the first conductive layer and the second conductive layer, the first conductive layer and a gate wiring formed with the second conductive layer and the region composed of the third conductive layer,
The method for manufacturing a semiconductor device comprising the Turkey to form a source region and a drain region of the impurity element imparting one conductivity type is selectively added to the semiconductor layer.
18.
The semiconductor layer is formed on a substrate having an insulating surface,
A gate insulating film is formed in contact with the semiconductor layer to form a gate insulating film.
A first conductive layer is formed in contact with the gate insulating film, and the first conductive layer is formed.
An impurity element imparting one conductivity type is selectively added to the semiconductor layer to form a low concentration impurity region,
A third conductive layer is selectively formed in contact with the first conductive layer.
Wherein forming a second conductive layer a first conductive layer and contact the to the third conductive layer, a gate electrode made of the first conductive layer and the second conductive layer, the first conductive layer and a gate wiring formed with the second conductive layer and the region composed of the third conductive layer,
Forming a source region and a drain region of the impurity element imparting one conductivity type is selectively added to the semiconductor layer,
The method for manufacturing a semiconductor device comprising the Turkey to remove a portion of the gate electrode.
19.
The semiconductor layer is formed on a substrate having an insulating surface,
Wherein removing a portion of the semiconductor layer and the first island-shaped semiconductor layer and a second semiconductor island formed,
A gate insulating film is formed in contact with the first island-shaped semiconductor layer and the second island-shaped semiconductor layer.
A first conductive layer is formed in contact with the gate insulating film, and the first conductive layer is formed.
Adding an impurity element imparting one conductivity type in selected regions of the previous SL first island-shaped semiconductor layer to form a low-concentration impurity regions,
A third conductive layer is selectively formed in contact with the first conductive layer.
Wherein forming a second conductive layer a first conductive layer and contact the to the third conductive layer, a gate electrode made of the first conductive layer and the second conductive layer, the first conductive layer and a gate wiring formed with the second conductive layer and the region composed of the third conductive layer,
Adding an impurity element imparting one conductivity type in selected regions of the first island-shaped semiconductor layer to form a source region and a drain region,
The method for manufacturing a semiconductor device from the one conductivity type, wherein the benzalkonium form a non pure object region by adding the selected regions of an impurity element of opposite conductivity type the second island-shaped semiconductor layer.
20.
The semiconductor layer is formed on a substrate having an insulating surface,
Wherein removing a portion of the semiconductor layer and the first island-shaped semiconductor layer and a second semiconductor island formed,
A gate insulating film is formed in contact with the first island-shaped semiconductor layer and the second island-shaped semiconductor layer.
A first conductive layer is formed in contact with the gate insulating film, and the first conductive layer is formed.
Adding an impurity element imparting one conductivity type in selected regions of the previous SL first island-shaped semiconductor layer to form a low-concentration impurity regions,
A third conductive layer is selectively formed in contact with the first conductive layer.
Wherein forming a second conductive layer a first conductive layer and contact the to the third conductive layer, a gate electrode made of the first conductive layer and the second conductive layer, the first conductive layer and a gate wiring formed with the second conductive layer and the region composed of the third conductive layer,
Adding an impurity element imparting one conductivity type in selected regions of the first island-shaped semiconductor layer to form a source region and a drain region,
By adding an impurity element of opposite conductivity type to the selected region of the second island-shaped semiconductor layer to form a non-pure product area with one conductivity type,
The method for manufacturing a semiconductor device comprising the Turkey to remove a portion of the gate electrode.
21.
The semiconductor layer is formed on a substrate having an insulating surface,
Wherein removing a portion of the semiconductor layer and the first island-shaped semiconductor layer and a second semiconductor island formed,
A gate insulating film is formed in contact with the first island-shaped semiconductor layer and the second island-shaped semiconductor layer.
A first conductive layer is formed in contact with the gate insulating film, and the first conductive layer is formed.
Adding an impurity element imparting one conductivity type in selected regions of the previous SL first island-shaped semiconductor layer to form a low-concentration impurity regions,
By adding an impurity element of opposite conductivity type to the selected region of the second island-shaped semiconductor layer to form a non-pure product area with one conductivity type,
A third conductive layer is selectively formed in contact with the first conductive layer.
Wherein forming a second conductive layer a first conductive layer and contact the to the third conductive layer, a gate electrode made of the first conductive layer and the second conductive layer, the first conductive layer and a gate wiring formed with the second conductive layer and the region composed of the third conductive layer,
The method for manufacturing a semiconductor device comprising the Turkey to form a source region and a drain region of the impurity element imparting one conductivity type is added to the selected region of the first island-shaped semiconductor layer.
22.
In any one of claims 17 to 21 , the first conductive layer and any of the second conductive layers are titanium (Ti), tantalum (Ta), tungsten (W) or molybdenum ( A method for producing a semiconductor device, which comprises forming one or a plurality of elements selected from Mo) or a compound containing the element as a main component.
23.
In any one of claims 17 to 22 , the third conductive layer contains one or more elements selected from aluminum (Al) or copper (Cu), or the element as a main component. A method for manufacturing a semiconductor device, which is characterized by being formed of a compound.