JP3287806B2 - Active matrix substrate - Google Patents

Active matrix substrate

Info

Publication number
JP3287806B2
JP3287806B2 JP28078198A JP28078198A JP3287806B2 JP 3287806 B2 JP3287806 B2 JP 3287806B2 JP 28078198 A JP28078198 A JP 28078198A JP 28078198 A JP28078198 A JP 28078198A JP 3287806 B2 JP3287806 B2 JP 3287806B2
Authority
JP
Japan
Prior art keywords
formed
metal film
active matrix
concentration impurity
matrix substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP28078198A
Other languages
Japanese (ja)
Other versions
JPH11153812A (en
Inventor
俊弘 山下
尚幸 島田
康浩 松島
Original Assignee
シャープ株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by シャープ株式会社 filed Critical シャープ株式会社
Priority to JP28078198A priority Critical patent/JP3287806B2/en
Publication of JPH11153812A publication Critical patent/JPH11153812A/en
Application granted granted Critical
Publication of JP3287806B2 publication Critical patent/JP3287806B2/en
Anticipated expiration legal-status Critical
Application status is Expired - Lifetime legal-status Critical

Links

Description

【発明の詳細な説明】 DETAILED DESCRIPTION OF THE INVENTION

【0001】 [0001]

【発明の属する技術分野】本発明は、液晶表示装置等に用いられるアクティブマトリクス基板およびその製造方法に関する。 The present invention relates to relates to an active matrix substrate and a manufacturing method thereof, for use in a liquid crystal display device or the like.

【0002】 [0002]

【従来の技術】従来、液晶表示装置として、高いコントラストを有し、絵素数が制約されないなどの利点があるアクティブマトリクス型表示装置が用いられている。 Conventionally, as a liquid crystal display device has a high contrast, an active matrix display device has advantages such as number of picture elements is not restricted are used. このアクティブマトリクス型表示装置に用いられるアクティブマトリクス基板においては、絶縁性基板上にマトリクス状に配した絵素電極が、薄膜トランジスタ(TF In an active matrix substrate used in the active matrix display device, the picture element electrodes arranged in a matrix on an insulating substrate, a thin film transistor (TF
T)などのアクティブ素子を用いて独立駆動される。 T) are independently driven using an active element such.

【0003】図5に、TFTをアクティブ素子として用いたアクティブマトリクス基板の一例を示す。 [0003] FIG. 5 shows an example of an active matrix substrate using TFT as the active element. このアクティブマトリクス基板は、基板11上に、複数のゲートバスライン1と複数のソースバスライン2とが設けられている。 The active matrix substrate, on the substrate 11, a plurality of gate bus lines 1 and a plurality of source bus lines 2 are provided. 各ゲートバスライン1と各ソースバスライン2 Each gate bus line 1 and each source bus line 2
との交差位置近傍には、両ラインに接続されてTFT2 The near intersections between, is connected to both lines TFT2
6が設けられている。 6 is provided. TFT26には、絵素電極が接続されており、この絵素電極と対向電極との間に液晶が封入されて絵素57が形成されている。 The TFT 26, the pixel electrode is connected, the liquid crystal is encapsulated pixel 57 is formed between the pixel electrode and the counter electrode. TFT26は、ゲート駆動回路54からゲートバスライン1を通じて送られるゲート信号により制御されている。 TFT26 is controlled by a gate signal sent from the gate driving circuit 54 through the gate bus line 1. そして、ソース駆動回路52からソースバスライン2を通じて送られる映像信号は、TFT26がオン状態の時に絵素57に書き込まれる。 The video signal sent from the source driver circuit 52 through the source bus line 2 is written to the picture element 57 when TFT26 is on. 書き込まれた映像信号は、TFT26がオフ状態の間、絵素57に保持される。 Written video signal, TFT 26 is during the off state, is held in the picture element 57. さらに、絵素57 In addition, the picture element 57
と並列に付加容量用配線8に接続された付加容量27が形成されており、上記映像信号の保持性が向上されている。 Parallel to and additional capacitor 27 connected to the additional capacitor wiring 8 is formed, the holding of the video signal is improved.

【0004】このアクティブマトリクス基板は、具体的には例えば図6のようになっている。 [0004] The active matrix substrate is specifically configured as shown in Figure 6 for example. このアクティブマトリクス基板において、TFT26は絶縁性基板11上に形成された半導体層30を有している。 In this active matrix substrate, TFT 26 has a semiconductor layer 30 formed on the insulating substrate 11. この半導体層30の上に、ゲート絶縁膜13が形成され、さらにゲート絶縁膜13の上にゲートバスラインから分岐されたゲート電極3が形成されている。 This on the semiconductor layer 30, the gate insulating film 13 is formed, it is further formed by a gate electrode 3 branched from the gate bus line on the gate insulating film 13. その状態の基板のほぼ全面に、第1の層間絶縁膜14が形成されている。 Over substantially the entire surface of the substrate in this state, the first interlayer insulating film 14 is formed.

【0005】この第1の層間絶縁膜14とゲート絶縁膜13とを貫通してコンタクトホール7a、7bが開口されている。 [0005] The first interlayer insulating film 14 and the gate insulating film 13 and the through contact holes 7a, 7b are opened. 第1の層間絶縁膜14の上には、ソースバスラインから分岐されたソース電極9およびドレイン電極10が形成されており、コンタクトホール7a、7bを通じて半導体層30に接続されている。 On the first interlayer insulating film 14, the source electrode 9 and drain electrode 10 which is branched from the source bus line is formed, a contact hole 7a, and is connected to the semiconductor layer 30 through 7b.

【0006】さらに基板のほぼ全面に、第2の層間絶縁膜17が形成され、この第2の層間絶縁膜17には、コンタクトホール7cが開口されている。 Furthermore almost the entire surface of the substrate, the second interlayer insulating film 17 is formed, on the second interlayer insulating film 17, contact holes 7c are opened. コンタクトホール7cを充填するように金属膜25が形成され、第2の層間絶縁膜17の上には、金属膜25と接続して絵素電極4が形成されている。 The metal film 25 is formed so as to fill the contact holes 7c, on the second interlayer insulating film 17, the pixel electrode 4 connected to the metal film 25 is formed. この金属膜25(図中、網掛け部分)が形成されていることにより、オーミックコンタクトをとることができる。 (In the figure, shaded portions) The metal film 25 by are formed, it is possible to ohmic contact.

【0007】また、ゲート絶縁膜13の上には、ゲートバスライン1と平行に付加容量用配線8から分岐された付加容量用電極6が設けられ、付加容量が形成されている。 Further, on the gate insulating film 13, the additional capacitor electrode 96 which is branched from the gate bus line 1 and parallel to the additional capacity lines 8 are provided, additional capacitance is formed.

【0008】このアクティブマトリクス基板において、 [0008] In this active matrix substrate,
TFT26はLDD(Lightly Doped D TFT26 the LDD (Lightly Doped D
rain)構造とされている。 rain) there is a structure. この構造においては、多結晶シリコンからなる半導体層30は、5つの領域を有しており、チャネル部12とソース領域およびドレイン領域となる高濃度不純物領域24との間に、高濃度不純物領域に比べて不純物濃度が低い中濃度不純物領域23 In this structure, the semiconductor layer 30 made of polycrystalline silicon has five regions, between the high concentration impurity region 24 serving as a channel portion 12 and the source region and a drain region, a high concentration impurity region among concentration impurity regions 23 is lower impurity concentration than
が1.5〜2μmの幅で形成されている。 There is formed to have a width of 1.5 to 2 [mu] m. この中濃度不純物領域23においては、高濃度不純物領域24に比べて抵抗が高くなり、TFTのオフ電流の発生を減少させることができる。 In this in concentration impurity region 23, resistance is higher than the high concentration impurity region 24, it is possible to reduce the occurrence of off-current of the TFT. また、デュアルゲート構造のTFTに比べて、TFTの面積を小さくできるため、液晶表示装置の開口率を大きくできる。 Further, as compared with the TFT of the dual gate structure, it is possible to reduce the area of ​​the TFT, can increase the aperture ratio of the liquid crystal display device. よって、液晶表示装置を小型化高精細化することができる。 Therefore, it is possible to reduce the size of high definition liquid crystal display device.

【0009】 [0009]

【発明が解決しようとする課題】しかし、上記のようなアクティブマトリクス基板では、液晶表示装置に用いられた場合、光の照射により半導体層30のチャネル部2 [SUMMARY OF THE INVENTION However, in the active matrix substrate as described above, when used in a liquid crystal display device, the channel unit 2 of the semiconductor layer 30 by irradiation of light
2の特性が変化し、TFTのオフ電流が増加して、液晶表示装置の表示コントラストが低くなる虞れがある。 Second characteristic is changed, the off current of the TFT is increased, the display contrast of the liquid crystal display device there is a fear to be low. 光の照射を防ぐために、この基板の対向基板上に遮光膜を形成することもできるが、その場合は液晶表示装置の開口率が低くなる虞れがある。 To prevent irradiation of light, but it is also possible to form the light shielding film on the counter substrate of the substrate, in which case there is a possibility that the aperture ratio of the liquid crystal display device is lowered.

【0010】本発明は、上記の問題点を解決するものであり、その目的は、TFTのオフ電流の増加を防止でき、開口率が大きい液晶表示装置を実現できるアクティブマトリクス基板を提供することである。 [0010] The present invention has been made to solve the above problems, its object can prevent an increase in off-current of the TFT, to provide an active matrix substrate capable of realizing a numerical aperture is large liquid crystal display device is there.

【0011】 [0011]

【課題を解決するための手段】本発明のアクティブマトリクス基板は、基板上に絵素電極がマトリクス状に形成され、該絵素電極の周辺部を通って、複数の走査配線および複数の信号配線が形成され、両配線の交差位置近傍に、絵素電極を駆動する薄膜トランジスタが形成されたアクティブマトリクス基板において、前記薄膜トランジスタはチャネル部、中濃度不純物領域、高濃度不純物領 The active matrix substrate of the present invention According to an aspect of the is pixel electrodes are formed in a matrix on the substrate through the peripheral portion of the picture elements electrodes, a plurality of scan lines and a plurality of signal lines There are formed, in the vicinity of intersections of two lines, in the active matrix substrate thin film transistor for driving the pixel electrode is formed, the thin film transistor channel section, the medium concentration impurity regions, the high concentration impurity territory
域を有する半導体層を具備してなり、前記薄膜トランジスタを被覆する絶縁層上の少なくとも前記チャネル部、 It comprises a semiconductor layer having a band, at least the channel region of the insulating layer covering the thin film transistors,
中濃度不純物領域、高濃度不純物領域に対応する位置に第1の金属膜が形成されるとともに、 該第1の金属膜に Medium concentration impurity region, the first metal film is formed at a position corresponding to the high concentration impurity region, a first metal film
は電圧印加手段が設けられ、前記絵素電極と薄膜トランジスタのドレイン領域との間を接続する第2の金属膜が A voltage application means provided, the second metal layer that connects between the pixel electrode and the TFT drain region
前記第1の金属膜と同材料によって前記絶縁膜上に貫通形成されてなり、 前記第2の金属膜上には該第2の金属 Wherein by a first metal layer of the same material becomes formed through on the insulating film, said on the second metal layer of the second metal
膜と接続された絵素電極が形成されていることを特徴としており、そのことにより上記目的が達成される。 It has been characterized that picture element electrode connected to the film is formed, the object can be achieved.

【0012】また、前記第1の金属膜と第2の金属膜とは一体に形成されるとともに、前記各絵素電極毎に分離されて該各絵素電極の周辺部を覆う遮光膜を兼ねていてもよい。 [0012] The conjunction is formed integrally with the first metal film and second metal film, also serves as a light shielding film in which the separated for each picture element electrode covering the peripheral portion of the respective picture element electrode it may be.

【0013】さらに前記第1の金属膜と第2の金属膜とは分離して形成されていてもよい。 [0013] may be formed separately from the further the first metal film and the second metal film.

【0014】以下、本発明の作用について説明する。 [0014] The following is a description of the operation of the present invention.

【0015】本発明では、薄膜トランジスタの上に、少なくともチャネル部、中濃度不純物領域、高濃度不純物 In the present invention, on the thin film transistor, at least a channel portion, the medium concentration impurity regions, the high concentration impurity
領域を覆うようにして金属膜が形成されているため、チャネル部に光が照射されることなく、遮光することができる。 Because it is to the metal film is formed to cover the region without the light is irradiated to the channel portion can be shielded. よって、光照射時におけるTFTのオフ電流の上昇を防止することができ、光により劣化し易い薄膜トラ Therefore, it is possible to prevent an increase in off-current of the TFT during light irradiation, easy thin tiger deteriorated by light
ンジスタの特性劣化を防止することが出来る。 It is possible to prevent deterioration of the characteristics of the Njisuta. また第1 In addition, the first
の金属膜に電圧を印加することにより、薄膜トランジス By applying a voltage to the metal film, a thin film transistor
タの特性が安定化され、アクティブマトリクス基板を液 Characteristics of data is stabilized, the liquid active matrix substrate
晶表示装置に用いた場合の表示品位の劣化を防止するこ Child prevent deterioration in display quality in the case of using the crystal display device
とが出来る。 Door can be. 更にこの金属膜は、薄膜トランジスタのドレイン領域と絵素電極との間を接続する金属膜と同じ材料で形成されているため、同じプロセスにより両方の金属膜を同時に形成することができ、また一体に形成することも容易に可能となる。 Furthermore the metal film, since it is formed of the same material as the metal film for connecting the drain region and the pixel electrode of the thin film transistor, it is possible to simultaneously form both the metal film by the same process, also integrally forming it becomes readily possible to. さらに、この基板を液晶表示装置に用いた場合、この金属膜が形成されている部分には、この基板の対向基板に遮光膜を形成する必要がなくなるので、液晶表示装置の開口率を大きくすることができる。 Furthermore, in the case of using the substrate in a liquid crystal display device, the portion where the metal film is formed, it is not necessary to form a light shielding film on the counter substrate of the substrate is eliminated, increasing the aperture ratio of the liquid crystal display device be able to.

【0016】また、本発明では、この走査配線、信号配線、絵素電極は、絶縁層によって、それぞれ別々の層に形成されているため、絵素電極と走査配線、信号配線とがショートする恐れがなく、絵素電極を走査配線や信号配線とオーバーラップさせて形成することができるので、液晶表示装置の開口率をさらに大きくすることができる。 Further, a possibility in the present invention, the scanning lines, signal lines, the pixel electrodes by an insulating layer, which is formed on each separate layers, which pixel electrodes and the scanning lines and the signal lines to short-circuit no, it is possible to a picture element electrode is the scanning wirings and signal wirings overlapping form, it is possible to further increase the aperture ratio of the liquid crystal display device.

【0017】さらに、本発明では、第1の金属膜と第2 Furthermore, in the present invention, the first metal film a second
の金属膜とがともに絵素電極と同電位となり、絵素電極周辺の遮光膜が絵素電極と同電位となるため、この遮光膜によって液晶材料に不要な電圧が印加されることがなくなり、よって表示品位の高い液晶表示装置を実現することができる。 Of the metal film are both the same potential and the pixel electrode, since the light-shielding film of the peripheral picture element electrodes have the same potential and the pixel electrode, prevents unnecessary voltage to the liquid crystal material by the light-shielding film is applied, Thus, it is possible to realize a high display quality liquid crystal display device.

【0018】 [0018]

【発明の実施の形態】以下、本発明の実施形態について図面を参照して説明する。 BEST MODE FOR CARRYING OUT THE INVENTION Hereinafter, will be explained with reference to the accompanying drawings, embodiments of the present invention.

【0019】(実施形態1)図1は、本発明の一実施形態であるアクティブマトリクス基板を示す平面図であり、図2は、図1のA−A´線による断面図である。 [0019] (Embodiment 1) FIG 1 is a plan view of an active matrix substrate which is an embodiment of this invention, FIG 2 is a cross-sectional view taken along A-A'line in FIG. このアクティブマトリクス基板は、絶縁性基板11上に、 The active matrix substrate, on the insulating substrate 11,
ゲートバスライン1とソースバスライン2とが縦横に形成され、両ラインで囲まれた領域に絵素電極4が形成されている。 And the gate bus line 1 and the source bus lines 2 are formed in a matrix, and pixel electrodes 4 is formed in a region surrounded by both lines. また、この絵素電極4を駆動するためにTF Further, TF to drive the picture element electrode 4
Tが接続されている。 T is connected.

【0020】このアクティブマトリクス基板において、 [0020] In this active matrix substrate,
TFTは、図5と同様に、LDD構造とされており、絶縁性基板11上に形成された半導体層30を有している。 TFT, like FIG. 5, which is an LDD structure, and a semiconductor layer 30 formed on the insulating substrate 11. この半導体層30を覆うようにして、基板のほぼ全面に、ゲート絶縁膜13が形成され、さらにゲート絶縁膜13の上にゲートバスライン1から分枝されたゲート電極3が形成されている。 The semiconductor layer 30 so as to cover, over substantially the entire surface of the substrate, the gate insulating film 13 is formed, and further a gate electrode 3 that is branched from the gate bus line 1 on the gate insulating film 13 formed. その状態の基板のほぼ全面に第1の層間絶縁膜14が形成されている。 The first interlayer insulating film 14 is formed on substantially the entire surface of the substrate in that state.

【0021】この第1の層間絶縁膜14とゲート絶縁膜13とを貫通してコンタクトホール7a、7bが開口されている。 [0021] The first interlayer insulating film 14 and the gate insulating film 13 and the through contact holes 7a, 7b are opened. 第1の層管絶縁膜14の上には、ソースバスライン2から分岐されたソース電極9およびドレイン電極10が形成されており、コンタクトホール7a、7b On the first layer pipe insulation film 14, the source electrode 9 and drain electrode 10 which is branched from the source bus line 2 is formed, contact holes 7a, 7b
を通じて半導体層30に接続されている。 It is connected to the semiconductor layer 30 through.

【0022】第1の層間絶縁膜14の上には、第2の層間絶縁膜17がさらに形成され、この第2の層間絶縁膜17には、コンタクトホール7cが開口されている。 [0022] On the first interlayer insulating film 14, the second interlayer insulating film 17 is further formed, on the second interlayer insulating film 17, contact holes 7c are opened. コンタクトホール7cを充填するように金属膜25(図中、網掛け部分)が形成され、第2の層間絶縁膜17の上にも金属膜15(図中、網掛け部分)が形成されている。 (In the figure, shaded portions) metal film 25 so as to fill the contact holes 7c are formed, (in the figure, shaded portions) metal layer 15 also on the second interlayer insulating film 17 is formed . さらに金属膜25に接続して、絵素電極4が形成されている。 Further connected to the metal film 25, the pixel electrode 4 is formed. 金属膜15は、図2に示すように、半導体層30のチャネル部12と中濃度不純物領域を覆っており、独立した電圧がかけられるようになっている。 The metal film 15, as shown in FIG. 2, covers the intermediate concentration impurity region and the channel portion 12 of the semiconductor layer 30, independent voltages are so applied.

【0023】また、ゲート絶縁膜13の上には、ゲートバスライン1と平行に付加容量用配線8から分岐された付加容量用電極6が設けられ、付加容量が形成されている。 Further, on the gate insulating film 13, the additional capacitor electrode 96 which is branched from the gate bus line 1 and parallel to the additional capacity lines 8 are provided, additional capacitance is formed.

【0024】このアクティブマトリクス基板は、以下のようにして作製される。 [0024] The active matrix substrate is manufactured as follows.

【0025】まず、絶縁性基板11上に、厚さ40〜8 Firstly, on the insulating substrate 11, a thickness of 40-8
0nmの多結晶シリコン膜からなる半導体層30をCV The semiconductor layer 30 made of polycrystalline silicon film of 0 nm CV
D法により形成する。 Formed by the D method. 次に、SiO 2またはSiN Xからなる厚さ約100nmの絶縁膜をCVD法またはスパッタリングにより積層し、これをパターニングしてゲート絶縁膜13を形成する。 Next, an insulating film having a thickness of about 100nm made of SiO 2 or SiN X laminated by CVD or sputtering and patterned to form a gate insulating film 13. このゲート絶縁膜13は、上記多結晶シリコン膜を熱により酸化して形成したものとしてもよい。 The gate insulating film 13 may be the polycrystalline silicon film as formed by oxidizing by heat.

【0026】その上に、リンをドープした多結晶シリコンからなる層をCVDもしくはスパッタリング法により、厚さ450nmに積層し、パターニングしてゲートバスライン1、ゲート電極3および付加容量用配線6を形成する。 [0026] formed thereon by phosphoric CVD or sputtering a layer of polycrystalline silicon doped with, laminated to a thickness of 450 nm, the gate bus line 1 is patterned, a gate electrode 3 and the additional capacitance wiring 6 to. 次に、フォトリソグラフィーにより半導体層30以外の領域にレジストパターンを形成し、このレジストパターンとゲート電極3をマスクとして、半導体層30に、リンを80kev、1×10 13 cm -2の条件で注入した。 Next, a resist pattern is formed in a region other than the semiconductor layer 30 by photolithography, implanting the resist pattern and the gate electrode 3 as a mask, the semiconductor layer 30, a phosphorus under conditions of 80kev, 1 × 10 13 cm -2 did. さらに、半導体層30において、ゲート電極3から1.5〜2μm離れた領域にレジストの抜きパターンを形成し、リンを30kev、1×10 15 cm -2の条件で注入した。 Further, in the semiconductor layer 30, the resist open pattern is formed in a region away 1.5~2μm from the gate electrode 3, and implanting phosphorus under the conditions of 30kev, 1 × 10 15 cm -2 . このことにより、半導体層30にチャネル部12、1.5〜2μmの幅を持つ中濃度不純物領域23、ソース領域およびドレイン領域となる高濃度不純物領域24が形成される。 Thus, doped regions 23 in having the width of the channel portion 12,1.5~2μm the semiconductor layer 30, the high concentration impurity regions 24 are formed as a source region and a drain region.

【0027】次に、基板の全面に、CVD法により、S [0027] Then, over the entire surface of the substrate, by the CVD method, S
iO 2からなる第1の層間絶縁膜14を厚さ約300n The first interlayer insulating film 14 having a thickness of about 300n consisting iO 2
m〜1000nmに形成して、ウェットエッチングまたはドライエッチングにより、コンタクトホール7a、7 Formed in M~1000nm, by wet etching or dry etching, contact holes 7a, 7
bを設ける。 Providing a b. そして、Alなどの低抵抗金属を用いて、 Then, using a low resistance metal such as Al,
CVDにより厚み約600nmのソースバスライン2、 The source bus line 2 with a thickness of about 600nm by CVD,
ソース電極9およびドレイン電極10を形成する。 Forming a source electrode 9 and drain electrode 10. ソース電極9およびドレイン電極10は、それぞれ、コンタクトホール7aおよび7bを充填するように形成される。 The source electrode 9 and drain electrode 10 are respectively formed so as to fill the contact holes 7a and 7b.

【0028】さらに、基板の全面に、CVD法により、 Furthermore, over the entire surface of the substrate, by the CVD method,
SiO 2またはSiN Xからなる厚さ約600nmの第2 The second thickness of about 600nm made of SiO 2 or SiN X
の層間絶縁膜17を形成し、ウェットエッチングまたはドライエッチングによりコンタクトホール7cを設ける。 Of an interlayer insulating film 17, providing the contact hole 7c by wet etching or dry etching. そして、TiWやWSiなどからなる金属膜25および15をスパッタリングにより約120〜150nm Then, about the sputtering metal layer 25 and 15 made of TiW or WSi 120 to 150 nm
の厚みにデポし、その後ドライエッチングによりパターン形成した。 And depot thickness was patterned by subsequent dry etching. これにより、コンタクトホールに充填された金属膜25と、半導体層30のチャネル部12を覆い、中濃度不純物領域と幅方向に対して1μm重なる金属膜15とが同時に形成される。 Thus, the metal film 25 filled in the contact hole, covering the channel portion 12 of the semiconductor layer 30, and the metal film 15 overlapping 1μm against medium concentration impurity region and the width direction are formed at the same time. 金属膜25および15 The metal film 25 and 15
は、Alの合金、W、Mo、Tiからなっていてもよく、またMo、Tiの珪化物であってもよい。 Is an alloy of Al, W, Mo, may consist Ti, also Mo, may be a silicide of Ti. 金属膜1 Metal film 1
5の厚みは、材料により異なるが、光の透過を防止できる厚みとされ、TiWの場合では、150nmの厚みがあれば、ほぼ遮光できる。 5 the thickness may vary depending on the material, is the thickness that can prevent the transmission of light, in the case of TiW, if the thickness of 150 nm, can be substantially shielded. 好ましくは、100オングストローム〜数1000オングストロームである。 Preferably, a 100 angstroms to several thousand angstroms.

【0029】次に、スパッタリング法によりITOからなる厚さ100nm〜200nmの絵素電極4を形成してアクティブマトリクス基板とする。 Next, the active matrix substrate to form a picture element electrode 4 having a thickness of 100nm~200nm of ITO by sputtering. ITOのエッチング時において、金属膜25がダメージを受ける場合には、金属膜25上にオーバーラップさせてITOパターンを形成しておけばよい。 During the etching of ITO, when the metal film 25 is damaged, it is sufficient to form an ITO pattern are overlapped on the metal film 25.

【0030】(実施形態2)図3は、本発明の他の実施形態(実施形態2)であるアクティブマトリクス基板を示す平面図であり、図4は、図3のA−A´線による断面図である。 [0030] (Embodiment 2) FIG. 3 is a plan view showing an active matrix substrate according to another embodiment of the present invention (Embodiment 2) FIG. 4 is a section along the A-A'line in FIG. 3 it is a diagram. このアクティブマトリクス基板は、金属膜16(図中、斜線部分)が、実施形態1の金属膜25および15の代わりに形成されており、図3に示すように、半導体層30のチャネル部12、中濃度不純物領域23および高濃度不純物領域24は完全に覆われている。 The active matrix substrate, (in the figure, the hatched portion) metal film 16 is formed instead of the metal film 25 and 15 of the first embodiment, as shown in FIG. 3, the channel portion 12 of the semiconductor layer 30, medium concentration impurity regions 23 and high concentration impurity regions 24 are completely covered. この金属膜16は、図3に示すように、絵素電極4 The metal film 16, as shown in FIG. 3, the picture element electrode 4
のエッジとなる部分に接している。 In contact with the portion to be the edge. 作製方法としては、 As the manufacturing method,
実施形態1と同様に行うことができる。 It can be carried out similarly to Embodiment 1.

【0031】このように、上述した本発明の実施形態1 [0031] Embodiment 1 of this manner, the present invention described above
および実施形態2においては、絵素電極と薄膜トランジスタのドレイン領域とを接続する金属により遮光膜が形成されていることから、新たな工程を付加することなく遮光膜を形成することが可能となっている。 And in the second embodiment, since the light-shielding film of a metal connecting the pixel electrode and the TFT drain region is formed, it is possible to form the light-shielding film without adding a new step there.

【0032】以下に、このようにして作製された実施形態1および実施形態2のアクティブマトリクス基板について、TFTの特性試験を行った結果を示す。 [0032] Hereinafter, an active matrix substrate of the thus prepared was embodiments 1 and 2 shows the results of characteristic tests of the TFT. 図7は、 Figure 7,
実施形態1および実施形態2のアクティブマトリクス基板の電流−電圧特性を示す図である。 Current active matrix substrate of Embodiment 1 and Embodiment 2 - is a graph showing voltage characteristics. ここで、横軸はゲート電圧、縦軸はドレイン電流とし、ソース・ドレイン間の電圧は10Vとした。 Here, the horizontal axis represents the gate voltage and the vertical axis is the drain current, the source-drain voltage was 10V. 表1は、金属膜にかけた電圧Vbに対するTFTのオン電流Ionおよびオフ電流I Table 1, the on-current of the TFT with respect to the voltage Vb obtained by multiplying the metal film Ion and off-current I
offを示す。 Shows the off. ここで、オフ電流はゲート電圧=−10 Here, the off current is the gate voltage = -10
Vでの電流値、オン電流はゲート電圧=15Vでの電流値である。 Current value at V, the on-current is a current value at the gate voltage = 15V. 尚、表1においては、比較例として、図5に示すような、金属膜がTFT部分に設けられていない従来のアクティブマトリクス基板を併せて示す。 In Table 1, as a comparative example, as shown in FIG. 5, the metal film is also shown a conventional active matrix substrate which is not provided in the TFT portion.

【0033】 [0033]

【表1】 [Table 1]

【0034】上記の図7および表1から理解されるように、実施形態1および2のアクティブマトリクス基板においては、光照射時のTFTのオフ電流を減少させることができた。 [0034] As can be understood from FIG. 7 and Table 1 above, in the active matrix substrate of Embodiment 1 and 2, it was possible to reduce the off current when the TFT light irradiation. さらに、金属膜15に電圧を印加することにより、TFTのオン電流を増加させ、オフ電流を減少させることができる。 Further, by applying a voltage to the metal film 15, the on-current of the TFT is increased, it is possible to reduce the off current.

【0035】また、実施形態2においては、絵素電極4 Further, in the embodiment 2, the picture element electrode 4
のエッジとなる部分に接して、金属膜16が形成されており、絵素電極4と同じ電位になっている。 In contact with the portion to be the edge, the metal film 16 is formed, it has the same potential as the pixel electrode 4. よって、液晶表示装置に用いられた場合には、該エッジにおける液晶分子の配向乱れを抑制することもできる。 Therefore, when used in a liquid crystal display device, it is also possible to suppress the alignment disorder of the liquid crystal molecules in the edge.

【0036】 [0036]

【発明の効果】以上のように、本発明によれば、TFT As it is evident from the foregoing description, according to the present invention, TFT
のチャネル部が充分遮光されているので、光が照射された時にチャネル部の特性が変化してオフ電流が増加されることがない。 Since the channel portion of the is sufficient light shielding, never off current is increased characteristics of the channel portion is changed when the light is irradiated. また、液晶表示装置に用いられた場合に、金属膜が形成されている部分には、この基板の対向基板上に、別の遮光膜を形成する必要がないので、液晶表示装置の開口率を大きくすることができる。 Further, when used in a liquid crystal display device, the portion where the metal film is formed, the opposing substrate of the substrate, it is not necessary to form a separate light-shielding film, the aperture ratio of the liquid crystal display device it can be increased.

【図面の簡単な説明】 BRIEF DESCRIPTION OF THE DRAWINGS

【図1】本発明の実施形態1のアクティブマトリクス基板の平面図である。 1 is a plan view of an active matrix substrate of Embodiment 1 of the present invention.

【図2】図1のA−A'線による断面図である。 It is a sectional view according to Figure 2 the line A-A 'in FIG.

【図3】本発明の実施形態2のアクティブマトリクス基板の平面図である。 3 is a plan view of an active matrix substrate of Embodiment 2 of the present invention.

【図4】図3のA−A'線による断面図である。 Is a cross-sectional view taken along line A-A 'of FIG. 3. FIG.

【図5】一般的なアクティブマトリクス基板の模式図である。 5 is a schematic diagram of a general active matrix substrate.

【図6】従来のアクティブマトリクス基板の断面図である。 6 is a cross-sectional view of a conventional active matrix substrate.

【図7】TFTの特性試験を行った結果を示す図である。 7 is a diagram showing the results of property tests of the TFT.

【符号の説明】 DESCRIPTION OF SYMBOLS

3 ゲート電極 4 絵素電極 6 付加容量用電極 7a コンタクトホール 7b コンタクトホール 7c コンタクトホール 9 ソース電極 10 ドレイン電極 12 チャネル部 13 ゲート絶縁膜 14 第1の層間絶縁膜 15 金属膜 16 金属膜 17 第2の層間絶縁膜 23 中濃度不純物領域 24 高濃度不純物領域 25 金属膜 30 半導体層 3 gate electrode 4 pixel electrode 6 additional capacitance electrode 7a contact hole 7b contact hole 7c contact hole 9 source electrode 10 drain electrode 12 channel section 13 gate insulating film 14 first interlayer insulation film 15 a metal film 16 a metal film 17 second interlayer insulating film 23 concentration impurity regions 24 a high concentration impurity region 25 the metal film 30 the semiconductor layer

───────────────────────────────────────────────────── フロントページの続き (72)発明者 島田 尚幸 大阪府大阪市阿倍野区長池町22番22号 シャープ株式会社内 (56)参考文献 特開 昭63−292115(JP,A) 特開 平2−247619(JP,A) 特開 平3−142418(JP,A) 特開 平2−242226(JP,A) 特開 昭63−208896(JP,A) 特開 平4−237027(JP,A) 特開 昭64−28622(JP,A) ────────────────────────────────────────────────── ─── of the front page continued (72) inventor Naoyuki Shimada Osaka Abeno-ku, Osaka Nagaike-cho, No. 22 No. 22 in the sharp Corporation (56) reference Patent Sho 63-292115 (JP, a) JP flat 2- 247619 (JP, A) Patent Rights 3-142418 (JP, A) Patent Rights 2-242226 (JP, A) JP Akira 63-208896 (JP, A) Patent Rights 4-237027 (JP, A) Patent Akira 64-28622 (JP, A)

Claims (1)

    (57)【特許請求の範囲】 (57) [the claims]
  1. 【請求項1】 基板上に絵素電極がマトリクス状に形成され、該絵素電極の周辺部を通って、複数の走査配線および複数の信号配線が形成され、両配線の交差位置近傍に、絵素電極を駆動する薄膜トランジスタが形成されたアクティブマトリクス基板において、 前記薄膜トランジスタはチャネル部、中濃度不純物領域、高濃度不純物領域を有する半導体層を具備してなり、前記薄膜トランジスタを被覆する絶縁層上の少なくとも前記チャネル部、中濃度不純物、高濃度不純物領域に対応する位置に第1の金属膜が形成されるとともに、 1. A picture element electrode on the substrate are formed in a matrix, through peripheral portions of the picture elements electrodes, a plurality of scan lines and a plurality of signal lines are formed, near intersections of both lines, in the active matrix substrate thin film transistor for driving the pixel electrode is formed, the thin film transistor comprises comprises a semiconductor layer having a channel portion, the medium concentration impurity regions, the high concentration impurity region, on the insulating layer covering the thin film transistor at least the channel part, the medium concentration impurity, the first metal film is formed at a position corresponding to the high concentration impurity regions,
    該第1の金属膜には電圧印加手段が設けられ、前記絵素電極と薄膜トランジスタのドレイン領域との間を接続する第2の金属膜が前記第1の金属膜と同材料によって前記絶縁膜上に貫通形成されてなり、前記第2の金属膜上には該第2の金属膜と接続された絵素電極が形成されて The first metal film is provided voltage applying means, said insulating film by a second metal film of the first metal film and the same material for connecting between the pixel electrode and the TFT drain region to be formed through, on the second metal film is formed pixel electrode connected with the second metal film
    おり、 前記第1の金属膜と前記第2の金属膜とは分離し Cage, separated from the first metal film and the second metal film
    て形成されることを特徴とするアクティブマトリクス基板。 Active matrix substrate characterized by being formed Te.
JP28078198A 1992-09-03 1998-10-02 Active matrix substrate Expired - Lifetime JP3287806B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP28078198A JP3287806B2 (en) 1992-09-03 1998-10-02 Active matrix substrate

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP28078198A JP3287806B2 (en) 1992-09-03 1998-10-02 Active matrix substrate

Publications (2)

Publication Number Publication Date
JPH11153812A JPH11153812A (en) 1999-06-08
JP3287806B2 true JP3287806B2 (en) 2002-06-04

Family

ID=17629874

Family Applications (1)

Application Number Title Priority Date Filing Date
JP28078198A Expired - Lifetime JP3287806B2 (en) 1992-09-03 1998-10-02 Active matrix substrate

Country Status (1)

Country Link
JP (1) JP3287806B2 (en)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6515648B1 (en) 1999-08-31 2003-02-04 Semiconductor Energy Laboratory Co., Ltd. Shift register circuit, driving circuit of display device, and display device using the driving circuit
TW478014B (en) * 1999-08-31 2002-03-01 Semiconductor Energy Lab Semiconductor device and method of manufacturing thereof
JP5084114B2 (en) * 1999-08-31 2012-11-28 株式会社半導体エネルギー研究所 Projector
AU2003302834A1 (en) 2002-12-09 2004-06-30 Samsung Electronics Co., Ltd. Display pixel, display apparatus having an image pixel and method of manufacturing display device
JP2015118189A (en) * 2013-12-17 2015-06-25 株式会社ジャパンディスプレイ Liquid crystal display device and electronic equipment
JP5955920B2 (en) * 2014-10-28 2016-07-20 株式会社半導体エネルギー研究所 Semiconductor device

Also Published As

Publication number Publication date
JPH11153812A (en) 1999-06-08

Similar Documents

Publication Publication Date Title
US6495858B1 (en) Active matrix display device having thin film transistors
US7423291B2 (en) Semiconductor device and electronic device
KR100736114B1 (en) IPS mode Liquid crystal display device and method for fabricating the same
EP0450941B1 (en) An active matrix display device
US7259820B2 (en) Active matrix type liquid crystal display device and method of manufacturing the same
JP3292657B2 (en) A thin film transistor and a manufacturing method of a liquid crystal display device using the same
US4905066A (en) Thin-film transistor
US7205570B2 (en) Thin film transistor array panel
JP3708637B2 (en) The liquid crystal display device
US5879959A (en) Thin-film transistor structure for liquid crystal display
US20030112383A1 (en) Liquid crystal display, thin film transistor array panel for liquid crystal display and method of manufacturing the same
US8107028B2 (en) Display device having improved step coverage for thin film transistors
JP3702096B2 (en) A thin film transistor and a display device
EP0338822B1 (en) A liquid crystal active-matrix display device
JP3525316B2 (en) Active matrix display device
KR100657387B1 (en) Thin film transistor, fabrication method thereof and liquid crystal display having the thin film transistor
JP3141860B2 (en) A method of manufacturing a liquid crystal display device
US6927809B2 (en) Active matrix substrate and display device
JP2776376B2 (en) Active matrix liquid crystal display panel
US5982460A (en) Electro-optical display
EP0136509A2 (en) Active matrix type display apparatus
JP3269787B2 (en) The liquid crystal display device
KR0158260B1 (en) Matrix array and manufacturing method of active matrix liquid crystal display device
JP3444053B2 (en) Thin-film semiconductor device
JP2720862B2 (en) A thin film transistor and the thin film transistor array

Legal Events

Date Code Title Description
FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080315

Year of fee payment: 6

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090315

Year of fee payment: 7

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100315

Year of fee payment: 8

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100315

Year of fee payment: 8

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110315

Year of fee payment: 9

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120315

Year of fee payment: 10

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120315

Year of fee payment: 10

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130315

Year of fee payment: 11

EXPY Cancellation because of completion of term
FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130315

Year of fee payment: 11