JP2006013056A - 半導体集積回路装置及び回路配線方法 - Google Patents

Abstract

【課題】 ゲート電極に繋がる配線に関し、アンテナ効果によるチャージングの影響を極力抑え、プラズマ処理を伴うウェハプロセスにおいても高信頼性が得られる半導体集積回路装置及び回路配線方法を提供する。
【解決手段】 配線部ＷＲ１はゲート電極１３引き出し用の縦方向優先配線部として、最終的な配線前の配線層１５３まで配線面積を最小限とする。これにより、アンテナ効果対策として最良の配線構造が得られる。一方、配線部ＷＲ２は、アンテナ効果対象外の配線パターンとして、配線部ＷＲ１との接続以外の実質的な回路配線を構成する広域配線部である。また、必須パターンとして配線部ＷＲ１近傍にパターン端部１５３Ｅを配する。配線部ＷＲ３は最終接続配線部である。すなわち、配線部ＷＲ１は、配線部ＷＲ３によってはじめて他の必要な素子回路（配線部ＷＲ２）と接続関係を持つことになる。
【選択図】 図１

Description

本発明は、ウェハプロセスにおいてアンテナ効果対策を考慮した配線設計を有する半導体集積回路装置及び回路配線方法に関する。

ウェハプロセスにおいて、アンテナ効果によるチャージングの影響が懸念される。例えば、ＣＶＤ、スパッタリング、エッチング、アッシング等、プラズマを利用した製造過程で、配線パターンへのチャージング（電荷の蓄積）が増大する。この配線パターンがアンテナとなり、配線パターンに繋がる素子のゲート電極等は影響を受ける。これにより、ゲート電極下の薄いゲート絶縁膜にチャージングダメージが入る。すなわち、ゲート電極に繋がる配線パターンが長いと、アンテナ効果によってゲート絶縁膜の耐圧劣化が顕著になり、最悪、絶縁破壊に至る危険性がある。

従来、アンテナ効果の対策として、ゲート電極に繋がる配線の面積について制限をかけた設計をする。しかも、標準セル内の配線部分をも考慮しつつ、トランジスタのゲートサイズに適合させた配線の面積制限が行える配置配線方法が開示されている（例えば、特許文献１参照）。
特開２００１−１０２４５８号公報（第４、第５頁、図１〜図３）

従来の、アンテナ効果対応の配線設計では、アンテナ効果対象の配線を分割し、すぐ上の配線層にて分割した配線を繋げるといった手法が展開される。アンテナ効果対策としてその効果は期待できるが、配線にチャージングが少しずつ増えるのは否めない。プラズマ現象は計り知れないチャージングを及ぼし兼ねない。各トランジスタに適合するよう計算で設定された配線の面積制限を逸脱してチャージングの影響が大きくなる恐れもある。

本発明は上記のような事情を考慮してなされたもので、ゲート電極に繋がる配線に関し、アンテナ効果によるチャージングの影響を極力抑え、プラズマ処理を伴うウェハプロセスにおいても高信頼性が得られる半導体集積回路装置及び回路配線方法を提供しようとするものである。

本発明に係る半導体集積回路装置は、半導体基板上に絶縁膜を介して形成されたゲート電極部材と、前記ゲート電極部材と接続され各々層間絶縁膜を介して形成されたｎ層配線層（ｎは３以上の自然数）のうち第ｎ−１層配線層までを用いて上層に引き上げられた縦方向優先の第１配線部と、前記配線層のうち、少なくとも前記第ｎ−１層配線層以下で前記導電部材以外の部分との接続関係を有して横方向にも伸長し前記第１配線部近傍にパターン端部を配する第２配線部と、前記配線層のうち、前記第１配線部近傍で前記第１配線部と前記第２配線部を接続する前記層間絶縁膜上の第ｎ層配線層による第３配線部と、を含む。

上記本発明に係る半導体集積回路装置によれば、第１配線部は、縦方向優先の引き上げ配線である。これにより、第ｎ−１層まで配線面積を最小限とし、必要十分なアンテナ効果対策の配線構造が得られる。一方、第２配線部は、アンテナ効果対象外の配線パターンで、第ｎ−１層まで比較的配線の自由度が与えられる。ただし、第１配線部近傍にパターン端部を配し、第ｎ層による第３配線部における第１配線部と第２配線部の接続をできるだけ短い配線で実現するようにしている。このような配線構造とすることにより、ゲート電極部材へのチャージング（電荷の蓄積）を大幅に低減できる。

なお、上記本発明に係る半導体集積回路装置において、次のいずれかの特徴を有することにより、ゲート電極部材へのチャージングの抑制に寄与する。
前記第１配線部は、前記層間絶縁膜中のビア接続部材及びビア接続用パッドにより構成される。
前記第２配線部は、前記半導体基板への接続経路を有する。
前記第ｎ−１層配線層は、電源の配線層を含む。
前記第ｎ−１層配線層は、外部接続用のパッド電極の下部電極と接続関係を有する。
前記第ｎ層配線層は、外部接続用のパッド電極の形成層である。

また、本発明に係る半導体集積回路装置は、半導体基板上に絶縁膜を介して形成された素子用の導電部材と、前記導電部材と接続され層間絶縁膜をそれぞれ介して所定層まで引き上げるだけの縦方向優先配線部と、前記層間絶縁膜をそれぞれ介して所定層まで少なくとも前記半導体基板への接続経路を含むと共に前記導電部材以外の部分との接続関係を有し、少なくとも前記縦方向優先配線部近傍にパターン端部を配する広域配線部と、前記縦方向優先配線部近傍における前記所定層の上層で前記縦方向優先配線部と前記広域配線部とを接続する最終接続配線部と、を含む。

上記本発明に係る半導体集積回路装置によれば、縦方向優先配線部により、チャージングが懸念される導電部材は接続される配線面積は所定層まで最小限になる。これにより、所定層までアンテナ効果対策として最良の配線構造が得られる。一方、広域配線部は、アンテナ効果対象外の配線パターンで、比較的配線の自由度が与えられる。ただし、縦方向優先配線部近傍にパターン端部を配する。これにより、最終接続配線部が短い配線で実現される。このような配線構造とすることにより、絶縁膜破壊が懸念される電極部材へのチャージング（電荷の蓄積）を大幅に低減することができる。

なお、上記本発明に係る半導体集積回路装置において、次のいずれかの特徴を有することにより、アンテナ効果対象の導電部材に対するチャージングの抑制に寄与する。
前記縦方向優先配線部は、前記層間絶縁膜中のビア接続部材及びビア接続用パッドにより構成される。
前記広域配線部は、少なくとも前記半導体基板の拡散層への接続、外部接続用パッドへの接続構造のいずれかまたは両者を含む。
前記最終接続配線部は、外部接続用のパッド電極と同一層で構成される。

本発明に係る回路配線方法は、半導体基板上に少なくとも絶縁膜を介して形成された導電部材を形成し、前記導電部材と接続関係を結ぶｎ層（ｎは３以上の自然数）の多層配線層を有する回路配線方法において、それぞれ層間絶縁膜を介し第ｎ−１層配線層までの配線パターニングであって、前記導電部材と接続され前記層間絶縁膜各々を介して上層に引き上げるだけの縦方向優先の第１配線部及び前記半導体基板への接続経路を含むと共に前記導電部材以外の部分との接続関係を有する少なくとも前記第１配線部近傍にパターン端部を配する第２配線部を形成する工程と、前記第１配線部近傍で前記第１配線部と前記第２配線部を接続する前記層間絶縁膜上の第ｎ層配線層による第３配線部を形成する工程と、を含む。

上記本発明に係る回路配線方法によれば、アンテナ効果が懸念される第１配線部、アンテナ効果の懸念がない第２配線部をそれぞれ分けて第ｎ−１層配線層まで同時に形成する。第１配線部は配線面積が最小限になるよう、上層に引き上げるだけの縦方向優先の配線、第２配線部は比較的配線の自由度が与えられ、大部分の回路配線を構成する。そして、第１配線部と第２配線部の接続を最終的に行う。すなわち、第ｎ層配線層による第３配線部の形成である。これにより、絶縁膜破壊が懸念される電極部材へのチャージング（電荷の蓄積）を大幅に低減することができる。

なお、上記本発明に係る回路配線方法において、次のいずれかの特徴を有することにより、アンテナ効果対象の導電部材に関するチャージングの抑制に寄与する。
前記第１配線部は、前記第ｎ−１層配線層まで最短距離で引き上げるようにする。
前記第２配線部は、前記第ｎ−１層配線層を引き回し優先の配線層とする。
前記第３配線部は、電源の配線層より上層の配線層で構成される。

発明を実施するための形態

図１は、本発明の一実施形態に係る半導体集積回路装置の要部を示す断面図である。
素子分離領域１１に囲まれた所定導電型の半導体基板１０上にＭＯＳ型素子Ｑ１が形成されている。ＭＯＳ型素子Ｑ１は、半導体基板１０上にゲート酸化膜１２を介してゲート電極１３が設けられ、図示しないゲート電極１３両側の基板１０表面にはソース／ドレインの拡散層が配される。ＭＯＳ型素子Ｑ１やその他の素子による回路配線は、それぞれ層間絶縁膜１４及びビア接続部材１６を介してのメタルの配線層１５１〜１５４により構成される。

例えば、ゲート電極１３と接続関係を有する配線層は次のように構成されている。配線層１５１〜１５４のうち、まず配線層１５３までを用いて縦方向優先の配線部ＷＲ１が形成されている。配線部ＷＲ１は、最小配線面積で引き上げるため層間絶縁膜１４中のビア接続部材１６及びビア接続用パッドＶＰにより構成される。また、配線部ＷＲ２は、配線層１５１〜１５４のうち、配線層１５３まで、ゲート電極１３以外の部分との必要な接続関係、保護構造等を有し、かつ適当なパターン端部１５３Ｅが配線部ＷＲ１近傍に引き回される。すなわち、配線部ＷＲ２は、縦方向ばかりでなく横方向にも伸長し、集積回路のための所望の配線パターン等を得ている。もちろん、必要な素子の拡散層との接続や電源線への接続、外部端子に関係する配線接続等も必要に応じて組み込まれる。配線部ＷＲ３は、配線層１５４であり、配線部ＷＲ１、ＷＲ２を接続する。

配線部ＷＲ２に関し、図１においては、配線層１５１〜１５３と各ビア接続部１６によりパッド電極形成のための積層電極ＵＭが示されている。配線層１５１の任意パターンは、保護ダイオード回路Ｄに接続され、電荷放電経路を確保している。配線層１５３の任意パターンは、上記パターン端部１５３Ｅを有すると共に積層電極ＵＭと接続されている。また、電源配線も配線層１５３のような比較的上層を利用して引き回される。

そして、配線部ＷＲ３は、これら配線部ＷＲ１、ＷＲ２をなるべく短い配線で接続する。これにより、配線部ＷＲ１へのチャージングの影響を抑制する。配線部ＷＲ３は、配線層１５４であって最上配線層である。なお、配線層１５４にて積層電極ＵＭ上の外部接続用パッドＰＡＤが形成されている。パッシベーション膜１７は、配線層１５４またはパッドＰＡＤを保護するために形成されている。

上記実施形態の構成によれば、配線部ＷＲ１はゲート電極１３引き出し用の縦方向優先配線部として、最終的な配線前の配線層１５３まで配線面積を最小限とする。これにより、アンテナ効果対策として最良の配線構造が得られる。一方、配線部ＷＲ２は、アンテナ効果対象外の配線パターンとして、配線部ＷＲ１との接続以外の実質的な回路配線を構成する広域配線部である。配線部ＷＲ２は、比較的配線の自由度が与えられ、配線層１５３のような上層で電源配線が引き回される。また、配線部ＷＲ２は、必須パターンとして配線部ＷＲ１近傍にパターン端部１５３Ｅを配する。これにより、配線部ＷＲ３における配線部ＷＲ１とＷＲ２の接続をできるだけ短い配線で実現するようにしている。配線部ＷＲ３は最終接続配線部である。すなわち、配線部ＷＲ１は、配線部ＷＲ３によってはじめて他の必要な素子回路（配線部ＷＲ２）と接続関係を持つことになる。このような配線構造とすることにより、プラズマ処理を伴う工程を経ても、ゲート電極１３へのチャージング（電荷の蓄積）を大幅に低減できる。従って、ゲート酸化膜１２のチャージングダメージは最小限になって耐性劣化、絶縁破壊が防止できる。これにより、ＭＯＳ型素子Ｑ１等、集積回路を構成する素子の信頼性が向上し、ひいては製品歩留まりが向上する。

図２は、本発明の一実施形態に係る回路配線方法の要部を工程順に示す流れ図である。図３は、図１の構成における製造途中工程の断面図であり、これらの図を参照しながら説明する。
半導体集積回路配線は、ｎ層メタル配線で構成されるものとする。ｎ層は３層以上であり、図１を参照するならｎ＝４である。素子分離領域１１に囲まれた所定導電型の半導体基板１０上において、ＭＯＳ型素子Ｑ１のようなゲート酸化膜１２及びゲート電極１３を有する素子及び図示しないその他の素子が多数形成されている。

ゲート電極への接続配線のような、アンテナ効果の影響が懸念される配線カテゴリー１について、配線部ＷＲ１のような配線設計を選択する。すなわち、ｎ層メタル配線層のうち第ｎ−１層まで、最短距離で引き上げるのみの配線を構成する（処理Ｓ１）。プラズマ処理は、例えば各層間絶縁膜１４の形成におけるＣＶＤ（化学気相成長）工程や、各ビア接続部材１６形成のためのエッチング開孔、各金属配線層１５１〜１５４のパターニングに伴う異方性エッチング等で多用される。従って、ゲート電極１３に接続される第１配線部ＷＲ１の加工にもプラズマ処理が含まれる。配線部ＷＲ１は最小限の配線面積となり、アンテナ効果の影響を最小限とする。

一方、ゲート電極以外の部分との必要な接続関係、つまりアンテナ効果の懸念がない配線カテゴリー２については、配線部ＷＲ２のような比較的自由度の高い配線設計を選択する。すなわち、ｎ層メタル配線層のうち第ｎ−１層配線層までで、配線部ＷＲ１との接続を除いた実質的な回路配線を実現する配線を構成する（処理Ｓ２）。必要に応じて、素子の拡散層との接続や電源線への接続、外部端子に関係する配線接続等も組み込まれる。つまり、チャージングが増大しないよう基板１０への電荷放電経路が確保された配線形態を実現する。なお、必須パターンとして第ｎ−１層配線層にて配線部ＷＲ１近傍へのパターン端部（１５３Ｅ）を配する。第ｎ−１層配線層は、配線の自由度も大きく、電源配線や所望の接続のための引き回し優先の配線層とした方がよい。

上記処理Ｓ１とＳ２は、それぞれ第ｎ−１層配線層まで同時進行して配線が構成され、配線部ＷＲ１，ＷＲ２互いの接続関係は未だ持たない。図３に示すように、配線部ＷＲ１は、最小限の配線面積で上層に引き上げられるのみの配線となる。図３では、ビア接続部材１６及びビア接続用パッドＶＰにより構成される。これにより、加工上のプラズマ処理に起因するゲート酸化膜１２へのチャージングダメージが最小限に抑えられる。また、配線部ＷＲ２は、何らかの構成により基板１０への電荷放電経路が確保され、チャージングが増大しないような配線形態となる。

最終接続の配線カテゴリー３として、配線部ＷＲ１と配線部ＷＲ２を結ぶ最上層の第ｎ層配線層を用いた配線部ＷＲ３が含まれる。配線部ＷＲ３によってはじめて配線部ＷＲ１は他の必要な素子回路（配線部ＷＲ２）と接続関係を持つことになる（処理Ｓ３）。その際も設計上許される限り短い配線で結線する。配線部ＷＲ３を短い配線で実現するために上記配線部ＷＲ２におけるパターン端部１５３Ｅの配置が重要である。配線部ＷＲ３を短い配線で実現することにより、配線部ＷＲ１へのチャージングの影響を抑制する。また、最上層の第ｎ層配線層を用いて外部接続用パッドＰＡＤの配設もなされる。外部接続用パッドＰＡＤ下は、処理Ｓ２の配線部ＷＲ２にて構成される積層電極ＵＭによって支持される。

上記実施形態の方法によれば、アンテナ効果が懸念される配線カテゴリー（第１配線部ＷＲ１）、アンテナ効果の懸念がない配線カテゴリー（第２配線部ＷＲ２）をそれぞれ分けて第ｎ−１層配線層まで形成する。第１配線部ＷＲ１は配線面積が最小限になるよう、上層に引き上げるだけの縦方向優先の配線とし、アンテナ効果対策としてとり得る最良の配線形態を実現する。第２配線部ＷＲ２は比較的配線の自由度が与えられ、大部分の回路配線を構成する。そして、最終接続の配線カテゴリー（第３配線部ＷＲ３）において、第１配線部ＷＲ１と第２配線部ＷＲ２の接続が達成される。すなわち、集積回路配線が完了する第ｎ層配線層による最終配線によって、アンテナ効果が懸念される第１配線部ＷＲ１が他の配線、つまり第２配線部ＷＲ２とはじめて接続される。これにより、ゲート電極等、絶縁膜破壊が懸念される電極部材へのチャージング（電荷の蓄積）を大幅に低減することができる。

以上説明したように本発明によれば、ゲート電極等、絶縁膜破壊が懸念される電極部材への配線は、回路配線の大部分を構成する他の大面積配線と最終結線される前まで、縦方向優先の引き上げ配線のみとする。これにより、ゲート電極等、絶縁膜破壊が懸念される電極部材は、プラズマ処理に起因するチャージング量が最小限となる。従って、ゲート酸化膜のチャージングダメージは最小限になって耐性劣化、絶縁破壊が防止できる。これにより、集積回路を構成する素子の信頼性が向上し、ひいては製品歩留まりが向上する。この結果、ゲート電極に繋がる配線に関し、アンテナ効果によるチャージングの影響を極力抑え、プラズマ処理を伴うウェハプロセスにおいても高信頼性が得られる半導体集積回路装置及びその製造方法を提供することができる。

一実施形態に係る半導体集積回路装置の要部を示す断面図。 一実施形態に係る回路配線方法の要部を工程順に示す流れ図。 図１の構成における製造途中工程の断面図。

符号の説明

１１…素子分離領域、１２…ゲート酸化膜、１３…ゲート電極、１４…層間絶縁膜、１５１〜１５４…配線層、１６…ビア接続部材、１７…パッシベーション膜、Ｑ１…ＭＯＳ型素子、Ｄ１…保護ダイオード、ＷＲ１，ＷＲ２，ＷＲ３…配線部、ＶＰ…ビア接続用パッド、ＰＡＤ…外部接続用パッド、ＵＭ…積層電極、Ｓ１〜Ｓ３…処理ステップ。

Claims (14)

1. 半導体基板上に絶縁膜を介して形成されたゲート電極部材と、
   前記ゲート電極部材と接続され各々層間絶縁膜を介して形成されたｎ層配線層（ｎは３以上の自然数）のうち第ｎ−１層配線層までを用いて上層に引き上げられた縦方向優先の第１配線部と、
   前記配線層のうち、少なくとも前記第ｎ−１層配線層以下で前記導電部材以外の部分との接続関係を有して横方向にも伸長し前記第１配線部近傍にパターン端部を配する第２配線部と、
   前記配線層のうち、前記第１配線部近傍で前記第１配線部と前記第２配線部を接続する前記層間絶縁膜上の第ｎ層配線層による第３配線部と、
   を含む半導体集積回路装置。
2. 前記第１配線部は、前記層間絶縁膜中のビア接続部材及びビア接続用パッドにより構成される請求項１記載の半導体集積回路装置。
3. 前記第２配線部は、前記半導体基板への接続経路を有する請求項１または２記載の半導体集積回路装置。
4. 前記第ｎ−１層配線層は、電源の配線層を含む請求項１〜３いずれか一つに記載の半導体集積回路装置。
5. 前記第ｎ−１層配線層は、外部接続用のパッド電極の下部電極と接続関係を有する請求項１〜４いずれか一つに記載の半導体集積回路装置。
6. 前記第ｎ層配線層は、外部接続用のパッド電極の形成層である請求項１〜５いずれか一つに記載の半導体集積回路装置。
7. 半導体基板上に絶縁膜を介して形成された素子用の導電部材と、
   前記導電部材と接続され層間絶縁膜をそれぞれ介して所定層まで引き上げるだけの縦方向優先配線部と、
   前記層間絶縁膜をそれぞれ介して所定層まで少なくとも前記半導体基板への接続経路を含むと共に前記導電部材以外の部分との接続関係を有し、少なくとも前記縦方向優先配線部近傍にパターン端部を配する広域配線部と、
   前記縦方向優先配線部近傍における前記所定層の上層で前記縦方向優先配線部と前記広域配線部とを接続する最終接続配線部と、
   を含む半導体集積回路装置。
8. 前記縦方向優先配線部は、前記層間絶縁膜中のビア接続部材及びビア接続用パッドにより構成される請求項７記載の半導体集積回路装置。
9. 前記広域配線部は、少なくとも前記半導体基板の拡散層への接続、外部接続用パッドへの接続構造のいずれかまたは両者を含む請求項７または８記載の半導体集積回路装置。
10. 前記最終接続配線部は、外部接続用のパッド電極と同一層で構成される請求項７〜９いずれか一つに記載の半導体集積回路装置。
11. 半導体基板上に少なくとも絶縁膜を介して形成された導電部材を形成し、前記導電部材と接続関係を結ぶｎ層（ｎは３以上の自然数）の多層配線層を有する回路配線方法において、
    それぞれ層間絶縁膜を介し第ｎ−１層配線層までの配線パターニングであって、前記導電部材と接続され前記層間絶縁膜各々を介して上層に引き上げるだけの縦方向優先の第１配線部及び前記半導体基板への接続経路を含むと共に前記導電部材以外の部分との接続関係を有する少なくとも前記第１配線部近傍にパターン端部を配する第２配線部を形成する工程と、
    前記第１配線部近傍で前記第１配線部と前記第２配線部を接続する前記層間絶縁膜上の第ｎ層配線層による第３配線部を形成する工程と、
    を含む回路配線方法。
12. 前記第１配線部は、前記第ｎ−１層配線層まで最短距離で引き上げるようにする請求項１１記載の回路配線方法。
13. 前記第２配線部は、前記第ｎ−１層配線層を引き回し優先の配線層とする請求項１１または１２記載の回路配線方法。
14. 前記第３配線部は、電源の配線層より上層の配線層で構成される請求項１１〜１３いずれか一つに記載の回路配線方法。

Images