JP2005532732A - デルタ・シグマ変調回路、およびデルタ・シグマ変調回路を用いるマルチノイズ減衰帯域とデータコンバータとを利用する方法 - Google Patents
デルタ・シグマ変調回路、およびデルタ・シグマ変調回路を用いるマルチノイズ減衰帯域とデータコンバータとを利用する方法 Download PDFInfo
- Publication number
- JP2005532732A JP2005532732A JP2004519530A JP2004519530A JP2005532732A JP 2005532732 A JP2005532732 A JP 2005532732A JP 2004519530 A JP2004519530 A JP 2004519530A JP 2004519530 A JP2004519530 A JP 2004519530A JP 2005532732 A JP2005532732 A JP 2005532732A
- Authority
- JP
- Japan
- Prior art keywords
- noise
- attenuation
- modulator
- transfer function
- pole
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M7/00—Conversion of a code where information is represented by a given sequence or number of digits to a code where the same, similar or subset of information is represented by a different sequence or number of digits
- H03M7/30—Compression; Expansion; Suppression of unnecessary data, e.g. redundancy reduction
- H03M7/3002—Conversion to or from differential modulation
- H03M7/3004—Digital delta-sigma modulation
- H03M7/3006—Compensating for, or preventing of, undesired influence of physical parameters
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M7/00—Conversion of a code where information is represented by a given sequence or number of digits to a code where the same, similar or subset of information is represented by a different sequence or number of digits
- H03M7/30—Compression; Expansion; Suppression of unnecessary data, e.g. redundancy reduction
- H03M7/3002—Conversion to or from differential modulation
- H03M7/3004—Digital delta-sigma modulation
- H03M7/3015—Structural details of digital delta-sigma modulators
- H03M7/302—Structural details of digital delta-sigma modulators characterised by the number of quantisers and their type and resolution
- H03M7/3024—Structural details of digital delta-sigma modulators characterised by the number of quantisers and their type and resolution having one quantiser only
- H03M7/3026—Structural details of digital delta-sigma modulators characterised by the number of quantisers and their type and resolution having one quantiser only the quantiser being a multiple bit one
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M7/00—Conversion of a code where information is represented by a given sequence or number of digits to a code where the same, similar or subset of information is represented by a different sequence or number of digits
- H03M7/30—Compression; Expansion; Suppression of unnecessary data, e.g. redundancy reduction
- H03M7/3002—Conversion to or from differential modulation
- H03M7/3004—Digital delta-sigma modulation
- H03M7/3015—Structural details of digital delta-sigma modulators
- H03M7/3031—Structural details of digital delta-sigma modulators characterised by the order of the loop filter, e.g. having a first order loop filter in the feedforward path
- H03M7/3033—Structural details of digital delta-sigma modulators characterised by the order of the loop filter, e.g. having a first order loop filter in the feedforward path the modulator having a higher order loop filter in the feedforward path, e.g. with distributed feedforward inputs
- H03M7/304—Structural details of digital delta-sigma modulators characterised by the order of the loop filter, e.g. having a first order loop filter in the feedforward path the modulator having a higher order loop filter in the feedforward path, e.g. with distributed feedforward inputs with distributed feedback, i.e. with feedback paths from the quantiser output to more than one filter stage
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Compression, Expansion, Code Conversion, And Decoders (AREA)
Abstract
Description
(発明の分野)
本発明は一般にデルタ・シグマ変調器に関し、特に、デルタ・シグマ変調回路と、デルタ・シグマ変調回路を用いるマルチノイズ減衰帯域とデータコンバータとを利用する方法とに関する。
デルタ・シグマ変調器は、特に、デジタル・アナログ変換器およびアナログ・デジタル変換器(DACおよびADC)において有用である。オーバサンプリングを利用して、デルタ・シグマ変調器は、一般に入力信号帯域幅よりもずっと広いオーバサンプリング周波数帯域の両端にわたって量子化ノイズパワーの拡散を行う。さらに、デルタ・シグマ変調器は、入力信号用ローパスフィルタとして機能し、ノイズに対してハイパスフィルタとして機能することによりノイズ整形を行う。これによって量子化ノイズパワーのほとんどが信号帯域の中からシフトされる。
本発明の原理は、ノイズ伝達関数内に複数の減衰帯域を持つデルタ・シグマ変調を実行する回路並びに方法で具現化される。1つの特定の実施形態によれば、ノイズ伝達関数における信号ベースバンドでのノイズの減衰を特徴とする第1のセットの極とゼロ点、並びに、ノイズ伝達関数の信号ベースバンドにおけるノイズの減衰を特徴とする少なくとも1つの追加セットの少なくとも1つの極とゼロ点を生成するフィルタシステムを備えたノイズシェーパが開示される。
図面の図1〜図8に描かれている実施形態を参照することにより、本発明の原理およびこの原理の利点をもっとも良く理解することができる。図では、同じ参照番号は同じ部品を示すものとする。
図1のシステムでは、選択されたノイズシェーパ102のNTFは図2Aに図示のように少なくとも2つのノイズ減衰帯域を有する。この構成によって、上述の2つのアプローチのバランスをとるという効果が得られる。低周波数減衰帯域は信号帯域でノイズの減衰を行い、第2の帯域は、非ゼロミスマッチ(不完全なマッチング)を用いて、(交番する)データストリームを別個のセットのDAC素子106と107とに分割することにより、ナイキスト・レートFs/2で復調できるノイズの減衰を行う。特に、信号帯域での減衰の平均レベル間の差分と、ナイキストでの平均レベル減衰とは、ダイナミックエレメントマッチング後の偶数および奇数のパリティエレメント106と107間のミスマッチの関数となる。さらに多くのミスマッチが出れば、ナイキストでさらに多くの変調器ノイズが復調されることになり、したがって、ナイキストでNTFにおけるより多くの減衰が必要となる。ナイキストで減衰が大きくなる結果、信号帯域の減衰の減少が得られる。(一般に、図2AのX軸より下の面積はX軸より上の面積に等しくなければならない。)したがって、NTFのグローバルなノイズ整形と、ローカルな減衰レベルとの間でバランスをとる必要がある。1%のミスマッチの場合、信号帯域とナイキストとにおいてほぼ−40dBの減衰レベルの差が最適である。
フィルタ段302a〜302dは、それぞれ、1/(1−Z−1)の伝達関数を有し、図2Bの正の実軸により画定されるz平面の右半分に極とゼロ点201とを生成する。極の実際の所在位置はフィードフォワード係数C1〜C4によりセットされる。フィードバックループ307aと307bは、DC点(Re=1、Im=0)から単位円(z=1)に沿って対応するゼロ点を移動させる。同様に、フィルタ段303aと303bは、それぞれ、1/(1+Z−1)の伝達関数を有し、フィードフォワード係数C5とC6とは、負の実軸により画定される図2Bのz平面の左半分に極202を配置する。フィードバックループ307cは、単位円に沿ってナイキストポイント(Re=−1、Im=0)から対応するゼロ点を移動させる。
Claims (29)
- 第1および第2の減衰帯域を用いてノイズ伝達関数を生成するフィルタシステムを備えたノイズシェーパ。
- 前記第1および第2の減衰帯域が、前記ノイズ伝達関数の信号ベースバンドに減衰帯域を含み、さらに、前記ノイズ伝達関数の前記信号ベースバンドの帯域外に別の減衰帯域を含む請求項1に記載のノイズシェーパ。
- 第1および第2の減衰帯域が前記フィルタシステムの第1および第2のセットの極とゼロ点に対応する請求項1に記載のノイズシェーパ。
- 前記第1および第2のセットの極とゼロ点が、前記ノイズ伝達関数のz平面特性化時に空間的に分離される第1および第2のセットの極とゼロ点を備えた請求項3に記載のノイズシェーパ。
- 前記ノイズ伝達関数のz平面特性化時に、前記第1および第2のセットの極とゼロ点が極とゼロ点の数において異なる請求項3に記載のノイズシェーパ。
- 前記フィルタシステムが、n個のセットの極とゼロ点を生成するためのn個のインタリーブ済みフィルタを備え、nは1より大きい整数である請求項3に記載のノイズシェーパ。
- フィードフォワードデルタ・シグマ変調器を備えた請求項1に記載のノイズシェーパであって、
前記第1の減衰帯域を特徴づける第1の伝達関数を有し、変調器入力信号を受信し、変調器加算器と、前記加算器の出力部の変調器量子化器との中へ重み付き入力用の第1の信号を出力するフィルタと、
前記第2の減衰帯域を特徴づける第2の伝達関数を有し、前記量子化器の出力部から入力信号を受信して、前記変調器加算器と量子化器との中へ重み付き入力用の第2の信号を出力するフィルタと、を備えたノイズシェーパ。 - フィードバックデルタ・シグマ変調器を備えた請求項1に記載のノイズシェーパであって、
前記第1の減衰帯域を特徴づける第1の伝達関数を有し、前記変調器への入力信号と、変調器量子化器からのフィードバックとを受信し、前記量子化器への入力部で変調器加算器へ信号を出力するフィルタと、
前記第2の減衰帯域を特徴づける第2の伝達関数を有し、前記量子化器からフィードバックを受信し、前記加算器へ信号を出力するフィルタと、を備えたノイズシェーパ。 - 前記フィルタシステムがデジタルフィルタシステムを備えた請求項1に記載のノイズシェーパ。
- 前記フィルタシステムがアナログフィルタシステムを備えた請求項1に記載のノイズシェーパ。
- 前記第1の減衰帯域がDCを含み、前記第2の減衰帯域が周波数Fs/nを含み、Fsはサンプリング周波数であり、nは1より大きい整数である請求項1に記載のノイズシェーパ。
- 複数の少なくとも2つの減衰帯域の第1および第2の減衰帯域として前記第1および第2の減衰帯域を選択し、前記複数の減衰帯域のうちの選択された1つの減衰帯域がDCを含み、前記複数の減衰帯域のうちの他の減衰帯域がFs/n・mの周波数を含み、この場合、Fsは前記サンプリング周波数であり、mとnは整数であり、nは1より大きく、かつ、mはnよりも小さい請求項1に記載のノイズシェーパ。
- デルタ・シグマ変調器において信号を変調する方法であって、
ノイズ減衰を画定する第1のセットの少なくとも1つの極ゼロ点ペアを前記変調器のノイズ伝達関数内の第1の帯域にセットするステップと、
ノイズ減衰を画定する第2のセットの少なくとも1つの極ゼロ点ペアを前記変調器の前記ノイズ伝達関数内の少なくとも1つの第2の帯域にセットするステップと、を備えた方法において、前記第1および第2の極ゼロ点ペアの数を選択して、前記ノイズ伝達関数における前記第1の帯域と前記第2の帯域間のノイズ減衰の差分を生成する方法。 - 前記第1および第2のセットの少なくとも一方の極ゼロ点ペアをセットする前記ステップが、前記変調器の前記ノイズ伝達関数のz平面特性化の原点の周りで互いに関して回転するように第1および第2のセットの少なくとも一方の極ゼロ点ペアをセットするステップを備えた請求項13に記載の方法。
- 前記第1および第2のセットの少なくとも一方の極ゼロ点ペアをセットする前記ステップが、第1および第2のセットの等しくない数の極ゼロ点ペアをセットするステップを備えた請求項13に記載の方法。
- 前記第1および第2のセットの少なくとも一方の極ゼロ点ペアをセットする前記ステップが、前記変調器の前記ノイズ伝達関数のz平面特性化の前記DC点とナイキスト点との周りに前記極ゼロ点ペアを配置するステップを備えた請求項13に記載の方法。
- 第1の数の極ゼロ点ペアをセットする前記ステップが、前記デルタ・シグマ変調器の前記ノイズ伝達関数のz平面特性化の単位円周上の前記DC点の周りに配置を行うステップを備え、さらに、前記第2の数の極ゼロ点ペアが、前記ノイズ伝達関数でn個の減衰帯域を画定するために、前記第1の数の極ゼロ点ペアから離間して配置された前記デルタ・シグマ変調器の前記ノイズ伝達関数のz平面特性化時に、前記単位円の周りの点に配置されたn個のセットの極ゼロ点ペアを備えた請求項13に記載の方法。
- 前記第2のセットの少なくとも1つの極ゼロ点ペアをセットする前記ステップが、第1および第2のフィルタ段のインタリービングを行うサブステップを備えた請求項13に記載の方法。
- 請求項13に記載の方法であって、選択された数のフィルタ段の変調トポロジを選択するステップを備えた方法において、
前記第1のセットの少なくとも1つの極ゼロ点ペアをセットする前記ステップが、第1の伝達関数を有する少なくとも1つのフィルタ段を選択するサブステップを備え、
前記第2のセットの少なくとも1つの極ゼロ点ペアをセットするステップが、第2の伝達関数を有する少なくとも1つのフィルタ段を選択するサブステップをさらに備えた方法。 - 前記変調器がデジタルデルタ・シグマ変調器を備えた請求項13に記載の方法。
- 前記変調器がアナログデルタ・シグマ変調器を備えた請求項13に記載の方法。
- データコンバータであって、
変換器出力信号ベースバンドと、少なくとも1つの第2のノイズ減衰帯域とにおいてノイズを減衰するための第1のノイズ減衰帯域を含む複数のノイズ減衰帯域を持つノイズ伝達関数を有するデルタ・シグマ変調器と、
前記変調器からの出力信号を分割して複数の中間信号に変える回路と、
複数のインタリーブされたデータ変換エレメントであって、前記中間信号のうちの対応する中間信号を第1の形から第2の形へ変換する個々のデータ変換エレメントと、
前記変換エレメントからの出力信号を加算して、変換器出力信号に変える加算器と、を備えたデータコンバータにおいて、前記変調器の前記第2のノイズ減衰帯域が、前記変調器から出力されたノイズであって、前記インタリーブされた変換エレメント間のミスマッチにより復調されたノイズを減衰させることを特徴とするデータコンバータ。 - 前記分割用回路が、n個のインタリーブされた変換エレメントによる変換用出力信号をn個の中間信号に分割し、前記少なくとも1つの第2のノイズ減衰帯域が、前記変調器の前記ノイズ伝達関数の中にn個の減衰帯域を含む請求項22に記載のデータコンバータ。
- 前記インタリーブされたデータ変換エレメントが、インタリーブされたオペレーティング相で作動する複数のスイッチドキャパシタフィルタエレメントを備えた請求項22に記載のデータコンバータ。
- 前記インタリーブされたデータ変換エレメントが、インタリーブされたオペレーティング相で作動する複数の電流ステアリングエレメントを備えた請求項22に記載のデータコンバータ。
- 前記第1の形がデジタル形式で、前記第2の形がアナログ形式である請求項22に記載のデータコンバータ。
- 前記第1の形がアナログ形式で、前記第2の形がアナログ形式である請求項22に記載のデータコンバータ。
- 前記第1のノイズ減衰帯域と、前記少なくとも1つの第2のノイズ減衰帯域との間のノイズ減衰レベルの差分が、前記インタリーブされた変換エレメント間のミスマッチレベルの関数として選択される請求項22に記載のデータコンバータ。
- 前記デルタ・シグマ変調器が少なくとも2つのセットの極ゼロ点ペアを生成し、個々のセットが前記z平面上の前記極ゼロ点ペアの数および位置において異なる請求項22に記載のデータコンバータ。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US10/191,016 US6738003B2 (en) | 2002-07-08 | 2002-07-08 | Delta-sigma modulation circuits and methods utilizing multiple noise attenuation bands and data converters using the same |
PCT/US2003/011777 WO2004006440A1 (en) | 2002-07-08 | 2003-04-16 | Delta-sigma modulation circuits and methods utilizing multiple noise attenuation bands and data converters using the same |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2005532732A true JP2005532732A (ja) | 2005-10-27 |
JP4057585B2 JP4057585B2 (ja) | 2008-03-05 |
Family
ID=29999950
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2004519530A Expired - Fee Related JP4057585B2 (ja) | 2002-07-08 | 2003-04-16 | デルタ・シグマ変調回路、およびデルタ・シグマ変調回路を用いるマルチノイズ減衰帯域とデータコンバータとを利用する方法 |
Country Status (5)
Country | Link |
---|---|
US (1) | US6738003B2 (ja) |
EP (1) | EP1540826A4 (ja) |
JP (1) | JP4057585B2 (ja) |
AU (1) | AU2003234114A1 (ja) |
WO (1) | WO2004006440A1 (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2014061253A1 (ja) * | 2012-10-19 | 2014-04-24 | 旭化成エレクトロニクス株式会社 | D/a変換器 |
WO2014156080A1 (ja) * | 2013-03-28 | 2014-10-02 | 旭化成エレクトロニクス株式会社 | デジタル-アナログ変換器及びデジタル-アナログ変換装置 |
Families Citing this family (24)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6864819B2 (en) * | 2003-05-09 | 2005-03-08 | Broadcom Corporation | State delayed technique and system to remove tones of dynamic element matching |
US6885330B2 (en) | 2003-09-05 | 2005-04-26 | Cirrus Logic, Inc. | Data converters with ternary pulse width modulation output stages and methods and systems using the same |
DE102004005138B9 (de) * | 2003-10-24 | 2010-11-25 | Infineon Technologies Ag | Verfahren zur Digital/Analog-Wandlung und entsprechende Digital/Analog-Wandlervorrichtung |
US7199741B2 (en) * | 2003-10-24 | 2007-04-03 | Infineon Technologies Ag | Method for digital/analog conversion and corresponding digital/analog converter device |
US7860189B2 (en) * | 2004-08-19 | 2010-12-28 | Intrinsix Corporation | Hybrid heterodyne transmitters and receivers |
WO2006033104A1 (en) | 2004-09-22 | 2006-03-30 | Shalon Ventures Research, Llc | Systems and methods for monitoring and modifying behavior |
US7193546B1 (en) | 2005-12-20 | 2007-03-20 | Cirrus Logic, Inc. | Phase-measuring delta-sigma modulator calibration method and apparatus |
US7221302B1 (en) | 2005-12-20 | 2007-05-22 | Cirrus Logic, Inc. | Delta-sigma modulator coefficient calibration method and apparatus |
US7242333B1 (en) * | 2005-12-30 | 2007-07-10 | Medtronic, Inc. | Alternate sampling integrator |
CN102684699B (zh) | 2006-05-21 | 2015-03-18 | 株式会社特瑞君思半导体 | 声音再现用数据变换装置 |
JP5552620B2 (ja) | 2008-06-16 | 2014-07-16 | 株式会社 Trigence Semiconductor | デジタルスピーカー駆動装置と集中制御装置とを搭載した自動車 |
US8195221B2 (en) * | 2008-06-30 | 2012-06-05 | Intel Corporation | Loop delay compensation for continuous time sigma delta analog to digital converter |
JP2012522459A (ja) * | 2009-03-31 | 2012-09-20 | アギア システムズ インコーポレーテッド | デルタシグマ変調器を用いてrf信号を直接合成するための方法および装置 |
CN102474266B (zh) | 2009-12-09 | 2015-06-24 | 株式会社特瑞君思半导体 | 选择装置 |
JP5748657B2 (ja) | 2009-12-16 | 2015-07-15 | 株式会社 Trigence Semiconductor | 音響システム |
US8736474B1 (en) * | 2013-01-07 | 2014-05-27 | Richtek Technology Corp. | Delta-sigma modulator for converting an analog input signal to a digital output signal using delta-sigma modulation |
US8779958B1 (en) | 2013-01-22 | 2014-07-15 | Analog Devices Technology | Continuous time input stage |
US9537514B2 (en) * | 2014-06-20 | 2017-01-03 | GM Global Technology Operations LLC | High oversampling ratio dynamic element matching scheme for high dynamic range digital to RF data conversion for cellular communications |
US9660632B1 (en) | 2015-12-16 | 2017-05-23 | Cirrus Logic, Inc. | Adjustable time duration for driving pulse-width modulation (PWM) output to reduce thermal noise |
US10361731B2 (en) * | 2017-11-30 | 2019-07-23 | Hrl Laboratories, Llc | Interleaved sigma delta modulator based SDR transmitter |
US10181862B1 (en) * | 2018-01-24 | 2019-01-15 | Raytheon Company | Parameterizable bandpass delta-sigma modulator |
WO2019148139A1 (en) * | 2018-01-26 | 2019-08-01 | California Institute Of Technology | Systems and methods for communicating by modulating data on zeros |
CN109540176B (zh) * | 2018-12-24 | 2022-08-05 | 中国航空工业集团公司西安飞行自动控制研究所 | 一种硅微陀螺Sigma Delta检测闭环控制系统结构及参数整定方法 |
SG11202108549YA (en) | 2019-02-07 | 2021-09-29 | California Inst Of Techn | Systems and methods for communicating by modulating data on zeros in the presence of channel impairments |
Family Cites Families (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5392042A (en) * | 1993-08-05 | 1995-02-21 | Martin Marietta Corporation | Sigma-delta analog-to-digital converter with filtration having controlled pole-zero locations, and apparatus therefor |
EP1035648A3 (en) * | 1999-03-10 | 2000-12-27 | Matsushita Electric Industrial Co., Ltd. | A band switching filter using a surface acoustic wave resonator and an antenna duplexer using the same |
JP3465630B2 (ja) * | 1999-06-02 | 2003-11-10 | 株式会社村田製作所 | アンテナ共用器および通信装置 |
KR100387212B1 (ko) * | 1999-09-21 | 2003-06-12 | 가부시키가이샤 무라타 세이사쿠쇼 | 듀플렉서 및 통신 장치 |
US6441761B1 (en) * | 1999-12-08 | 2002-08-27 | Texas Instruments Incorporated | High speed, high resolution digital-to-analog converter with off-line sigma delta conversion and storage |
US6542914B1 (en) * | 2000-09-01 | 2003-04-01 | Lecroy Corporation | Method and apparatus for increasing bandwidth in sampled systems |
US6727832B1 (en) * | 2002-11-27 | 2004-04-27 | Cirrus Logic, Inc. | Data converters with digitally filtered pulse width modulation output stages and methods and systems using the same |
-
2002
- 2002-07-08 US US10/191,016 patent/US6738003B2/en not_active Expired - Lifetime
-
2003
- 2003-04-16 EP EP03728420A patent/EP1540826A4/en not_active Withdrawn
- 2003-04-16 AU AU2003234114A patent/AU2003234114A1/en not_active Abandoned
- 2003-04-16 JP JP2004519530A patent/JP4057585B2/ja not_active Expired - Fee Related
- 2003-04-16 WO PCT/US2003/011777 patent/WO2004006440A1/en active Application Filing
Cited By (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2014061253A1 (ja) * | 2012-10-19 | 2014-04-24 | 旭化成エレクトロニクス株式会社 | D/a変換器 |
US9236875B2 (en) | 2012-10-19 | 2016-01-12 | Asahi Kasei Microdevices Corporation | D/A converter |
JPWO2014061253A1 (ja) * | 2012-10-19 | 2016-09-05 | 旭化成エレクトロニクス株式会社 | D/a変換器 |
WO2014156080A1 (ja) * | 2013-03-28 | 2014-10-02 | 旭化成エレクトロニクス株式会社 | デジタル-アナログ変換器及びデジタル-アナログ変換装置 |
US9450600B2 (en) | 2013-03-28 | 2016-09-20 | Asahi Kasei Microdevices Corporation | Digital-analog converter and digital-analog conversion device executing digital-analog conversion after delta sigma |
JP6009653B2 (ja) * | 2013-03-28 | 2016-10-19 | 旭化成エレクトロニクス株式会社 | デジタル−アナログ変換器及びデジタル−アナログ変換装置 |
Also Published As
Publication number | Publication date |
---|---|
AU2003234114A1 (en) | 2004-01-23 |
US20040004565A1 (en) | 2004-01-08 |
EP1540826A1 (en) | 2005-06-15 |
WO2004006440A1 (en) | 2004-01-15 |
US6738003B2 (en) | 2004-05-18 |
EP1540826A4 (en) | 2005-10-12 |
JP4057585B2 (ja) | 2008-03-05 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4057585B2 (ja) | デルタ・シグマ変調回路、およびデルタ・シグマ変調回路を用いるマルチノイズ減衰帯域とデータコンバータとを利用する方法 | |
US6744392B2 (en) | Noise shapers with shared and independent filters and multiple quantizers and data converters and methods using the same | |
US5012245A (en) | Integral switched capacitor FIR filter/digital-to-analog converter for sigma-delta encoded digital audio | |
US6670902B1 (en) | Delta-sigma modulators with improved noise performance | |
JP4745267B2 (ja) | デルタシグマ変調器とそれを備えたda変換装置 | |
US6956514B1 (en) | Delta-sigma modulators with improved noise performance | |
US6111531A (en) | Parallel architecture for a bandpass sigma-delta modulator | |
JP4331188B2 (ja) | デジタル/アナログ変換器および信号のデジタル/アナログ変換方法 | |
US7916054B2 (en) | K-delta-1-sigma modulator | |
JPH11284491A (ja) | ハイブリッドfir/iirアナログフィルタ | |
KR101742131B1 (ko) | 델타-시그마 변조기 | |
WO2017037744A2 (en) | A delta sigma modulator with noise attenuating feedback filters | |
JP2020150535A (ja) | Δς型アナログ/デジタル変換器及びδς型アナログ/デジタル変換器を動作させる方法 | |
US6741197B1 (en) | Digital-to-analog converter (DAC) output stage | |
US6256395B1 (en) | Hearing aid output clipping apparatus | |
EP3304745A1 (en) | Digital to analogue conversion | |
KR101559456B1 (ko) | 지연된 피드―포워드 경로를 갖는 저전력·저면적 3차 시그마―델타 변조기 | |
KR101933596B1 (ko) | 잡음 성형을 이용하여 신호를 데이터 변환하는 시스템 및 방법 | |
Sung et al. | A third-order switched-current delta-sigma modulator with analog error cancellation logic and digital comb filter | |
Birru | Reduced‐sample‐rate sigma–delta modulation using recursive deconvolution | |
Wang et al. | 16-bit Delta-Sigma DAC with cascade-of-resonators feed-forward modulator and interpolation filter with OCSD code | |
Angus | One bit digital filtering | |
JP2000216680A (ja) | 向上したオ―バサンプリングシグマ―デルタ変調器 | |
KR100330976B1 (ko) | 완전차동 준디지털 포스트필터를 사용한 시그마-델타 디지털-아날로그 변환기 | |
Hu et al. | An FPGA implementation of finite horizon constrained optimization for a full digital amplifier |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20070525 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070607 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20070827 |
|
A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20070903 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20071003 |
|
A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20071011 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20071107 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20071205 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20071213 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101221 Year of fee payment: 3 |
|
LAPS | Cancellation because of no payment of annual fees |