JP2005528798A - 半導体デバイス及びそれを製造する方法 - Google Patents
半導体デバイス及びそれを製造する方法 Download PDFInfo
- Publication number
- JP2005528798A JP2005528798A JP2004510025A JP2004510025A JP2005528798A JP 2005528798 A JP2005528798 A JP 2005528798A JP 2004510025 A JP2004510025 A JP 2004510025A JP 2004510025 A JP2004510025 A JP 2004510025A JP 2005528798 A JP2005528798 A JP 2005528798A
- Authority
- JP
- Japan
- Prior art keywords
- component
- region
- semiconductor device
- lightly doped
- isolation layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 25
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 5
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims abstract description 25
- 238000001465 metallisation Methods 0.000 claims abstract description 25
- 229910052710 silicon Inorganic materials 0.000 claims abstract description 25
- 239000010703 silicon Substances 0.000 claims abstract description 25
- 238000002955 isolation Methods 0.000 claims abstract description 21
- 238000000034 method Methods 0.000 claims abstract description 19
- 239000000758 substrate Substances 0.000 claims abstract description 19
- 239000012212 insulator Substances 0.000 claims abstract description 12
- 239000011810 insulating material Substances 0.000 claims abstract 3
- 239000010410 layer Substances 0.000 claims description 41
- 238000002161 passivation Methods 0.000 claims description 13
- 238000000926 separation method Methods 0.000 claims description 6
- 239000012790 adhesive layer Substances 0.000 claims description 3
- 239000000853 adhesive Substances 0.000 claims 1
- 230000001070 adhesive effect Effects 0.000 claims 1
- 230000008569 process Effects 0.000 abstract description 11
- 230000005684 electric field Effects 0.000 description 9
- 238000005516 engineering process Methods 0.000 description 7
- 230000007257 malfunction Effects 0.000 description 7
- 108091006146 Channels Proteins 0.000 description 5
- 238000007786 electrostatic charging Methods 0.000 description 5
- 230000015572 biosynthetic process Effects 0.000 description 3
- 238000004806 packaging method and process Methods 0.000 description 3
- 230000007704 transition Effects 0.000 description 3
- 230000008901 benefit Effects 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 229920003002 synthetic resin Polymers 0.000 description 2
- 239000000057 synthetic resin Substances 0.000 description 2
- 230000001960 triggered effect Effects 0.000 description 2
- 108010075750 P-Type Calcium Channels Proteins 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 230000007812 deficiency Effects 0.000 description 1
- 239000003989 dielectric material Substances 0.000 description 1
- 238000011156 evaluation Methods 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 239000005022 packaging material Substances 0.000 description 1
- 230000003071 parasitic effect Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66234—Bipolar junction transistors [BJT]
- H01L29/66265—Thin film bipolar transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
- H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
- H01L21/76264—SOI together with lateral isolation, e.g. using local oxidation of silicon, or dielectric or polycristalline material refilled trench or air gap isolation regions, e.g. completely isolated semiconductor islands
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/70—Bipolar devices
- H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
- H01L29/73—Bipolar junction transistors
- H01L29/7317—Bipolar thin film transistors
Abstract
Description
− 低ドープ領域から高ドープ領域への少なくとも一つの垂直遷移(移行(transition))
− 高ドープ領域から低ドープ領域への少なくとも一つの垂直遷移
が行われる。
10 絶縁分離層
12 固定手段(特に接着層)
20 シリコン基板
22 第一のパッシベーション層
24 酸化物層
26 第二の(特に埋込み型の)パッシベーション層
30 コンポーネント(特にpnpトランジスタ)
32 コンポーネント30の第一の高ドープゾーン(特に第一のp形ドープ領域)
34 コンポーネント30の低ドープゾーン(特にn形ドープ領域)
36 コンポーネント30の第二の高ドープゾーン(特に第二のp形ドープ領域)
40 第一のメタライゼーション領域(特に第一のフィールドプレート)
42 第二のメタライゼーション領域(特に第二のフィールドプレート)
Claims (10)
- 特にシリコン・オン・インシュレータデバイスである半導体デバイスであって、
− 絶縁物質から構成される少なくとも一つの絶縁分離層と、
− 前記絶縁分離層上にもたらされる少なくとも一つのシリコン基板と、
− 少なくとも一つの低ドープゾーンを有する、前記シリコン基板に組み込まれる少なくとも一つのコンポーネントと、
− 前記絶縁分離層と前記コンポーネントとの間、特に前記絶縁分離層と前記コンポーネントの前記低ドープゾーンとの間にもたらされる少なくとも一つの第一の、特にプレーナ型のメタライゼーション領域と
を有する半導体デバイスにおいて、少なくとも一つの第二の、特にプレーナ型のメタライゼーション領域が、前記コンポーネントの領域、特に前記コンポーネントの前記低ドープゾーンの領域において、前記絶縁分離層から離れて対向する前記シリコン基板の側にもたらされることを特徴とする半導体デバイス。 - 前記コンポーネントを有する前記シリコン基板は、少なくとも一つの固定媒体、特に接着層によって前記絶縁分離層上に固定される請求項1に記載の半導体デバイス。
- − 前記コンポーネントは、少なくとも一つの、特にバイポーラのpnpトランジスタによって形成され、
− 前記コンポーネントの前記低ドープゾーンは、前記pnpトランジスタのn形ドープ領域によって形成される
請求項1又は2に記載の半導体デバイス。 - 前記第一のメタライゼーション領域が、少なくとも一つの第一の、特に酸化物によるパッシベーション層に組み込まれる請求項1乃至3の何れか一項に記載の半導体デバイス。
- 前記絶縁分離層に対向する前記コンポーネントの側で、少なくとも一つの酸化物層が前記コンポーネント及び/又は前記第一のパッシベーション層と境界を成す請求項1乃至4の何れか一項に記載の半導体デバイス。
- 前記コンポーネントと前記第二のメタライゼーション領域との間に、特に酸化物による、少なくとも一つの第二の、特に埋込み型のパッシベーション層がもたらされる請求項1乃至5の何れか一項に記載の半導体デバイス。
- 特に請求項1乃至6の何れか一項に記載の、少なくとも一つの半導体デバイスを製造する方法であって、
− 絶縁物質から構成される少なくとも一つの絶縁分離層に、特に接着手段を使用して少なくとも一つのシリコン基板がもたらされるステップと、
− 少なくとも一つの低ドープゾーンを有する少なくとも一つのコンポーネントが、前記シリコン基板に組み込まれるステップと、
− 少なくとも一つの第一の、特にプレーナ型のメタライゼーション領域が、前記絶縁分離層と前記コンポーネントとの間、特に前記絶縁分離層と前記コンポーネントの前記低ドープゾーンとの間にもたらされるステップと
を有する方法において、少なくとも一つの第二の、特にプレーナ型のメタライゼーション領域が、前記コンポーネントの領域、特に前記コンポーネントの前記低ドープゾーンの領域において、前記絶縁分離層から離れて対向する前記シリコン基板の側にもたらされることを特徴とする方法。 - 前記第一のメタライゼーション領域が、少なくとも一つの第一の、特に酸化物によるパッシベーション層に組み込まれる請求項7に記載の方法。
- 特に酸化物による、少なくとも一つの第二の、特に埋込み型のパッシベーション層が、前記コンポーネントと前記第二のメタライゼーション領域との間にもたらされる請求項7又は8に記載の方法。
- 請求項1乃至6の何れか一項に記載のシリコン・オン・インシュレータデバイスの前記シリコン基板に組み込まれる少なくとも一つのコンポーネントを両方の側で電気的に遮蔽するための、特に前記コンポーネントの少なくとも一つの低ドープゾーンを両方の側で電気的に遮蔽するための少なくとも一つの第二の、特にプレーナ型のメタライゼーション領域及び少なくとも一つの第一の、特にプレーナ型のメタライゼーション領域の用途。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE10224615A DE10224615A1 (de) | 2002-06-04 | 2002-06-04 | Halbleiteranordnung und Verfahren zum Herstellen derselben |
PCT/IB2003/002084 WO2003103041A2 (en) | 2002-06-04 | 2003-06-02 | Semiconductor device and method of manufacturing same |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2005528798A true JP2005528798A (ja) | 2005-09-22 |
Family
ID=29557497
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2004510025A Pending JP2005528798A (ja) | 2002-06-04 | 2003-06-02 | 半導体デバイス及びそれを製造する方法 |
Country Status (7)
Country | Link |
---|---|
US (1) | US7332778B2 (ja) |
EP (1) | EP1514305A2 (ja) |
JP (1) | JP2005528798A (ja) |
CN (1) | CN100437984C (ja) |
AU (1) | AU2003242872A1 (ja) |
DE (1) | DE10224615A1 (ja) |
WO (1) | WO2003103041A2 (ja) |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
TWI248681B (en) * | 2004-03-29 | 2006-02-01 | Imec Inter Uni Micro Electr | Method for fabricating self-aligned source and drain contacts in a double gate FET with controlled manufacturing of a thin Si or non-Si channel |
KR101127574B1 (ko) * | 2009-04-06 | 2012-03-23 | 삼성모바일디스플레이주식회사 | 액티브 매트릭스 기판의 제조방법 및 유기 발광 표시장치의 제조방법 |
US8299561B2 (en) | 2010-04-21 | 2012-10-30 | International Business Machines Corporation | Shielding for high-voltage semiconductor-on-insulator devices |
Family Cites Families (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5812353A (ja) * | 1981-07-15 | 1983-01-24 | Matsushita Electric Ind Co Ltd | 半導体装置 |
GB2110470A (en) * | 1981-11-27 | 1983-06-15 | Hughes Aircraft Co | Polycrystalline semiconductor resistor |
US5198379A (en) * | 1990-04-27 | 1993-03-30 | Sharp Kabushiki Kaisha | Method of making a MOS thin film transistor with self-aligned asymmetrical structure |
KR100294026B1 (ko) * | 1993-06-24 | 2001-09-17 | 야마자끼 순페이 | 전기광학장치 |
JPH0738005A (ja) * | 1993-07-21 | 1995-02-07 | Sony Corp | 半導体装置およびその製造方法 |
JPH108005A (ja) * | 1996-06-25 | 1998-01-13 | Sony Corp | 異方性導電接着剤 |
US6331473B1 (en) * | 1998-12-29 | 2001-12-18 | Seiko Epson Corporation | SOI substrate, method for making the same, semiconductive device and liquid crystal panel using the same |
TW473914B (en) * | 2000-01-12 | 2002-01-21 | Ibm | Buried metal body contact structure and method for fabricating SOI MOSFET devices |
-
2002
- 2002-06-04 DE DE10224615A patent/DE10224615A1/de not_active Withdrawn
-
2003
- 2003-06-02 JP JP2004510025A patent/JP2005528798A/ja active Pending
- 2003-06-02 AU AU2003242872A patent/AU2003242872A1/en not_active Abandoned
- 2003-06-02 EP EP03756079A patent/EP1514305A2/en not_active Withdrawn
- 2003-06-02 WO PCT/IB2003/002084 patent/WO2003103041A2/en active Application Filing
- 2003-06-02 CN CNB038129159A patent/CN100437984C/zh not_active Expired - Fee Related
- 2003-06-02 US US10/516,713 patent/US7332778B2/en not_active Expired - Lifetime
Also Published As
Publication number | Publication date |
---|---|
WO2003103041A2 (en) | 2003-12-11 |
DE10224615A1 (de) | 2003-12-18 |
CN100437984C (zh) | 2008-11-26 |
AU2003242872A1 (en) | 2003-12-19 |
CN1659697A (zh) | 2005-08-24 |
AU2003242872A8 (en) | 2003-12-19 |
EP1514305A2 (en) | 2005-03-16 |
US20060068530A1 (en) | 2006-03-30 |
WO2003103041A3 (en) | 2004-02-12 |
US7332778B2 (en) | 2008-02-19 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6989566B2 (en) | High-voltage semiconductor device including a floating block | |
JPS6278869A (ja) | Esd保護装置 | |
US20040084744A1 (en) | Semiconductor component and method of manufacturing same | |
US10950597B2 (en) | Electrostatic protection circuit and a semiconductor structure | |
US7339249B2 (en) | Semiconductor device | |
US4947228A (en) | Integrated circuit power supply contact | |
JP2601143B2 (ja) | 半導体装置 | |
KR100325497B1 (ko) | 유전체분리형반도체장치 | |
KR19990068200A (ko) | 디커플링 캐패시턴스 형성 방법 및 반도체 소자 | |
JP3275850B2 (ja) | 高耐圧ダイオードとその製造方法 | |
JPH11135799A (ja) | 半導体集積回路及びその製造方法 | |
EP0617313A2 (en) | Light valve device with a protection circuit including a semiconductor device | |
JP2005528798A (ja) | 半導体デバイス及びそれを製造する方法 | |
JP3105815B2 (ja) | 半導体集積回路装置 | |
JP2825038B2 (ja) | 半導体装置 | |
JP2002094033A (ja) | 半導体装置 | |
CN1996593B (zh) | 利用浮动和/或偏置多晶硅区域的静电保护系统和方法 | |
KR100323454B1 (ko) | 이에스디(esd) 보호회로 | |
JP3838156B2 (ja) | 半導体集積回路装置 | |
KR100375598B1 (ko) | 반도체소자의제조방법 | |
JPH07115126A (ja) | 半導体集積回路装置 | |
US7485972B2 (en) | Semiconductor device | |
KR19990043130A (ko) | 정전기 방지기능을 갖는 반도체집적회로의 입출력버퍼 | |
JP2002076284A (ja) | 半導体装置 | |
JPH0374872A (ja) | 半導体集積回路装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20060601 |
|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20081014 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20090109 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090120 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20090619 |