JP2005522929A - フラッシュ型アナログ・デジタル変換器 - Google Patents
フラッシュ型アナログ・デジタル変換器 Download PDFInfo
- Publication number
- JP2005522929A JP2005522929A JP2003585297A JP2003585297A JP2005522929A JP 2005522929 A JP2005522929 A JP 2005522929A JP 2003585297 A JP2003585297 A JP 2003585297A JP 2003585297 A JP2003585297 A JP 2003585297A JP 2005522929 A JP2005522929 A JP 2005522929A
- Authority
- JP
- Japan
- Prior art keywords
- comparators
- nodes
- node
- current
- converter
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 claims description 14
- 230000003100 immobilizing effect Effects 0.000 claims 1
- 238000010586 diagram Methods 0.000 description 7
- 230000008901 benefit Effects 0.000 description 6
- 230000002238 attenuated effect Effects 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 230000002411 adverse Effects 0.000 description 1
- 239000003990 capacitor Substances 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 230000004044 response Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/12—Analogue/digital converters
- H03M1/34—Analogue value compared with reference values
- H03M1/36—Analogue value compared with reference values simultaneously only, i.e. parallel type
- H03M1/367—Non-linear conversion
Landscapes
- Physics & Mathematics (AREA)
- Nonlinear Science (AREA)
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Analogue/Digital Conversion (AREA)
Abstract
インピーダンス・ネットワークの両端間に差動入力信号を印加することにより生じる基準信号をその放物線状分布内で比較するように比較器のアレイが接続された、差動入力フラッシュ型アナログ・デジタル変換器である。比較器アレイは、第1のステップ・サイズごとに離間した基準ノード対を比較する第1の複数の比較器、および第2のステップ・サイズごとに離間した基準ノード対を比較する第2の複数の比較器という、少なくとも2組の複数の比較器を含むことが好ましい。この比較器アレイは、必要な場合にのみ第3のステップ・サイズごとに離間した基準ノード対を比較する第3の複数の比較器をさらに含み、変換器の有効な比較範囲が最大限にすることがさらに好ましい。本発明によるフラッシュ変換器は、比較器の入力電流が蓄積することなく、また基準信号の実際の比較回数を犠牲にすることなく、入力からの利得を増加させる。
Description
本発明はアナログ・デジタル変換器に関し、特に、入力信号または入力信号に関連する信号と、それに対応する複数の基準信号との間で複数回の比較を行って複数ビットのデジタル出力「ワード」を同時に提供する、差動入力「フラッシュ」変換器に関する。
アナログ・デジタル変換器は当技術分野で周知である。あるタイプのアナログ・デジタル変換器では、単一の比較器を使用して、入力信号と複数の基準信号とを連続的に比較する。このタイプの比較器は、安価ではあるが、各アナログ・サンプルをデジタル出力ワードに変換するのに、1つの比較器が連続して多くの比較を行わなければならないから、本質的に低速である。
別のタイプのアナログ・デジタル変換器に、「フラッシュ」変換器と呼ばれるものがある。フラッシュ変換器は、複数の比較器を使用して入力信号の複数のサンプルを同時に比較する。特徴的なフラッシュ変換器は、各比較器の第1の入力が、各比較器にそれぞれの所定の基準信号を供給するインピーダンス・ネットワークに接続されるように構成される。さらに、各比較器の第2の入力は、アナログ入力信号またはこの入力信号と関係する別の信号を受信するように接続される。最後に、各比較器の出力は、エンコーダ、または場合によっては対応する数のデジタル信号出力に接続される。これにより、比較器は、複数の出力ビットのデジタル出力ワードを同時に提供することができる。所要回数(複数回)の比較を同時に行うためには、通常は、個々の比較器をそれぞれの基準信号と関連づけて、アナログ入力信号と基準信号とを比較する。したがって、nビットのデジタル出力を生成するためには、通常は少なくとも2n−1個の比較器が必要となる。これらの比較器は、アナログ入力信号を2n−1個の基準信号のそれぞれと比較し、その後、基準レベルによって規定される2n個の基準間隔の1つに対応する出力を生成するように構成される。
もう1つの既知の方法では、実際の比較器を2n−1より大幅に少ない数しか使用しないフラッシュ型アナログ・デジタル変換器を提供する。これは、離間した実際の比較器の各対の間に複数の「疑似比較器」を使用することによって実施される。これらの疑似比較器は、実際の比較器の出力の加重平均に基づいてその位置の実際の比較器の出力をシミュレートした中間出力を生成することができる。しかし、このような疑似比較器の使用は、非線形波形の基準信号を生成するインピーダンス・ネットワークとの併用には適さない。この場合に確度を保証するためには、適当な実際の比較器のネットワークが必要となる。
このような非線形波形の基準信号の既知の例では、入力インピーダンス・ネットワークの両端間で分布電流源を使用して、アナログ入力信号を、電圧ピークの位置がアナログ入力信号の大きさに応じてシフトする放物線状電圧波形に変換する。この電圧波形特有の特徴は、ピーク位置が比較器によって検知される放物線状分布にある。しかし、この例では、この放物線状電圧をフラッシュ変換器とではなく、「ビット・スライス」と併用している。ビット・スライス変換器は、n個の比較器を使用して2n個の電圧間隔を比較し、nビット・デジタル出力を生成するものである。ビット・スライス変換器は、並列接続した複数の「サブ変換器」を必要とし、これらのサブ変換器は、その上で入力信号を放物線状分布に変換する必要があるインピーダンス・ネットワークをそれぞれが備えている。したがって、回路構成要素が現実に節約されるわけではない。さらに、上記の例と同様に、比較器の比較範囲も限られたものである。また、これらの例では、入力電流がたまると減衰が大きくなり利得が低下するという別の問題もある。したがって、入力が蓄積しても利得を低下させずに、変換器の有効な比較範囲を最大限に拡大するフラッシュ変換器が必要とされている。本発明がこれらの目的を対象とするものであることは理解されよう。
本発明は、インピーダンス・ネットワークの両端間に差動入力信号を印加することにより生じる基準信号と当該信号の放物線状分布内で比較し得るように一連の比較器が接続された構成の、差動入力フラッシュ型アナログ・デジタル変換器およびそれに関連する動作方法を提供するものである。比較器アレイは、第1のステップ・サイズごとに離間した基準ノード対を比較する第1の複数の比較器、および第2のステップ・サイズごとに離間した基準ノード対を比較する第2の複数の比較器という、少なくとも2組の複数の比較器を含む。この比較器アレイは、第3のステップ・サイズごとに離間した基準ノード対を比較する第3の複数の比較器をさらに含むこともある。これらの比較器は、変換器の有効な比較範囲が最大となるように十分に考慮して配置することができる。
本発明を実施したフラッシュ変換器では、比較器の入力電流が蓄積することなく、また基準信号の実際の比較回数を犠牲にすることなく、入力からの利得が増加する。このフラッシュ変換器は、抵抗器チェーンに接続した複数の比較器を併用すると抵抗器チェーンに沿って電圧が放物線状に分布することに基づいて、抵抗器チェーンの形をしたインピーダンス・ネットワークを含むことができる。別法として、追加の複数の比較器を抵抗器チェーンに接続して、比較範囲をさらに拡大し、回路の減衰を軽減することもできる。
図1Aは、フラッシュ型アナログ・デジタル変換器の基準信号を生成するインピーダンス・ネットワークの回路図である。特に、このインピーダンス・ネットワークは抵抗器チェーン100の形をしており、抵抗器チェーン100に沿って電圧が放物線状に分布すること、および抵抗器チェーンに複数の比較器が接続されることを基礎としている。
図1Aでは、抵抗器チェーン100は、9個の抵抗器R1、R2、R3、R4、R5、R6、R7、R8およびR9を有するものとして示している。これらの抵抗器は直列に接続され、それらの間に8個のノードN1、N2、N3、N4、N5、N6、N7およびN8を画定している。一実施形態では、抵抗器R1〜R9は、ほぼ同じ抵抗値を有する。その他の実施形態では、同調可能回路など特定の目的物を得るために各抵抗器が異なる抵抗値を有することもある。例えば、比較器入力回路に影響を及ぼす修正したインピーダンスを有する線形特性を生じさせる為に一組の可変抵抗器が使用されることがある。この線形特性は、フラッシュ型アナログ・デジタル回路の有益な特徴である。
値SI1〜SI8を有する電流を、対応する電流源G1、G2、G3、G4、G5、G6、G7またはG8によって各ノードから引き出す。抵抗値と同様に、これらの電流源も、異なる値I1〜I8の電流を引き出すことができる。これにより、この回路は、抵抗値の可変バンクおよび可変電流を提供することができる。可変電流は、可変抵抗器を補償して、比較器の入力電流から見た修正されたインピーダンスを有する線形特性を生じるようにすることができる。
抵抗器チェーン100の両端には、差動入力信号を印加する。この入力信号は、信号VleftとVrightとの差である。図1Aの抵抗器チェーン100は、3ビットのデジタル出力を生成するフラッシュ型アナログ・デジタル変換器の一部として使用することを想定したものである。この抵抗器チェーンは、本発明によって構成されるこのような回路の単なる一例である。本発明の範囲を逸脱することなく、構成要素の数およびサイズを様々に変えることも可能である。抵抗器チェーン100を構成する抵抗器およびノードの数は、それぞれの場合において、デジタル出力ワードの望ましいビット数に基づいて選択されることは、当業者には明らかであろう。特に、デジタル出力ワードの望ましいビット数がnである場合には、抵抗器チェーン100は、通常、基準信号を測定するためのノードをその間に2n個(抵抗器チェーン100の両端には生じない)画定する2n+1個の抵抗器を有することになる。
動作中には、すべての抵抗器の値が等しいものとして、抵抗器チェーン100のノードN1〜N8それぞれから値Iの電流を引き出すと、抵抗器チェーン100の両端間に放物線状分布の電圧が生じる。特に、VleftおよびVrightがともにゼロボルトに維持されている場合には、対称性により、ノードN4とN5の間に電流が流れず、電圧分布が全体としてほぼ対称になるはずであることは明らかである。したがって、ノードN3とN4の間に流れる電流は、値Iを有することができる。これにより、モデル回路では、ノードN3とN4の間の電圧差は値I*Rを有することになる。その結果、ノードN2とN3の間に流れる電流は値2*Iを有する。これを拡張すると、各電圧差は線形に増加するので、実際の電圧は、数式1になる。
ここで、Kは定数、Nは電圧差を測定するノード数であり、したがってこれは放物線状である。VleftおよびVrightがともにゼロボルトに維持されるときの各ノードにおける電圧値は、数式2である。
ここで、Mは抵抗器チェーン100内のノード総数(抵抗器チェーン100の両端には生じない)であり、iは特定のノードを識別する指標である(例えばノードN2の指標iは2、ノードN3の指標iは3など)。
図1Aに示す抵抗器チェーン100では、M=8とし、I*Rの値が1ボルトであるときには、Vleft(ノード0)、ノードN1からN8、およびVright(ノード9)のそれぞれにおける電圧は、以下の表に示すようになる。
縦軸を電圧レベル(ボルト)、横軸を抵抗器チェーン100の両端間のノードの物理的分布として上記表中のデータをグラフにプロットすると、図2に示すグラフが得られる。図2は、VleftおよびVrightをそれぞれゼロボルトの電圧に維持したときに得られる放物線状波形を示す。
可変抵抗器およびそれに対応する可変電流を使用する代替実施形態では、様々な有利な結果を得ることができる。例えば、比較器の入力電流の観点からインピーダンスを修正した線形特性を得ることができる。この場合には、放物線その他の形状を生じることができるが、この形状は、抵抗値および電流値の変化に応じて変化させることができる。動作に際しては、これによりさらに精密に同調可能な回路を得ることができる。これにより、この放物線の傾きがより予測しやすく、かつ調節しやすくなる。
さらに別の実施形態では、複数の電流源を使用して、出力に逆の放物線を提供することができる。図1Bを参照すると、このような回路が示してある。回路100Bは、図1Aに示す回路とは逆方向の電流を有する電流源を含む。これにより、その出力は、同様の入力に対応する図1Aの回路100Aの出力と比較すると反転した出力となる。これにより、この回路には、抵抗器チェーンの反対側端部にゼロ値が移動し、フラッシュ型アナログ・デジタル伝達特性における偶高調波エラーを除去する手段が得られるという利点が付加されることになる。
VleftおよびVrightの値を変化させることの効果は、重ね合わせによって決定することができる。抵抗器チェーン100内の抵抗器の数はノード総数Mより1つ多いので、VleftとVrightの間のインピーダンスは(M+1)ARとなるはずであり、したがって、ネットワーク中を流れる追加の電流は(Vleft−Vright)/((M+1)*R)に等しい。これにより、放物線は、図3のグラフに示すように「傾く」。図3のグラフに示す例は、VleftとVrightの間の4.0ボルトの電圧差である入力信号の効果を示す。
抵抗器チェーン100の隣接するノード間の電圧差を測定するように回路が構成されている場合には、図2および図3の例から、入力電圧がゼロであれば(差動入力電圧はVleft−Vright)、ノードN4とN5の間の回路には電圧差は生じない(図2の例ではともに−10.0V)が、入力信号が印加されると、ノードN4とN5の間に電圧差が生じることが分かる。本発明によれば、隣接するノードに関しては、この回路はゼロ値を生成するが、これは、差動入力信号が変化するときに抵抗器チェーン100に沿って抵抗器が様々であることによる。したがって、隣接するノード間の回路が比較器であれば、その結果は可変(ここではMartinとした方が適当か?)コードの出力となる。これにより、事実上、差動入力フラッシュ変換器が生成される。
しかし、抵抗器チェーン100の隣接するノード間の電圧差を厳密に分析すると、従来の回路では、抵抗器チェーン100のようなインピーダンス・ネットワークをフラッシュ変換器で用いることに固有の問題がある。このような回路では、入力信号に大きくかつ望ましくない減衰が生じ、これは変換器の動作に影響を及ぼすことになる。VleftおよびVrightがそれぞれゼロボルトに維持されているときには、指標iのついた所与のノードにおける電圧の値が数式3のようになることを想起されたい。
したがって、指標iのノードおよび隣接する指標i+1のノードそれぞれにおける電圧値の電圧差Viを簡略化すると、隣接するノード間の電圧差Viは数式4の値となる。
指標iを表す横軸に対して電圧差Viを縦軸にプロットすると、その結果は予想通り線形となる。これを、図4(これもやはりI*R=1ボルトである場合の例を示す)のグラフに示す。
差動入力信号Vinを重ね合わせた場合には、指標iのノードと指標i+1のノードの間の電圧差Viは、数式5となる。
入力信号Vinが1/(M+1)だけ減衰し、これはかなりの減衰となることもあることに留意されたい。
本発明の別の実施形態によれば、抵抗器チェーン100(図1または1B)がM個のノード(と、したがってM+1個の抵抗器)を有する場合には、M+1個の抵抗器それぞれの両端間に比較器を配置して、フラッシュ型アナログ・デジタル変換器を構成することができる。これを図5に示す。図5では、フラッシュ変換器500は、それぞれ対応する抵抗器R1、R2、R3、R4またはR5の両端間に配置された第1の複数の比較器C1、1、C1、2、C1、3、C1、4およびC1、5を含み、これらの抵抗器は、抵抗器チェーン100として直列接続され、それらの間にノードN1、N2、N3およびN4を画定し、これらのノードそれぞれから、対応する電流源G1、G2、G3またはG4が値Iを有する電流を引き出す。各抵抗器R1、R2、R3、R4およびR5は、値Rを有する。信号VleftとVright(またはそれぞれVin(a)とVin(b))の差として表される入力信号Vinは本質的に差動信号であり、基準信号の「ゼロ」を抵抗器チェーン100のノードに沿って移動させる(ゼロはすべて等しく分布する)。フラッシュ変換器500では、比較器電流は蓄積されない。また、隣接するノード間の差がI*Rの関数であることから、抵抗器チェーン100内の隣接するノード間の電圧ステップの大きさは容易に変更することができ、したがって、電圧範囲は電流によって調節可能である。
図5のフラッシュ変換器回路では、入力信号Vinが減衰する可能性がある。例えば、M=32の場合には、入力信号は32:1の比で減衰する可能性がある。つまり、フラッシュ変換器500の比較器アレイが認識する信号がより小さなものとなり、場合によっては、比較器アレイにさらに修正を加えなければ、フラッシュ変換器の特定の応用分野でインピーダンス・ネットワークとして抵抗器チェーン100を使用することができなくなることもある。
本発明の別の実施形態では、入力信号Vinの減衰を軽減するために、フラッシュ変換器500を修正することができる。この実施形態では、抵抗器チェーン100の隣接するノード(それぞれ指標iおよびi+1)間で基準電圧を比較するのではなく、隣接しないノード間で基準電圧を比較するように各比較器を構成する。例えば、指標iの第1のノードと、第1のノードからノード「n」個隔てた、指標i+nの第2のノードとを比較することができる。ここで、nは1より大きな整数である。抵抗器チェーン100のノード間の電圧差についての数式を再度参照すると、指標iのノードと指標i+nのノードの間の電圧差Vi、nは、数式6となることが分かる。
となることが分かる。これは、Vi+1、nとなるその隣の値とはI*Rだけ異なり、この差は、nの値にかかわらず同じである。ただし、入力信号Vinを重ね合わせると、電圧差Vi、nが今度は、数式7となることがわかる。
この構成で、回路の減衰は軽減される。具体的には、入力信号Vinは、1/(M+1)ではなくn/(M+1)だけ減衰する。これは単純なケースのn倍の大きさである。nを例えばM/2程度に大きくすれば、減衰定数を約0.5まで大きくすることもできることが分かる。しかし、nをM/2程度まで大きくすると、抵抗器ネットワークの大部分を使用することができなくなる。M=8、n=4の例では、第1の比較器をVleftとノードN4の間に配置し、第2の比較器をN1とN5の間に配置し、以下同様に配置して、最終的にノードN5とVrightの間に第6の比較器を配置することになる。その結果、このフラッシュ変換器は、意図していた9箇所ではなく6箇所しか比較点を持たず、これではフラッシュ変換器が確実に正確なデジタル出力を生成するためには不十分である可能性がある。
この比較点の減少を図6に示す。図6は、各比較器C1、1、C1、2およびC1、3が、図5に示す例のように隣接するノード間ではなく、3つ目ごとのノード間(すなわちM=4、n=3)で基準信号を比較するフラッシュ変換器600を示す図である。図6に示すフラッシュ変換器600は、入力が差動であること、電流を調節することによって電圧範囲を設定できること、比較器の入力電流が蓄積されないことなど、図5に示すフラッシュ変換器500と同じ利点を依然として示す。ただし、フラッシュ変換器600では、フラッシュ変換器500に比べて、入力からの利得も増加している。しかし、フラッシュ変換器600には、新たな欠点もある。特に、比較点の数が減少するという欠点がある。また、「中間」範囲に入る比較電圧が多くなり、正確なデジタル出力を生成することができなくなる可能性がある。
本発明の別の実施形態では、比較点の数を増加させることができる。Vi、n=0として、数式8を解くと、数式9となることが解る。
これは、ノードiとノードi+nの間の比較点でゼロを与えるVinの値である。これをiについて微分すると、隣接するノードでは、数式10だけ異なることが分かる。
予想した通り、この結果はnの値とは無関係である。しかし、nについて微分すると、隣り合うnの値は、数式11だけ異なることが分かる。
これは、1公称ステップの2分の1である。したがって、iについてn個ごとに反復した1組の比較は、iについてn+1個ごとに反復した1組の比較とは正確に半ステップだけ異なる。
その結果、利得を増加させるためには、nを1にすることはできず、かつM/2程度に大きくしなければならない(すなわち1<n≦M/2)。好ましい実施形態では、nはM/2を超えてはならない。このようにすると、比較点の数は減少することになる。したがって、有効な接続部のうちの半分しか使用されない。また、変換器は利用可能な比較点のうちの半分しか使用しない。本発明の一実施形態によれば、それぞれ(M/2)±1の範囲内である隣接する2つのn、すなわちn1およびn2は、n1≒M/2、n2=n1±1という値を有する。好ましい実施形態では、n1は、M/2を超えない最大の整数でなければならず、n2はn1+1でなければならない。これにより、合計で少なくともM個の比較点は回復されることになる。これは、範囲の半分しか使用されないが減衰は許容できる場合にも当てはまる。したがって、上記の実施形態で除去された比較器を、第2の複数の比較器を抵抗器チェーン100に追加することによって回復することができる。この第2の複数の比較器は、ノード間のステップ・サイズが「n2」になっている。これは、第1の複数の比較器の場合のノード間ステップ・サイズ「n1」と異なる。好ましい実施形態では、第2の複数の比較器のステップ・サイズは、第1の複数の比較器と1ステップだけ異なる。n1を1<n1≦M/2となる任意の値とし、n2を1<n2≦n1+1である任意の値とすることは技術的には可能である。ただし、好ましい実施形態では、n1≒M/2であり、n2=n1+1である。これにより、比較点の総数がなるべく多くなるようにしながら、過度な減衰が生じることが防止される。
例えば、抵抗器32個を有する抵抗器チェーン100では、第1の複数の比較器を15個目ごとのノード間に配置する、すなわちVleftとノードN15の間、ノードN1とN16の間、ノードN2とN17の間、順次、ノードN17とN32の間、ノードN18とVrightの間に配置することによって1組の比較点を得、19個の比較器を得ることができる。ただし、第2の複数の比較器を16個目ごとのノード間に配置する、すなわちVleftとノードN16の間、ノードN1とN17の間、ノードN2とN18の間、順次、ノードN16とN32の間、ノードN17とVrightの間に配置することにより、第1の複数の19個の比較器それぞれのちょうど中間に比較点を有する別の18個の比較器も導入する。したがって、その結果として得られる変換器は37個の比較器を有し、そのそれぞれが入力信号を約50%だけ減衰させる。従来の構成とは異なり、これらの比較器はすべて、「疑似比較器」ではなく実際の比較器である。本発明によれば、第1および第2の複数の比較器はともに抵抗器チェーン100自体に接続され、第2の複数の比較器が第1の複数の比較器の出力に接続されるようなカスケード接続にはなっていない。
図7は、図6に示すフラッシュ変換器600を採用し、第2の複数の比較器C2、1、C2、2、C2、3およびC2、4を追加して改良したフラッシュ変換器700を作成するという形でのこの原理の適用を示す図である。第1の複数の比較器C1、1、C1、2およびC1、3は3つ目ごとのノード間(n1=3)で基準信号を比較するが、第2の複数の比較器C2、1、C2、2、C2、3およびC2、4は2つ目ごとのノード間で基準信号を比較する(n2=2)。このようにして、第1の複数の比較器のステップ・サイズとちょうど1異なるステップ・サイズを有する第2の複数の比較器を導入することにより、上記の実施形態で除去されていた可能性のある比較器の一部が回復される。図7に示す改良型フラッシュ変換器700は、入力が差動であること、電流を調節することによって電圧範囲を設定できること、比較器の入力電流が蓄積されないことなど、図6に示すフラッシュ変換器600の利点をそのまま有する。さらに、改良型フラッシュ変換器40は、比較器の数および比較点の数が増加するが、それに対応した入力利得の損失がないという追加の利点も有する。
本発明の別の実施形態によれば、比較器が動作する有効範囲を最大限にするようにフラッシュ変換器700にさらに改良を加えることができる。これは、第3の複数の比較器を導入することによって実施される。この第3の複数の比較器は、最初の2組の交互配置された複数の比較器の範囲外にゼロ値を有するように構成される。第3の複数の比較器は、ステップ・サイズ「n3」だけ離れた基準ノードで生成された信号を比較する。この新しいステップ・サイズn3は、第1の複数の比較器のステップ・サイズn1または第2の複数の比較器のステップ・サイズn2より小さい。実際にこれを行うと入力信号の減衰に多少の悪影響もあるが、多少の減衰はあっても、変換器の有効な比較範囲を最大限に大きくすることが望ましい。
第3の複数の比較器を組み込んだフラッシュ変換器800を、図8に示す。第3の複数の比較器C3、1およびC3、2は、最初の2組の交互配置された複数の比較器C1、1一実施C1、3およびC2、1一実施C2、4の範囲外にゼロを有する比較器を含むが、抵抗器チェーン100の両端間にまたがるフル・セットの比較器を含むものではない。これにより、好ましいフラッシュ変換器800は、有効範囲の各端部に近い必要な箇所で基準信号(すなわち、n3をn1またはn2より小さな整数としてn3個だけ隔てた基準ノードで生成される信号)を比較することができる。同時に、フラッシュ変換器800では、入力信号の任意の不要な減衰も回避している。
フラッシュ変換器800は、予想の約3倍の数の比較器を有し、その3分の2は理想的であり、3分の1はかなりの減衰を有するため信頼性が低い。しかし、信頼性の低い比較器はすべて、公称動作範囲の外側で動作する。フラッシュ変換器800は、改良型フラッシュ変換器700のすべての利点をそのまま有するが、有効な比較範囲すべてを使用するという追加の利点も有する。
本発明の趣旨または範囲を逸脱することなく、本発明の実施において多くの改変および修正を行うことができることは、前述の開示に照らせば当業者には明らかであろう。例えば、一実施形態では、比較器をCMOS入力デバイスを備えた構成とし、それにより任意の入力電流の考慮事項を基本的に取り除くこともできる。別の例として、スイッチ・キャパシタ接続を使用することによって、自動的にゼロに合わせることもできる。線形伝達特性をもたらすために、電流によって設定される変換器の基準レベルはすべて等しいものとして本明細書では述べたが、本発明は、すべての電流が等しくはなく非線形伝達特性をもたらすように設定されていても、差動入力特性を維持する実施形態も提供する。したがって、本発明の範囲は、頭記の特許請求の範囲に定義する内容によって解釈されるものとする。
Claims (24)
- 差動アナログ入力信号を受信する第1および第2の入力端子と、
直接に接続され、第1の入力端子と第2の入力端子の間にM個の基準ノードを画定する複数の抵抗器を含むインピーダンス・ネットワークと、
各基準ノードに結合された電流源であり、複数の電流源のそれぞれが基準ノードのうちの対応する1つから電流を引き出して、全体として放物線状の波形を有するそれらの基準ノードにおける複数の基準信号を提供する電流源と、
互いにノードn1個だけ離間した基準ノード間で信号を比較し、そこからデジタル信号出力n1を提供する、上記インピーダンス・ネットワークに接続された第1の複数の比較器と
を具えることを特徴とするアナログ・デジタル変換器。 - 当該複数の抵抗器は等しい抵抗値を有する
ことを特徴とする請求項1に記載の変換器。 - 複数の電流は等しい値を有する
ことを特徴とする請求項1に記載の変換器。 - n1およびMは整数である
ことを特徴とする請求項1に記載の変換器。 - 1<n1≦M/2である
ことを特徴とする請求項1に記載の変換器。 - n2をn1と異なる整数として、互いにノードn2個だけ離間した基準ノード間で信号を比較し、そこからデジタル信号出力を提供する、上記インピーダンス・ネットワークに接続された第2の複数の比較器をさらに具える
ことを特徴とする請求項5に記載の変換器。 - 1<n2≦n1+1である
ことを特徴とする請求項6に記載の変換器。 - n1はM/2を超えない最大の整数であり、n2=n1+1である
ことを特徴とする請求項7に記載の変換器。 - n3をn1およびn2よりも小さい整数として、互いにノードn3個だけ離間した選択した基準ノード間で信号を比較し、そこからデジタル信号出力を提供する、上記インピーダンス・ネットワークに接続された第3の複数の比較器をさらに具える
ことを特徴とする請求項8に記載の変換器。 - 電流源はノードから逆の電流を引き出して、複数の基準ノードにおける複数の基準信号を提供し、反転した放物線状波形を与えるように構成される
ことを特徴とする請求項1に記載の変換器。 - 電流源は、起こりうる抵抗値の変化を補償して非線形伝達特性を生じるようにノードから電流を引き出すようになされた可変電流源として構成される
ことを特徴とする請求項1に記載の変換器。 - 上記複数の抵抗器は可変抵抗器を具え、電流源は当該可変抵抗器に接続されて非線形伝達特性を生じる
ことを特徴とする請求項1に記載の変換器。 - 直接に結合され、その第1の入力端子と第2の入力端子の間にM個の基準ノードを画定する複数の抵抗器を含むインピーダンス・ネットワークを提供するステップと、
基準ノードのそれぞれから電流を引き出して、全体として放物線状の波形を有するそれらの基準ノードにおける複数の比較信号を提供するステップと、
当該第1および第2の入力端子に差動アナログ入力信号を印加するステップと、
第1の複数の比較器n1を使用して、互いにノードn1個だけ離間した基準ノードの間で信号を比較するステップと、
上記第1の複数の比較器の出力を不動化して、代表的なデジタル出力コードを提供するステップと
を具える差動アナログ入力信号をデジタル信号に変換する方法。 - 当該複数の抵抗器は等しい抵抗値を有する
ことを特徴とする請求項13に記載の方法。 - 複数の電流は等しい値を有する
ことを特徴とする請求項13に記載の方法。 - n1およびMは整数である
ことを特徴とする請求項13に記載の方法。 - 1<n1≦M/2である
ことを特徴とする請求項13に記載の方法。 - n2をn1と異なる整数として、第2の複数の比較器を使用して、互いにノードn2個だけ離間した基準ノード間で信号を比較するステップをさらに具え、第2の複数の比較器の出力を第1の複数の比較器の出力とともに符号化して、2値出力コードを提供する
ことを特徴とする請求項17に記載の方法。 - 1<n2≦n1+1である
ことを特徴とする請求項18に記載の方法。 - n1はM/2を超えない最大の整数であり、n2=n1+1である
ことを特徴とする請求項19に記載の方法。 - n3をn1およびn2よりも小さい整数として、第3の複数の比較器を使用して、互いにノードn3個だけ離間した選択した基準ノード間で信号を比較するステップをさらに具え、第3の複数の比較器の出力を、第1の複数の比較器および第2の複数の比較器の出力とともに符号化して、代表的なデジタル出力コードを提供する
ことを特徴とする請求項19に記載の方法。 - 電流を引き出すステップは、ノードから逆の電流を引き出して、複数の基準ノードにおける複数の基準信号を提供し、反転した放物線状波形を出力として与える
ことを特徴とする請求項13に記載の方法。 - 電流を引き出すステップは、上記ノードから可変電流を引き出して、起こりうる抵抗値の変化を補償して非線形伝達特性を生じる
ことを特徴とする請求項13に記載の方法。 - インピーダンス・ネットワークを提供するステップは、可変抵抗器を有するインピーダンス・ネットワークを提供することを具え、電流を引き出すステップは、当該可変抵抗器を解して可変電流を引き出して非線形伝達特性を生じる
ことを特徴とする請求項13に記載の方法。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US10/118,224 US6646585B2 (en) | 2002-04-05 | 2002-04-05 | Flash analog-to-digital converter |
PCT/US2003/005813 WO2003088498A1 (en) | 2002-04-05 | 2003-02-25 | Differential input flash analog to digital converter |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2005522929A true JP2005522929A (ja) | 2005-07-28 |
Family
ID=28674384
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2003585297A Pending JP2005522929A (ja) | 2002-04-05 | 2003-02-25 | フラッシュ型アナログ・デジタル変換器 |
Country Status (7)
Country | Link |
---|---|
US (3) | US6646585B2 (ja) |
EP (1) | EP1493232A4 (ja) |
JP (1) | JP2005522929A (ja) |
CN (1) | CN100527631C (ja) |
AU (1) | AU2003212409A1 (ja) |
TW (1) | TW200306077A (ja) |
WO (1) | WO2003088498A1 (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100822299B1 (ko) * | 2005-10-27 | 2008-04-16 | 인더스트리얼 테크놀로지 리서치 인스티튜트 | 플로우팅 레지스터 레더를 이용한 인버터-기반 플래쉬아날로그-디지털 컨버터 |
JP2010093795A (ja) * | 2008-09-12 | 2010-04-22 | Asahi Kasei Electronics Co Ltd | スイッチトキャパシタ回路 |
Families Citing this family (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6646585B2 (en) * | 2002-04-05 | 2003-11-11 | Ess Technology, Inc. | Flash analog-to-digital converter |
EP1770866B1 (en) * | 2005-09-12 | 2008-04-02 | Rohde & Schwarz GmbH & Co. KG | High-speed analog/digital converter |
JP2007266874A (ja) * | 2006-03-28 | 2007-10-11 | Toshiba Corp | 無線受信機 |
FR2913833B1 (fr) * | 2007-03-16 | 2009-06-12 | E2V Semiconductors Soc Par Act | Convertisseur analogique-numerique parallele a double echelle statique |
US7859441B2 (en) * | 2007-04-11 | 2010-12-28 | Mediatek Inc. | Data readout system having non-uniform ADC resolution and method thereof |
US10181861B1 (en) * | 2017-12-29 | 2019-01-15 | Texas Instruments Incorporated | Reference voltage control circuit for a two-step flash analog-to-digital converter |
EP4170910A1 (en) * | 2018-01-19 | 2023-04-26 | Socionext Inc. | Processing circuitry |
Family Cites Families (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4464727A (en) * | 1981-09-10 | 1984-08-07 | Beckman Instruments, Inc. | Parabolic function generator |
US4475169A (en) | 1982-02-01 | 1984-10-02 | Analog Devices, Incorporated | High-accuracy sine-function generator |
US4596976A (en) | 1984-05-30 | 1986-06-24 | Analog Devices, Incorporated | Integrated circuit analog-to-digital converter |
EP0485019B1 (en) | 1990-11-09 | 1996-05-15 | Koninklijke Philips Electronics N.V. | Analog-to-digital converter with delay correction |
JPH0537375A (ja) * | 1991-07-30 | 1993-02-12 | Nec Corp | A/d変換回路 |
GB9205727D0 (en) | 1992-03-16 | 1992-04-29 | Sarnoff David Res Center | Averaging,flash analog to digital converter |
JP2000299638A (ja) * | 1999-04-14 | 2000-10-24 | Matsushita Electric Ind Co Ltd | 参照電圧回路およびa/d変換器 |
US6646585B2 (en) * | 2002-04-05 | 2003-11-11 | Ess Technology, Inc. | Flash analog-to-digital converter |
-
2002
- 2002-04-05 US US10/118,224 patent/US6646585B2/en not_active Expired - Fee Related
-
2003
- 2003-01-15 US US10/346,034 patent/US6803871B2/en not_active Expired - Fee Related
- 2003-02-25 JP JP2003585297A patent/JP2005522929A/ja active Pending
- 2003-02-25 CN CNB038077337A patent/CN100527631C/zh not_active Expired - Fee Related
- 2003-02-25 WO PCT/US2003/005813 patent/WO2003088498A1/en not_active Application Discontinuation
- 2003-02-25 AU AU2003212409A patent/AU2003212409A1/en not_active Abandoned
- 2003-02-25 EP EP03709348A patent/EP1493232A4/en not_active Withdrawn
- 2003-03-20 TW TW092106113A patent/TW200306077A/zh unknown
-
2004
- 2004-09-03 US US10/934,918 patent/US7193552B2/en not_active Expired - Fee Related
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100822299B1 (ko) * | 2005-10-27 | 2008-04-16 | 인더스트리얼 테크놀로지 리서치 인스티튜트 | 플로우팅 레지스터 레더를 이용한 인버터-기반 플래쉬아날로그-디지털 컨버터 |
JP2010093795A (ja) * | 2008-09-12 | 2010-04-22 | Asahi Kasei Electronics Co Ltd | スイッチトキャパシタ回路 |
Also Published As
Publication number | Publication date |
---|---|
US6803871B2 (en) | 2004-10-12 |
US20030189508A1 (en) | 2003-10-09 |
AU2003212409A1 (en) | 2003-10-27 |
US6646585B2 (en) | 2003-11-11 |
EP1493232A1 (en) | 2005-01-05 |
EP1493232A4 (en) | 2005-06-08 |
US7193552B2 (en) | 2007-03-20 |
CN100527631C (zh) | 2009-08-12 |
US20030189507A1 (en) | 2003-10-09 |
US20050088330A1 (en) | 2005-04-28 |
CN1647389A (zh) | 2005-07-27 |
WO2003088498A1 (en) | 2003-10-23 |
TW200306077A (en) | 2003-11-01 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US5231399A (en) | Differential quantizer reference resistor ladder for use with an analog-to-digital converter | |
US20140070968A1 (en) | Reducing the effect of elements mismatch in a sar adc | |
WO1995011551A1 (en) | Sub-ranging analog-to-digital converter | |
EP0319097B1 (en) | Complementary voltage interpolation circuit with transmission delay compensation | |
KR20060135074A (ko) | 디지털-아날로그 변환기에서의 에러 감소율 개선 방법 및디지털-아날로그 변환기 | |
US5051746A (en) | Interpolation circuit for use in an A/D converter | |
US7259706B2 (en) | Balanced dual resistor string digital to analog converter system and method | |
JP2005522929A (ja) | フラッシュ型アナログ・デジタル変換器 | |
JPH01238226A (ja) | ディジタル―アナログ変換器回路網 | |
US20070008203A1 (en) | Digital-to-analog converter with short integration time constant | |
JPH01228223A (ja) | 並列比較型アナログ・ディジタル変換器 | |
KR20090031184A (ko) | 디지털 투 아날로그 컨버터 | |
US5986599A (en) | Voltage comparator for analog-to-digital converter | |
EP1145441A2 (en) | An analog to digital converter | |
US20130194120A1 (en) | Robust Encoder for Folding Analog to Digital Converter | |
JP3275966B2 (ja) | ディジタル・アナログ変換器 | |
JP2001127634A (ja) | ディジタル・アナログ変換器 | |
US5805096A (en) | A/D converter with interpolation | |
US5684483A (en) | Floating point digital to analog converter | |
US6331828B1 (en) | Signal conversion method and signal converters | |
JP2638002B2 (ja) | 並列型a/d変換器 | |
JP2789697B2 (ja) | 並列型ad変換器 | |
EP0840957B1 (en) | A/d converter with interpolation | |
Carnu et al. | Optimal offset averaging for flash and folding A/D converters | |
WO2009047673A2 (en) | Fir digital to analog converter |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20060202 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20080501 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080515 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20081016 |