JP2005521247A - 薄膜層の自己調節式直列回路とその作製方法 - Google Patents

薄膜層の自己調節式直列回路とその作製方法 Download PDF

Info

Publication number
JP2005521247A
JP2005521247A JP2003577342A JP2003577342A JP2005521247A JP 2005521247 A JP2005521247 A JP 2005521247A JP 2003577342 A JP2003577342 A JP 2003577342A JP 2003577342 A JP2003577342 A JP 2003577342A JP 2005521247 A JP2005521247 A JP 2005521247A
Authority
JP
Japan
Prior art keywords
layer
substrate
angle
main
series connection
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2003577342A
Other languages
English (en)
Inventor
ガイヤー,フェルカー
Original Assignee
ショイテン グラースグループ
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by ショイテン グラースグループ filed Critical ショイテン グラースグループ
Publication of JP2005521247A publication Critical patent/JP2005521247A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/04Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices
    • H01L31/042PV modules or arrays of single PV cells
    • H01L31/0445PV modules or arrays of single PV cells including thin film solar cells, e.g. single thin film a-Si, CIS or CdTe solar cells
    • H01L31/046PV modules composed of a plurality of thin film solar cells deposited on the same substrate
    • H01L31/0465PV modules composed of a plurality of thin film solar cells deposited on the same substrate comprising particular structures for the electrical interconnection of adjacent PV cells in the module
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/04Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices
    • H01L31/042PV modules or arrays of single PV cells
    • H01L31/0445PV modules or arrays of single PV cells including thin film solar cells, e.g. single thin film a-Si, CIS or CdTe solar cells
    • H01L31/046PV modules composed of a plurality of thin film solar cells deposited on the same substrate
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02EREDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00Energy generation through renewable energy sources
    • Y02E10/50Photovoltaic [PV] energy
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10STECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00Semiconductor device manufacturing: process
    • Y10S438/942Masking
    • Y10S438/944Shadow

Landscapes

  • Life Sciences & Earth Sciences (AREA)
  • Sustainable Development (AREA)
  • Engineering & Computer Science (AREA)
  • Electromagnetism (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Sustainable Energy (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Photovoltaic Devices (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

本発明は、薄膜層の自己調節式直列回路、及びその作製方法に関するものである。本発明は、導電性導体トラック(20)を基板(10)上に敷設し、さらに、導体、半導体、または絶縁体から成る幾つかの主蒸着層(30、40、50)を基板に積層する、ことを特徴とする。これらの層の積層は、基板表面に対して様々な入射角で行われるものである。

Description

本発明は、薄膜層の自己調節式直列接続部と、その作製方法に関するものである。
工業界においては、薄膜層の直列接続部の作製方法に対するニーズがますます高まってきている。特に、薄膜層太陽光発電の分野においては、薄膜層セル間の直列接続部の問題が、依然として十分には解決されていない。
薄膜層の直列接続部の作製方法で最もよく知られている方法とは、個別層を積層していくものであり、一層積層するごとに積層工程を中断し、レーザーまたは機械的手段を用いて、積層した該層を分割する。一般に、積層した各々の層に、分割切れ目の形で分割部分を設けるには、数段階の加工手順が必要とされる。
このような作製方法は、種々の不利な点を有する。無駄な面を最小限に抑えるには、切れ目を極めて接近して設けなければならないが、互いに重なったり交差してはならない。さもなければ、短絡や誤差を生じるからであり、このためには、例えば、基板の方向決めを極めて高精度に行う必要がある。また、インライン工程を実施するには、作製する各切れ目に応じて適切なステーションを設けなければならない。これとは対照的に、インライン工程で実施しない方法であれば、切れ目に応じた切断ステーションまで、基板を移動させなければならない。
国際特許出願公開公報第9630935号には、導電層および絶縁層を交互に積層する、多層電子部品の製造方法が開示されている。ここでは、長方形断面を有するウェブが表面上に並んだ基板が使用されており、それによって、ある入射角をもたせて指向性積層蒸着を行うと、ウェブ間にシェーディング領域が形成されるようになっている。
本発明の目的は、薄膜層の自己調節式直列接続部の一般的な作製方法を改良することにあり、これにより、従来の作製方法の欠点を回避すると共に、容易に実施できる加工手順を少し経るだけですむようになる。
また、本発明の目的は、できるだけ容易に実施できる加工手順を少し経るだけで作製可能な薄膜層の自己調節式直列接続部を提供することにある。
本発明において、この目的は、基板上に導電性導体トラックを敷設した上で、該基板が、導体、半導体、および/または絶縁体材料をそれぞれ異なった入射角で幾つか積層させる積層蒸着を受ける、ことによって達成される。
様々な角度で積層蒸着を行うと、導体トラック間で陰となって問題の材料蒸着を受けない領域が変化する。その結果、通電可能な直列接続薄膜層から成る積層構造を得ることができる。
敷設された導体トラックは、長方形の断面を有することが好ましいが、他の断面形状も可能である。たとえば、該導体トラックは、三角形、台形、または半円形の断面を有してもよい。該導体トラックは、基板の表面上に敷設される。導体トラックの敷設後には、該基板は、引き続いて様々な積層蒸着を受け、そこでは、各層の蒸着が種々の入射角にて実施される。問題となる蒸着方向は、前記導体トラックの長さ方向に対して垂直に、かつ、該導体トラック間に該導体トラック側面の陰となって蒸着を受けない領域が形成されるように、該基板表面に対しては斜めに向けられることが、好ましい。
本発明の特に好ましい実施例においては、薄膜層の直列接続部を作製するために、種々の材料から成る3層の主蒸着層が異なった角度で積層される。これらの主層も、同様に、幾つかの個別層より構成することができ、該個別層は、前記主層と同じ角度で積層されるのが好ましい。しかし、本発明の方法は、3層以上の主層を有する直列接続部の作製にも使用可能であり、そうでなければ、追加層および/または加工手順によって主層を補っている。
以下に、3層の主層から成る直列接続部の特に好ましい実施例について説明する。第一主蒸着層は、導電性または半導電性の材料から成る裏面コンタクトであることが好ましい。この第一入射角αでの最初の蒸着によって、基板、および導体トラックの側面と上面が被覆されるが、導体トラック背後のある領域は、導電性または半導電性の材料によっては被覆されない。導体トラック背後のある距離を隔てたところから、基板の被覆が再度行われ、続いて、次の導体トラック側面への被覆が行われる。従って、蒸着のための入射角は、導体トラック背後にある、被覆すべきでない必須領域に応じて、選択される。
第二主蒸着層は、半導体であることが好ましい。
前記導体トラックの上面と導体トラック間の領域とを完全に被覆するには、該第二積層蒸着を基板表面に対して90°の角度βをもって行うことが有利である、とわかっている。もしも、該第二蒸着を基板表面に対して、90°と異なる角度で行うと、導体トラックの側面までも被覆されてしまう。これは、層の直列接続にとって避けるべきであり、なぜならば、後で積層される表面コンタクトの層が、裏面コンタクトとは接触してはならないからであり、前記側面の被覆を通して接続されると短絡が発生する。しかしながら、それでも側面が被覆された場合には、表面コンタクトを積層する前に、該側面を清浄にしなければならない。
次に、第三蒸着は、前記第一角度αを反転した入射角γで行われ、そして、この層は、導体材料または半導体材料から作製される透明導電性表面コンタクトであることが望ましい。
種々の層を、主層と同じ角度で各々有利に積層された幾つかの個別層から構成してもよい。特に、該個別層によって、追加の工程段階とともに第二半導体層を形成してもよい。
前述の異なる角度による積層蒸着の繰り返しによって、特に太陽電池の用途に適した薄膜層の直列接続がもたらされる。
PVD法による積層蒸着、及び積層粒子上へのスパッタリングは、特に有利であることがわかっている。しかしながら、吹きつけ法やCVD法のような他の被覆法も使用することが可能である。
前述した、薄膜層の自己調節式直列接続部の前記作製方法は、従来法と比較して多くの利点を有することに特徴がある。一つには、シェーディング領域によって分割領域が決まるので、被覆する前記基板を完全に精確に位置決めする必要がない。第二に、適当な積層手段を用いることによって、シェーディング幅、すなわち無効領域を最小限に減らすことができる。更に、各加工ステーション間で基板を前後に移動させる必要がなく、適当な積層手段を用いれば単一のステーションで加工できるので、前記方法はインライン工程で容易に実施することができる。分割領域が交差することは起こり得ないので、誤差源と短絡は生じないのである。
従属請求項、及び図を基にして以下に好ましい実施例を提示することによって、本発明の付加的な利点、特徴、及び有利な改良点を説明する。
図1は、互いにほとんど平行に並ぶ数本の導体トラック20が敷設された基板10を示している。 ここで、「ほとんど」という表現には、正確に平行に並ぶ導体トラックとともに、該導体トラック間の距離の50%以下まで平行からずれる導体トラックをも意味する。基板は、たとえば、ガラス、特にフロートガラスであってもよい。他に適した材料には、高分子フィルムがある。該導体トラック20は導電性を有しており、導電性高分子化合物、導電ガラスフリット、金属片、あるいはその他の材料から作製することができる。該導体トラックの断面は長方形であることが望ましいが、他の断面を選択することもできる。たとえば、該導体トラックは、三角形、台形、あるいは半円形の断面を有してもよい。三角形導体トラックは、その側面が基板表面に接合するようにして敷設することができる。台形導体トラックは、たとえば、その断面が基板表面に向かって先細りになるように、有利に敷設することができる。
前記導体トラックは、例えば、シルクスクリーン印刷によって敷設することができる。それによって、該トラックの幅Wは、スクリーン及び用いるペーストの特性によって決まる。それに対して、高さHは主に印刷手順の回数によって決まる。該シルクスクリーン印刷は、例えば、黒鉛ペースト、および/または銀ペーストを用いて行うことができる。結果として形成される前記導体トラックの寸法は、次の大きさ、すなわち、幅Wは10〜500μm、高さHは5〜500μmにあると有利である。同様に、導体トラックの長さは、任意に選択することができ、主として被覆される前記基板の寸法に依存する。一般的な敷設では、長さLが30cm〜6mの導体トラックが使用される。従って、敷設する導体トラックの本数も任意に選択できるが、1mあたり50〜200本の範囲にあることが望ましい。各該導体トラック20間の間隔は、選択した寸法に応じて決まる。
図2は、第一主層30を、本発明の工程によって前記基板10と導体トラック20上に積層する実施例を示している。この最初の積層蒸着は、該基板表面に対して第一入射角αをもって行われる。そして、前記導体トラック20の長さ方向に対しては、垂直に行うと有利である。しかしながら、該導体トラックの長さ方向と蒸着方向とのなす角度は、90°から外れていてもよい。ここでは、1°と90°の間の角度にすることができる。
図2には、基板表面に対して斜め方向に被覆が行われることによって、陰になる領域が前記導体トラック背後に形成され、そのために、これらの領域はいかなる蒸着も受けない、ことが示されている。従って、被覆層が形成されるのは、蒸着を受ける導体トラックの上面と側面上、および該導体トラック間において導体トラックの影に入らない領域上である。このようにして積層された第一の薄膜層の厚さは、一般的に、50nm〜50μmである。
特に好ましい実施例にあっては、この第一層は、主成分がモリブデンから成る裏面コンタクトである。しかしながら、この裏面コンタクトは、導電性接着剤、銀、あるいはTCOs(透明導電性酸化物)のような他の材料から作製することも可能である。なお、この透明導電性酸化物としては、ZnO:AlやInドープ酸化錫(ITO)などがある。
図3には、第二主層40を基板10と導体トラック20に積層する方法が示されている。導体トラックの上面と導体トラック間の領域を完全に被覆するように、この積層蒸着を基板表面に対して90°の入射角βをもって行うことが好ましい。
この第二層としては、薄膜層半導体が積層される。例えば、銅−インジウム−ガリウム−セレン化物半導体には、銅、インジウム、ガリウムおよびセレンから成る層配列が積層され、それに対し、シリコン半導体には、非晶質シリコンが積層される。しかしながら、半導体層の作製には、他の材料を使用してもよい。
全てが半導体層から成る層配列を形成するには、個別層全体を全て基板表面に対して90°の同一角度をもって積層することが好ましく、これにより、各積層蒸着を他の様々な工程段階によって交互に中断させることができる。形成された層の厚さは、使用する半導体と、その太陽輻射に対する吸収率とに依存する。薄膜層電池の分野における一般的な半導体の厚さは、200nm〜5μmである。
もしも、該第二被覆を基板表面に対して90°と異なる角度で行うと、導体トラックの側面までも被覆されてしまう。これは、薄膜層の直列接続にとって避けるべきであり、なぜならば、後で積層される表面コンタクトの層が、第一層の裏面コンタクトとは接触してはならないからであり、前記側面の被覆を通して接続されると短絡が発生する。しかしながら、それでも側面が被覆された場合には、その後の表面コンタクトを積層する前に、該側面を清浄にしなければならない。この清浄化は、個別層の積層と次の工程段階との間、そうでなければ、第二層完成後に行うことができる。清浄化には、例えば、エッチング法および/または機械的方法を用いることができる。
薄膜層半導体を積層後には、p/n遷移領域を形成するために、次の工程段階が必要とされる。この目的のため、本発明のより好ましい実施例においては、硫酸カドミウム層を積層する。該積層は、例えば、溶液成長の工程によって行うことができる。なお、この層は、図1乃至図5には示されていない。
図4には、第三主層50を入射角γをもって積層する、次の工程段階が示されている。ここで、被覆は、第一被覆角αを反転した角度で行うことが好ましい。この第三層は、例えば、Inドープ酸化錫(ITO)、ZnO:Al、金、または銀のような材料から作製される透明導電性表面コンタクトとすることができる。
本発明に係わる種々の層の積層によって、図5に示すような、薄膜層の直列接続がもたらされる。図中には、得られた電流経路が、一組の矢印によって示されている。電流は、前記基板10から裏面コンタクト30に流れ、さらに層40を介して表面コンタクト50に流れていく。そこから、もう一度、電流は、導体トラック20から裏面コンタクトに流れ、そして、そこから再び表面コンタクトを介して次の導体トラックに流れ込むのである。
敷設された導体トラックを有する基板の実施例を示す図である。 入射角αによる第一層の積層を示す図である。 入射角βによる第二層の積層を示す図である。 入射角γによる第三層の積層を示す図である。 薄膜層により得られた直列接続部における電流経路を示す図である。

Claims (28)

  1. 導電性導体トラック(20)を基板(10)上に敷設する工程段階と、
    導体、半導体、および/または絶縁体から成る幾つかの蒸着層を基板(10)上に積層し、該基板(10)表面に対しては、異なる入射角をもって蒸着層を積層する工程段階とから成ることを特徴とする薄膜層の自己調節式直列接続部の作製方法。
  2. 前記導電性導体トラック(20)は、互いにほとんど平行に並んでいることを特徴とする請求項1記載の方法。
  3. 前記導電性導体トラック(20)を、シルクスクリーン印刷によって敷設することを特徴とする請求項1、2のいずれかまたは両方に記載の方法。
  4. 前記導電性導体トラック(20)をシルクスクリーン印刷によって敷設するのに、黒鉛ペースト、および/または銀ペーストを用いることを特徴とする請求項3記載の方法。
  5. 前記導電性導体トラック(20)は、導電性接着剤によって基板に接着されることを特徴とする請求項1、2のいずれかまたは両方に記載の方法。
  6. 前記蒸着層を、PVD工程によって斜めの角度をもって指向型に積層することを特徴とする前記請求項の一以上に記載の方法。
  7. 前記蒸着層を形成するために、積層材料粒子の噴流方向が前記導体トラック(20)の向きに対して垂直であることを特徴とする前記請求項の一つ以上に記載の方法。
  8. 前記導体トラック(20)を基板(10)上に敷設した後、少なくとも、第一主層(30)の積層蒸着を該基板(10)表面に対して第一入射角αをもって行い、第二主層(40)の積層蒸着を第二入射角βをもって行い、そして第三主層(50)の積層蒸着を第三入射角γをもって行うと共に、前記角度βは90°であり、前記角度γは前記角度αを反転した角度であることを特徴とする前記請求項の一以上に記載の方法。
  9. 前記導体トラック(20)を基板(10)上に敷設した後、少なくとも、第一主層(30)の積層蒸着を該基板(10)表面に対して第一入射角αをもって行い、第二主層(40)の積層蒸着を第二入射角βをもって行い、そして第三主層(50)の積層蒸着を第三入射角γをもって行うと共に、前記角度βは90°と異なり、かつ前記角度γは前記角度αを反転した角度であることを特徴とする前記請求項の一以上に記載の方法。
  10. 前記主層(30、40、50)の少なくとも一層は、種々の個別層から作製し、該個別層を、問題とする層と同じ角度をもって積層することを特徴とする前記請求項の一以上に記載の方法。
  11. 前記主層(30、40、50)および/またはそれらの個別層の積層は、追加の工程段階によって中断されることを特徴とする前記請求項の一以上に記載の方法。
  12. 前記第二主層(40)または該主層(40)の個別層を90°と異なる角度βをもって積層した後に、前記導体トラック(20)の側面を清浄にすることを特徴とする請求項9乃至11の一以上に記載の方法。
  13. 前記側面は、エッチング法によって清浄にすることを特徴とする請求項12記載の方法。
  14. 前記側面は、機械的に清浄にすることを特徴とする請求項12記載の方法。
  15. 請求項1乃至14記載の方法によって作製したことを特徴とする薄膜層の自己調節式直列接続部。
  16. 前記基板(10)は、ガラスから作製することを特徴とする請求項15記載の薄膜層の直列接続部。
  17. 前記基板(10)は、フロートガラスから作製することを特徴とする請求項16記載の薄膜層の直列接続部。
  18. 前記基板(10)は、高分子フィルムから作製することを特徴とする請求項15記載の薄膜層の直列接続部。
  19. 前記導電性導体トラック(20)の寸法が、長さLは30cm〜6m、高さHは5〜500μm、および幅Wは10〜500μmであることを特徴とする請求項15乃至18の一以上に記載の直列接続部。
  20. 前記導体トラックは、基板(10)表面に、1mあたり50〜200本設けることを特徴とする請求項15乃至19の一以上に記載の直列接続部。
  21. 前記導体トラック(20)は、導電性高分子合成物、または導電ガラスフリットから作製することを特徴とする請求項15乃至20の一以上に記載の直列接続部。
  22. 前記第一主蒸着層(30)は、裏面コンタクトを形成することを特徴とする請求項15乃至21の一つ以上に記載の直列接続部。
  23. 前記第一蒸着層(30)の主成分は、モリブデン、導電性接着剤、銀、あるいは、ZnO:Alおよび/またはInドープ酸化錫(ITO)のようなTCOsより成ることを特徴とする請求項22記載の直列接続部。
  24. 前記第二主蒸着層(40)は、薄膜層半導体を形成することを特徴とする請求項15乃至23の一以上に記載の直列接続部。
  25. 前記第二蒸着層(40)は、銅、インジウム、ガリウムおよびセレンの層配列から作製されることを特徴とする請求項24記載の直列接続部。
  26. 前記第二蒸着層(40)の主成分は、非晶質シリコンであることを特徴とする請求項24記載の直列接続部。
  27. 前記第三主蒸着層(50)は、透明導電性表面コンタクトを形成することを特徴とする請求項15乃至26の一以上に記載の直列接続部。
  28. 前記第三蒸着層(50)の主成分は、Inドープ酸化錫、ZnO:Al、金、および/または銀であることを特徴とする請求項27記載の直列接続部。
JP2003577342A 2002-03-19 2003-03-18 薄膜層の自己調節式直列回路とその作製方法 Pending JP2005521247A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
EP02006162A EP1357602A1 (de) 2002-03-19 2002-03-19 Selbstjustierende Serienverschaltung von Dünnschichten und Verfahren zur Herstellung
PCT/EP2003/002864 WO2003079448A1 (de) 2002-03-19 2003-03-18 Selbstjustierende serienverschaltung von dünnschichten und verfahren zur herstellung

Publications (1)

Publication Number Publication Date
JP2005521247A true JP2005521247A (ja) 2005-07-14

Family

ID=27838019

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2003577342A Pending JP2005521247A (ja) 2002-03-19 2003-03-18 薄膜層の自己調節式直列回路とその作製方法

Country Status (6)

Country Link
US (1) US7339248B2 (ja)
EP (2) EP1357602A1 (ja)
JP (1) JP2005521247A (ja)
KR (1) KR20040108669A (ja)
AU (1) AU2003223969A1 (ja)
WO (1) WO2003079448A1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010010602A (ja) * 2008-06-30 2010-01-14 Sanyo Electric Co Ltd 光起電力装置およびその製造方法

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100656738B1 (ko) * 2005-12-14 2006-12-14 한국과학기술원 집적형 박막 태양전지 및 그 제조 방법
KR100725110B1 (ko) 2005-12-14 2007-06-04 한국과학기술원 투과형 집적형 박막 태양전지 및 그 제조 방법.
EP2118929A2 (en) * 2007-02-01 2009-11-18 Corus UK LTD. A power generating element for conversion of light into electricity and process for manufacturing thereof
KR101189309B1 (ko) * 2011-10-11 2012-10-09 엘지이노텍 주식회사 태양전지 및 태양전지 모듈
KR20130109330A (ko) * 2012-03-27 2013-10-08 엘지이노텍 주식회사 태양전지 및 이의 제조 방법
AT512678B1 (de) * 2012-03-30 2019-01-15 Oesterreichisches Forschungs Und Pruefzentrum Arsenal Ges M B H Photovoltaik Fenster- und/oder Fassadenelement

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4065781A (en) * 1974-06-21 1977-12-27 Westinghouse Electric Corporation Insulated-gate thin film transistor with low leakage current
DE3103615A1 (de) * 1981-02-03 1982-09-09 Siemens AG, 1000 Berlin und 8000 München Verfahren zur erzeugung von extremen feinstrukturen
US4633284A (en) * 1983-11-08 1986-12-30 Energy Conversion Devices, Inc. Thin film transistor having an annealed gate oxide and method of making same
JPS6135573A (ja) * 1984-07-27 1986-02-20 Matsushita Electric Ind Co Ltd 光起電力素子の製造法
US4599790A (en) * 1985-01-30 1986-07-15 Texas Instruments Incorporated Process for forming a T-shaped gate structure
US4679311A (en) * 1985-12-12 1987-07-14 Allied Corporation Method of fabricating self-aligned field-effect transistor having t-shaped gate electrode, sub-micron gate length and variable drain to gate spacing
JPH03245527A (ja) * 1990-02-23 1991-11-01 Rohm Co Ltd 微細加工方法
EP0725449B1 (en) * 1990-05-31 1999-02-03 Osaka Gas Company Limited A method for fabricating a Josephson device
US5294869A (en) * 1991-12-30 1994-03-15 Eastman Kodak Company Organic electroluminescent multicolor image display device
US5294870A (en) * 1991-12-30 1994-03-15 Eastman Kodak Company Organic electroluminescent multicolor image display device
JP3720846B2 (ja) * 1995-03-27 2005-11-30 コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ 複数の電子多層構成部品の製造方法
KR100339186B1 (ko) * 1998-09-28 2002-05-31 포만 제프리 엘 기판상에서 패턴을 규정하는 장치 및 방법
US6384529B2 (en) * 1998-11-18 2002-05-07 Eastman Kodak Company Full color active matrix organic electroluminescent display panel having an integrated shadow mask
US6520819B1 (en) * 1999-06-16 2003-02-18 Nec Corporation Organic EL panel and method for manufacturing the same
US6791258B2 (en) * 2001-06-21 2004-09-14 3M Innovative Properties Company Organic light emitting full color display panel
US6672215B2 (en) * 2001-10-17 2004-01-06 Textron Systems Corporation Constant output high-precision microcapillary pyrotechnic initiator
US6667215B2 (en) * 2002-05-02 2003-12-23 3M Innovative Properties Method of making transistors
WO2004084590A1 (ja) * 2003-03-17 2004-09-30 Fujitsu Limited 有機エレクトロルミネッセンス表示装置及びその製造方法
US20050066897A1 (en) * 2003-09-29 2005-03-31 Seagate Technology Llc System, method and aperture for oblique deposition
US7296337B2 (en) * 2004-05-25 2007-11-20 Hitachi Global Storage Technologies Netherlands B.V. Notched trailing shield for perpendicular write head

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010010602A (ja) * 2008-06-30 2010-01-14 Sanyo Electric Co Ltd 光起電力装置およびその製造方法

Also Published As

Publication number Publication date
WO2003079448A1 (de) 2003-09-25
KR20040108669A (ko) 2004-12-24
EP1357602A1 (de) 2003-10-29
AU2003223969A1 (en) 2003-09-29
US20060110860A1 (en) 2006-05-25
EP1488457A1 (de) 2004-12-22
US7339248B2 (en) 2008-03-04

Similar Documents

Publication Publication Date Title
JP5270658B2 (ja) 互いに噛み合う不連続のヘテロ接合構造を有する光起電装置
US8207012B2 (en) Method and apparatus for achieving low resistance contact to a metal based thin film solar cell
KR101173344B1 (ko) 태양전지 및 이의 제조방법
US10236398B2 (en) Method for manufacturing transparent electrode
WO2004064167A1 (ja) 透光性薄膜太陽電池モジュールおよびその製造方法
US9818897B2 (en) Device for generating solar power and method for manufacturing same
US20170077320A1 (en) Anti-corrosion protection of photovoltaic structures
JP6785775B2 (ja) 光電変換素子、それを備えた太陽電池モジュールおよび太陽光発電システム
TWI690099B (zh) 鈣鈦礦太陽能電池模組的製造方法及鈣鈦礦太陽能電池模組
TW201115733A (en) Semiconductor device module, method of manufacturing a semiconductor device module, semiconductor device module manufacturing device
JP2005521247A (ja) 薄膜層の自己調節式直列回路とその作製方法
KR101091379B1 (ko) 태양전지 및 이의 제조방법
CN108735827A (zh) 一种太阳能电池片及其制备方法、太阳能电池组件
JP2005531128A (ja) 厚膜層と薄膜層の自己調節式直列接続部およびその作製方法
KR101295547B1 (ko) 박막 태양 전지 모듈 및 그 제조 방법
US9954122B2 (en) Solar cell apparatus and method of fabricating the same
JP2019212884A (ja) 太陽電池及びその製造方法
JPH1126795A (ja) 集積化薄膜太陽電池の製造方法
KR101283163B1 (ko) 태양전지 및 그의 제조방법
JP2010010606A (ja) 光学変換素子セル、集積化光学変換装置、光学変換素子セルの製造方法及び集積化光学変換装置の製造方法
US20110023933A1 (en) Interconnection Schemes for Photovoltaic Cells
CN108807600A (zh) 太阳能电池制作方法
JP5988373B2 (ja) 光電変換装置および光電変換装置の製造方法
JPS62147784A (ja) 非晶質太陽電池及びその製造方法
CN118382308A (zh) 钙钛矿太阳能电池和钙钛矿太阳能电池的制备方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20060301

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090317

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20090612

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20090619

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20091020