KR20040108669A - 박층으로 이루어진 자동조정 직렬회로 및 그 제조방법 - Google Patents

박층으로 이루어진 자동조정 직렬회로 및 그 제조방법 Download PDF

Info

Publication number
KR20040108669A
KR20040108669A KR10-2004-7014714A KR20047014714A KR20040108669A KR 20040108669 A KR20040108669 A KR 20040108669A KR 20047014714 A KR20047014714 A KR 20047014714A KR 20040108669 A KR20040108669 A KR 20040108669A
Authority
KR
South Korea
Prior art keywords
series connection
self
connection circuit
substrate
deposition layer
Prior art date
Application number
KR10-2004-7014714A
Other languages
English (en)
Inventor
볼커게이예르
Original Assignee
슈텐 글라스 그룹
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 슈텐 글라스 그룹 filed Critical 슈텐 글라스 그룹
Publication of KR20040108669A publication Critical patent/KR20040108669A/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/04—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices
    • H01L31/042—PV modules or arrays of single PV cells
    • H01L31/0445—PV modules or arrays of single PV cells including thin film solar cells, e.g. single thin film a-Si, CIS or CdTe solar cells
    • H01L31/046—PV modules composed of a plurality of thin film solar cells deposited on the same substrate
    • H01L31/0465—PV modules composed of a plurality of thin film solar cells deposited on the same substrate comprising particular structures for the electrical interconnection of adjacent PV cells in the module
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/04—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices
    • H01L31/042—PV modules or arrays of single PV cells
    • H01L31/0445—PV modules or arrays of single PV cells including thin film solar cells, e.g. single thin film a-Si, CIS or CdTe solar cells
    • H01L31/046—PV modules composed of a plurality of thin film solar cells deposited on the same substrate
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00—Energy generation through renewable energy sources
    • Y02E10/50—Photovoltaic [PV] energy
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00—Semiconductor device manufacturing: process
    • Y10S438/942—Masking
    • Y10S438/944—Shadow

Landscapes

  • Life Sciences & Earth Sciences (AREA)
  • Sustainable Development (AREA)
  • Engineering & Computer Science (AREA)
  • Sustainable Energy (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Electromagnetism (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Photovoltaic Devices (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

본 발명은 박층의 자동조정 직렬회로 및 그 제조방법에 관한 것이다. 본 발명은 기판(10)에 도전성 도체트랙(20)을 설치하고, 그 기판에 도체, 반도체 또는 절연물질로 이루어지는 수 개층의 주침착층(30, 40, 50)을 형성하는 것에 특징이 있다. 박층의 형성은 기판의 표면에 대한 다양한 입사각에서 실시된다.

Description

박층으로 이루어진 자동조정 직렬회로 및 그 제조방법{Self-adjusting serial circuit of thin layers and method for production thereof}
산업계에서, 박층의 직렬접속회로의 제조방법에 대한 요구가 증가하고 있다. 그러나, 특히 박층 광기전력기술분야에서의 박층셀의 직렬접속회로의 문제점은 아직 만족스럽게 해결되어 있지 않다.
박층 직렬접속회로의 제조방법으로서 가장 잘 알려진 방법은 개별 층들을 형성하고, 레이저나 기계적 수단에 의해 그 층을 분리하는 공정을 이용하여 개별 층들을 분리시키는 방법이다. 일반적으로, 이를 위해서는 적층부에 단절홈 형상의 단절부를 형성하기 위한 수 차례의 공정이 필요하다. 이와 같은 제조방법에는 여러 가지 단점이 있다. 상기 단절홈은, 사면(dead surfaces)을 최소화하기 위해, 상호 근접 배치되어야 하지만, 상호중첩 또는 상호교차되어서는 안 된다. 그렇게 하지 않으면 단락이나 에러를 발생하는 원인이 되기 때문이다. 따라서, 예를 들면, 기판을 극히 정밀하게 위치시킬 필요가 있다. 더욱, 인라인 공정(inline process)을 달성하기 위해, 각 단절홈을 형성할 때마다 그에 적합한 스테이션을 배치하여야 한다. 반면에, 인라인 공정이 아닌 경우에는 기판을 별도로 마련된 커팅스테이션으로 이송시켜야 한다.
국제특허출원 제WO 96/30935호는 도전층 및 비도전층을 교대로 적층시킨 다층구조의 전자부품을 제조하는 방법을 개시하고 있다. 여기서, 장방형 단면을 가지는 웨브를 상면에 설치한 기판을 사용하므로 소정의 입사각에서 이루어지는 지향식 침착에 의해 다수의 웨브 사이의 영역에 쉐이딩(shading)이 발생된다.
본 발명은 박층으로 이루어진 자동조정 직렬접속 및 그 제조방법에 관한 것이다.
도 1은 도체트랙을 설치한 기판의 실시예이다.
도 2는 입사각(α)으로 침착된 제 1 층이다.
도 3은 입사각(β)으로 침착된 제 2 층이다.
도 4는 입사각(γ)으로 침착된 제 3 층이다.
도 5는 박판의 직렬접속회로 내의 전류의 진로를 도시한다.
본 발명의 목적은 종래의 결점을 해소함과 동시에 용이하게 실시할 수 있는 소수의 공정을 가지는 박층으로 된 자동조정 직렬접속회로 제조방법을 제공하는 것이다.
또, 본 발명의 목적은 용이하게 실시할 수 있는 소수의 공정을 가지는 박층으로 된 자동조정 직렬접속회로를 제공하는 것이다.
본 발명에 따라, 상기 목적은 기판의 상면에 전기도체트랙을 설치하고, 이 기판을 다양한 입사각도에서 이루어지는 도체, 반도체 및/또는 절연물질의 수개층의 침착에 노출시킴에 의해 실현된다.
다양한 입사각도에서, 도체트랙 사이의 상이한 영역은 쉐이딩을 이루고, 따라서 문제의 물질침착에 노출되지 않게 되므로, 통전이 가능한 직렬 접속된 박층을 형성하는 층상구조가 얻어진다.
설치되는 도체트랙은 장방형 단면을 가지는 것이 바람직하지만, 다른 단면형상을 가지는 것도 이용할 수 있다. 예를 들면, 삼각형, 사다리형, 또는 원형의 단면형을 가지는 도체트랙을 사용할 수 있다. 상기 도체트랙은 기판의 상면에 설치된다. 도체트랙의 설치 후, 기판을 다수의 층 침착에 노출시킨다. 이때 개별의 침착은 상이한 입사각도로 이루어진다. 도체트랙의 측면에 의해 도체트랙들 사이에 쉐이딩이 형성되어 침착에 노출되지 않도록 하기 위해, 침착방향은 도체트랙의 길이방향에 수직함과 동시에 기판의 표면에 대해 일정한 각도를 이루도록 하는 것이 바람직하다.
본 발명의 특히 바람직한 실시예에서, 박층으로 된 직렬접속회로를 형성하기 위해, 서로 다른 각도에서 서로 다른 물질을 침착하여 3개의 주침착층을 형성한다. 이들 주침착층은 주침착층으로서 동일각도에서 형성되는 것이 바람직한 수 개의 개별층들로 이루어진다. 그러나, 본 발명에 따른 제조방법은 3개 이상의 주침착층을 가지는 직렬접속회로를 제조하거나, 추가의 침착층 및/또는 추가공정에 의해 증가되는 주침착층을 제조하는데 이용할 수 있다.
이하, 3개의 주침착층으로 구성되는 직렬접속회로의 특히 바람직한 실시예를 기술한다. 제 1 주침착층은 도체 또는 반도체 물질로 제조된 백접점(back contact)으로 하는 것이 바람직하다. 이 제 1 입사각(α)에서의 제 1 침착에 의해 기판, 도체트랙의 측면 및 상면이 코팅된다. 이때, 도체트랙의 후측의 어떤 영역은 도체물질 또는 반도체물질에 의한 코팅이 이루어지지 않는다. 도체트랙의 후측의 일정거리에서, 기판의 코팅이 다시 한번 실시되고, 인접하는 도체트랙의 측면 상에도 코팅이 실시된다. 결국, 침착 입사각은 도체트랙의 후측의 코팅이 필요치 않은 영역에 의해 달라진다.
제 2 주침착층은 반도체로 하는 것이 바람직하다. 이 제 2 층의 침착은, 도체트랙의 상면 및 도체트랙들 사이의 영역이 완전히 코팅되도록 하기 위해, 기판의 표면에 대해 90°의 각도(β)로 실시하는 것이 유리한 것으로 밝혀졌다. 제 2 침착을 기판의 표면에 대해 90° 이외의 각도로 실시하면, 도체트랙의 측면에도 코팅이 형성된다. 이와 같은 측면의 코팅은, 추후에 형성되는 프론트접점(front contact)이 상기 백접점에 접촉해서는 안되고, 또 도체트랙의 측면의 코팅을 통한 접속에 의해 단락이 발생할 수도 있으므로, 피해야 한다. 그러나, 그럼에도 불구하고, 측면이 코팅된 경우에는, 상기 프론트접점을 형성하기 전에 세정해야 한다.
다음에, 제 1 입사각(α)에 대해 역각을 이루는 입사각(γ)으로 제 3 침착을 실시한다. 제 3 침착층은 도체 또는 반도체 물질로 제조된 도전성의 프론트접점으로 하는 것이 바람직하다.
상기 상이한 침착층들은 주침착층으로서 동일한 입사각도로 형성한 수 개의 개별층으로 구성할 수도 있다. 특히, 제 2 반도체층은 추가공정과 관련하는 개개의 층들로 형성할 수 있다.
전술한 상이한 입사각에서의 침착을 반복하면, 태양전지(solar cells)용으로 특히 적합한 박판의 직렬접속회로가 형성된다.
침착은 PVD법을 이용하여 실시하고, 침착층에 입자를 뿌리는 것이 특히 유리한 것으로 밝혀졌다. 그러나, 분무법 또는 CVD법과 같은 다른 코팅방법도 이용할 수 있다.
전술한 박층의 자동조정 직렬접속회로 제조방법은 종래의 제조방법에 비해많은 이점이 있다. 첫째, 쉐이딩 영역(shading area)에 의해 분리영역이 결정되므로 코팅을 위해 기판을 정밀하게 위치시킬 필요가 없다. 둘째, 적합한 수단을 이용함으로써, 쉐이딩의 폭 즉 비활성 영역을 최소로 줄일 수 있다. 또, 본 제조방법은, 기판을 별도의 공정스테이션들 사이에서 전후로 이송시킬 필요 없이, 적합한 수단을 갖춘 단일의 스테이션에서 실시할 수 있으므로 인라인 공정으로 실시하기가 용이하다. 분리영역이 횡단할 수 없으므로 에러의 원인 및 단락이 예방된다.
본 발명의 부가적인 이점, 특징 및 개선점은 후술하는 청구범위 및 도면을 참조하는 바람직한 실시예에서 설명한다.
도 1은 기판(10) 상에 수 개의 도체트랙(20)이 서로 평행하게 배치된 것을 보여준다. 여기서, 또한 “본질적으로”이라는 표현은 정확하게 평행배열인 도체트랙 뿐 아니라 평행배열로부터 도체트랙 사이의 길이의 50%까지 벗어난 도체트랙을 포함한다. 예로써, 상기 기판은 글래스, 특히 플로트 글래스(float glass)로 할 수 있다. 또 하나의 적절한 기판은 고분자막이다. 상기 도체트랙(20)은 전기도체로서,도전성 고분자 화합물, 도전성 글래스 프릿(frits), 금속 스트립이나 기타의 재료로 제작할 수 있다. 도체트랙의 단면형상은 장방형으로 형성하는 것이 바람직하지만, 다른 단면형상을 선택할 수도 있다. 예로써, 도체트랙은 삼각형, 사다리형 또는 원형단면으로 할 수도 있다. 삼각형 도체트랙은 그 측면이 기판의 표면에 접합하도록 부착될 수 있다. 사다리형의 도체트랙은 그 단면 테이퍼부가 기판의 표면을 향하도록 부착하는 것이 유리하다.
상기 도체트랙은, 예를 들면, 실크스크린 인쇄법을 이용하여 부착할 수 있다. 이 경우, 도체트랙의 폭(W)은 스크린 및 사용한 페이스트의 특성에 의해 결정되고, 높이(H)는 주로 인쇄공정수에 의해 결정된다. 상기 실크스크린 인쇄는, 예로써, 흑연 페이스트 및/또는 실버 페이스트로 실시할 수 있다. 얻어지는 도체트랙은 폭(W) = 10 ∼ 500 ㎛, 높이(H) = 5 ∼ 500 ㎛의 치수로 하는 것이 유리하다. 마찬가지로 도체트랙의 길이는 필요에 따라 선택할 수 있는데, 주로 코팅될 기판의 치수에 따라 그 길이가 달라진다. 일반적으로, 도체트랙은 길이(L)가 30 cm ∼ 6 m의 것이 사용된다. 그러므로, 부착될 도체트랙의 개수는 필요에 따라 정할 수 있는데, 1m 당 50 ∼ 200개로 하는 것이 바람직하다. 각 도체트랙(20) 사이의 거리는 선택된 치수의 함수로서 정해진다.
도 2는 본 발명에 따른 공정을 이용하여 기판(10) 및 도체트랙(20) 상에 제 1 주층(first main layer)(30)을 침착한 실시예를 보여준다. 이 제 1 주층의 침착은 기판의 표면에 대한 제 1 입사각(α)에서 실시되고, 도체트랙(20)의 길이방향에 수직한 것이 유리하다. 그러나, 도체트랙의 길이방향과 침착층의 방향 사이의 각도는 90°로부터 변화시킬 수 있다. 즉, 90°와 1° 사이의 각도가 가능하다.
도 2는 기판의 표면에 대한 경사 침착에 의해 도체트랙의 후면에 쉐이딩영역(shaded areas)이 생기고, 이 영역은 침착에 노출되지 않음을 보여준다. 따라서, 코팅은 침착에 노출되는 도체트랙의 상면과 측면 뿐 아니라, 도체트랙의 쉐이딩영역 이외의 도체트랙 사이의 영역에 형성된다. 이와 같은 방법에 의해 형성된 제 1 박층은 보통 50 nm ∼ 50 ㎛의 두께를 가진다.
특히 바람직한 실시예에서, 이 제 1 층은 몰리브덴을 주성분으로 하는 백접점(back contact)이다. 그러나, 상기 백접점층은 도전성 접착제, 은, 또는 ZnO : Al 또는 인듐을 첨가한 주석산화물(ITO)과 같은 TCO(투명 도전성 산화물)로 형성할 수 있다.
도 3은 기판(10) 및 도체트랙(20) 상에 제 2 주층(40)을 침착하는 방법을 보여준다.
이 제 2 주층의 침착은 기판의 표면에 대해 90°를 이루는 제 2 입사각(β)에서 실시하는 것이 바람직하고, 따라서 도체트랙 사이의 영역과 도체트랙의 상면이 완전히 코팅된다.
박층 반도체는 제 2 층으로서 침착된다. 예를 들면, Cu-In-Ga-셀레나이드 반도체를 형성하기 위해서는 구리, 인듐, 갈륨 및 셀레늄의 순서로 박층이 적층되고, Si 반도체를 형성하기 위해서는 비정질 실리콘이 적층된다. 그러나, 다른 물질을 이용하여 반도체층을 형성하는 것도 가능하다.
전체 반도체층을 형성하기 위한 각 층은 모두 기판의 표면에 대해 90°의 동일각도로 적층시키는 것이 바람직하고, 이 적층부는 여러 가지 다른 공정을 이용하여 교대로 분리시킬 수 있다. 얻어지는 층의 두께는 이용된 반도체 및 태양광 흡수율에 따라 달라진다. 일반적으로 박층 광기전력기술 분야에서의 반도체의 두께는 200 nm ∼ 5 ㎛의 치수이다.
제 2 코팅을 기판의 표면에 대해 90°로부터 벗어난 각도에서 실시하면, 도체트랙의 측면에도 코팅이 형성된다. 이와 같은 현상은 박층의 직렬접속을 위해 피해야 한다. 이는 추후에 설치되는 프론트접점이 제 1 층의 백접점에 접촉해서는 안되고, 또 상기 측면의 코팅을 통한 접속에 의해 단락이 발생될 수 있기 때문이다. 그러나, 그럼에도 불구하고 상기 측면이 코팅된 경우에는, 프론트접점을 설치하기 전에 그 코팅을 세정해야 한다. 상기 세정공정은 각 층의 침착공정과 추가공정 사이에 실시하거나, 또는 제 2 층의 완성 후에 실시할 수 있다. 세정공정은 예로써는 에칭법 및/또는 기계적 방법을 사용할 수 있다.
박층 반도체를 침착한 후, p/n 천이(p/n transition)를 생성하기 위한 추가공정이 필요하다. 이를 위해, 본 발명의 특히 바람직한 실시예에서는 황산카드뮴 층을 적층한다. 상기 적층은, 예를 들면, 화학욕 석출법(chemical bath deposition)에 의해 실시되는데, 도 1 내지 도 5에는 상기 적층이 도시되어 있지 않다.
도 4는 입사각(γ)에서 실시되는 제 3 주층(5)을 형성하기 위한 후속공정을 보여준다. 여기서, 상기 코팅은 제 1 코팅각(α)의 역각에서 실시되는 것이 바람직하다. 상기 제 3 층은, 예를 들면, 인듐을 첨가한 산화주석(ITO), ZnO:Al, 금 또는은과 같은 물질로 제조된 도전성 프론트접점으로 할 수 있다.
본 발명에 따른 다층구조에 의하면, 도 5에 도시된 바와 같이 박층의 직렬접속이 형성된다. 도면에서, 일련의 화살표는 전류의 진로를 나타낸다. 전류는 기판(10)에서 백접점(30) 및 적층(40)을 경유하여 프론트접점(50)으로 전도된다. 다음에, 전류는 도체트랙(20)을 통해 백접점으로 흐르고, 이 백접점에서 프론트접점을 통해 인접하는 도체트랙으로 전도된다.
산업계에서, 박층의 직렬접속회로의 제조방법에 대한 요구가 증가하고 있는 바, 박층 광기전력기술분야에서의 박층셀의 직렬접속회로의 문제점을 해결하였다.

Claims (28)

  1. 박층으로 이루어진 자동조정 직렬접속회로 제조방법에 있어서, 기판(10) 상에 도전성 도체트랙(20)을 설치하는 단계, 상기 기판 상에 도체, 반도체 및/또는 절연물질로 이루어진 수 개의 침착층을 형성하는 단계를 포함하고, 상기 침착층의 형성은 상기 기판(10)의 표면에 대해 상이한 입사각으로 실시하는 것을 특징으로 하는 박층으로 이루어진 자동조정 직렬접속회로 제조방법.
  2. 제1항에 있어서, 상기 도전성 도체트랙(20)은 본질적으로 서로 평행하게 배치된 것을 특징으로 하는 박층으로 이루어진 자동조정 직렬접속회로 제조방법.
  3. 제1항 또는 제2항에 있어서, 상기 도전성 도체트랙(20)은 실크스크린 인쇄법으로 형성되는 것을 특징으로 하는 박층으로 이루어진 자동조정 직렬접속회로 제조방법.
  4. 제3항에 있어서, 상기 실크스크린 인쇄법에 의한 도전성 도체트랙(20)의 형성시 흑연 페이스트 및/또는 은 페이스트를 이용하는 것을 특징으로 하는 박층으로 이루어진 자동조정 직렬접속회로 제조방법.
  5. 제1항 또는 제2항에 있어서, 상기 도전성 도체트랙(20)은 도전성 접착제를이용하여 상기 기판 상에 접착되는 것을 특징으로 하는 박층으로 이루어진 자동조정 직렬접속회로 제조방법.
  6. 전술한 청구항들 중 하나 이상의 항에 있어서, 목표로 하는 침착층의 형성은 PVD 공정을 이용하여 소정의 각도에서 실시되는 것을 특징으로 하는 박층으로 이루어진 자동조정 직렬접속회로 제조방법.
  7. 전술한 청구항들 중 하나 이상의 항에 있어서, 적층을 형성하기 위해, 적층물질의 입자의 유동방향은 도체트랙(20)의 지향에 대해 수직한 것을 특징으로 하는 박층으로 이루어진 자동조정 직렬접속회로 제조방법.
  8. 전술한 청구항들 중 하나 이상의 항에 있어서, 상기 기판(10) 상에 도체트랙(20)을 설치한 후, 적어도 제 1 주침착층(30)이 기판(10)의 표면에 대한 제 1 입사각(α)으로 형성되고, 제 2 주침착층(40)이 제 2 입사각(β)으로 형성되고, 제 3 주침착층(50)이 제 3 입사각(γ)으로 형성되고, 입사각(β)은 90°이고, 입사각(γ)은 입사각(α)에 역방향인 것을 특징으로 하는 박층으로 이루어진 자동조정 직렬접속회로 제조방법.
  9. 전술한 청구항들 중 하나 이상의 항에 있어서, 상기 기판(10) 상에 도체트랙(20)을 설치한 후, 적어도 제 1 주침착층(30)이 기판(10)의 표면에 대한 제 1 입사각(α)으로 형성되고, 제 2 주침착층(40)이 제 2 입사각(β)으로 형성되고, 제 3 주침착층(50)이 제3입사각(γ)으로 형성되고, 입사각(β)은 90°이외의 각이고, 입사각(γ)은 입사각(α)에 역방향인 것을 특징으로 하는 박층으로 이루어진 자동조정 직렬접속회로 제조방법.
  10. 전술한 청구항들 중 하나 이상의 항에 있어서, 상기 주침착층(30, 40, 50) 중의 적어도 하나는 다른 개별층들로 이루어지고, 상기 다른 개별층들은 동일한 각도에서 적층되는 것을 특징으로 하는 박층으로 이루어진 자동조정 직렬접속회로 제조방법.
  11. 전술한 청구항들 중 하나 이상의 항에 있어서, 상기 주침착층(30, 40, 50) 및/또는 그 개별층들은 추가공정에 의해 단절되는 것을 특징으로 하는 박층으로 이루어진 자동조정 직렬접속회로 제조방법.
  12. 제9항 내지 제11항 중 어느 한 항에 있어서, 90°이외의 각도(β)에서의 제 2 주침착층(40)의 형성 후 또는 제 2 주침착층(40)의 개별층들의 형성 후, 도체트랙(20)의 측면을 세정하는 것을 특징으로 하는 박층으로 이루어진 자동조정 직렬접속회로 제조방법.
  13. 제12항에 있어서, 상기 측면은 에칭법을 이용하여 세정하는 것을 특징으로하는 박층으로 이루어진 자동조정 직렬접속회로 제조방법.
  14. 제12항에 있어서, 상기 측면은 기계적으로 세정하는 것을 특징으로 하는 박층으로 이루어진 자동조정 직렬접속회로 제조방법.
  15. 제1항 내지 제14항 중 어느 한 항에 기재된 방법으로 제조된 것을 특징으로 하는 박층으로 이루어진 자동조정 직렬접속회로.
  16. 제15항에 있어서, 상기 기판(10)이 글래스로 제조된 것을 특징으로 하는 박층으로 이루어진 자동조정 직렬접속회로.
  17. 제16항에 있어서, 상기 기판(10)이 플로트 글래스로 제조된 것을 특징으로 하는 박층으로 이루어진 자동조정 직렬접속회로.
  18. 제15항에 있어서, 상기 기판(10)이 고분자막으로 제조된 것을 특징으로 하는 박층으로 이루어진 자동조정 직렬접속회로.
  19. 제15항 내지 제18항 중 어느 한 항에 있어서, 도전성 도체트랙(20)의 치수는 길이(L) = 30 cm 내지 6 m, 높이(H) = 5 ㎛ 내지 500 ㎛, 폭(W) = 10 ㎛ 내지 500 ㎛인 것을 특징으로 하는 박층으로 이루어진 자동조정 직렬접속회로.
  20. 제15항 내지 제19항 중 어느 한 항에 있어서, 상기 기판(10) 상에 그 1 m 당 50 내지 200개의 도체트랙이 존재하는 것을 특징으로 하는 박층으로 이루어진 자동조정 직렬접속회로.
  21. 제15항 내지 제20항 중 어느 한 항에 있어서, 상기 도체트랙(20)은 도전성 고분자 화합물이나 도전성 글래스 프릿으로 제조된 것을 특징으로 하는 박층으로 이루어진 자동조정 직렬접속회로.
  22. 제15항 내지 제21항 중 어느 한 항에 있어서, 상기 제 1 주침착층(30)은 백접점을 형성하는 것을 특징으로 하는 박층으로 이루어진 자동조정 직렬접속회로.
  23. 제22항에 있어서, 상기 제 1 침착층(30)의 주성분은 몰리브덴, 도전성 접착제, 은, 또는 ZnO : Al와 같은 TCO류 및/또는 인듐을 첨가한 산화주석(ITO)으로 구성된 그룹에서 선택된 것임을 특징으로 하는 박층으로 이루어진 자동조정 직렬접속회로.
  24. 제15항 내지 제23항 중 어느 한 항에 있어서, 상기 제 2 주침착층(40)은 박층 반도체를 형성하는 것을 특징으로 하는 박층으로 이루어진 자동조정 직렬접속회로.
  25. 제24항에 있어서, 상기 제 2 침착층(40)은 구리, 인듐, 갈륨 및 셀레늄의 적층순서로 이루어진 것을 특징으로 하는 박층으로 이루어진 자동조정 직렬접속회로.
  26. 제24항에 있어서, 상기 제 2 침착층(40)의 주성분은 비정질 실리콘인 것을 특징으로 하는 박층으로 이루어진 자동조정 직렬접속회로.
  27. 제15항 내지 제26항 중 어느 한 항에 있어서, 상기 제 3 주침착층(50)은 도전성 프론트접점을 형성하는 것을 특징으로 하는 박층으로 이루어진 자동조정 직렬접속회로.
  28. 제27항에 있어서, 상기 제 3 주침착층(50)의 주성분은 인듐을 첨가한 주석산화물, ZnO:Al, 금 및/또는 은인 것을 특징으로 하는 박층으로 이루어진 자동조정 직렬접속회로.
KR10-2004-7014714A 2002-03-19 2003-03-18 박층으로 이루어진 자동조정 직렬회로 및 그 제조방법 KR20040108669A (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
EP02006162A EP1357602A1 (de) 2002-03-19 2002-03-19 Selbstjustierende Serienverschaltung von Dünnschichten und Verfahren zur Herstellung
EP02006162.8 2002-03-19
PCT/EP2003/002864 WO2003079448A1 (de) 2002-03-19 2003-03-18 Selbstjustierende serienverschaltung von dünnschichten und verfahren zur herstellung

Publications (1)

Publication Number Publication Date
KR20040108669A true KR20040108669A (ko) 2004-12-24

Family

ID=27838019

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-2004-7014714A KR20040108669A (ko) 2002-03-19 2003-03-18 박층으로 이루어진 자동조정 직렬회로 및 그 제조방법

Country Status (6)

Country Link
US (1) US7339248B2 (ko)
EP (2) EP1357602A1 (ko)
JP (1) JP2005521247A (ko)
KR (1) KR20040108669A (ko)
AU (1) AU2003223969A1 (ko)
WO (1) WO2003079448A1 (ko)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100656738B1 (ko) * 2005-12-14 2006-12-14 한국과학기술원 집적형 박막 태양전지 및 그 제조 방법
KR100725110B1 (ko) 2005-12-14 2007-06-04 한국과학기술원 투과형 집적형 박막 태양전지 및 그 제조 방법.
EP2118929A2 (en) * 2007-02-01 2009-11-18 Corus UK LTD. A power generating element for conversion of light into electricity and process for manufacturing thereof
JP2010010602A (ja) * 2008-06-30 2010-01-14 Sanyo Electric Co Ltd 光起電力装置およびその製造方法
KR101189309B1 (ko) * 2011-10-11 2012-10-09 엘지이노텍 주식회사 태양전지 및 태양전지 모듈
KR20130109330A (ko) * 2012-03-27 2013-10-08 엘지이노텍 주식회사 태양전지 및 이의 제조 방법
AT512678B1 (de) * 2012-03-30 2019-01-15 Oesterreichisches Forschungs Und Pruefzentrum Arsenal Ges M B H Photovoltaik Fenster- und/oder Fassadenelement

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4065781A (en) * 1974-06-21 1977-12-27 Westinghouse Electric Corporation Insulated-gate thin film transistor with low leakage current
DE3103615A1 (de) * 1981-02-03 1982-09-09 Siemens AG, 1000 Berlin und 8000 München Verfahren zur erzeugung von extremen feinstrukturen
US4633284A (en) * 1983-11-08 1986-12-30 Energy Conversion Devices, Inc. Thin film transistor having an annealed gate oxide and method of making same
JPS6135573A (ja) * 1984-07-27 1986-02-20 Matsushita Electric Ind Co Ltd 光起電力素子の製造法
US4599790A (en) * 1985-01-30 1986-07-15 Texas Instruments Incorporated Process for forming a T-shaped gate structure
US4679311A (en) * 1985-12-12 1987-07-14 Allied Corporation Method of fabricating self-aligned field-effect transistor having t-shaped gate electrode, sub-micron gate length and variable drain to gate spacing
JPH03245527A (ja) * 1990-02-23 1991-11-01 Rohm Co Ltd 微細加工方法
EP0544036B1 (en) * 1990-05-31 1997-02-12 Osaka Gas Co., Ltd. A Josephson device and a process for fabricating the same
US5294869A (en) * 1991-12-30 1994-03-15 Eastman Kodak Company Organic electroluminescent multicolor image display device
US5294870A (en) * 1991-12-30 1994-03-15 Eastman Kodak Company Organic electroluminescent multicolor image display device
EP0767970B1 (en) * 1995-03-27 2001-10-04 Koninklijke Philips Electronics N.V. Electronic multilayer component and method of its manufacture
KR100339186B1 (ko) * 1998-09-28 2002-05-31 포만 제프리 엘 기판상에서 패턴을 규정하는 장치 및 방법
US6384529B2 (en) * 1998-11-18 2002-05-07 Eastman Kodak Company Full color active matrix organic electroluminescent display panel having an integrated shadow mask
US6520819B1 (en) * 1999-06-16 2003-02-18 Nec Corporation Organic EL panel and method for manufacturing the same
US6791258B2 (en) * 2001-06-21 2004-09-14 3M Innovative Properties Company Organic light emitting full color display panel
US6672215B2 (en) * 2001-10-17 2004-01-06 Textron Systems Corporation Constant output high-precision microcapillary pyrotechnic initiator
US6667215B2 (en) * 2002-05-02 2003-12-23 3M Innovative Properties Method of making transistors
WO2004084590A1 (ja) * 2003-03-17 2004-09-30 Fujitsu Limited 有機エレクトロルミネッセンス表示装置及びその製造方法
US20050066897A1 (en) * 2003-09-29 2005-03-31 Seagate Technology Llc System, method and aperture for oblique deposition
US7296337B2 (en) * 2004-05-25 2007-11-20 Hitachi Global Storage Technologies Netherlands B.V. Notched trailing shield for perpendicular write head

Also Published As

Publication number Publication date
JP2005521247A (ja) 2005-07-14
EP1488457A1 (de) 2004-12-22
WO2003079448A1 (de) 2003-09-25
EP1357602A1 (de) 2003-10-29
US20060110860A1 (en) 2006-05-25
US7339248B2 (en) 2008-03-04
AU2003223969A1 (en) 2003-09-29

Similar Documents

Publication Publication Date Title
US8207012B2 (en) Method and apparatus for achieving low resistance contact to a metal based thin film solar cell
JP5891418B2 (ja) 太陽電池及び太陽電池の製造方法
US7824947B2 (en) Method to improve flexible foil substrate for thin film solar cell applications
US10115838B2 (en) Photovoltaic structures with interlocking busbars
US10236398B2 (en) Method for manufacturing transparent electrode
JPH0515071B2 (ko)
US20120234593A1 (en) Conductive foils having multiple layers and methods of forming same
JP2010522976A (ja) 互いに噛み合う不連続のヘテロ接合構造を有する光起電装置
US20170077320A1 (en) Anti-corrosion protection of photovoltaic structures
US20100037933A1 (en) Solar cell panels and method of fabricating same
KR20120109537A (ko) 유기 광전지 셀과, 그러한 셀을 포함하는 모듈
US9246028B2 (en) Silicon solar cell manufacture
KR20040108669A (ko) 박층으로 이루어진 자동조정 직렬회로 및 그 제조방법
KR101091379B1 (ko) 태양전지 및 이의 제조방법
JP2011023442A (ja) 太陽電池、太陽電池の製造方法
KR20120073767A (ko) 박막태양전지 및 그 제조방법
KR20170006249A (ko) 투명 전극의 제조 방법
US7288426B2 (en) Automatically adjusting serial connections of thick and thin layers and method for the production thereof
CN108735827A (zh) 一种太阳能电池片及其制备方法、太阳能电池组件
KR101283163B1 (ko) 태양전지 및 그의 제조방법
US20180102452A1 (en) Corrosion resistant photovoltaic modules
US20110023933A1 (en) Interconnection Schemes for Photovoltaic Cells
JP2013149699A (ja) 集積化太陽電池の製造方法
KR101397159B1 (ko) 박막형 태양전지 및 그 제조방법
EP3308404B1 (en) Method of decreasing crack propagation damage in a solar cell device

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
NORF Unpaid initial registration fee