JP2005516399A5

JP2005516399A5 -

Info

Publication number: JP2005516399A5
Application number: JP2003562998A
Authority: JP
Filing date: 2002-12-17
Publication date: 2006-02-09

Claims

ダイ接着領域を有する半導体チップパッケージ・ベースと、
少なくとも一つの面および少なくとも一つの端部を有するダイであって、前記ダイは、本質的にシリコン（Si）、ゲルマニウム（Ge）および砒化ガリウム（GaAs）を含む群から選択された半導体材料を含んでおり、前記少なくとも一つの面のそれぞれは、厚みおよび幅を有するものと、
前記ダイおよび前記半導体チップパッケージ・ベースの間に配置される、制御された量のダイアタッチ材料であって、前記ダイアタッチ材料の少なくとも一部分は、前記ダイの前記少なくとも一つの面上に、少なくとも一つのメニスカスを形成しており、前記少なくとも一つのメニスカスは、前記ダイアタッチ材料を硬化させることで、少なくとも一つのダイアタッチ・フィレットを形成しており、
前記少なくとも一つのダイアタッチ・フィレットは、少なくとも一つの制御された高さを有しており、前記少なくとも一つの制御された高さは、せん断応力を減少するために、前記ダイの少なくとも一つの面の、少なくとも一つの各端部から、少なくとも２５％内側に位置する、前記ダイの少なくとも一つの面の厚みのおよそ０％からおよそ７５％の範囲を含む、ダイアタッチ材料とを含む、
パッケージ化された半導体チップ。
前記ダイは、およそ４ミル（１０１μｍ）からおよそ３０ミル（７６２μｍ）の範囲の厚みを含む、請求項１記載のパッケージ化された半導体チップ。
前記ダイアタッチ材料は、エポキシ樹脂を含む、請求項１または２記載のパッケージ化された半導体チップ。
前記少なくとも一つのダイアタッチ・フィレットは、前記ダイの厚みのおよそ３３％よりも大きくおよそ７５％までの範囲の制御された高さを含む、請求項１、２または３記載のパッケージ化された半導体チップ。
前記制御された高さは、前記ダイの幅のおよそ中央の５０％の前記ダイの厚みの前記およそ３３％よりも大きくおよそ７５％までの範囲に制限される、請求項４記載のパッケージ化された半導体チップ。
前記ダイ上、前記フィレット上、前記ダイアタッチ材料の少なくとも一部分上、および前記パッケージ・ベースの少なくとも一部分上に配置されるモールドコンパウンドをさらに含む、請求項１ないし５のいずれかの項記載のパッケージ化された半導体チップ。
前記半導体チップパッケージ・ベースは、ＢＧＡ（ボール・グリッド・アレイ）を含む、請求項１ないし６のいずれかの項記載のパッケージ化された半導体チップ。
その上に配置される半導体チップとダイ接着領域とを有する半導体チップパッケージ・ベースを提供するステップと、
厚みと、少なくとも一つの面が幅を有するダイを提供するステップと、
ダイアタッチ材料を提供するステップと、
このダイと前記半導体チップパッケージ・ベースの間に配置される前記ダイアタッチ材料の量を制御するステップであって、これによって前記ダイアタッチ材料の少なくとも一部分が、前記ダイの少なくとも一つの面に少なくとも一つのメニスカスを形成し、それによって前記少なくとも一つのメニスカスが、前記ダイアタッチ材料を硬化させることで、前記ダイの底から高さまで広がる少なくとも一つのダイアタッチ・フィレットを形成するステップと、を含み、
前記ダイと前記半導体チップパッケージ・ベースの間に配置される前記ダイアタッチ材料の量は、前記フィレットの高さが、前記ダイの前記面のおよそ中央５０％の前記ダイの厚みの０％からおよそ７５％となるように制御される、方法。
前記ダイと前記半導体チップパッケージ・ベースの間に配置される前記ダイアタッチ材料の量は、前記フィレットの高さが、前記ダイの前記面のおよそ中央５０％の前記ダイの厚みの、３３％よりも大きくおよそ７５％までとなるように制御される、請求項８記載の方法。