JP2005353153A - 位相差検出回路及びその位相差検出回路を有する光ディスク装置 - Google Patents
位相差検出回路及びその位相差検出回路を有する光ディスク装置 Download PDFInfo
- Publication number
- JP2005353153A JP2005353153A JP2004171343A JP2004171343A JP2005353153A JP 2005353153 A JP2005353153 A JP 2005353153A JP 2004171343 A JP2004171343 A JP 2004171343A JP 2004171343 A JP2004171343 A JP 2004171343A JP 2005353153 A JP2005353153 A JP 2005353153A
- Authority
- JP
- Japan
- Prior art keywords
- phase difference
- window
- circuit unit
- signal
- signals
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
- G11B7/00—Recording or reproducing by optical means, e.g. recording using a thermal beam of optical radiation by modifying optical properties or the physical structure, reproducing using an optical beam at lower power by sensing optical properties; Record carriers therefor
- G11B7/08—Disposition or mounting of heads or light sources relatively to record carriers
- G11B7/09—Disposition or mounting of heads or light sources relatively to record carriers with provision for moving the light beam or focus plane for the purpose of maintaining alignment of the light beam relative to the record carrier during transducing operation, e.g. to compensate for surface irregularities of the latter or for track following
- G11B7/0901—Disposition or mounting of heads or light sources relatively to record carriers with provision for moving the light beam or focus plane for the purpose of maintaining alignment of the light beam relative to the record carrier during transducing operation, e.g. to compensate for surface irregularities of the latter or for track following for track following only
- G11B7/0906—Differential phase difference systems
Abstract
【課題】 回路実装面積の削減を図ることができる位相差検出回路及びその位相差検出回路を有する光ディスク装置を得る。
【解決手段】 ＤＰＤ回路のトラッキングエラー信号ＴＥを生成する回路、すなわちコンパレータ２４，２５の各出力信号からトラッキングエラー信号ＴＥを生成する回路をデジタル回路で形成し、コンパレータ２４，２５のデジタル信号である各出力信号からデジタル信号であるトラッキングエラー信号ＴＥを生成するようにした。また、直近の位相差を示す情報を位相差メモリ３０に蓄え、該位相差メモリ３０に蓄えられた位相差の情報の平均値から位相差ウィンドウＰＷを算出し、位相差メモリ３０にこれから記憶させる位相差の範囲を該位相差ウィンドウＰＷとして設定するようにした。
【選択図】 図２
【解決手段】 ＤＰＤ回路のトラッキングエラー信号ＴＥを生成する回路、すなわちコンパレータ２４，２５の各出力信号からトラッキングエラー信号ＴＥを生成する回路をデジタル回路で形成し、コンパレータ２４，２５のデジタル信号である各出力信号からデジタル信号であるトラッキングエラー信号ＴＥを生成するようにした。また、直近の位相差を示す情報を位相差メモリ３０に蓄え、該位相差メモリ３０に蓄えられた位相差の情報の平均値から位相差ウィンドウＰＷを算出し、位相差メモリ３０にこれから記憶させる位相差の範囲を該位相差ウィンドウＰＷとして設定するようにした。
【選択図】 図２
Description
本発明は、複数の信号の位相差を検出する位相差検出回路及びＣＤ−Ｒ／ＲＷ、ＤＶＤ−Ｒ／ＲＷ及びＤＶＤ＋Ｒ／ＲＷ等の光ディスクに対してデータの記録又は再生を行う光ディスク装置に関し、特に、サーボモータをコントロールする制御信号として使用するトラッキングエラー信号の生成を行う位相差検出回路及びその位相差検出回路を有する光ディスク装置に関する。
従来、ＣＤ再生装置では、トラッキングエラーを示す信号の生成方法として３ビーム法が多く用いられている。これに対して、ＤＶＤは、トラックピッチが０.７４μｍとＣＤの半分以下に狭くなり、３ビーム法では装置的に高い精度が求められるため、ＤＶＤ再生装置では一般的に１ビームによる位相差トラッキング法が使われている（例えば、特許文献１及び特許文献２参照。）。位相差トラッキング法は、４分割の受光素子Ａ〜Ｄで受けたメインビームの反射光を電気信号に変換した後、対角となる受光素子Ａ及びＣからの信号ＳＡとＳＣ、及び受光素子Ｂ及びＤからの信号ＳＢとＳＤをそれぞれ加算し、加算された２つの信号Ｓ（Ａ＋Ｃ）及びＳ（Ｂ＋Ｄ）をコンパレータでそれぞれ２値化する。該２値化した２つの信号のエッジから位相比較器で位相差を検出する。
位相比較器の出力信号はＰＷＭ信号であり、３値の場合もある。ＰＷＭ信号をローパスフィルタ等で平滑化した信号が、トラッキングエラー信号として出力される。また、位相差トラッキング法は、３ビームによるプッシュプル法等と比較して、信号レベルやトラックピッチによる影響が小さいという特徴がある。
ここで、光ディスク再生装置の位相差トラッキング法において、４分割の受光素子からの再生信号を２値化する際、記録面のピット長を正確に再生するために、増幅やフィルター等のアナログ処理を行う。
ここで、光ディスク再生装置の位相差トラッキング法において、４分割の受光素子からの再生信号を２値化する際、記録面のピット長を正確に再生するために、増幅やフィルター等のアナログ処理を行う。
図９は、従来の光ディスク装置の位相差検出回路であるＤＰＤ（Differential Phase Detection）回路の例を示したブロック図である。
図９において、４分割の受光素子Ａ〜Ｄは、受光した反射光を電気信号である再生信号にそれぞれ変換し、該変換して得られた各再生信号は、対応する増幅器ＡＭＰａ〜ＡＭＰｄでそれぞれ増幅される。増幅器ＡＭＰａ及びＡＭＰｃでそれぞれ増幅された対角となる受光素子Ａ及びＣからの各再生信号を演算回路１０１で加算してコンパレータ１０３に出力され、コンパレータ１０３で２値化されて信号Ｓ１０３として位相比較回路１０５に出力される。同様に、増幅器ＡＭＰｂ及びＡＭＰｄでそれぞれ増幅された対角となる受光素子Ｂ及びＤからの各再生信号を演算回路１０２で加算してコンパレータ１０４に出力され、コンパレータ１０４で２値化されて信号Ｓ１０４として位相比較回路１０５に出力される。
図９において、４分割の受光素子Ａ〜Ｄは、受光した反射光を電気信号である再生信号にそれぞれ変換し、該変換して得られた各再生信号は、対応する増幅器ＡＭＰａ〜ＡＭＰｄでそれぞれ増幅される。増幅器ＡＭＰａ及びＡＭＰｃでそれぞれ増幅された対角となる受光素子Ａ及びＣからの各再生信号を演算回路１０１で加算してコンパレータ１０３に出力され、コンパレータ１０３で２値化されて信号Ｓ１０３として位相比較回路１０５に出力される。同様に、増幅器ＡＭＰｂ及びＡＭＰｄでそれぞれ増幅された対角となる受光素子Ｂ及びＤからの各再生信号を演算回路１０２で加算してコンパレータ１０４に出力され、コンパレータ１０４で２値化されて信号Ｓ１０４として位相比較回路１０５に出力される。
位相比較回路１０５は、コンパレータ１０３からの出力信号Ｓ１０３とコンパレータ１０４からの出力信号Ｓ１０４との位相差を検出し、出力信号Ｓ１０３の位相が出力信号Ｓ１０４よりも進んでいる場合は、該位相差の幅のハイレベルのパルス信号をダウン信号ＤＮａとして出力する。また、位相比較回路１０５は、出力信号Ｓ１０４の位相が出力信号Ｓ１０３よりも進んでいる場合は、該位相差の幅のハイレベルのパルス信号をアップ信号ＵＰａとして出力する。位相比較回路１０５から出力されたアップ信号ＵＰａは、ローパスフィルタ１０６によって平滑された後、演算増幅器ＡＭＰの非反転入力端に出力され、位相比較回路１０５から出力されたダウン信号ＤＮａは、ローパスフィルタ１０７によって平滑された後、演算増幅器ＡＭＰの反転入力端に出力される。演算増幅器ＡＭＰは、入力された各信号を差動増幅してトラッキングキングエラー信号ＴＥＡとして出力する。
すなわち、ローパスフィルタ１０６によって平滑された信号の電圧がローパスフィルタ１０７によって平滑された信号の電圧よりも大きい場合は、正電圧のトラッキングキングエラー信号ＴＥＡが出力され、ローパスフィルタ１０６によって平滑された信号の電圧がローパスフィルタ１０７によって平滑された信号の電圧よりも小さい場合は、負電圧のトラッキングキングエラー信号ＴＥＡが出力される。このように、トラッキングキングエラー信号ＴＥＡは、アナログ信号であるが、光ディスクの再生又は記録を行う光ディスク装置の場合、トラッキングキングエラー信号ＴＥＡは、ＤＰＤ回路１００の後段の回路（図示せず）によってＡ／Ｄ変換されてデジタル信号に変換され、サーボモータ（図示せず）の動作制御を行うサーボ信号として使用される。
特開平１０−２７５３４５号公報
特公平３−１８２５５号公報
しかし、位相比較回路１０５及びローパスフィルタ１０６，１０７はアナログ回路であるため、コンデンサや抵抗等の素子を使用することから回路面積が大きくなるという問題があった。
本発明は、上記のような問題を解決するためになされたものであり、ＤＰＤ回路のような位相差検出回路をデジタル回路で形成することにより、回路実装面積の削減を図ることができる位相差検出回路及びその位相差検出回路を有する光ディスク装置を得ることを目的とする。
この発明に係る位相差検出回路は、入力された複数の信号の内、所定の信号を加算して得られた少なくとも１対の信号間における位相差の検出を行い、該検出した位相差を示す信号を生成して出力する位相差検出回路において、
前記１対の信号の位相差を所定のタイミングで検出して記憶すると共に、検出した位相差が、該記憶した複数の位相差の平均値に所定値を加減算して得られた位相差範囲である位相差ウィンドウよりも大きい場合、該検出した位相差を位相差ウィンドウの上限値に補正して出力し、位相差ウィンドウよりも小さい場合は、位相差ウィンドウの下限値に補正して出力する位相差補正回路部を備えるものである。
前記１対の信号の位相差を所定のタイミングで検出して記憶すると共に、検出した位相差が、該記憶した複数の位相差の平均値に所定値を加減算して得られた位相差範囲である位相差ウィンドウよりも大きい場合、該検出した位相差を位相差ウィンドウの上限値に補正して出力し、位相差ウィンドウよりも小さい場合は、位相差ウィンドウの下限値に補正して出力する位相差補正回路部を備えるものである。
また、この発明に係る位相差検出回路は、入力された複数の信号の内、所定の信号間における位相差の検出を行い、該検出した位相差を示す各信号の所定の信号を加算して出力する位相差検出回路において、
前記１対の信号の位相差を所定のタイミングで検出して記憶すると共に、検出した位相差が、該記憶した複数の位相差の平均値に所定値を加減算して得られた位相差範囲である位相差ウィンドウよりも大きい場合、該検出した位相差を位相差ウィンドウの上限値に補正して出力し、位相差ウィンドウよりも小さい場合は、位相差ウィンドウの下限値に補正して出力する位相差補正回路部を備えるものである。
前記１対の信号の位相差を所定のタイミングで検出して記憶すると共に、検出した位相差が、該記憶した複数の位相差の平均値に所定値を加減算して得られた位相差範囲である位相差ウィンドウよりも大きい場合、該検出した位相差を位相差ウィンドウの上限値に補正して出力し、位相差ウィンドウよりも小さい場合は、位相差ウィンドウの下限値に補正して出力する位相差補正回路部を備えるものである。
具体的には、前記位相差補正回路部は、デジタル回路で形成されると共に前記位相差を示す信号はデジタルデータ信号である。
また、前記位相差補正回路部は、検出した位相差が前記位相差ウィンドウ外である場合、該検出した位相差の記憶を禁止するようにした。
また、前記位相差補正回路部は、前記１対の信号をそれぞれ２値の信号に変換し、該変換した各信号の少なくとも一方のパルス長が所定値よりも短い場合は、該１対の信号における位相差の記憶を禁止するようにしてもよい。
また、前記位相差補正回路部は、出力した位相差が所定の範囲内である場合は、前記位相差ウィンドウの範囲を所定値Ｗ１にし、出力した位相差が所定の範囲外である場合は、前記位相差ウィンドウの範囲を所定値Ｗ１よりも大きい所定値Ｗ２にするようにした。
また、前記位相差補正回路部は、前記補正を行う前の位相差が、算出した位相差平均値を基にした所定の範囲内にある場合は、前記位相差ウィンドウの範囲を所定値Ｗ１にし、前記補正を行う前の位相差が所定の範囲外である場合は、前記位相差ウィンドウの範囲を所定値Ｗ１よりも大きい所定値Ｗ２にするようにしてもよい。
具体的には、前記１対の信号をそれぞれ２値の信号に変換して出力する変換回路部を備え、
前記位相差補正回路部は、
前記変換回路部から出力された各信号の位相を比較し、該比較結果を示す信号を出力する位相比較回路部と、
該位相比較回路部の出力信号から前記１対の信号の位相差の検出を行い、該検出した位相差を示す信号を生成して出力する位相差生成回路部と、
該位相差生成回路部で検出された位相差を記憶する位相差記憶回路部と、
該位相差記憶回路部に記憶された複数の位相差の平均値を算出し、該平均値に所定値を加減算して前記位相差ウィンドウを生成して出力する位相差ウィンドウ生成回路部と、
を備え、
前記位相差生成回路部は、位相差ウィンドウ生成回路部から位相差ウィンドウが入力され、検出した位相差に対して該位相差ウィンドウを用いて補正し、検出した位相差が前記位相差ウィンドウ外である場合、該検出した位相差の前記位相差記憶回路部への記憶を禁止するようにした。
前記位相差補正回路部は、
前記変換回路部から出力された各信号の位相を比較し、該比較結果を示す信号を出力する位相比較回路部と、
該位相比較回路部の出力信号から前記１対の信号の位相差の検出を行い、該検出した位相差を示す信号を生成して出力する位相差生成回路部と、
該位相差生成回路部で検出された位相差を記憶する位相差記憶回路部と、
該位相差記憶回路部に記憶された複数の位相差の平均値を算出し、該平均値に所定値を加減算して前記位相差ウィンドウを生成して出力する位相差ウィンドウ生成回路部と、
を備え、
前記位相差生成回路部は、位相差ウィンドウ生成回路部から位相差ウィンドウが入力され、検出した位相差に対して該位相差ウィンドウを用いて補正し、検出した位相差が前記位相差ウィンドウ外である場合、該検出した位相差の前記位相差記憶回路部への記憶を禁止するようにした。
また、前記１対の信号をそれぞれ２値の信号に変換して出力する変換回路部を備え、
前記位相差補正回路部は、
前記変換回路部から出力された各信号のパルス長を検出して出力するパルス長検出回路部と、
前記変換回路部から出力された各信号の位相を比較し、該比較結果を示す信号を出力する位相比較回路部と、
該位相比較回路部の出力信号から前記１対の信号の位相差の検出を行い、該検出した位相差を示す信号を生成して出力する位相差生成回路部と、
該位相差生成回路部で検出された位相差を記憶する位相差記憶回路部と、
該位相差記憶回路部に記憶された複数の位相差の平均値を算出し、該平均値に所定値を加減算して前記位相差ウィンドウを生成して出力する位相差ウィンドウ生成回路部と、
を備え、
前記位相差生成回路部は、位相差ウィンドウ生成回路部から位相差ウィンドウが入力され、検出した位相差に対して該位相差ウィンドウを用いて補正し、前記パルス長検出回路部で検出された各パルス長の少なくとも一方が所定値よりも短い場合、該検出した位相差の前記位相差記憶回路部への記憶を禁止するようにしてもよい。
前記位相差補正回路部は、
前記変換回路部から出力された各信号のパルス長を検出して出力するパルス長検出回路部と、
前記変換回路部から出力された各信号の位相を比較し、該比較結果を示す信号を出力する位相比較回路部と、
該位相比較回路部の出力信号から前記１対の信号の位相差の検出を行い、該検出した位相差を示す信号を生成して出力する位相差生成回路部と、
該位相差生成回路部で検出された位相差を記憶する位相差記憶回路部と、
該位相差記憶回路部に記憶された複数の位相差の平均値を算出し、該平均値に所定値を加減算して前記位相差ウィンドウを生成して出力する位相差ウィンドウ生成回路部と、
を備え、
前記位相差生成回路部は、位相差ウィンドウ生成回路部から位相差ウィンドウが入力され、検出した位相差に対して該位相差ウィンドウを用いて補正し、前記パルス長検出回路部で検出された各パルス長の少なくとも一方が所定値よりも短い場合、該検出した位相差の前記位相差記憶回路部への記憶を禁止するようにしてもよい。
一方、前記位相差補正回路部は、
出力した位相差が所定の範囲内にあるか否かを判定する判定回路部と、
該判定回路部の判定結果に応じて前記位相差ウィンドウ生成回路部に位相差ウィンドウの範囲を指定するウィンドウ範囲切替回路部と、
を備え、
前記ウィンドウ範囲切替回路部は、位相差が所定の範囲内であると前記判定回路部が判定した場合は、前記位相差ウィンドウの範囲を所定値Ｗ１に指定し、位相差が所定の範囲外であると前記判定回路部が判定した場合は、前記位相差ウィンドウの範囲を所定値Ｗ１よりも大きい所定値Ｗ２に指定するようにしてもよい。
出力した位相差が所定の範囲内にあるか否かを判定する判定回路部と、
該判定回路部の判定結果に応じて前記位相差ウィンドウ生成回路部に位相差ウィンドウの範囲を指定するウィンドウ範囲切替回路部と、
を備え、
前記ウィンドウ範囲切替回路部は、位相差が所定の範囲内であると前記判定回路部が判定した場合は、前記位相差ウィンドウの範囲を所定値Ｗ１に指定し、位相差が所定の範囲外であると前記判定回路部が判定した場合は、前記位相差ウィンドウの範囲を所定値Ｗ１よりも大きい所定値Ｗ２に指定するようにしてもよい。
また、前記位相差補正回路部は、
前記補正を行う前の位相差が所定の範囲内にあるか否かを判定する判定回路部と、
該判定回路部の判定結果に応じて前記位相差ウィンドウ生成回路部に位相差ウィンドウの範囲を指定するウィンドウ範囲切替回路部と、
を備え、
前記ウィンドウ範囲切替回路部は、補正を行う前の位相差が所定の範囲内であると前記判定回路部が判定した場合は、前記位相差ウィンドウの範囲を所定値Ｗ１に指定し、補正を行う前の位相差が所定の範囲外であると前記判定回路部が判定した場合は、前記位相差ウィンドウの範囲を所定値Ｗ１よりも大きい所定値Ｗ２に指定するようにしてもよい。
前記補正を行う前の位相差が所定の範囲内にあるか否かを判定する判定回路部と、
該判定回路部の判定結果に応じて前記位相差ウィンドウ生成回路部に位相差ウィンドウの範囲を指定するウィンドウ範囲切替回路部と、
を備え、
前記ウィンドウ範囲切替回路部は、補正を行う前の位相差が所定の範囲内であると前記判定回路部が判定した場合は、前記位相差ウィンドウの範囲を所定値Ｗ１に指定し、補正を行う前の位相差が所定の範囲外であると前記判定回路部が判定した場合は、前記位相差ウィンドウの範囲を所定値Ｗ１よりも大きい所定値Ｗ２に指定するようにしてもよい。
また、この発明に係る光ディスク装置は、光ディスクの記録面に照射したレーザービームの反射光を受光する複数の受光素子からの各信号の内、所定の信号を加算して得られた少なくとも１対の信号間における位相差の検出を行い、該検出した位相差を示す信号を生成して出力する位相差検出回路を有する、光ディスクへのデータの記録又は再生を行う光ディスク装置において、
前記位相差検出回路は、
前記１対の信号の位相差を所定のタイミングで検出して記憶すると共に、検出した位相差が、該記憶した複数の位相差の平均値に所定値を加減算して得られた位相差範囲である位相差ウィンドウよりも大きい場合、該検出した位相差を位相差ウィンドウの上限値に補正して出力し、位相差ウィンドウよりも小さい場合は、位相差ウィンドウの下限値に補正して出力する位相差補正回路部を備えるものである。
前記位相差検出回路は、
前記１対の信号の位相差を所定のタイミングで検出して記憶すると共に、検出した位相差が、該記憶した複数の位相差の平均値に所定値を加減算して得られた位相差範囲である位相差ウィンドウよりも大きい場合、該検出した位相差を位相差ウィンドウの上限値に補正して出力し、位相差ウィンドウよりも小さい場合は、位相差ウィンドウの下限値に補正して出力する位相差補正回路部を備えるものである。
また、この発明に係る光ディスク装置は、光ディスクの記録面に照射したレーザービームの反射光を受光する複数の受光素子からの各信号の内、所定の信号間における位相差の検出を行い、該検出した位相差を示す各信号の所定の信号を加算して出力する位相差検出回路を有する、光ディスクへのデータの記録又は再生を行う光ディスク装置において、
前記位相差検出回路は、
前記１対の信号の位相差を所定のタイミングで検出して記憶すると共に、検出した位相差が、該記憶した複数の位相差の平均値に所定値を加減算して得られた位相差範囲である位相差ウィンドウよりも大きい場合、該検出した位相差を位相差ウィンドウの上限値に補正して出力し、位相差ウィンドウよりも小さい場合は、位相差ウィンドウの下限値に補正して出力する位相差補正回路部を備えるものである。
前記位相差検出回路は、
前記１対の信号の位相差を所定のタイミングで検出して記憶すると共に、検出した位相差が、該記憶した複数の位相差の平均値に所定値を加減算して得られた位相差範囲である位相差ウィンドウよりも大きい場合、該検出した位相差を位相差ウィンドウの上限値に補正して出力し、位相差ウィンドウよりも小さい場合は、位相差ウィンドウの下限値に補正して出力する位相差補正回路部を備えるものである。
具体的には、前記位相差補正回路部は、デジタル回路で形成されると共に前記位相差を示す信号はデジタルデータ信号である。
また、前記位相差補正回路部は、検出した位相差が前記位相差ウィンドウ外である場合、該検出した位相差の記憶を禁止するようにした。
また、前記位相差補正回路部は、前記１対の信号をそれぞれ２値の信号に変換し、該変換した各信号の少なくとも一方のパルス長が所定値よりも短い場合は、該１対の信号における位相差の記憶を禁止するようにしてもよい。
また、前記位相差補正回路部は、出力した位相差が所定の範囲内である場合は、前記位相差ウィンドウの範囲を所定値Ｗ１にし、出力した位相差が所定の範囲外である場合は、前記位相差ウィンドウの範囲を所定値Ｗ１よりも大きい所定値Ｗ２にするようにした。
また、前記位相差補正回路部は、前記補正を行う前の位相差が、算出した位相差平均値を基にした所定の範囲内にある場合は、前記位相差ウィンドウの範囲を所定値Ｗ１にし、前記補正を行う前の位相差が所定の範囲外である場合は、前記位相差ウィンドウの範囲を所定値Ｗ１よりも大きい所定値Ｗ２にするようにしてもよい。
本発明の位相差検出回路及びその位相差検出回路を有する光ディスク装置によれば、直近の位相差の情報を蓄えることにより、これから取りうる位相差の範囲を位相差ウィンドウとして設定することができる。光ディスクに対してオントラック状態にある場合は、本来位相信号が急激に変化することはないことから、入力された位相差が位相差ウィンドウを超える場合は、小振幅による位相情報の乱れやエッジの位置ずれと判断して、位相差に補正をかけることにより、位相差の誤差を小さくすることができ、ＤＰＤ回路のような位相差検出回路をデジタル回路で形成することができるため、回路実装面積の削減を図ることができる。
また、光ディスク装置においては、従来、位相差検出回路から出力されたアナログ信号の位相差を示す信号が、後段の回路で再びデジタル信号に変換されるという効率の悪い信号処理を行っていたが、位相差補正回路部をデジタル回路で形成することにより、位相差を示す信号をデジタルデータ信号にすることができるため、効率のよい信号処理を行うことができる。
また、位相差が位相差ウィンドウから外れた場合や、又は１対の信号をそれぞれ２値の信号に変換し、該変換した各信号の少なくとも一方のパルス長が所定値よりも短い場合に、検出した位相差の記憶を禁止するようにしたことから、位相差ウィンドウ内に収まる位相差のみを平均値として扱うことができるため、一時的な位相情報の乱れ等に対して位相差平均が影響を受けないようにすることができ、小振幅による位相情報の欠け等による影響を低減させることができる。
また、出力した位相差、又は補正を行う前の位相差に応じて、位相差ウィンドウ幅を変えることができ、例えば、完全にオントラック状態のときには位相差ウィンドウを狭くすることで位相差の補正を強くかけ、トラックから少しずれた時には位相差ウィンドウを広くして位相差の補正を弱くかけ、トラックを大きく外れてトラックをまたぐような時には位相差ウィンドウを更に広くして補正をかけない等、状況に応じた位相差の補正を行うことで、より位相差の誤差を小さくすることができる。
また、補正を行う前の位相差が、算出した位相差平均値を基にした所定の範囲内にあるか否かに応じて位相差ウィンドウの範囲を変えるようにしたことから、位相差の推移に対して速く反応することができ、位相差ウィンドウの追従性を高くすることができる。
また、１対の信号をそれぞれ２値の信号に変換し、該変換した各信号のパルス長を検出するようにしたことから、各ピットのエッジでの位相差が短いパルスのものか長いパルスのものかを把握することができる。短いパルスの位相差は振幅が小さくなる傾向があり、位相情報の乱れが起こりやすい。これを回避するため、短いパルスの位相差を記憶しないようにすることで、位相情報の乱れ等による影響を受けにくくすることができる。
次に、図面に示す実施の形態に基づいて、本発明を詳細に説明する。
第１の実施の形態．
図１は、本発明の第１の実施の形態における位相差検出回路が使用される光ディスク装置の構成例を示したブロック図である。なお、図１では、ＣＤ−Ｒを例にして示している。
図１の光ディスク装置１において、光ディスク２に対してデータの読み出し及び書き込みを行う光ピックアップ３は、半導体レーザ、光学系、フォーカスアクチュエータ、トラックアクチュエータ、受光素子、及びポジションセンサ等（図示せず）を内蔵しており、レーザ光を光ディスク２に照射して光ディスク２に対するデータの読み出し及び書き込みを行う。
第１の実施の形態．
図１は、本発明の第１の実施の形態における位相差検出回路が使用される光ディスク装置の構成例を示したブロック図である。なお、図１では、ＣＤ−Ｒを例にして示している。
図１の光ディスク装置１において、光ディスク２に対してデータの読み出し及び書き込みを行う光ピックアップ３は、半導体レーザ、光学系、フォーカスアクチュエータ、トラックアクチュエータ、受光素子、及びポジションセンサ等（図示せず）を内蔵しており、レーザ光を光ディスク２に照射して光ディスク２に対するデータの読み出し及び書き込みを行う。
光ピックアップ３によって読み出されたデータ信号は、リードアンプ４で増幅され２値化される。ＣＤデコーダ５は、リードアンプ４で増幅され２値化されたデータに対してＥＦＭ復調及びＣＩＲＣ演算（デインタリーブ、エラー訂正等）を行ってデコードし、該デコードしたデータが音楽用データ（以下、ＣＤデータと呼ぶ）の場合は、Ｄ／Ａコンバータ６でＤ／Ａ変換されオーディオ信号として出力される。
また、ＣＤデコーダ５は、デコードしたＣＤデータ及びパソコン用データ（以下、ＣＤ−ＲＯＭデータと呼ぶ）をＣＤ−ＲＯＭデコーダ７に出力する。ＣＤ−ＲＯＭデコーダ７は、入力されたデータをバッファマネージャ８を介して随時バッファＲＡＭ９に格納すると共に、更にデータの信頼性を高めるために、該格納されたデータに対してエラー訂正処理を行う。このような場合においても、バッファＲＡＭ９に格納されたデータの読み出し、及びエラー訂正によるデータの書き戻しによるバッファＲＡＭ９とのデータの受け渡しは、バッファマネージャ８を介して行われる。
ＣＤ−ＲＯＭデコーダ７によってエラー訂正処理が終了したデータは、バッファマネージャ８を介して読み出され、ホストインタフェース１０を介して外部のホストコンピュータＨＣへ転送される。ホストインタフェース１０は、ホストコンピュータＨＣとの間のインタフェースを行うものであり、例えば、ＡＴＡＰＩ又はＳＣＳＩ等の規格に準拠している。
一方、未記録の光ディスク２には、製造過程でＡＴＩＰデータが埋め込まれており、光ディスク２の未記録部分にデータを書き込む場合、光ピックアップ３によって該ＡＴＩＰデータの読み出しを行う。すなわち、光ピックアップ３によって光ディスク２上のウォブル（Wobble）信号が読み出され、リードアンプ４で増幅して２値化されてＡＴＩＰデコーダ１１に出力される。
ＡＴＩＰデコーダ１１は、入力されたＡＴＩＰデータから同期信号（以下、ＡＴＩＰシンクと呼ぶ）、時間情報（以下、ＡＴＩＰ時間情報と呼ぶ）及びＡＴＩＰデータのＣＲＣ演算結果（以下、ＡＣＲＣ結果と呼ぶ）を生成し、ＣＤエンコーダ１２に出力する。ＣＤエンコーダ１２は、光ディスク２の未記録部分に対してデータの書き込みを行う際、光ディスク２上の書き込み位置を検出するための重要な情報として入力されたＡＴＩＰデータを使用する。ＣＤエンコーダ１２は、ＡＴＩＰシンク、ＡＴＩＰ時間情報によって、光ディスク２における正確な位置からの書き込みを可能にしている。
このように、光ディスク２の未記録部分では、ＡＴＩＰデータからのみ光ディスク上における位置を示す時間情報を得ることができる。これに対して、光ディスク２のデータ記録済み部分では、ウォブル信号の品質が悪く、ＡＴＩＰデコーダ１１で正確なＡＴＩＰシンク及びＡＴＩＰ時間情報を生成できない場合がある。しかし、光ディスク２の記録済み部分には同期信号をなすサブコードシンクと共にサブコードデータが記録されており、ＣＤデコーダ５は、該サブコードデータの処理を行って光ディスク２上の時間情報をＣＤエンコーダ１２に出力する。ＣＤエンコーダ１２は、光ディスク２の記録済み部分にデータを書き込む場合は、サブコードデータを使用して光ディスクの位置を示す時間情報を得る。
光ディスク２への書き込み用データは、ホストコンピュータＨＣからバッファマネージャ８を介してバッファＲＡＭ９へ転送される。ＣＤ−ＲＯＭエンコーダ１３は、バッファマネージャ８を介してバッファＲＡＭ９のデータを読み出し、エラー訂正コード、ＥＤＣコード、ＳＹＮＣコード、及びヘッダ情報等を付加して、バッファＲＡＭ９へ書き戻す。
また、ＣＤ−ＲＯＭエンコーダ１３は、準備されたデータをバッファマネージャ８を介してバッファＲＡＭ９から読み出し、ＣＤエンコーダ１２内の後述するＣＩＲＣ演算用ＲＡＭ部に書き込む。ＣＤエンコーダ１２は、ＣＩＲＣ演算用ＲＡＭ部内のデータをＣＩＲＣ演算し、エラー訂正コードの付加やインタリーブを行って、演算を終えたデータを更にＥＦＭ変調して出力する。ＣＤエンコーダ１２から出力されたデータは、レーザコントロール回路１４、光ピックアップ３を介して、光ディスク２に記録される。
また、ＣＤ−ＲＯＭエンコーダ１３は、準備されたデータをバッファマネージャ８を介してバッファＲＡＭ９から読み出し、ＣＤエンコーダ１２内の後述するＣＩＲＣ演算用ＲＡＭ部に書き込む。ＣＤエンコーダ１２は、ＣＩＲＣ演算用ＲＡＭ部内のデータをＣＩＲＣ演算し、エラー訂正コードの付加やインタリーブを行って、演算を終えたデータを更にＥＦＭ変調して出力する。ＣＤエンコーダ１２から出力されたデータは、レーザコントロール回路１４、光ピックアップ３を介して、光ディスク２に記録される。
また、光ディスク２から得られるウォブル信号が、光ピックアップ３及びリードアンプ４を介してサーボ回路１５に入力され、サーボ回路１５で生成された回転制御信号がモータドライバ１６を介してスピンドルモータ１７に供給される。なお、ＣＤデコーダ５、ＣＤ−ＲＯＭデコーダ７、ホストインタフェース１０、ＡＴＩＰデコーダ１１、ＣＤエンコーダ１２及びＣＤ−ＲＯＭエンコーダ１３等は、ＣＰＵ２０によって動作制御される。
図２は、本発明の第１の実施の形態における位相差検出回路の構成例を示したブロック図である。
図２において、図１の光ピックアップ３にある４分割の受光素子Ａ〜Ｄは、受光した反射光を電気信号である再生信号にそれぞれ変換し、該変換された各再生信号は、図１のリードアンプ４にある対応する増幅器ＡＭＰａ〜ＡＭＰｄでそれぞれ増幅されて信号ＳＡ〜ＳＤとして、図１のサーボ回路１５におけるＤＰＤ回路をなす位相差検出回路２１にそれぞれ出力される。位相差検出回路２１は、信号ＳＡ及び信号ＳＣを加算した信号Ｓ１と、信号ＳＢ及び信号ＳＤを加算した信号Ｓ２との位相差の検出を行い、該検出した位相差を示す信号であるトラッキングエラー信号ＴＥを生成して出力する。
図２において、図１の光ピックアップ３にある４分割の受光素子Ａ〜Ｄは、受光した反射光を電気信号である再生信号にそれぞれ変換し、該変換された各再生信号は、図１のリードアンプ４にある対応する増幅器ＡＭＰａ〜ＡＭＰｄでそれぞれ増幅されて信号ＳＡ〜ＳＤとして、図１のサーボ回路１５におけるＤＰＤ回路をなす位相差検出回路２１にそれぞれ出力される。位相差検出回路２１は、信号ＳＡ及び信号ＳＣを加算した信号Ｓ１と、信号ＳＢ及び信号ＳＤを加算した信号Ｓ２との位相差の検出を行い、該検出した位相差を示す信号であるトラッキングエラー信号ＴＥを生成して出力する。
位相差検出回路２１は、信号ＳＡと信号ＳＣを加算して出力する加算回路２２と、信号ＳＢと信号ＳＤを加算して出力する加算回路２３と、加算回路２２の出力信号Ｓ１を２値の信号に変換するコンパレータ２４と、加算回路２３の出力信号Ｓ２を２値の信号に変換するコンパレータ２５と、コンパレータ２４の出力信号を高周波のクロック信号に基づいてサンプリングを行うサンプリング回路２６と、コンパレータ２５の出力信号をサンプリング回路２６の場合と同一の高周波のクロック信号に基づいてサンプリングを行うサンプリング回路２７とを備えている。
また、位相差検出回路２１は、サンプリング回路２６でサンプリング処理されて得られた信号Ｓ３と、サンプリング回路２７でサンプリング処理されて得られた信号Ｓ４との位相比較を行う位相比較回路２８と、該位相比較回路２８で位相比較した結果を示す信号から位相差を算出する位相差演算回路２９とを備えている。更に、位相差検出回路２１は、位相差演算回路２９で算出された位相差を示すデータを記憶するシフトレジスタからなる位相差メモリ３０と、該位相差メモリに記憶された位相差データから位相差の平均値ＡＶＥを算出し、該算出した位相差平均値ＡＶＥに応じて位相差の上限値ＰＷｕと下限値ＰＷｄの２つのしきい値からなる位相差ウィンドウＰＷを生成して出力する位相差ウィンドウ生成回路３１と、デジタル回路で形成されたローパスフィルタ３２とを備えている。
ローパスフィルタ３２以外に、サンプリング回路２６，２７、位相比較回路２８、位相差演算回路２９、位相差メモリ３０及び位相差ウィンドウ生成回路３１は、デジタル回路で形成されている。なお、サンプリング回路２６，２７、位相比較回路２８，位相差演算回路２９、位相差メモリ３０、位相差ウィンドウ生成回路３１及びローパスフィルタ３２は位相差補正回路部をなす。また、コンパレータ２４，２５は変換回路部を、サンプリング回路２６，２７及び位相比較回路２８は位相比較回路部を、位相差演算回路２９は位相差生成回路部を、位相差メモリ３０は位相差記憶回路部を、位相差ウィンドウ生成回路３１は位相差ウィンドウ生成回路部をそれぞれなす。
このような構成において、図３は、図２の位相差検出回路２１の動作例を示したタイミングチャートであり、図３を参照しながら位相差検出回路２１の動作について説明する。
コンパレータ２４は、加算回路２２から入力された信号に対して、所定のしきい値を超えたか否かによって２値の信号に変換し、該変換された信号は、サンプリング回路２６でサンプリング処理が行われて信号Ｓ３として位相比較回路２８に出力される。同様に、コンパレータ２５は、加算回路２３から入力された信号に対して、所定のしきい値を超えたか否かによって２値の信号に変換し、該変換された信号は、サンプリング回路２７でサンプリング処理が行われて信号Ｓ４として位相比較回路２８に出力される。
コンパレータ２４は、加算回路２２から入力された信号に対して、所定のしきい値を超えたか否かによって２値の信号に変換し、該変換された信号は、サンプリング回路２６でサンプリング処理が行われて信号Ｓ３として位相比較回路２８に出力される。同様に、コンパレータ２５は、加算回路２３から入力された信号に対して、所定のしきい値を超えたか否かによって２値の信号に変換し、該変換された信号は、サンプリング回路２７でサンプリング処理が行われて信号Ｓ４として位相比較回路２８に出力される。
位相比較回路２８は、入力された信号Ｓ３とＳ４に対して所定のクロック単位で位相差を検出し、信号Ｓ３の位相が信号Ｓ４の位相よりも進んでいる場合、信号Ｓ３の位相が進んでいることを示す位相差信号ＵＰを該位相差の幅だけハイレベルにする。更に、位相比較回路２８は、信号Ｓ４の位相が信号Ｓ３の位相よりも進んでいる場合、信号Ｓ３の位相が遅れていることを示す位相差信号ＤＮを該位相差の幅だけハイレベルにする。図３から分かるように、位相比較回路２８は、光ディスク２のピットのエッジごとに、すなわち信号Ｓ３及びＳ４の各信号レベルの立ち上がりと立ち下がりごとに、それぞれ位相差に応じて位相差信号ＵＰ又はＤＮのいずれかをハイレベルにし、このように生成した位相差信号ＵＰ及びＤＮをそれぞれ位相差演算回路２９にそれぞれ出力する。
次に、位相差演算回路２９は、位相差比較回路２８から入力される位相差信号ＵＰのハイレベルの期間及び位相差信号ＤＮのハイレベルの期間を、所定のクロック信号の周期を時間軸の基準としてそれぞれ数値化、例えばクロック信号のクロックパルスをカウントした位相差カウント数から得られる位相差データＤＰにする。位相差が０の場合は、該位相差データＤＰは０になり、位相差信号ＵＰがハイレベルの期間は位相差データＤＰは正の数になり、位相差信号ＤＮがハイレベルの期間は位相差データＤＰは負の数になる。例えば、図３において、位相差信号ＵＰが２クロック間でハイレベルである場合、位相差データＤＰは２になり、位相差が０の場合、位相差データＤＰは０になる。また、位相差信号ＤＮが３クロック間でハイレベルである場合、位相差データＤＰは−３になる。
位相差演算回路２９は、０以外の位相差データＤＰを過去の位相差として位相差メモリ３０に記憶させ、位相差メモリ３０の記憶容量がなくなると古い位相差データＤＰから消去され、位相差メモリ３０には、直近の位相差データＤＰが記憶されるようにする。
位相差ウィンドウ生成回路３１は、位相差メモリ３０に記憶された各位相差データＤＰを元にして直近の位相差データＤＰの平均値を算出して位相差平均値ＡＶＥとする。該位相差平均値ＡＶＥを算出する方法としては、単純な加算平均や、ローパスフィルタによる高周波成分の除去による方法等がある。
位相差ウィンドウ生成回路３１は、位相差メモリ３０に記憶された各位相差データＤＰを元にして直近の位相差データＤＰの平均値を算出して位相差平均値ＡＶＥとする。該位相差平均値ＡＶＥを算出する方法としては、単純な加算平均や、ローパスフィルタによる高周波成分の除去による方法等がある。
位相差ウィンドウ生成回路３１は、算出した位相差平均値ＡＶＥを基準にして位相差ウィンドウＰＷを生成し、位相差ウィンドウＰＷの範囲はレジスタ（図示せず）を使用して設定することができる。例えば、図３の場合、位相差平均値ＡＶＥに（＋３）を加えた値を位相差ウィンドウＰＷの上限値ＰＷｕにして信号Ｓ１が進んだ場合のウィンドウとし、位相差平均値ＡＶＥに（−３）を加えた値を位相差ウィンドウＰＷの下限値ＰＷｄにして信号Ｓ２が進んだ場合のウィンドウとしている。位相差ウィンドウ生成回路３１は、生成した位相差ウィンドウＰＷを位相差演算回路２９に出力する。
位相差演算回路２９は、位相差データＤＰが位相差ウィンドウＰＷの上限値ＰＷｕを超えている場合、位相差データＤＰを上限値ＰＷｕになるように補正し、位相差データＤＰが位相差ウィンドウＰＷの下限値ＰＷｄ未満である場合、位相差データＤＰを下限値ＰＷｄになるように補正する。位相差演算回路２９は、このように補正した位相差信号ＵＰがハイレベルである間は例えば「１」のデータを、補正した位相差信号ＤＮがハイレベルである間は例えば「−１」のデータを、補正した位相差信号ＵＰ及びＤＮが共にローレベルである間は例えば「０」のデータをそれぞれローパスフィルタ３２に出力する。
ローパスフィルタ３２は、位相演算回路２９から入力されたデータ信号Ｄｏｕｔに対して時定数を持った平均値を示すデジタルデータを生成してトラッキングエラー信号ＴＥとして出力する。なお、位相演算回路２９は、位相差メモリ３０へ記憶させる位相差データとしては、補正されていない位相差データを使用する場合と、補正された位相差データを使用する場合とを選択することができるものとする。
図４は、位相差演算回路２９の内部構成例を示した図であり、図３を参照して位相差演算回路２９の動作についてもう少し詳細に説明する。
図４において、位相差演算回路２９は、位相差カウント回路４１、位相差データ生成回路４２、ウィンドウ内外判定回路４３、位相差補正回路４４及びＡＮＤ回路４５で構成されている。
位相差カウント回路４１は、所定のクロック信号の周期を時間軸の基準としてカウントを行い、位相差信号ＵＰがハイレベルである期間、及び位相差信号ＤＮがハイレベルである期間の各カウントデータを示す位相差カウントデータ信号ＣＰを生成して位相差データ回路４２及びウィンドウ内外判定回路４３にそれぞれ出力する。
図４において、位相差演算回路２９は、位相差カウント回路４１、位相差データ生成回路４２、ウィンドウ内外判定回路４３、位相差補正回路４４及びＡＮＤ回路４５で構成されている。
位相差カウント回路４１は、所定のクロック信号の周期を時間軸の基準としてカウントを行い、位相差信号ＵＰがハイレベルである期間、及び位相差信号ＤＮがハイレベルである期間の各カウントデータを示す位相差カウントデータ信号ＣＰを生成して位相差データ回路４２及びウィンドウ内外判定回路４３にそれぞれ出力する。
位相差データ生成回路４２は、位相差カウント回路４１からの位相差カウントデータ信号ＣＰから位相差データＤＰを生成して位相差メモリ３０及びウィンドウ内外判定回路４３にそれぞれ出力すると共に位相差メモリ３０に対して入力された位相差データＤＰの書き込みを指示するラッチ信号ＬＡをハイレベルにアサートしてＡＮＤ回路４５の非反転側の入力端に出力する。ウィンドウ内外判定回路４３は、入力された位相差データＤＰが位相差ウィンドウ生成回路３１から入力された位相差ウィンドウＰＷの範囲内にあるか否かを判定し、該位相差ウィンドウＰＷの範囲内にない場合は位相差データＤＰに応じてＵＰリミット信号ＵＰＬ及びＤＮリミット信号ＤＮＬをそれぞれ生成して位相差補正回路４４に出力する。
例えば、ウィンドウ内外判定回路４３は、図３で示すように、位相差データＤＰが位相差ウィンドウＰＷの範囲内にある場合は、ＵＰリミット信号ＵＰＬ及びＤＮリミット信号ＤＮＬをそれぞれローレベルにする。また、ウィンドウ内外判定回路４３は、位相差データＤＰが位相差ウィンドウＰＷの上限値ＰＷｕ以上である場合は、図３で示すように、位相差カウントデータ信号ＣＰにおける「５」を示すデータ間に同期してＵＰリミット信号ＵＰＬをハイレベルにする。
また、ウィンドウ内外判定回路４３は、図３で示すように、位相差データＤＰが位相差ウィンドウＰＷの下限値ＰＷｄ以下である場合は、位相差カウントデータ信号ＣＰにおける「−２」〜「−３」を示すデータ間に同期してＤＮリミット信号ＤＮＬをハイレベルにする。ウィンドウ内外判定回路４３は、位相差データＤＰが位相差ウィンドウＰＷの範囲外である場合、ハイレベルのラッチディスエーブル信号ＳＬＤをハイレベルにアサートし、位相差データＤＰが位相差ウィンドウＰＷの範囲内にある場合は、ラッチディスエーブル信号ＳＬＤをローレベルにネゲートしてＡＮＤ回路４５の反転側の入力端に出力する。
ＡＮＤ回路４５は、ラッチディセーブル信号ＳＬＤがアサートされると、入力されたラッチ信号ＬＡに関係なくローレベルのラッチ信号ＳＬを出力し、この場合、位相差メモリ３０は、入力された位相差データＤＰを記憶しない。ＡＮＤ回路４５は、ラッチディセーブル信号ＳＬＤがネゲートされると、入力されたラッチ信号ＬＡをラッチ信号ＳＬとして位相差メモリ３０に出力し、この場合、位相差メモリ３０は、入力されたラッチ信号ＳＬがハイレベルのときは入力された位相差データＤＰを記憶し、入力されたラッチ信号ＳＬがローレベルのときは入力された位相差データＤＰを記憶しない。
位相差補正回路４４は、入力された位相差信号ＵＰ及びＤＮに対して、ＵＰリミット信号ＵＰＬがハイレベルである間、位相差信号ＵＰをローレベルにして補正後位相差信号ＵＰａを生成すると共に、ＤＮリミット信号ＤＮＬがハイレベルである間、位相差信号ＤＮをローレベルにして補正後位相差信号ＤＮａを生成する。更に、位相差補正回路４４は、図３で示すように、補正後位相差信号ＵＰａがハイレベルのときは「１」、補正後位相差信号ＤＮａがハイレベルのときは「−１」、補正後位相差信号ＵＰａ及びＤＮａが共にローレベルのときは「０」の各データを示すデータ信号Ｄｏｕｔを生成してローパスフィルタ３２に出力する。
図５は、位相差演算回路２９の他の内部構成例を示した図であり、図５では、図４と同じもの又は同様のものは同じ符号で示し、ここではその説明を省略すると共に図４との相違点のみ説明する。
図５における図４との相違点は、図４の位相差検出回路２１に、クロック信号の周期を時間軸の基準としてカウントを行って信号Ｓ３及びＳ４の各パルス長をカウントするパルス長カウント回路４７を備えると共に、図４の位相差演算回路２９にパルス長カウント回路４７からの各カウント値からパルス長が所定の長さよりも短いか否かの判定を行い該判定結果に応じたラッチディスエーブル信号ＳＬＤを生成して出力するパルス長判定回路４８を備えたことにある。なお、パルス長カウント回路４７はパルス長検出回路部をなす。
図５における図４との相違点は、図４の位相差検出回路２１に、クロック信号の周期を時間軸の基準としてカウントを行って信号Ｓ３及びＳ４の各パルス長をカウントするパルス長カウント回路４７を備えると共に、図４の位相差演算回路２９にパルス長カウント回路４７からの各カウント値からパルス長が所定の長さよりも短いか否かの判定を行い該判定結果に応じたラッチディスエーブル信号ＳＬＤを生成して出力するパルス長判定回路４８を備えたことにある。なお、パルス長カウント回路４７はパルス長検出回路部をなす。
図５において、パルス長カウント回路４７は、サンプリング回路２６からの信号Ｓ３のパルス長をカウントし、該カウント値をパルス長判定回路４８に出力する。パルス長カウント回路４７は、更に、サンプリング回路２７からの信号Ｓ４のパルス長をカウントし、該カウント値をパルス長判定回路４８に出力する。パルス長判定回路４８は、パルス長カウント回路４７から入力された各パルス長の少なくともいずれか一方が所定値αよりも短い場合、ＡＮＤ回路４５の反転側の入力端にハイレベルのラッチディスエーブル信号ＳＬＤを出力する。また、パルス長判定回路４８は、パルス長カウント回路４７から入力された各パルス長がそれぞれ所定値αよりも長い場合は、ＡＮＤ回路４５の反転側の入力端にローレベルのラッチディスエーブル信号ＳＬＤを出力する。
すなわち、信号Ｓ３及びＳ４の各パルス長の少なくともいずれか一方が所定値αよりも短い場合、そのときの位相差データＤＰを位相差メモリ３０に記憶しないようにし、所定の長さよりも長いパルスにおける位相差データＤＰのみを位相差メモリ３０に記憶させるようにする。これは、短いランド又はピットは信号振幅が小さく、基準電圧とのクロス点において位相差の誤差が大きく出る傾向にあり、その顕著な例として基準電圧とまったくクロスせずに１つのパルスが欠けてしまう場合があった。このような誤差の大きい位相差データを位相差の平均の元データとして扱わないようにするものである。
このように、本第１の実施の形態における位相差検出回路は、ＤＰＤ回路のトラッキングエラー信号ＴＥを生成する回路、すなわちコンパレータ２４，２５の各出力信号からトラッキングエラー信号ＴＥを生成する回路をデジタル回路で形成し、コンパレータ２４，２５のデジタル信号である各出力信号からデジタル信号であるトラッキングエラー信号ＴＥを生成するようにした。このため、回路実装面積の削減を図ることができる。
また、直近の位相差を示す情報を位相差メモリ３０に蓄え、該位相差メモリ３０に蓄えられた位相差の情報の平均値から位相差ウィンドウＰＷを算出し、位相差メモリ３０にこれから記憶させる位相差の範囲を該位相差ウィンドウＰＷとして設定するようにした。このため、オントラック状態においては本来位相信号が急激に変化することはないことから、入力された位相差が位相差ウィンドウＰＷを超える場合は、小振幅による位相情報の乱れやエッジの位置ずれと判断し、位相差に補正をかけることによって、位相差の誤差を小さくすることができる。
第２の実施の形態．
前記第１の実施の形態では、トラッキングエラー信号ＴＥが示すデータ値に関係なく位相差ウィンドウＰＷの幅は所定値で一定であったが、トラッキングエラー信号ＴＥが示すデータ値が所定の範囲外であるか否かに応じて、位相差ウィンドウ生成回路３１で生成する位相差ウィンドウＰＷの幅を変えるようにしてもよく、このようにしたものを本発明の第２の実施の形態とする。
図６は、本発明の第２の実施の形態における位相差検出回路の構成例を示したブロック図である。なお、図６では図２と同じもの又は同様のものは同じ符号で示し、ここではその説明を省略すると共に図２との相違点のみ説明する。また、本第２の実施の形態における位相差検出回路が使用される光ディスク装置の構成例を示したブロック図は、図１と同様であるので省略する。
前記第１の実施の形態では、トラッキングエラー信号ＴＥが示すデータ値に関係なく位相差ウィンドウＰＷの幅は所定値で一定であったが、トラッキングエラー信号ＴＥが示すデータ値が所定の範囲外であるか否かに応じて、位相差ウィンドウ生成回路３１で生成する位相差ウィンドウＰＷの幅を変えるようにしてもよく、このようにしたものを本発明の第２の実施の形態とする。
図６は、本発明の第２の実施の形態における位相差検出回路の構成例を示したブロック図である。なお、図６では図２と同じもの又は同様のものは同じ符号で示し、ここではその説明を省略すると共に図２との相違点のみ説明する。また、本第２の実施の形態における位相差検出回路が使用される光ディスク装置の構成例を示したブロック図は、図１と同様であるので省略する。
図６における図２との相違点は、位相差ウィンドウ生成回路３１に対して、トラッキングエラー信号ＴＥのデータ値に応じて位相差ウィンドウＰＷの幅を設定する位相差ウィンドウ幅設定回路５２を設けたことにあり、これに伴って、図２の位相差検出回路２１を位相差検出回路５１にした。
図６において、位相差ウィンドウ幅設定回路５２は、出力されたトラッキングエラー信号ＴＥのデータ値Ｄｔｅが、所定値Ｄ１＜Ｄｔｅ＜所定値Ｄ２を満たすか否かに応じて、オントラック状態にあるか否かを判定し、位相差ウィンドウ生成回路３１に対して、位相差平均値ＡＶＥに加減算する値を設定する。
図６において、位相差ウィンドウ幅設定回路５２は、出力されたトラッキングエラー信号ＴＥのデータ値Ｄｔｅが、所定値Ｄ１＜Ｄｔｅ＜所定値Ｄ２を満たすか否かに応じて、オントラック状態にあるか否かを判定し、位相差ウィンドウ生成回路３１に対して、位相差平均値ＡＶＥに加減算する値を設定する。
位相差ウィンドウ幅設定回路５２は、入力されたデータの大小を比較するコンパレータ５３，５４と、ＯＲ回路５５と、レジスタ５６，５７と、マルチプレクサ５８とで構成されたデジタル回路で形成されている。なお、コンパレータ５３，５４及びＯＲ回路５５は判定回路部を、レジスタ５６，５７及びマルチプレクサ５８はウィンドウ範囲切替回路部をそれぞれなす。
コンパレータ５３は、データ値Ｄｔｅと所定値Ｄ２との比較を行い、データ値Ｄｔｅが所定値Ｄ２よりも大きい場合はローレベルの信号を出力し、データ値Ｄｔｅが所定値Ｄ２よりも小さい場合はハイレベルの信号を出力する。また、コンパレータ５４は、データ値Ｄｔｅと所定値Ｄ１との比較を行い、データ値Ｄｔｅが所定値Ｄ１よりも大きい場合はハイレベルの信号を出力し、データ値Ｄｔｅが所定値Ｄ１よりも小さい場合はローレベルの信号を出力する。
コンパレータ５３は、データ値Ｄｔｅと所定値Ｄ２との比較を行い、データ値Ｄｔｅが所定値Ｄ２よりも大きい場合はローレベルの信号を出力し、データ値Ｄｔｅが所定値Ｄ２よりも小さい場合はハイレベルの信号を出力する。また、コンパレータ５４は、データ値Ｄｔｅと所定値Ｄ１との比較を行い、データ値Ｄｔｅが所定値Ｄ１よりも大きい場合はハイレベルの信号を出力し、データ値Ｄｔｅが所定値Ｄ１よりも小さい場合はローレベルの信号を出力する。
このことから、Ｄ１＜Ｄｔｅ＜Ｄ２を満たす場合は、ＯＲ回路５５からローレベルのウィンドウ幅切替信号Ｓ５が出力され、Ｄ１＜Ｄｔｅ＜Ｄ２を満たさない場合は、ＯＲ回路５５からハイレベルのウィンドウ幅切替信号Ｓ５が出力される。マルチプレクサ５８は、ウィンドウ幅切替信号Ｓ５がローレベルのときは、レジスタ５６に設定されたウィンドウ幅Ｗ１を位相差ウィンドウ生成回路３１に出力し、ウィンドウ幅切替信号Ｓ５がハイレベルのときは、レジスタ５７に設定されたウィンドウ幅Ｗ２を位相差ウィンドウ生成回路３１に出力する。ウィンドウ幅Ｗ２は、ウィンドウ幅Ｗ１よりも大きい。このため、Ｄ１＜Ｄｔｅ＜Ｄ２を満たすオントラック時は、位相差ウィンドウＰＷは小さくなり、ピットごとに急激な位相変化が少ないことから、位相差ウィンドウＰＷを小さくすることで、より補正を強くかけることができる。
また、トラッキングが外れてＤｔｅ≧Ｄ２又はＤｔｅ≦Ｄ１になった場合は、位相差ウィンドウＰＷは大きくなり、位相差信号の変化が大きく、特にトラックをまたぐ時、トラックとトラックの間では２つのトラックの信号が干渉するので位相差は乱れる。このため、トラッキングエラー信号ＴＥのデータ値Ｄｔｅが大きくなった時には位相差ウィンドウＰＷを大きくして、補正をあまりかけないようにする必要がある。
位相差ウィンドウ生成回路３１は、マルチプレクサ５８から入力されたウィンドウ幅になるように、位相差平均値ＡＶＥを中心値にして位相差ウィンドウＰＷの上限値ＰＷｕ及び下限値ＰＷｄをそれぞれ算出する。
位相差ウィンドウ生成回路３１は、マルチプレクサ５８から入力されたウィンドウ幅になるように、位相差平均値ＡＶＥを中心値にして位相差ウィンドウＰＷの上限値ＰＷｕ及び下限値ＰＷｄをそれぞれ算出する。
例えば、Ｄ１＜Ｄｔｅ＜Ｄ２である場合、位相差ウィンドウ幅設定回路５２は、オントラック状態にあると判定し、位相差平均値ＡＶＥに対する所定の加減算値ＷＤ１を位相差ウィンドウ生成回路３１に出力する。位相差ウィンドウ生成回路３１は、位相差ウィンドウＰＷの上限値ＰＷｕを（ＡＶＥ＋ＷＤ１）とし、位相差ウィンドウＰＷの下限値ＰＷｄを（ＡＶＥ−ＷＤ１）とする。また、Ｄ１＜Ｄｔｅ＜Ｄ２でない場合、位相差ウィンドウ幅設定回路５２は、オントラック状態にないと判定し、加減算値ＷＤ１よりも大きい所定の加減算値ＷＤ２を位相差ウィンドウ生成回路３１に出力する。位相差ウィンドウ生成回路３１は、位相差ウィンドウＰＷの上限値ＰＷｕを（ＡＶＥ＋ＷＤ２）とし、位相差ウィンドウＰＷの下限値ＰＷｄを（ＡＶＥ−ＷＤ２）とする。
なお、図６では、２つのしきい値Ｄ１及びＤ２を使用した場合を例にして示したが、３つ以上のしきい値を使用して、ウィンドウ幅切替信号Ｓ５を２ビット以上にし、トラッキングエラー信号ＴＥのデータ値Ｄｔｅの変化に対してより細かく位相差ウィンドウ幅の設定を変えるようにしてもよい。
このように、本第２の実施の形態における位相差検出回路は、トラッキングエラー信号ＴＥのデータ値Ｄｔｅに応じて位相差ウィンドウＰＷのウィンドウ幅を変えるようにした。このことから、例えば、完全にオントラックの状態のときには位相差ウィンドウＰＷのウィンドウ幅を狭くすることで位相差の補正を強くかけ、トラックから少しずれた時には位相差ウィンドウＰＷのウィンドウ幅を広くして位相差の補正を弱くかけ、状況に応じた位相差の補正を行うことにより、位相差の誤差をより小さくすることができる。
第３の実施の形態．
前記第２の実施の形態では、トラッキングエラー信号ＴＥのデータ値Ｄｔｅに応じて位相差ウィンドウＰＷのウィンドウ幅を変えるようにしたが、位相差演算回路２９から位相差メモリ３０に出力された位相差データＤＰと、位相差ウィンドウ生成回路３１で生成される位相差平均値ＡＶＥを比較し、該比較結果に応じて位相差ウィンドウＰＷのウィンドウ幅を変えるようにしてもよく、このようにしたものを本発明の第３の実施の形態とする。
図７は、本発明の第３の実施の形態における位相差検出回路の構成例を示したブロック図である。なお、図７では図６と同じもの又は同様のものは同じ符号で示し、ここではその説明を省略すると共に図６との相違点のみ説明する。また、本第３の実施の形態における位相差検出回路が使用される光ディスク装置の構成例を示したブロック図は、図１と同様であるので省略する。
前記第２の実施の形態では、トラッキングエラー信号ＴＥのデータ値Ｄｔｅに応じて位相差ウィンドウＰＷのウィンドウ幅を変えるようにしたが、位相差演算回路２９から位相差メモリ３０に出力された位相差データＤＰと、位相差ウィンドウ生成回路３１で生成される位相差平均値ＡＶＥを比較し、該比較結果に応じて位相差ウィンドウＰＷのウィンドウ幅を変えるようにしてもよく、このようにしたものを本発明の第３の実施の形態とする。
図７は、本発明の第３の実施の形態における位相差検出回路の構成例を示したブロック図である。なお、図７では図６と同じもの又は同様のものは同じ符号で示し、ここではその説明を省略すると共に図６との相違点のみ説明する。また、本第３の実施の形態における位相差検出回路が使用される光ディスク装置の構成例を示したブロック図は、図１と同様であるので省略する。
図７における図６との相違点は、図６の位相差ウィンドウ幅設定回路５２が、位相差演算回路２９から位相差メモリ３０に出力された位相差データＤＰと、位相差ウィンドウ生成回路３１で生成される位相差平均値ＡＶＥとを比較し、該比較結果に応じて位相差ウィンドウＰＷのウィンドウ幅を変えるようにしたことにあり、これに伴って、図６の位相差ウィンドウ幅設定回路５２を位相差ウィンドウ幅設定回路６２にし、図６の位相差検出回路５１を位相差検出回路６１にした。
図７において、位相差ウィンドウ幅設定回路６２は、位相差演算回路２９から位相差メモリ３０に出力された位相差データＤＰと、位相差ウィンドウ生成回路３１で生成される位相差平均値ＡＶＥとを比較し、位相差データＤＰが、位相差平均値ＡＶＥに対して所定値βを加減算した値に対して、（ＡＶＥ−β）＜ＤＰ＜（ＡＶＥ＋β）を満たすか否かに応じて、オントラック状態にあるか否かを判定し、位相差ウィンドウ生成回路３１に対して、位相差平均値ＡＶＥに加減算する値を設定する。
位相差ウィンドウ幅設定回路６２は、入力されたデータの大小を比較するコンパレータ５３，５４と、ＯＲ回路５５と、レジスタ５６，５７と、マルチプレクサ５８とで構成されたデジタル回路で形成されている。
コンパレータ５３は、位相差データＤＰと（ＡＶＥ−β）との比較を行い、位相差データＤＰが（ＡＶＥ−β）よりも大きい場合はローレベルの信号を出力し、位相差データＤＰが（ＡＶＥ−β）よりも小さい場合はハイレベルの信号を出力する。また、コンパレータ５４は、位相差データＤＰと（ＡＶＥ＋β）との比較を行い、位相差データＤＰが（ＡＶＥ＋β）よりも大きい場合はハイレベルの信号を出力し、位相差データＤＰが（ＡＶＥ＋β）よりも小さい場合はローレベルの信号を出力する。
コンパレータ５３は、位相差データＤＰと（ＡＶＥ−β）との比較を行い、位相差データＤＰが（ＡＶＥ−β）よりも大きい場合はローレベルの信号を出力し、位相差データＤＰが（ＡＶＥ−β）よりも小さい場合はハイレベルの信号を出力する。また、コンパレータ５４は、位相差データＤＰと（ＡＶＥ＋β）との比較を行い、位相差データＤＰが（ＡＶＥ＋β）よりも大きい場合はハイレベルの信号を出力し、位相差データＤＰが（ＡＶＥ＋β）よりも小さい場合はローレベルの信号を出力する。
このことから、（ＡＶＥ−β）＜ＤＰ＜（ＡＶＥ＋β）を満たす場合は、ＯＲ回路５５からローレベルのウィンドウ幅切替信号Ｓ５が出力され、（ＡＶＥ−β）＜ＤＰ＜（ＡＶＥ＋β）を満たさない場合は、ＯＲ回路５５からハイレベルのウィンドウ幅切替信号Ｓ５が出力される。マルチプレクサ５８は、ウィンドウ幅切替信号Ｓ５がローレベルのときは、レジスタ５６に設定されたウィンドウ幅Ｗ１を位相差ウィンドウ生成回路３１に出力し、ウィンドウ幅切替信号Ｓ５がハイレベルのときは、レジスタ５７に設定されたウィンドウ幅Ｗ２を位相差ウィンドウ生成回路３１に出力する。ウィンドウ幅Ｗ２は、ウィンドウ幅Ｗ１よりも大きい。このため、（ＡＶＥ−β）＜ＤＰ＜（ＡＶＥ＋β）を満たすオントラック時は、位相差ウィンドウＰＷは小さくなり、ピットごとに急激な位相変化が少ないことから、位相差ウィンドウＰＷを小さくすることで、より補正を強くかけることができる。
また、トラッキングが外れてＤＰ≧（ＡＶＥ＋β）又はＤＰ≦（ＡＶＥ−β）になった場合は、位相差ウィンドウＰＷは大きくなり、位相差信号の変化が大きく、特にトラックをまたぐ時、トラックとトラックの間では２つのトラックの信号が干渉するので位相差は乱れる。このため、位相差データＤＰが大きくなった時には位相差ウィンドウＰＷを大きくして、補正をあまりかけないようにする必要がある。
位相差ウィンドウ生成回路３１は、マルチプレクサ５８から入力されたウィンドウ幅になるように、位相差平均値ＡＶＥを中心値にして位相差ウィンドウＰＷの上限値ＰＷｕ及び下限値ＰＷｄをそれぞれ算出する。
位相差ウィンドウ生成回路３１は、マルチプレクサ５８から入力されたウィンドウ幅になるように、位相差平均値ＡＶＥを中心値にして位相差ウィンドウＰＷの上限値ＰＷｕ及び下限値ＰＷｄをそれぞれ算出する。
例えば、（ＡＶＥ−β）＜ＤＰ＜（ＡＶＥ＋β）である場合、位相差ウィンドウ幅設定回路６２は、オントラック状態にあると判定し、位相差平均値ＡＶＥに対する所定の加減算値ＷＤ１を位相差ウィンドウ生成回路３１に出力する。位相差ウィンドウ生成回路３１は、位相差ウィンドウＰＷの上限値ＰＷｕを（ＡＶＥ＋ＷＤ１）とし、位相差ウィンドウＰＷの下限値ＰＷｄを（ＡＶＥ−ＷＤ１）とする。また、（ＡＶＥ−β）＜ＤＰ＜（ＡＶＥ＋β）でない場合、位相差ウィンドウ幅設定回路６２は、オントラック状態にないと判定し、加減算値ＷＤ１よりも大きい所定の加減算値ＷＤ２を位相差ウィンドウ生成回路３１に出力する。位相差ウィンドウ生成回路３１は、位相差ウィンドウＰＷの上限値ＰＷｕを（ＡＶＥ＋ＷＤ２）とし、位相差ウィンドウＰＷの下限値ＰＷｄを（ＡＶＥ−ＷＤ２）とする。
なお、図７では、２つのしきい値（ＡＶＥ−β）及び（ＡＶＥ＋β）を使用した場合を例にして示したが、３つ以上のしきい値を使用して、ウィンドウ幅切替信号Ｓ５を２ビット以上にし、位相差データＤＰの変化に対してより細かく位相差ウィンドウ幅の設定を変えるようにしてもよい。
このように、本第３の実施の形態における位相差検出回路は、位相差データＤＰに応じて位相差ウィンドウＰＷのウィンドウ幅を変えるようにした。このことから、前記第２の実施の形態と同様の効果を得ることができると共に、応答性の遅いローパスフィルタ３２を通って得られたトラッキングエラー信号ＴＥを使用して位相差ウィンドウＰＷのウィンドウ幅を変える場合と比較して、トラッキング状態の変化に対する追従性を高めることができる。
第４の実施の形態．
前記第１から第３の各実施の形態では、位相差を検出する前の段階で信号ＳＡと信号ＳＣを加算すると共に信号ＳＢと信号ＳＤを加算するようにしたが、各信号ＳＡ〜ＳＤごとにコンパレータで２値化してサンプリング回路でサンプリングを行うようにし、信号ＳＡ及びＳＢに対する位相差を検出すると共に信号ＳＣ及びＳＤに対する位相差を検出して該各位相差を示すデジタルデータを加算するようにしてもよく、このようにしたものを本発明の第４の実施の形態とする。
図８は、本発明の第４の実施の形態における位相差検出回路の構成例を示したブロック図である。なお、図８では図２と同じもの又は同様のものは同じ符号で示し、ここではその説明を省略すると共に図２との相違点のみ説明する。また、本第４の実施の形態における位相差検出回路が使用される光ディスク装置の構成例を示したブロック図は、図１と同様であるので省略する。
前記第１から第３の各実施の形態では、位相差を検出する前の段階で信号ＳＡと信号ＳＣを加算すると共に信号ＳＢと信号ＳＤを加算するようにしたが、各信号ＳＡ〜ＳＤごとにコンパレータで２値化してサンプリング回路でサンプリングを行うようにし、信号ＳＡ及びＳＢに対する位相差を検出すると共に信号ＳＣ及びＳＤに対する位相差を検出して該各位相差を示すデジタルデータを加算するようにしてもよく、このようにしたものを本発明の第４の実施の形態とする。
図８は、本発明の第４の実施の形態における位相差検出回路の構成例を示したブロック図である。なお、図８では図２と同じもの又は同様のものは同じ符号で示し、ここではその説明を省略すると共に図２との相違点のみ説明する。また、本第４の実施の形態における位相差検出回路が使用される光ディスク装置の構成例を示したブロック図は、図１と同様であるので省略する。
図８の位相差検出回路７１において、受光素子Ａ〜Ｄからの各再生信号が増幅器ＡＭＰａ〜ＡＭＰｄでそれぞれ増幅されて得られた各信号ＳＡ〜ＳＤは、対応するコンパレータ７２Ａ〜７２Ｄでそれぞれ２値化され、更に対応するサンプリング回路７３Ａ〜７３Ｄでそれぞれサンプリングが行われる。サンプリング回路７３Ａ及び７３Ｂでそれぞれサンプリング処理されて得られた信号Ｓ１１及びＳ１２は、位相比較回路２８Ａにそれぞれ出力される。サンプリング回路７３Ｃ及び７３Ｄでそれぞれサンプリング処理されて得られた信号Ｓ１３及びＳ１４は、位相比較回路２８Ｂにそれぞれ出力される。
位相差比較回路２８Ａ及び２８Ｂは、図２の位相差比較回路２８と同じであり、位相比較回路２８Ａは入力された信号Ｓ１１及びＳ１２の位相比較を、位相比較回路２８Ｂは入力された信号Ｓ１３及びＳ１４の位相比較をそれぞれ行う。位相比較回路２８Ａは、信号Ｓ１１の位相が信号Ｓ１２の位相よりも進んでいる場合、信号Ｓ１１の位相が進んでいることを示す位相差信号ＡＵＰを該位相差の幅だけハイレベルにする。更に、位相比較回路２８Ａは、信号Ｓ１２の位相が信号Ｓ１１の位相よりも進んでいる場合、信号Ｓ１１の位相が遅れていることを示す位相差信号ＢＤＮを該位相差の幅だけハイレベルにする。同様に、位相比較回路２８Ｂは、信号Ｓ１３の位相が信号Ｓ１４の位相よりも進んでいる場合、信号Ｓ１３の位相が進んでいることを示す位相差信号ＣＵＰを該位相差の幅だけハイレベルにする。更に、位相比較回路２８Ｂは、信号Ｓ１４の位相が信号Ｓ１３の位相よりも進んでいる場合、信号Ｓ１３の位相が遅れていることを示す位相差信号ＤＤＮを該位相差の幅だけハイレベルにする。
位相差演算回路２９Ａ及び２９Ｂは、図２の位相差演算回路２９と同じであり、位相差メモリ３０Ａ及び３０Ｂは、図２の位相差メモリ３０と同じである。また、位相差ウィンドウ生成回路３１Ａ及び３１Ｂは、図２の位相差ウィンドウ生成回路３１と同じであり、ローパスフィルタ３２Ａ及び３２Ｂは、図２のローパスフィルタ３２と同じである。ローパスフィルタ３２Ａ及び３２Ｂから出力された各信号は、加算回路７４で加算されてトラッキングエラー信号ＴＥとして出力される。サンプリング回路７３Ａ〜７３Ｄ、位相比較回路２８Ａ，２８Ｂ、位相差演算回路２９Ａ，２９Ｂ、位相差メモリ３０Ａ，３０Ｂ、位相差ウィンドウ生成回路３１Ａ，３１Ｂ、ローパスフィルタ３２Ａ，３２Ｂ及び加算回路７４は、デジタル回路で形成されている。加算回路７４としては、オペアンプと抵抗を使った加算アンプを使用してもよい。
なお、サンプリング回路７３Ａ〜７３Ｄ、位相比較回路２８Ａ，２８Ｂ，位相差演算回路２９Ａ，２９Ｂ、位相差メモリ３０Ａ，３０Ｂ、位相差ウィンドウ生成回路３１Ａ，３１Ｂ、ローパスフィルタ３２Ａ，３２Ｂ及び加算回路７４は位相差補正回路部をなす。また、コンパレータ７２Ａ〜７２Ｄは変換回路部を、サンプリング回路７３Ａ〜７３Ｄ及び位相比較回路２８Ａ，２８Ｂは位相比較回路部を、位相差演算回路２９Ａ，２９Ｂは位相差生成回路部を、位相差メモリ３０Ａ，３０Ｂは位相差記憶回路部を、位相差ウィンドウ生成回路３１Ａ，３１Ｂは位相差ウィンドウ生成回路部をそれぞれなす。
このように、本発明の第４の実施の形態の位相差検出回路は、４分割の受光素子Ａ〜Ｄの各再生信号を増幅して得られた信号ＳＡ〜ＳＤを、位相差を検出する前に加算することなく２値化とサンプリングを行い、信号Ｓ１１とＳ１２、信号Ｓ１３とＳ１４の２組の位相差を対応する位相比較回路２８Ａ及び２８Ｂでそれぞれ検出し、位相差信号ＡＵＰとＢＤＮから、及び位相差信号ＣＵＰとＤＤＮから位相差ウィンドウによる位相差補正をそれぞれ行い、補正後の位相差信号ＡＵＰａ，ＢＤＮａ，ＣＵＰａ，ＤＤＮａを生成してそれぞれデータ信号に変換し平滑した後、加算回路７４で加算してトラッキングエラー信号ＴＥを生成するようにした。このことから、第１の実施の形態と同様の効果を得ることができると共に、トラッキングエラー信号ＴＥをより精度よく生成することができる。
１ 光ディスク装置
２ 光ディスク
３ 光ピックアップ
４ リードアンプ
１５ サーボ回路
２１，５１，６１，７１ 位相差検出回路
２２，２３，７４ 加算回路
２４，２５，５３，５４，７２Ａ〜７２Ｄ コンパレータ
２６，２７，７３Ａ〜７３Ｄ サンプリング回路
２８，２８Ａ，２８Ｂ 位相比較回路
２９，２９Ａ，２９Ｂ 位相差演算回路
３０，３０Ａ，３０Ｂ 位相差メモリ
３１，３１Ａ，３１Ｂ 位相差ウィンドウ生成回路
３２，３２Ａ，３２Ｂ ローパスフィルタ
４１ 位相差カウント回路
４２ 位相差データ生成回路
４３ ウィンドウ内外判定回路
４４ 位相差補正回路
４５ ＡＮＤ回路
４７ パルス長カウント回路
４８ パルス長判定回路
５２，６２ 位相差ウィンドウ幅設定回路
５５ ＯＲ回路
５６，５７ レジスタ
５８ マルチプレクサ
ＡＭＰａ〜ＡＭＰｄ 増幅器
２ 光ディスク
３ 光ピックアップ
４ リードアンプ
１５ サーボ回路
２１，５１，６１，７１ 位相差検出回路
２２，２３，７４ 加算回路
２４，２５，５３，５４，７２Ａ〜７２Ｄ コンパレータ
２６，２７，７３Ａ〜７３Ｄ サンプリング回路
２８，２８Ａ，２８Ｂ 位相比較回路
２９，２９Ａ，２９Ｂ 位相差演算回路
３０，３０Ａ，３０Ｂ 位相差メモリ
３１，３１Ａ，３１Ｂ 位相差ウィンドウ生成回路
３２，３２Ａ，３２Ｂ ローパスフィルタ
４１ 位相差カウント回路
４２ 位相差データ生成回路
４３ ウィンドウ内外判定回路
４４ 位相差補正回路
４５ ＡＮＤ回路
４７ パルス長カウント回路
４８ パルス長判定回路
５２，６２ 位相差ウィンドウ幅設定回路
５５ ＯＲ回路
５６，５７ レジスタ
５８ マルチプレクサ
ＡＭＰａ〜ＡＭＰｄ 増幅器
Claims (18)
- 入力された複数の信号の内、所定の信号を加算して得られた少なくとも１対の信号間における位相差の検出を行い、該検出した位相差を示す信号を生成して出力する位相差検出回路において、
前記１対の信号の位相差を所定のタイミングで検出して記憶すると共に、検出した位相差が、該記憶した複数の位相差の平均値に所定値を加減算して得られた位相差範囲である位相差ウィンドウよりも大きい場合、該検出した位相差を位相差ウィンドウの上限値に補正して出力し、位相差ウィンドウよりも小さい場合は、位相差ウィンドウの下限値に補正して出力する位相差補正回路部を備えることを特徴とする位相差検出回路。 - 入力された複数の信号の内、所定の信号間における位相差の検出を行い、該検出した位相差を示す各信号の所定の信号を加算して出力する位相差検出回路において、
前記１対の信号の位相差を所定のタイミングで検出して記憶すると共に、検出した位相差が、該記憶した複数の位相差の平均値に所定値を加減算して得られた位相差範囲である位相差ウィンドウよりも大きい場合、該検出した位相差を位相差ウィンドウの上限値に補正して出力し、位相差ウィンドウよりも小さい場合は、位相差ウィンドウの下限値に補正して出力する位相差補正回路部を備えることを特徴とする位相差検出回路。 - 前記位相差補正回路部は、デジタル回路で形成されると共に前記位相差を示す信号はデジタルデータ信号であることを特徴とする請求項１又は２記載の位相差検出回路。
- 前記位相差補正回路部は、検出した位相差が前記位相差ウィンドウ外である場合、該検出した位相差の記憶を禁止することを特徴とする請求項１、２又は３記載の位相差検出回路。
- 前記位相差補正回路部は、前記１対の信号をそれぞれ２値の信号に変換し、該変換した各信号の少なくとも一方のパルス長が所定値よりも短い場合は、該１対の信号における位相差の記憶を禁止することを特徴とする請求項１、２又は３記載の位相差検出回路。
- 前記位相差補正回路部は、出力した位相差が所定の範囲内である場合は、前記位相差ウィンドウの範囲を所定値Ｗ１にし、出力した位相差が所定の範囲外である場合は、前記位相差ウィンドウの範囲を所定値Ｗ１よりも大きい所定値Ｗ２にすることを特徴とする請求項１、２、３、４又は５記載の位相差検出回路。
- 前記位相差補正回路部は、前記補正を行う前の位相差が、算出した位相差平均値を基にした所定の範囲内にある場合は、前記位相差ウィンドウの範囲を所定値Ｗ１にし、前記補正を行う前の位相差が所定の範囲外である場合は、前記位相差ウィンドウの範囲を所定値Ｗ１よりも大きい所定値Ｗ２にすることを特徴とする請求項１、２、３、４又は５記載の位相差検出回路。
- 前記１対の信号をそれぞれ２値の信号に変換して出力する変換回路部を備え、
前記位相差補正回路部は、
前記変換回路部から出力された各信号の位相を比較し、該比較結果を示す信号を出力する位相比較回路部と、
該位相比較回路部の出力信号から前記１対の信号の位相差の検出を行い、該検出した位相差を示す信号を生成して出力する位相差生成回路部と、
該位相差生成回路部で検出された位相差を記憶する位相差記憶回路部と、
該位相差記憶回路部に記憶された複数の位相差の平均値を算出し、該平均値に所定値を加減算して前記位相差ウィンドウを生成して出力する位相差ウィンドウ生成回路部と、
を備え、
前記位相差生成回路部は、位相差ウィンドウ生成回路部から位相差ウィンドウが入力され、検出した位相差に対して該位相差ウィンドウを用いて補正し、検出した位相差が前記位相差ウィンドウ外である場合、該検出した位相差の前記位相差記憶回路部への記憶を禁止することを特徴とする請求項４記載の位相差検出回路。 - 前記１対の信号をそれぞれ２値の信号に変換して出力する変換回路部を備え、
前記位相差補正回路部は、
前記変換回路部から出力された各信号のパルス長を検出して出力するパルス長検出回路部と、
前記変換回路部から出力された各信号の位相を比較し、該比較結果を示す信号を出力する位相比較回路部と、
該位相比較回路部の出力信号から前記１対の信号の位相差の検出を行い、該検出した位相差を示す信号を生成して出力する位相差生成回路部と、
該位相差生成回路部で検出された位相差を記憶する位相差記憶回路部と、
該位相差記憶回路部に記憶された複数の位相差の平均値を算出し、該平均値に所定値を加減算して前記位相差ウィンドウを生成して出力する位相差ウィンドウ生成回路部と、
を備え、
前記位相差生成回路部は、位相差ウィンドウ生成回路部から位相差ウィンドウが入力され、検出した位相差に対して該位相差ウィンドウを用いて補正し、前記パルス長検出回路部で検出された各パルス長の少なくとも一方が所定値よりも短い場合、該検出した位相差の前記位相差記憶回路部への記憶を禁止することを特徴とする請求項５記載の位相差検出回路。 - 前記位相差補正回路部は、
出力した位相差が所定の範囲内にあるか否かを判定する判定回路部と、
該判定回路部の判定結果に応じて前記位相差ウィンドウ生成回路部に位相差ウィンドウの範囲を指定するウィンドウ範囲切替回路部と、
を備え、
前記ウィンドウ範囲切替回路部は、位相差が所定の範囲内であると前記判定回路部が判定した場合は、前記位相差ウィンドウの範囲を所定値Ｗ１に指定し、位相差が所定の範囲外であると前記判定回路部が判定した場合は、前記位相差ウィンドウの範囲を所定値Ｗ１よりも大きい所定値Ｗ２に指定することを特徴とする請求項８又は９記載の位相差検出回路。 - 前記位相差補正回路部は、
前記補正を行う前の位相差が所定の範囲内にあるか否かを判定する判定回路部と、
該判定回路部の判定結果に応じて前記位相差ウィンドウ生成回路部に位相差ウィンドウの範囲を指定するウィンドウ範囲切替回路部と、
を備え、
前記ウィンドウ範囲切替回路部は、補正を行う前の位相差が所定の範囲内であると前記判定回路部が判定した場合は、前記位相差ウィンドウの範囲を所定値Ｗ１に指定し、補正を行う前の位相差が所定の範囲外であると前記判定回路部が判定した場合は、前記位相差ウィンドウの範囲を所定値Ｗ１よりも大きい所定値Ｗ２に指定することを特徴とする請求項８又は９記載の位相差検出回路。 - 光ディスクの記録面に照射したレーザービームの反射光を受光する複数の受光素子からの各信号の内、所定の信号を加算して得られた少なくとも１対の信号間における位相差の検出を行い、該検出した位相差を示す信号を生成して出力する位相差検出回路を有する、光ディスクへのデータの記録又は再生を行う光ディスク装置において、
前記位相差検出回路は、
前記１対の信号の位相差を所定のタイミングで検出して記憶すると共に、検出した位相差が、該記憶した複数の位相差の平均値に所定値を加減算して得られた位相差範囲である位相差ウィンドウよりも大きい場合、該検出した位相差を位相差ウィンドウの上限値に補正して出力し、位相差ウィンドウよりも小さい場合は、位相差ウィンドウの下限値に補正して出力する位相差補正回路部を備えることを特徴とする光ディスク装置。 - 光ディスクの記録面に照射したレーザービームの反射光を受光する複数の受光素子からの各信号における所定の信号間における位相差の検出を行い、該検出した位相差を示す各信号の所定の信号を加算して出力する位相差検出回路を有する、光ディスクへのデータの記録又は再生を行う光ディスク装置において、
前記位相差検出回路は、
前記１対の信号の位相差を所定のタイミングで検出して記憶すると共に、検出した位相差が、該記憶した複数の位相差の平均値に所定値を加減算して得られた位相差範囲である位相差ウィンドウよりも大きい場合、該検出した位相差を位相差ウィンドウの上限値に補正して出力し、位相差ウィンドウよりも小さい場合は、位相差ウィンドウの下限値に補正して出力する位相差補正回路部を備えることを特徴とする光ディスク装置。 - 前記位相差補正回路部は、デジタル回路で形成されると共に前記位相差を示す信号はデジタルデータ信号であることを特徴とする請求項１２又は１３記載の光ディスク装置。
- 前記位相差補正回路部は、検出した位相差が前記位相差ウィンドウ外である場合、該検出した位相差の記憶を禁止することを特徴とする請求項１２、１３又は１４記載の光ディスク装置。
- 前記位相差補正回路部は、前記１対の信号をそれぞれ２値の信号に変換し、該変換した各信号の少なくとも一方のパルス長が所定値よりも短い場合は、該１対の信号の位相差の記憶を禁止することを特徴とする請求項１２、１３又は１４記載の光ディスク装置。
- 前記位相差補正回路部は、出力した位相差が所定の範囲内である場合は、前記位相差ウィンドウの範囲を所定値Ｗ１にし、出力した位相差が所定の範囲外である場合は、前記位相差ウィンドウの範囲を所定値Ｗ１よりも大きい所定値Ｗ２にすることを特徴とする請求項１２、１３、１４、１５又は１６記載の光ディスク装置。
- 前記位相差補正回路部は、前記補正を行う前の位相差が、算出した位相差平均値を基にした所定の範囲内にある場合は、前記位相差ウィンドウの範囲を所定値Ｗ１にし、前記補正を行う前の位相差が所定の範囲外である場合は、前記位相差ウィンドウの範囲を所定値Ｗ１よりも大きい所定値Ｗ２にすることを特徴とする請求項１２、１３、１４、１５又は１６記載の光ディスク装置。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2004171343A JP4326404B2 (ja) | 2004-06-09 | 2004-06-09 | 位相差検出回路及びその位相差検出回路を有する光ディスク装置 |
| US11/146,336 US7518963B2 (en) | 2004-06-09 | 2005-06-06 | Phase difference detection circuit and optical disk device |
| TW094118929A TWI295461B (en) | 2004-06-09 | 2005-06-08 | Phase difference detection circuit and optical disk device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2004171343A JP4326404B2 (ja) | 2004-06-09 | 2004-06-09 | 位相差検出回路及びその位相差検出回路を有する光ディスク装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2005353153A true JP2005353153A (ja) | 2005-12-22 |
| JP4326404B2 JP4326404B2 (ja) | 2009-09-09 |
Family
ID=35459881
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2004171343A Expired - Fee Related JP4326404B2 (ja) | 2004-06-09 | 2004-06-09 | 位相差検出回路及びその位相差検出回路を有する光ディスク装置 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US7518963B2 (ja) |
| JP (1) | JP4326404B2 (ja) |
| TW (1) | TWI295461B (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007035250A (ja) * | 2005-07-27 | 2007-02-08 | Samsung Electronics Co Ltd | 多重位相クロックを利用してトラッキングエラー信号を検出する装置及び方法 |
| WO2009004800A1 (ja) * | 2007-07-02 | 2009-01-08 | Panasonic Corporation | 集積回路、光ディスク装置、及びトラッキング誤差信号生成方法 |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100699851B1 (ko) * | 2005-06-27 | 2007-03-27 | 삼성전자주식회사 | 트랙킹 신호 발생 장치 및 디지털 위상 제어기 |
| KR100772413B1 (ko) * | 2006-09-05 | 2007-11-01 | 삼성전자주식회사 | 트랙킹 에러 신호 생성 장치 및 방법 |
| JP4791335B2 (ja) | 2006-12-15 | 2011-10-12 | 株式会社日立製作所 | トラッキング誤差検出方法及びそれを用いた光ディスク再生装置 |
| JP5468372B2 (ja) * | 2008-12-25 | 2014-04-09 | パナソニック株式会社 | 位相誤差検出装置、位相誤差検出方法、集積回路及び光ディスク装置 |
| JP5573628B2 (ja) * | 2010-11-22 | 2014-08-20 | 富士通株式会社 | 位相差検出方法、位相制御方法、位相差検出回路、位相制御回路及び無線電力伝送装置 |
Family Cites Families (15)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS58203636A (ja) | 1982-05-20 | 1983-11-28 | Trio Kenwood Corp | 情報読取装置におけるトラッキングエラー信号検出装置 |
| JPH07118889B2 (ja) | 1989-06-14 | 1995-12-18 | 株式会社三ツ葉電機製作所 | 中空状コア軸材の製造方法 |
| JP3214372B2 (ja) * | 1996-10-22 | 2001-10-02 | 松下電器産業株式会社 | トラッキング誤差信号検出装置 |
| TW382703B (en) | 1997-03-14 | 2000-02-21 | Hitachi Ltd | Signal recording method, phase difference detecting circuit, and information apparatus |
| JPH10275345A (ja) | 1997-03-28 | 1998-10-13 | Ricoh Co Ltd | 位相差トラッキングエラー信号生成回路及び位相差トラッキング装置及び記録メディア |
| DE19723542A1 (de) * | 1997-06-05 | 1998-12-10 | Thomson Brandt Gmbh | Gerät zum Lesen und/oder Beschreiben optischer Aufzeichnungsträger |
| JP2000076667A (ja) | 1998-09-01 | 2000-03-14 | Sony Corp | 位相差検出回路とその方法、該位相差検出回路を有する位相比較器、該位相比較回路を有する位相同期回路、および、該位相同期回路を用いた光ディスクドライブ・サーボ装置 |
| JP4108237B2 (ja) | 1999-11-04 | 2008-06-25 | 株式会社リコー | メモリ制御装置 |
| KR100354770B1 (ko) * | 2000-12-26 | 2002-10-05 | 삼성전자 주식회사 | 차동 위상 검출디바이스 및 이를 채용한 트랙킹 에러신호검출장치 |
| JP3791776B2 (ja) * | 2001-02-06 | 2006-06-28 | パイオニア株式会社 | 光記録媒体のプリピット検出装置 |
| JP2003198342A (ja) | 2001-12-26 | 2003-07-11 | Ricoh Co Ltd | 電圧比較回路 |
| JP2004260488A (ja) | 2003-02-25 | 2004-09-16 | Ricoh Co Ltd | Ａｇｃ回路 |
| JP2004259384A (ja) * | 2003-02-26 | 2004-09-16 | Toshiba Corp | 光ディスク装置のトラッキング誤差検出装置 |
| TWI269284B (en) * | 2003-04-02 | 2006-12-21 | Matsushita Electric Ind Co Ltd | Detecting device for tracing error |
| JP4158604B2 (ja) | 2003-06-05 | 2008-10-01 | ソニー株式会社 | 位相差検出回路及び同回路を有する光ディスク再生装置 |
-
2004
- 2004-06-09 JP JP2004171343A patent/JP4326404B2/ja not_active Expired - Fee Related
-
2005
- 2005-06-06 US US11/146,336 patent/US7518963B2/en not_active Expired - Fee Related
- 2005-06-08 TW TW094118929A patent/TWI295461B/zh not_active IP Right Cessation
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007035250A (ja) * | 2005-07-27 | 2007-02-08 | Samsung Electronics Co Ltd | 多重位相クロックを利用してトラッキングエラー信号を検出する装置及び方法 |
| JP4611258B2 (ja) * | 2005-07-27 | 2011-01-12 | 三星電子株式会社 | 多重位相クロックを利用してトラッキングエラー信号を検出する装置及び方法 |
| WO2009004800A1 (ja) * | 2007-07-02 | 2009-01-08 | Panasonic Corporation | 集積回路、光ディスク装置、及びトラッキング誤差信号生成方法 |
| JPWO2009004800A1 (ja) * | 2007-07-02 | 2010-08-26 | パナソニック株式会社 | 集積回路、光ディスク装置、及びトラッキング誤差信号生成方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| US7518963B2 (en) | 2009-04-14 |
| JP4326404B2 (ja) | 2009-09-09 |
| US20050275410A1 (en) | 2005-12-15 |
| TWI295461B (en) | 2008-04-01 |
| TW200606852A (en) | 2006-02-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7215632B2 (en) | Signal processing apparatus and signal processing method | |
| JPH1186442A (ja) | 情報再生装置 | |
| US7518963B2 (en) | Phase difference detection circuit and optical disk device | |
| EP1376552B1 (en) | Wobble detection circuit and optical disk apparatus | |
| JP4598355B2 (ja) | ディスクドライブ装置、プリピット検出方法 | |
| US8351311B2 (en) | Semiconductor integrated circuit and optical disk device having the same | |
| US20060077802A1 (en) | Optical disk device | |
| JP2010152951A (ja) | 光ディスク駆動装置 | |
| JP4178267B2 (ja) | 相変化型光ディスクの信号処理方法および相変化型光ディスク装置 | |
| JP3983450B2 (ja) | 再生装置と再生回路 | |
| WO2005101388A1 (ja) | 光ディスク記録再生装置 | |
| JP2008226363A (ja) | 記録媒体の再生装置及び再生方法 | |
| KR100591198B1 (ko) | 신호처리회로 | |
| JPWO2003098798A1 (ja) | スルーレート制限回路および光ディスク装置 | |
| JPH08249665A (ja) | 光ディスクプレーヤ及び光ディスク | |
| JP4618454B2 (ja) | タイミング信号生成装置 | |
| JP2000030260A (ja) | 光ディスク装置 | |
| JP4424271B2 (ja) | 光ディスク再生装置 | |
| JP2007242106A (ja) | Ｒｆ信号整形回路 | |
| KR980011083A (ko) | 광디스크 기록재생기 | |
| WO2005101389A1 (ja) | 光ディスク記録再生装置 | |
| JP2005122773A (ja) | 光ディスク装置および信号処理装置と光ディスク装置の再生制御方法 | |
| JP2001052341A (ja) | 光ディスク再生装置のデータ再生装置 | |
| JP2003006988A (ja) | デジタル信号再生処理装置 | |
| JP2007042167A (ja) | Ｒｆ信号増幅装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20070604 |
|
| RD03 | Notification of appointment of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7423 Effective date: 20080131 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20090522 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20090602 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20090609 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120619 Year of fee payment: 3 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130619 Year of fee payment: 4 |
|
| LAPS | Cancellation because of no payment of annual fees |