JP2005346499A - クロック信号供給装置 - Google Patents
クロック信号供給装置 Download PDFInfo
- Publication number
- JP2005346499A JP2005346499A JP2004166334A JP2004166334A JP2005346499A JP 2005346499 A JP2005346499 A JP 2005346499A JP 2004166334 A JP2004166334 A JP 2004166334A JP 2004166334 A JP2004166334 A JP 2004166334A JP 2005346499 A JP2005346499 A JP 2005346499A
- Authority
- JP
- Japan
- Prior art keywords
- clock signal
- clock
- signal output
- sdram
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Dram (AREA)
Abstract
【解決手段】 セレクタ10,11によって、SDRAMにクロック信号を供給するLVTTLバッファ6,7またはSSTL−2バッファ8,9の出力を、SDRAMのモードに応じて選択できるようにする。例えば、クロック出力端子CK1/CKにSDRモードSDRAM12のクロック入力端子CKが接続され、またクロック出力端子CK2/CK#にSDRモードSDRAM13のクロック入力端子CKが接続された場合、セレクタ10,11は、LVTTLバッファ6,7の出力をそれぞれ選択する。
【選択図】 図3
Description
2 CPU
3 フリップフロップ
4 クロック生成部
5 インバータ
6 LVTTLバッファ(複数の第1クロック信号出力手段の1つ)
7 LVTTLバッファ(複数の第1クロック信号出力手段の他の1つ)
8 SSTL−2バッファ(第2クロック信号出力手段)
9 SSTL−2バッファ(第3クロック信号出力手段)
10 セレクタ(第1の選択手段)
11 セレクタ(第2の選択手段)
12 SDRモードSDRAM(第1の種類のメモリ)
13 SDRモードSDRAM(第1の種類のメモリ)
14 DDRモードSDRAM(第2の種類のメモリ)
15 DDRモードSDRAM(第2の種類のメモリ)
16 CPUバス
Claims (8)
- クロック信号に基づき互いに異なる動作モードで動作する2種類のメモリにクロック信号を供給することが可能なクロック信号供給装置において、
第1の種類のメモリに供給すべき第1のクロック信号を出力する複数の第1クロック信号出力手段と、
第2の種類のメモリに供給すべき第2のクロック信号を出力する第2クロック信号出力手段と、
前記第2の種類のメモリに供給すべき第3のクロック信号を出力する第3クロック信号出力手段と、
前記複数の第1クロック信号出力手段のうちの1つから出力された前記第1のクロック信号と、前記第2クロック信号出力手段から出力された前記第2のクロック信号とのうちの一方を選択して第1の出力端子に出力する第1の選択手段と、
前記複数の第1クロック信号出力手段のうちの他の1つから出力された前記第1のクロック信号と、前記第3クロック信号出力手段から出力された前記第3のクロック信号とのうちの一方を選択して第2の出力端子に出力する第2の選択手段と
を有することを特徴とするクロック信号供給装置。 - 前記第1の出力端子に前記第1の種類のメモリのクロック入力端子が接続されるときは、前記第1の選択手段は、前記複数の第1クロック信号出力手段の1つから出力された前記第1のクロック信号を選択して出力することを特徴とする請求項1記載のクロック信号供給装置。
- 前記第1の出力端子に前記第1の種類の第1のメモリのクロック入力端子が接続され、前記第2の出力端子に前記第1の種類の第2のメモリのクロック入力端子が接続されるときは、前記第1の選択手段は、前記複数の第1クロック信号出力手段の1つから出力された前記第1のクロック信号を選択して出力し、前記第2の選択手段は、前記複数の第1クロック信号出力手段の他の1つから出力された前記第1のクロック信号を選択して出力することを特徴とする請求項1記載のクロック信号供給装置。
- 前記第1の出力端子に前記第2の種類の第1及び第2のメモリの各クロック入力端子が接続され、前記第2の出力端子に前記第1及び第2のメモリの各反転クロック入力端子が接続されるときは、前記第1の選択手段は、前記第2クロック信号出力手段から出力された前記第2のクロック信号を選択して出力し、前記第2の選択手段は、前記第3クロック信号出力手段から出力された前記第3のクロック信号を選択して出力することを特徴とする請求項1記載のクロック信号供給装置。
- 前記第3クロック信号出力手段から出力される前記第3のクロック信号は、前記第2クロック信号出力手段から出力される前記第2のクロック信号の位相が反転されたクロック信号であることを特徴とする請求項1記載のクロック信号供給装置。
- 前記2種類のメモリは、SDRモードのSDRAMおよびDDRモードのSDRAMであることを特徴とする請求項1記載のクロック信号供給装置。
- 前記複数の第1クロック信号出力手段はLVTTLバッファで構成され、前記第2及び第3クロック信号出力手段はSSTL−2バッファでそれぞれ構成されることを特徴とする請求項6記載のクロック信号供給装置。
- 前記クロック信号供給装置はシステムLSIに含まれ、該システムLSIに前記2種類のメモリが接続可能であることを特徴とする請求項1記載のクロック信号供給装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004166334A JP4819326B2 (ja) | 2004-06-03 | 2004-06-03 | クロック信号供給装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004166334A JP4819326B2 (ja) | 2004-06-03 | 2004-06-03 | クロック信号供給装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2005346499A true JP2005346499A (ja) | 2005-12-15 |
JP4819326B2 JP4819326B2 (ja) | 2011-11-24 |
Family
ID=35498805
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2004166334A Expired - Fee Related JP4819326B2 (ja) | 2004-06-03 | 2004-06-03 | クロック信号供給装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4819326B2 (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2005182904A (ja) * | 2003-12-18 | 2005-07-07 | Nec Electronics Corp | インタフェース回路 |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0589666A (ja) * | 1991-09-30 | 1993-04-09 | Mitsubishi Electric Corp | 動作モード切換回路およびフリツプフロツプ回路 |
JPH1188146A (ja) * | 1997-09-04 | 1999-03-30 | Fujitsu Ltd | レベルインターフェース回路 |
JP2005182904A (ja) * | 2003-12-18 | 2005-07-07 | Nec Electronics Corp | インタフェース回路 |
-
2004
- 2004-06-03 JP JP2004166334A patent/JP4819326B2/ja not_active Expired - Fee Related
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0589666A (ja) * | 1991-09-30 | 1993-04-09 | Mitsubishi Electric Corp | 動作モード切換回路およびフリツプフロツプ回路 |
JPH1188146A (ja) * | 1997-09-04 | 1999-03-30 | Fujitsu Ltd | レベルインターフェース回路 |
JP2005182904A (ja) * | 2003-12-18 | 2005-07-07 | Nec Electronics Corp | インタフェース回路 |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2005182904A (ja) * | 2003-12-18 | 2005-07-07 | Nec Electronics Corp | インタフェース回路 |
JP4592281B2 (ja) * | 2003-12-18 | 2010-12-01 | ルネサスエレクトロニクス株式会社 | Lsiのインタフェース回路 |
Also Published As
Publication number | Publication date |
---|---|
JP4819326B2 (ja) | 2011-11-24 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
TW563132B (en) | Common DRAM controller supports double-data-rate and quad-data-rate memory | |
JP4700636B2 (ja) | 半導体メモリ装置を装着したメモリモジュールを有するシステム | |
US7675810B2 (en) | Semiconductor memory device | |
US20040133758A1 (en) | Memory controller, interface device and method using a mode selection signal to support different types of memories | |
JP2008509609A (ja) | デジタル周波数ロック遅延線 | |
JP4959264B2 (ja) | メモリ制御装置 | |
TWI251837B (en) | Method and related apparatus for adjusting timing of memory signals | |
US7379376B2 (en) | Internal address generator | |
KR20020088044A (ko) | Sdr 및 qdr 변환기와 sdr 및 qdr 변환기를이용한 인터페이스 카드, 마더보드 및 메모리 모듈인터페이스 | |
US8854912B2 (en) | Semiconductor module including module control circuit and method for controlling the same | |
US9530474B2 (en) | Semiconductor integrated circuit including semiconductor memory apparatus including a plurality of banks | |
JP5113433B2 (ja) | メモリコントローラ | |
JP4819326B2 (ja) | クロック信号供給装置 | |
CN115440262A (zh) | 数字相位插值器、时钟信号发生器和包括时钟信号发生器的易失性存储设备 | |
KR100798795B1 (ko) | 내부 어드레스 생성장치 및 그의 구동방법 | |
US7548465B2 (en) | Low current consumption semiconductor memory device | |
JP5240473B2 (ja) | 半導体記憶装置及びリフレッシュ制御方法 | |
JP2011138567A (ja) | 半導体記憶装置 | |
JP2008251060A (ja) | 半導体記憶装置 | |
US20240203469A1 (en) | Semiconductor apparatus including a plurality of clock paths and a semiconductor system using the same | |
TWI786005B (zh) | 介面變換器和擬多埠儲存裝置 | |
JP2005182904A (ja) | インタフェース回路 | |
US7729198B2 (en) | Synchronous memory circuit | |
KR20180004605A (ko) | 고속 데이터 전송을 위한 메모리 장치 | |
JP2008225775A (ja) | メモリ制御装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
RD03 | Notification of appointment of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7423 Effective date: 20060418 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20070604 |
|
RD05 | Notification of revocation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7425 Effective date: 20070626 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20091110 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100106 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100914 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20101110 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20110830 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20110901 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140909 Year of fee payment: 3 |
|
R151 | Written notification of patent or utility model registration |
Ref document number: 4819326 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R151 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140909 Year of fee payment: 3 |
|
LAPS | Cancellation because of no payment of annual fees |