JP2005346123A

JP2005346123A - パラレルインタフェースコネクタを備えたストレージ装置及び同装置に適用される変換コネクタ

Info

Publication number: JP2005346123A
Application number: JP2004161418A
Authority: JP
Inventors: Yoichi Nakabayashi; 陽一中林
Original assignee: Toshiba Corp
Current assignee: Toshiba Corp
Priority date: 2004-05-31
Filing date: 2004-05-31
Publication date: 2005-12-15
Also published as: SG117534A1; US7293124B2; CN1326056C; US20050268007A1; CN1704890A

Abstract

【課題】ストレージ装置を、パラレル及びシリアルの両インタフェースに適合させる。
【解決手段】スイッチ１８は、パラレルインタフェースモードまたはシリアルインタフェースモードを指定する。パラレル／シリアルブリッジＩＣ１４は、シリアルインタフェースモードにおいて動作可能となり、パラレルＡＴＡインタフェースＩＣ１１からパラレルＡＴＡバス１２に送出されるパラレルインタフェース信号をシリアルインタフェース信号に変換する。変換された信号は、シリアルＡＴＡバス１５、及びパラレルＡＴＡコネクタ１３に含まれるパラレルＡＴＡインタフェースでは不要な特定ピン群を介してホスト２０側に転送される。また、ＩＣ１４は、ホスト２０側からコネクタ１３の特定ピン群を介してバス１５に転送されたシリアルインタフェース信号をパラレルインタフェース信号に変換する。変換された信号はバス１２を介してＩＣ１１に転送される。
【選択図】図１

Description

本発明は、パラレルインタフェースコネクタを備えたストレージ装置に係り、特にパラレルインタフェースに適合するホスト及びシリアルインタフェースに適合するホストのいずれとも接続可能なストレージ装置及び同装置に適用される変換コネクタに関する。

最近、シリアルＡＴＡインタフェースの規格が策定された。シリアルＡＴＡインタフェースは、従来のＡＴＡインタフェース（つまりパラレルＡＴＡインタフェース）と同様に、磁気ディスクドライブ等のストレージ装置に代表される周辺機器とホストシステム（ホスト）との間のインタフェースとして用いられる。

従来のストレージ装置は、パラレルＡＴＡインタフェース（パラレルインタフェース）またはシリアルＡＴＡインタフェース（シリアルインタフェース）のいずれか一方のみに適合している。この場合、ストレージ装置とホストとの組み合わせによっては、当該ストレージ装置をホストと接続することができなくなる。

そこで、ストレージ装置がパラレルＡＴＡインタフェースまたはシリアルＡＴＡインタフェースのいずれのインタフェースに適合する場合でも、当該ストレージ装置をホストと接続可能なシステム（インタフェースコネクタ）が提案されている（例えば、特許文献１参照）。
実用新案登録第３０９３７８２号公報（段落０００５乃至０００８、図４乃至図６）

上記した従来技術においては、ストレージ装置がパラレルＡＴＡインタフェース（パラレルインタフェース）またはシリアルＡＴＡインタフェース（シリアルインタフェース）のいずれのインタフェースに適合する場合でも、当該ストレージ装置をホストと接続できる。しかし、そのためには、ホストは、パラレルＡＴＡインタフェース及びシリアルＡＴＡインタフェースの両インタフェースに適合する必要がある。つまり、パラレルＡＴＡインタフェースのみに適合するストレージ装置は、シリアルＡＴＡインタフェースのみに適合するホストには接続できず、シリアルＡＴＡインタフェースのみに適合するストレージ装置は、パラレルＡＴＡインタフェースのみに適合するホストには接続できない。

本発明は上記事情を考慮してなされたものでその目的は、パラレルインタフェース及びシリアルインタフェースの両インタフェースに適合できる、パラレルインタフェースコネクタを備えたストレージ装置及び同装置に適用される変換コネクタを提供することにある。

本発明の１つの観点によれば、パラレルインタフェース信号を入出力するパラレルインタフェース回路と、このパラレルインタフェース回路と接続されるパラレルインタフェースバスと、このパラレルインタフェースバスと接続される第１のピン群、及びパラレルインタフェースでの使用が不要な第２のピン群を有し、パラレルインタフェースに適合するホストと接続可能なパラレルインタフェースコネクタとを備えたストレージ装置が提供される。このストレージ装置は、当該ストレージ装置をシリアルインタフェースに適合するストレージ装置として動作させるシリアルインタフェースモードまたは当該ストレージ装置をパラレルインタフェースに適合するストレージ装置として動作させるパラレルインタフェースモードを指定するためのモード指定手段と、シリアルインタフェース信号の転送に用いられるシリアルインタフェースバスであって、上記パラレルインタフェースコネクタの上記第２のピン群のうちの一部のピン群と接続されるシリアルインタフェースバスと、上記パラレルインタフェースバス及び上記シリアルインタフェースバスにそれぞれ接続されたパラレル／シリアルブリッジ回路であって、上記シリアルインタフェースモードにおいて動作可能となって、上記パラレルインタフェースバスを介して転送されるパラレルインタフェース信号をシリアルインタフェース信号に変換して上記シリアルインタフェースバスに送出し、上記シリアルインタフェースバスを介して転送されるシリアルインタフェース信号をパラレルインタフェース信号に変換して上記パラレルインタフェースバスに送出するパラレル／シリアルブリッジ回路とを具備することを特徴とする。

このような構成のストレージ装置では、モード指定手段の指定に応じてシリアルインタフェースモードが設定されると、パラレル／シリアルブリッジ回路が動作可能となる。これによりパラレル／シリアルブリッジ回路は、パラレルインタフェース回路からパラレルインタフェースバスを介して転送されるパラレルインタフェース信号をシリアルインタフェース信号に変換して、シリアルインタフェースバスに送出する。シリアルインタフェースバスは、パラレルインタフェースコネクタの第２のピン群のうちの一部のピン群、つまりパラレルインタフェースでの使用が不要な第２のピン群のうちの一部のピン群と接続されている。これにより、パラレル／シリアルブリッジ回路によってシリアルインタフェースバスに送出されたシリアルインタフェース信号は、パラレルインタフェースコネクタの第２のピン群のうちの上記一部のピン群を介してホスト側（ここでは、シリアルインタフェースに適合するホスト側）に転送される。

一方、ホスト側から送出されるシリアルインタフェース信号が、パラレルインタフェースコネクタの第２のピン群のうちの上記一部のピン群に転送されるならば、当該シリアルインタフェース信号はシリアルインタフェースバスを介して、パラレル／シリアルブリッジ回路に伝達される。パラレル／シリアルブリッジ回路は、このシリアルインタフェース信号をパラレルインタフェース信号に変換して、パラレルインタフェースバスに送出する。このパラレルインタフェース信号は、あたかもパラレルインタフェースコネクタの上記第１のピン群を介してパラレルインタフェースバスに伝達されたかの如く、パラレルインタフェース回路で受信される。

このように、上記構成のストレージ装置によれば、シリアルインタフェースモードでは、当該ストレージ装置とホストの間で、当該ストレージ装置のパラレルインタフェースコネクタの第２のピン群のうちの一部のピン群を介してシリアルインタフェース信号を入出力することができる。この第２のピン群はパラレルインタフェースでの使用が不要であり、したがって当該第２のピン群のうちの一部のピン群をシリアルインタフェース信号の入出力のためのピン群として用いても何ら問題とならない。

ここで、上記モード指定手段を、ユーザによって操作可能なスイッチにより実現することが可能である。また、上記モード指定手段を、パラレルインタフェースコネクタの第２のピン群のうちの上記一部のピン群とは異なる特定の第２のピンであって、ストレージ装置がパラレルインタフェースコネクタを介してシリアルインタフェースに適合するホストと接続される場合に、当該シリアルインタフェースに適合するホストから電源が印加される位置の特定の第２のピンにより実現することも可能である。上記モード指定手段を、パラレルインタフェースコネクタの上記特定の第２のピンにより実現する場合、ストレージ装置と接続されるホストがシリアルインタフェースまたはパラレルインタフェースのいずれに対応するかによって、自動的に対応するインタフェースモードが指定される。

また、ストレージ装置のパラレルインタフェースコネクタを、シリアルインタフェースに適合するホストと接続するのに、当該ホストのシリアルインタフェースコネクタと接続するための変換コネクタであって、当該シリアルインタフェースコネクタのシリアルインタフェース信号の入出力に用いられるピン群を上記パラレルインタフェースコネクタの上記第２のピン群のうちの上記一部のピン群と接続するための変換コネクタを用いると良い。

本発明によれば、１つのストレージ装置で、パラレルインタフェース及びシリアルインタフェースの両インタフェースに適合できる。このため、このストレージ装置を、パラレルインタフェースに適合するホストだけでなく、シリアルＡＴＡインタフェースに適合するストレージ装置にも接続することができる。

以下、本発明のストレージ装置を磁気ディスク装置に適用した一実施形態につき図面を参照して説明する。
図１は本発明の一実施形態に係る磁気ディスク装置（以下、ＨＤＤと称する）１０の構成を、当該ＨＤＤ１０とホスト２０とのインタフェースと対応付けて示すブロック図である。図１では、ホスト２０がシリアルＡＴＡインタフェースのみに適合している場合を想定している。そのため、ホスト２０は、シリアルＡＴＡコネクタ２１と電源コネクタ２２とを備えている。シリアルＡＴＡコネクタ２１及び電源コネクタ２２は、ホスト２０の印刷配線基板に固定されているものとする。しかし、シリアルＡＴＡコネクタ２１及び電源コネクタ２２が、ホスト２０の本体と接続されるシリアルＡＴＡインタフェースケーブル及び電源ケーブルのコネクタであっても構わない。

ＨＤＤ１０は、例えば２．５インチ型ＨＤＤであり、パラレルＡＴＡインタフェースＩＣ１１と、パラレルＡＴＡバス１２と、パラレルＡＴＡコネクタ１３と、パラレル／シリアルブリッジＩＣ１４とを備えている。ＨＤＤ１０は更に、シリアルＡＴＡバス１５と、電源ライン１６と、変換コネクタ１７と、ジャンパースイッチ１８と、モード設定回路１９とを備えている。

パラレルＡＴＡインタフェースＩＣ１１は、ホスト２０が図１の例とは異なってパラレルＡＴＡインタフェースに適合する場合に、当該ホスト２０との間でパラレルＡＴＡインタフェースのプロトコルに従って通信を行う１チップのインタフェース回路である。但し、パラレルＡＴＡインタフェースＩＣ１１は、ホスト２０が図１の例のようにシリアルＡＴＡインタフェースに適合する場合にも動作する。パラレルＡＴＡインタフェースＩＣ１１は、パラレルＡＴＡバス１２を介してパラレルＡＴＡコネクタ１３のピン群（第１のピン群）と接続されている。

パラレルＡＴＡコネクタ１３は、ＨＤＤ１０が２．５インチ型ＨＤＤである本実施形態では、２．５インチ型ＨＤＤ用コネクタであり、上下に２５ピンずつ、合計５０個のコネクタピンが配置された５０ピン・コネクタである。このパラレルＡＴＡコネクタ１３の各ピン（ここでは、ピン番号が１乃至４３の各ピン、つまり第１ピン乃至第４３ピン）と当該各ピンに割り当てられる信号との対応関係を示す。図２において、信号名の前に記号“−”が付されている場合、対応する信号が負論理系で用いられることを表す。

パラレルＡＴＡバス１２は、パラレルＡＴＡコネクタ１３のピン群に割り当てられる信号群のうち、電源を除く信号群を含む。ホスト２０がパラレルＡＴＡインタフェースに適合すると仮定した場合、ＨＤＤ１０をホスト２０と接続するには、当該ＨＤＤ１０のパラレルＡＴＡコネクタ１３をホスト２０のパラレルＡＴＡコネクタ（図示せず）と接続すれば良い。

パラレル／シリアルブリッジＩＣ１４は、ホスト２０がシリアルＡＴＡインタフェースに適合する場合にのみ動作可能となる。パラレル／シリアルブリッジＩＣ１４は、パラレルＡＴＡバス１２を介してパラレルＡＴＡインタフェースＩＣ１１と接続されると共に、シリアルＡＴＡバス１５を介してパラレルＡＴＡコネクタ１３の特定ピン群（第２のピン群）のうちの一部のピン群と接続される。この特定ピン群は、パラレルＡＴＡインタフェースで必ずしも必要としないピン群、つまりパラレルＡＴＡインタフェースでの使用が不要なピン群（第２のピン群）である。本実施形態において上記特定ピン群は、パラレルＡＴＡインタフェースでグラウンド（ＧＮＤ）として割り当てられる９個のピン（ピン番号がそれぞれ２，１９，２２，２４，２６，３０，４０及び４３のピン）のうちの７個である。この特定ピン群のうちの上記一部のピン群の具体例については後述する。

パラレル／シリアルブリッジＩＣ１４は、パラレルＡＴＡバス１２の信号（パラレルＡＴＡインタフェース信号）をシリアルＡＴＡバス１５の信号（シリアルＡＴＡインタフェース信号）に変換するパラレル−シリアル変換機能と、シリアルＡＴＡバス１５の信号をパラレルＡＴＡバス１２の信号に変換するシリアル−パラレル変換機能とを有する。このパラレル／シリアルブリッジＩＣ１４とパラレルＡＴＡインタフェースＩＣ１１とに代えて、当該両ＩＣの機能を有する１チップＩＣを用いることも可能である。但し、パラレル／シリアルブリッジＩＣの機能を、パラレルＡＴＡインタフェースＩＣの機能とは独立に選択可能とする必要がある。

シリアルＡＴＡバス１５は、シリアルＡＴＡコネクタ２１が有する４個の信号ピンにそれぞれ割り当てられる信号のための信号ライン（図示せず）を含む。更に具体的に述べるならば、シリアルＡＴＡバス１５は、１対の受信シリアルＡＴＡインタフェース信号Ｒ＋，Ｒ−を転送するための１対の信号ラインと、１対の送信シリアルＡＴＡインタフェース信号Ｔ＋，Ｔ−を転送するための１対の信号ラインとを含む。電源ライン１６は、例えば２本の＋５Ｖラインと１本のグラウンド（ＧＮＤ）ラインとを含む。

変換コネクタ１７は、ホスト２０が図１の例のようにシリアルＡＴＡインタフェースに適合する場合に、ＨＤＤ１０を当該ホスト２０に接続するのに用いられる。変換コネクタ１７は、パラレルＡＴＡコネクタ１３に対して着脱自在であり、当該パラレルＡＴＡコネクタ１３と接続可能なコネクタ部１７１を有する。変換コネクタ１７はまた、シリアルＡ
ＴＡインタフェースに適合するホスト（ここではホスト２０）のシリアルＡＴＡコネクタ２１及び電源コネクタ２２とそれぞれ接続可能なコネクタ部１７２及び１７３を有する。ホスト２０がシリアルＡＴＡインタフェースに適合する図１の例では、パラレルＡＴＡコネクタ１３と変換コネクタ１７のコネクタ部１７１とが接続される。また、変換コネクタ１７のコネクタ部１７２とホスト２０のシリアルＡＴＡコネクタ２１とが接続されると共に、当該変換コネクタ１７のコネクタ部１７３とホスト２０の電源コネクタ２２とが接続される。

ジャンパースイッチ１８は、ＨＤＤ１０の動作モードを指定するモードスイッチ（モード指定手段）として用いられる。ＨＤＤ１０の動作モードは、ＨＤＤ１０をシリアルＡＴＡインタフェースに適合するＨＤＤとして機能させるシリアルＡＴＡインタフェースモードと、当該ＨＤＤ１０をパラレルＡＴＡインタフェースに適合するＨＤＤとして機能させるパラレルＡＴＡインタフェースモードとの２種である。ジャンパースイッチ１８は１対の端子１８１及び１８２を有する。端子１８１には電源ライン１６から＋５Ｖが印加され、端子１８２はモード設定回路１９と接続されている。

モード設定回路１９は、ジャンパースイッチ１８の状態（モード指定状態）に応じて、ＨＤＤ１０をシリアルＡＴＡインタフェースモードまたはパラレルＡＴＡインタフェースモードに設定するための、例えば高レベルまたは低レベルのモード信号１９０を出力する。モード設定回路１９は、ジャンパースイッチ１８の端子１８１及び１８２間がジャンパー線１８３によって短絡され、当該ジャンパースイッチ１８を介して＋５Ｖが印加されている期間、高レベルのモード信号１９０を出力する。またモード設定回路１９は、ジャンパースイッチ１８の端子１８１及び１８２間が開放され、＋５Ｖが印加されない期間、低レベルのモード信号１９０を出力する。モード信号１９０はパラレル／シリアルブリッジＩＣ１４のイネーブル端子ＥＮに供給される。

図３は、シリアルＡＴＡコネクタ２１の各ピンと当該各ピンに割り当てられる信号との対応関係を示す。図３に示すように、ピン番号２及び３のピンには、それぞれ受信シリアルＡＴＡインタフェース信号Ｒ＋及びＲが割り当てられている。またピン番号５及び６のピンには、それぞれ送信シリアルＡＴＡインタフェース信号Ｔ＋及びＴ−が割り当てられている。図３では、ＨＤＤ１０によって認識される信号の名称が用いられている。明らかなように、ホスト２０からは、ピン番号２及び３のピンには送信シリアルＡＴＡインタフェース信号Ｔ＋及びＴ−が割り当てられ、ピン番号５及び６のピンには受信シリアルＡＴＡインタフェース信号Ｒ＋及びＲ−が割り当てられているように認識される。但し本実施形態では、ＨＤＤ１０によって認識される信号名を用いる。

図４は、電源コネクタ２２の各ピンと当該各ピンに割り当てられる信号との対応関係を示す。図４に示すように、シリアルＡＴＡインタフェース本来の電源コネクタの仕様では、＋３．３Ｖ、＋５Ｖ及び＋１２Ｖの３種の電源が定義されている。しかし、ＨＤＤ１０が２．５インチ型ＨＤＤである本実施形態では、後述するように＋５Ｖ電源のみ使用される。

図５は、変換コネクタ１７のコネクタ部１７１と接続されるパラレルＡＴＡコネクタ１３の各ピンと、変換コネクタ１７のコネクタ部１７２と接続されるシリアルＡＴＡコネクタ２１の各ピンと、当該シリアルＡＴＡコネクタ２１の各ピンに割り当てられる信号との対応関係の一例を示す。図５に示すように本実施形態では、パラレルＡＴＡコネクタ１３のピン番号１９のピン、つまりグラウンド用の第１９ピン（図２参照）は、変換コネクタ１７によりシリアルＡＴＡコネクタ２１のピン番号１，４及び７のピン、つまりグラウンド用の第１、第４及び第７ピン（図３参照）と対応付けられる。また、パラレルＡＴＡコネクタ１３のピン番号２２及び２４のピン、つまりグラウンド用の第２２及び第２４ピン（図２参照）は、変換コネクタ１７によりシリアルＡＴＡコネクタ２１のピン番号２及び３のピン、つまり受信シリアルＡＴＡインタフェース信号Ｒ＋及びＲ−用の第２及び第３ピン（図３参照）と対応付けられる。同様に、パラレルＡＴＡコネクタ１３のピン番号２６及び３０のピン、つまりグラウンド用の第２６及び第３０ピン（図２参照）は、変換コネクタ１７によりシリアルＡＴＡコネクタ２１のピン番号５及び６のピン、つまり送信シリアルＡＴＡインタフェース信号Ｔ＋及びＴ−用の第５及び第６ピン（図３参照）と対応付けられる。

図５に示す対応関係は一例である。つまり、シリアルＡＴＡコネクタ２１の第１乃至第７ピンと、パラレルＡＴＡコネクタ１３の第１９、第２２、第２４、第２６及び第３０ピンとの対応の組み合わせは任意である。更に、シリアルＡＴＡコネクタ２１の第１乃至第７ピンと対応付けられるパラレルＡＴＡコネクタ１３のピンは、ＨＤＤ１０をパラレルＡＴＡインタフェースモードで動作させる場合に必ずしも必要のないピンであれば、上記第１９、第２２、第２４、第２６及び第３０ピンに限らない。

図６は、変換コネクタ１７のコネクタ部１７１と接続されるパラレルＡＴＡコネクタ１３の各ピンと、変換コネクタ１７のコネクタ部１７３と接続される電源コネクタ２２の各ピンと、当該電源コネクタ２２の各ピンに割り当てられる信号の名称との対応関係の一例を示す。図６に示すように本実施形態では、パラレルＡＴＡコネクタ１３のピン番号４０のピン、つまりグラウンド用の第４０ピン（図２参照）は、変換コネクタ１７により電源コネクタ２２のピン番号４，５及び６のピン、つまりグラウンド用の第４、第５及び第６ピン（図４参照）と対応付けられる。また、パラレルＡＴＡコネクタ１３のピン番号４１のピン、つまり＋５Ｖ用の第４１ピン（図２参照）は、変換コネクタ１７により電源コネクタ２２のピン番号７のピン、つまり＋５Ｖ用の第７ピン（図４参照）と対応付けられる。また、パラレルＡＴＡコネクタ１３のピン番号４２のピン、つまり＋５Ｖ用の第４２ピン（図２参照）は、変換コネクタ１７により電源コネクタ２２のピン番号８及び９のピン、つまり＋５Ｖ用の第８及び第９ピン（図４参照）と対応付けられる。また、パラレルＡＴＡコネクタ１３のピン番号４３のピン、つまりグラウンド用の第４３ピン（図２参照）は、変換コネクタ１７により電源コネクタ２２のピン番号１０及び１２のピン、つまりグラウンド用の第１０及び第１２ピン（図４参照）と対応付けられる。このようにパラレルＡＴＡコネクタ１３は、電源に関しては、パラレルＡＴＡインタフェース及びシリアルＡＴＡインタフェースに共通に用いられる。

図７は、シリアルＡＴＡコネクタ２１及び電源コネクタ２２と、変換コネクタ１７と、パラレルＡＴＡコネクタ１３との接続関係を詳細に示す図である。図７では、ＨＤＤ１０のパラレルＡＴＡコネクタ１３には、変換コネクタ１７のコネクタ部１７１が接続されている。また変換コネクタ１７のコネクタ部１７２には、ホスト２０のシリアルＡＴＡコネクタ２１が接続され、変換コネクタ１７のコネクタ部１７３には、ホスト２０の電源コネクタ２２が接続されている。

この状態において、シリアルＡＴＡコネクタ２１のピン番号１，４及び７のグラウンドピンは、変換コネクタ１７の内部配線Ｗ１により、パラレルＡＴＡコネクタ１３のピン番号１９のグラウンドピンと接続される。また、シリアルＡＴＡコネクタ２１のピン番号２及び３の受信シリアルＡＴＡインタフェース信号ピンは、変換コネクタ１７の内部配線Ｗ２及びＷ３により、パラレルＡＴＡコネクタ１３のピン番号２２及び２４のグラウンドピンと接続される。また、シリアルＡＴＡコネクタ２１のピン番号５及び６の送信シリアルＡＴＡインタフェース信号ピンは、変換コネクタ１７の内部配線Ｗ４及びＷ５により、パラレルＡＴＡコネクタ１３のピン番号２６及び３０のグラウンドピンと接続される。ＨＤＤ１０内部では、パラレルＡＴＡコネクタ１３の８個のグラウンドピンは、その全てを本来のグラウンドピンとして必ずしも使用する必要がない。本実施形態のＨＤＤ１０では、ピン番号１９のグラウンドピンと、後述するピン番号４０及び４３のグラウンドピンとが、本来のグラウンドピンとして使用される。したがって、ＨＤＤ１０をシリアルＡＴＡインタフェースモードで動作させる場合に、パラレルＡＴＡコネクタ１３のピン番号２２，２４，２６及び３０の各グラウンドピンを、本実施形態のようにグラウンド以外に割り当てても何ら問題とはならない。

一方、電源コネクタ２２のピン番号４，５及び６のグラウンドピンは、変換コネクタ１７の内部配線Ｗ６により結合されて、パラレルＡＴＡコネクタ１３のピン番号４０のグラウンドピンと接続される。また、電源コネクタ２２のピン番号１０及び１２のグラウンドピンは、変換コネクタ１７の内部配線Ｗ７により結合されて、パラレルＡＴＡコネクタ１３のピン番号４３のグラウンドピンと接続される。また、電源コネクタ２２のピン番号７の＋５Ｖピンは、変換コネクタ１７の内部配線Ｗ８により、パラレルＡＴＡコネクタ１３のピン番号４１の＋５Ｖピンと接続される。また、電源コネクタ２２のピン番号８及び９の＋５Ｖピンは、変換コネクタ１７の内部配線Ｗ９により結合されて、パラレルＡＴＡコネクタ１３のピン番号４２の＋５Ｖピンと接続される。つまり、パラレルＡＴＡコネクタ１３の第４０乃至第４３ピン（第３のピン群）は、シリアルＡＴＡインタフェース及びパラレルＡＴＡインタフェースに共通の電源ピンとして用いられる。

パラレルＡＴＡコネクタ１３の全グラウンドピンのうちのピン番号が１９，４０及び４３のピンは、ＨＤＤ１０内部において、グラウンドライン１６１に共通に接続される。グラウンドライン１６１は、電源ライン１６に含まれている。また、パラレルＡＴＡコネクタ１３の全グラウンドピンのうちのピン番号が２２，２４，２６及び３０のピンは、ＨＤＤ１０内部において、シリアルＡＴＡバス１５と接続される。

次に、本発明の一実施形態の動作を説明する。
今、シリアルＡＴＡインタフェースのみに適合するホスト２０にＨＤＤ１０を接続するものとする。この場合、ユーザは、ＨＤＤ１０をシリアルＡＴＡインタフェースモードで動作させるために、ジャンパースイッチ１８の端子１８１及び１８２間をジャンパー線１８３によって短絡する。ここで、ジャンパースイッチ１８以外のスイッチを用いることも可能である。またユーザは、ＨＤＤ１０のパラレルＡＴＡコネクタ１３に変換コネクタ１７のコネクタ部１７１を接続する。そしてユーザは、この変換コネクタ１７のコネクタ部１７２及び１７３に、ホスト２０の、シリアルＡＴＡコネクタ２１及び電源コネクタ２２を、それぞれ接続する。

すると、ホスト２０の電源コネクタ２２から、変換コネクタ１７のコネクタ部１７２、及びパラレルＡＴＡコネクタ１３のピン番号４０乃至４３の電源ピンを介して、ＨＤＤ１０内の電源ライン１６に電源が供給される。これにより、ＨＤＤ１０内の、パラレルＡＴＡインタフェースＩＣ１１、パラレル／シリアルブリッジＩＣ１４及びＣＰＵ（図示せず）を初めとする各回路に電源が供給される。また、この例のように、ジャンパースイッチ１８の端子１８１及び１８２間が短絡されている場合、つまりジャンパースイッチ１８によってシリアルＡＴＡインタフェースモードが指定されている場合、当該ジャンパースイッチ１８を介してモード設定回路１９にも電源が供給される。するとモード設定回路１９は、ＨＤＤ１０をシリアルＡＴＡインタフェースモードに設定するための高レベルのモード信号１９０を出力する。

モード設定回路１９から出力されるモード信号１９０は、ＣＰＵに伝達される。ＣＰＵは、ＨＤＤ１０内の各部を制御する主コントローラである。ＣＰＵは、モード設定回路１９から高レベルのモード信号１９０が伝達されたことを検出することにより、ＨＤＤ１０がシリアルＡＴＡインタフェースモードに設定されたことを認識する。

上記モード信号１９０は、パラレル／シリアルブリッジＩＣ１４のイネーブル端子ＥＮにも伝達される。パラレル／シリアルブリッジＩＣ１４は、端子ＥＮに高レベルのモード信号１９０が伝達されている期間、つまりシリアルＡＴＡインタフェースモードの期間動作可能となる。

一方、パラレルＡＴＡインタフェースＩＣ１１は、ＨＤＤ１０がパラレルＡＴＡインタフェースに適合するＨＤＤとして機能する場合と同様に動作する。これによりパラレル／シリアルブリッジＩＣ１４は、送信時には、パラレルＡＴＡバス１２上にパラレルＡＴＡインタフェース信号を送出する。このパラレルＡＴＡバス１２上の信号は、当該パラレルＡＴＡバス１２から分岐されてパラレル／シリアルブリッジＩＣ１４に伝達される。パラレル／シリアルブリッジＩＣ１４は、このパラレルＡＴＡインタフェース信号をシリアルＡＴＡインタフェース信号に変換する。パラレル／シリアルブリッジＩＣ１４は、このシリアルＡＴＡインタフェース信号をシリアルＡＴＡバス１５に送出する。

パラレル／シリアルブリッジＩＣ１４からシリアルＡＴＡバス１５に送出されたシリアルＡＴＡインタフェース信号は、パラレルＡＴＡコネクタ１３の第２６及び第３０ピンを介して変換コネクタ１７に伝達される。変換コネクタ１７に伝達されたシリアルＡＴＡインタフェース信号は、当該変換コネクタ１７の内部配線Ｗ４及びＷ５を介して、ホスト２０のシリアルＡＴＡコネクタ２１の第５及び第６ピンに伝達される。これによりホスト２０は、シリアルＡＴＡインタフェース信号を受信できる。

次に、ホスト２０からＨＤＤ１０にシリアルＡＴＡインタフェース信号を送信する場合について説明する。
今、ホスト２０内部で生成されたシリアルＡＴＡインタフェース信号がシリアルＡＴＡコネクタ２１に伝達されたものとする。このシリアルＡＴＡインタフェース信号は、シリアルＡＴＡコネクタ２１の第２及び第３ピンを介して変換コネクタ１７に伝達される。変換コネクタ１７に伝達されたシリアルＡＴＡインタフェース信号は、当該変換コネクタ１７の内部配線Ｗ２及びＷ３を介して、パラレルＡＴＡコネクタ１３の第２２及び第２４ピンに伝達される。

パラレルＡＴＡコネクタ１３の第２２及び第２４ピンに伝達されたシリアルＡＴＡインタフェース信号は、シリアルＡＴＡバス１５を介してパラレル／シリアルブリッジＩＣ１４に伝達される。パラレル／シリアルブリッジＩＣ１４は、このシリアルＡＴＡインタフェース信号をパラレルＡＴＡインタフェース信号に変換する。パラレル／シリアルブリッジＩＣ１４は、このパラレルＡＴＡインタフェース信号をパラレルＡＴＡバス１２に送出する。パラレルＡＴＡインタフェースＩＣ１１は、シリアルＡＴＡバス１５上のパラレルＡＴＡインタフェース信号を受信する。

次に、パラレルＡＴＡインタフェースのみに適合するホストをＨＤＤ１０に接続する場合について、簡単に説明する。この場合、ユーザは、ＨＤＤ１０をパラレルＡＴＡインタフェースモードで動作させるために、ジャンパースイッチ１８の端子１８１及び１８２間を開放する。またユーザは、変換コネクタ１７を用いずに、従来と同様に、ＨＤＤ１０のパラレルＡＴＡコネクタ１３を、ホストのパラレルＡＴＡコネクタと接続する。

ジャンパースイッチ１８の端子１８１及び１８２間が開放されている状態では、つまりパラレルＡＴＡインタフェースモードが指定されている状態では、モード設定回路１９からは低レベルのモード信号１９０が出力される。この場合、パラレル／シリアルブリッジＩＣ１４は非動作状態となる。これにより、パラレル／シリアルブリッジＩＣ１４が、電気的にパラレルＡＴＡバス１２及びシリアルＡＴＡバス１５から切り離されたことになる。この状態では、パラレルＡＴＡインタフェースＩＣ１１は、パラレルＡＴＡバス１２及びパラレルＡＴＡコネクタ１３を介して、パラレルＡＴＡインタフェースのみに適合するホストと、パラレルＡＴＡインタフェースのプロトコルに従って通信する。

［第１の変形例］
上記実施形態では、ユーザはジャンパースイッチ１８を操作する必要がある。そこで、このユーザ操作を必要とせずに、ＨＤＤをホストと接続可能とする上記実施形態の第１の変形例について、図面を参照して説明する。

図８は、上記第１の変形例を示すための、上記図７に相当する図である。図８において、図７と等価な部分には同一符号を付してある。この変形例では、ＨＤＤ１０に代えてＨＤＤ１００が用いられる。また、変換コネクタ１７に代えて変換コネクタ１７０が用いられる。変換コネクタ１７０は、次の点で変換コネクタ１７と異なる。即ち変換コネクタ１７０は、内部配線Ｗ８から分岐した内部配線Ｗ１０により、電源コネクタ２２のピン番号２の＋５Ｖピンを、パラレルＡＴＡコネクタ１３のピン番号２のピン（グラウンドピン）とも接続する。

一方、ＨＤＤ１００は、次の点でＨＤＤ１０と異なる。即ち、ＨＤＤ１００はジャンパースイッチ１８を有していない。ＨＤＤ１００内のモード設定回路１９は、ジャンパースイッチ１８の端子１８２と接続されるのではなく、パラレルＡＴＡコネクタ１３のピン番号が２のピンと接続される。

今、ユーザが、シリアルＡＴＡインタフェースのみに適合するホスト２０をＨＤＤ１００に接続するものとする。この場合、ユーザは、ＨＤＤ１００のパラレルＡＴＡコネクタ１３に変換コネクタ１７０のコネクタ部１７１を接続する。そしてユーザは、この変換コネクタ１７０のコネクタ部１７２及び１７３に、ホスト２０の、シリアルＡＴＡコネクタ２１及び電源コネクタ２２を、それぞれ接続する。

すると、上記の実施形態と同様に、ホスト２０の電源コネクタ２２から、変換コネクタ１７０のコネクタ部１７２、及びパラレルＡＴＡコネクタ１３のピン番号４０乃至４３の電源ピンを介して、ＨＤＤ１０内の電源ライン１６に電源が供給される。同時に、パラレルＡＴＡコネクタ１３のピン番号２のピン（第２ピン）を介してＨＤＤ１０のモード設定回路１９に＋５Ｖが印加される。つまり第１の変形例では、パラレルＡＴＡコネクタ１３の第２ピンは、上記ジャンパースイッチ１８に相当するモード指定手段として用いられる。モード設定回路１９は、パラレルＡＴＡコネクタ１３の第２ピンを介して＋５Ｖが印加されると、高レベルのモード信号１９０を出力する。この結果、ＨＤＤ１００は、シリアルＡＴＡインタフェースモードで動作する。

これに対し、ユーザが、ＨＤＤ１００のパラレルＡＴＡコネクタ１３を、パラレルＡＴＡインタフェースのみに適合するホストのパラレルＡＴＡコネクタと接続したものとする。この場合、パラレルＡＴＡコネクタ１３のピン番号２のピン（グラウンドピン）を介して、モード設定回路１９に＋５Ｖが印加されることはない。この状態では、モード設定回路１９からは低レベルのモード信号１９０が出力される。この結果、ＨＤＤ１００は、パラレルＡＴＡインタフェースモードで動作する。

［第２の変形例］
上記実施形態では、ＨＤＤ１０を、シリアルＡＴＡインタフェースのみに適合するホスト２０に接続するには、変換コネクタ１７を使用する必要がある。そこで、この変換コネクタ１７を必要とせずに、ＨＤＤ１０をホストと接続可能とする上記実施形態の第２の変形例について、図面を参照して説明する。

図９は、第２の変形例を示すための、上記図７に相当する図である。図９において、図７と等価な部分には同一符号を付してある。この変形例では、ホスト２０に代えて、ホスト２００が用いられる。このホスト２００の特徴は、ホスト２０と同様にシリアルＡＴＡインタフェースのみに適合するホストでありながら、ホスト２０とは異なってパラレルＡＴＡコネクタ２１０を備えている点にある。このパラレルＡＴＡコネクタ２１０は、図７中のシリアルＡＴＡコネクタ２１０及び電源コネクタ２２０の両コネクタに相当する役割を有する。ＨＤＤ１０とホスト２００との接続は、ＨＤＤ１０のパラレルＡＴＡコネクタ１３とホスト２００のパラレルＡＴＡコネクタ２１０とを接続することにより実現される。

パラレルＡＴＡコネクタ２１０のピン番号が１９のピン（グラウンドピン）は、シリアルＡＴＡインタフェースのグラウンドピンとして割り当てられる。パラレルＡＴＡコネクタ２１０のピン番号が２２及び２４のピン（グラウンドピン）は、シリアルＡＴＡインタフェース信号Ｒ＋及びＲ−のためのピンとして割り当てられる。また、パラレルＡＴＡコネクタ２１０のピン番号が２６及び３０のピン（グラウンドピン）は、シリアルＡＴＡインタフェース信号Ｔ＋及びＴ−のためのピンとして割り当てられる。

パラレルＡＴＡコネクタ２１０のピン番号が４０及び４３のピン（グラウンドピン）は、そのままシリアルＡＴＡインタフェースのグラウンドピンとして割り当てられる。また、パラレルＡＴＡコネクタ２１０のピン番号が４１及び４２のピン（＋５Ｖ用のピン）は、そのままシリアルＡＴＡインタフェースの＋５Ｖ用のピンとして割り当てられる。

つまり図９では、パラレルＡＴＡコネクタ２１０のピン番号が１９，２２，２４，２６，３０，４０，４１，４２及び４３の各ピンに、パラレルＡＴＡコネクタ１３のピン番号が同一の各ピンに割り当てられるのと同一の信号が割り当てられる。ピン番号が１９，２２，２４，２６，３０，４０，４１，４２及び４３の各ピンは、前記したようにパラレルインタフェースでの使用が不要なピンである。

したがって、ＨＤＤ１０のパラレルＡＴＡコネクタ１３とホスト２００のパラレルＡＴＡコネクタ２１０とを接続することにより、ＨＤＤ１０とホスト２００との間では、当該パラレルＡＴＡコネクタ１３及び２１０を介して直接にシリアルＡＴＡインタフェース信号を入出力することができる。このように上記実施形態の第２の変形例においては、シリアルＡＴＡインタフェースのみに適合するホスト２００のコネクタにパラレルＡＴＡコネクタ２１０を使用しているにも拘わらずに、ＨＤＤ１０との間で変換コネクタを介すことなくシリアルＡＴＡインタフェース信号を入出力することができる。このことは、ホスト（例えばパーソナルコンピュータ）のメーカーの実装環境の制約によって、当該ホストのコネクタにシリアルＡＴＡコネクタを使用できない場合などに有効となる。なお、ホスト２００にも、パラレルＡＴＡインタフェース及びシリアルＡＴＡインタフェースの両方に適合可能とするためのＨＤＤ１０の仕組みを持たせることも可能である。

上記実施形態及び当該実施形態の各変形例では、本発明をＨＤＤ（磁気ディスクドライブ）に適用した場合について説明した。しかし本発明は、光ディスクドライブ、光磁気ディスクドライブなどＨＤＤ以外のディスクドライブを備えたシステムでも、シリアルＡＴＡインタフェース及びパラレルＡＴＡインタフェースの両方に適合するディスクドライブであれば、適用可能である。また本発明は、磁気テープ装置など、ディスクドライブ以外のストレージ装置でも、シリアルＡＴＡインタフェース及びパラレルＡＴＡインタフェースの両方に適合するストレージ装置であれば、適用可能である。

なお、本発明は、上記実施形態そのままに限定されるものではなく、実施段階ではその要旨を逸脱しない範囲で構成要素を変形して具体化できる。また、上記実施形態に開示されている複数の構成要素の適宜な組み合せにより種々の発明を形成できる。例えば、実施形態に示される全構成要素から幾つかの構成要素を削除してもよい。

本発明の一実施形態に係る磁気ディスク装置の構成を、当該磁気ディスク装置とホストとのインタフェースと対応付けて示すブロック図。図１中のパラレルＡＴＡコネクタ１３の各ピンと当該各ピンに割り当てられる信号との対応関係を示す図。図１中のシリアルＡＴＡコネクタ２１の各ピンと当該各ピンに割り当てられる信号との対応関係を示す図。図１中の電源コネクタ２２の各ピンと当該各ピンに割り当てられる信号との対応関係を示す図。図１中の変換コネクタ１７のコネクタ部１７１と接続されるパラレルＡＴＡコネクタ１３の各ピンと、当該変換コネクタ１７のコネクタ部１７２と接続されるシリアルＡＴＡコネクタ２１の各ピンと、当該シリアルＡＴＡコネクタ２１の各ピンに割り当てられる信号との対応関係の一例を示す図。変換コネクタ１７のコネクタ部１７１と接続されるパラレルＡＴＡコネクタ１３の各ピンと、当該変換コネクタ１７のコネクタ部１７３と接続される電源コネクタ２２の各ピンと、当該電源コネクタ２２の各ピンに割り当てられる信号との対応関係の一例を示す図。シリアルＡＴＡコネクタ２１及び電源コネクタ２２と、変換コネクタ１７と、パラレルＡＴＡコネクタ１３との接続関係を詳細に示す図。上記実施形態の第１の変形例を示すための、上記図７に相当する図。上記実施形態の第２の変形例を示すための、上記図７に相当する図。

符号の説明

１０，１００…ＨＤＤ（磁気ディスク装置、ストレージ装置）、１１…パラレルＡＴＡインタフェースＩＣ（パラレルインタフェース回路）、１２…パラレルＡＴＡバス（パラレルインタフェースバス）、１３，２１０…パラレルＡＴＡコネクタ（パラレルインタフェースコネクタ）、１４…パラレル／シリアルブリッジＩＣ（パラレル／シリアルブリッジ回路）、１５…シリアルＡＴＡバス（シリアルインタフェースバス）、１６…電源ライン、１７…変換コネクタ、１８…ジャンパースイッチ、１９…モード設定回路、２０，２００…ホスト、２１…シリアルＡＴＡコネクタ（シリアルインタフェースコネクタ）、２２…電源コネクタ、１７１…コネクタ部（第１のコネクタ部）、１７２…コネクタ部（第２のコネクタ部）、１７３…コネクタ部（第３のコネクタ部）、Ｗ１〜Ｗ１５…内部配線。

Claims

パラレルインタフェース信号を入出力するパラレルインタフェース回路と、前記パラレルインタフェース回路と接続されるパラレルインタフェースバスと、前記パラレルインタフェースバスと接続される第１のピン群、及びパラレルインタフェースでの使用が不要な第２のピン群を有し、前記パラレルインタフェースに適合するホストと接続可能なパラレルインタフェースコネクタとを備えたストレージ装置において、
前記ストレージ装置をシリアルインタフェースに適合するストレージ装置として動作させるシリアルインタフェースモードまたは前記ストレージ装置をパラレルインタフェースに適合するストレージ装置として動作させるパラレルインタフェースモードを指定するためのモード指定手段と、
シリアルインタフェース信号の転送に用いられるシリアルインタフェースバスであって、前記パラレルインタフェースコネクタの前記第２のピン群のうちの一部のピン群と接続されるシリアルインタフェースバスと、
前記パラレルインタフェースバス及び前記シリアルインタフェースバスにそれぞれ接続されたパラレル／シリアルブリッジ回路であって、前記シリアルインタフェースモードにおいて動作可能となって、前記パラレルインタフェースバスを介して転送されるパラレルインタフェース信号をシリアルインタフェース信号に変換して前記シリアルインタフェースバスに送出し、前記シリアルインタフェースバスを介して転送されるシリアルインタフェース信号をパラレルインタフェース信号に変換して前記パラレルインタフェースバスに送出するパラレル／シリアルブリッジ回路と
を具備することを特徴とするストレージ装置。
前記モード指定手段が、ユーザによって操作可能なスイッチであることを特徴とする請求項１記載のストレージ装置。
前記スイッチの状態に応じて、前記ストレージ装置を前記シリアルインタフェースモードまたは前記パラレルインタフェースモードに設定するモード設定回路を更に具備することを特徴とする請求項２記載のストレージ装置。
前記モード指定手段が、前記パラレルインタフェースコネクタの前記第２のピン群のうちの前記一部のピン群とは異なる特定の第２のピンであって、前記ストレージ装置が前記パラレルインタフェースコネクタを介して前記シリアルインタフェースに適合するホストと接続される場合に、当該シリアルインタフェースに適合するホストから電源が印加される位置の特定の第２のピンであることを特徴とする請求項１記載のストレージ装置。
前記パラレルインタフェースコネクタの前記特定の第２のピンに対する電源の印加状態に応じて、前記ストレージ装置を前記シリアルインタフェースモードまたは前記パラレルインタフェースモードに設定するモード設定回路を更に具備することを特徴とする請求項４記載のストレージ装置。
前記ストレージ装置の前記パラレルインタフェースコネクタを、前記シリアルインタフェースに適合するホストのシリアルインタフェースコネクタと接続するための変換コネクタであって、前記シリアルインタフェースコネクタのシリアルインタフェース信号の入出力に用いられるピン群を前記パラレルインタフェースコネクタの前記第２のピン群のうちの前記一部のピン群と接続するための変換コネクタを更に具備することを特徴とする請求項１記載のストレージ装置。
前記パラレルインタフェースコネクタは、電源ピン群としての第３のピン群を更に有しており、
前記変換コネクタは、前記シリアルインタフェースに適合するホストの電源コネクタの電源ピン群を前記パラレルインタフェースコネクタの前記第３のピン群と接続するように構成されていることを特徴とする請求項６記載のストレージ装置。
前記モード指定手段が、前記パラレルインタフェースコネクタの前記第２のピン群のうちの前記一部のピン群とは異なる特定の第２のピンであり、
前記変換コネクタは、前記電源コネクタの前記電源ピン群のうちの特定の電源ピンを前記パラレルインタフェースコネクタの前記特定の第２のピンと接続するように構成されていることを特徴とする請求項６記載のストレージ装置。
前記ストレージ装置の前記パラレルインタフェースコネクタは、前記パラレルインタフェース及び前記シリアルインタフェースに共通に用いられる電源ピン群としての第３のピン群を更に有しており、
前記ストレージ装置の前記パラレルインタフェースコネクタは、少なくとも前記シリアルインタフェースに適合するホストのパラレルインタフェースコネクタであって、前記第１のピン群と接続可能なピン群、前記シリアルインタフェース信号の転送に用いられ、前記第２のピン群と接続可能なピン群、及び少なくとも前記シリアルインタフェースの電源のための電源ピン群として用いられ、前記第３のピン群と接続可能なピン群を有するホストのパラレルインタフェースコネクタと接続可能である
ことを特徴とする請求項１記載のストレージ装置。
パラレルインタフェース信号の転送に用いられるパラレルインタフェースバスと、前記パラレルインタフェースバスと接続される第１のピン群及びパラレルインタフェースでの使用が不要な第２のピン群を有するパラレルインタフェースコネクタと、前記第２のピン群のうちの一部のピン群と接続され、シリアルインタフェース信号の転送に用いられるシリアルインタフェースバスとを備え、パラレルインタフェース及びシリアルインタフェースの両インタフェースに適合するストレージ装置を前記シリアルインタフェースに適合するホストと接続するために、前記ストレージ装置の前記パラレルインタフェースコネクタ及び前記ホストのシリアルインタフェースコネクタの両コネクタと接続して用いられる変換コネクタであって、
前記パラレルインタフェースコネクタと接続可能な第１のコネクタ部と、
前記シリアルインタフェースコネクタと接続可能な第２のコネクタ部と、
前記第１のコネクタ部が前記パラレルインタフェースコネクタと接続され、且つ前記第２のコネクタ部が前記シリアルインタフェースコネクタと接続されている状態で、前記シリアルインタフェースコネクタのシリアルインタフェース信号の入出力に用いられるピン群を前記パラレルインタフェースコネクタの前記第２のピン群のうちの前記一部のピン群と接続する内部配線と
を具備することを特徴とする変換コネクタ。
前記ホストの電源コネクタと接続可能な第３のコネクタ部と、
前記第１のコネクタ部が前記パラレルインタフェースコネクタと接続され、前記第２のコネクタ部が前記シリアルインタフェースコネクタと接続され、且つ前記第３のコネクタ部が前記電源コネクタと接続されている状態で、前記電源コネクタの特定の電源ピンを、前記パラレルインタフェースコネクタの前記第２のピン群のうちの前記一部のピン群とは異なる特定の第２のピンであって、前記ストレージ装置をシリアルインタフェースモードまたはパラレルインタフェースモードのいずれで動作させるかを指定するのに用いられる特定の第２のピンと接続する内部配線と
を更に具備することを特徴とする請求項１０記載の変換コネクタ。