JP2005340749A - 発光表示装置用スタティックｒａｍコアセル，スタティックｒａｍコアセル，および半導体素子 - Google Patents

発光表示装置用スタティックｒａｍコアセル，スタティックｒａｍコアセル，および半導体素子 Download PDF

Info

Publication number
JP2005340749A
JP2005340749A JP2004299971A JP2004299971A JP2005340749A JP 2005340749 A JP2005340749 A JP 2005340749A JP 2004299971 A JP2004299971 A JP 2004299971A JP 2004299971 A JP2004299971 A JP 2004299971A JP 2005340749 A JP2005340749 A JP 2005340749A
Authority
JP
Japan
Prior art keywords
static ram
core cell
transistors
oblique direction
ram core
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2004299971A
Other languages
English (en)
Inventor
Han-Hee Yoon
漢熙 尹
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung SDI Co Ltd
Original Assignee
Samsung SDI Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung SDI Co Ltd filed Critical Samsung SDI Co Ltd
Publication of JP2005340749A publication Critical patent/JP2005340749A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • F—MECHANICAL ENGINEERING; LIGHTING; HEATING; WEAPONS; BLASTING
    • F24—HEATING; RANGES; VENTILATING
    • F24F—AIR-CONDITIONING; AIR-HUMIDIFICATION; VENTILATION; USE OF AIR CURRENTS FOR SCREENING
    • F24F13/00—Details common to, or for air-conditioning, air-humidification, ventilation or use of air currents for screening
    • F24F13/24—Means for preventing or suppressing noise
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/41—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming static cells with positive feedback, i.e. cells not needing refreshing or charge regeneration, e.g. bistable multivibrator or Schmitt trigger
    • G11C11/412—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming static cells with positive feedback, i.e. cells not needing refreshing or charge regeneration, e.g. bistable multivibrator or Schmitt trigger using field-effect transistors only
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3275—Details of drivers for data electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0207—Geometrical layout of the components, e.g. computer aided design; custom LSI, semi-custom LSI, standard cell technique
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B10/00—Static random access memory [SRAM] devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B10/00—Static random access memory [SRAM] devices
    • H10B10/12—Static random access memory [SRAM] devices comprising a MOSFET load element
    • H10B10/125—Static random access memory [SRAM] devices comprising a MOSFET load element the MOSFET being a thin film transistor [TFT]
    • F—MECHANICAL ENGINEERING; LIGHTING; HEATING; WEAPONS; BLASTING
    • F24—HEATING; RANGES; VENTILATING
    • F24F—AIR-CONDITIONING; AIR-HUMIDIFICATION; VENTILATION; USE OF AIR CURRENTS FOR SCREENING
    • F24F13/00—Details common to, or for air-conditioning, air-humidification, ventilation or use of air currents for screening
    • F24F13/24—Means for preventing or suppressing noise
    • F24F2013/245—Means for preventing or suppressing noise using resonance

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Power Engineering (AREA)
  • General Engineering & Computer Science (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Combustion & Propulsion (AREA)
  • Mechanical Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Electroluminescent Light Sources (AREA)
  • Thin Film Transistor (AREA)
  • Static Random-Access Memory (AREA)
  • Control Of El Displays (AREA)
  • Semiconductor Memories (AREA)

Abstract

【課題】 有機ＥＬ発光表示装置のデータ駆動部に適用することが可能な発光表示装置用スタティックＲＡＭコアセル，スタティックＲＡＭコアセルおよび半導体素子を提供する。
【解決手段】 発光表示装置のデータ駆動部のデータ記憶装置であって，ゲート，ソースおよびドレインをそれぞれ有する複数の薄膜トランジスタから構成される発光表示装置用スタティックＲＡＭコアセルにおいて，ビットラインとワードラインにそれぞれ接続され，データの書き込みおよび読み出しを選択するスイッチング用トランジスタと，電源電圧（Ｖｄｄ）または接地電圧（Ｖｓｓ）に接続され，データの書き込みおよび読み出しが行われるデータ記憶用トランジスタとを含み，ビットラインとワードラインがそれぞれ第１方向または第２方向に形成され，スイッチング用トランジスタまたはデータ記憶用トランジスタのチャンネルが第１方向または第２方向に対してそれぞれ斜め方向に形成される。
【選択図】 図５

Description

本発明は，発光表示装置用スタティックＲＡＭコアセル，スタティックＲＡＭコアセル，および半導体素子に関し，具体的には，有機ＥＬ（ｏｒｇａｎｉｃ ｅｌｅｃｔｒｏ−ｌｕｍｉｎｅｓｃｅｎｃｅ）発光表示装置のデータ駆動部に適用することが可能な発光表示装置用スタティックＲＡＭコアセル，スタティックＲＡＭコアセル，および半導体素子に関する。
有機ＥＬ発光表示装置は，電流が流れる場合に光を出す有機物質を画素別に分離してマトリックス状に配置しておき，これらの有機物質に流す電流量を調節することにより画像を表示する装置である。このような有機ＥＬ発光表示装置は，低電圧駆動，軽量薄型，広視野角および高速応答などの利点のため，次世代表示装置として期待されている。
図１は，有機ＥＬの発光原理を示す図である。一般に，有機ＥＬ発光表示装置は，蛍光性有機化合物を電気的に励起させて発光させる表示装置であって，Ｎ×Ｍ個の有機発光セルを電圧駆動あるいは電流駆動して画像をディスプレイできるようになっている。このような有機発光セル構造は，図１に示すように，ＩＴＯ（Ｉｎｄｉｕｍ Ｔｉｎ ＯＸＩＤＥ；インジウムすず酸化物）画素電極，有機薄膜および金属レイヤの構造を有している。上記有機薄膜は，電子と正孔のバランスを良くして発光効率を向上させるために，発光層（Ｅｍｉｔｔｉｎｇ Ｌａｙｅｒ：ＥＭＬ），電子輸送層（Ｅｌｅｃｔｒｏｎ Ｔｒａｎｓｐｏｒｔ Ｌａｙｅｒ：ＥＴＬ）および正孔輸送層（Ｈｏｌｅ Ｔｒａｎｓｐｏｒｔ Ｌａｙｅｒ：ＨＴＬ）を含んだ多層構造からなり，さらに別途の電子注入層（Ｅｌｅｃｔｒｏｎ Ｉｎｊｅｃｔｉｎｇ Ｌａｙｅｒ：ＥＩＬ）と正孔注入層（Ｈｏｌｅ Ｉｎｊｅｃｔｉｎｇ Ｌａｙｅｒ：ＨＩＬ）を含むことができる。
このように構成される有機発光セルを駆動する方式には，パッシブマトリックス方式（ｐａｓｓｉｖｅ ｍａｔｒｉｘ）と，ＴＦＴ（ｔｈｉｎ ｆｉｌｍ ｔｒａｎｓｉｓｔｏｒ；薄膜トランジスタ）を用いたアクティブマトリックス（ａｃｔｉｖｅ ｍａｔｒｉｘ）方式がある。パッシブマトリックス方式は，陽極と陰極を直交するように形成し，ラインを選択して駆動する方式であるが，これに対して、アクティブマトリックス方式は，ＴＦＴとキャパシタをそれぞれの画素電極に接続してキャパシタ容量によって電圧を保つようにする駆動方式である。
図２は，有機ＥＬ表示装置の概略的な構成を示すブロック図である。図２を参照すると，有機ＥＬ表示装置は，ビデオ制御部２１０，パネル制御部２２０，電源モジュール２３０，走査駆動部２４０，データ駆動部２５０および有機ＥＬパネル２６０から構成されるが，アナログインタフェースおよびデジタルインタフェースを経由した各種信号がそれぞれ走査駆動部２４０およびデータ駆動部２５０によって有機ＥＬパネル２６０にそれぞれ行（Ｃｏｌｕｍｎ）と列（Ｒｏｗ）方向に提供される。
具体的に，Ｒ，Ｇ，Ｂ信号および同期信号などのいろいろのアナログ信号がビデオ制御部２１０に入力された後，デジタル信号に変換される。パネル制御部２２０は，これらを制御して順次走査駆動部２４０およびデータ駆動部２５０に提供し，有機ＥＬパネル２６０は，これらの走査駆動部２４０およびデータ駆動部２５０によって提供される信号，そして電源モジュール２３０によって提供される電源によりＮ×Ｍ個の有機発光セルを電圧駆動あるいは電流駆動して画像をディスプレイする。
図３は，ＴＦＴ薄膜トランジスタを用いたアクティブマトリックス方式を用いる一般的な有機ＥＬ表示パネルを示す図である。図３を参照すると，有機ＥＬ表示装置は，有機ＥＬ表示パネル３１０，データ駆動部３２０および走査駆動部３３０を含む。
有機ＥＬ表示パネル３１０は，列方向に伸びているｍ個のデータ線（Ｄ１，Ｄ２，．．．，Ｄｍ），行方向に伸びているｎ個の走査線（Ｓ１，Ｓ２，・・・，Ｓｎ），およびＮ×Ｍ個の画素回路を含む。ｍ個のデータ線（Ｄ１，Ｄ２，．．．，Ｄｍ）は画像信号を示すデータ信号を画素回路へ伝達し，ｎ個の走査線（Ｓ１，Ｓ２，・・・，Ｓｎ）は選択信号をそれぞれ画素回路へ伝達する。ここで，画素回路は，隣り合う２本のデータ線（Ｄ１，Ｄ２，．．．，Ｄｍ）と隣り合う２本の走査線（Ｓ１，Ｓ２，・・・，Ｓｎ）によって定義される１つの画素領域３１０−１として形成され，例えば，トランジスタ３１１，トランジスタ３１２，キャパシタ３１３および有機ＥＬ素子３１４から構成される。ここで，図面符号３１５は，電源電圧Ｖｄｄを示す。
具体的に，画素回路３１０−１それぞれは，有機ＥＬ素子ＯＬＥＤ，２つのトランジスタ３１１，トランジスタ３１２およびキャパシタ３１３を含む。たとえば，２つのトランジスタ３１１，トランジスタ３１２は，ＰＭＯＳ型トランジスタで形成できる。
駆動トランジスタ３１２は，電源電圧Ｖｄｄにソースが接続され，ゲートとソースとの間にキャパシタ３１３が接続されている。キャパシタ３１３は，駆動トランジスタ３１２のゲート−ソース電圧を一定期間維持し，スイッチングトランジスタ３１１は，現在走査線Ｓｎからの選択信号に応答してデータ線Ｄｍからのデータ電圧を駆動トランジスタ３１２へ伝達する。
有機ＥＬ素子３１４は，カソードが基準電圧Ｖｓｓに接続され，駆動トランジスタ３１２を介して印加される電流に対応する光を発光する。ここで，有機ＥＬ素子３１４のカソードに接続される電源Ｖｓｓは，電源Ｖｄｄより低い電圧であって，グラウンド電圧などが使用できる。
また，走査駆動部３３０は，ｎ個の走査線（Ｓ１，Ｓ２，・・・，Ｓｎ）にそれぞれ選択信号を順次印加し，データ駆動部３２０はｍ個のデータ線（Ｄ１，Ｄ２，．．．，Ｄｍ）に画像信号対応のデータ電圧を印加する。
また，走査駆動部３３０および／またはデータ駆動部３２０は，有機ＥＬ表示パネル３１０に電気的に接続でき，或いは有機ＥＬ表示パネル３１０に接着されて電気的に接続されているテープキャリアパッケージ（ｔａｐｅ ｃａｒｒｉｅｒ ｐａｃｋａｇｅ：ＴＣＰ）にチップなどの形で装着でき，或いは表示パネル３１０に接着されて電気的に接続されているフレキシブルプリント回路（ｆｌｅｘｉｂｌｅ ｐｒｉｎｔｅｄ ｃｉｒｃｕｉｔ：ＦＰＣ）またはフィルムなどにチップなどの形で装着できる。
一方，走査駆動部３３０および／またはデータ駆動部３２０は，有機ＥＬ表示パネル３１０のガラス基板上に直接装着することもでき，或いはガラス基板上に走査線，データ線および薄膜トランジスタと同一の層で形成されている駆動回路と代替することもでき，直接装着することもできる。
図４は，従来の技術に係るＣＭＯＳスタティックＲＡＭコアセルを示す回路図である。従来の技術に係るＣＭＯＳスタティックＲＡＭコアセルは，有機ＥＬ発光表示装置をＳＯＰ（ｓｙｓｔｅｍ ｏｎ ｐａｃｋａｇｅ）に実現するためにデータ駆動部３２０上に使用されるもので，６つのＴＦＴトランジスタを有するスタティックＲＡＭに設計される。
図４を参照すると，ＭＰ１とＭＰ２はプルアップ（ｐｕｌｌ−ｕｐ）トランジスタであり，ＭＮ１とＭＮ２はプルダウントランジスタであり，ＭＰ３およびＭＰ４はアクセスのためのパストランジスタである。ここで，ＭＰ１〜ＭＰ４は，例えばＰＭＯＳトランジスタであり，ＭＮ１およびＭＮ２は，例えばＮＭＯＳトランジスタであり，ＭＰ１，ＭＮ１，ＭＰ２，ＭＮ２は，例えばＣＭＯＳで実現される。
しかしながら，上記ＣＭＯＳスタティックＲＡＭコアセルは，定められた幅と長さ内に複数のＮ型ＭＯＳトランジスタおよびＰ型ＭＯＳトランジスタを形成しなければならなかった。このため，レイアウトの設計時に制限を受けることにより，設計の柔軟性を確保できず，且つ，これによる製造工程上の不良をもたらすおそれがあるという問題点があった。
そこで，本発明は，このような問題に鑑みてなされたもので，その目的とするところは，限られたレイアウト空間における薄膜トランジスタの集積度を向上させ，工程マージンを確保して製造工程上の不良を防止することが可能な，新規かつ改良された発光表示装置用スタティックＲＡＭコアセル，スタティックＲＡＭコアセル，およびこれを用いた半導体素子を提供することにある。
上記課題を解決するために，本発明のある観点によれば，発光表示装置のデータ駆動部のデータ記憶装置であって，ゲート，ソースおよびドレインをそれぞれ有する複数の薄膜トランジスタからなる発光表示装置用スタティックＲＡＭコアセルにおいて，ビットラインとワードラインにそれぞれ接続され，データの書き込みおよび読み出しを選択するスイッチング用トランジスタと，電源電圧（Ｖｄｄ）または接地電圧（Ｖｓｓ）に接続され，データの書き込みおよび読み出しが行われるデータ記憶用トランジスタとを含み，ビットラインとワードラインがそれぞれ第１方向または第２方向に形成され，スイッチング用トランジスタまたはデータ記憶用トランジスタのチャンネルが，第１方向または第２方向に対してそれぞれ斜め方向に形成されたことを特徴とする発光表示装置用スタティックＲＡＭコアセルが提供される。
本発明によれば，スタティックＲＡＭコアセルを形成する薄膜トランジスタのゲートチャンネルを斜め方向に形成することにより，スタティックＲＡＭコアセルのレイアウト効率を向上させ，高集積化された発光表示装置を実現することができる。
ここで，上記斜め方向が，上記第１方向または上記第２方向に対して，時計回り方向または反時計回り方向に回転した斜め方向であってよい。
上記スイッチング用トランジスタまたは上記データ記憶用トランジスタは，定められたレイアウト空間上で順次配置されてもよい。
ここで，上記斜め方向に配置されるスイッチング用トランジスタ，または上記斜め方向に配置されるデータ記憶用トランジスタは，基板上に斜め方向に蒸着される多結晶珪素層を含むことができる。
上記課題を解決するために，本発明の他の観点によれば，ゲート，ソースおよびドレインをそれぞれ有する少なくとも６つの薄膜トランジスタから構成されるスタティックＲＡＭコアセルにおいて，ワードラインにゲートが接続され，第１ビットラインにソース／ドレインがそれぞれ接続され，ワードラインに入力される信号に応じて第１ビットラインへの入力が選択される第１スイッチング用トランジスタと，ワードラインにゲートが接続され，第２ビットラインにソース／ドレインがそれぞれ接続され，ワードラインに入力される信号に応じて第２ビットラインへの入力が選択される第２スイッチング用トランジスタと，電源電圧または接地電圧に接続され，第１スイッチング用トランジスタおよび第２スイッチング用トランジスタの制御に応じてデータの書き込みおよび読み出しが行われる第１〜第４データ記憶用トランジスタとを含み，ビットラインとワードラインがそれぞれ第１方向または第２方向に形成され，第1スイッチング用トランジスタおよび第２スイッチング用トランジスタのチャンネル，または第１〜第４データ記憶用トランジスタのチャンネルが，第１方向または第２方向に対してそれぞれ斜め方向に形成されたことを特徴とするスタティックＲＡＭコアセルが提供される。
ここで，上記第1スイッチング用トランジスタおよび上記第２スイッチング用トランジスタ，または上記第１〜第４データ記憶用トランジスタは，定められた面積のレイアウト空間上で順次配置されてもよい。
上記斜め方向に配置される上記第１および上記第２スイッチング用トランジスタ，または上記斜め方向に配置される上記第１〜第４データ記憶用トランジスタは，基板上に斜め方向に蒸着される多結晶珪素層を含むことができる。
上記課題を解決するために，本発明の別の観点によれば，ゲート，ソースおよびドレインをそれぞれ有する複数のトランジスタを備える半導体素子において，基板と，基板上に蒸着されるアクティブ領域上に形成されるゲート，ソースおよびドレインを有する複数のトランジスタを含み，アクティブ領域上に形成されるトランジスタのチャンネルが，定められた面積のレイアウト空間上でレイアウトの幅または長さ方向に対して斜め方向に形成されたことを特徴とする半導体素子が提供される。
ここで，上記斜め方向が，上記レイアウトの幅または長さ方向に対して，時計回り方向または反時計回り方向に回転した斜め方向であってよい。
ここで，上記斜め方向に配置されるトランジスタのチャンネルは，順次配置されることが好ましく，上記斜め方向に配置されるトランジスタは，基板上で垂直方向に対して斜め方向に蒸着される多結晶珪素層を含むことができる。
本発明によれば，発光表示装置のデータドライバスタティックＲＡＭの設計時，コアセルのレイアウト効率を向上させ，高集積化された発光表示装置を実現することができる。
以下に添付図面を参照しながら，本発明の好適な実施の形態について詳細に説明する。なお，本明細書及び図面において，実質的に同一の機能構成を有する構成要素については，同一の符号を付することにより重複説明を省略する。
以下，添付図面を参照して，本発明の実施形態に係るスタティックＲＡＭコアセルを詳細に説明する。ここで，本発明の実施形態に係るスタティックＲＡＭコアセルは，発光表示装置に用いることができる。
前述した図４をさらに参照すると，一般に，スタティックＲＡＭコアセルは，記憶用フリップ・フロップ回路（ＭＰ１とＭＮ１，ＭＰ２とＭＮ２）と２つのスイッチ（ＭＰ３，ＭＰ４）から構成され，ワードラインにパルスを印加してセルトランジスタをオンにすると，ビットライン対Ｂｉｔ，Ｂｉｔｂとフリップ・フロップ間のデータの転送が可能になる。書き込みの際には，ビットライン対の一側に高電圧を印加し，他側に低電圧を印加し，これを記憶ノード（ＭＰ１およびＭＮ１の共通ソース／ドレインノード，およびＭＰ２およびＭＮ２の共通ソース／ドレインノード）に伝達することにより，２進情報を記憶させる。読み出しとは，ノードの電圧に対応してビットライン対に誘起される電圧を検出し，外部に伝達することをいう。スタティックＲＡＭは，ＤＲＡＭとは異なり，電源が印加されている限り，フリップ・フロップのフィードバック効果によってリフレッシュ動作がなしでも，すなわちスタティックなデータ保存が可能なので，静的ＲＡＭと呼ぶ。但し，スタティックＲＡＭは，一つのセルを構成するに必要な素子の数が多いため，同一面積に対してＤＲＡＭに比べて約１／４程度の記憶容量を有するため，相対的に高価である。
一方，図５は，本発明の実施形態に係る発光表示装置用ＣＭＯＳスタティックＲＡＭコアセルのレイアウトを示す図である。図５を参照すると，本発明の実施形態に係る発光表示装置用ＣＭＯＳスタティックＲＡＭコアセルは，発光表示装置のデータ駆動部のデータ記憶装置であって，ゲート，ソースおよびドレインをそれぞれ有する６つの薄膜トランジスタ（ＭＰ１〜ＭＰ４，ＭＮ１およびＭＮ２）から構成される。
上記６つの薄膜トランジスタ（ＭＰ１〜ＭＰ４，ＭＮ１およびＭＮ２）のうち，第１スイッチング用トランジスタＭＰ３は，ワードライン（Ｗｏｒｄ）にゲートが接続され，第１ビットライン（Ｂｉｔ）にソース／ドレインがそれぞれ接続されて，ワードラインに入力される信号に応じて第１ビットラインへの入力が選択される。ここで，薄膜トランジスタは少なくとも６つであってよい。
上記６つの薄膜トランジスタ（ＭＰ１〜ＭＰ４，ＭＮ１およびＭＮ２）の中でも，第２スイッチング用トランジスタＭＰ４は，ワードラインにゲートが接続され，第２ビットライン（Ｂｉｔｂ）にソース／ドレインがそれぞれ接続されて，ワードラインに入力される信号に応じて第２ビットラインへの入力が選択される。
また，上記６つの薄膜トランジスタ（ＭＰ１〜ＭＰ４，ＭＮ１およびＭＮ２）の中でも，第１〜第４データ記憶用トランジスタ（ＭＰ１とＭＮ１，ＭＰ２とＭＮ２）は，前述したように，フリップ・フロップを形成し，それぞれ電源電圧Ｖｄｄまたは接地電圧Ｖｓｓに接続されて，第１スイッチング用トランジスタＭＰ３および第２スイッチング用トランジスタＭＰ４の制御に基づいてデータの書き込みおよび読み出しを行う。
ここで，同図に示すように，第１スイッチング用トランジスタＭＰ３および第２スイッチング用トランジスタＭＰ４，または第１〜第４データ記憶用トランジスタＭＰ１とＭＮ１，ＭＰ２とＭＮ２のチャンネルがそれぞれ斜め方向に形成される。ビットラインを第１方向とし，ワードラインを第２方向とすると，スイッチング用トランジスタまたはデータ記憶用トランジスタのチャンネルは，第１方向または第２方向に対して，それぞれ斜め方向に形成される。例えば，スイッチング用トランジスタのチャンネルは，第１方向および第２方向に対して，斜めに形成されてもよいし，データ記憶用トランジスタのチャンネルは，第１方向および第２方向に対して，斜めに形成されてもよい。また，スイッチング用トランジスタのチャンネルおよびデータ記憶用トランジスタのチャンネル両方ともに，第１方向および第２方向に対して斜めに形成されてもよい。斜め方向は，第1方向または第２方向に対して，時計回り方向または反時計回りに回転した方向に形成できる。また，第１スイッチング用トランジスタＭＰ３および第２スイッチング用トランジスタＭＰ４，または第１〜第４データ記憶用トランジスタ（ＭＰ１とＭＮ１，ＭＰ２とＭＮ２）は，定められたレイアウト空間上で同一の角度で順次配置できる。ここで，定めたれた空間とは，図５で２２μｍ×２０μｍのレイアウト空間を有する意味し，本実施形態のスタティックＲＡＭコアセルの面積に該当する。この空間上で，スタティックＲＡＭコアセルを配置する時，複数のトランジスタが，順次に，つまり一定の手順によって同一の角度で，例えば４５°で配置されてもよい。
一方，図６は，図５のＣＭＯＳスタティックＲＡＭコアセルで斜め方向にレイアウトされる部分を示す回路図である。
本発明の実施形態に係る発光表示装置用スタティックＲＡＭコアセルは，ゲート，ソースおよびドレインを有する複数の薄膜トランジスタ，すなわち４つのＰＭＯＳ（６１１〜６１４）および２つのＮＭＯＳ（６２１，６２２）トランジスタの６つのトランジスタから構成され，ビットラインおよびワードラインによって書き込みおよび読み出しが制御される。前述したように，上記６つのトランジスタの中で，ＭＰ１（６１１）とＭＰ２（６１２）は，プルアップ（ｐｕｌｌ−ｕｐ）トランジスタであり，ＭＮ１（６２１）とＭＮ２（６２２）は，プルダウン（ｐｕｌｌ−ｄｏｗｎ）トランジスタであり，ＭＰ３（６１３）およびＭＰ４（６１４）は，アクセスのためのスイッチング用トランジスタである。ここで，ＭＰ１〜ＭＰ４（６１１〜６１４）は，ＰＭＯＳトランジスタであり，ＭＮ１およびＭＮ２（６２１，６２２）はＮＭＯＳトランジスタであって，定められたレイアウト空間上で，例えば４５°角度で順次配置される。
一方，図７は，本発明の実施形態に係るＣＭＯＳスタティックＲＡＭコアセルの斜め方向のレイアウトを具体的に説明するための図である。図７は，本発明の実施形態に係るＣＭＯＳスタティックＲＡＭコアセルは，定められたレイアウト空間が，例えば２２μｍの幅と２０μｍの長さ（２２μｍ×２０μｍ）を有し，前述したように６つの薄膜トランジスタが形成される。
また，本発明に係る実施形態において，図面符号６３１は，電源電圧ＶＤＤに接続されるコンタクトを示し，図面符号６３２は，接地電圧ＧＮＤに接続されるコンタクトを示す。また，図面符号６４１および６４２は，ビットライン対を示し，図面符号６５１はワードラインを示す。
同図に示すように，本発明の実施形態に係るＣＭＯＳスタティックＲＡＭコアセルは，４つのＰＭＯＳ（６１１〜６１４）および２つのＮＭＯＳ（６２１，６２２）トランジスタの６つのトランジスタから構成され，ビットライン対（Ｂｉｔ，Ｂｉｔｂ）およびワードライン（Ｗｏｒｄ）によって書き込みおよび読み出しが制御される。前述したように，６つのトランジスタが所定のレイアウト空間上で，例えば４５°角度で順次配置できる。
一方，斜め方向に配置されるスイッチング用トランジスタまたはデータ記憶用トランジスタは，基板上で斜め方向に蒸着される多結晶珪素層を含むことができる。すなわち，斜め方向に形成される多結晶珪素層上にアクティブ領域を形成し，アクティブ領域にそれぞれゲート，ソースおよびドレインを形成することにより，前述したチャンネルが斜め方向に形成される。
一方，本発明の実施形態によって，定められた面積のレイアウト空間上で斜め方向に形成される複数のトランジスタを備える半導体素子を実現することができる。半導体素子は，基板と，基板上に蒸着されるアクティブ領域上に形成されるゲート，ソースおよびドレインを有する複数のトランジスタを含み，アクティブ領域上に形成されるトランジスタのチャンネルが，定められた面積のレイアウト空間上で斜め方向に形成される。この際，アクティブ領域上に形成され，斜め方向に配置されるトランジスタのチャンネルは順次配置され，基板上で垂直方向に対して斜め方向に蒸着される多結晶珪素層を含むことができる。
つまり，本発明の実施形態に係る発光表示装置用ＣＭＯＳスタティックＲＡＭコアセルは，チャンネルまたは多結晶珪素層を斜め方向に形成することにより，集積効率を高めることができる。
本発明の実施形態によれば，発光表示装置のデータドライバスタティックＲＡＭの設計時，所定の領域内でトランジスタを形成する多結晶珪素層またはチャンネルが斜め方向に形成されるように順次トランジスタを配置することにより，コアセルのレイアウト効率を向上させ，高集積化された発光表示装置を実現することができる。
以上，添付図面を参照しながら本発明の好適な実施形態について説明したが，本発明は係る例に限定されないことは言うまでもない。当業者であれば，特許請求の範囲に記載された範疇内において，各種の変更例または修正例に想到し得ることは明らかであり，それらについても当然に本発明の技術的範囲に属するものと了解される。
有機ＥＬの発光原理を示す図である。 有機ＥＬ表示装置の概略的な構成を示すブロック図である。 ＴＦＴを用いたアクティブマトリックス方式を用いる一般的な有機ＥＬ表示パネルを示す図である。 発光表示装置用ＣＭＯＳスタティックＲＡＭコアセルの回路図である。 本発明の実施形態に係る発光表示装置用ＣＭＯＳスタティックＲＡＭコアセルのレイアウトを示す図である。 図５に示したＣＭＯＳスタティックＲＡＭコアセルで斜め方向にレイアウトされる部分を示す回路図である。 本発明の実施形態に係るＣＭＯＳスタティックＲＡＭコアセルの斜め方向のレイアウトを具体的に説明するための図である。
符号の説明
２１０ ビデオ制御部
２２０ パネル制御部
２３０ 電源モジュール
２４０ 走査駆動部
２５０ データ駆動部
２６０ 有機ＥＬパネル
３２０ データ駆動部
３３０ 走査駆動部

Claims (10)

  1. 発光表示装置のデータ駆動部のデータ記憶装置であって，ゲート，ソースおよびドレインをそれぞれ有する複数の薄膜トランジスタからなる発光表示装置用スタティックＲＡＭコアセルにおいて：
    ビットラインとワードラインにそれぞれ接続され，データの書き込みおよび読み出しを選択するスイッチング用トランジスタと；
    電源電圧または接地電圧に接続され,データの書き込みおよび読み出しが行われるデータ記憶用トランジスタと；
    を含み，
    前記ビットラインと前記ワードラインがそれぞれ第１方向または第２方向に形成され，前記スイッチング用トランジスタまたは前記データ記憶用トランジスタのチャンネルが，前記第１方向または前記第２方向に対してそれぞれ斜め方向に形成されたことを特徴とする，発光表示装置用スタティックＲＡＭコアセル。
  2. 前記斜め方向は，前記第１方向または前記第２方向に対して，時計回り方向または反時計回り方向に回転した斜め方向であることを特徴とする，請求項１に記載の発光表示装置用スタティックＲＡＭコアセル。
  3. 前記スイッチング用トランジスタまたは前記データ記憶用トランジスタは，定められたレイアウト空間上で順次配置されることを特徴とする，請求項１または２のいずれかに記載の発光表示装置用スタティックＲＡＭコアセル。
  4. 前記斜め方向に配置される前記スイッチング用トランジスタ，または前記斜め方向に配置される前記データ記憶用トランジスタは，基板上に斜め方向に蒸着される多結晶珪素層を含むことを特徴とする，請求項１，２または３のいずれかに記載の発光表示装置用スタティックＲＡＭコアセル。
  5. ゲート，ソースおよびドレインをそれぞれ有する少なくとも６つの薄膜トランジスタからなるスタティックＲＡＭコアセルにおいて：
    ワードラインにゲートが接続され，第１ビットラインにソース／ドレインがそれぞれ接続されて，前記ワードラインに入力される信号に応じて前記第１ビットラインへの入力が選択される第１スイッチング用トランジスタと；
    前記ワードラインにゲートが接続され，第２ビットラインにソース／ドレインがそれぞれ接続されて，前記ワードラインに入力される信号に応じて前記第２ビットラインへの入力が選択される第２スイッチング用トランジスタと；
    電源電圧または接地電圧に接続され，前記第１スイッチング用トランジスタおよび第２スイッチング用トランジスタの制御に応じてデータの書き込みおよび読み出しが行われる第１〜第４データ記憶用トランジスタと；
    を含み，
    前記ビットラインと前記ワードラインがそれぞれ第１方向または第２方向に形成され，前記第１スイッチング用トランジスタおよび第２スイッチング用トランジスタのチャンネル，または前記第１〜第４データ記憶用トランジスタのチャンネルが，前記第１方向または前記第２方向に対してそれぞれ斜め方向に形成されたことを特徴とする，スタティックＲＡＭコアセル。
  6. 前記第１および第２スイッチング用トランジスタ，または前記第１〜第４データ記憶用トランジスタは，定められた面積のレイアウト空間上で順次配置されることを特徴とする，請求項５に記載のスタティックＲＡＭコアセル。
  7. 前記斜め方向に配置される前記第１および前記第２スイッチング用トランジスタ，または前記斜め方向に配置される前記第１〜第４データ記憶用トランジスタは，基板上に斜め方向に蒸着される多結晶珪素層を含むことを特徴とする，請求項５または６のいずれかに記載のスタティックＲＡＭコアセル。
  8. ゲート，ソースおよびドレインをそれぞれ有する複数のトランジスタを備える半導体素子において，
    基板と；
    前記基板上に蒸着されたアクティブ領域上に形成されるゲート，ソースおよびドレインを有する複数のトランジスタと；
    を含み，
    前記アクティブ領域上に形成されるトランジスタのチャンネルが，定められた面積のレイアウト空間上でレイアウトの幅または長さ方向に対して斜め方向に形成されたことを特徴とする，半導体素子。
  9. 前記斜め方向は，前記レイアウトの幅または長さ方向に対して時計回り方向または反時計回り方向に回転した斜め方向であることを特徴とする，請求項８記載の半導体素子。
  10. 前記斜め方向に配置されるトランジスタは，基板上で垂直方向に対して斜め方向に蒸着される多結晶珪素層を含むことを特徴とする，請求項８または９のいずれかに記載の半導体素子。


JP2004299971A 2004-05-24 2004-10-14 発光表示装置用スタティックｒａｍコアセル，スタティックｒａｍコアセル，および半導体素子 Pending JP2005340749A (ja)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020040036868A KR100658617B1 (ko) 2004-05-24 2004-05-24 발광표시 장치용 정적램 코어 셀

Publications (1)

Publication Number Publication Date
JP2005340749A true JP2005340749A (ja) 2005-12-08

Family

ID=34939868

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004299971A Pending JP2005340749A (ja) 2004-05-24 2004-10-14 発光表示装置用スタティックｒａｍコアセル，スタティックｒａｍコアセル，および半導体素子

Country Status (6)

Country Link
US (1) US7733306B2 (ja)
EP (1) EP1598805B1 (ja)
JP (1) JP2005340749A (ja)
KR (1) KR100658617B1 (ja)
CN (1) CN100543874C (ja)
AT (1) ATE527647T1 (ja)

Families Citing this family (28)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006269674A (ja) * 2005-03-23 2006-10-05 Nec Electronics Corp 半導体集積回路
US7764278B2 (en) 2005-06-30 2010-07-27 Seiko Epson Corporation Integrated circuit device and electronic instrument
US20070001974A1 (en) * 2005-06-30 2007-01-04 Seiko Epson Corporation Integrated circuit device and electronic instrument
JP4010332B2 (ja) * 2005-06-30 2007-11-21 セイコーエプソン株式会社 集積回路装置及び電子機器
JP4010333B2 (ja) * 2005-06-30 2007-11-21 セイコーエプソン株式会社 集積回路装置及び電子機器
JP2007012869A (ja) 2005-06-30 2007-01-18 Seiko Epson Corp 集積回路装置及び電子機器
US7564734B2 (en) * 2005-06-30 2009-07-21 Seiko Epson Corporation Integrated circuit device and electronic instrument
US7593270B2 (en) * 2005-06-30 2009-09-22 Seiko Epson Corporation Integrated circuit device and electronic instrument
JP2007012925A (ja) 2005-06-30 2007-01-18 Seiko Epson Corp 集積回路装置及び電子機器
KR100828792B1 (ko) 2005-06-30 2008-05-09 세이코 엡슨 가부시키가이샤 집적 회로 장치 및 전자 기기
JP4830371B2 (ja) 2005-06-30 2011-12-07 セイコーエプソン株式会社 集積回路装置及び電子機器
JP4158788B2 (ja) * 2005-06-30 2008-10-01 セイコーエプソン株式会社 集積回路装置及び電子機器
US7561478B2 (en) 2005-06-30 2009-07-14 Seiko Epson Corporation Integrated circuit device and electronic instrument
JP4010335B2 (ja) 2005-06-30 2007-11-21 セイコーエプソン株式会社 集積回路装置及び電子機器
JP4186970B2 (ja) 2005-06-30 2008-11-26 セイコーエプソン株式会社 集積回路装置及び電子機器
JP4010336B2 (ja) 2005-06-30 2007-11-21 セイコーエプソン株式会社 集積回路装置及び電子機器
US7755587B2 (en) 2005-06-30 2010-07-13 Seiko Epson Corporation Integrated circuit device and electronic instrument
JP4661400B2 (ja) * 2005-06-30 2011-03-30 セイコーエプソン株式会社 集積回路装置及び電子機器
US7567479B2 (en) 2005-06-30 2009-07-28 Seiko Epson Corporation Integrated circuit device and electronic instrument
KR100826695B1 (ko) 2005-06-30 2008-04-30 세이코 엡슨 가부시키가이샤 집적 회로 장치 및 전자 기기
JP4661401B2 (ja) * 2005-06-30 2011-03-30 セイコーエプソン株式会社 集積回路装置及び電子機器
JP4151688B2 (ja) 2005-06-30 2008-09-17 セイコーエプソン株式会社 集積回路装置及び電子機器
JP4665677B2 (ja) 2005-09-09 2011-04-06 セイコーエプソン株式会社 集積回路装置及び電子機器
JP4586739B2 (ja) 2006-02-10 2010-11-24 セイコーエプソン株式会社 半導体集積回路及び電子機器
JP5045022B2 (ja) * 2006-08-09 2012-10-10 富士通セミコンダクター株式会社 半導体記憶装置
US8441829B2 (en) * 2009-06-12 2013-05-14 Taiwan Semiconductor Manufacturing Company, Ltd. Stable SRAM cell
US10431576B1 (en) * 2018-04-20 2019-10-01 Taiwan Semiconductor Manufacturing Company, Ltd. Memory cell array and method of manufacturing same
KR20200107012A (ko) * 2019-03-05 2020-09-16 삼성디스플레이 주식회사 표시 장치 및 그 제조 방법

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06224391A (ja) * 1993-01-25 1994-08-12 Nec Corp メモリセル
JPH09321152A (ja) * 1996-05-31 1997-12-12 Nec Corp 半導体装置
JPH10335487A (ja) * 1997-05-30 1998-12-18 Hiroshima Nippon Denki Kk スタティック型メモリセル
JPH11145310A (ja) * 1997-10-28 1999-05-28 Lg Semicon Co Ltd Ｓｒａｍセルの構造及びその製造方法
JP2004104128A (ja) * 2002-09-04 2004-04-02 Samsung Electronics Co Ltd Ｓｏｉ基板に形成されるｓｒａｍデバイス

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6048090A (ja) 1983-08-26 1985-03-15 伊勢電子工業株式会社 螢光表示装置
US4588030A (en) * 1984-09-27 1986-05-13 Camco, Incorporated Well tool having a metal seal and bi-directional lock
JPH06169071A (ja) 1992-11-30 1994-06-14 Fujitsu Ltd 半導体記憶装置
JPH0837241A (ja) * 1994-07-21 1996-02-06 Sony Corp スタティック記憶セル
JP2872124B2 (ja) * 1996-07-15 1999-03-17 日本電気株式会社 Ｃｍｏｓ型スタティックメモリ
KR19980029026A (ko) * 1996-10-25 1998-07-15 문정환 반도체 메모리 소자
JPH10209300A (ja) 1997-01-17 1998-08-07 Sony Corp 半導体記憶装置
KR20010003628A (ko) * 1999-06-24 2001-01-15 김영환 반도체 메모리셀 구조 및 제조방법
KR100301059B1 (ko) * 1999-07-20 2001-11-01 윤종용 완전 씨모스 에스램 셀
KR100536592B1 (ko) * 2002-11-01 2005-12-14 삼성전자주식회사 자기 메모리 및 그 제조 방법

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06224391A (ja) * 1993-01-25 1994-08-12 Nec Corp メモリセル
JPH09321152A (ja) * 1996-05-31 1997-12-12 Nec Corp 半導体装置
JPH10335487A (ja) * 1997-05-30 1998-12-18 Hiroshima Nippon Denki Kk スタティック型メモリセル
JPH11145310A (ja) * 1997-10-28 1999-05-28 Lg Semicon Co Ltd Ｓｒａｍセルの構造及びその製造方法
JP2004104128A (ja) * 2002-09-04 2004-04-02 Samsung Electronics Co Ltd Ｓｏｉ基板に形成されるｓｒａｍデバイス

Also Published As

Publication number Publication date
ATE527647T1 (de) 2011-10-15
CN100543874C (zh) 2009-09-23
US20050262293A1 (en) 2005-11-24
US7733306B2 (en) 2010-06-08
EP1598805B1 (en) 2011-10-05
EP1598805A8 (en) 2006-02-01
KR100658617B1 (ko) 2006-12-15
KR20050111935A (ko) 2005-11-29
CN1702772A (zh) 2005-11-30
EP1598805A3 (en) 2008-05-14
EP1598805A2 (en) 2005-11-23

Similar Documents

Publication Publication Date Title
KR100658617B1 (ko) 발광표시 장치용 정적램 코어 셀
JP4297444B2 (ja) 表示装置，表示パネル，及び表示装置の駆動方法
KR101030002B1 (ko) 화소 회로 및 이를 이용한 유기전계발광 표시 장치
TWI693721B (zh) 半導體裝置、顯示裝置、及電子裝置
KR100497247B1 (ko) 발광 표시 장치 및 그 표시 패널과 구동 방법
JP4467910B2 (ja) アクティブマトリクス型表示装置
JP2006072310A (ja) 発光表示装置およびその製造方法
JP2005157283A (ja) 画像表示装置及びその駆動方法
JP2005338754A (ja) 発光表示装置及び発光表示パネル
JP2009109853A (ja) アクティブマトリクス型表示装置
JP2009116115A (ja) アクティブマトリクス型表示装置およびその駆動方法
KR20060096857A (ko) 표시 장치 및 그 구동 방법
JP2006058893A (ja) 発光表示装置のディスプレイパネル駆動ドライバ，発光表示装置，及び発光表示装置のディスプレイパネル駆動方法
KR100515306B1 (ko) 유기ｅｌ 표시패널
KR100649249B1 (ko) 역다중화 장치와, 이를 이용한 발광 표시 장치 및 그 표시패널
JP2007140276A (ja) アクティブマトリクス型表示装置
JP2007316513A (ja) アクティブマトリクス型表示装置
JP2008134346A (ja) アクティブマトリクス型表示装置
JP2004341353A (ja) アクティブマトリクス型表示装置
JP2002287665A (ja) メモリ一体型表示基板および表示装置並びにメモリセルアレイ
KR100515307B1 (ko) 화상 표시 장치 및 그 구동 방법
KR100649248B1 (ko) 발광 표시 장치 및 그 데이터 구동장치
KR100560454B1 (ko) 발광표시 장치의 게이트 구동회로
KR100560453B1 (ko) 발광표시 장치의 게이트 구동회로
KR100560455B1 (ko) 발광표시 장치의 디멀티플렉서

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20061227

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20071204

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080304

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A712

Effective date: 20081209

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090602

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090902

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20100622