JP2005338596A - 電気光学装置、その製造方法および電子機器 - Google Patents

Abstract

【課題】 補助容量線の抵抗に起因した表示品位の低下を抑制する。
【解決手段】 二端子型非線形素子１４は、その一端がデータ線１３に接続されるとともに他端が画素電極１６に接続されている。画素電極１６は、液晶を挟んで走査線２１に対向する。各画素電極の間隙にはＸ方向に延在する補助容量線１７が形成されている。補助容量１７は、補助容量線１７と画素電極１６との間に介在する容量であり、二端子型非線形素子１４の第２導電層１４２に連結された第２電極部１８２と、この第２電極部１８２と重なり合うように補助容量線１７から分岐した第１電極部１８１とを有する。補助容量線１７は、導電性を有する第１層１７１と、この第１層１７１よりも抵抗率の低い導電性材料によって形成されて第１層１７１に導通する第２層１７２とを有する。
【選択図】 図５

Description

本発明は、二端子型非線形素子を利用して液晶などの電気光学物質の光学的な特性を制御する技術に関する。

電気光学物質の挙動を制御するためにＴＦＤ（Thin Film Diode）素子などの二端子型非線形素子を利用したアクティブマトリクス型の電気光学装置が従来から提案されている。この種の電気光学装置においては、電極間に電気光学物質を介挿してなる容量（以下「画素容量」という）と二端子型非線形素子とが走査線とデータ線との間に直列に接続されるのが一般的である。この構成のもと、走査線とデータ線とに印加された電圧に応じて二端子型非線形素子の抵抗値が変化し、この抵抗値に応じた電荷が画素容量に蓄積されることによって電気光学物質の光学的な特性（例えば透過率）が制御される。

この構成においては、走査線とデータ線とに印加された電圧が、二端子型非線形素子に付随する容量と画素容量とによって容量分割される。したがって、二端子型非線形素子の容量が画素容量に比較して充分に小さければ（すなわち画素容量と二端子型非線形素子の容量との比が充分に大きければ）、走査線とデータ線との電圧の大部分が二端子型非線形素子に印加されるから、二端子型非線形素子の抵抗値を迅速かつ確実に低下させて画素容量に充分な電荷を蓄積することができる。しかしながら、二端子型非線形素子の容量の低下または画素容量の増大によって画素容量と二端子型非線形素子の容量との比（以下では単に「容量比」という場合がある）を増加させるには限界がある。すなわち、第１に、二端子型非線形素子の容量を低下させるためには二端子型非線形素子の小型化が必要となるが、このような小型化には製造技術上の制約が伴ない、第２に、画素容量を増大させるためには画素面積の増加が必要となるものの、この面積の増大は表示画像の高精細化の要求に反する結果を招きかねないからである。そして、容量比を充分に確保できない場合には二端子型非線形素子に所期の電圧が印加されないから、二端子型非線形素子を適切に動作させることができず、ひいては表示品位の低下を招くといった問題がある。この問題を解決するために、例えば特許文献１には、画素容量と並列に補助容量を配置した構成が提案されている。この補助容量は、画素容量を構成する画素電極と補助容量線とを絶縁層を挟んで対向させることによって形成される。
特開平５−１９３０２号公報（段落００２５および図２）

しかしながら、このような構成のもとでは、補助容量線の抵抗に起因した表示品位の低下が問題となる。すなわち、補助容量線のうち電圧が印加される部分から各補助容量までの抵抗が相違するため、仮に総ての画素に同じ階調を表示させようとしても、各補助容量に印加される電圧が画素ごとに相違し、ひいては各二端子型非線形素子に印加される電圧がばらつくことになる。この結果、各画素によって実際に表示される階調と本来の階調との誤差が画素ごとに相違することになって表示品位の低下を招くのである。特に、特許文献１に記載されているように、抵抗値が高いタンタル（Ｔａ）などの導電性材料によって補助容量線を形成した場合には、各補助容量に印加される電圧のばらつきが顕著になるから、表示品位の低下はいっそう深刻となる。本発明は、このような事情に鑑みてなされたものであり、その目的は、補助容量線の抵抗に起因した表示品位の低下を抑制することにある。

この目的を達成するために、本発明に係る電気光学装置は、互いに交差する方向に延在する走査線およびデータ線と、走査線およびデータ線のうち一方の配線に一端が接続された二端子型非線形素子と、二端子型非線形素子の他端に接続されて走査線およびデータ線のうち他方の配線に電気光学物質を挟んで対向する画素電極と、他方の配線と同電位となる補助容量線であって、導電性を有する第１層と、当該第１層よりも抵抗率の低い導電性材料により形成されて第１層に導通する第２層とを有する補助容量線と、補助容量線に接続された第１電極と画素電極に接続された第２電極とが相互に対向してなる補助容量とを具備する。この構成によれば、補助容量線が第１層だけではなく当該第１層よりも抵抗率が低い第２層を含んで構成されているから、補助容量線が第１層のみからなる特許文献１の構成と比較して補助容量線の抵抗が低減される。したがって、補助容量線の抵抗に起因した表示品位の低下（特に表示階調のばらつき）が抑制される。なお、本発明における電気光学物質とは、電気的なエネルギを光学的な作用に変換する物質である。このような物質の典型例は印加電圧に応じて透過率が変化する液晶であるが、本発明が適用される範囲は液晶装置に限定されない。また、本発明に係る電気光学装置は、種々の電子機器の表示装置として利用される。

本発明の望ましい態様において、補助容量線の第１層と補助容量の第１電極とは同一の材料からなり、補助容量線の第２層と補助容量の第２電極とは同一の材料からなる。この態様によれば、補助容量線と補助容量とを共通の工程において一括的に形成することができるから、これらの要素が別個の材料によって形成された構成と比較して、製造工程の簡素化や製造コストの低減が図られる。

本発明の望ましい態様において、二端子型非線形素子は、第１導電層と、絶縁層と、第１導電層よりも抵抗率が低い材料からなる第２導電層とを積層してなり、補助容量線の第１層は第１導電層と同一の材料からなり、第２層は第２導電層と同一の材料からなる。この態様によれば、補助容量の第１層と二端子型非線形素子の第１導電層とを共通の工程にて一括的に形成することができ、さらには補助容量の第２層と二端子型非線形素子の第２導電層とを共通の工程にて一括的に形成することができる。したがって、補助容量線の各層を二端子型非線形素子の各層とは別個に形成する場合と比較して、製造工程の簡素化や製造コストの低減が図られる。さらに、補助容量の第１電極を補助容量線の第１層から連続する部分とし、補助容量の第２電極を二端子型非線形素子の第２導電層から連続する部分とすれば、二端子型非線形素子と補助容量線に加えて補助容量についても共通の工程において形成することができる。

より具体的な態様において、補助容量の第１電極と補助容量線の第１層とを覆う容量部絶縁層を具備し、補助容量の第１電極と第２電極とは容量部絶縁層を挟んで相互に対向し、補助容量線の第２層は容量部絶縁層を覆うように形成されて第１層と導通する。この態様によれば、容量部絶縁層が補助容量の第１電極と第２電極とに介挿されているから、補助容量の誘電体として機能する絶縁層と補助容量線を覆う絶縁層とを別個の膜体とした構成と比較して、製造工程の簡素化や製造コストの低減が図られる。さらに、補助容量線を覆うように容量部絶縁層が形成されているから、この容量部絶縁層の面上に補助容量線と交差する配線（例えば後述する実施形態におけるデータ線１３）を形成するといった具合に配線を引き廻す自由度を向上させることができる。具体的には、走査線およびデータ線のうち一方の配線が、第１導電層と重なり合って二端子型非線形素子の第２導電層となる部分と、容量部絶縁層を挟んで第１層と重なり合う部分とを有するように延在する構成が採用され得る。ただし、この構成においては、一方の配線と第１層とが容量部絶縁層を挟んで対向する部分が非線形素子として作用する可能性がある。そこで、容量部絶縁層は、二端子型非線形素子の絶縁層と同一の材料から形成されて当該絶縁層よりも膜厚が大きくなされた構成が望ましい。この構成によれば、一方の配線と第１層との間に介在する容量部絶縁層の膜厚を充分に確保することができるから、二端子型非線形素子以外の部分が非線形素子として作用する事態は回避される。さらに望ましい態様において、第１層はその幅方向における縁端部が容量部絶縁層から露出する一方、第２層は容量部絶縁層の面上にて第１層に沿って延在するとともに縁端部において当該第１層に導通する。この態様によれば、第１層と第２層とを第１層の端端部において確実に導通させることができる。

なお、補助容量線の第１層を覆う容量部絶縁層が設けられた構成において、第１層と第２層とを導通させるための態様は任意である。例えば、容量部絶縁層が第１層のうち縁端部（特に補助容量線の幅方向における縁端部）以外の部分を覆うように形成された構成において、補助容量線の第２層は、第１層のうち容量部絶縁層から露出した縁端部において第１層と導通させられる。この構成によれば、容量部絶縁層に形成された多数のコンタクトホールを介して第１層と第２層とを導通させる構成と比較して製造工程を簡素化することができ、しかも第１層と第２層とを確実に導通させることができるという利点がある。

より好ましい態様において、二端子型非線形素子は、第１導電層と絶縁層と一方の配線に電気的に導通する第２導電層とを積層してなる第１素子、および、第１導電層と絶縁層と画素電極に電気的に導通する第２導電層とを積層してなる第２素子を含む。この態様によれば、二端子型非線形素子の電気的な特性が正負双方向にわたって対称化される。

本発明に係る電気光学装置は、補助容量線を構成する第１層と補助容量の第１電極とを第１の導電性材料によって形成する第１工程と、第１層と第１電極とを覆う容量部絶縁層を形成する第２工程と、第１層と導通して補助容量線を構成する第２層と補助容量の第２電極とを第１の導電性材料よりも抵抗率が低い第２の導電性材料によって形成する第３工程とを経て製造される。この方法によって得られた電気光学装置によれば、補助容量線が第１層だけではなく当該第１層よりも抵抗率が低い第２層を含んで構成されているから、電気光学装置について上述したように、補助容量線が第１層のみからなる特許文献１の構成と比較して補助容量線の抵抗が低減される。

より望ましくは、第１工程において、第１の導電性材料からなる導電膜を選択的に除去することにより、相互に連続する第１層と第１電極とを一括して形成し、第３工程において、第２の導電性材料からなる導電膜を選択的に除去することによって第２層と第２電極とを一括して形成する。この方法によれば、補助容量線と補助容量とを一括して形成することができるから、これらの各部を別個の工程にて形成する方法と比較して製造工程の簡素化や製造コストの低減が図られる。さらに、二端子型非線形素子が、第１導電層と絶縁層と第２導電層とを積層してなる場合、第１工程においては、第１の導電性材料からなる導電膜を選択的に除去することにより、第１層と第１電極と第１導電層とを一括してを形成し、第２工程においては、容量部絶縁層と絶縁層とを形成し、第３工程においては、第１の導電性材料からなる導電膜を選択的に除去することにより、第２層と第２電極と第２導電層とを一括して形成することが望ましい。こうすれば、補助容量線および補助容量のほか二端子型非線形素子についても共通の工程にて一括して形成される。

また、第２工程においては、容量部絶縁層の膜厚と絶縁層の膜厚とが異ならされる。この方法によれば、容量部絶縁層を挟んで第１層に対向する配線を形成する場合であっても、この配線と第１層とが対向する部分が非線形素子として作用することを防止することができる。このように容量部絶縁層の膜厚と絶縁層の膜厚とを異ならせる場合には、第１工程において、第１層または第１電極と連続するように第１導電層を形成する一方、第２工程において、第１層、第１電極および第１導電層を陽極酸化することによって絶縁層を形成する工程と、第１導電層を第１層または第１電極から切り離す工程と、第１導電層と第１層とをさらに陽極酸化することによって容量部絶縁層を形成する工程とが実施されることが望ましい。なお、この態様のうち第２工程に含まれる各工程の順序は不問である。

さらに、容量部絶縁層を選択的に除去することによって第１層を露出させる除去工程が第２工程と第３工程との間に実施され、第３工程において、第１層のうち除去工程によって容量部絶縁層から露出した部分と導通するように第２層が形成される。このように容量部絶縁層を選択的に除去する工程を実施すれば、第１層と第２層とを確実に導通させることができる。より具体的には、除去工程において、容量部絶縁層のうち第１層の幅方向における縁端部を覆う部分が除去され、第３工程において、第１層に沿うように第２層を形成することにより当該第２層が縁端部にて第１層に導通させられる。

＜Ａ：液晶装置＞
まず、液晶を採用した電気光学物質として液晶装置に本発明が適用された形態を説明する。以下に示す各図においては、各要素の寸法や縮尺を便宜的に実際にものとは異ならせてある。

＜Ａ−１：液晶装置の構成＞
図１は、本実施形態に係る液晶装置の電気的な構成を示すブロック図である。この液晶装置Ｄは、液晶に印加される電圧を制御するための非線形素子として二端子型非線形素子を用いたアクティブマトリクス型の表示装置であり、同図に示されるように、Ｘ方向に延在する複数の走査線２１と、Ｘ方向と直交するＹ方向に延在してデータ線駆動回路３３に接続された複数のデータ線１３とを有する。複数の走査線２１のうち図１における上方から数えて偶数行目の走査線２１は走査線駆動回路３１ａに接続される一方、図１における上方から数えて奇数行目の走査線２１は走査線駆動回路３１ｂに接続されている。さらに、本実施形態に係る液晶装置Ｄは、各走査線２１と対をなす複数（走査線２１と同本数）の補助容量線１７を有する。これらの補助容量線１７の各々は、各走査線２１と同様にＸ方向に延在する配線であり、走査線２１に対して電気的に接続されている。したがって、各補助容量線１７はこれに対応する走査線２１と同電位となる。

走査線２１とデータ線１３とが交差する各位置には画素Ｐが配置されている。したがって、これらの画素ＰはＸ方向およびＹ方向にわたって表示領域Ａd内にマトリクス状に配列する。各画素Ｐは、二端子型非線形素子１４と画素容量Ｇと補助容量１８とを含む。このうち二端子型非線形素子１４は、両端間に印加された電圧に応じて抵抗値が非線形に変化する素子であり、一端がデータ線１３に接続されている。画素容量Ｇは、二端子型非線形素子１４に対して直列に接続された容量であり、画素Ｐごとに形成された画素電極と走査線２１との間隙に液晶を介在させた構成となっている。一方、補助容量１８は、画素容量Ｇに対して並列に接続された容量である。すなわち、補助容量１８は、二端子型非線形素子１４および画素容量Ｇの接続点Ｎと補助容量線１７との間に介在する。

図２は各画素Ｐの電気的な等価回路図である。同図に示されるように、各画素Ｐは、容量Ｃtfdおよび可変抵抗Ｒtfdを並列に接続してなる二端子型非線形素子１４と、容量Ｃlcdおよび抵抗Ｒlcdを並列に接続してなる画素容量Ｇとがデータ線１３および走査線２１の間に直列に接続され、さらに補助容量１８（容量Ｃs）が画素容量Ｇに対して並列に接続された回路として把握される。この構成においては、走査線２１とデータ線１３との間に印加される電圧が容量Ｃtfdと容量Ｃlcdおよび容量Ｃsとによって容量分割される。ここで、二端子型非線形素子１４に充分な電圧を印加するためには、接続点Ｎからみて走査線２１側の容量Ｃと二端子型非線形素子１４の容量Ｃtfdとの容量比α（＝Ｃ／Ｃtfd）を大きく確保することが必要となる。本実施形態のように画素容量Ｇと並列に補助容量１８を配置した構成によれば、補助容量１８を設けない場合の容量比α（＝Ｃlcd／Ｃtfd）と比較して、補助容量１８の分だけ容量比α（＝（Ｃlcd＋Ｃs）／Ｃtfd）が大きくなるから、二端子型非線形素子１４に充分な電圧が印加されることになる。したがって、二端子型非線形素子１４を迅速かつ確実にオン状態に変化させて画素容量Ｇに所期の電荷を精度よく蓄積することができ、ひいては表示品位（特にコントラスト）を高い水準に維持することができる。

次に、図３は、液晶装置Ｄの構成を示す平面図であり、図４は、液晶装置Ｄのうち表示領域Ａdの構成を示す断面図である。これらの図に示されるように、液晶装置Ｄは、枠状のシール材３５（図３においてハッチングが施された部分）を介して相互に対向するように貼り合わされた第１基板１０と第２基板２０とを有する。第１基板１０および第２基板２０は、ガラスやプラスチックなどの光透過性を有する板状部材である。図４に示されるように、両基板とシール材３５とによって囲まれた空間には液晶３６が封止されている。各走査線２１は第２基板２０のうち液晶３６と対向する表面上に形成されている。これらの走査線２１は、ＩＴＯなどの光透過性を有する導電性材料からなる帯状の電極である。一方、各データ線１３は第１基板１０のうち液晶３６と対向する表面上に形成されている。なお、実際には、第１基板１０または第２基板２０の表面に複数色のカラーフィルタや各画素Ｐの間隙を遮光するブラックマトリクスが形成され、さらに第１基板１０および第２基板２０の表面には液晶３６の配向方向を規定する配向膜が形成されるが、図４や以下に示す各図においてはこれらの要素の図示が省略されている。

図３に示されるように、第１基板１０は第２基板２０よりも外形の寸法が大きい。第１基板１０のうち第２基板２０の縁辺から張り出した領域（以下「張出領域」という）１０ａには、走査線駆動回路３１（３１ａおよび３１ｂ）とデータ線駆動回路３３とがＣＯＧ（Chip On Glass）技術によって実装されている。各データ線１３のうち張出領域１０ａに引き出された端部はデータ線駆動回路３３に接続されている。

図５は、第１基板１０のうち液晶３６に対向する表面上に形成された要素の構成を示す平面図である。なお、同図においてはひとつの画素Ｐに関わる要素のみが図示されているが、その他の画素Ｐも同様の構成である。図３ないし図５に示されるように、第１基板１０の表示領域Ａdには、Ｘ方向およびＹ方向にわたって複数の画素電極１６がマトリクス状に配列されている。各画素電極１６は、走査線２１と同様にＩＴＯなどの導電性材料によって形成された略矩形状の電極である。第２基板２０上の各走査線２１（図５においては外形が二点鎖線によって示されている）はＸ方向に並ぶ１行分の画素電極１６に液晶３６を挟んで対向する。図１に示される画素容量Ｇは、画素電極１６と、これに対向する走査線２１と、両者の間隙に挟まれた液晶３６とによって構成される。一方、データ線１３は各画素電極１６の間隙においてＹ方向に延在する。図５に示されるように、各画素電極１６とこれに隣接するデータ線１３との間隙には二端子型非線形素子１４が配置されている。

図６は、図５におけるVI−VI線からみた断面図であり、図７は、図５におけるVII−VII線からみた断面図である。図５から図７に示されるように、二端子型非線形素子１４は、Ｘ方向を長手方向としてデータ線１３に交差する長尺状の第１導電層１４１と、この第１導電層１４１の表面を陽極酸化することによって形成された絶縁層１４５と、絶縁層１４５の表面に相互に離間して形成された第２導電層１３１および１４２とを有する。このうち第１導電層１４１は、例えばタンタル（Ｔａ）などの単体金属やタンタルを主成分としてタングステン（Ｗ）などの金属を含む合金といった各種の導電性材料によって形成されている。第１導電層１４１をタンタルによって形成した場合、これを陽極酸化して得られる絶縁層１４５は酸化タンタル（ＴａＯ_ｘ）からなる。

第２導電層１３１はデータ線１３のうち絶縁層１４５を挟んで第１導電層１４１と重なり合う部分に相当する。一方、第２導電層１４２は、絶縁層１４５を挟んで第１導電層１４１と重なりあうようにＹ方向に延在する。この第２導電層１４２の端部はＸ方向に延在する部分１４３に連結されており、さらにこの部分１４３には当該部分１４３よりも幅広に形成された部分（以下「第２電極部」という）１８２が連結されている。上述した画素電極１６は部分１４３および第２電極部１８２と部分的に重なり合うように形成されて第２導電層１４２と電気的に接続される。第２電極部１８２は、補助容量１８の一方の電極として機能する部分であり、図５に示されるように、画素電極１６の横幅よりも僅かに小さい幅をもって当該画素電極１６の縁辺（図５における下方の縁辺）からＹ方向に張り出している。第２導電層１３１を含むデータ線１３と、第２導電層１４２（さらにはこれと一体に形成された部分１４３および第２電極部１８２）とは、第１導電層１４１よりも抵抗率が低い導電性材料によって形成される。このような導電性材料としては、クロム（Ｃｒ）やアルミニウム（Ａｌ）などの単体金属やこれらを主成分とする合金などがある。

図１に示した二端子型非線形素子１４は、第１素子１４ａと第２素子１４ｂとから構成される。すなわち、図７に示されるように、第１素子１４ａは、第２導電層１３１（データ線１３）と絶縁層１４５と第１導電層１４１とがデータ線１３側からみてこの順番に積層された構成となっている。このように第１素子１４ａは金属／絶縁体／金属のサンドイッチ構造となっているため、正負双方向のダイオードスイッチング特性を呈する。一方、第２素子１４ｂは、第１導電層１４１と絶縁層１４５と第２導電層１４２とが第１基板１０側からみてこの順番に積層された構成となっている。したがって、第２素子１４ｂは第１素子１４ａとは反対のダイオードスイッチング特性を呈する。このように、二端子型非線形素子１４は、２つのダイオードを互いに逆向きとなるように直列に接続した構成となっているため、ひとつのダイオード（第１素子１４ａおよび第２素子１４ｂの何れか一方のみ）を用いた場合と比較して、電流−電圧の非線形特性が正負双方向にわたって対称化される。この構成のもと、走査信号の供給によって走査線２１が選択されているとき（水平走査期間）に所望の階調に応じたデータ信号をデータ線１３に供給することによって二端子型非線形素子１４がオン状態になると、このデータ信号に応じた電荷が画素容量Ｇに蓄積されて液晶３６の配向方向が変化する。このように液晶３６の挙動を画素Ｐごとに制御することによって所望の画像が表示される。したがって、画素容量Ｇは表示画像の最小単位となる要素として把握される。一方、電荷が蓄積された後には二端子型非線形素子１４がオフ状態となるから、画素容量Ｇによる電荷は保持される。

図５に示されるように、第１基板１０のうち液晶３６に対向する表面上には、各画素電極１６の間隙においてＸ方向に延在する補助容量線１７が形成されている。各データ線１３は補助容量線１７を跨ぐようにＹ方向に延在する。この補助容量線１７は、図６に示されるように、二端子型非線形素子１４の第１導電層１４１と共通の工程において同一の材料によって形成された第１層１７１と、この第１層１７１の表面を陽極酸化することによって形成された絶縁層（以下「容量部絶縁層」という）１７５とを有する。ただし、図６に示されるように、容量部絶縁層１７５は二端子型非線形素子１４の絶縁層１４５よりも充分に厚い。具体的には、容量部絶縁層１７５の膜厚Ｄ2は二端子型非線形素子１４の絶縁層１４５の膜厚Ｄ1の５倍程度となっている。図５および図６に示されるように、補助容量線１７とデータ線１３とが交差する部分には、二端子型非線形素子１４と同様に金属／絶縁体／金属という積層構造が形成されることになる。しかしながら、補助容量線１７の容量部絶縁層１７５は二端子型非線形素子１４の絶縁層１４５よりも充分に厚いため、この部分はダイオードとして機能せず、補助容量線１７とデータ線１３との電気的な絶縁は維持される。

図５に示されるように、補助容量線１７は、１行分の画素ＰにわたってＸ方向に延在する部分から画素電極１６側に分岐する部分（以下「第１電極部」という）１８１を有する。この第１電極部１８１は、画素電極１６の縁辺に沿ってＸ方向に延在するように補助容量線１７と一体に形成されている。したがって、第１電極部１８１は、図５におけるVIII−VIII線からみた断面図である図８に示されるように、第１層１７１とその表面に形成された容量部絶縁層１７５とが第１基板１０側からみてこの順番に積層された構成となっている。さらに、第２導電層１４２に連結された第２電極部１８２は、第１基板１０の表面に垂直な方向からみて第１電極部１８１と重なり合うように形成されている。この構成のもと、第１電極部１８１の第１層１７１と第２電極部１８２とが誘電体たる容量部絶縁層１７５を挟んで対向して補助容量１８として機能する。補助容量線１７と同様に、第１電極部１８１の容量部絶縁層１７５は二端子型非線形素子１４の絶縁層１４５よりも充分に厚いから、第１電極部１８１の第１層１７１と第２導電層１４２の第２電極部１８２とは電気的に絶縁される。

さらに、図５に示されるように、補助容量線１７の幅方向（Ｙ方向）における縁端部には切欠１７ａが形成されている。図８に示されるように、この切欠１７ａは容量部絶縁層１７５が除去された部分である。本実施形態においては、データ線１３から僅かに画素電極１６側に離れた位置から当該データ線１３に隣接するデータ線１３の近傍に至るまでの部分にわたって容量部絶縁層１７５が除去されて切欠１７ａとなっている。図８に示されるように、補助容量線１７のうち第１層１７１の幅方向における縁端部（エッジ部分）は切欠１７ａを介して容量部絶縁層１７５から露出する。そして、補助容量線１７のうち切欠１７ａが形成された部分は第２層１７２によって覆われている。この第２層１７２は、画素電極１６を挟んで隣接する各データ線１３の間隙においてＸ方向に延在する導電性の膜体であり、切欠１７ａにおいて容量部絶縁層１７５から露出した第１層１７１の縁端部と接触する。したがって、第２層１７２は第１層１７１と電気的に接続されて補助容量線１７の一部として機能することになる。

第２層１７２は、データ線１３および第２導電層１４２と共通の工程において同一の材料により形成される。したがって、第２層１７２は、第１層１７１よりも抵抗率が低い導電性材料によって形成されている。このように抵抗率が低い材料が補助容量線１７の一部として利用されることにより、補助容量線１７が第１層１７１のみからなる構成（例えば特許文献１に記載された構成）と比較して補助容量線１７の抵抗値が低減される。したがって、補助容量１８に印加される電圧のばらつきを抑制して表示品位を高い水準に維持することができる。

次に、補助容量線１７と走査線２１とを電気的に接続するための構成について説明する。図９は走査線２１の端部の近傍（図３において破線で囲まれた領域Ａ）を拡大して示す平面図であり、図１０は図９におけるＸ−Ｘ線からみた断面図である。なお、図９および図１０においては特に偶数行目の走査線２１の近傍のみが図示されているが、奇数行目の走査線２１も同様の構成となっている。

図９および図１０に示されるように、補助容量線１７は、第１基板１０のうちシール材３５によって覆われた領域（以下「シール被覆領域」という）に至るように引き廻されている。このシール被覆領域に至った端部１７ｂは補助容量線１７の他の部分と比較して幅広となっている。端部１７ｂには第１層１７１と容量部絶縁層１７５とを貫通するように多数の孔（コンタクトホール）ＣＨが形成されている。一方、図３、図９および図１０に示される配線（以下「引き廻し配線」という）４１は、特に図３に示されるように、シール被覆領域内に位置する端部４１１からシール材３５の内側の領域内においてシール材３５の一辺に沿うようにＹ方向に延在し、張出領域１０ａに到達した端部が走査線駆動回路３１の出力端に接続されている。この引き廻し配線４１は、データ線１３や第２導電層１４２と共通の工程において同一の材料により形成された配線である。図９に示されるように、引き廻し配線４１の端部４１１は、第１基板１０の板面に垂直な方向からみて補助容量線１７の端部１７ｂと重なり合うように形成されており、図１０に示されるように、補助容量線１７の端部１７ｂに設けられた孔ＣＨに入り込んで第１層１７１の内周面と接触する。この構成によって補助容量線１７と引き廻し配線４１との導通が図られている。さらに、図１０に示されるように引き廻し配線４１の端部４１１は導電層４３によって覆われている。この導電層４３は画素電極１６と共通の工程において同一の材料により形成された膜体である。なお、図９においては図面が煩雑になるのを防ぐために導電層４３の図示が省略されている。

一方、図９および図１０に示されるように、第２基板２０のシール被覆領域に至った走査線２１の端部は引き廻し配線４１の端部４１１と対向する。図１０に示されるように、走査線２１の端部と引き廻し配線４１の端部４１１（より厳密には導電膜４３）との間隙には導電性粒子３５１が介在する。この導電性粒子３５１はシール材３５に分散された導電性の粒子であり、第１基板１０と第２基板２０との間隙（すなわちセルギャップ）を一定に維持するスペーサとして機能するほか、走査線２１の端部と導電層４３とに接触することによって走査線２１と引き廻し配線４１とを導通させる役割も担っている。以上の構成により、走査線２１および補助容量線１７の双方が引き廻し配線４１を介して走査線駆動回路３１に接続され（図１参照）、この結果として補助容量線１７は走査線２１と同電位となる。

＜Ａ−２：製造方法＞
次に、各画素Ｐの製造工程に注目して液晶装置Ｄの製造方法を説明する。図１１（ａ）から図１１（ｄ）は、各工程にて製造される要素をひとつの画素Ｐに着目して示す図である。
まず、図１１（ａ）に示されるように、第１基板１０の表面上に導電膜６１が形成される。より具体的には、スパッタリングなどの成膜技術によって第１基板１０の表面に形成されたタンタルの薄膜をフォトリソグラフィ技術およびエッチング技術を用いてパターニングすることによって導電膜６１が形成される。この導電膜６１は、Ｘ方向に延在する各補助容量線１７に対して第１電極部１８１と第１導電層１４１とが画素Ｐごとに連設された外形を有する。すなわち、この段階においては二端子型非線形素子１４の第１導電層１４１と補助容量線１７とが部分６１１を介して連結されている。さらに、図１２に示されるように、この工程において形成される導電膜６１は、Ｙ方向に延在して総ての補助容量線１７の端部が連結された連結部６２を含んでいる。なお、導電膜６１の形成前に、第１基板１０の表面に酸化タンタル（Ｔａ_２Ｏ_５）などからなる絶縁膜を形成してもよい。この絶縁膜を下地として導電膜６１を形成すれば、この導電膜６１と第１基板１０との密着性を向上させるとともに第１基板１０から導電膜６１への不純物の拡散を抑制することができる。

次いで、導電膜６１の表面に第１回目の陽極酸化が施される。より具体的には、第１基板１０を電解液中に浸漬したうえで、この電解液と連結部６２との間に所定の電圧を印加することによって導電膜６１全体の表面を酸化させる。この工程において第１導電層１４１の表面に形成された酸化膜は二端子型非線形素子１４の絶縁層１４５となる。この後、図１１（ｂ）に示されるように、第１導電層１４１と補助容量線１７とを連結する部分６１１がフォトリソグラフィ技術およびエッチング技術によって除去される。これにより、二端子型非線形素子１４を構成する第１導電層１４１とその表面に形成された絶縁層１４５とが補助容量線１７から離間することになる。図１３に示されるように、この段階では総ての補助容量線１７は連結部６２に連なったままである。

次に、第１回目の陽極酸化と同様の手順により、導電膜６１の表面に第２回目の陽極酸化が施される。この陽極酸化により、補助容量線１７および第１電極部１８１の表面の酸化がさらに進行して酸化膜の膜厚が増加する。これに対し、導電膜６１から切り離された第１導電層１４１の酸化は進行しない。この工程によって、補助容量線１７および第１電極部１８１の表面に、第１導電層１４１の表面の絶縁層１４５よりも膜厚の大きい容量部絶縁層１７５が形成される。

この後、図１１（ｃ）に示されるように、補助容量線１７に切欠１７ａが形成される。より具体的には、フォトリソグラフィ技術およびエッチング技術によって補助容量線１７の容量部絶縁層１７５が部分的に除去され、この除去された部分において第１層１７１の縁端部が容量部絶縁層１７５から露出する。さらに、この工程においては、図１４に示されるように、連結部６２が除去されることによって各補助容量線１７が切り離されるとともに、各補助容量線１７の端部１７ｂが部分的に除去されることによって複数の孔ＣＨ（図９参照）が形成される。

次いで、図１１（ｄ）に示されるように、データ線１３および第２導電層１４２ともに第２電極部１８２と補助容量線１７の第２層１７２とが形成される。より具体的には、スパッタリングなどの成膜技術によって第１基板１０の表面に形成されたクロムの薄膜をフォトリソグラフィ技術およびエッチング技術を用いてパターニングすることによってこれらの要素が形成される。この工程においてデータ線１３と第２導電層１４２とが第１導電層１４１および絶縁層１４５を覆うように形成されることにより、第１素子１４ａと第２素子１４ｂとが直列に接続された二端子型非線形素子１４が得られる。また、補助容量線１７の切欠１７ａを覆うように形成された第２層１７２は、この切欠１７ａから露出している第１層１７１と電気的に接続される。なお、図３に示した引き廻し配線４１も図１１（ｄ）の工程において一括的に形成される。この後、スパッタリングなどの成膜技術によって形成されたＩＴＯの薄膜がパターニングされることによって、図５に示した画素電極１６が形成される。

以上に説明したように、本実施形態においては、補助容量線１７の各層と二端子型非線形素子１４の各層とが共通の工程において同一の材料によって形成されるから、補助容量線１７と二端子型非線形素子１４とを別個の工程において形成する方法と比較して製造工程の簡素化や製造コストの低減が図られる。さらに、第１回目の陽極酸化によって導電膜６１の表面全体が酸化され、その後に実施される第２回目の陽極酸化によって補助容量線１７および第１電極部１８１の酸化を進行させることによって補助容量線１７および第１電極部１８１の容量部絶縁層１７５が形成されるから、絶縁層１４５と容量部絶縁層１７５とを別個に形成する方法と比較して、絶縁層１４５および容量部絶縁層１７５の作成に要する時間が短縮される。

＜Ｂ：変形例＞
上記実施形態は種々の態様に変形され得る。具体的な変形の態様を例示すれば以下の通りである。なお、以下に示す各態様を適宜に組み合わせてもよい。

（１）上記実施形態においては、二端子型非線形素子１４がデータ線１３に接続されるとともに画素容量Ｇが走査線２１に接続された構成を例示したが、図１５に示されるように、画素容量Ｇがデータ線１３に接続されるとともに二端子型非線形素子１４が走査線２１に接続された構成も採用され得る。この場合には、相互に導通する第１層１７１と第２層１７２とからなる補助容量線１７がデータ線１３に接続されることによって補助容量１８が画素容量Ｇと並列に接続されることになる。また、上記実施形態においては、第１素子１４ａと第２素子１４ｂとを直列に接続してなる二端子型非線形素子１４を例示したが、ひとつの素子のみからなる二端子型非線形素子１４も採用され得る。

（２）上記実施形態においては、補助容量線１７の各層と二端子型非線形素子１４の各層とが共通の工程にて形成された構成を例示したが、これらの各要素は別個の工程において互いに相違する材料によって形成されてもよい。また、補助容量１８の具体的な形態は不問である。例えば、上記実施形態においては補助容量線１７の第１層１７１に連続する部分が補助容量１８の第１電極部１８１とされた構成を例示したが、補助容量１８の電極と補助容量線１７とが別個の部材とされた構成も採用され得る。あるいは、補助容量１８の第２電極部１８２と二端子型非線形素子１４の第２導電層１４２とが別個の部材とされた構成としてもよい。

（３）上記実施形態においては、補助容量線１７の第１層１７１の縁端部を容量部絶縁層１７５から露出させて第２層１７２と導通させる構成を例示したが、第１層１７１と第２層１７２とを導通させるための構成はこれに限られない。例えば、図１６（図８に対応する断面図）に示されるように、補助容量線１７の容量部絶縁層１７５のうち第１基板１０の表面と平行な部分に孔（コンタクトホール）１７ｃを形成し、この孔１７ｃを介して第１層１７１と第２層１７２とを導通させる構成も採用され得る。

（４）二端子型非線形素子１４の絶縁層１４５の膜厚と補助容量線１７の容量部絶縁層１７５の膜厚とを相違させるための方法は任意である。例えば、図１１（ａ）の工程において第１導電層１４１と補助容量線１７とを相互に離間して形成し、第１導電層１４１と補助容量線１７（さらに第１電極部１８１）を異なる条件のもとで別個に陽極酸化することによって、絶縁層１４５および容量部絶縁層１７５の膜厚を相違させる方法も採用され得る。また、上記実施形態における第１回目の陽極酸化の後に、第１導電層１４１をレジストによって被覆したうえで第２回目の陽極酸化を実施し、その後に第１導電層１４１を補助容量線１７から切り離す工程としてもよい。この場合には、レジストによって覆われた第１導電層１４１の酸化が第２回目の陽極酸化に際して進行しないから、上記第１実施形態と同様に絶縁層１４５および容量部絶縁層１７５の膜厚を相違させることができる。

（５）上記実施形態においては液晶装置Ｄを例示したが、液晶以外の電気光学物質を用いた装置にも本発明は適用される。電気光学物質とは、電気信号（電流信号または電圧信号）の供給によって透過率や輝度といった光学的特性が変化する物質である。例えば、有機ＥＬ（Electro Luminescence）や発光ポリマーなどのＯＬＥＤ（Organic Light Emitting Diode）素子を電気光学物質として用いた表示装置や、着色された液体と当該液体に分散された白色の粒子とを含むマイクロカプセルを電気光学物質として用いた電気泳動表示装置、極性が相違する領域ごとに異なる色に塗り分けられたツイストボールを電気光学物質として用いたツイストボールディスプレイ、黒色トナーを電気光学物質として用いたトナーディスプレイ、あるいはヘリウムやネオンなどの高圧ガスを電気光学物質として用いたプラズマディスプレイパネルなど各種の電気光学装置に対しても上記実施形態と同様に本発明が適用され得る。

＜Ｃ：電子機器＞
次に、本発明に係る電気光学装置を表示装置として備える電子機器について説明する。図１７は、上記実施形態に係る液晶装置Ｄを有する携帯電話機の構成を示す斜視図である。この図に示されるように、携帯電話機１２００は、利用者により操作される複数の操作ボタン１２０２、他の端末装置から受信した音声を出力する受話口１２０４、および他の端末装置に送信される音声を入力する送話口１２０６のほかに、各種の画像を表示する液晶装置Ｄを有する。

なお、本発明に係る液晶装置が利用され得る電子機器としては、図１７に示される携帯電話機のほかにも、ノート型のパーソナルコンピュータや、液晶テレビ、ビューファインダ型（またはモニタ直視型）のビデオレコーダ、デジタルカメラ、カーナビゲーション装置、ページャ、電子手帳、電卓、ワードプロセッサ、ワークステーション、テレビ電話、ＰＯＳ端末、タッチパネルを備えた機器等などが挙げられる。

本発明の実施形態に係る液晶装置の電気的な構成を示すブロック図である。 同液晶装置のうちひとつの画素に注目した等価回路図である。 同液晶装置の全体の構成を示す平面図である。 同液晶装置のうち表示領域の構成を示す断面図である。 ひとつの画素の構成を示す平面図である。 図５におけるVI−VI線からみた断面図である。 図５におけるVII−VII線からみた断面図である。 図５におけるVIII−VIII線からみた断面図である。 図３における部分Ａを拡大して示す平面図である。 図９におけるＸ−Ｘ線からみた断面図である。 導電膜が形成された様子を示す平面図である。 導電膜のうち第１導電層が切り離された様子を示す平面図である。 補助容量線の切欠が形成された様子を示す平面図である。 第２導電層や補助容量線の第２層が形成された様子を示す平面図である。 導電膜が形成された様子を示す平面図である。 導電膜のうち第１導電層が切り離された様子を示す平面図である。 各補助容量線が切り離された様子を示す平面図である。 変形例に係る液晶装置の電気的な構成を示すブロック図である。 変形例に係る液晶装置のうち補助容量および補助容量線の構成を示す断面図である。 本発明に係る電子機器の一例である携帯電話機の構成を示す斜視図である。

符号の説明

Ｄ……液晶装置、Ｐ……画素、１０……第１基板、２０……第２基板、２１……走査線、１３……データ線、１３１……第２導電層、１４……二端子型非線形素子、１４ａ……第１素子、１４ｂ……第２素子、１４１……第１導電層、１４５……絶縁層、１４２……第２導電層、１４５……部分、１８２……第２電極部、１６……画素電極、１７……補助容量線、１７ａ……切欠、１７１……第１層、１７５……容量部絶縁層、１７２……第２層、１８……補助容量、１８１……第１電極部、Ｇ……画素容量、３１（３１ａ，３１ｂ）……走査線駆動回路、３３……データ線駆動回路、３５……シール材、３５１……導電性粒子、３６……液晶、４１……引き廻し配線。

Claims (17)

1. 互いに交差する方向に延在する走査線およびデータ線と、
   前記走査線および前記データ線のうち一方の配線に一端が接続された二端子型非線形素子と、
   前記二端子型非線形素子の他端に接続されて前記走査線および前記データ線のうち他方の配線に電気光学物質を挟んで対向する画素電極と、
   前記他方の配線と同電位となる補助容量線であって、導電性を有する第１層と、当該第１層よりも抵抗率の低い導電性材料により形成されて前記第１層に導通する第２層とを有する補助容量線と、
   前記補助容量線に接続された第１電極と前記画素電極に接続された第２電極とが相互に対向してなる補助容量と
   を具備する電気光学装置。
2. 前記第１層と前記第１電極とは同一の材料からなり、前記第２層と前記第２電極とは同一の材料からなる
   請求項１に記載の電気光学装置。
3. 前記二端子型非線形素子は、第１導電層と、絶縁層と、前記第１導電層よりも抵抗率が低い材料からなる第２導電層とを積層してなり、
   前記補助容量線の第１層は前記第１導電層と同一の材料からなり、前記第２層は前記第２導電層と同一の材料からなる
   請求項１または２に記載の電気光学装置。
4. 前記補助容量の第１電極は前記補助容量線の第１層から連続する部分であり、前記補助容量の第２電極は前記二端子型非線形素子の第２導電層から連続する部分である
   請求項３に記載の電気光学装置。
5. 前記補助容量の第１電極と前記補助容量線の第１層とを覆う容量部絶縁層を具備し、
   前記補助容量の第１電極と第２電極とは前記容量部絶縁層を挟んで相互に対向し、前記補助容量線の第２層は前記容量部絶縁層を覆うように形成されて前記第１層と導通する
   請求項３または４に記載の電気光学装置。
6. 前記一方の配線は、前記第１導電層と重なり合って前記二端子型非線形素子の前記第２導電層となる部分と、前記容量部絶縁層を挟んで前記第１層と重なり合う部分とを有し、
   前記容量部絶縁層は、前記二端子型非線形素子の絶縁層と同一の材料から形成されて当該絶縁層よりも膜厚が大きい
   請求項５に記載の電気光学装置。
7. 前記第１層はその幅方向における縁端部が前記容量部絶縁層から露出する一方、前記第２層は前記容量部絶縁層の面上にて前記第１層に沿って延在するとともに前記縁端部において当該第１層に導通する
   請求項５に記載の電気光学装置。
8. 前記二端子型非線形素子は、前記第１導電層と絶縁層と前記一方の配線に電気的に導通する第２導電層とを積層してなる第１素子、および、前記第１導電層と絶縁層と前記画素電極に電気的に導通する第２導電層とを積層してなる第２素子を含む
   請求項１に記載の電気光学装置。
9. 前記補助容量線の第１層のうち縁端部以外の部分を覆う容量部絶縁層を具備し、
   前記補助容量線の第２層は、前記第１層のうち前記容量部絶縁層から露出した前記縁端部において当該第１層と導通する
   請求項１に記載の電気光学装置。
10. 請求項１から９の何れかに記載の電気光学装置を備えた電子機器。
11. 相互に交差する方向に延在する走査線およびデータ線のうち一方の配線に一端が接続された二端子型非線形素子と、この二端子型非線形素子の他端に接続されて前記走査線および前記データ線のうち他方の配線に対向する画素電極と、前記他方の配線と同電位となる補助容量線と、前記補助容量線に接続された第１電極と前記画素電極に接続された第２電極とが相互に対向してなる補助容量とを具備する電気光学装置を製造する方法であって、
    前記補助容量線を構成する第１層と前記補助容量の第１電極とを第１の導電性材料によって形成する第１工程と、
    前記第１層と前記第１電極とを覆う容量部絶縁層を形成する第２工程と、
    前記第１層と導通して前記補助容量線を構成する第２層と前記補助容量の第２電極とを前記第１の導電性材料よりも抵抗率が低い第２の導電性材料によって形成する第３工程と
    を有する電気光学装置の製造方法。
12. 前記第１工程においては、前記第１の導電性材料からなる導電膜を選択的に除去することにより、相互に連続する前記第１層と前記第１電極とを一括して形成し、
    前記第３工程においては、前記第２の導電性材料からなる導電膜を選択的に除去することによって前記第２層と前記第２電極とを一括して形成する
    請求項１１に記載の電気光学装置の製造方法。
13. 前記二端子型非線形素子は、第１導電層と絶縁層と第２導電層とを積層してなり、
    前記第１工程においては、前記第１の導電性材料からなる導電膜を選択的に除去することにより、前記第１層と前記第１電極と前記第１導電層とを一括して形成し、
    前記第２工程においては、前記容量部絶縁層と前記絶縁層とを形成し、
    前記第３工程においては、前記第２の導電性材料からなる導電膜を選択的に除去することにより、前記第２層と前記第２電極と前記第２導電層とを一括して形成する
    請求項１２に記載の電気光学装置の製造方法。
14. 前記第２工程においては、前記容量部絶縁層の膜厚と前記絶縁層の膜厚とを異ならせる
    請求項１３に記載の電気光学装置の製造方法。
15. 前記第１工程においては、前記第１層または前記第１電極と連続するように前記第１導電層を形成し、
    前記第２工程は、前記第１層、前記第１電極および前記第１導電層を陽極酸化することによって絶縁層を形成する工程と、前記第１導電層を前記第１層または前記第１電極から切り離す工程と、前記第１導電層と第１層とをさらに陽極酸化することによって前記容量部絶縁層を形成する工程とを含む
    請求項１４に記載の電気光学装置の製造方法。
16. 前記容量部絶縁層を選択的に除去することによって前記第１層を露出させる除去工程を前記第２工程と前記第３工程との間に有し、
    前記第３工程においては、前記第１層のうち前記除去工程によって前記容量部絶縁層から露出した部分と導通するように前記第２層を形成する
    請求項１１に記載の電気光学装置の製造方法。
17. 前記除去工程においては、前記容量部絶縁層のうち前記第１層の幅方向における縁端部を覆う部分を除去し、
    前記第３工程においては、第１層に沿うように第２層を形成することにより当該第２層を前記縁端部にて前記第１層に導通させる
    請求項１６に記載の電気光学装置の製造方法。

Images