JP2005338596A - 電気光学装置、その製造方法および電子機器 - Google Patents
電気光学装置、その製造方法および電子機器 Download PDFInfo
- Publication number
- JP2005338596A JP2005338596A JP2004159428A JP2004159428A JP2005338596A JP 2005338596 A JP2005338596 A JP 2005338596A JP 2004159428 A JP2004159428 A JP 2004159428A JP 2004159428 A JP2004159428 A JP 2004159428A JP 2005338596 A JP2005338596 A JP 2005338596A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- conductive
- electrode
- capacitor
- insulating layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Liquid Crystal (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
Abstract
【課題】 補助容量線の抵抗に起因した表示品位の低下を抑制する。
【解決手段】 二端子型非線形素子14は、その一端がデータ線13に接続されるとともに他端が画素電極16に接続されている。画素電極16は、液晶を挟んで走査線21に対向する。各画素電極の間隙にはX方向に延在する補助容量線17が形成されている。補助容量17は、補助容量線17と画素電極16との間に介在する容量であり、二端子型非線形素子14の第2導電層142に連結された第2電極部182と、この第2電極部182と重なり合うように補助容量線17から分岐した第1電極部181とを有する。補助容量線17は、導電性を有する第1層171と、この第1層171よりも抵抗率の低い導電性材料によって形成されて第1層171に導通する第2層172とを有する。
【選択図】 図5
【解決手段】 二端子型非線形素子14は、その一端がデータ線13に接続されるとともに他端が画素電極16に接続されている。画素電極16は、液晶を挟んで走査線21に対向する。各画素電極の間隙にはX方向に延在する補助容量線17が形成されている。補助容量17は、補助容量線17と画素電極16との間に介在する容量であり、二端子型非線形素子14の第2導電層142に連結された第2電極部182と、この第2電極部182と重なり合うように補助容量線17から分岐した第1電極部181とを有する。補助容量線17は、導電性を有する第1層171と、この第1層171よりも抵抗率の低い導電性材料によって形成されて第1層171に導通する第2層172とを有する。
【選択図】 図5
Description
本発明は、二端子型非線形素子を利用して液晶などの電気光学物質の光学的な特性を制御する技術に関する。
電気光学物質の挙動を制御するためにTFD(Thin Film Diode)素子などの二端子型非線形素子を利用したアクティブマトリクス型の電気光学装置が従来から提案されている。この種の電気光学装置においては、電極間に電気光学物質を介挿してなる容量(以下「画素容量」という)と二端子型非線形素子とが走査線とデータ線との間に直列に接続されるのが一般的である。この構成のもと、走査線とデータ線とに印加された電圧に応じて二端子型非線形素子の抵抗値が変化し、この抵抗値に応じた電荷が画素容量に蓄積されることによって電気光学物質の光学的な特性(例えば透過率)が制御される。
この構成においては、走査線とデータ線とに印加された電圧が、二端子型非線形素子に付随する容量と画素容量とによって容量分割される。したがって、二端子型非線形素子の容量が画素容量に比較して充分に小さければ(すなわち画素容量と二端子型非線形素子の容量との比が充分に大きければ)、走査線とデータ線との電圧の大部分が二端子型非線形素子に印加されるから、二端子型非線形素子の抵抗値を迅速かつ確実に低下させて画素容量に充分な電荷を蓄積することができる。しかしながら、二端子型非線形素子の容量の低下または画素容量の増大によって画素容量と二端子型非線形素子の容量との比(以下では単に「容量比」という場合がある)を増加させるには限界がある。すなわち、第1に、二端子型非線形素子の容量を低下させるためには二端子型非線形素子の小型化が必要となるが、このような小型化には製造技術上の制約が伴ない、第2に、画素容量を増大させるためには画素面積の増加が必要となるものの、この面積の増大は表示画像の高精細化の要求に反する結果を招きかねないからである。そして、容量比を充分に確保できない場合には二端子型非線形素子に所期の電圧が印加されないから、二端子型非線形素子を適切に動作させることができず、ひいては表示品位の低下を招くといった問題がある。この問題を解決するために、例えば特許文献1には、画素容量と並列に補助容量を配置した構成が提案されている。この補助容量は、画素容量を構成する画素電極と補助容量線とを絶縁層を挟んで対向させることによって形成される。
特開平5−19302号公報(段落0025および図2)
しかしながら、このような構成のもとでは、補助容量線の抵抗に起因した表示品位の低下が問題となる。すなわち、補助容量線のうち電圧が印加される部分から各補助容量までの抵抗が相違するため、仮に総ての画素に同じ階調を表示させようとしても、各補助容量に印加される電圧が画素ごとに相違し、ひいては各二端子型非線形素子に印加される電圧がばらつくことになる。この結果、各画素によって実際に表示される階調と本来の階調との誤差が画素ごとに相違することになって表示品位の低下を招くのである。特に、特許文献1に記載されているように、抵抗値が高いタンタル(Ta)などの導電性材料によって補助容量線を形成した場合には、各補助容量に印加される電圧のばらつきが顕著になるから、表示品位の低下はいっそう深刻となる。本発明は、このような事情に鑑みてなされたものであり、その目的は、補助容量線の抵抗に起因した表示品位の低下を抑制することにある。
この目的を達成するために、本発明に係る電気光学装置は、互いに交差する方向に延在する走査線およびデータ線と、走査線およびデータ線のうち一方の配線に一端が接続された二端子型非線形素子と、二端子型非線形素子の他端に接続されて走査線およびデータ線のうち他方の配線に電気光学物質を挟んで対向する画素電極と、他方の配線と同電位となる補助容量線であって、導電性を有する第1層と、当該第1層よりも抵抗率の低い導電性材料により形成されて第1層に導通する第2層とを有する補助容量線と、補助容量線に接続された第1電極と画素電極に接続された第2電極とが相互に対向してなる補助容量とを具備する。この構成によれば、補助容量線が第1層だけではなく当該第1層よりも抵抗率が低い第2層を含んで構成されているから、補助容量線が第1層のみからなる特許文献1の構成と比較して補助容量線の抵抗が低減される。したがって、補助容量線の抵抗に起因した表示品位の低下(特に表示階調のばらつき)が抑制される。なお、本発明における電気光学物質とは、電気的なエネルギを光学的な作用に変換する物質である。このような物質の典型例は印加電圧に応じて透過率が変化する液晶であるが、本発明が適用される範囲は液晶装置に限定されない。また、本発明に係る電気光学装置は、種々の電子機器の表示装置として利用される。
本発明の望ましい態様において、補助容量線の第1層と補助容量の第1電極とは同一の材料からなり、補助容量線の第2層と補助容量の第2電極とは同一の材料からなる。この態様によれば、補助容量線と補助容量とを共通の工程において一括的に形成することができるから、これらの要素が別個の材料によって形成された構成と比較して、製造工程の簡素化や製造コストの低減が図られる。
本発明の望ましい態様において、二端子型非線形素子は、第1導電層と、絶縁層と、第1導電層よりも抵抗率が低い材料からなる第2導電層とを積層してなり、補助容量線の第1層は第1導電層と同一の材料からなり、第2層は第2導電層と同一の材料からなる。この態様によれば、補助容量の第1層と二端子型非線形素子の第1導電層とを共通の工程にて一括的に形成することができ、さらには補助容量の第2層と二端子型非線形素子の第2導電層とを共通の工程にて一括的に形成することができる。したがって、補助容量線の各層を二端子型非線形素子の各層とは別個に形成する場合と比較して、製造工程の簡素化や製造コストの低減が図られる。さらに、補助容量の第1電極を補助容量線の第1層から連続する部分とし、補助容量の第2電極を二端子型非線形素子の第2導電層から連続する部分とすれば、二端子型非線形素子と補助容量線に加えて補助容量についても共通の工程において形成することができる。
より具体的な態様において、補助容量の第1電極と補助容量線の第1層とを覆う容量部絶縁層を具備し、補助容量の第1電極と第2電極とは容量部絶縁層を挟んで相互に対向し、補助容量線の第2層は容量部絶縁層を覆うように形成されて第1層と導通する。この態様によれば、容量部絶縁層が補助容量の第1電極と第2電極とに介挿されているから、補助容量の誘電体として機能する絶縁層と補助容量線を覆う絶縁層とを別個の膜体とした構成と比較して、製造工程の簡素化や製造コストの低減が図られる。さらに、補助容量線を覆うように容量部絶縁層が形成されているから、この容量部絶縁層の面上に補助容量線と交差する配線(例えば後述する実施形態におけるデータ線13)を形成するといった具合に配線を引き廻す自由度を向上させることができる。具体的には、走査線およびデータ線のうち一方の配線が、第1導電層と重なり合って二端子型非線形素子の第2導電層となる部分と、容量部絶縁層を挟んで第1層と重なり合う部分とを有するように延在する構成が採用され得る。ただし、この構成においては、一方の配線と第1層とが容量部絶縁層を挟んで対向する部分が非線形素子として作用する可能性がある。そこで、容量部絶縁層は、二端子型非線形素子の絶縁層と同一の材料から形成されて当該絶縁層よりも膜厚が大きくなされた構成が望ましい。この構成によれば、一方の配線と第1層との間に介在する容量部絶縁層の膜厚を充分に確保することができるから、二端子型非線形素子以外の部分が非線形素子として作用する事態は回避される。さらに望ましい態様において、第1層はその幅方向における縁端部が容量部絶縁層から露出する一方、第2層は容量部絶縁層の面上にて第1層に沿って延在するとともに縁端部において当該第1層に導通する。この態様によれば、第1層と第2層とを第1層の端端部において確実に導通させることができる。
なお、補助容量線の第1層を覆う容量部絶縁層が設けられた構成において、第1層と第2層とを導通させるための態様は任意である。例えば、容量部絶縁層が第1層のうち縁端部(特に補助容量線の幅方向における縁端部)以外の部分を覆うように形成された構成において、補助容量線の第2層は、第1層のうち容量部絶縁層から露出した縁端部において第1層と導通させられる。この構成によれば、容量部絶縁層に形成された多数のコンタクトホールを介して第1層と第2層とを導通させる構成と比較して製造工程を簡素化することができ、しかも第1層と第2層とを確実に導通させることができるという利点がある。
より好ましい態様において、二端子型非線形素子は、第1導電層と絶縁層と一方の配線に電気的に導通する第2導電層とを積層してなる第1素子、および、第1導電層と絶縁層と画素電極に電気的に導通する第2導電層とを積層してなる第2素子を含む。この態様によれば、二端子型非線形素子の電気的な特性が正負双方向にわたって対称化される。
本発明に係る電気光学装置は、補助容量線を構成する第1層と補助容量の第1電極とを第1の導電性材料によって形成する第1工程と、第1層と第1電極とを覆う容量部絶縁層を形成する第2工程と、第1層と導通して補助容量線を構成する第2層と補助容量の第2電極とを第1の導電性材料よりも抵抗率が低い第2の導電性材料によって形成する第3工程とを経て製造される。この方法によって得られた電気光学装置によれば、補助容量線が第1層だけではなく当該第1層よりも抵抗率が低い第2層を含んで構成されているから、電気光学装置について上述したように、補助容量線が第1層のみからなる特許文献1の構成と比較して補助容量線の抵抗が低減される。
より望ましくは、第1工程において、第1の導電性材料からなる導電膜を選択的に除去することにより、相互に連続する第1層と第1電極とを一括して形成し、第3工程において、第2の導電性材料からなる導電膜を選択的に除去することによって第2層と第2電極とを一括して形成する。この方法によれば、補助容量線と補助容量とを一括して形成することができるから、これらの各部を別個の工程にて形成する方法と比較して製造工程の簡素化や製造コストの低減が図られる。さらに、二端子型非線形素子が、第1導電層と絶縁層と第2導電層とを積層してなる場合、第1工程においては、第1の導電性材料からなる導電膜を選択的に除去することにより、第1層と第1電極と第1導電層とを一括してを形成し、第2工程においては、容量部絶縁層と絶縁層とを形成し、第3工程においては、第1の導電性材料からなる導電膜を選択的に除去することにより、第2層と第2電極と第2導電層とを一括して形成することが望ましい。こうすれば、補助容量線および補助容量のほか二端子型非線形素子についても共通の工程にて一括して形成される。
また、第2工程においては、容量部絶縁層の膜厚と絶縁層の膜厚とが異ならされる。この方法によれば、容量部絶縁層を挟んで第1層に対向する配線を形成する場合であっても、この配線と第1層とが対向する部分が非線形素子として作用することを防止することができる。このように容量部絶縁層の膜厚と絶縁層の膜厚とを異ならせる場合には、第1工程において、第1層または第1電極と連続するように第1導電層を形成する一方、第2工程において、第1層、第1電極および第1導電層を陽極酸化することによって絶縁層を形成する工程と、第1導電層を第1層または第1電極から切り離す工程と、第1導電層と第1層とをさらに陽極酸化することによって容量部絶縁層を形成する工程とが実施されることが望ましい。なお、この態様のうち第2工程に含まれる各工程の順序は不問である。
さらに、容量部絶縁層を選択的に除去することによって第1層を露出させる除去工程が第2工程と第3工程との間に実施され、第3工程において、第1層のうち除去工程によって容量部絶縁層から露出した部分と導通するように第2層が形成される。このように容量部絶縁層を選択的に除去する工程を実施すれば、第1層と第2層とを確実に導通させることができる。より具体的には、除去工程において、容量部絶縁層のうち第1層の幅方向における縁端部を覆う部分が除去され、第3工程において、第1層に沿うように第2層を形成することにより当該第2層が縁端部にて第1層に導通させられる。
<A:液晶装置>
まず、液晶を採用した電気光学物質として液晶装置に本発明が適用された形態を説明する。以下に示す各図においては、各要素の寸法や縮尺を便宜的に実際にものとは異ならせてある。
まず、液晶を採用した電気光学物質として液晶装置に本発明が適用された形態を説明する。以下に示す各図においては、各要素の寸法や縮尺を便宜的に実際にものとは異ならせてある。
<A−1:液晶装置の構成>
図1は、本実施形態に係る液晶装置の電気的な構成を示すブロック図である。この液晶装置Dは、液晶に印加される電圧を制御するための非線形素子として二端子型非線形素子を用いたアクティブマトリクス型の表示装置であり、同図に示されるように、X方向に延在する複数の走査線21と、X方向と直交するY方向に延在してデータ線駆動回路33に接続された複数のデータ線13とを有する。複数の走査線21のうち図1における上方から数えて偶数行目の走査線21は走査線駆動回路31aに接続される一方、図1における上方から数えて奇数行目の走査線21は走査線駆動回路31bに接続されている。さらに、本実施形態に係る液晶装置Dは、各走査線21と対をなす複数(走査線21と同本数)の補助容量線17を有する。これらの補助容量線17の各々は、各走査線21と同様にX方向に延在する配線であり、走査線21に対して電気的に接続されている。したがって、各補助容量線17はこれに対応する走査線21と同電位となる。
図1は、本実施形態に係る液晶装置の電気的な構成を示すブロック図である。この液晶装置Dは、液晶に印加される電圧を制御するための非線形素子として二端子型非線形素子を用いたアクティブマトリクス型の表示装置であり、同図に示されるように、X方向に延在する複数の走査線21と、X方向と直交するY方向に延在してデータ線駆動回路33に接続された複数のデータ線13とを有する。複数の走査線21のうち図1における上方から数えて偶数行目の走査線21は走査線駆動回路31aに接続される一方、図1における上方から数えて奇数行目の走査線21は走査線駆動回路31bに接続されている。さらに、本実施形態に係る液晶装置Dは、各走査線21と対をなす複数(走査線21と同本数)の補助容量線17を有する。これらの補助容量線17の各々は、各走査線21と同様にX方向に延在する配線であり、走査線21に対して電気的に接続されている。したがって、各補助容量線17はこれに対応する走査線21と同電位となる。
走査線21とデータ線13とが交差する各位置には画素Pが配置されている。したがって、これらの画素PはX方向およびY方向にわたって表示領域Ad内にマトリクス状に配列する。各画素Pは、二端子型非線形素子14と画素容量Gと補助容量18とを含む。このうち二端子型非線形素子14は、両端間に印加された電圧に応じて抵抗値が非線形に変化する素子であり、一端がデータ線13に接続されている。画素容量Gは、二端子型非線形素子14に対して直列に接続された容量であり、画素Pごとに形成された画素電極と走査線21との間隙に液晶を介在させた構成となっている。一方、補助容量18は、画素容量Gに対して並列に接続された容量である。すなわち、補助容量18は、二端子型非線形素子14および画素容量Gの接続点Nと補助容量線17との間に介在する。
図2は各画素Pの電気的な等価回路図である。同図に示されるように、各画素Pは、容量Ctfdおよび可変抵抗Rtfdを並列に接続してなる二端子型非線形素子14と、容量Clcdおよび抵抗Rlcdを並列に接続してなる画素容量Gとがデータ線13および走査線21の間に直列に接続され、さらに補助容量18(容量Cs)が画素容量Gに対して並列に接続された回路として把握される。この構成においては、走査線21とデータ線13との間に印加される電圧が容量Ctfdと容量Clcdおよび容量Csとによって容量分割される。ここで、二端子型非線形素子14に充分な電圧を印加するためには、接続点Nからみて走査線21側の容量Cと二端子型非線形素子14の容量Ctfdとの容量比α(=C/Ctfd)を大きく確保することが必要となる。本実施形態のように画素容量Gと並列に補助容量18を配置した構成によれば、補助容量18を設けない場合の容量比α(=Clcd/Ctfd)と比較して、補助容量18の分だけ容量比α(=(Clcd+Cs)/Ctfd)が大きくなるから、二端子型非線形素子14に充分な電圧が印加されることになる。したがって、二端子型非線形素子14を迅速かつ確実にオン状態に変化させて画素容量Gに所期の電荷を精度よく蓄積することができ、ひいては表示品位(特にコントラスト)を高い水準に維持することができる。
次に、図3は、液晶装置Dの構成を示す平面図であり、図4は、液晶装置Dのうち表示領域Adの構成を示す断面図である。これらの図に示されるように、液晶装置Dは、枠状のシール材35(図3においてハッチングが施された部分)を介して相互に対向するように貼り合わされた第1基板10と第2基板20とを有する。第1基板10および第2基板20は、ガラスやプラスチックなどの光透過性を有する板状部材である。図4に示されるように、両基板とシール材35とによって囲まれた空間には液晶36が封止されている。各走査線21は第2基板20のうち液晶36と対向する表面上に形成されている。これらの走査線21は、ITOなどの光透過性を有する導電性材料からなる帯状の電極である。一方、各データ線13は第1基板10のうち液晶36と対向する表面上に形成されている。なお、実際には、第1基板10または第2基板20の表面に複数色のカラーフィルタや各画素Pの間隙を遮光するブラックマトリクスが形成され、さらに第1基板10および第2基板20の表面には液晶36の配向方向を規定する配向膜が形成されるが、図4や以下に示す各図においてはこれらの要素の図示が省略されている。
図3に示されるように、第1基板10は第2基板20よりも外形の寸法が大きい。第1基板10のうち第2基板20の縁辺から張り出した領域(以下「張出領域」という)10aには、走査線駆動回路31(31aおよび31b)とデータ線駆動回路33とがCOG(Chip On Glass)技術によって実装されている。各データ線13のうち張出領域10aに引き出された端部はデータ線駆動回路33に接続されている。
図5は、第1基板10のうち液晶36に対向する表面上に形成された要素の構成を示す平面図である。なお、同図においてはひとつの画素Pに関わる要素のみが図示されているが、その他の画素Pも同様の構成である。図3ないし図5に示されるように、第1基板10の表示領域Adには、X方向およびY方向にわたって複数の画素電極16がマトリクス状に配列されている。各画素電極16は、走査線21と同様にITOなどの導電性材料によって形成された略矩形状の電極である。第2基板20上の各走査線21(図5においては外形が二点鎖線によって示されている)はX方向に並ぶ1行分の画素電極16に液晶36を挟んで対向する。図1に示される画素容量Gは、画素電極16と、これに対向する走査線21と、両者の間隙に挟まれた液晶36とによって構成される。一方、データ線13は各画素電極16の間隙においてY方向に延在する。図5に示されるように、各画素電極16とこれに隣接するデータ線13との間隙には二端子型非線形素子14が配置されている。
図6は、図5におけるVI−VI線からみた断面図であり、図7は、図5におけるVII−VII線からみた断面図である。図5から図7に示されるように、二端子型非線形素子14は、X方向を長手方向としてデータ線13に交差する長尺状の第1導電層141と、この第1導電層141の表面を陽極酸化することによって形成された絶縁層145と、絶縁層145の表面に相互に離間して形成された第2導電層131および142とを有する。このうち第1導電層141は、例えばタンタル(Ta)などの単体金属やタンタルを主成分としてタングステン(W)などの金属を含む合金といった各種の導電性材料によって形成されている。第1導電層141をタンタルによって形成した場合、これを陽極酸化して得られる絶縁層145は酸化タンタル(TaOx)からなる。
第2導電層131はデータ線13のうち絶縁層145を挟んで第1導電層141と重なり合う部分に相当する。一方、第2導電層142は、絶縁層145を挟んで第1導電層141と重なりあうようにY方向に延在する。この第2導電層142の端部はX方向に延在する部分143に連結されており、さらにこの部分143には当該部分143よりも幅広に形成された部分(以下「第2電極部」という)182が連結されている。上述した画素電極16は部分143および第2電極部182と部分的に重なり合うように形成されて第2導電層142と電気的に接続される。第2電極部182は、補助容量18の一方の電極として機能する部分であり、図5に示されるように、画素電極16の横幅よりも僅かに小さい幅をもって当該画素電極16の縁辺(図5における下方の縁辺)からY方向に張り出している。第2導電層131を含むデータ線13と、第2導電層142(さらにはこれと一体に形成された部分143および第2電極部182)とは、第1導電層141よりも抵抗率が低い導電性材料によって形成される。このような導電性材料としては、クロム(Cr)やアルミニウム(Al)などの単体金属やこれらを主成分とする合金などがある。
図1に示した二端子型非線形素子14は、第1素子14aと第2素子14bとから構成される。すなわち、図7に示されるように、第1素子14aは、第2導電層131(データ線13)と絶縁層145と第1導電層141とがデータ線13側からみてこの順番に積層された構成となっている。このように第1素子14aは金属/絶縁体/金属のサンドイッチ構造となっているため、正負双方向のダイオードスイッチング特性を呈する。一方、第2素子14bは、第1導電層141と絶縁層145と第2導電層142とが第1基板10側からみてこの順番に積層された構成となっている。したがって、第2素子14bは第1素子14aとは反対のダイオードスイッチング特性を呈する。このように、二端子型非線形素子14は、2つのダイオードを互いに逆向きとなるように直列に接続した構成となっているため、ひとつのダイオード(第1素子14aおよび第2素子14bの何れか一方のみ)を用いた場合と比較して、電流−電圧の非線形特性が正負双方向にわたって対称化される。この構成のもと、走査信号の供給によって走査線21が選択されているとき(水平走査期間)に所望の階調に応じたデータ信号をデータ線13に供給することによって二端子型非線形素子14がオン状態になると、このデータ信号に応じた電荷が画素容量Gに蓄積されて液晶36の配向方向が変化する。このように液晶36の挙動を画素Pごとに制御することによって所望の画像が表示される。したがって、画素容量Gは表示画像の最小単位となる要素として把握される。一方、電荷が蓄積された後には二端子型非線形素子14がオフ状態となるから、画素容量Gによる電荷は保持される。
図5に示されるように、第1基板10のうち液晶36に対向する表面上には、各画素電極16の間隙においてX方向に延在する補助容量線17が形成されている。各データ線13は補助容量線17を跨ぐようにY方向に延在する。この補助容量線17は、図6に示されるように、二端子型非線形素子14の第1導電層141と共通の工程において同一の材料によって形成された第1層171と、この第1層171の表面を陽極酸化することによって形成された絶縁層(以下「容量部絶縁層」という)175とを有する。ただし、図6に示されるように、容量部絶縁層175は二端子型非線形素子14の絶縁層145よりも充分に厚い。具体的には、容量部絶縁層175の膜厚D2は二端子型非線形素子14の絶縁層145の膜厚D1の5倍程度となっている。図5および図6に示されるように、補助容量線17とデータ線13とが交差する部分には、二端子型非線形素子14と同様に金属/絶縁体/金属という積層構造が形成されることになる。しかしながら、補助容量線17の容量部絶縁層175は二端子型非線形素子14の絶縁層145よりも充分に厚いため、この部分はダイオードとして機能せず、補助容量線17とデータ線13との電気的な絶縁は維持される。
図5に示されるように、補助容量線17は、1行分の画素PにわたってX方向に延在する部分から画素電極16側に分岐する部分(以下「第1電極部」という)181を有する。この第1電極部181は、画素電極16の縁辺に沿ってX方向に延在するように補助容量線17と一体に形成されている。したがって、第1電極部181は、図5におけるVIII−VIII線からみた断面図である図8に示されるように、第1層171とその表面に形成された容量部絶縁層175とが第1基板10側からみてこの順番に積層された構成となっている。さらに、第2導電層142に連結された第2電極部182は、第1基板10の表面に垂直な方向からみて第1電極部181と重なり合うように形成されている。この構成のもと、第1電極部181の第1層171と第2電極部182とが誘電体たる容量部絶縁層175を挟んで対向して補助容量18として機能する。補助容量線17と同様に、第1電極部181の容量部絶縁層175は二端子型非線形素子14の絶縁層145よりも充分に厚いから、第1電極部181の第1層171と第2導電層142の第2電極部182とは電気的に絶縁される。
さらに、図5に示されるように、補助容量線17の幅方向(Y方向)における縁端部には切欠17aが形成されている。図8に示されるように、この切欠17aは容量部絶縁層175が除去された部分である。本実施形態においては、データ線13から僅かに画素電極16側に離れた位置から当該データ線13に隣接するデータ線13の近傍に至るまでの部分にわたって容量部絶縁層175が除去されて切欠17aとなっている。図8に示されるように、補助容量線17のうち第1層171の幅方向における縁端部(エッジ部分)は切欠17aを介して容量部絶縁層175から露出する。そして、補助容量線17のうち切欠17aが形成された部分は第2層172によって覆われている。この第2層172は、画素電極16を挟んで隣接する各データ線13の間隙においてX方向に延在する導電性の膜体であり、切欠17aにおいて容量部絶縁層175から露出した第1層171の縁端部と接触する。したがって、第2層172は第1層171と電気的に接続されて補助容量線17の一部として機能することになる。
第2層172は、データ線13および第2導電層142と共通の工程において同一の材料により形成される。したがって、第2層172は、第1層171よりも抵抗率が低い導電性材料によって形成されている。このように抵抗率が低い材料が補助容量線17の一部として利用されることにより、補助容量線17が第1層171のみからなる構成(例えば特許文献1に記載された構成)と比較して補助容量線17の抵抗値が低減される。したがって、補助容量18に印加される電圧のばらつきを抑制して表示品位を高い水準に維持することができる。
次に、補助容量線17と走査線21とを電気的に接続するための構成について説明する。図9は走査線21の端部の近傍(図3において破線で囲まれた領域A)を拡大して示す平面図であり、図10は図9におけるX−X線からみた断面図である。なお、図9および図10においては特に偶数行目の走査線21の近傍のみが図示されているが、奇数行目の走査線21も同様の構成となっている。
図9および図10に示されるように、補助容量線17は、第1基板10のうちシール材35によって覆われた領域(以下「シール被覆領域」という)に至るように引き廻されている。このシール被覆領域に至った端部17bは補助容量線17の他の部分と比較して幅広となっている。端部17bには第1層171と容量部絶縁層175とを貫通するように多数の孔(コンタクトホール)CHが形成されている。一方、図3、図9および図10に示される配線(以下「引き廻し配線」という)41は、特に図3に示されるように、シール被覆領域内に位置する端部411からシール材35の内側の領域内においてシール材35の一辺に沿うようにY方向に延在し、張出領域10aに到達した端部が走査線駆動回路31の出力端に接続されている。この引き廻し配線41は、データ線13や第2導電層142と共通の工程において同一の材料により形成された配線である。図9に示されるように、引き廻し配線41の端部411は、第1基板10の板面に垂直な方向からみて補助容量線17の端部17bと重なり合うように形成されており、図10に示されるように、補助容量線17の端部17bに設けられた孔CHに入り込んで第1層171の内周面と接触する。この構成によって補助容量線17と引き廻し配線41との導通が図られている。さらに、図10に示されるように引き廻し配線41の端部411は導電層43によって覆われている。この導電層43は画素電極16と共通の工程において同一の材料により形成された膜体である。なお、図9においては図面が煩雑になるのを防ぐために導電層43の図示が省略されている。
一方、図9および図10に示されるように、第2基板20のシール被覆領域に至った走査線21の端部は引き廻し配線41の端部411と対向する。図10に示されるように、走査線21の端部と引き廻し配線41の端部411(より厳密には導電膜43)との間隙には導電性粒子351が介在する。この導電性粒子351はシール材35に分散された導電性の粒子であり、第1基板10と第2基板20との間隙(すなわちセルギャップ)を一定に維持するスペーサとして機能するほか、走査線21の端部と導電層43とに接触することによって走査線21と引き廻し配線41とを導通させる役割も担っている。以上の構成により、走査線21および補助容量線17の双方が引き廻し配線41を介して走査線駆動回路31に接続され(図1参照)、この結果として補助容量線17は走査線21と同電位となる。
<A−2:製造方法>
次に、各画素Pの製造工程に注目して液晶装置Dの製造方法を説明する。図11(a)から図11(d)は、各工程にて製造される要素をひとつの画素Pに着目して示す図である。
まず、図11(a)に示されるように、第1基板10の表面上に導電膜61が形成される。より具体的には、スパッタリングなどの成膜技術によって第1基板10の表面に形成されたタンタルの薄膜をフォトリソグラフィ技術およびエッチング技術を用いてパターニングすることによって導電膜61が形成される。この導電膜61は、X方向に延在する各補助容量線17に対して第1電極部181と第1導電層141とが画素Pごとに連設された外形を有する。すなわち、この段階においては二端子型非線形素子14の第1導電層141と補助容量線17とが部分611を介して連結されている。さらに、図12に示されるように、この工程において形成される導電膜61は、Y方向に延在して総ての補助容量線17の端部が連結された連結部62を含んでいる。なお、導電膜61の形成前に、第1基板10の表面に酸化タンタル(Ta2O5)などからなる絶縁膜を形成してもよい。この絶縁膜を下地として導電膜61を形成すれば、この導電膜61と第1基板10との密着性を向上させるとともに第1基板10から導電膜61への不純物の拡散を抑制することができる。
次に、各画素Pの製造工程に注目して液晶装置Dの製造方法を説明する。図11(a)から図11(d)は、各工程にて製造される要素をひとつの画素Pに着目して示す図である。
まず、図11(a)に示されるように、第1基板10の表面上に導電膜61が形成される。より具体的には、スパッタリングなどの成膜技術によって第1基板10の表面に形成されたタンタルの薄膜をフォトリソグラフィ技術およびエッチング技術を用いてパターニングすることによって導電膜61が形成される。この導電膜61は、X方向に延在する各補助容量線17に対して第1電極部181と第1導電層141とが画素Pごとに連設された外形を有する。すなわち、この段階においては二端子型非線形素子14の第1導電層141と補助容量線17とが部分611を介して連結されている。さらに、図12に示されるように、この工程において形成される導電膜61は、Y方向に延在して総ての補助容量線17の端部が連結された連結部62を含んでいる。なお、導電膜61の形成前に、第1基板10の表面に酸化タンタル(Ta2O5)などからなる絶縁膜を形成してもよい。この絶縁膜を下地として導電膜61を形成すれば、この導電膜61と第1基板10との密着性を向上させるとともに第1基板10から導電膜61への不純物の拡散を抑制することができる。
次いで、導電膜61の表面に第1回目の陽極酸化が施される。より具体的には、第1基板10を電解液中に浸漬したうえで、この電解液と連結部62との間に所定の電圧を印加することによって導電膜61全体の表面を酸化させる。この工程において第1導電層141の表面に形成された酸化膜は二端子型非線形素子14の絶縁層145となる。この後、図11(b)に示されるように、第1導電層141と補助容量線17とを連結する部分611がフォトリソグラフィ技術およびエッチング技術によって除去される。これにより、二端子型非線形素子14を構成する第1導電層141とその表面に形成された絶縁層145とが補助容量線17から離間することになる。図13に示されるように、この段階では総ての補助容量線17は連結部62に連なったままである。
次に、第1回目の陽極酸化と同様の手順により、導電膜61の表面に第2回目の陽極酸化が施される。この陽極酸化により、補助容量線17および第1電極部181の表面の酸化がさらに進行して酸化膜の膜厚が増加する。これに対し、導電膜61から切り離された第1導電層141の酸化は進行しない。この工程によって、補助容量線17および第1電極部181の表面に、第1導電層141の表面の絶縁層145よりも膜厚の大きい容量部絶縁層175が形成される。
この後、図11(c)に示されるように、補助容量線17に切欠17aが形成される。より具体的には、フォトリソグラフィ技術およびエッチング技術によって補助容量線17の容量部絶縁層175が部分的に除去され、この除去された部分において第1層171の縁端部が容量部絶縁層175から露出する。さらに、この工程においては、図14に示されるように、連結部62が除去されることによって各補助容量線17が切り離されるとともに、各補助容量線17の端部17bが部分的に除去されることによって複数の孔CH(図9参照)が形成される。
次いで、図11(d)に示されるように、データ線13および第2導電層142ともに第2電極部182と補助容量線17の第2層172とが形成される。より具体的には、スパッタリングなどの成膜技術によって第1基板10の表面に形成されたクロムの薄膜をフォトリソグラフィ技術およびエッチング技術を用いてパターニングすることによってこれらの要素が形成される。この工程においてデータ線13と第2導電層142とが第1導電層141および絶縁層145を覆うように形成されることにより、第1素子14aと第2素子14bとが直列に接続された二端子型非線形素子14が得られる。また、補助容量線17の切欠17aを覆うように形成された第2層172は、この切欠17aから露出している第1層171と電気的に接続される。なお、図3に示した引き廻し配線41も図11(d)の工程において一括的に形成される。この後、スパッタリングなどの成膜技術によって形成されたITOの薄膜がパターニングされることによって、図5に示した画素電極16が形成される。
以上に説明したように、本実施形態においては、補助容量線17の各層と二端子型非線形素子14の各層とが共通の工程において同一の材料によって形成されるから、補助容量線17と二端子型非線形素子14とを別個の工程において形成する方法と比較して製造工程の簡素化や製造コストの低減が図られる。さらに、第1回目の陽極酸化によって導電膜61の表面全体が酸化され、その後に実施される第2回目の陽極酸化によって補助容量線17および第1電極部181の酸化を進行させることによって補助容量線17および第1電極部181の容量部絶縁層175が形成されるから、絶縁層145と容量部絶縁層175とを別個に形成する方法と比較して、絶縁層145および容量部絶縁層175の作成に要する時間が短縮される。
<B:変形例>
上記実施形態は種々の態様に変形され得る。具体的な変形の態様を例示すれば以下の通りである。なお、以下に示す各態様を適宜に組み合わせてもよい。
上記実施形態は種々の態様に変形され得る。具体的な変形の態様を例示すれば以下の通りである。なお、以下に示す各態様を適宜に組み合わせてもよい。
(1)上記実施形態においては、二端子型非線形素子14がデータ線13に接続されるとともに画素容量Gが走査線21に接続された構成を例示したが、図15に示されるように、画素容量Gがデータ線13に接続されるとともに二端子型非線形素子14が走査線21に接続された構成も採用され得る。この場合には、相互に導通する第1層171と第2層172とからなる補助容量線17がデータ線13に接続されることによって補助容量18が画素容量Gと並列に接続されることになる。また、上記実施形態においては、第1素子14aと第2素子14bとを直列に接続してなる二端子型非線形素子14を例示したが、ひとつの素子のみからなる二端子型非線形素子14も採用され得る。
(2)上記実施形態においては、補助容量線17の各層と二端子型非線形素子14の各層とが共通の工程にて形成された構成を例示したが、これらの各要素は別個の工程において互いに相違する材料によって形成されてもよい。また、補助容量18の具体的な形態は不問である。例えば、上記実施形態においては補助容量線17の第1層171に連続する部分が補助容量18の第1電極部181とされた構成を例示したが、補助容量18の電極と補助容量線17とが別個の部材とされた構成も採用され得る。あるいは、補助容量18の第2電極部182と二端子型非線形素子14の第2導電層142とが別個の部材とされた構成としてもよい。
(3)上記実施形態においては、補助容量線17の第1層171の縁端部を容量部絶縁層175から露出させて第2層172と導通させる構成を例示したが、第1層171と第2層172とを導通させるための構成はこれに限られない。例えば、図16(図8に対応する断面図)に示されるように、補助容量線17の容量部絶縁層175のうち第1基板10の表面と平行な部分に孔(コンタクトホール)17cを形成し、この孔17cを介して第1層171と第2層172とを導通させる構成も採用され得る。
(4)二端子型非線形素子14の絶縁層145の膜厚と補助容量線17の容量部絶縁層175の膜厚とを相違させるための方法は任意である。例えば、図11(a)の工程において第1導電層141と補助容量線17とを相互に離間して形成し、第1導電層141と補助容量線17(さらに第1電極部181)を異なる条件のもとで別個に陽極酸化することによって、絶縁層145および容量部絶縁層175の膜厚を相違させる方法も採用され得る。また、上記実施形態における第1回目の陽極酸化の後に、第1導電層141をレジストによって被覆したうえで第2回目の陽極酸化を実施し、その後に第1導電層141を補助容量線17から切り離す工程としてもよい。この場合には、レジストによって覆われた第1導電層141の酸化が第2回目の陽極酸化に際して進行しないから、上記第1実施形態と同様に絶縁層145および容量部絶縁層175の膜厚を相違させることができる。
(5)上記実施形態においては液晶装置Dを例示したが、液晶以外の電気光学物質を用いた装置にも本発明は適用される。電気光学物質とは、電気信号(電流信号または電圧信号)の供給によって透過率や輝度といった光学的特性が変化する物質である。例えば、有機EL(Electro Luminescence)や発光ポリマーなどのOLED(Organic Light Emitting Diode)素子を電気光学物質として用いた表示装置や、着色された液体と当該液体に分散された白色の粒子とを含むマイクロカプセルを電気光学物質として用いた電気泳動表示装置、極性が相違する領域ごとに異なる色に塗り分けられたツイストボールを電気光学物質として用いたツイストボールディスプレイ、黒色トナーを電気光学物質として用いたトナーディスプレイ、あるいはヘリウムやネオンなどの高圧ガスを電気光学物質として用いたプラズマディスプレイパネルなど各種の電気光学装置に対しても上記実施形態と同様に本発明が適用され得る。
<C:電子機器>
次に、本発明に係る電気光学装置を表示装置として備える電子機器について説明する。図17は、上記実施形態に係る液晶装置Dを有する携帯電話機の構成を示す斜視図である。この図に示されるように、携帯電話機1200は、利用者により操作される複数の操作ボタン1202、他の端末装置から受信した音声を出力する受話口1204、および他の端末装置に送信される音声を入力する送話口1206のほかに、各種の画像を表示する液晶装置Dを有する。
次に、本発明に係る電気光学装置を表示装置として備える電子機器について説明する。図17は、上記実施形態に係る液晶装置Dを有する携帯電話機の構成を示す斜視図である。この図に示されるように、携帯電話機1200は、利用者により操作される複数の操作ボタン1202、他の端末装置から受信した音声を出力する受話口1204、および他の端末装置に送信される音声を入力する送話口1206のほかに、各種の画像を表示する液晶装置Dを有する。
なお、本発明に係る液晶装置が利用され得る電子機器としては、図17に示される携帯電話機のほかにも、ノート型のパーソナルコンピュータや、液晶テレビ、ビューファインダ型(またはモニタ直視型)のビデオレコーダ、デジタルカメラ、カーナビゲーション装置、ページャ、電子手帳、電卓、ワードプロセッサ、ワークステーション、テレビ電話、POS端末、タッチパネルを備えた機器等などが挙げられる。
D……液晶装置、P……画素、10……第1基板、20……第2基板、21……走査線、13……データ線、131……第2導電層、14……二端子型非線形素子、14a……第1素子、14b……第2素子、141……第1導電層、145……絶縁層、142……第2導電層、145……部分、182……第2電極部、16……画素電極、17……補助容量線、17a……切欠、171……第1層、175……容量部絶縁層、172……第2層、18……補助容量、181……第1電極部、G……画素容量、31(31a,31b)……走査線駆動回路、33……データ線駆動回路、35……シール材、351……導電性粒子、36……液晶、41……引き廻し配線。
Claims (17)
- 互いに交差する方向に延在する走査線およびデータ線と、
前記走査線および前記データ線のうち一方の配線に一端が接続された二端子型非線形素子と、
前記二端子型非線形素子の他端に接続されて前記走査線および前記データ線のうち他方の配線に電気光学物質を挟んで対向する画素電極と、
前記他方の配線と同電位となる補助容量線であって、導電性を有する第1層と、当該第1層よりも抵抗率の低い導電性材料により形成されて前記第1層に導通する第2層とを有する補助容量線と、
前記補助容量線に接続された第1電極と前記画素電極に接続された第2電極とが相互に対向してなる補助容量と
を具備する電気光学装置。 - 前記第1層と前記第1電極とは同一の材料からなり、前記第2層と前記第2電極とは同一の材料からなる
請求項1に記載の電気光学装置。 - 前記二端子型非線形素子は、第1導電層と、絶縁層と、前記第1導電層よりも抵抗率が低い材料からなる第2導電層とを積層してなり、
前記補助容量線の第1層は前記第1導電層と同一の材料からなり、前記第2層は前記第2導電層と同一の材料からなる
請求項1または2に記載の電気光学装置。 - 前記補助容量の第1電極は前記補助容量線の第1層から連続する部分であり、前記補助容量の第2電極は前記二端子型非線形素子の第2導電層から連続する部分である
請求項3に記載の電気光学装置。 - 前記補助容量の第1電極と前記補助容量線の第1層とを覆う容量部絶縁層を具備し、
前記補助容量の第1電極と第2電極とは前記容量部絶縁層を挟んで相互に対向し、前記補助容量線の第2層は前記容量部絶縁層を覆うように形成されて前記第1層と導通する
請求項3または4に記載の電気光学装置。 - 前記一方の配線は、前記第1導電層と重なり合って前記二端子型非線形素子の前記第2導電層となる部分と、前記容量部絶縁層を挟んで前記第1層と重なり合う部分とを有し、
前記容量部絶縁層は、前記二端子型非線形素子の絶縁層と同一の材料から形成されて当該絶縁層よりも膜厚が大きい
請求項5に記載の電気光学装置。 - 前記第1層はその幅方向における縁端部が前記容量部絶縁層から露出する一方、前記第2層は前記容量部絶縁層の面上にて前記第1層に沿って延在するとともに前記縁端部において当該第1層に導通する
請求項5に記載の電気光学装置。 - 前記二端子型非線形素子は、前記第1導電層と絶縁層と前記一方の配線に電気的に導通する第2導電層とを積層してなる第1素子、および、前記第1導電層と絶縁層と前記画素電極に電気的に導通する第2導電層とを積層してなる第2素子を含む
請求項1に記載の電気光学装置。 - 前記補助容量線の第1層のうち縁端部以外の部分を覆う容量部絶縁層を具備し、
前記補助容量線の第2層は、前記第1層のうち前記容量部絶縁層から露出した前記縁端部において当該第1層と導通する
請求項1に記載の電気光学装置。 - 請求項1から9の何れかに記載の電気光学装置を備えた電子機器。
- 相互に交差する方向に延在する走査線およびデータ線のうち一方の配線に一端が接続された二端子型非線形素子と、この二端子型非線形素子の他端に接続されて前記走査線および前記データ線のうち他方の配線に対向する画素電極と、前記他方の配線と同電位となる補助容量線と、前記補助容量線に接続された第1電極と前記画素電極に接続された第2電極とが相互に対向してなる補助容量とを具備する電気光学装置を製造する方法であって、
前記補助容量線を構成する第1層と前記補助容量の第1電極とを第1の導電性材料によって形成する第1工程と、
前記第1層と前記第1電極とを覆う容量部絶縁層を形成する第2工程と、
前記第1層と導通して前記補助容量線を構成する第2層と前記補助容量の第2電極とを前記第1の導電性材料よりも抵抗率が低い第2の導電性材料によって形成する第3工程と
を有する電気光学装置の製造方法。 - 前記第1工程においては、前記第1の導電性材料からなる導電膜を選択的に除去することにより、相互に連続する前記第1層と前記第1電極とを一括して形成し、
前記第3工程においては、前記第2の導電性材料からなる導電膜を選択的に除去することによって前記第2層と前記第2電極とを一括して形成する
請求項11に記載の電気光学装置の製造方法。 - 前記二端子型非線形素子は、第1導電層と絶縁層と第2導電層とを積層してなり、
前記第1工程においては、前記第1の導電性材料からなる導電膜を選択的に除去することにより、前記第1層と前記第1電極と前記第1導電層とを一括して形成し、
前記第2工程においては、前記容量部絶縁層と前記絶縁層とを形成し、
前記第3工程においては、前記第2の導電性材料からなる導電膜を選択的に除去することにより、前記第2層と前記第2電極と前記第2導電層とを一括して形成する
請求項12に記載の電気光学装置の製造方法。 - 前記第2工程においては、前記容量部絶縁層の膜厚と前記絶縁層の膜厚とを異ならせる
請求項13に記載の電気光学装置の製造方法。 - 前記第1工程においては、前記第1層または前記第1電極と連続するように前記第1導電層を形成し、
前記第2工程は、前記第1層、前記第1電極および前記第1導電層を陽極酸化することによって絶縁層を形成する工程と、前記第1導電層を前記第1層または前記第1電極から切り離す工程と、前記第1導電層と第1層とをさらに陽極酸化することによって前記容量部絶縁層を形成する工程とを含む
請求項14に記載の電気光学装置の製造方法。 - 前記容量部絶縁層を選択的に除去することによって前記第1層を露出させる除去工程を前記第2工程と前記第3工程との間に有し、
前記第3工程においては、前記第1層のうち前記除去工程によって前記容量部絶縁層から露出した部分と導通するように前記第2層を形成する
請求項11に記載の電気光学装置の製造方法。 - 前記除去工程においては、前記容量部絶縁層のうち前記第1層の幅方向における縁端部を覆う部分を除去し、
前記第3工程においては、第1層に沿うように第2層を形成することにより当該第2層を前記縁端部にて前記第1層に導通させる
請求項16に記載の電気光学装置の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004159428A JP2005338596A (ja) | 2004-05-28 | 2004-05-28 | 電気光学装置、その製造方法および電子機器 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004159428A JP2005338596A (ja) | 2004-05-28 | 2004-05-28 | 電気光学装置、その製造方法および電子機器 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2005338596A true JP2005338596A (ja) | 2005-12-08 |
Family
ID=35492241
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2004159428A Pending JP2005338596A (ja) | 2004-05-28 | 2004-05-28 | 電気光学装置、その製造方法および電子機器 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2005338596A (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN102332455A (zh) * | 2011-09-19 | 2012-01-25 | 福建华映显示科技有限公司 | 主动组件数组基板及显示面板 |
WO2014038501A1 (ja) * | 2012-09-07 | 2014-03-13 | シャープ株式会社 | アクティブマトリクス基板、及び製造方法 |
-
2004
- 2004-05-28 JP JP2004159428A patent/JP2005338596A/ja active Pending
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN102332455A (zh) * | 2011-09-19 | 2012-01-25 | 福建华映显示科技有限公司 | 主动组件数组基板及显示面板 |
WO2014038501A1 (ja) * | 2012-09-07 | 2014-03-13 | シャープ株式会社 | アクティブマトリクス基板、及び製造方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR100884118B1 (ko) | 전기 광학 장치, 전자 기기, 및 전기 광학 장치의 제조방법 | |
JP4178090B2 (ja) | 電極配線基板および表示装置 | |
KR100705870B1 (ko) | 실장 구조체, 전기 광학 장치, 전기 광학 장치용 기판 및전자 기기 | |
JP5809289B2 (ja) | 液晶表示装置 | |
US8493531B2 (en) | Display device and electronic apparatus | |
JP4905136B2 (ja) | 液晶装置 | |
JP2018092088A (ja) | 電気泳動装置、電子機器、および電気泳動装置の製造方法 | |
JP2005338596A (ja) | 電気光学装置、その製造方法および電子機器 | |
JP2013114072A (ja) | 薄膜トランジスタアレイおよびその製造方法、並びに表示装置 | |
JP2013242420A (ja) | 表示装置 | |
JP2005338595A (ja) | 電気光学装置および電子機器 | |
JP2006208541A (ja) | 電気光学装置、電子機器及び電気光学装置の製造方法 | |
JPH09281525A (ja) | 液晶表示基板およびその製造方法 | |
JP2006058362A (ja) | 電気光学装置、その製造方法および電子機器 | |
JP2007072415A (ja) | 電気光学装置及び電子機器 | |
JP2005345612A (ja) | 電気光学装置、その製造方法および電子機器 | |
JP2006178137A (ja) | 電気光学装置、電子機器、および電気光学装置の製造方法 | |
JP2006350168A (ja) | 液晶装置及びその製造方法、並びに電子機器 | |
JP4661220B2 (ja) | 電気光学装置および電子機器 | |
JP2004258245A (ja) | 電気光学装置および電子機器 | |
JP2005250035A (ja) | 電気光学装置及び電子機器 | |
JP4432589B2 (ja) | 電気光学装置、電気光学装置の製造方法および電子機器 | |
JP2005043804A (ja) | 表示装置、アクティブマトリクス基板、及び電子機器 | |
JP2006276358A (ja) | 液晶装置、電子機器 | |
JP4259149B2 (ja) | 液晶表示装置、その製造方法および電子機器 |