JP2005336508A - 堆積膜形成方法および堆積膜形成装置 - Google Patents

堆積膜形成方法および堆積膜形成装置 Download PDF

Info

Publication number
JP2005336508A
JP2005336508A JP2004153045A JP2004153045A JP2005336508A JP 2005336508 A JP2005336508 A JP 2005336508A JP 2004153045 A JP2004153045 A JP 2004153045A JP 2004153045 A JP2004153045 A JP 2004153045A JP 2005336508 A JP2005336508 A JP 2005336508A
Authority
JP
Japan
Prior art keywords
bias voltage
self
voltage value
source gas
electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2004153045A
Other languages
English (en)
Other versions
JP4416569B2 (ja
Inventor
Tokuji Yasuno
篤司 保野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Canon Inc
Original Assignee
Canon Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Canon Inc filed Critical Canon Inc
Priority to JP2004153045A priority Critical patent/JP4416569B2/ja
Priority to US11/133,187 priority patent/US7514342B2/en
Publication of JP2005336508A publication Critical patent/JP2005336508A/ja
Priority to US12/123,248 priority patent/US20080268564A1/en
Priority to US12/123,920 priority patent/US20080216748A1/en
Application granted granted Critical
Publication of JP4416569B2 publication Critical patent/JP4416569B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/18—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof
    • H01L31/20—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof such devices or parts thereof comprising amorphous semiconductor materials
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/50—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating using electric discharges
    • C23C16/505—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating using electric discharges using radio frequency discharges
    • C23C16/509—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating using electric discharges using radio frequency discharges using internal electrodes
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/54—Apparatus specially adapted for continuous coating
    • C23C16/545—Apparatus specially adapted for continuous coating for coating elongated substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/0257—Doping during depositing
    • H01L21/02573—Conductivity type
    • H01L21/02576—N-type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/0257—Doping during depositing
    • H01L21/02573—Conductivity type
    • H01L21/02579—P-type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02658—Pretreatments
    • H01L21/02661—In-situ cleaning
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/18—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00—Energy generation through renewable energy sources
    • Y02E10/50—Photovoltaic [PV] energy

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • General Physics & Mathematics (AREA)
  • Materials Engineering (AREA)
  • General Chemical & Material Sciences (AREA)
  • Organic Chemistry (AREA)
  • Metallurgy (AREA)
  • Mechanical Engineering (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Electromagnetism (AREA)
  • Plasma & Fusion (AREA)
  • Photovoltaic Devices (AREA)
  • Chemical Vapour Deposition (AREA)

Abstract

【課題】 長時間成膜による経時的な特性低下を防止し、量産時における堆積膜の特性のばらつきを最小限に抑えることができ、光電変換効率の高い光起電力素子を安定して作製できる生産性の高い堆積膜形成方法および形成装置を提供する。
【解決手段】 原料ガスを反応容器の放電空間内へ導入し、電力を印加して放電を生起させ原料ガスを分解し、堆積膜を形成する方法において、第１の電力を印加した電極１０３に生じるセルフバイアス電圧値があらかじめ設定されたしきい値に到達した際に、第１の電力よりも高い第２の電力を電極１０３に印加して、前記しきい値よりも絶対値が大きなセルフバイアス電圧値に変更して堆積膜を形成する。
【選択図】 図１

Description

本発明は、減圧条件下で基体上に薄膜を形成する堆積膜形成方法および堆積膜形成装置に関するものであり、例えば、アモルファスシリコン（非晶質半導体）または微結晶シリコン等の非単結晶半導体を用いた光起電力素子を、プラズマＣＶＤ法などにより大量生産するために用いられる堆積膜形成方法および堆積膜形成装置に関するものである。
従来、太陽電池などとして用いられる光起電力素子としては、アモルファスシリコン（ａ−Ｓｉ：Ｈ）に代表されるアモルファス材料または微結晶シリコン等の非単結晶半導体材料が、安価で、大面積化及び薄膜化が可能であり、組成の自由度が大きく、電気的及び光学的特性を広い範囲で制御できる等の理由から注目されている。このような素子の作製には、減圧条件下でプラズマＣＶＤ法により薄膜を形成する堆積膜形成装置が一般的に広く用いられており、産業に供されている。
太陽電池は、光電変換効率が十分に高く、特性の安定性に優れ、かつ大量生産し得るものであることが基本的に重要である。そこで、非単結晶半導体層などを用いた太陽電池の作製においては、作製する太陽電池の電気的、光学的、光導電的、機械的特性、および繰り返し使用に対する疲労特性、使用環境に対する耐性の向上を図るとともに、より大きな面積を有し、太陽電池を構成する半導体層の膜厚および膜質がより均一な光起電力素子を、再現性のある方法で、高速で成膜して量産できるようにすることが求められている。
太陽電池において、その重要構成要素である半導体層は、いわゆるｐｎ接合、ｐｉｎ接合などの半導体接合がなされている。ａ−Ｓｉなどの薄膜状の半導体を用いる場合、ホスフィン（ＰＨ3）、ジボラン（Ｂ2Ｈ6）などのドーパントとなる元素を含む原料ガスであるシラン（ＳｉＨ4）などを混合してグロー放電することにより原料ガスを分解し、熱せられた固体表面上に付着成長させる（プラズマＣＶＤ法）ことにより所望の導電型を有する半導体層が得られる。
このようにして、所望の基体上に所望の導電型の半導体層を順次積層させることによって、これらの半導体膜を容易に半導体接合させられることが知られている。このことから、非単結晶半導体層を積層して得られる太陽電池の作製方法として、各々の半導体層を作製するための独立した半導体層作製用容器を設け、この半導体層作製用容器にて各々の半導体層の作製を順次行うことにより所望の半導体接合がなされた半導体層の積層体を作製する方法が提案されている。
例えば、一般には前記の独立した半導体層作製用容器がゲートバルブを介したロードロック方式にて連結され、基板を各容器へ順次移動させて各種半導体層を形成する方法が知られている。
さらに量産性を著しく向上させる方法として、特許文献１には、ロール・ツー・ロール（Ｒｏｌｌ ｔｏ Ｒｏｌｌ）方式を採用した連続プラズマＣＶＤ装置が開示されている。この装置は、グロー放電を行い半導体層を形成するためのグロー放電領域が複数設けられた搬送経路において、所望の幅を有し、かつ十分な長さを有する可撓性の基板を連続的に搬送し、各グロー放電領域において、必要とされる導電型の半導体層を基体に順次堆積させることにより、半導体接合された複数の半導体層を有するデバイスを連続作製する装置である。
しかしながら、このような光起電力素子の量産装置においては、大面積で長時間にわたってプラズマを発生させることにより電極表面への膜の堆積が徐々に起こり、電力投入の条件が変化するという問題があった。これは電極表面の堆積膜厚の増加により、電極のインピーダンスが変化し、膜形成速度が低下していくものである。
この問題に関して特許文献２では、高周波電極に生じるセルフバイアス電圧（Ｖｄｃ）が一定値となるように投入電力を調整することを特徴とする膜形成方法について述べられている。この方法は成膜初期、あるいはセルフバイアス電圧絶対値が小さい場合の成膜には有効である。
しかし、基板の処理速度を上げる際の更なる高いパワー印加あるいは長時間にわたる処理が必要とされる膜形成時や量産装置では、セルフバイアス電圧の絶対値ならびに変化量が大きくなるため制御が困難であり、セルフバイアス電圧の変化および膜形成速度の低下に伴う特性の低下が発生していた。特にｉ型半導体層成膜時の膜形成速度の低下に伴う膜厚減少は太陽電池特性である短絡電流（Ｉｓｃ）の減少を引き起こし、変換効率の低下に大きく影響している。
このように、従来は高い電力あるいは長時間にわたる成膜処理がおこなわれた場合には電極への膜堆積（付着）による条件の変化を制御できず、経時で徐々に特性の低下が生じることを余儀なくされていた。すなわち、量産時に長時間にわたって半導体デバイスを作製した場合、その特性に経時的なばらつきが生じてしまうという問題があった。
また、従来、真空内部品や電極に堆積した膜のメンテナンスは、堆積膜の剥れおよびパーティクルを考慮して一定時間の成膜後に経験的に実施されていたが、特性の維持から見た的確なメンテナンスのタイミングは決められていなかったため、場合によっては次回のメンテナンスよりも前に特性の低下が発生し、生産性低下の一因となっていた。
特許文献３では、セルフバイアス電圧と設定電圧とを比較し清掃開始信号を発する手段を具備したＣＶＤ装置に関して述べられている。この特許文献３では放電集中現象およびパーティクルの発生する場合について述べられているが、前述した膜形成速度の低下はこれらとは関係なく発生するものである。つまり放電集中現象やパーティクルの発生が許容範囲を越える以前に特性の低下が起こってしまうことがあり、特性維持の面から見た的確なメンテナンスのタイミングとは成り得ていなかった。
米国特許第４，４００，４０９号明細書 特開平１１−２３３４４３号公報 特開平７−３３５５５８号公報
本発明は、上述したような堆積膜形成装置における長時間成膜による経時的な特性低下を防止し、量産時における堆積膜の特性のばらつきを最小限に抑えることができる生産性の高い堆積膜形成方法および堆積膜形成装置を提供することを目的とする。また、本発明は、特に光電変換効率の高い光起電力素子を安定して作製できる、生産性の高い堆積膜形成方法および堆積膜形成装置を提供することを目的とする。
上記の目的を達成すべく成された本発明の構成は以下のとおりである。
即ち、本発明は、原料ガスを反応容器の放電空間内へ導入し、電力を印加して放電を生起させ原料ガスを分解し、堆積膜を形成する方法において、
第１の電力を印加した電極に生じるセルフバイアス電圧値があらかじめ設定されたしきい値に到達した際に、第１の電力よりも高い第２の電力を前記電極に印加して、前記しきい値よりも絶対値が大きなセルフバイアス電圧値に変更して堆積膜を形成することを特徴とする。
また、前記第１の電力を印加した電極に生じるセルフバイアス電圧値が第１のセルフバイアス電圧値から第２のセルフバイアス電圧値に変化して、前記第２のセルフバイアス電圧値が前記しきい値に到達した際に、
前記第１の電力よりも高い第２の電力を前記電極に印加して、前記第１のセルフバイアス電圧値ならびに前記第２のセルフバイアス電圧値よりも絶対値が大きなセルフバイアス電圧値に変更して堆積膜を形成することを特徴とする。
また、本発明は、原料ガスを反応容器の放電空間内へ導入し、電力を印加して放電を生起させ原料ガスを分解し、堆積膜を形成する方法において、
第１の流量の原料ガスを導入して電力を印加した電極に生じるセルフバイアス電圧値があらかじめ設定されたしきい値に到達した際に、原料ガスを第１の流量よりも多い第２の流量に変更して堆積膜を形成することを特徴とする。
また、本発明は、原料ガスを反応容器の放電空間内へ導入し、電力を印加して放電を生起させ原料ガスを分解し、堆積膜を形成する方法において、
第１の成膜温度で電力を印加した電極に生じるセルフバイアス電圧値があらかじめ設定されたしきい値に到達した際に、第１の成膜温度よりも高い第２の成膜温度に変更して堆積膜を形成することを特徴とする。
また、本発明は、原料ガスを反応容器の放電空間内へ導入し、電力を印加して放電を生起させ原料ガスを分解し、堆積膜を形成する方法において、
第１の膜堆積時間で堆積膜を形成し、電力を印加した電極に生じるセルフバイアス電圧値があらかじめ設定されたしきい値に到達した際に、第１の膜堆積時間よりも長い第２の膜堆積時間に変更して堆積膜を形成することを特徴とする。
また、本発明は、原料ガスを反応容器の放電空間内へ導入し、電力を印加して放電を生起させ原料ガスを分解し、非単結晶太陽電池を作製する堆積膜形成方法において、
電力を印加した電極に生じるセルフバイアス電圧値と前記非単結晶太陽電池の短絡電流との関係に基づいて、前記短絡電流が所望の範囲内に維持可能なセルフバイアス電圧値のしきい値を設定し、
前記セルフバイアス電圧値が前記しきい値に到達した際に、反応容器内のメンテナンスをおこなうことを特徴とする。
また、本発明は、少なくとも原料ガスを反応容器の放電空間内へ導入する手段と、電力を印加して放電を生起させ原料ガスを分解する手段とを有する堆積膜形成装置において、
第１の電力を印加した電極に生じるセルフバイアス電圧値を検出する手段と、該セルフバイアス電圧値とあらかじめ設定されたしきい値とを比較する手段と、該セルフバイアス電圧値が前記しきい値に到達した際に、第１の電力よりも高い第２の電力を前記電極に印加して、前記しきい値よりも絶対値が大きなセルフバイアス電圧値に変更する手段とを有することを特徴とする。
また、前記第１の電力を印加した電極に生じるセルフバイアス電圧値が第１のセルフバイアス電圧値から第２のセルフバイアス電圧値に変化して前記第２のセルフバイアス電圧値が前記しきい値に到達した際に、
前記第１の電力よりも高い第２の電力を前記電極に印加して、前記第１のセルフバイアス電圧値ならびに前記第２のセルフバイアス電圧値よりも絶対値が大きなセルフバイアス電圧値に変更して堆積膜を形成する手段を有することを特徴とする。
また、本発明は、少なくとも原料ガスを反応容器の放電空間内へ導入する手段と、電力を印加して放電を生起させ原料ガスを分解する手段とを有する堆積膜形成装置において、
第１の流量の原料ガスを導入して電力を印加した電極に生じるセルフバイアス電圧値を検出する手段と、該セルフバイアス電圧値とあらかじめ設定されたしきい値とを比較する手段と、該セルフバイアス電圧値が前記しきい値に到達した際に、原料ガスを第１の流量よりも多い第２の流量に変更する手段とを有することを特徴とする。
また、本発明は、少なくとも原料ガスを反応容器の放電空間内へ導入する手段と、電力を印加して放電を生起させ原料ガスを分解する手段とを有する堆積膜形成装置において、
第１の成膜温度で電力を印加した電極に生じるセルフバイアス電圧値を検出する手段と、該セルフバイアス電圧値とあらかじめ設定されたしきい値とを比較する手段と、該セルフバイアス電圧値が前記しきい値に到達した際に、第１の成膜温度よりも高い第２の成膜温度に変更する手段とを有することを特徴とする。
また、本発明は、少なくとも原料ガスを反応容器の放電空間内へ導入する手段と、電力を印加して放電を生起させ原料ガスを分解する手段とを有する堆積膜形成装置において、
第１の膜堆積時間で堆積膜を形成し、電力を印加した電極に生じるセルフバイアス電圧値を検出する手段と、該セルフバイアス電圧値とあらかじめ設定されたしきい値とを比較する手段と、該セルフバイアス電圧値が前記しきい値に到達した際に、第１の膜堆積時間よりも長い第２の膜堆積時間に変更して堆積膜を形成する手段とを有することを特徴とする。
本発明によれば、堆積膜形成装置での長時間成膜による経時的な特性低下を防止し、量産時における特性のばらつきを最小限に抑えることができる。これにより、特に、光電変換効率の高い光起電力素子を生産性良く安定して作製することができる。
以下に図を用いて、本発明について詳細に説明するが、本発明の堆積膜形成方法および形成装置はこれにより何ら限定されるものではない。
図１は、本発明の堆積膜形成方法を実施するための堆積膜形成装置の一例を模式的に示す概略図である。
図１において、放電空間である内反応容器１００は外反応容器１１０の内部に設置されている。外反応容器１１０に設置されているヒーター１０２に密着するように基板１０１を設置し、不図示の排気装置を用いて排気管１０９から真空排気した後、基板１０１を所望の温度まで加熱する。基板温度が安定したところでガス導入バルブ１０７を開け、マスフローコントローラー１０８で流量を調整し、ガス導入管１０６を介してシリコン原子を含有する原料ガスを内反応容器１００（放電空間）内に導入する。
次に、高周波電源１０４より高周波電力をカソード電極１０３に印加し、プラズマを生起させる。その際、容器壁と基板はともに接地されており、プラズマは反応容器内に一様に広がる。またカソード電極に生じるセルフバイアス電圧はセルフバイアス電圧読取器１０５で常時モニターされている。
このセルフバイアス電圧はカソード電極への膜堆積量が増加するにつれて、徐々に変化していく。特に量産装置の場合には、処理基板が連続して反応容器に投入されて長時間にわたり成膜されるため、後半に処理される基板の場合は成膜開始時の基板に比べてカソード電極への膜堆積量が多くなっており、セルフバイアス電圧値が大きく変化した値で処理されている。
具体的には膜堆積量の増加により電極のインピーダンスが変化し、セルフバイアス電圧値の変化と共に膜形成速度が低下すると考えられる。そのため、成膜前半に処理された基板と後半で処理された基板とで半導体層の膜厚に差ができており、特に非単結晶太陽電池においてはｉ型半導体層の膜厚低下がもたらす成膜後半での短絡電流（Ｉｓｃ）低下が顕著であった。
そこで、本発明の堆積膜形成方法は、このセルフバイアス電圧値が変化してあらかじめ設定されたしきい値に到達した時点で、所定の膜形成条件を変化させて特性の低下を防止し良好な状態を維持するというものである。
本発明のセルフバイアス電圧値のしきい値とは、同一の成膜条件を維持した場合に、この条件で成膜を開始した時点から所定時間経過後経時的に変化した後のセルフバイアス電圧値に対して設定される。以下、本発明の堆積膜形成方法および装置で非単結晶太陽電池を作製した場合について述べる。
まず、堆積膜形成工程におけるセルフバイアス電圧値と、作製された非単結晶太陽電池の短絡電流（Ｉｓｃ）を一定時間毎に測定した値から、セルフバイアス電圧と短絡電流（Ｉｓｃ）との関係をあらかじめ求めておき、所望の特性を得るための最適なセルフバイアス電圧値範囲を把握しておく。次いで、成膜中にセルフバイアス電圧を検出し、その値が前記最適なセルフバイアス電圧値範囲を逸脱しないように考慮して設定されたしきい値に到達した時点で、特性を維持するべく膜形成条件の変更をおこなう。
なお、セルフバイアス電圧は常に変化しており、これを一定に制御することは成膜初期には可能であるが、基板の処理速度を上げる際の更なる高いパワー印加あるいは長時間の処理が必要とされる膜形成時や量産装置では、セルフバイアス電圧の絶対値ならびに変化量が大きくなるため制御が困難である。よってセルフバイアス電圧を一定に制御するのではなく、セルフバイアス電圧が変化していく状況をモニターしておき、膜特性すなわち短絡電流が所望の値を逸脱しない範囲内で所定の膜形成条件を調整するのがよい。また、セルフバイアス電圧値としては−３００Ｖ〜３００Ｖの範囲内での堆積膜形成において本発明を適用することが好ましい。セルフバイアス電圧値がこの範囲を逸脱する条件の場合、スパークなどの放電異常、あるいは膜質の悪化が発生して、条件の調整をおこなっても所望の特性を得られない可能性が高い。
ここで、変更する膜形成条件について説明する。前述のとおり、セルフバイアス電圧値の変化は膜形成速度の低下を示している。よってセルフバイアス電圧値がしきい値に到達した際に変更する条件としては、印加する電力を増加させて膜形成速度を上げることが効果的である。
その際、セルフバイアス電圧値がプラス、マイナスいずれの場合であっても、電力を増加させた時点では、設定されたしきい値よりもセルフバイアス電圧の絶対値は大きくなる方向へと変化する。例えば、セルフバイアス電圧値がプラスで成膜開始された場合、成膜時間の経過に伴いセルフバイアス電圧の絶対値は常に小さくなる方向に変動するが、電力を増加させるとプラス方向に復帰するので、その絶対値はしきい値よりも大きくなる。また、セルフバイアス電圧値がマイナスで成膜開始された場合、成膜時間の経過に伴いセルフバイアス電圧値はマイナス方向、つまり絶対値が大きい方向に変動し、電力を増加させるとセルフバイアス電圧値はさらにマイナス方向に変動するので、これもしきい値よりもセルフバイアス電圧の絶対値が大きい方向へと変化することになる。特に、このセルフバイアス電圧値がマイナスで成膜開始された場合は、電力を増加させる前のセルフバイアス電圧値が例えばＡからＢに変化していたとすると、電力増加後のセルフバイアス電圧値は、ＡならびにＢのいずれよりも絶対値が大きくなる。
上述した印加電力以外の条件変更としては、原料ガス流量を増加させる方法がある。例えばアモルファスまたは微結晶シリコン膜の場合は、セルフバイアス電圧がしきい値に到達した際に、シリコン原子を含む原料ガスの流量を増加させることにより膜形成速度を上げて特性を維持するものである。
また、成膜温度の条件を変更する方法も効果的である。これは膜厚の低下による特性の低下を、膜形成速度を増加させるのではなく膜質を変えることにより補うものである。例えばアモルファスシリコンのｉ型半導体層であれば、成膜温度を上げることにより膜中の水素量が低下し光学バンドギャップが小さくなるため短絡電流（Ｉｓｃ）が増加して、膜厚の低下による短絡電流の低下を補うことができる。ここで本発明における成膜温度とは、基板温度、電極温度、壁面温度、雰囲気温度のうち少なくとも１つの温度あるいはその平均の温度とする。
他には、膜形成速度を変えずに膜堆積時間を延長させて膜厚不足を補う方法も有効である。つまりセルフバイアス電圧変化による膜形成速度、膜厚、および短絡電流（Ｉｓｃ）の低下量をあらかじめ求めておき、最終的に膜厚、短絡電流（Ｉｓｃ）が所望の値となるように、セルフバイアス電圧がしきい値に到達した際に膜形成速度が低くなった条件のまま膜堆積時間を延長させればよい。
以上、セルフバイアス電圧値があらかじめ設定されたしきい値に到達した際に変更する膜形成条件について説明したが、本発明においては必要に応じてこれらの条件を組み合わせて、一度に複数の条件を変更してもよい。
また、一度膜形成条件を変更した後に、特性を維持するため再度条件を変更する必要がある場合、二度目の条件変更時におけるセルフバイアス電圧のしきい値は、一度目の条件変更時のしきい値と同じ値である必要はない。その時の膜形成条件下におけるセルフバイアス電圧と膜特性との関係をあらかじめ求めておき、所望の膜特性を得るための最適なセルフバイアス電圧値範囲ならびにしきい値を、条件に応じて各々設定しておけばよい。
更に、セルフバイアス電圧のしきい値を複数決めておき、異なって設定されたしきい値で別々の条件を変更する方法でもよい。この場合にも、変更する条件の特性への効果の度合いをあらかじめ求めておき、最適な条件を充当すればよい。
上述したように、セルフバイアス電圧値があらかじめ設定されたしきい値に到達した時点で膜堆積条件を変更することにより、堆積膜形成装置での長時間成膜によるセルフバイアス電圧値の変化に伴う経時的な特性低下を防止し、量産時における特性のばらつきを最小限に抑えることができるものである。
また、これらの膜堆積条件を変更することによる特性への効果が小さくなり所望の特性回復ができなくなった場合には、装置、反応容器、およびカソードのメンテナンスを実施し、堆積した膜をサンドブラスト法あるいはエッチングにより除去することが好ましい。このメンテナンスにより放電時の電極のセルフバイアス電圧値ならびに堆積膜の特性が初期の状態に戻り、本発明の堆積膜形成方法が再度有効となる。このことから、所望の特性が得られなくなるセルフバイアス電圧値をあらかじめ求めておき、その値を考慮して設定されたしきい値に到達した際にメンテナンスを実施すればよい。
ここで、従来、メンテナンス実施のタイミングは、付着した膜の剥れ、パーティクルの発生、反応容器の汚染に基づき設定したものであったが、前述したような膜特性の低下はこれらと関係なく発生する。すなわち堆積膜の剥れや、パーティクルの発生が許容範囲を越えるよりも以前に特性の低下が起こってしまうことがあり、従来のメンテナンスのタイミングでは特性維持の面から見た的確なメンテナンスのタイミングとは成り得ていなかった。
よって本発明においては、あらかじめセルフバイアス電圧と短絡電流の関係を求めておき、短絡電流が所望の範囲内に入るようにセルフバイアス電圧のしきい値を設定することにより、膜特性を低下させないことに着目した、より的確なメンテナンス時期の決定が可能となるものである。
図２は、本発明の堆積膜形成方法および形成装置により作製可能なｐｉｎ型非単結晶太陽電池を模式的に表わしたものである。図２は光が図の上部から入射する構造の太陽電池であり、図に於いて２０１は基板、２０２は下部電極、２０３はｎ型半導体層、２０４はｉ型半導体層、２０５はｐ型半導体層、２０６は上部電極、２０７は集電電極を表わす。
（基板）
半導体層が堆積される適当な基板２０１としては、単結晶質もしくは非単結晶質のものであってもよく、さらにそれらは導電性のものであっても、また電気絶縁性のものであってもよい。さらには、それらは透光性のものであっても、また非透光性のものであってもよいが、変形、歪みが少なく、所望の強度を有するものであることが好ましい。
具体的にはＦｅ，Ｎｉ，Ｃｒ，Ａｌ，Ｍｏ，Ａｕ，Ｎｂ，Ｔａ，Ｖ，Ｔｉ，Ｐｔ，Ｐｂ等の金属またはこれらの合金、例えば真鍮、ステンレス鋼等の薄板及びその複合体、及びポリエステル、ポリエチレン、ポリカーボネート、セルロースアセテート、ポリプロピレン、ポリ塩化ビニル、ポリ塩化ビニリデン、ポリスチレン、ポリアミド、ポリイミド、エポキシ等の耐熱性合成樹脂のフィルムまたはシート又はこれらとガラスファイバー、カーボンファイバー、ホウ素ファイバー、金属繊維等との複合体、及びこれらの金属の薄板、樹脂シート等の表面に異種材質の金属薄膜及び／またはＳｉＯ2，Ｓｉ3Ｎ4，Ａｌ2Ｏ3，ＡｌＮ等の絶縁性薄膜をスパッタ法、蒸着法、鍍金法等により表面コーティング処理を行ったものおよび、ガラス、セラミックスなどが挙げられる。
前記基板が金属等の電気導電性である場合には、直接電流取り出し用の電極としても良いし、合成樹脂等の電気絶縁性である場合には、堆積膜の形成される側の表面にＡｌ，Ａｇ，Ｐｔ，Ａｕ，Ｎｉ，Ｔｉ，Ｍｏ，Ｗ，Ｆｅ，Ｖ，Ｃｒ，Ｃｕ，ステンレス，真ちゅう，ニクロム，ＳｎＯ2，Ｉｎ2Ｏ3，ＺｎＯ，ＩＴＯ等のいわゆる金属単体又は合金、及び透明導電性酸化物（ＴＣＯ）を鍍金、蒸着、スパッタ等の方法であらかじめ表面処理を行って電流取り出し用の電極を形成しておくことが望ましい。勿論、前記基板が金属等の電気導電性のものであっても、長波長光の基板表面上での反射率を向上させる、あるいは基板材質と堆積膜との間での構成元素の相互拡散を防止する等の目的で異種の金属層等を前記基板上の堆積膜が形成される側に設けても良い。
また、前記基板の表面性としてはいわゆる平滑面であっても、微小の凹凸面であっても良い。微小の凹凸面とする場合にはその凹凸形状は球状、円錐状、角錐状等であって、且つその最大高さ（Ｒｍａｘ）が好ましくは５０ｎｍ〜５００ｎｍとすることにより、該表面での光反射が乱反射となり、該表面での反射光の光路長の増大をもたらす。基板の厚さは、所望通りの光起電力素子を形成し得るように適宜決定するが、基板の製造上及び取扱い上、機械的強度等の点から、通常は、１０μｍ以上とされる。
非単結晶太陽電池においては、その構成形態により適宜の電極が選択使用される。それらの電極としては、下部電極、上部電極（透明電極）、集電電極を挙げることができる（ただし、ここでいう上部電極とは光の入射側に設けられたものを示し、下部電極とは半導体層を挟んで上部電極に対向して設けられたものを示すこととする）。これらの電極について以下に詳しく説明する。
（下部電極）
下部電極２０２は、基板２０１とｎ型半導体層２０３との間に設けられる。しかし、基板２０１が導電性である場合には、該基板が下部電極を兼ねることができる。ただし、基板２０１が導電性であってもシート抵抗値が高い場合には、電流取り出し用の低抵抗の電極として、あるいは基板面での反射率を高め入射光の有効利用を図る目的で電極２０２を設置してもよい。
電極材料としては、Ａｇ，Ａｕ，Ｐｔ，Ｎｉ，Ｃｒ，Ｃｕ，Ａｌ，Ｔｉ，Ｚｎ，Ｍｏ，Ｗ等の金属又はこれらの合金が挙げられ、これらの金属の薄膜を真空蒸着、電子ビーム蒸着、スパッタリング等で形成する。また、形成された金属薄膜は光起電力素子の出力に対して抵抗成分とならぬように配慮されねばならない。
下部電極２０２とｎ型半導体層２０３との間に、図中には示されていないが、導電性酸化亜鉛等の拡散防止層を設けても良い。該拡散防止層の効果としては、下部電極２０２を構成する金属元素がｎ型半導体層中へ拡散するのを防止するのみならず、若干の抵抗値をもたせることで半導体層を挟んで設けられた下部電極２０２と上部電極２０６との間にピンホール等の欠陥で発生するショートを防止すること、及び薄膜による多重干渉を発生させ入射された光を光起電力素子内に閉じ込める等の効果を挙げることができる。
（上部電極（透明電極））
透明電極２０６としては太陽や白色蛍光灯等からの光を半導体層内に効率良く吸収させるために光の透過率が８５％以上であることが望ましく、さらに、電気的には光起電力素子の出力に対して抵抗成分とならぬようにシート抵抗値は３００Ω／□以下であることが望ましい。このような特性を備えた材料としてＳｎＯ2，Ｉｎ2Ｏ3，ＺｎＯ，ＣｄＯ，ＣｄＳｎＯ4，ＩＴＯ（Ｉｎ2Ｏ3＋ＳｎＯ2）などの金属酸化物や、Ａｕ，Ａｌ，Ｃｕ等の金属を極めて薄く半透明状に成膜した金属薄膜等が挙げられる。
透明電極２０６は図２においてｐ型半導体層２０５の上に積層されるものであるため、互いの密着性の良いものを選ぶことが好ましい。これらの作製方法としては、抵抗加熱蒸着法、電子ビーム加熱蒸着法、スパッタリング法、スプレー法等を用いることができ、所望に応じて適宜選択される。
（集電電極）
集電電極２０７は、透明電極２０６の表面抵抗値を低減させる目的で透明電極２０６上に設けられる。電極材料としてはＡｇ，Ｃｒ，Ｎｉ，Ａｌ，Ａｇ，Ａｕ，Ｔｉ，Ｐｔ，Ｃｕ，Ｍｏ，Ｗ等の金属またはこれらの合金の薄膜が挙げられる。これらの薄膜は積層させて用いることができる。また、半導体層への光入射光量が充分に確保されるよう、その形状及び面積が適宜設計される。
たとえば、その形状は光起電力素子の受光面に対して一様に広がり、且つ受光面積に対してその面積は好ましくは１５％以下、より好ましくは１０％以下であることが望ましい。また、シート抵抗値としては、好ましくは５０Ω／□以下、より好ましくは１０Ω／□以下であることが望ましい。
（半導体層）
半導体層２０３、２０４、２０５は通常の薄膜作製プロセスに依って作製されるもので、蒸着法、スパッタ法、高周波プラズマＣＶＤ法、マイクロ波プラズマＣＶＤ法、ＥＣＲ法、熱ＣＶＤ法、ＬＰＣＶＤ法等公知の方法を所望に応じて用いることにより作製できる。工業的に採用されている方法としては、原料ガスをプラズマで分解し、基板上に堆積させるプラズマＣＶＤ法が好んで用いられる。
また、反応装置としては、バッチ式の装置や連続成膜装置などが所望に応じて使用できる。価電子制御された半導体を作製する場合には、リン、ボロン等を構成原子として含むＰＨ3、Ｂ2Ｈ6ガス等を同時に分解することによりおこなわれる。
（ｉ型半導体層）
本太陽電池において、好適に用いられるｉ型半導体層を構成する半導体材料としては、非晶質シリコンゲルマニュームのｉ層を作製する場合はａ−ＳｉＧｅ：Ｈ、ａ−ＳｉＧｅ：Ｆ、ａ−ＳｉＧｅ：Ｈ：Ｆ等のいわゆるＩＶ族合金系半導体材料が挙げられる。また、単位素子構成を積層したタンデムセル構造に於いて非晶質シリコンゲルマニューム以外のｉ型半導体層を構成する半導体材料としては、ａ−Ｓｉ：Ｈ、ａ−Ｓｉ：Ｆ、ａ−Ｓｉ：Ｈ：Ｆ、ａ−ＳｉＣ：Ｈ、ａ−ＳｉＣ：Ｆ、ａ−ＳｉＣ：Ｈ：Ｆ、ｐｏｌｙ−Ｓｉ：Ｈ、ｐｏｌｙ−Ｓｉ：Ｆ、ｐｏｌｙ−Ｓｉ：Ｈ：Ｆ等いわゆるＩＶ族及びＩＶ族合金系半導体材料の他、ＩＩＩ−Ｖ及びＩＩ−ＶＩ族のいわゆる化合物半導体材料等が挙げられる。
ＣＶＤ法に用いる原料ガスとしては、シリコン元素を含む化合物として鎖状または環状シラン化合物が用いられ、具体的には、例えば、ＳｉＨ4，ＳｉＦ4，（ＳｉＦ2）5，（ＳｉＦ2）6，（ＳｉＦ2）4，Ｓｉ2Ｆ6，Ｓｉ3Ｆ8，ＳｉＨＦ3，ＳｉＨ2Ｆ2，Ｓｉ2Ｈ2Ｆ4，Ｓｉ2Ｈ3Ｆ3，ＳｉＣｌ4，（ＳｉＣｌ2）5，ＳｉＢｒ4，（ＳｉＢｒ2）5，ＳｉＣｌ6，ＳｉＨＣｌ3，ＳｉＨＢｒ2，ＳｉＨ2Ｃｌ2，ＳｉＣｌ3Ｆ3などのガス状態のもの、または容易にガス化し得るものが挙げられる。
また、ゲルマニューム元素を含む化合物として、鎖状ゲルマンまたはハロゲン化ゲルマニューム、環状ゲルマン、またはハロゲン化ゲルマニューム、鎖状または環状ゲルマニューム化合物及びアルキル基などを有する有機ゲルマニューム化合物、具体的にはＧｅＨ4，Ｇｅ2Ｈ6，Ｇｅ3Ｈ8，ｎ−Ｇｅ4Ｈ10，ｔ−Ｇｅ4Ｈ10，Ｇｅ5Ｈ10，ＧｅＨ3Ｃｌ，ＧｅＨ2Ｆ2，Ｇｅ（ＣＨ3）4，Ｇｅ（Ｃ2Ｈ5）4，Ｇｅ（Ｃ6Ｈ5）4，Ｇｅ（ＣＨ3）2Ｆ2，ＧｅＦ2，ＧｅＦ4などが挙げられる。
（ｐ型半導体層及びｎ型半導体層）
本太陽電池において好適に用いられるｐ型またはｎ型の半導体層を構成する半導体材料としては、前述したｉ型半導体層を構成する半導体材料に価電子制御剤をドーピングすることによって得られる。作製方法は、前述したｉ型半導体層の作製方法と同様の方法が好適に利用できる。また原料としては、周期律表第ＩＶ族堆積膜を得る場合、ｐ型半導体を得るための価電子制御剤としては周期律表第ＩＩＩ族の元素を含む化合物が用いられる。第ＩＩＩ族の元素としては、Ｂが挙げられ、Ｂを含む化合物としては、具体的には、ＢＦ3，Ｂ2Ｈ6，Ｂ4Ｈ10，Ｂ5Ｈ9，Ｂ5Ｈ11，Ｂ6Ｈ10，Ｂ（ＣＨ3）3，Ｂ（Ｃ2Ｈ5）3，Ｂ6Ｈ12等が挙げられる。
ｎ型半導体を得るための価電子制御剤としては周期律表第Ｖ族の元素を含む化合物が用いられる。第Ｖ族の元素としては、Ｐ、Ｎが挙げられ、これらを含む化合物としては、具体的には、Ｎ2，ＮＨ3，Ｎ2Ｈ5Ｎ3，Ｎ2Ｈ4，ＮＨ4Ｎ3，ＰＨ3，Ｐ（ＯＣＨ3）3，Ｐ（ＯＣ2Ｈ5）3，Ｐ（Ｃ3Ｈ7）3，Ｐ（ＯＣ4Ｈ9）3，Ｐ（ＣＨ3）3，Ｐ（Ｃ2Ｈ5）3，Ｐ（Ｃ3Ｈ7）3，Ｐ（Ｃ4Ｈ9）3，Ｐ（ＯＣＨ3）3，Ｐ（ＯＣ2Ｈ5）3，Ｐ（ＯＣ3Ｈ7）3，Ｐ（ＯＣ4Ｈ9）3，Ｐ（ＳＣＮ）3，Ｐ2Ｈ4，ＰＨ3等が挙げられる。
以下に本発明の堆積膜形成方法および堆積膜形成装置の実施例を示すが、以下の実施例で本発明の内容が限定されるものではない。
（実施例１）
図３に示した装置を用いて、図２の非単結晶太陽電池を連続的に作製する方法について、以下に説明する。
図３は、非単結晶太陽電池を連続的に作製する本発明における堆積膜形成装置の一例を表す模式図であり、帯状基板３０６、送り出し室及び巻き取り室３０１、３０５、ｎ型半導体層作製用容器３０２、ｉ型半導体層作製用容器３０３、ｐ型半導体層作製用容器３０４が、ガスゲートを介して接続された装置から構成されている。３０７、３１２、３１７、３２２、３２３は排気ポンプ、３１１、３１６、３２１はカソード電極であり、それぞれ電源３１０、３１５、３２０に接続されている。また、電極で生じるセルフバイアス電圧はセルフバイアス電圧読取器３０９、３１４、３１９で読み取ることができる。
各反応容器３０２、３０３、３０４の中にはそれぞれ３０８、３１３、３１８の内側反応容器があり、帯状基板３０６を挟んで成膜空間と反対側の空間に赤外線ランプヒーター３２４、３２５、３２６が設けられ、不図示の温度制御系で所望の温度に制御される。
まず、この堆積膜形成装置の基板送り出し機構を有する真空容器３０１に、十分脱脂、洗浄を行い、下部電極として、スパッタリング法により、銀薄膜を１００ｎｍ、ＺｎＯ薄膜を１μｍ蒸着してあるＳＵＳ４３０ＢＡ製帯状基板３０６（幅３００ｍｍ×厚さ０．２ｍｍ）の巻きつけられたボビンをセットし、該帯状基板３０６を、ｎ型半導体層成膜容器３０２、ｉ型半導体層成膜容器３０３、ｐ型半導体層成膜容器３０４、帯状基板巻き取り機構を有する真空容器３０５まで通し、たるみのない程度に張力調整を行った。なお、この時基板とカソード電極間の距離は２０ｍｍとなるように設置されている。
次に、各真空容器３０１、３０２、３０３、３０４、３０５を排気ポンプ３０７、３１２、３１７、３２２、３２３で１×１０-4Ｐａ以下まで真空引きした。成膜前の加熱処理として真空容器３０２、３０３、３０４へ不図示のガス導入管よりＨｅを各々５００ｓｃｃｍ導入し、真空容器３０１、３０２、３０３、３０４、３０５の内圧が１３０Ｐａになるようスロットルバルブの開度を調節して、各真空容器を排気ポンプで排気した。なお、ここでｓｃｃｍとは流量の単位で、１ｓｃｃｍ＝１ｃｍ3／ｍｉｎ（標準状態）であり、以後流量の単位はｓｃｃｍで表わす。その後、加熱用ランプヒーター３２４、３２５、３２６により、帯状基板ならびに真空容器内部材を４００℃に加熱し、１時間この状態で放置した。
次にｎ型半導体層成膜準備として、温度指示値が２７０℃になるよう、温度制御装置（不図示）を設定し、赤外線ランプヒーター３２４により帯状基板３０６を加熱した。不図示のガス導入口より、内側反応容器３０８内にＳｉＨ4ガスを１００ｓｃｃｍ、ＰＨ3／Ｈ2（１％）ガスを５００ｓｃｃｍ、Ｈ2ガスを７００ｓｃｃｍ導入した。放電室の圧力が１３０Ｐａになるように不図示のコンダクタンス調整バルブの開度を調節して、真空ポンプ３１２で排気した。ＲＦ（１３．５６ＭＨｚ）電源３１０の出力値が１００Ｗになるように設定し、電極３１１を通じて内側反応容器３０８内に放電を生起させた。なお、電極３１１に生じるセルフバイアス電圧はセルフバイアス電圧読取器３０９でモニターした。
ｉ型半導体層成膜準備として、温度指示値が３００℃になるよう、温度制御装置（不図示）を設定し、赤外線ランプヒーター３２５により帯状基板３０６を加熱した。不図示のガス導入口より、内側反応容器３１３内にＳｉＨ4ガスを８００ｓｃｃｍ、ＧｅＨ4ガスを９００ｓｃｃｍ、Ｈ2ガスを３０００ｓｃｃｍ導入した。放電室の圧力が１３０Ｐａになるようにコンダクタンス調整バルブの開度を調節して、真空ポンプ３１７で排気した。ＲＦ（１３．５６ＭＨｚ）電源３１５の出力値が１０００Ｗになるように設定し電極３１６を通じて内側反応容器３１３内に放電を生起させた。なお、電極３１６に生じるセルフバイアス電圧はセルフバイアス電圧読取器３１４でモニターした。
ｐ型半導体層成膜準備として、温度指示値が１５０℃になるよう、温度制御装置（不図示）を設定し、赤外線ランプヒーター３２６により帯状基板３０６を加熱した。不図示のガス導入口より、内側反応容器３１８内にＳｉＨ4ガスを１０ｓｃｃｍ、ＢＦ3／Ｈ2（１％）ガスを５００ｓｃｃｍ、Ｈ2ガスを５０００ｓｃｃｍ導入した。放電室の圧力が１３０Ｐａになるようにコンダクタンス調整バルブの開度を調節して、真空ポンプ３２２で排気した。ＲＦ電源３２０の出力値が２０００Ｗになるように設定し、電極３２１を通じて内側反応容器３１８内に放電を生起させた。なお、電極３２１に生じるセルフバイアス電圧はセルフバイアス電圧読取器３１９でモニターした。
各層の成膜準備後引き続いて、帯状基板３０６を１０００ｍｍ／ｍｉｎの速度で搬送させ、帯状基板にｎ型半導体層、ｉ型半導体層、ｐ型半導体層を作製開始した。ここで成膜開始後３０分でのｉ型半導体層のセルフバイアス電圧値は−０．２Ｖであった。
成膜開始約１０時間後、ｉ型半導体層のセルフバイアス電圧値が−１．５Ｖとなった時点でＲＦ電源３１５の出力値がそれまでの１０００Ｗから１１００Ｗになるように設定を変更した（即ち、本実施例ではしきい値を−１．５Ｖに設定したものである。）。この設定変更後、セルフバイアス電圧は−２．２Ｖとなり成膜は継続された。
前記帯状基板の１ロール分を搬送させた後、全てのプラズマ、全てのガス供給、全てのランプヒーターの通電、帯状基板の搬送を停止した。次に、チャンバーリーク用のＮ2ガスをチャンバーに導入し（導入用部材は不図示）大気圧に戻し、真空容器３０５内の前記帯状基板を取り出した。
取り出した前記帯状基板のｐ型半導体層上に透明電極としてＩＴＯ（Ｉｎ2Ｏ3＋ＳｎＯ2）を真空蒸着にて１００ｎｍ蒸着し、さらに集電電極として、Ａｌを真空蒸着にて１μｍ蒸着し、太陽電池を作製した。
（比較例１）
比較例１として、ｉ型半導体層成膜において成膜開始約１０時間後に投入パワーの設定変更を実施しなかったこと以外は、実施例１と同様にして非単結晶太陽電池を作製した。なお、この比較例１におけるｉ型半導体層のセルフバイアス電圧値は成膜開始３０分後の−０．２Ｖから、その後成膜終了時点まで徐々に低下した。
ここで実施例１、比較例１のセルフバイアス電圧の推移を図４に示す。縦軸はセルフバイアス電圧Ｖｄｃ（Ｖ）、横軸は成膜時間を表している。実施例１では投入パワー変更後、セルフバイアス電圧値は負の方向へ変化し、絶対値が大きくなっていることが確認できる。
評価として、実施例１、比較例１の試料にソーラーシミュレータを用いてＡＭ−１．５の太陽光スペクトルの光を１００ｍＷ／ｃｍ2の強度で照射し、電圧電流曲線を求めることにより太陽電池の初期変換効率を測定した。
図５は実施例１ならびに比較例１で得られた太陽電池をある一定の成膜時間毎に抜き取り、その短絡電流（Ｉｓｃ）をプロットしたものであり、短絡電流（Ｉｓｃ）を縦軸、成膜時間を横軸として示している。ここで短絡電流Ｉｓｃ（ｎｏｒｍａｌｉｚｅｄ）は、実施例１の成膜開始３０分後の短絡電流を１として規格化して表わした。
比較例１で作製された太陽電池は成膜時間が経過するに伴い短絡電流が減少していく傾向にあるが、実施例１で作製された太陽電池は成膜開始１０時間後の投入パワー変更後には短絡電流が回復しており、本発明による効果が確認された。
（実施例２）
本例では、ｉ型半導体層の成膜条件を以下の方法で作製した以外は、全て実施例１と同様にして非単結晶太陽電池を作製した。
本例では、成膜開始約１０時間後、ｉ型半導体層のセルフバイアス電圧値が−１．５Ｖとなった時点で、投入パワーは変更せずＳｉＨ4ガス流量を８００ｓｃｃｍから８５０ｓｃｃｍになるように設定を変更して成膜を継続した。１ロール分の成膜が終了した後、実施例１と同様に電極を形成し、太陽電池を作製した。
この太陽電池を実施例１と同様の方法で評価した結果、実施例２で作製された太陽電池は成膜開始１０時間後のＳｉＨ4ガス流量の設定変更後には、実施例１の結果と同様に短絡電流が回復しており、本発明による効果が確認された。
（実施例３）
本例では、ｉ型半導体層の成膜条件を以下の方法で作製した以外は、全て実施例１と同様にして非単結晶太陽電池を作製した。
本例では、成膜開始約１０時間後、ｉ型半導体層のセルフバイアス電圧値が−１．５Ｖとなった時点で、投入パワーは変更せず赤外線ランプヒーター３２５の温度指示値が３００℃から３２０℃になるように設定を変更して成膜を継続した。１ロール分の成膜が終了した後、実施例１と同様に電極を形成し、太陽電池を作製した。
この太陽電池を実施例１と同様の方法で評価した結果、実施例３で作製された太陽電池は成膜開始１０時間後の赤外線ランプヒーターの温度設定変更後には、実施例１の結果と同様に短絡電流が回復しており、本発明による効果が確認された。
（実施例４）
本例では、ｉ型半導体層の成膜条件ならびに帯状基板の搬送速度を以下の方法で作製した以外は、全て実施例１と同様にして非単結晶太陽電池を作製した。
本例では、成膜開始約１０時間後、ｉ型半導体層のセルフバイアス電圧値が−１．５Ｖとなった時点で投入パワーは変更せず、帯状基板の搬送スピードを１０００ｍｍ／ｍｉｎから９５０ｍｍ／ｍｉｎになるように設定を変更して成膜を継続した。これにより半導体層の膜堆積時間が延長されたことになる。この時、ｎ型およびｐ型半導体層の膜厚は一定に保つように、ＳｉＨ4ガス流量を減少させる方向で調整した。
１ロール分の成膜が終了した後、実施例１と同様に電極を形成し、太陽電池を作製した。
この太陽電池を実施例１と同様の方法で評価した結果、実施例４で作製された太陽電池は成膜開始１０時間後の帯状基板の搬送スピード設定変更後には、実施例１の結果と同様に短絡電流が回復しており、本発明による効果が確認された。
（実施例５）
本例では、ｉ型半導体層の成膜条件変更を以下の方法で作製した以外は、全て実施例１と同様にして非単結晶太陽電池を作製した。
実施例１では成膜開始約１０時間後、ｉ型半導体層のセルフバイアス電圧値が−１．５Ｖとなった時点でＲＦ電源３１５の出力値がそれまでの１０００Ｗから１１００Ｗになるように設定を変更した。この設定変更後、セルフバイアス電圧は−２．２Ｖとなり成膜は継続された。
本例では電源出力値の設定変更後に成膜が継続され、ｉ型半導体層のセルフバイアス電圧値が−３．５Ｖとなった時点でＲＦ電源３１５の出力値がそれまでの１１００Ｗから１２００Ｗになるように設定を変更した。つまり一度目の条件変更時におけるしきい値は−１．５Ｖ、二度目の条件変更時におけるしきい値を−３．５Ｖとしたものである。
１ロール分の成膜が終了した後、実施例１と同様に電極を形成し、太陽電池を作製した。
この太陽電池を実施例１と同様の方法で評価した結果、実施例５で作製された太陽電池は二度目の電源出力値変更後には、一度目の電源出力値変更後の結果と同様に短絡電流が回復しており、本発明による効果が確認された。
（実施例６）
本例では、まず比較例１と同様の条件で成膜をおこない１ロール分の太陽電池を作製した。その結果は比較例１で見られたようにセルフバイアス電圧が徐々に低下し、短絡電流値も減少していた。
その後、一度反応容器を大気に戻し、カソード電極に堆積した膜をサンドブラスト法により除去し、次ロールの成膜を開始した。
成膜開始時にはｉ型半導体層のセルフバイアス電圧値は初期値に戻っており、作製された太陽電池の短絡電流も回復していた。これより、あらかじめセルフバイアス電圧と短絡電流の関係を求めておき、短絡電流が所望の範囲内に入るようにセルフバイアス電圧のしきい値を設定することにより、膜特性を低下させないことに着目した、的確なメンテナンス時期の決定が可能となることが確認された。
本発明の堆積膜形成方法を実施するための堆積膜形成装置の一例を模式的に示す概略図である。 本発明の堆積膜形成装置により作製されるｐｉｎ型非単結晶太陽電池の構成を模式的に示す説明図である。 本発明の堆積膜形成装置の一例を模式的に示す概略図である。 実施例１、比較例１におけるｉ型半導体層成膜時のセルフバイアス電圧値の推移をある一定の成膜時間毎にプロットした図である。 実施例１、比較例１において作製された太陽電池セルをある一定の成膜時間毎に抜き取り、その短絡電流Ｉｓｃを規格化した値をプロットした図である。
符号の説明
１００ 内反応容器
１０１ 基板
１０２ ヒーター
１０３ カソード電極
１０４ 高周波電源
１０５ セルフバイアス電圧読取器
１０６ ガス導入管
１０７ ガス導入バルブ
１０８ マスフローコントローラー
１０９ 排気管
１１０ 外反応容器
２０１ 基板
２０２ 下部電極
２０３ ｎ型半導体層
２０４ ｉ型半導体層
２０５ ｐ型半導体層
２０６ 上部電極
２０７ 集電電極
３０１、３０２、３０３、３０４、３０５ 真空容器
３０６ 帯状基板
３０７、３１２、３１７、３２２、３２３ 真空ポンプ
３０８、３１３、３１８ 内側反応容器
３０９、３１４、３１９ セルフバイアス電圧読取器
３１０、３１５、３２０ ＲＦ電源
３１１、３１６、３２１ 電極
３２４、３２５、３２６ ヒーター

Claims (11)

  1. 原料ガスを反応容器の放電空間内へ導入し、電力を印加して放電を生起させ原料ガスを分解し、堆積膜を形成する方法において、
    第１の電力を印加した電極に生じるセルフバイアス電圧値があらかじめ設定されたしきい値に到達した際に、第１の電力よりも高い第２の電力を前記電極に印加して、前記しきい値よりも絶対値が大きなセルフバイアス電圧値に変更して堆積膜を形成することを特徴とする堆積膜形成方法。
  2. 前記第１の電力を印加した電極に生じるセルフバイアス電圧値が第１のセルフバイアス電圧値から第２のセルフバイアス電圧値に変化して、前記第２のセルフバイアス電圧値が前記しきい値に到達した際に、
    前記第１の電力よりも高い第２の電力を前記電極に印加して、前記第１のセルフバイアス電圧値ならびに前記第２のセルフバイアス電圧値よりも絶対値が大きなセルフバイアス電圧値に変更して堆積膜を形成することを特徴とする請求項１に記載の堆積膜形成方法。
  3. 原料ガスを反応容器の放電空間内へ導入し、電力を印加して放電を生起させ原料ガスを分解し、堆積膜を形成する方法において、
    第１の流量の原料ガスを導入して電力を印加した電極に生じるセルフバイアス電圧値があらかじめ設定されたしきい値に到達した際に、原料ガスを第１の流量よりも多い第２の流量に変更して堆積膜を形成することを特徴とする堆積膜形成方法。
  4. 原料ガスを反応容器の放電空間内へ導入し、電力を印加して放電を生起させ原料ガスを分解し、堆積膜を形成する方法において、
    第１の成膜温度で電力を印加した電極に生じるセルフバイアス電圧値があらかじめ設定されたしきい値に到達した際に、第１の成膜温度よりも高い第２の成膜温度に変更して堆積膜を形成することを特徴とする堆積膜形成方法。
  5. 原料ガスを反応容器の放電空間内へ導入し、電力を印加して放電を生起させ原料ガスを分解し、堆積膜を形成する方法において、
    第１の膜堆積時間で堆積膜を形成し、電力を印加した電極に生じるセルフバイアス電圧値があらかじめ設定されたしきい値に到達した際に、第１の膜堆積時間よりも長い第２の膜堆積時間に変更して堆積膜を形成することを特徴とする堆積膜形成方法。
  6. 原料ガスを反応容器の放電空間内へ導入し、電力を印加して放電を生起させ原料ガスを分解し、非単結晶太陽電池を作製する堆積膜形成方法において、
    電力を印加した電極に生じるセルフバイアス電圧値と前記非単結晶太陽電池の短絡電流との関係に基づいて、前記短絡電流が所望の範囲内に維持可能なセルフバイアス電圧値のしきい値を設定し、
    前記セルフバイアス電圧値が前記しきい値に到達した際に、反応容器内のメンテナンスをおこなうことを特徴とする非単結晶太陽電池を作製する堆積膜形成方法。
  7. 少なくとも原料ガスを反応容器の放電空間内へ導入する手段と、電力を印加して放電を生起させ原料ガスを分解する手段とを有する堆積膜形成装置において、
    第１の電力を印加した電極に生じるセルフバイアス電圧値を検出する手段と、該セルフバイアス電圧値とあらかじめ設定されたしきい値とを比較する手段と、該セルフバイアス電圧値が前記しきい値に到達した際に、第１の電力よりも高い第２の電力を前記電極に印加して、前記しきい値よりも絶対値が大きなセルフバイアス電圧値に変更する手段とを有することを特徴とする堆積膜形成装置。
  8. 前記第１の電力を印加した電極に生じるセルフバイアス電圧値が第１のセルフバイアス電圧値から第２のセルフバイアス電圧値に変化して前記第２のセルフバイアス電圧値が前記しきい値に到達した際に、
    前記第１の電力よりも高い第２の電力を前記電極に印加して、前記第１のセルフバイアス電圧値ならびに前記第２のセルフバイアス電圧値よりも絶対値が大きなセルフバイアス電圧値に変更して堆積膜を形成する手段を有することを特徴とする請求項７に記載の堆積膜形成装置。
  9. 少なくとも原料ガスを反応容器の放電空間内へ導入する手段と、電力を印加して放電を生起させ原料ガスを分解する手段とを有する堆積膜形成装置において、
    第１の流量の原料ガスを導入して電力を印加した電極に生じるセルフバイアス電圧値を検出する手段と、該セルフバイアス電圧値とあらかじめ設定されたしきい値とを比較する手段と、該セルフバイアス電圧値が前記しきい値に到達した際に、原料ガスを第１の流量よりも多い第２の流量に変更する手段とを有することを特徴とする堆積膜形成装置。
  10. 少なくとも原料ガスを反応容器の放電空間内へ導入する手段と、電力を印加して放電を生起させ原料ガスを分解する手段とを有する堆積膜形成装置において、
    第１の成膜温度で電力を印加した電極に生じるセルフバイアス電圧値を検出する手段と、該セルフバイアス電圧値とあらかじめ設定されたしきい値とを比較する手段と、該セルフバイアス電圧値が前記しきい値に到達した際に、第１の成膜温度よりも高い第２の成膜温度に変更する手段とを有することを特徴とする堆積膜形成装置。
  11. 少なくとも原料ガスを反応容器の放電空間内へ導入する手段と、電力を印加して放電を生起させ原料ガスを分解する手段とを有する堆積膜形成装置において、
    第１の膜堆積時間で堆積膜を形成し、電力を印加した電極に生じるセルフバイアス電圧値を検出する手段と、該セルフバイアス電圧値とあらかじめ設定されたしきい値とを比較する手段と、該セルフバイアス電圧値が前記しきい値に到達した際に、第１の膜堆積時間よりも長い第２の膜堆積時間に変更して堆積膜を形成する手段とを有することを特徴とする堆積膜形成装置。
JP2004153045A 2004-05-24 2004-05-24 堆積膜形成方法および堆積膜形成装置 Expired - Fee Related JP4416569B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2004153045A JP4416569B2 (ja) 2004-05-24 2004-05-24 堆積膜形成方法および堆積膜形成装置
US11/133,187 US7514342B2 (en) 2004-05-24 2005-05-20 Method and apparatus for forming deposited film
US12/123,248 US20080268564A1 (en) 2004-05-24 2008-05-19 Method and apparatus for forming deposited film
US12/123,920 US20080216748A1 (en) 2004-05-24 2008-05-20 Method and apparatus for forming deposited film

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2004153045A JP4416569B2 (ja) 2004-05-24 2004-05-24 堆積膜形成方法および堆積膜形成装置

Publications (2)

Publication Number Publication Date
JP2005336508A true JP2005336508A (ja) 2005-12-08
JP4416569B2 JP4416569B2 (ja) 2010-02-17

Family

ID=35375735

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004153045A Expired - Fee Related JP4416569B2 (ja) 2004-05-24 2004-05-24 堆積膜形成方法および堆積膜形成装置

Country Status (2)

Country Link
US (3) US7514342B2 (ja)
JP (1) JP4416569B2 (ja)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102005062977B3 (de) * 2005-12-28 2007-09-13 Sulfurcell Solartechnik Gmbh Verfahren und Vorrichtung zur Umsetzung metallischer Vorläuferschichten zu Chalkopyritschichten von CIGSS-solarzellen
TW200905730A (en) * 2007-07-23 2009-02-01 Ind Tech Res Inst Method for forming a microcrystalline silicon film
GB2453766A (en) * 2007-10-18 2009-04-22 Novalia Ltd Method of fabricating an electronic device
CN102576776B (zh) * 2009-07-22 2015-07-22 三菱电机株式会社 太阳能电池单元及其制造方法
CN102686918B (zh) * 2009-11-13 2014-12-17 株式会社Ihi 流体设备的密封结构

Family Cites Families (28)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4400409A (en) 1980-05-19 1983-08-23 Energy Conversion Devices, Inc. Method of making p-doped silicon films
US4557819A (en) * 1984-07-20 1985-12-10 Varian Associates, Inc. System for igniting and controlling a wafer processing plasma
JP3155413B2 (ja) * 1992-10-23 2001-04-09 キヤノン株式会社 光受容部材の形成方法、該方法による光受容部材および堆積膜の形成装置
US5557215A (en) * 1993-05-12 1996-09-17 Tokyo Electron Limited Self-bias measuring method, apparatus thereof and electrostatic chucking apparatus
US5911856A (en) * 1993-09-03 1999-06-15 Canon Kabushiki Kaisha Method for forming thin film
TW293231B (ja) * 1994-04-27 1996-12-11 Aneruba Kk
JPH07335558A (ja) 1994-06-09 1995-12-22 Kokusai Electric Co Ltd プラズマｃｖｄ装置
JPH08193271A (ja) * 1995-01-13 1996-07-30 Aneruba Kk その場クリーニング処理後の予備的処理完了点検出装置および完了点検出法
JPH08335573A (ja) * 1995-04-05 1996-12-17 Tokyo Electron Ltd プラズマ成膜方法及びその装置
ATE251341T1 (de) * 1996-08-01 2003-10-15 Surface Technology Systems Plc Verfahren zur ätzung von substraten
US6197116B1 (en) * 1996-08-29 2001-03-06 Fujitsu Limited Plasma processing system
JP3514408B2 (ja) * 1996-09-12 2004-03-31 キヤノン株式会社 透明導電膜をスパッタ形成する方法
US5854138A (en) * 1997-07-29 1998-12-29 Cypress Semiconductor Corp. Reduced-particle method of processing a semiconductor and/or integrated circuit
US5976334A (en) * 1997-11-25 1999-11-02 Applied Materials, Inc. Reliable sustained self-sputtering
JPH11233801A (ja) * 1998-02-17 1999-08-27 Canon Inc 微結晶シリコン膜の形成方法、および光起電力素子
JPH11233443A (ja) * 1998-02-17 1999-08-27 Canon Inc 微結晶シリコン膜の形成方法、光起電力素子、および半導体薄膜の形成装置
KR100273326B1 (ko) * 1998-12-04 2000-12-15 김영환 고주파 스퍼터링 장치 및 이를 이용한 박막형성방법
US7041205B2 (en) * 2001-08-14 2006-05-09 Seagate Technology Llc Sputtering target and method for making composite soft magnetic films with a sintered target
US6692619B1 (en) * 2001-08-14 2004-02-17 Seagate Technology Llc Sputtering target and method for making composite soft magnetic films
JP4312630B2 (ja) * 2004-03-02 2009-08-12 東京エレクトロン株式会社 プラズマ処理方法及びプラズマ処理装置
US7323116B2 (en) * 2004-09-27 2008-01-29 Lam Research Corporation Methods and apparatus for monitoring a process in a plasma processing system by measuring self-bias voltage
US20060065631A1 (en) * 2004-09-27 2006-03-30 Chia-Cheng Cheng Methods and apparatus for monitoring a process in a plasma processing system by measuring impedance
US20060065632A1 (en) * 2004-09-27 2006-03-30 Chia-Cheng Cheng Methods and apparatus for monitoring a process in a plasma processing system by measuring a plasma frequency
US7767055B2 (en) * 2004-12-03 2010-08-03 Tokyo Electron Limited Capacitive coupling plasma processing apparatus
JP4476885B2 (ja) * 2005-07-06 2010-06-09 富士通マイクロエレクトロニクス株式会社 半導体装置の製造方法および半導体製造システム
JP4657949B2 (ja) * 2006-03-01 2011-03-23 株式会社日立ハイテクノロジーズ エッチング処理装置および自己バイアス電圧測定方法ならびにエッチング処理装置の監視方法
US7645710B2 (en) * 2006-03-09 2010-01-12 Applied Materials, Inc. Method and apparatus for fabricating a high dielectric constant transistor gate using a low energy plasma system
US7837838B2 (en) * 2006-03-09 2010-11-23 Applied Materials, Inc. Method of fabricating a high dielectric constant transistor gate using a low energy plasma apparatus

Also Published As

Publication number Publication date
JP4416569B2 (ja) 2010-02-17
US7514342B2 (en) 2009-04-07
US20080268564A1 (en) 2008-10-30
US20080216748A1 (en) 2008-09-11
US20050260831A1 (en) 2005-11-24

Similar Documents

Publication Publication Date Title
US6072117A (en) Photovoltaic device provided with an opaque substrate having a specific irregular surface structure
JP2984595B2 (ja) 光起電力素子
AU734676B2 (en) Photovoltaic element and method of producing same
KR100340891B1 (ko) 비단결정반도체박막형성장치,그의형성방법및광기전력소자의제조방법
EP1548848A1 (en) Amorphous silicon solar cell
KR100430021B1 (ko) 퇴적 막 형성 장치
US6495392B2 (en) Process for producing a semiconductor device
EP0561500B1 (en) Semiconductor device with RF deposited intrinsic buffer layer
US20090266704A1 (en) Sputtering Method and Sputtering Apparatus, and Electronic Device Manufacturing Method
US7514342B2 (en) Method and apparatus for forming deposited film
US5897332A (en) Method for manufacturing photoelectric conversion element
WO2010023947A1 (ja) 光電変換装置の製造方法、光電変換装置、及び光電変換装置の製造システム
US6025039A (en) Method for producing a photovoltaic cell
JP2005167264A (ja) 堆積膜形成方法、半導体素子の製造方法、及び光電変換素子の製造方法
JP3684013B2 (ja) 半導体薄膜及び光起電力素子の作製装置
JP3367981B2 (ja) 堆積膜形成方法および堆積膜形成装置
JP3542480B2 (ja) 非単結晶半導体薄膜の形成装置、非単結晶半導体薄膜の形成方法、及び光起電力素子の製造方法
US20040007181A1 (en) Deposited-film formation process and formation system
JP3554314B2 (ja) 堆積膜形成方法
JP3017393B2 (ja) 光起電力素子の製造法
JP2004266111A (ja) 微結晶膜および微結晶薄膜太陽電池の製造方法
JP3072831B2 (ja) 光起電力素子
JP2001098382A (ja) 堆積膜形成方法
JP3684012B2 (ja) 光起電力素子の作製方法
JP2004087932A (ja) 光起電力素子の製造方法及び光起電力素子

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20070518

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20091109

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20091117

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20091124

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121204

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131204

Year of fee payment: 4

LAPS Cancellation because of no payment of annual fees