JP4476885B2 - 半導体装置の製造方法および半導体製造システム - Google Patents
半導体装置の製造方法および半導体製造システム Download PDFInfo
- Publication number
- JP4476885B2 JP4476885B2 JP2005197224A JP2005197224A JP4476885B2 JP 4476885 B2 JP4476885 B2 JP 4476885B2 JP 2005197224 A JP2005197224 A JP 2005197224A JP 2005197224 A JP2005197224 A JP 2005197224A JP 4476885 B2 JP4476885 B2 JP 4476885B2
- Authority
- JP
- Japan
- Prior art keywords
- manufacturing
- thickness
- heat treatment
- parameter
- layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 238000004519 manufacturing process Methods 0.000 title claims description 149
- 239000004065 semiconductor Substances 0.000 title claims description 122
- 239000000758 substrate Substances 0.000 claims description 110
- 238000000034 method Methods 0.000 claims description 74
- 238000002513 implantation Methods 0.000 claims description 73
- 238000001312 dry etching Methods 0.000 claims description 70
- 238000010438 heat treatment Methods 0.000 claims description 67
- 238000005530 etching Methods 0.000 claims description 50
- 239000012535 impurity Substances 0.000 claims description 47
- 230000004913 activation Effects 0.000 claims description 46
- 230000008569 process Effects 0.000 claims description 39
- 238000009792 diffusion process Methods 0.000 claims description 33
- 238000012545 processing Methods 0.000 claims description 33
- 238000004364 calculation method Methods 0.000 claims description 24
- 125000006850 spacer group Chemical group 0.000 claims description 23
- 238000004886 process control Methods 0.000 claims description 21
- 238000002347 injection Methods 0.000 claims description 18
- 239000007924 injection Substances 0.000 claims description 18
- 238000005468 ion implantation Methods 0.000 claims description 13
- 238000000572 ellipsometry Methods 0.000 claims description 9
- 230000003213 activating effect Effects 0.000 claims description 4
- 238000004891 communication Methods 0.000 claims description 4
- 230000035515 penetration Effects 0.000 claims description 2
- 239000010408 film Substances 0.000 description 71
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 66
- 229910052710 silicon Inorganic materials 0.000 description 66
- 239000010703 silicon Substances 0.000 description 66
- 235000012431 wafers Nutrition 0.000 description 26
- 238000007689 inspection Methods 0.000 description 21
- 238000013500 data storage Methods 0.000 description 15
- 238000010586 diagram Methods 0.000 description 14
- 238000005229 chemical vapour deposition Methods 0.000 description 10
- 238000001020 plasma etching Methods 0.000 description 10
- 150000002500 ions Chemical class 0.000 description 8
- 238000001004 secondary ion mass spectrometry Methods 0.000 description 7
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N silicon dioxide Inorganic materials O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 7
- 230000008859 change Effects 0.000 description 6
- 229910052814 silicon oxide Inorganic materials 0.000 description 5
- 230000004075 alteration Effects 0.000 description 4
- 230000015572 biosynthetic process Effects 0.000 description 4
- 239000013078 crystal Substances 0.000 description 4
- 238000005259 measurement Methods 0.000 description 4
- 229910052581 Si3N4 Inorganic materials 0.000 description 3
- 230000007423 decrease Effects 0.000 description 3
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 3
- 238000004380 ashing Methods 0.000 description 2
- 238000011109 contamination Methods 0.000 description 2
- 239000006185 dispersion Substances 0.000 description 2
- 230000005669 field effect Effects 0.000 description 2
- 238000002955 isolation Methods 0.000 description 2
- 238000012423 maintenance Methods 0.000 description 2
- 230000007246 mechanism Effects 0.000 description 2
- 238000012544 monitoring process Methods 0.000 description 2
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 2
- 229920005591 polysilicon Polymers 0.000 description 2
- 238000011144 upstream manufacturing Methods 0.000 description 2
- 229910000577 Silicon-germanium Inorganic materials 0.000 description 1
- 230000009471 action Effects 0.000 description 1
- 230000008901 benefit Effects 0.000 description 1
- 238000004140 cleaning Methods 0.000 description 1
- 230000000295 complement effect Effects 0.000 description 1
- 239000000470 constituent Substances 0.000 description 1
- 230000001276 controlling effect Effects 0.000 description 1
- 230000002596 correlated effect Effects 0.000 description 1
- 230000000875 corresponding effect Effects 0.000 description 1
- 238000013480 data collection Methods 0.000 description 1
- 238000009826 distribution Methods 0.000 description 1
- 239000002019 doping agent Substances 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000000295 emission spectrum Methods 0.000 description 1
- 238000002474 experimental method Methods 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 230000005596 ionic collisions Effects 0.000 description 1
- 238000007726 management method Methods 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 238000004088 simulation Methods 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
- 239000010409 thin film Substances 0.000 description 1
- 238000012546 transfer Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/6656—Unipolar field-effect transistors with an insulated gate, i.e. MISFET using multiple spacer layers, e.g. multiple sidewall spacers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
- H01L22/10—Measuring as part of the manufacturing process
- H01L22/12—Measuring as part of the manufacturing process for structural parameters, e.g. thickness, line width, refractive index, temperature, warp, bond strength, defects, optical inspection, electrical measurement of structural dimensions, metallurgic measurement of diffusions
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/7833—Field effect transistors with field effect produced by an insulated gate with lightly doped drain or source extension, e.g. LDD MOSFET's; DDD MOSFET's
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66568—Lateral single gate silicon transistors
- H01L29/66575—Lateral single gate silicon transistors where the source and drain or source and drain extensions are self-aligned to the sides of the gate
- H01L29/6659—Lateral single gate silicon transistors where the source and drain or source and drain extensions are self-aligned to the sides of the gate with both lightly doped source and drain extensions and source and drain self-aligned to the sides of the gate, e.g. lightly doped drain [LDD] MOSFET, double diffused drain [DDD] MOSFET
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
- Thin Film Transistor (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
- Drying Of Semiconductors (AREA)
Description
また、本発明の他の観点によれば、ゲート電極の両側の半導体基板中に、一対の拡散層を有する半導体装置を製造する半導体製造システムであって、ドライエッチング装置と、イオン注入装置と、活性化熱処理装置とを含む製造装置システムと、前記製造装置システムから製造履歴データを取得して、製造履歴データに基づいて処理レシピを算出し、該処理レシピを製造装置に送出するプロセス制御手段と、前記製造装置とプロセス制御手段とを接続する通信手段とを備え、前記プロセス制御手段は、ドライエッチング装置のエッチング条件に基づいて、予め取得したドライエッチングのエッチング条件と変質層の厚さとの関係に基づいて変質層の厚さを推定し、該変質層の厚さに基づいて、拡散層が所定のシート抵抗値に設定されるように、注入パラメータまたは熱処理パラメータを算出し、前記イオン注入装置および活性化熱処理装置が、それぞれ前記注入パラメータおよび熱処理パラメータに基づいて制御されることを特徴とする半導体製造システムが提供される。
図1は、本発明の第1の実施の形態に係る半導体装置の製造方法のフロー図である。図1には、後の第2の実施の形態に係る半導体装置の製造方法における製造工程を合わせて示している。
本発明の第2の実施の形態に係る半導体装置の製造方法は、変質層の厚さを測定する代わりに、オフセットスペーサ形成工程におけるドライエッチング処理条件に基づいて変質層の厚さを推定し、推定された変質層の厚さに基づいて注入パラメータあるいは活性化熱処理パラメータを設定する。
本発明の第3の実施の形態に係る半導体製造システムは、上述した第1および第2の実施の形態に係る製造方法の実行に好適な半導体製造システムである。
(付記1) ゲート電極の両側の半導体基板中に、一対の拡散層を有する半導体装置の製造方法であって、
前記半導体基板上にゲート絶縁膜およびゲート電極を形成する工程と、
前記半導体基板の表面に形成された変質層の厚さを取得する工程と、
前記半導体基板中、前記ゲート電極の両側に所定の注入パラメータに基づいて不純物元素を注入して一対の拡散層を形成する工程と、
所定の熱処理パラメータに基づいて活性化熱処理する工程とを含み、
前記変質層の厚さを取得する工程と、拡散層を形成する工程との間に、前記取得した変質層の厚さに基づいて、拡散層が所定のシート抵抗値に設定されるように、前記注入パラメータまたは熱処理パラメータを算出するパラメータ算出工程をさらに含むことを特徴とする半導体装置の製造方法。
(付記2) 前記パラメータ算出工程は、前記取得した変質層の厚さと、予め取得した注入パラメータあるいは熱処理パラメータと拡散層のシート抵抗と変質層の厚さとの関係に基づいて行うことを特徴とする付記1記載の半導体装置の製造方法。
(付記3) 前記関係における変質層の厚さは、エリプソメトリ法により決定することを特徴とする付記2記載の半導体装置の製造方法。
(付記4) 前記関係における変質層の厚さは、ドライエッチング処理の際に用いたガスに含まれる元素の、SIMS法により得られた半導体基板中の深さプロファイルに基づいて決定することを特徴とする付記2記載の半導体装置の製造方法。
(付記5) 前記算出工程において、注入パラメータは、注入エネルギーおよび注入ドーズ量の少なくともいずれかであることを特徴とする付記2〜4のうち、いずれか一項記載の半導体装置の製造方法。
(付記6) 前記算出工程において、活性化熱処理パラメータは、熱処理温度および熱処理時間のいずれかであることを特徴とする付記2〜4のうち、いずれか一項記載の半導体装置の製造方法。
(付記7) 前記変質層の厚さを取得する工程は、エリプソメトリ法により変質層の厚さを測定することを特徴とする付記1〜6のうち、いずれか一項記載の半導体装置の製造方法。
(付記8) 前記変質層の厚さを取得する工程は、拡散層を形成する工程の前に行うドライエッチング処理の際のエッチングパラメータをモニターし、予め取得したエッチングパラメータと変質層の厚さとの関係に基づいて半導体基板の表面に形成された変質層の厚さを推定することを特徴とする付記1〜6のうち、いずれか一項記載の半導体装置の製造方法。
(付記9) 前記拡散層を形成する工程の前に、半導体基板の表面およびゲート電極を覆う絶縁膜を形成し、該絶縁膜をドライエッチング処理により除去してゲート電極の側壁上に一対のオフセットスペーサ膜を形成する工程をさらに備え、
前記変質層の厚さを取得する処理は、前記ドライエッチング処理におけるエッチングパラメータ、および予め取得したエッチングパラメータと変質層の厚さとの関係に基づいて半導体基板の表面に形成された変質層の厚さを推定することを特徴とする付記1〜6のうち、いずれか一項記載の半導体装置の製造方法。
(付記10) 前記エッチングパラメータは、ドライエッチング処理中にモニターした自己バイアス電圧あることを特徴とする付記9記載の半導体装置の製造方法。
(付記11) 前記エッチングパラメータは、前記ドライエッチング処理中にモニターしたオーバーエッチング時間をさらに含むことを特徴とする付記10記載の半導体装置の製造方法。
(付記12) ゲート電極の両側の半導体基板中に、一対の拡散層を有する半導体装置を製造する半導体製造システムであって、
ドライエッチング装置と、イオン注入装置と、活性化熱処理装置と、検査装置を含む製造装置システムと、
前記製造装置システムから製造履歴データを取得して、製造履歴データに基づいて処理レシピを算出し、該処理レシピを製造装置システムに送出するプロセス制御手段と、
前記製造装置とプロセス制御手段とを接続する通信手段とを備え、
前記プロセス制御手段は、前記検査装置により測定した半導体基板の変質層の厚さに基づいて、拡散層が所定のシート抵抗値に設定されるように、注入パラメータまたは熱処理パラメータを算出し、
前記イオン注入装置および活性化熱処理装置は、それぞれ前記注入パラメータおよび熱処理パラメータに基づいて制御されることを特徴とする半導体製造システム。
(付記13) ゲート電極の両側の半導体基板中に、一対の拡散層を有する半導体装置を製造する半導体製造システムであって、
ドライエッチング装置と、イオン注入装置と、活性化熱処理装置とを含む製造装置システムと、
前記製造装置システムから製造履歴データを取得して、製造履歴データに基づいて処理レシピを算出し、該処理レシピを製造装置に送出するプロセス制御手段と、
前記製造装置とプロセス制御手段とを接続する通信手段とを備え、
前記プロセス制御手段は、ドライエッチング装置のエッチング条件に基づいて、予め取得したドライエッチングのエッチング条件と変質層の厚さとの関係に基づいて変質層の厚さを推定し、該変質層の厚さに基づいて、拡散層が所定のシート抵抗値に設定されるように、注入パラメータまたは熱処理パラメータを算出し、前記イオン注入装置および活性化熱処理装置が、それぞれ前記注入パラメータおよび熱処理パラメータに基づいて制御されることを特徴とする半導体製造システム。
11 シリコン基板
11DM 変質層
11EA,11EB ソース/ドレインエクステンション領域
11n n型ウェル
11S,11D ソース/ドレイン領域
12 素子分離領域
13 ゲート絶縁膜
14 ゲート電極
15A,15B オフセットスペーサ
16A,16B 側壁絶縁膜
20 ドライエッチング装置
21 真空容器
22 カソード電極
23 アノード電極
24 高周波(RF)電源
25 自己バイアス電圧(Vdc)測定部
30 半導体製造システム
40 製造装置システム
41 CVD装置
42 ドライエッチング装置
43 不純物元素注入装置
44 活性化熱処理装置
45 検査装置
50 製造制御システム
51 製造装置制御部
52 プロセス条件算出部
53 プロセス制御データ記憶部
54 データ集計部
55 製造履歴データ記憶部
56 検査結果データ記憶部
Claims (9)
- ゲート電極の両側の半導体基板中に、一対の拡散層を有する半導体装置の製造方法であって、
前記半導体基板上に絶縁膜及び電極膜を形成し、前記絶縁膜及び前記電極膜をドライエッチングにより選択的に除去することによりゲート絶縁膜およびゲート電極を形成する工程と、
前記半導体基板の表面に形成されるものであって、前記ドライエッチングにおいて、イオン化したエッチングガスが侵入し前記半導体基板の結晶性が劣化した領域である変質層の厚さを取得する工程と、
前記半導体基板中、前記ゲート電極の両側に所定の注入パラメータに基づいて不純物元素を注入して一対の拡散層を形成する工程と、
所定の熱処理パラメータに基づいて活性化熱処理する工程とを含み、
前記変質層の厚さを取得する工程と、拡散層を形成する工程との間に、前記取得した変質層の厚さに基づいて、拡散層が所定のシート抵抗値に設定されるように、前記注入パラメータまたは熱処理パラメータを算出するパラメータ算出工程をさらに含むことを特徴とする半導体装置の製造方法。 - 前記パラメータ算出工程は、前記取得した変質層の厚さと、予め取得した注入パラメータあるいは熱処理パラメータと拡散層のシート抵抗と変質層の厚さとの関係に基づいて行うことを特徴とする請求項1記載の半導体装置の製造方法。
- 前記関係における変質層の厚さは、エリプソメトリ法により、屈折率が異なる領域を前記関係における変質層とし、決定することを特徴とする請求項2記載の半導体装置の製造方法。
- 前記関係における変質層の厚さは、ドライエッチング処理の際に用いたガスに含まれる元素の、SIMS法により得られた半導体基板中の深さプロファイルに基づいて、前記エッチングガスが所定量以上侵入している領域を前記関係における変質層とし、決定することを特徴とする請求項2記載の半導体装置の製造方法。
- 前記算出工程において、注入パラメータは、注入エネルギーおよび注入ドーズ量の少なくともいずれかであることを特徴とする請求項2〜4のうち、いずれか一項記載の半導体装置の製造方法。
- 前記算出工程において、活性化熱処理パラメータは、熱処理温度および熱処理時間のいずれかであることを特徴とする請求項2〜4のうち、いずれか一項記載の半導体装置の製造方法。
- ゲート電極の両側の半導体基板中に、一対の拡散層を有する半導体装置の製造方法であって、
前記半導体基板上にゲート絶縁膜およびゲート電極を形成する工程と、
前記半導体基板の表面および前記ゲート電極を覆う絶縁膜を形成し、該絶縁膜をドライエッチング処理により除去してゲート電極の側壁上に一対のオフセットスペーサ膜を形成する工程と、
前記半導体基板の表面に形成されるものであって、前記ドライエッチングにおいて、イオン化したエッチングガスが侵入し前記半導体基板の結晶性が劣化した領域である変質層の厚さを取得する工程と、
前記半導体基板中、前記ゲート電極の両側に所定の注入パラメータに基づいて不純物元素を注入して一対の拡散層を形成する工程と、
所定の熱処理パラメータに基づいて活性化熱処理する工程とを含み、
前記変質層の厚さを取得する工程は、前記ドライエッチング処理におけるエッチングパラメータ、および予め取得したエッチングパラメータと変質層の厚さとの関係に基づいて半導体基板の表面に形成された変質層の厚さを推定することを特徴とする半導体装置の製造方法。 - 前記エッチングパラメータは、ドライエッチング処理中にモニターした自己バイアス電圧であることを特徴とする請求項7記載の半導体装置の製造方法。
- ゲート電極の両側の半導体基板中に、一対の拡散層を有する半導体装置を製造する半導体製造システムであって、
ドライエッチング装置と、イオン注入装置と、活性化熱処理装置とを含む製造装置システムと、
前記製造装置システムから製造履歴データを取得して、製造履歴データに基づいて処理レシピを算出し、該処理レシピを製造装置に送出するプロセス制御手段と、
前記製造装置とプロセス制御手段とを接続する通信手段とを備え、
前記プロセス制御手段は、ドライエッチング装置のエッチング条件に基づいて、予め取得したドライエッチングのエッチング条件と、前記ドライエッチングにおいて、イオン化したエッチングガスが侵入し前記半導体基板の結晶性が劣化した領域である変質層の厚さとの関係に基づいて変質層の厚さを推定し、該変質層の厚さに基づいて、拡散層が所定のシート抵抗値に設定されるように、注入パラメータまたは熱処理パラメータを算出し、前記イオン注入装置および活性化熱処理装置が、それぞれ前記注入パラメータおよび熱処理パラメータに基づいて制御されることを特徴とする半導体製造システム。
Priority Applications (6)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005197224A JP4476885B2 (ja) | 2005-07-06 | 2005-07-06 | 半導体装置の製造方法および半導体製造システム |
TW094135176A TWI271863B (en) | 2005-07-06 | 2005-10-07 | Method and system for manufacturing semiconductor device having less variation in electrical characteristics |
US11/245,086 US7595261B2 (en) | 2005-07-06 | 2005-10-07 | Method and system for manufacturing semiconductor device having less variation in electrical characteristics |
KR1020050103721A KR100654204B1 (ko) | 2005-07-06 | 2005-11-01 | 반도체 장치의 제조 방법 및 반도체 제조 시스템 |
CNB2005101200773A CN100559556C (zh) | 2005-07-06 | 2005-11-03 | 电特性变化较小的半导体器件的制造方法及系统 |
US12/545,456 US8206550B2 (en) | 2005-07-06 | 2009-08-21 | Method and system for manufacturing semiconductor device having less variation in electrical characteristics |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005197224A JP4476885B2 (ja) | 2005-07-06 | 2005-07-06 | 半導体装置の製造方法および半導体製造システム |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2007019141A JP2007019141A (ja) | 2007-01-25 |
JP4476885B2 true JP4476885B2 (ja) | 2010-06-09 |
Family
ID=37597698
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2005197224A Expired - Fee Related JP4476885B2 (ja) | 2005-07-06 | 2005-07-06 | 半導体装置の製造方法および半導体製造システム |
Country Status (5)
Country | Link |
---|---|
US (2) | US7595261B2 (ja) |
JP (1) | JP4476885B2 (ja) |
KR (1) | KR100654204B1 (ja) |
CN (1) | CN100559556C (ja) |
TW (1) | TWI271863B (ja) |
Families Citing this family (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4416569B2 (ja) * | 2004-05-24 | 2010-02-17 | キヤノン株式会社 | 堆積膜形成方法および堆積膜形成装置 |
JP4828831B2 (ja) * | 2005-01-18 | 2011-11-30 | パナソニック株式会社 | 半導体装置の製造方法 |
EP1864219A1 (en) * | 2006-02-28 | 2007-12-12 | Mentor Graphics Corporation | Monitoring physical parameters in an emulation environment |
US7495280B2 (en) * | 2006-05-16 | 2009-02-24 | Taiwan Semiconductor Manufacturing Company, Ltd. | MOS devices with corner spacers |
JP2008072032A (ja) * | 2006-09-15 | 2008-03-27 | Toshiba Corp | 半導体装置の製造方法 |
JP5123930B2 (ja) * | 2007-03-27 | 2013-01-23 | 昭和電工株式会社 | 記録媒体の製造方法 |
US7816152B2 (en) * | 2007-04-11 | 2010-10-19 | WaferMaster, Inc. | In situ, ex situ and inline process monitoring, optimization and fabrication |
US20090248390A1 (en) * | 2008-03-31 | 2009-10-01 | Eric Durand | Trace debugging in a hardware emulation environment |
JP5352144B2 (ja) * | 2008-07-22 | 2013-11-27 | 株式会社荏原製作所 | 荷電粒子ビーム検査方法及び装置 |
Family Cites Families (14)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US142839A (en) * | 1873-09-16 | Improvement in sewing-machine powers | ||
US6128084A (en) * | 1997-06-11 | 2000-10-03 | Matsushita Electronics Corporation | Evaluation method of semiconductor layer, method for fabricating semiconductor device, and storage medium |
US6063698A (en) * | 1997-06-30 | 2000-05-16 | Motorola, Inc. | Method for manufacturing a high dielectric constant gate oxide for use in semiconductor integrated circuits |
IT1306911B1 (it) * | 1998-06-30 | 2001-10-11 | Stmicroelettronica Srl | Metodo per misurare lo spessore di uno strato di silicio danneggiatoda attacchi con plasma |
US6535285B1 (en) * | 2000-02-08 | 2003-03-18 | Therma-Wave, Inc. | Combination thermal wave and optical spectroscopy measurement system |
JP2001326347A (ja) | 2000-05-17 | 2001-11-22 | Sanyo Electric Co Ltd | 半導体装置とその製造方法 |
US6495406B1 (en) * | 2000-08-31 | 2002-12-17 | Micron Technology, Inc. | Method of forming lightly doped drain MOS transistor including forming spacers on gate electrode pattern before exposing gate insulator |
US6666577B2 (en) * | 2000-11-02 | 2003-12-23 | Matsushita Electric Industrial Co., Ltd. | Method for predicting temperature, test wafer for use in temperature prediction, and method for evaluating lamp heating system |
US6635584B2 (en) * | 2001-12-28 | 2003-10-21 | Texas Instruments Incorporated | Versatile system for forming uniform wafer surfaces |
KR100528465B1 (ko) * | 2003-02-11 | 2005-11-15 | 삼성전자주식회사 | 모오스 전계 효과 트랜지스터의 제조 방법 |
US6947805B1 (en) * | 2003-08-04 | 2005-09-20 | Advanced Micro Devices, Inc. | Dynamic metrology sampling techniques for identified lots, and system for performing same |
JP4138613B2 (ja) * | 2003-09-05 | 2008-08-27 | 株式会社東芝 | 製造工程設計方法及び製造工程設計支援方法 |
US7078711B2 (en) * | 2004-02-13 | 2006-07-18 | Applied Materials, Inc. | Matching dose and energy of multiple ion implanters |
JP4837902B2 (ja) * | 2004-06-24 | 2011-12-14 | 富士通セミコンダクター株式会社 | 半導体装置 |
-
2005
- 2005-07-06 JP JP2005197224A patent/JP4476885B2/ja not_active Expired - Fee Related
- 2005-10-07 US US11/245,086 patent/US7595261B2/en not_active Expired - Fee Related
- 2005-10-07 TW TW094135176A patent/TWI271863B/zh not_active IP Right Cessation
- 2005-11-01 KR KR1020050103721A patent/KR100654204B1/ko active IP Right Grant
- 2005-11-03 CN CNB2005101200773A patent/CN100559556C/zh not_active Expired - Fee Related
-
2009
- 2009-08-21 US US12/545,456 patent/US8206550B2/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
KR100654204B1 (ko) | 2006-12-06 |
CN1892997A (zh) | 2007-01-10 |
US7595261B2 (en) | 2009-09-29 |
US20070026541A1 (en) | 2007-02-01 |
US20090308536A1 (en) | 2009-12-17 |
CN100559556C (zh) | 2009-11-11 |
US8206550B2 (en) | 2012-06-26 |
TW200703645A (en) | 2007-01-16 |
TWI271863B (en) | 2007-01-21 |
JP2007019141A (ja) | 2007-01-25 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4476885B2 (ja) | 半導体装置の製造方法および半導体製造システム | |
US6133132A (en) | Method for controlling transistor spacer width | |
US7192881B2 (en) | Method of forming sidewall spacer elements for a circuit element by increasing an etch selectivity | |
CN100423181C (zh) | 在蚀刻处理中控制关键尺寸的方法 | |
US6777299B1 (en) | Method for removal of a spacer | |
JP2003077900A (ja) | 半導体装置の製造方法 | |
US20050148154A1 (en) | Semiconductor device and manufacturing method therefor | |
US9460963B2 (en) | Self-aligned contacts and methods of fabrication | |
US20070166902A1 (en) | Method to control the gate sidewall profile by graded material composition | |
JP2008072032A (ja) | 半導体装置の製造方法 | |
JP4769568B2 (ja) | 半導体装置の製造方法、及び半導体装置の評価方法 | |
US7989330B2 (en) | Dry etching method | |
US6461878B1 (en) | Feedback control of strip time to reduce post strip critical dimension variation in a transistor gate electrode | |
US8030187B2 (en) | Method for manufacturing semiconductor device | |
CN110233095B (zh) | 栅介质层、场效应管的制造方法及场效应管器件 | |
US7179745B1 (en) | Method for offsetting a silicide process from a gate electrode of a semiconductor device | |
US7208400B2 (en) | Method of manufacturing a semiconductor device including a dielectric film formed between first and second electrode layers | |
JP4083878B2 (ja) | 不純物量の測定方法 | |
JP3719670B2 (ja) | 絶縁膜の評価方法、その評価装置及びその評価装置の製造方法 | |
KR100772262B1 (ko) | 반도체 소자의 살리사이드 방지막 제조 방법 | |
US7348282B2 (en) | Forming method of gate insulating layer and nitrogen density measuring method thereof | |
JP5593961B2 (ja) | 半導体装置の製造方法 | |
KR19990015854A (ko) | 박막트랜지스터의 제조방법 | |
EP1317768A1 (en) | Dry isotropic removal of inorganic anti-reflective coating after poly gate etching | |
JP5333483B2 (ja) | 半導体ウェーハ、及びその製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20080306 |
|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20080729 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20091215 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100212 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20100309 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20100310 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 4476885 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130319 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130319 Year of fee payment: 3 |
|
S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130319 Year of fee payment: 3 |
|
R371 | Transfer withdrawn |
Free format text: JAPANESE INTERMEDIATE CODE: R371 |
|
S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130319 Year of fee payment: 3 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140319 Year of fee payment: 4 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
LAPS | Cancellation because of no payment of annual fees |