JP2005322874A - 半導体装置およびその製造方法 - Google Patents
半導体装置およびその製造方法 Download PDFInfo
- Publication number
- JP2005322874A JP2005322874A JP2004274444A JP2004274444A JP2005322874A JP 2005322874 A JP2005322874 A JP 2005322874A JP 2004274444 A JP2004274444 A JP 2004274444A JP 2004274444 A JP2004274444 A JP 2004274444A JP 2005322874 A JP2005322874 A JP 2005322874A
- Authority
- JP
- Japan
- Prior art keywords
- groove
- forming
- trench
- region
- insulating film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 44
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 36
- 238000000034 method Methods 0.000 title claims abstract description 19
- 239000011800 void material Substances 0.000 claims abstract description 32
- 239000004020 conductor Substances 0.000 claims abstract description 31
- 239000002344 surface layer Substances 0.000 claims description 21
- 239000000758 substrate Substances 0.000 claims description 12
- 239000011229 interlayer Substances 0.000 abstract description 36
- 229910052751 metal Inorganic materials 0.000 abstract description 35
- 239000002184 metal Substances 0.000 abstract description 35
- 230000015572 biosynthetic process Effects 0.000 abstract description 6
- 230000004888 barrier function Effects 0.000 description 11
- 238000004140 cleaning Methods 0.000 description 8
- 238000005229 chemical vapour deposition Methods 0.000 description 5
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 description 4
- 238000000151 deposition Methods 0.000 description 4
- 230000008021 deposition Effects 0.000 description 4
- 230000015556 catabolic process Effects 0.000 description 3
- 239000007788 liquid Substances 0.000 description 3
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 3
- 229920005591 polysilicon Polymers 0.000 description 3
- 239000000243 solution Substances 0.000 description 3
- 230000007547 defect Effects 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 238000005468 ion implantation Methods 0.000 description 2
- 238000000206 photolithography Methods 0.000 description 2
- 238000005498 polishing Methods 0.000 description 2
- 239000000126 substance Substances 0.000 description 2
- 230000002950 deficient Effects 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- 239000010410 layer Substances 0.000 description 1
- 239000011259 mixed solution Substances 0.000 description 1
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 1
- 229910052721 tungsten Inorganic materials 0.000 description 1
- 239000010937 tungsten Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
- H01L29/42312—Gate electrodes for field effect devices
- H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
- H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
- H01L29/42356—Disposition, e.g. buried gate electrode
- H01L29/4236—Disposition, e.g. buried gate electrode within a trench, e.g. trench gate electrode, groove gate electrode
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
- H01L29/0642—Isolation within the component, i.e. internal isolation
- H01L29/0649—Dielectric regions, e.g. SiO2 regions, air gaps
- H01L29/0653—Dielectric regions, e.g. SiO2 regions, air gaps adjoining the input or output region of a field-effect device, e.g. the source or drain region
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
- H01L29/41725—Source or drain electrodes for field effect devices
- H01L29/41766—Source or drain electrodes for field effect devices with at least part of the source or drain electrode having contact below the semiconductor surface, e.g. the source or drain electrode formed at least partially in a groove or with inclusions of conductor inside the semiconductor
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
- Electrodes Of Semiconductors (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
【課題】層間絶縁膜内に形成されたボイドをコンタクト孔で完全に除去できる半導体装置およびその製造方法を提供する。
【解決手段】トレンチ３を広いトレンチ３ａと狭いトレンチ３ｂで構成し、広いトレンチ３ａに半導体素子となる部分を形成し、狭いトレンチ３ｂにゲート電極の引き出し部を形成することで、広いトレンチ３ａの層間絶縁膜８内に形成されるボイドをコンタクト孔９の形成で除去することができる。ボイドが除去されることで素子の信頼性が高まり、プラグ金属導体１１の形成歩留りを向上できて製造コストを低減することができる。
【選択図】 図１
【解決手段】トレンチ３を広いトレンチ３ａと狭いトレンチ３ｂで構成し、広いトレンチ３ａに半導体素子となる部分を形成し、狭いトレンチ３ｂにゲート電極の引き出し部を形成することで、広いトレンチ３ａの層間絶縁膜８内に形成されるボイドをコンタクト孔９の形成で除去することができる。ボイドが除去されることで素子の信頼性が高まり、プラグ金属導体１１の形成歩留りを向上できて製造コストを低減することができる。
【選択図】 図１
Description
この発明は、半導体基板にトレンチを形成し、そのトレンチ内部に横型パワーＭＯＳＦＥＴを形成した半導体装置およびその製造方法に関する。
従来のトレンチ横型パワーＭＯＳＦＥＴ（以下、ＴＬＰＭと称す）は特許２００２−３５８１３２に記載されている。このＴＬＰＭはトレンチに沿ってドリフト層が形成されるためにプレーナ横型パワーＭＯＳＦＥＴと比べてセルを高密度化できて、チップサイズを小型化できる利点がある。このＴＬＰＭの構成について説明する。
図１９から図２３は、従来のＴＬＰＭの構成図であり、図１９は要部平面図、図２０は図１９のＤ−Ｄ線で切断した要部断面図、図２１は図１９のＥ−Ｅ線で切断した要部断面図、図２２は図１９のＦ−Ｆ線で切断した要部断面図、図２３は図１９のＸ−Ｘ線で切断した要部断面図である。図１９はＴＬＰＭを上部から透視した図であり表面を被覆する層間絶縁膜８は省略されている。また、図２０から図２２については図２３より多少拡大された図となっている。
図１９から図２３は、従来のＴＬＰＭの構成図であり、図１９は要部平面図、図２０は図１９のＤ−Ｄ線で切断した要部断面図、図２１は図１９のＥ−Ｅ線で切断した要部断面図、図２２は図１９のＦ−Ｆ線で切断した要部断面図、図２３は図１９のＸ−Ｘ線で切断した要部断面図である。図１９はＴＬＰＭを上部から透視した図であり表面を被覆する層間絶縁膜８は省略されている。また、図２０から図２２については図２３より多少拡大された図となっている。
このＴＬＰＭは、ｐ基板５１の表面層に形成したｐウェル領域５２と、ｐウェル領域５２に形成したトレンチ５３と、トレンチ５３の底部に形成したｎドレイン領域５４と、ｐウェル領域５２の表面層に形成し、トレンチ５３の側壁と接するｎソース領域５７と、トレンチ５３の側壁に形成したゲート酸化膜５５（このゲート酸化膜５５はトレンチ５３の底部とｎソース領域５７の表面にも形成される）と、トレンチ５３側壁のゲート酸化膜５５上に形成したゲート電極５６と、トレンチ５３の内部とｎソース領域５７の表面に形成した層間絶縁膜５８と、この層間絶縁膜５８とゲート酸化膜５５を開口してｎドレイン領域５４とｎソース領域５７とゲート電極５６に達するコンタクト孔５９と、コンタクト孔５９の側壁に形成するバリアメタル６０と、コンタクト孔５９を充填するｎドレイン領域５４と接続するプラグ金属導体６１とｎソース領域５７と接続する導電膜６２と、プラグ金属導体６１上に形成したドレイン電極配線６３と、導電膜６２上に形成したソース電極配線６４と、トレンチ未形成箇所上のゲート電極５６と接続するゲート配線６５とを有する。
前記のトレンチ５３内を充填する層間絶縁膜５８の内部には図１９、図２１、図２２、図２３に示すようにゲート配線６５側にボイド８１ｂが形成されている。
図２４から図３０は、図１９から図２３に示す従来のＴＬＰＭの製造方法を工程順に示した要部製造工程断面図である。
この製造工程断面図は、図２０に相当する部位の要部断面図であり、トレンチ５３の底部がｎドレイン領域５４となるｎチャネル型のＴＬＰＭの作製工程である。
まず、図２４に示すように、ｐ基板５１に選択的にｐウェル領域５２を形成する。
つぎに、図２５に示すように、ＴＬＰＭを形成する部分に図示しない酸化膜（熱酸化膜、または、堆積酸化膜）をマスクにトレンチ５３を形成し、このマスク酸化膜をそのままマスクとしてトレンチ５３の底面だけに選択的にｎドレイン領域５４を形成する。ここで、複数個の機能の異なる素子を形成する場合には、素子間を電気的に分離するためにトレンチ５３を形成しないｐウェル領域５２表面に図示しない選択酸化膜（ＬＯＣＯＳ）を形成する。このとき、必要に応じてフィールドイオン注入を行う場合もある。
図２４から図３０は、図１９から図２３に示す従来のＴＬＰＭの製造方法を工程順に示した要部製造工程断面図である。
この製造工程断面図は、図２０に相当する部位の要部断面図であり、トレンチ５３の底部がｎドレイン領域５４となるｎチャネル型のＴＬＰＭの作製工程である。
まず、図２４に示すように、ｐ基板５１に選択的にｐウェル領域５２を形成する。
つぎに、図２５に示すように、ＴＬＰＭを形成する部分に図示しない酸化膜（熱酸化膜、または、堆積酸化膜）をマスクにトレンチ５３を形成し、このマスク酸化膜をそのままマスクとしてトレンチ５３の底面だけに選択的にｎドレイン領域５４を形成する。ここで、複数個の機能の異なる素子を形成する場合には、素子間を電気的に分離するためにトレンチ５３を形成しないｐウェル領域５２表面に図示しない選択酸化膜（ＬＯＣＯＳ）を形成する。このとき、必要に応じてフィールドイオン注入を行う場合もある。
つぎに、図２６に示すように、表面のダメージを除去するために図示しない犠牲酸化膜を形成し、それを除去した後、ゲート酸化膜５６を例えば１７ｎｍの厚みで形成する。その後、ポリシリコンのゲート電極５６をＣＶＤ（Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ）およびエッチバックにより形成する。
このとき、図２３に相当する部位の要部断面図は、図３１に示すように、マスク７２を用いて、ゲート電極５６をトレンチ５３の底部にトレンチ５３側壁から１μｍ程度の距離まで形成する（図３１のトレンチ５３の右側の部分）。このようにトレンチ５３の底部に側壁から１μｍ程度の位置までゲート電極５６を形成するのは、側壁に形成されるゲート電極５６とｐウェル領域５２（トレンチ未形成箇所）上に形成されるゲート電極５６がトレンチ５３開口上部のエッジ部で切り離されないようにするためである。つまり、トレンチ５３の底部の端にゲート電極５６が残るようなマスク７２を使用する。
このとき、図２３に相当する部位の要部断面図は、図３１に示すように、マスク７２を用いて、ゲート電極５６をトレンチ５３の底部にトレンチ５３側壁から１μｍ程度の距離まで形成する（図３１のトレンチ５３の右側の部分）。このようにトレンチ５３の底部に側壁から１μｍ程度の位置までゲート電極５６を形成するのは、側壁に形成されるゲート電極５６とｐウェル領域５２（トレンチ未形成箇所）上に形成されるゲート電極５６がトレンチ５３開口上部のエッジ部で切り離されないようにするためである。つまり、トレンチ５３の底部の端にゲート電極５６が残るようなマスク７２を使用する。
つぎに、図２７に示すように、ｐウェル領域５２上にトレンチ５３の側壁と接するようにｎソース領域５７をマスク７１を用いて形成する。
つぎに、図２８に示すように、ゲート電極５６と図示しないプラグ金属導体６１の間の層間絶縁膜５８となるトレンチ埋め込み酸化膜をＣＶＤにより形成し、化学機械研磨（ＣＭＰ）により表面を平坦化する。
このとき、図２３に相当する部位の要部断面図は、図３２に示すように、層間絶縁膜５８内に細長いボイド８１が発生する。このボイド８１はトレンチ５３内を層間絶縁膜５８で充填するときに形成される。この層間絶縁膜５８はトレンチ５３の底部と側壁に堆積し、トレンチ５３の開口上部付近の側壁の堆積量が底部付近の側壁の堆積量より多くなるために生じる。通常、層間絶縁膜５８となるトレンチ埋め込み酸化膜の厚みが１μｍを超えると、開口上部付近の側壁の堆積量と底部付近の側壁の堆積量の差が顕著になるため、トレンチ５３の開口部の幅、厳密にはトレンチ５３側壁に形成されるゲート電極５６間の幅が２μｍを超えるとボイド８１が発生する。従って、トレンチ５３側壁のゲート電極５６表面から１μｍを超えて離れた箇所からボイド８１の端部が現れることになる。
つぎに、図２８に示すように、ゲート電極５６と図示しないプラグ金属導体６１の間の層間絶縁膜５８となるトレンチ埋め込み酸化膜をＣＶＤにより形成し、化学機械研磨（ＣＭＰ）により表面を平坦化する。
このとき、図２３に相当する部位の要部断面図は、図３２に示すように、層間絶縁膜５８内に細長いボイド８１が発生する。このボイド８１はトレンチ５３内を層間絶縁膜５８で充填するときに形成される。この層間絶縁膜５８はトレンチ５３の底部と側壁に堆積し、トレンチ５３の開口上部付近の側壁の堆積量が底部付近の側壁の堆積量より多くなるために生じる。通常、層間絶縁膜５８となるトレンチ埋め込み酸化膜の厚みが１μｍを超えると、開口上部付近の側壁の堆積量と底部付近の側壁の堆積量の差が顕著になるため、トレンチ５３の開口部の幅、厳密にはトレンチ５３側壁に形成されるゲート電極５６間の幅が２μｍを超えるとボイド８１が発生する。従って、トレンチ５３側壁のゲート電極５６表面から１μｍを超えて離れた箇所からボイド８１の端部が現れることになる。
つぎに、図２９に示すように、フォトリソグラフィ工程によりトレンチ５３の底部およびｎソース領域５７に達するようにコンタクト孔５９を形成する。
このとき、図２３に相当する部位の要部断面図は、図３３に示すように、トレンチ５３の底部と接続し、プラグ金属導体６１が充填されるコンタクト孔５９と、トレンチ５３の底部に形成されたゲート電極５６との間隔Ｌ４は、例えば３０Ｖ耐圧の素子においては耐圧（ゲート・ドレイン間の耐圧）を確保するために０．５μｍ以上離す必要がある。つまり、コンタクト孔５９を形成することで、層間絶縁膜５８に形成されたボイド８１の殆どが除去されるが、図２３のゲート配線６５が形成される側（図３３のトレンチ５３の右側）では除去されない。これは、コンタクト孔５９とトレンチ５３側壁に形成されたゲート電極５６との距離Ｌ５は１．５μｍ以上離れ、この箇所のボイド８１はコンタクト孔５９の形成で除去されず層間絶縁膜５８の中に残り空洞８１ａとなる。
このとき、図２３に相当する部位の要部断面図は、図３３に示すように、トレンチ５３の底部と接続し、プラグ金属導体６１が充填されるコンタクト孔５９と、トレンチ５３の底部に形成されたゲート電極５６との間隔Ｌ４は、例えば３０Ｖ耐圧の素子においては耐圧（ゲート・ドレイン間の耐圧）を確保するために０．５μｍ以上離す必要がある。つまり、コンタクト孔５９を形成することで、層間絶縁膜５８に形成されたボイド８１の殆どが除去されるが、図２３のゲート配線６５が形成される側（図３３のトレンチ５３の右側）では除去されない。これは、コンタクト孔５９とトレンチ５３側壁に形成されたゲート電極５６との距離Ｌ５は１．５μｍ以上離れ、この箇所のボイド８１はコンタクト孔５９の形成で除去されず層間絶縁膜５８の中に残り空洞８１ａとなる。
その後、図３０に示すように、コンタクト孔５９を洗浄液（Ｈ2ＳＯ4 ＋Ｈ2 Ｏ2 ＋Ｈ2 Ｏの混合液やフッ酸など）で洗浄した後、バリアメタル６０、プラグ金属導体６１、導電膜６２、ドレイン電極配線６３、ソース電極配線６４およびゲート配線６５などの金属電極配線を形成する。
図３２に示すように、層間絶縁膜５８内に形成されたボイド８１は、図２９の工程で、図３３に示したように、ボイド８１とコンタクト孔５９と交差する箇所でボイド８１が露出して層間絶縁膜５８に空洞８１ａができる。バリアメタル６０を形成する前の洗浄液などでコンタクト孔５９を洗浄したときに、洗浄液がこの空洞８１ａに入り込み残留することがある。そうすると素子の信頼性が低下する。
また、空洞８１ａの箇所にはバリアメタル６０が形成されないために、バリアメタル６０の形成不良が生じる。そうすると、その後に形成されるプラグ金属導体６１がコンタクト孔５９を完全に充填できず、図２３のようにプラグ金属導体６１と層間絶縁膜５８にボイド８１ｂが形成される。層間絶縁膜５８とプラグ金属導体６１に形成されたボイド８１ｂが、金属電極配線の形成工程での熱履歴や素子動作での発熱で膨張し、層間絶縁膜５８やプラグ金属導体６１にクラックを発生し、素子の信頼性を低下させる。
また、空洞８１ａの箇所にはバリアメタル６０が形成されないために、バリアメタル６０の形成不良が生じる。そうすると、その後に形成されるプラグ金属導体６１がコンタクト孔５９を完全に充填できず、図２３のようにプラグ金属導体６１と層間絶縁膜５８にボイド８１ｂが形成される。層間絶縁膜５８とプラグ金属導体６１に形成されたボイド８１ｂが、金属電極配線の形成工程での熱履歴や素子動作での発熱で膨張し、層間絶縁膜５８やプラグ金属導体６１にクラックを発生し、素子の信頼性を低下させる。
また、プラグ金属導体６１にボイド８１ｂがあると、その箇所で電流経路が狭まりプラグ金属導体６１の抵抗が増大し、素子のオン抵抗を増大させる。
また、このボイド８１ｂを絶縁膜などで埋めると工数が増大し、製造コストが増大する。
この発明の目的は、前記の課題を解決して、層間絶縁膜内に形成されたボイドをコンタクト孔で完全に除去できる半導体装置およびその製造方法を提供することにある。
また、このボイド８１ｂを絶縁膜などで埋めると工数が増大し、製造コストが増大する。
この発明の目的は、前記の課題を解決して、層間絶縁膜内に形成されたボイドをコンタクト孔で完全に除去できる半導体装置およびその製造方法を提供することにある。
前記の目的を達成するために、第１導電型の第１領域の表面層に形成した溝と、該溝の底部と接し、前記第１領域内に形成した第２導電型の第２領域と、前記溝の側壁と接し前記第１領域の表面層に形成した第２導電型の第３領域と、該溝の側壁にゲート絶縁膜を介して形成したゲート電極と、前記溝内部に埋め込んだ絶縁膜と、前記溝の底部と接続した開口部と、該開口部内に埋め込んだ導体とを含む半導体装置において、該導体と前記ゲート電極の間の前記絶縁膜の幅が１μｍ以下である構成とする。
また、前記溝の平面形状が、第１箇所とこの第１箇所と接続され前記第１箇所より幅の狭い第２箇所で構成され、第１箇所に前記導体を形成し、前記第２箇所の溝をゲート電極で充填するとよい。
また、前記第２箇所の溝の幅が１μｍ以下であるとよい。
また、前記溝の平面形状が、第１箇所とこの第１箇所と接続され前記第１箇所より幅の狭い第２箇所で構成され、第１箇所に前記導体を形成し、前記第２箇所の溝をゲート電極で充填するとよい。
また、前記第２箇所の溝の幅が１μｍ以下であるとよい。
また、第１導電型の半導体基板の表面層に第１導電型の第１領域を形成する工程と、該第１領域の表面層に溝を形成する工程と、該溝の底部と接し、前記第１領域内に第２導電型の第２領域を形成する工程と、前記溝の側壁と接し前記第１領域の表面層に第２導電型の第３領域を形成する工程と、前記溝の側壁にゲート絶縁膜を介してゲート電極を形成する工程と、前記溝にボイドを有する絶縁膜を埋め込む工程と、該絶縁膜に前記溝の底部と接続する開口部を形成する工程と、該開口部を洗浄する工程と、該開口部内に導体を埋め込む工程とを含む半導体装置の製造方法において、前記絶縁膜に含まれたボイドを前記開口部を形成する工程により除去する製造方法とする。
また、第１導電型の半導体基板の表面層に第１導電型の第１領域を形成する工程と、該第１領域の表面層に溝を形成する工程と、該溝の底部と接し、前記第１領域内に第２導電型の第２領域を形成する工程と、前記溝の側壁と接し前記第１領域の表面層に第２導電型の第３領域を形成する工程と、前記溝の側壁にゲート絶縁膜を介してゲート電極を形成する工程と、前記溝に絶縁膜を埋め込む工程と、該絶縁膜に前記溝の底部と接続する開口部を形成する工程と、該開口部を洗浄する工程と、該開口部内に導体を埋め込む工程とを含む半導体装置の製造方法において、前記開口部を形成する工程は、前記開口部の平面形状を前記絶縁膜を埋め込む工程で埋め込まれた前記絶縁膜の平面形状と略相似形状とし、且つ、前記絶縁膜の幅が１μｍ以下となるようにするものとする。
また、第１導電型の半導体基板の表面層に第１導電型の第１領域を形成する工程と、該第１領域の表面層に溝を形成する工程と、該溝の底部と接し、前記第１領域内に第２導電型の第２領域を形成する工程と、前記溝の側壁と接し前記第１領域の表面層に第２導電型の第３領域を形成する工程と、前記溝の側壁にゲート絶縁膜を介してゲート電極を形成する工程と、前記溝に絶縁膜を埋め込む工程と、該絶縁膜に前記溝の底部と接続する開口部を形成する工程と、該開口部を洗浄する工程と、該開口部内に導体を埋め込む工程とを含む半導体装置の製造方法において、前記開口部を形成する工程は、前記開口部の平面形状を前記絶縁膜を埋め込む工程で埋め込まれた前記絶縁膜の平面形状と略相似形状とし、且つ、前記絶縁膜の幅が１μｍ以下となるようにするものとする。
また、前記溝を形成する工程は、前記溝の平面形状が、第１箇所とこの第１箇所と接続され前記第１箇所より幅の狭い第２箇所を形成することとする。
さらに、前記開口部を形成する工程は、前記開口部を前記第１箇所に形成することとする。
また、前記溝を形成する工程は、複数の前記第１箇所が前記第２箇所により連結されるように形成することとする。
また、前記ゲート電極を形成する工程は、前記ゲート電極を前記第２箇所から前記半導体基板表面上に延在して形成することとする。
さらに、前記開口部を形成する工程は、前記開口部を前記第１箇所に形成することとする。
また、前記溝を形成する工程は、複数の前記第１箇所が前記第２箇所により連結されるように形成することとする。
また、前記ゲート電極を形成する工程は、前記ゲート電極を前記第２箇所から前記半導体基板表面上に延在して形成することとする。
この発明により、トレンチ内を埋め込む層間絶縁膜にボイドが形成されても、その部分をコンタクト孔で除去し、このコンタクト孔と接する層間絶縁膜にボイドが残留しないようにすることで、素子の信頼性を向上させることができる。
また、ボイドが残留しないため、バリアメタルの成膜に関わる不良を低減し、素子の製造コストを低減できる。
また、ボイドが残留しないため、バリアメタルの成膜に関わる不良を低減し、素子の製造コストを低減できる。
本発明の実施の形態を以下の実施例で説明する。以下の説明では第１導電型をｐ型、第２導電型をｎ型としたが、逆でも構わない。またソース、ドレインの呼称は逆にしても構わない。
図１から図５は、この発明の第１実施例の半導体装置の構成図であり、図１は要部平面図、図２は図１のＡ−Ａ線で切断した要部断面図、図３は図１のＢ−Ｂ線で切断した要部断面図、図４は図１のＣ−Ｃ線で切断した要部断面図、図５は図１のＸ−Ｘ線で切断した要部断面図である。この半導体装置はＴＬＰＭであり、図１はＴＬＰＭを上部から透視した図であり表面を被覆する層間絶縁膜８は省略されている。図２の要部断面図は図２０と同じである。また、図２から図４については図５より多少拡大された図となっている。
本発明のＴＬＰＭは、ｐ基板１の表面層に形成したｐウェル領域２と、ｐウェル領域２に形成したトレンチ３と、トレンチ３の底部に形成したｎドレイン領域４と、ｐウェル領域２の表面層に形成し、トレンチ３の側壁と接するｎソース領域７と、トレンチ３の側壁に形成したゲート酸化膜５（このゲート酸化膜５はトレンチ３の底部とｎソース領域７の表面にも形成される）と、トレンチ３側壁のゲート酸化膜５上に形成したゲート電極６と、トレンチ３の内部とｎソース領域７の表面に形成した層間絶縁膜８と、この層間絶縁膜８とゲート酸化膜５を開口してｎドレイン領域４とｎソース領域７とゲート電極６に達するコンタクト孔９と、コンタクト孔９の側壁に形成するバリアメタル１０と、コンタクト孔９を充填し、ｎドレイン領域４と接続するプラグ金属導体１１と、ｎソース領域７と接続する導電膜１２と、プラグ金属導体１１上に形成したドレイン電極配線１３と、導電膜１２上に形成したソース電極配線１４と、トレンチ未形成箇所上のゲート電極６と接続するゲート配線１５とを有する。
本発明のＴＬＰＭは、ｐ基板１の表面層に形成したｐウェル領域２と、ｐウェル領域２に形成したトレンチ３と、トレンチ３の底部に形成したｎドレイン領域４と、ｐウェル領域２の表面層に形成し、トレンチ３の側壁と接するｎソース領域７と、トレンチ３の側壁に形成したゲート酸化膜５（このゲート酸化膜５はトレンチ３の底部とｎソース領域７の表面にも形成される）と、トレンチ３側壁のゲート酸化膜５上に形成したゲート電極６と、トレンチ３の内部とｎソース領域７の表面に形成した層間絶縁膜８と、この層間絶縁膜８とゲート酸化膜５を開口してｎドレイン領域４とｎソース領域７とゲート電極６に達するコンタクト孔９と、コンタクト孔９の側壁に形成するバリアメタル１０と、コンタクト孔９を充填し、ｎドレイン領域４と接続するプラグ金属導体１１と、ｎソース領域７と接続する導電膜１２と、プラグ金属導体１１上に形成したドレイン電極配線１３と、導電膜１２上に形成したソース電極配線１４と、トレンチ未形成箇所上のゲート電極６と接続するゲート配線１５とを有する。
ゲート配線１５が形成される側でトレンチ３の幅を狭くして、狭いトレンチ３ｂを形成する。狭いトレンチ３ｂ内をポリシリコンからなるゲート電極６で埋め尽くことができるように、この狭いトレンチ３ｂの幅Ｗを１μｍ程度以下とする。
このように、狭いトレンチ３ｂがゲート電極６で充填されるため、この箇所では従来のような層間絶縁膜８を埋め込む必要がなく、従って、この狭いトレンチ３ｂ内ではボイドは形成されない。
また、プラグ金属導体１１を形成するコンタクト孔９と広いトレンチ３ａ側壁に形成されたゲート電極６との距離Ｌ１は、ゲート配線１５が形成される側とこれと対向する側（図５のトレンチ３の左右）で同じにすることができる。このＬ１を１μｍ以内とすることで、図５で示すように、層間絶縁膜８に形成された点線で示すボイド３１はトレンチ３内の層間絶縁膜８に形成されたコンタクト孔９で完全に除去される。その結果、信頼性が高く、オン抵抗の低い素子を形成することができる。ボイドが完全に除去されるため、バリアメタルの成膜に関わる不良を低減し、素子の歩留りを向上させ、製造コストを低減することができる。
このように、狭いトレンチ３ｂがゲート電極６で充填されるため、この箇所では従来のような層間絶縁膜８を埋め込む必要がなく、従って、この狭いトレンチ３ｂ内ではボイドは形成されない。
また、プラグ金属導体１１を形成するコンタクト孔９と広いトレンチ３ａ側壁に形成されたゲート電極６との距離Ｌ１は、ゲート配線１５が形成される側とこれと対向する側（図５のトレンチ３の左右）で同じにすることができる。このＬ１を１μｍ以内とすることで、図５で示すように、層間絶縁膜８に形成された点線で示すボイド３１はトレンチ３内の層間絶縁膜８に形成されたコンタクト孔９で完全に除去される。その結果、信頼性が高く、オン抵抗の低い素子を形成することができる。ボイドが完全に除去されるため、バリアメタルの成膜に関わる不良を低減し、素子の歩留りを向上させ、製造コストを低減することができる。
また、例えば、３０Ｖ耐圧の素子においては、ゲート配線１５側の広いトレンチ３ａ側壁に形成したゲート電極６と層間絶縁膜８に形成したコンタクト孔９（プラグ金属導体１１）との距離Ｌ１が０．５μｍ未満とすると、ゲート電極６とプラグ金属導体１１の間での耐圧が確保できなくなるため０．５μｍ以上とする。つまり、Ｌ１としては０．５μｍから１μｍの間が好ましい。
図６から図１２は、この発明の第２実施例の半導体装置の製造方法を工程順に示した要部製造工程断面図である。本発明の半導体装置は図１から図５に示すトレンチ３の底部がｎドレイン領域４となるｎチャネル型のＴＬＰＭであり、各工程断面図は図２に相当する部位の断面図である。
まず、図６に示すように、ｐ基板１に選択的にｐウェル領域２を形成する。
つぎに、図７に示すように、ＴＬＰＭを形成する部分を含めて、図示しない酸化膜（熱酸化膜、または、堆積酸化膜）をマスクにトレンチ３を形成する。このトレンチ３の平面形状は図１３に示すようにゲート配線１５側で狭く突き出した形状をしており、広いトレンチ３ａと狭いトレンチ３ｂで構成される。前記のマスク酸化膜をそのままマスクとしてトレンチ３の底面だけに選択的に、ｎドレイン領域４を形成する。広いトレンチ３ａにＴＬＰＭのチャネル部の殆どが形成される。
まず、図６に示すように、ｐ基板１に選択的にｐウェル領域２を形成する。
つぎに、図７に示すように、ＴＬＰＭを形成する部分を含めて、図示しない酸化膜（熱酸化膜、または、堆積酸化膜）をマスクにトレンチ３を形成する。このトレンチ３の平面形状は図１３に示すようにゲート配線１５側で狭く突き出した形状をしており、広いトレンチ３ａと狭いトレンチ３ｂで構成される。前記のマスク酸化膜をそのままマスクとしてトレンチ３の底面だけに選択的に、ｎドレイン領域４を形成する。広いトレンチ３ａにＴＬＰＭのチャネル部の殆どが形成される。
ここで、複数個の機能の異なる素子を形成する場合には、素子間を電気的に分離するためにトレンチ３を形成しないｐウェル領域２表面に図示しない選択酸化膜（ＬＯＣＯＳ）を形成する。このとき、必要に応じてフィールドイオン注入を行う場合もある。
つぎに、図８に示すように、表面のダメージを除去するために図示しない犠牲酸化膜を形成し、それを除去した後、ゲート酸化膜５を例えば１７ｎｍの厚みで形成する。その後、ポリシリコンのゲート電極６をＣＶＤおよびエッチバックにより形成する。このとき、図５に相当する部位の要部断面図は、図１４に示すように、ゲート電極６は、狭いトレンチ３ｂを埋め尽くす。
つぎに、図９に示すように、トレンチ３の箇所にレジストでマスク２１を形成し、このマスク２１を用いてｎ型不純物をイオン注入し、このマスク２１を除去した後、熱処理してｎソース領域７をｐウェル領域２の表面層にトレンチ３の側壁と接するように形成する。このとき、後述の図１５に示すように、トレンチ未形成箇所に形成されたゲート電極６もマスクとなり、このゲート電極６下にはｎソース領域７は形成されない。
つぎに、図８に示すように、表面のダメージを除去するために図示しない犠牲酸化膜を形成し、それを除去した後、ゲート酸化膜５を例えば１７ｎｍの厚みで形成する。その後、ポリシリコンのゲート電極６をＣＶＤおよびエッチバックにより形成する。このとき、図５に相当する部位の要部断面図は、図１４に示すように、ゲート電極６は、狭いトレンチ３ｂを埋め尽くす。
つぎに、図９に示すように、トレンチ３の箇所にレジストでマスク２１を形成し、このマスク２１を用いてｎ型不純物をイオン注入し、このマスク２１を除去した後、熱処理してｎソース領域７をｐウェル領域２の表面層にトレンチ３の側壁と接するように形成する。このとき、後述の図１５に示すように、トレンチ未形成箇所に形成されたゲート電極６もマスクとなり、このゲート電極６下にはｎソース領域７は形成されない。
つぎに、図１０に示すように、トレンチ３（広いトレンチ３ａ）に層間絶縁膜８となるトレンチ埋め込み酸化膜をＣＶＤにより形成し、化学機械研磨（ＣＭＰ）により表面を平坦化する。
このとき、図５に相当する部位の要部断面図は、図１５に示すように、層間絶縁膜８内に細長いボイド３１が発生する。しかし、そのボイド３１の端部とトレンチ３側壁に形成されたゲート電極６との距離Ｌ２は両側で１μｍより大きく、ゲート電極６から１μｍ内の層間絶縁膜８にはボイド３１は形成されない。
つぎに、図１１に示すようにフォトリソグラフィ工程により広いトレンチ３ａの底部およびｎソース領域７の表面、ゲート電極６の表面に達するコンタクト孔９を形成する。
このとき、図５に相当する部位の要部断面図は、図１６に示すように、広いトレンチ３ａに形成したコンタクト孔９でボイド３１が完全に除去できるように、広いトレンチ３ａ側壁のゲート電極６からコンタクト孔９までの距離Ｌ１が１μｍ以内となるように形成する。こうすることで、層間絶縁膜８内に形成されたボイド３１は完全にトレンチ３内の層間絶縁膜８に形成されたコンタクト孔９に吸収され除去される。
このとき、図５に相当する部位の要部断面図は、図１５に示すように、層間絶縁膜８内に細長いボイド３１が発生する。しかし、そのボイド３１の端部とトレンチ３側壁に形成されたゲート電極６との距離Ｌ２は両側で１μｍより大きく、ゲート電極６から１μｍ内の層間絶縁膜８にはボイド３１は形成されない。
つぎに、図１１に示すようにフォトリソグラフィ工程により広いトレンチ３ａの底部およびｎソース領域７の表面、ゲート電極６の表面に達するコンタクト孔９を形成する。
このとき、図５に相当する部位の要部断面図は、図１６に示すように、広いトレンチ３ａに形成したコンタクト孔９でボイド３１が完全に除去できるように、広いトレンチ３ａ側壁のゲート電極６からコンタクト孔９までの距離Ｌ１が１μｍ以内となるように形成する。こうすることで、層間絶縁膜８内に形成されたボイド３１は完全にトレンチ３内の層間絶縁膜８に形成されたコンタクト孔９に吸収され除去される。
つぎに、図１２に示すように、コンタクト孔９を洗浄液（Ｈ2ＳＯ4 ＋Ｈ2 Ｏ2 ＋Ｈ2 Ｏの混合液やフッ酸など）で洗浄した後、バリアメタル１０、タングステンなどで形成したプラグ金属導体１１、導電膜１０、ドレイン電極配線１３、ソース電極配線１４および図示しないゲート配線１５などの金属電極配線を形成する。
層間絶縁膜８内のボイド３１を完全に除去することで、バリアメタル１０を形成する前の洗浄で使用する洗浄液の残留を防止できて、素子の信頼性を高めることができる。
また、ボイド３１が形成されないため、層間絶縁膜８にクラックがは発生することはなく、素子の信頼性を高めることができる。
また、プラグ金属導体１１内にボイド３１が発生しないため、クラックがは発生することはなく、素子の信頼性を高めることができる。
層間絶縁膜８内のボイド３１を完全に除去することで、バリアメタル１０を形成する前の洗浄で使用する洗浄液の残留を防止できて、素子の信頼性を高めることができる。
また、ボイド３１が形成されないため、層間絶縁膜８にクラックがは発生することはなく、素子の信頼性を高めることができる。
また、プラグ金属導体１１内にボイド３１が発生しないため、クラックがは発生することはなく、素子の信頼性を高めることができる。
また、プラグ金属導体１１内にボイド３１が発生しないため、プラグ金属導体３１の抵抗が低くなり、オン抵抗を低くすることができる。
図１７は、この発明の第３実施例の半導体装置の要部平面図である。図１との違いは、トレンチ３が複数個形成されている点であり、図１と比べオン抵抗を低減することができる。尚、ゲート配線１５と接続するゲート電極６は図１７では２箇所に分離されているが、分離しないで、ゲート配線１５下およびソース配線１３下に１本のゲート電極として配置してもよい。
図１８は、この発明の第４実施例の半導体装置の要部平面図である。図１７との違いは、複数個のトレンチ３を溝３ｃで接続し、この溝３ｃの側壁にもチャネルを形成した点である。こうすることで、さらにオン抵抗を下げることができる。
図３４は、この発明の第５実施例の半導体装置の要部平面図であり、図３５は、図３４のＧ−Ｇ線で切断した要部断面図である。
第１〜第４実施例においては、トレンチ３の長手方向の端部に狭いトレンチ３ｂを形成しゲート電極６を狭いトレンチ３ｂから引き出す構成であったが、この実施例では、トレンチ３の中間部に狭いトレンチ３ｂを形成しゲート電極６の引き出しを行っている。
第１〜第４実施例の場合、トレンチ３の長さが長いと、ゲート抵抗の増大によるスイッチング特性の悪化が問題となり得るが、この実施例では、狭いトレンチ３ｂをトレンチ３の中間部に設けているため、トレンチ３が長くなることによるゲート抵抗の増大を防ぐことができ、良好なスイッチング特性を得ることができる。この実施例では、１つのトレンチ３に狭いトレンチ３ｂを複数個形成している。このとき、第１〜第４実施例のようにトレンチ３の長手方向の端部にさらに狭いトレンチ３ｂを設けて、ゲート電極６の引き出しを行いゲート配線１５と接続してもよい。
第１〜第４実施例においては、トレンチ３の長手方向の端部に狭いトレンチ３ｂを形成しゲート電極６を狭いトレンチ３ｂから引き出す構成であったが、この実施例では、トレンチ３の中間部に狭いトレンチ３ｂを形成しゲート電極６の引き出しを行っている。
第１〜第４実施例の場合、トレンチ３の長さが長いと、ゲート抵抗の増大によるスイッチング特性の悪化が問題となり得るが、この実施例では、狭いトレンチ３ｂをトレンチ３の中間部に設けているため、トレンチ３が長くなることによるゲート抵抗の増大を防ぐことができ、良好なスイッチング特性を得ることができる。この実施例では、１つのトレンチ３に狭いトレンチ３ｂを複数個形成している。このとき、第１〜第４実施例のようにトレンチ３の長手方向の端部にさらに狭いトレンチ３ｂを設けて、ゲート電極６の引き出しを行いゲート配線１５と接続してもよい。
１ ｐ基板
２ ｐウェル領域
３ トレンチ
３ａ 広いトレンチ
３ｂ 狭いトレンチ
４ ｎドレイン領域
５ ゲート酸化膜
６ ゲート電極
７ ｎソース領域
８ 層間絶縁膜
９ コンタクト孔
１０ バリアメタル
１１ プラグ金属導体
１２ 導電膜
１３ ドレイン電極配線
１４ ソース電極配線
１５ ゲート配線
２１ マスク
３１ ボイド
２ ｐウェル領域
３ トレンチ
３ａ 広いトレンチ
３ｂ 狭いトレンチ
４ ｎドレイン領域
５ ゲート酸化膜
６ ゲート電極
７ ｎソース領域
８ 層間絶縁膜
９ コンタクト孔
１０ バリアメタル
１１ プラグ金属導体
１２ 導電膜
１３ ドレイン電極配線
１４ ソース電極配線
１５ ゲート配線
２１ マスク
３１ ボイド
Claims (9)
- 第１導電型の第１領域の表面層に形成した溝と、該溝の底部と接し、前記第１領域内に形成した第２導電型の第２領域と、前記溝の側壁と接し前記第１領域の表面層に形成した第２導電型の第３領域と、該溝の側壁にゲート絶縁膜を介して形成したゲート電極と、前記溝内部に埋め込んだ絶縁膜と、前記溝の底部と接続した開口部と、該開口部内に埋め込んだ導体とを含む半導体装置において、該導体と前記ゲート電極の間の前記絶縁膜の幅が１μｍ以下であることを特徴とする半導体装置。
- 前記溝の平面形状が、第１箇所とこの第１箇所と接続され前記第１箇所より幅の狭い第２箇所で構成され、第１箇所に前記導体を形成し、前記第２箇所の溝を前記ゲート電極で充填することを特徴とする請求項１に記載の半導体装置。
- 前記第２箇所の溝の幅が１μｍ以下であることを特徴とする請求項２に記載の半導体装置。
- 第１導電型の半導体基板の表面層に第１導電型の第１領域を形成する工程と、該第１領域の表面層に溝を形成する工程と、該溝の底部と接し、前記第１領域内に第２導電型の第２領域を形成する工程と、前記溝の側壁と接し前記第１領域の表面層に第２導電型の第３領域を形成する工程と、前記溝の側壁にゲート絶縁膜を介してゲート電極を形成する工程と、前記溝にボイドを有する絶縁膜を埋め込む工程と、該絶縁膜に前記溝の底部と接続する開口部を形成する工程と、該開口部内に導体を埋め込む工程とを含む半導体装置の製造方法において、
前記絶縁膜に含まれたボイドを前記開口部を形成する工程により除去することを特徴とする半導体装置の製造方法。 - 第１導電型の半導体基板の表面層に第１導電型の第１領域を形成する工程と、該第１領域の表面層に溝を形成する工程と、該溝の底部と接し、前記第１領域内に第２導電型の第２領域を形成する工程と、前記溝の側壁と接し前記第１領域の表面層に第２導電型の第３領域を形成する工程と、前記溝の側壁にゲート絶縁膜を介してゲート電極を形成する工程と、前記溝に絶縁膜を埋め込む工程と、該絶縁膜に前記溝の底部と接続する開口部を形成する工程と、該開口部内に導体を埋め込む工程とを含む半導体装置の製造方法において、
前記開口部を形成する工程は、前記開口部の平面形状を前記絶縁膜を埋め込む工程で埋め込まれた前記絶縁膜の平面形状と略相似形状とし、且つ、前記絶縁膜の幅が１μｍ以下となるようにすることを特徴とする半導体装置の製造方法。 - 前記溝を形成する工程は、前記溝の平面形状が、第１箇所とこの第１箇所と接続され前記第１箇所より幅の狭い第２箇所を形成することを特徴とする請求項４または５のいずれか一項に記載の半導体装置の製造方法。
- 前記開口部を形成する工程は、前記開口部を前記第１箇所に形成することを特徴とする請求項６に記載の半導体装置の製造方法。
- 前記溝を形成する工程は、複数の前記第１箇所が前記第２箇所により連結されるように形成することを特徴とする請求項６または７のいずれか一項に記載の半導体装置の製造方法。
- 前記ゲート電極を形成する工程は、前記ゲート電極を前記第２箇所から前記半導体基板表面上に延在して形成することを特徴とする請求項６または７のいずれか一項に記載の半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2004274444A JP4765016B2 (ja) | 2004-04-06 | 2004-09-22 | 半導体装置の製造方法 |
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2004111891 | 2004-04-06 | ||
| JP2004111891 | 2004-04-06 | ||
| JP2004274444A JP4765016B2 (ja) | 2004-04-06 | 2004-09-22 | 半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2005322874A true JP2005322874A (ja) | 2005-11-17 |
| JP4765016B2 JP4765016B2 (ja) | 2011-09-07 |
Family
ID=35469893
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2004274444A Expired - Fee Related JP4765016B2 (ja) | 2004-04-06 | 2004-09-22 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4765016B2 (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008147615A (ja) * | 2006-12-05 | 2008-06-26 | Hynix Semiconductor Inc | バルブ型リセスゲートを有する半導体素子の製造方法 |
| JP2009206268A (ja) * | 2008-02-27 | 2009-09-10 | Seiko Instruments Inc | 半導体装置及びその製造方法 |
| US10748830B2 (en) | 2016-09-20 | 2020-08-18 | Mitsubishi Electric Corporation | Semiconductor device |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002353447A (ja) * | 2001-05-30 | 2002-12-06 | Fuji Electric Co Ltd | 半導体装置 |
| JP2004207706A (ja) * | 2002-12-10 | 2004-07-22 | Fuji Electric Device Technology Co Ltd | 半導体装置および半導体装置の製造方法 |
-
2004
- 2004-09-22 JP JP2004274444A patent/JP4765016B2/ja not_active Expired - Fee Related
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002353447A (ja) * | 2001-05-30 | 2002-12-06 | Fuji Electric Co Ltd | 半導体装置 |
| JP2004207706A (ja) * | 2002-12-10 | 2004-07-22 | Fuji Electric Device Technology Co Ltd | 半導体装置および半導体装置の製造方法 |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008147615A (ja) * | 2006-12-05 | 2008-06-26 | Hynix Semiconductor Inc | バルブ型リセスゲートを有する半導体素子の製造方法 |
| JP2009206268A (ja) * | 2008-02-27 | 2009-09-10 | Seiko Instruments Inc | 半導体装置及びその製造方法 |
| US10748830B2 (en) | 2016-09-20 | 2020-08-18 | Mitsubishi Electric Corporation | Semiconductor device |
Also Published As
| Publication number | Publication date |
|---|---|
| JP4765016B2 (ja) | 2011-09-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4947931B2 (ja) | 半導体装置 | |
| TWI249774B (en) | Forming method of self-aligned contact for semiconductor device | |
| TWI470676B (zh) | 在帶有三掩膜屏蔽柵工藝的溝槽中直接接觸 | |
| US8053897B2 (en) | Production of a carrier wafer contact in trench insulated integrated SOI circuits having high-voltage components | |
| KR100789033B1 (ko) | 종형게이트 반도체장치 및 그 제조방법 | |
| TW201814921A (zh) | 半導體裝置及其製造方法 | |
| US7646062B2 (en) | Semiconductor device comprising buried wiring layer | |
| US8623727B2 (en) | Method for fabricating semiconductor device with buried gate | |
| KR20060136407A (ko) | 종형게이트 반도체장치 및 그 제조방법 | |
| KR20100130698A (ko) | 반도체 소자 및 그의 제조방법 | |
| US7514330B2 (en) | Semiconductor device having an under stepped gate for preventing gate failure and method of manufacturing the same | |
| JP2012028805A (ja) | 半導体装置の製造方法 | |
| JP4822792B2 (ja) | 半導体装置およびその製造方法 | |
| JP4623656B2 (ja) | 縦型ゲート半導体装置およびその製造方法 | |
| JP4765016B2 (ja) | 半導体装置の製造方法 | |
| JP2009224660A (ja) | 半導体装置の製造方法 | |
| JP5220988B2 (ja) | 半導体装置 | |
| JP2006093506A (ja) | 絶縁ゲート型半導体装置およびその製造方法 | |
| US20060081909A1 (en) | Semiconductor device and manufacturing method therefor | |
| KR100900237B1 (ko) | 반도체 소자 및 그의 제조방법 | |
| JP4984697B2 (ja) | 半導体装置の製造方法 | |
| TWI441320B (zh) | 動態隨機存取記憶體及其製造方法 | |
| JP2009238866A (ja) | 半導体装置の製造方法 | |
| KR20080000269A (ko) | 반도체 소자의 콘택 플러그 형성 방법 | |
| KR100608375B1 (ko) | 반도체 소자의 게이트 형성방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20060703 |
|
| RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20060704 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20070914 |
|
| A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20080204 |
|
| RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20081216 |
|
| RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20090219 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20090527 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20091013 |
|
| A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20091112 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20091214 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100817 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20101018 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20101102 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20101227 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110125 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110325 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20110419 |
|
| A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20110422 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20110502 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140624 Year of fee payment: 3 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |