JP2005318530A - タイミング調節方法ならびにそれを利用したデジタルフィルタおよび受信装置 - Google Patents
タイミング調節方法ならびにそれを利用したデジタルフィルタおよび受信装置 Download PDFInfo
- Publication number
- JP2005318530A JP2005318530A JP2005074552A JP2005074552A JP2005318530A JP 2005318530 A JP2005318530 A JP 2005318530A JP 2005074552 A JP2005074552 A JP 2005074552A JP 2005074552 A JP2005074552 A JP 2005074552A JP 2005318530 A JP2005318530 A JP 2005318530A
- Authority
- JP
- Japan
- Prior art keywords
- unit
- data
- signal
- timing
- input
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L7/00—Arrangements for synchronising receiver with transmitter
- H04L7/0016—Arrangements for synchronising receiver with transmitter correction of synchronization errors
- H04L7/002—Arrangements for synchronising receiver with transmitter correction of synchronization errors correction by interpolation
- H04L7/0029—Arrangements for synchronising receiver with transmitter correction of synchronization errors correction by interpolation interpolation of received data signal
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04B—TRANSMISSION
- H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
- H04B1/69—Spread spectrum techniques
- H04B1/707—Spread spectrum techniques using direct sequence modulation
- H04B1/709—Correlator structure
- H04B1/7093—Matched filter type
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04B—TRANSMISSION
- H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
- H04B1/69—Spread spectrum techniques
- H04B1/707—Spread spectrum techniques using direct sequence modulation
- H04B1/709—Correlator structure
- H04B1/7093—Matched filter type
- H04B2001/70935—Matched filter type using a bank of matched fileters, e.g. Fast Hadamard Transform
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04J—MULTIPLEX COMMUNICATION
- H04J13/00—Code division multiplex systems
- H04J13/0074—Code shifting or hopping
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L7/00—Arrangements for synchronising receiver with transmitter
- H04L7/04—Speed or phase control by synchronisation signals
- H04L7/041—Speed or phase control by synchronisation signals using special codes as synchronising signal
- H04L7/042—Detectors therefor, e.g. correlators, state machines
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Digital Transmission Methods That Use Modulated Carrier Waves (AREA)
Abstract
【課題】 デジタルフィルタの処理精度を高めつつも、回路規模を増加させない。
【解決手段】 遅延部340は、入力したデジタル受信信号200を順次遅延するための複数のタップである。シフト部342は、遅延部340で遅延した複数のデジタル受信信号200と後述の乗算部346の組み合わせを変更する。係数保持部344は、遅延部340で遅延した複数のデジタル受信信号200にそれぞれ乗算すべき複数の係数を管理する。選択部352は、制御部350からの指示にもとづいて、係数保持部344に保持された係数のうちのいずれかを選択する。乗算部346は、遅延部340で遅延された複数のデジタル受信信号200と、選択部352で選択された係数をそれぞれ乗算する。加算部348は、乗算部346で乗算した結果を加算して、その結果をフィルタ出力信号214として出力する。
【選択図】 図5
【解決手段】 遅延部340は、入力したデジタル受信信号200を順次遅延するための複数のタップである。シフト部342は、遅延部340で遅延した複数のデジタル受信信号200と後述の乗算部346の組み合わせを変更する。係数保持部344は、遅延部340で遅延した複数のデジタル受信信号200にそれぞれ乗算すべき複数の係数を管理する。選択部352は、制御部350からの指示にもとづいて、係数保持部344に保持された係数のうちのいずれかを選択する。乗算部346は、遅延部340で遅延された複数のデジタル受信信号200と、選択部352で選択された係数をそれぞれ乗算する。加算部348は、乗算部346で乗算した結果を加算して、その結果をフィルタ出力信号214として出力する。
【選択図】 図5
Description
本発明は、タイミング調節技術に関し、特に入力した信号のタイミングを調節して出力するタイミング調節方法ならびにそれを利用したデジタルフィルタおよび受信装置に関する。
2.4GHz帯の無線周波数を使用したスペクトル拡散通信システムとして、IEEE802.11b規格の無線LAN(Local Area Network)が実用化されている。当該無線LANは、CCK(Complementary Code Keying)変調によって、11Mbpsの最大伝送速度を実現する。このようなCCK変調に対応した受信装置は、一般的に、送信された信号の波形のパターンを予め複数用意しており、受信した信号の波形に最も近い波形に対応した信号の組み合わせを復調結果としている(例えば、特許文献1参照。)。このようなIEEE802.11b規格の無線LANで使用されているスペクトル拡散方式は、直接拡散方式といわれる。
直接拡散方式は、送信側において、送信すべき情報の信号よりも高い周波数を有した拡散符号によって送信情報の信号を直接拡散し、受信側において、受信した信号を送信側と同一の拡散符号で逆拡散して、送信すべき情報を抽出する。このような直接拡散方式の受信装置には、受信した信号を復調するための復調回路の他に、通常、受信した信号のタイミングを送信信号のタイミングに同期させる同期回路が備けられる。同期回路は、信号の遅延量を調節することによって、信号のタイミングを調節できるが、例えば、このような信号の遅延量の調節はFIR型のデジタルフィルタで実現可能である。FIR型のデジタルフィルタは、複数のタップを直列に接続しており、それぞれのタップから出力された信号に係数を乗算する(例えば、特許文献2参照。)。
特開2003−168999号公報
特開2000−40942号公報
FIR型のデジタルフィルタにおいて、受信した信号と送信信号間のタイミング同期を高精度に実行するために、FIR型のデジタルフィルタは、一般的に送信信号の中のひとつの信号の間隔よりもさらに短い間隔で入力した信号を処理する。すなわち、受信した信号を高速なタイミングでオーバーサンプリングし、オーバーサンプリングした信号に対してタイミング調節を実行するか、あるいは、入力した信号をアップコンバートしてオーバーサンプリングした信号を生成しつつ、生成した信号に対してタイミング調節を実行する。これらの処理は、FIR型のデジタルフィルタのタップ数を増加せしめ、さらにタップ数の増加は係数との乗算に使用すべき乗算器の数の増加につながり、回路規模の増加をもたらす。しかしながら、無線LANの端末装置のような小型化が要求される装置では、回路規模は小さい方が望ましい。
本発明はこうした状況に鑑みてなされたものであり、その目的は、高速なサンプリングレートでのタイミングの調節を可能にしつつ、回路規模の増加を抑えたタイミング調節方法ならびにそれを利用したデジタルフィルタおよび受信装置を提供することにある。
本発明のある態様は、デジタルフィルタである。このデジタルフィルタは、所定のタイミングでサンプリングされたデータを入力する入力部と、入力したデータを複数のタップによって順次遅延する遅延部と、複数のタップで順次遅延した複数のデータにそれぞれ乗算すべき複数の係数を管理する管理部と、複数のタップで順次遅延した複数のデータと複数の係数をそれぞれ乗算する乗算部と、乗算部で乗算したデータを加算する加算部とを備える。このデジタルフィルタによれば、管理部は、複数の係数のそれぞれに対して、サンプリングの複数種類のタイミングに対応した複数の係数の候補を予め保持しており、保持した複数の係数の候補の選択を切り替えることによって、加算部で加算したデータに対応したサンプリングのタイミングを切り替えてもよい。
以上の装置により、加算したデータのサンプリングのタイミングの調節は、入力したデータのサンプリングレートを高速にしてから実行されるのではなく、入力したデータに乗算されるべき係数を複数種類保持しておきながら必要なタイミングに応じてそれらのうちのひとつを選択することによって実行されるため、タイミングの調節の精度を詳細にしつつも、タップ数の増加をもたらさずに回路規模の増加を抑制できる。
加算部で加算したデータのサンプリングレートは、入力部に入力したデータのサンプリングレートと同等になるように規定されており、管理部は、保持した複数の係数の候補として、所定のタイミングに対応した値と、所定のタイミングをタップの間隔にもとづいてシフトしたタイミングに対応した値をそれぞれ保持してもよい。乗算部で乗算すべき複数のデータと複数の係数の組み合わせを切り替えるシフト部をさらに備えてもよい。加算部で加算したデータに要求されるサンプリングのタイミングを受け付ける受付部と、受け付けたタイミングに応じて、シフト部に組み合わせの切り替えを指示し、かつ管理部に選択の切り替えを指示する制御部をさらに備えてもよい。制御部は、シフト部での組み合わせの切り替えが必要であるにもかかわらず、シフト部での組み合わせの切り替えが不可能である場合に、管理部に選択の切り替えを実行させることによって、加算部から後段に備えられた処理装置での処理に不要な加算したデータを出力させ、加算部から不要な加算したデータが出力された場合に、処理装置にその旨を通知する通知部をさらに備えてもよい。制御部は、シフト部での組み合わせの切り替えが必要であるにもかかわらず、シフト部での組み合わせの切り替えが不可能である場合に、管理部に選択の切り替えを実行させることによって、加算部から後段に備えられた処理装置に対して出力すべきデータのうち、少なくともひとつをスキップし、加算部から出力すべきデータのうち、少なくともひとつをスキップした場合に、処理装置にその旨を通知する通知部をさらに備えてもよい。
「シフト部に組み合わせの切り替えを指示し、かつ管理部に選択の切り替えを指示する」とは、何らかの指示がシフト部と管理部に通知されていればよく、実質的にはそれらのうちのいずれかだけを指示してもよい。
「同等」は、まったく同一である場合を含むが、加算部で加算したデータを入力した後段の処理装置に影響を及ぼさない程度にずれている場合も含むものとする。
「同等」は、まったく同一である場合を含むが、加算部で加算したデータを入力した後段の処理装置に影響を及ぼさない程度にずれている場合も含むものとする。
入力部に入力したデータは、複数のデータでひとつのグループを構成しており、制御部は、ひとつのグループの境界に相当したタイミングで、シフト部に組み合わせの切り替えを指示し、かつ管理部に選択の切り替えを指示してもよい。加算部で加算したデータのサンプリングレートは、入力部に入力したデータのサンプリングレートよりも高くなるように規定されており、管理部は、複数のタップで順次遅延した複数のデータが一定の値をそれぞれ維持している間に、加算部で加算したデータのサンプリングレートと入力部に入力したデータのサンプリングレートとの比に応じた複数の回数だけ、保持した複数の係数の候補の選択を切り替え、乗算部は、一定の値をそれぞれ維持した複数のデータに対して、複数の回数だけ乗算を実行し、加算部は、複数の回数だけ加算を実行してもよい。管理部は、加算部で加算したデータのサンプリングレートと入力部に入力したデータのサンプリングレートとの最大公倍数以上のサンプリングレートに対応した値の複数の係数の候補を保持してもよい。
「ひとつのグループ」は、入力した信号に対して規定されたひとつのグループであってもよいが、後段の処理装置が処理を実行する段階でのひとつのグループであってもよい。
「ひとつのグループ」は、入力した信号に対して規定されたひとつのグループであってもよいが、後段の処理装置が処理を実行する段階でのひとつのグループであってもよい。
本発明の別の態様は、受信装置である。この装置は、所定のタイミングにもとづいて、受信したデータに対してサンプリングしたデータを入力する入力部と、入力したデータを複数のタップによって順次遅延する遅延部と、複数のタップで順次遅延した複数のデータにそれぞれ乗算すべき複数の係数を管理する管理部と、複数のタップで順次遅延した複数のデータと複数の係数をそれぞれ乗算する乗算部と、乗算部で乗算したデータを加算する加算部と、加算したデータを復調する復調部とを備える。この装置によれば、管理部は、複数の係数のそれぞれに対して、サンプリングの複数種類のタイミングに対応した複数の係数の候補を予め保持しており、保持した複数の係数の候補の選択を切り替えることによって、加算部で加算したデータに対応したサンプリングのタイミングを切り替えてもよい。
本発明のさらに別の態様は、タイミング調節方法である。この方法は、所定のタイミングでサンプリングされたデータを複数のタップで順次遅延することによって得られた複数のデータと複数の係数をそれぞれ乗算し、乗算したデータを加算する場合に、複数の係数のそれぞれに対して、サンプリングの複数種類のタイミングに対応した複数の係数の候補を予め保持しており、保持した複数の係数の候補の選択を切り替えることによって、加算したデータに対応したサンプリングのタイミングを切り替えることを特徴とするタイミング調節方法。
なお、以上の構成要素の任意の組合せ、本発明の表現を方法、装置、システム、記録媒体、コンピュータプログラムなどの間で変換したものもまた、本発明の態様として有効である。
本発明によれば、簡高速なサンプリングレートでのタイミングの調節を可能にしつつ、回路規模の増加を抑えることができる。
本発明を具体的に説明する前に、概要を述べる。本発明の実施例は、IEEE802.11b規格の無線LANの無線装置、特に受信装置に関する。受信装置は、受信した信号であるCCK変調の信号をFWT(Fast Walsh Transform)演算する。さらに受信装置は、FWT演算して得られた複数の相関値の中から大きさが最大の相関値を選択し、当該選択した相関値に対応した位相信号の組合せをCCK変調に含まれた位相信号として再生する。ここで、CCK変調の信号は差動符号化した信号にもとづいて生成されているため、通常は、受信装置において絶対的な位相の補正を必要としなかった。
本実施例に係る受信装置は、受信したCCK変調の信号に対してFWT演算の前に絶対的な位相を補正し、さらにFWT演算によって生成された相関値に、相関値が同相成分の軸と直交成分の軸から離れるほど値が大きくなるような近似を行う。その結果、最終的に選択されるべき相関値は、近似した値の大きさが大きくなるような位相に配置される。そのため、当該相関値が複数の相関値の中から、選択される可能性が向上して、信号の受信特性が向上する。また、本実施例に係る受信装置は、送信装置と受信装置との間のタイミング誤差を補正するための補間フィルタを備える。すなわち、所定の方法にもとづいて送信装置と受信装置との間のタイミング誤差を検出し、検出したタイミング誤差を補間フィルタによって補正する。補正すべきタイミング誤差の精度を高くするためには、通常、受信した信号のサンプリングレートよりも高いサンプリングレートの信号に変換し、高いサンプリングレートにおいてタイミング誤差を補正する。しかしながら、高いサンプリングレートでの処理のために補間フィルタでのタップ数が増大し、回路規模も増大する。
そのため、本実施例に係る補間フィルタは、受信した信号のサンプリングレートを高いサンプリングレートに変換せずに処理を行う。その一方で、補正すべきタイミングの精度を高くするために、複数種類のタップ係数を予め保持しており、検出されたタイミング誤差にもとづいて複数種類のタップ係数のうちのひとつの種類を選択して使用する。具体的に説明すれば、複数のタップにそれぞれ対応した複数のタップ係数は、全体としてひとつのタイミングに対応している。さらに、複数のタイミングの種類、例えば所定のタイミングを基準にして1/4サンプリングだけシフトしたタイミング、1/2サンプリングだけシフトしたタイミング等に応じた複数のタップ係数の組み合わせを保持している。
検出されたタイミング誤差が「0」であれば、補間フィルタは所定のタイミングに対応した複数のタップ係数を使用し、検出されたタイミング誤差が「1/4」であれば、補間フィルタは所定のタイミングから1/4だけシフトしたタイミングに対応した複数のタップ係数を使用する。補間フィルタで処理すべき信号のサンプリングレートを高速にせずに、タップ係数を複数種類保持するだけなので、タップ数の増加をもたらさず、回路規模の増加を抑制できる。なお、複数のタップ係数に対応したタイミングの種類を多くすることによって、補正すべきタイミングの精度を高くできる。
本実施例の前提として、IEEE802.11b規格におけるCCK変調の概略を説明する。CCK変調は、8ビットをひとつの単位(以下、この単位を「CCK変調単位」とする)とし、この8ビットを上位からd1、d2、・・・d8と名づける。CCK単位のうち、下位6ビットは、[d3,d4]、[d5,d6]、[d7,d8]単位でそれぞれQPSK(Quadrature Phase Shift Keying)の信号点配置にマッピングされる。また、マッピングした位相をそれぞれ(φ2、φ3、φ4)とする。さらに、位相φ2、φ3、φ4から8種類の拡散符号P1からP8を以下の通り生成する。
図1は、実施例に係る通信システムのバーストフォーマットを示す。このバーストフォーマットは、IEEE802.11b規格のShortPLCPに相当する。バースト信号は、図示のごとくプリアンブル、ヘッダ、データの領域を含む。さらに、プリアンブルは、DBPSKの変調方式によって伝送速度1Mbpsで通信され、ヘッダは、DQPSKの変調方式によって伝送速度2Mbpsで通信され、データは、CCKの変調方式によって伝送速度11Mbpsで通信される。また、プリアンブルは、56ビットのSYNC、16ビットのSFDを含み、ヘッダは、8ビットのSIGNAL、8ビットのSERVICE、16ビットのLENGTH、16ビットのCRCを含む。一方、データに対応したPSDUの長さは可変である。
図2は、実施例に係る無線装置100の構成を示す。無線装置100は、アンテナ300、スイッチ部302、直交変調部304、直交検波部306、発振器308、ゲインアンプ310、ベースバンド処理部312、制御部334を含む。また、ベースバンド処理部312は、DA部314、送信フィルタ部316、変調部318、スクランブル部320、バースト組立部322、AD部324、AGC部326、復調部26、デスクランブル部328、バースト分解部330、MACインターフェース部332を含む。また、信号としてデジタル受信信号200、出力信号202を含む。
アンテナ300は、無線周波数の信号を送受信する。スイッチ部302は、直交変調部304から入力した信号をアンテナ300へ出力、あるいはアンテナ300から入力した信号を直交検波部306へ出力する。なお、直交変調部304から入力した信号と直交検波部306へ出力する信号は中間周波数であるので、スイッチ部302は、直交変調部304から入力した信号を無線周波数に変換してアンテナ300へ出力し、アンテナ300から入力した信号を中間周波数に変換して直交検波部306へ出力する。発振器308は、所定の周波数の信号、ここでは正弦波を発振する。直交検波部306は、発振器308から入力した所定の周波数の信号にもとづいて、スイッチ部302から入力した信号を直交検波する。一般的に直交検波したベースバンドの信号は同相成分と直交成分を有するので、2本の信号線が示されるべきであるが、ここでは図を簡潔に表示するため、これらの信号線を1本で示した。以下同様である。
ゲインアンプ310は、AGC部326で設定された利得にもとづいて直交検波部306で直交検波した信号を増幅する。AGC部326は、ゲインアンプ310で増幅された信号の振幅がAD部324のダイナミックレンジに入るように利得を制御する。AD部324は、ゲインアンプ310で増幅された信号をAD変換し、デジタル信号であるデジタル受信信号200を出力する。ここでは、IEEE802.11b規格の無線LANを対象にしているので、図1に記載のごとく送信された信号の伝送速度は最大11Mbpsである。AD部324は、ひとつの信号を伝送速度の2倍のサンプリングレートでオーバーサンプリングしているものとするため、デジタル受信信号200のサンプリングレートは22MHzである。復調部26は、デジタル受信信号200を復調して出力信号202を出力する。ここで、デジタル受信信号200は、スペクトル拡散された信号であり、デジタル受信信号200は送信されたビット系列の情報である。デスクランブル部328は、デジタル受信信号200をデスクランブルする。バースト分解部330は、バースト信号を構成した信号を分解して、MACインターフェース部332に出力する。また、MACインターフェース部332は送信すべきビット系列を外部から入力する。
バースト組立部322は、入力したビット系列からバースト信号を構成する。スクランブル部320は、バースト信号をスクランブルする。変調部318は、スクランブル部320から入力した信号を変調して送信フィルタ部316に出力する。ここで、変調にはスペクトル拡散も含む。送信フィルタ部316は、変調した信号の高周波成分を遮断し、DA部314が送信フィルタ部316から入力した信号をDA変換する。直交変調部304は、DA部314から入力した信号を直交変調して、中間周波数の信号をスイッチ部302に出力する。制御部28は、無線装置100のタイミング等を制御する。
この構成は、ハードウエア的には、任意のコンピュータのCPU、メモリ、その他のLSIで実現でき、ソフトウエア的にはメモリのロードされた予約管理機能のあるプログラムなどによって実現されるが、ここではそれらの連携によって実現される機能ブロックを描いている。したがって、これらの機能ブロックがハードウエアのみ、ソフトウエアのみ、またはそれらの組合せによっていろいろな形で実現できることは、当業者には理解されるところである。
図3は、復調部26の構成を示す。復調部26は、補間フィルタ336、第1位相回転部130、等化器42、相関器44、PSK復調部46、第1誤差検出部48、第2位相回転部132、FWT演算部50、最大値検索部52、φ1復調部54、第2誤差検出部56、スイッチ部60を含む。また、信号として、復調信号204、位相誤差信号206、フィルタ出力信号214、タイミング制御信号216、位相補正信号220、回転信号218、φ1信号208、φ成分信号210、ウォルシュ変換値FWTを含む。
補間フィルタ336は、第2誤差検出部56から入力したタイミング制御信号216にもとづいて、デジタル受信信号200のタイミング誤差を補正し、補正した信号をフィルタ出力信号214として出力する。ここで、補間フィルタ336の構成は後述する。なお、デジタル受信信号200は、図1のバーストフォーマットにおけるデータの区間において、図示しない送信側で複数の位相信号からそれぞれ生成されたCCK変調の信号であり、これは複数チップの信号のCCK変調単位がひとつのシンボルに対応している。
第1位相回転部130は、後述の第1誤差検出部48から入力した位相誤差信号206によって、フィルタ出力信号214の位相を回転する。当該回転の結果、CCK変調の変調によらない位相回転が抑えられる。なお、第1位相回転部130での回転は、複素成分のベクトル演算によってなされてもよいし、位相成分のみの加減演算によってなされてもよい。
等化器42は、第1位相回転部130から出力された信号に含まれたマルチパス伝送路の影響を除去する。等化器42は、トランスバーサル型のフィルタによって構成される。なお、トランスバーサル型のフィルタにDFE(Decision Feedback Equalizer)が付加された構成であってもよく、また、等化器42のタップ係数が設定されるまでは、等化器42は、入力された信号をそのまま出力してもよい。
相関器44は、図1のバーストフォーマットのプリアンブルとヘッダのような所定の拡散符号で拡散された位相変調信号を逆拡散するために、等化器42から出力された信号を当該拡散符号で相関処理する。相関処理は、スライディング型の相関処理であってもよいし、マッチドフィルタ型の相関処理であってもよい。
PSK復調部46は、相関器44で逆拡散した逆拡散信号を復調する。逆拡散信号の変調方式がDBPSKあるいはDQPSKであるので、復調は遅延検波で実行される。第1誤差検出部48は、復調信号204にもとづいて位相誤差を検出する。詳細は後述するが、検出した位相誤差は、位相誤差信号206として出力される。
第2位相回転部132は、信号の位相を回転できる機能を有し、第2誤差検出部56で検出された位相の誤差である位相補正信号220にもとづいて回転量を調節し、当該回転量によって等化器42で等化された信号を回転させる。当該回転の結果、回転された信号はCCK変調された信号が配置された位相のいずれかに近づくように配置される。なお、同様の処理が第1位相回転部130でもなされているが、第2位相回転部132は、第1位相回転部130の処理の結果生じた位相誤差の残留成分を補正する。また、第2位相回転部132は、回転した信号を回転信号218として出力する。
第2誤差検出部56は、第2位相回転部132からの回転信号218にもとづいて、位相誤差およびタイミング誤差を検出する。検出の方法は後述するが、第2誤差検出部56は、検出した位相誤差およびタイミング誤差を位相補正信号220およびタイミング制御信号216としてそれぞれ出力する。
FWT演算部50は、図1のバーストフォーマットのデータ区間のようにCCK変調された信号に対応した値であって、第2位相回転部132からの回転信号218をFWT演算し、ウォルシュ変換値FWTを出力する。ここで、前述のごとく、回転信号218は、位相の誤差とタイミングの誤差をそれぞれ補正した信号である。FWT演算部50の処理をより具体的に説明すると、CCK変調単位のチップ信号を入力して、チップ信号間の相関処理によって、64個のウォルシュ変換値FWT、すなわち相関値を出力する。
最大値検索部52は、64個のウォルシュ変換値FWTを入力し、それらの大きさにもとづいて、ひとつのウォルシュ変換値FWTを選択する。さらに、選択したひとつのウォルシュ変換値FWTに応じて、φ1の遅延検波される前の信号に相当したφ1信号208と、φ2からφ4の組合せをφ成分信号210として出力する。φ1復調部54は、φ1信号208を遅延検波して、φ1を生成する。さらに、φ1からφ4の組合せから、伝送すべき情報信号のd1、d2、・・・d8を再生して出力する。すなわち、FWT演算部50、最大値検索部52、φ1復調部54は、補間フィルタ336、第1位相回転部130、第2位相回転部132、第2誤差検出部56によって位相の誤差とタイミングの誤差がそれぞれ補正された信号を復調する。
スイッチ部60は、PSK復調部46から出力された信号とφ1復調部54から出力された信号のいずれかを選択し、出力信号202として出力する。図1のバーストフォーマットのプリアンブルとヘッダの区間では、PSK復調部46から出力された信号を選択し、バーストフォーマットのデータ領域の区間では、φ1復調部54から出力された信号を選択し、選択した信号の反転信号を出力する。
図4は、第1誤差検出部48の構成を示す。第1誤差検出部48は、記憶部74、判定部70、複素共役部72、スイッチ部76、乗算部78を含む。
記憶部74は、図1のバーストフォーマットのプリアンブル領域に対応した既知の信号を記憶し、プリアンブル領域に該当するタイミングで記憶した既知の信号を出力する。
判定部70は、図1のバーストフォーマットのヘッダの区間において、予め定めた判定のしきい値にもとづいて、復調信号204の値を判定する。当該判定は、復調信号204の同相成分と直交成分に対してそれぞれ行う。なお、図1のバーストフォーマットのデータ領域の区間では、ヘッダの区間で導出した位相誤差信号206を引き続き出力してもよい。
記憶部74は、図1のバーストフォーマットのプリアンブル領域に対応した既知の信号を記憶し、プリアンブル領域に該当するタイミングで記憶した既知の信号を出力する。
判定部70は、図1のバーストフォーマットのヘッダの区間において、予め定めた判定のしきい値にもとづいて、復調信号204の値を判定する。当該判定は、復調信号204の同相成分と直交成分に対してそれぞれ行う。なお、図1のバーストフォーマットのデータ領域の区間では、ヘッダの区間で導出した位相誤差信号206を引き続き出力してもよい。
複素共役部72は、判定部70で判定した信号の複素共役を計算する。
スイッチ部76は、プリアンブルの区間で記憶部74からの信号を参照信号として出力し、ヘッダの区間で複素共役部72からの信号を参照信号として出力する。
乗算部78は、スイッチ部76から出力される参照信号と、復調信号204を乗算し、参照信号に対する復調信号204の誤差を位相誤差信号206として出力する。
スイッチ部76は、プリアンブルの区間で記憶部74からの信号を参照信号として出力し、ヘッダの区間で複素共役部72からの信号を参照信号として出力する。
乗算部78は、スイッチ部76から出力される参照信号と、復調信号204を乗算し、参照信号に対する復調信号204の誤差を位相誤差信号206として出力する。
図5は、補間フィルタ336の構成を示す。補間フィルタ336は、遅延部340と総称される第1遅延部340a、第2遅延部340b、第N遅延部340n、シフト部342、係数保持部344と総称される第1−1係数保持部344aa、第1−2係数保持部344ab、第1−M係数保持部344am、第2−1係数保持部344ba、第2−2係数保持部344bb、第2−M係数保持部344bm、第3−1係数保持部344ca、第3−2係数保持部344cb、第3−M係数保持部344cm、第4−1係数保持部344da、第4−2係数保持部344db、第4−M係数保持部344dm、乗算部346と総称される第1乗算部346a、第2乗算部346b、第M乗算部346m、加算部348、制御部350、選択部352と総称される第1選択部352a、第2選択部352b、第M選択部352mを含む。
デジタル受信信号200は、前述のごとく図示しないAD部324において、所定のタイミングでサンプリングされたデータである。遅延部340は、入力したデジタル受信信号200を順次遅延するための複数のタップである。ここでひとつの遅延部340は、デジタル受信信号200をサンプリングレートに応じた期間、すなわちサンプリングレート22MHzの逆数だけ遅延する。
シフト部342は、遅延部340で遅延した複数のデジタル受信信号200と後述の乗算部346の組み合わせを変更する。これは、後述の制御部350からの指示に基づいて、例えば、第1遅延部340aから出力されたデジタル受信信号200の接続先を第1乗算部346a、第2乗算部346bなどの複数の乗算部346の中のいずれかに組み合わせる。その結果、例えば、前第1遅延部340aから出力されたデジタル受信信号200が第1乗算部346aに接続された場合、前第2遅延部340bから出力されたデジタル受信信号200が第2乗算部346bに接続されるように、順次接続される。なお、遅延部340の数をN個、後述の乗算部346の数をM個として記載したが、NやMは所定の数字を一般化したものであり、MがNよりも大きい値であってもかまわなく、ここでMはNよりも大きい値であるとする。また、シフト部342が、遅延部340で遅延した複数のデジタル受信信号200に対する乗算部346を変更することによって、それぞれのデジタル受信信号200に乗算される係数が変更される。
係数保持部344は、遅延部340で遅延した複数のデジタル受信信号200にそれぞれ乗算すべき複数の係数を管理する。なお、ここでの係数のうちの一部が選択されて遅延部340で遅延した複数のデジタル受信信号200にそれぞれ乗算されるので、係数保持部344が記憶した係数は、係数の候補ともいえる。以下では、係数の候補と係数を区別せずに使用するものとする。ここで、係数保持部344は、サンプリングの複数種類のタイミングに対応した複数の係数を予め保持しており、サンプリングの複数種類のタイミングとは、所定のタイミング、所定のタイミングをタップの間隔にもとづいてシフトしたタイミングである。具体的には、第1−1係数保持部344aa、第1−2係数保持部344ab、第1−M係数保持部344amにそれぞれ記憶された複数の係数(以下、これらの係数をまとめて「0/8チップシフト系列」といい、「0/8チップシフト系列」のなかのそれぞれを「第1係数」、「第2係数」、「第M係数」という)は、タイミングシフト量ゼロの基準となるタイミングに対応した係数である。
第2−1係数保持部344ba、第2−2係数保持部344bb、第2−M係数保持部344bmにそれぞれ記憶された複数の係数(以下、これらの係数をまとめて「1/8チップシフト系列」といい、「1/8チップシフト系列」のなかのそれぞれを「第1係数」、「第2係数」、「第M係数」という)は、タイミングシフト量が1/8チップのタイミングに対応した係数である。第3−1係数保持部344ca、第3−2係数保持部344cb、第3−M係数保持部344cmにそれぞれ記憶された複数の係数(以下、これらの係数をまとめて「2/8チップシフト系列」といい、「2/8チップシフト系列」のなかのそれぞれを「第1係数」、「第2係数」、「第M係数」という)は、タイミングシフト量が2/8チップのタイミングに対応した係数である。第4−1係数保持部344da、第4−2係数保持部344db、第4−M係数保持部344dmにそれぞれ記憶された複数の係数(以下、これらの係数をまとめて「3/8チップシフト系列」といい、「3/8チップシフト系列」のなかのそれぞれを「第1係数」、「第2係数」、「第M係数」という)は、タイミングシフト量が3/8チップのタイミングに対応した係数である。
選択部352は、制御部350からの指示にもとづいて、係数保持部344に保持された係数のうちのいずれか、すなわち「0/8チップシフト系列」、「1/8チップシフト系列」、「2/8チップシフト系列」、「3/8チップシフト系列」のいずれかを選択して、乗算部346に出力する。係数保持部344に保持された係数を切り替えることによって、最終的に出力されるフィルタ出力信号214に対応したサンプリングのタイミングが切り替わるが、詳細は後述する。
乗算部346は、遅延部340で遅延された複数のデジタル受信信号200と、選択部352で選択された係数をそれぞれ乗算する。なお、乗算部346での乗算の対象になるデジタル受信信号200と係数は、それぞれ同相成分と直交成分を有した複数素数であるので、乗算部346の乗算は複素乗算で実行される。加算部348は、乗算部346で乗算した結果を加算して、その結果をフィルタ出力信号214として出力する。フィルタ出力信号214のサンプリングレートは、デジタル受信信号200サンプリングレートと同等になるように規定されている。
制御部350は、フィルタ出力信号214に要求されるサンプリングのタイミングに関する指示をタイミング制御信号216として受け付ける。タイミング制御信号216に含まれたタイミングに関する信号とは、例えば、「タイミングを1/8チップ進行させる」といったものである。さらに、受け付けた指示にもとづいて、シフト部342での組み合わせの切替を指示し、選択部352に係数保持部344に保持された係数の切り替えを指示する。なお、要求されるサンプリングのタイミングにもとづいて、シフト部342あるいは選択部352のいずれか一方のみを指示してもよい。
図6(a)−(b)は、第2誤差検出部56におけるタイミング誤算の検出原理を示す。図6(a)は、タイミング誤差がゼロの場合、すなわち図示しない通信対象の無線装置と無線装置100のタイミングがほぼ同期している場合に、回転信号218を構成したサンプリングされたデータのうちで、ひとつのタイミングの波形を示す。図示のごとく、ナイキスト条件を満たしているので、隣接したチップのタイミング「+1」と「―1」での大きさはゼロになり、チップ間隔の中央のタイミング「+1/2」と「−1/2」での大きさが等しくなり、タイミング「0」で値が大きくなる。
図6(b)は、タイミングの誤差が存在する場合、すなわち図示しない通信対象の無線装置と無線装置100のタイミングが同期していない場合に、回転信号218を構成したサンプリングされたデータのうちで、ひとつのタイミングの波形を示す。図示のごとく、隣接したチップのタイミング「+1」と「―1」での大きさがゼロにならず、チップ間隔の中央のタイミング「+1/2」と「−1/2」での大きさが等しくならず、タイミング「0」で値よりも値が大きくなるタイミングが存在する。第2誤差検出部56は、例えば、タイミング「+1/2」と「−1/2」での大きさの相違を検出することによって、回転信号218に対するサンプリングのタイミングの誤差を検出できる。なお、第2誤差検出部56は、タイミングの誤差に加えて、位相の誤差を検出するために、図4に示した第1誤差検出部48のような構成を備えていてもよい。
図7は、FWT演算部50の構成を示す図である。FWT演算部50は、φ2推定部80と総称される第1φ2推定部80a、第2φ2推定部80b、第3φ2推定部80c、第4φ2推定部80d、φ3推定部82と総称される第1φ3推定部82a、第2φ3推定部82b、φ4推定部84を含む。また信号として、チップ信号Xと総称されるX0、X1、X2、X3、X4、X5、X6、X7、第1相関値Yと総称されるY0−0、Y0−1、Y0−2、Y0−3、Y1−0、Y1−1、Y1−2、Y1−3、Y2−0、Y2−1、Y2−2、Y2−3、Y3−0、Y3−1、Y3−2、Y3−3、第2相関値Zと総称されるZ0、Z1、Z15、Z16、Z17、Z31、ウォルシュ変換値FWTと総称されるFWT0、FWT1、FWT63を含む。ここで、チップ信号Xは前述の回転信号218に相当し、CCK変調単位の回転信号218をそれに含まれた要素に相当する。
φ2推定部80は、それぞれふたつのチップ信号X、例えば、X0とX1を入力し、X0の位相を0、π/2、π、3π/2回転させて、X1と回転させたX0をそれぞれ加算して、Y0−0からY0−3をそれぞれ出力する。ここでは、X0を回転させた位相とφ2の位相が等しい場合に、該当する第1相関値Yの大きさが大きくなる。その結果、φ2を推定できる。
φ3推定部82は、φ2推定部80と同様に動作し、例えば、Y0−0からY0−3とY1−0からY1−3を入力して、Z0からZ15をそれぞれ出力し、第2相関値Zの大きさよりφ3を推定できる。φ4推定部84は、φ2推定部80と同様に動作し、Z0からZ31を入力して、FWT0からFWT63を出力し、ウォルシュ変換値FWTの大きさよりφ4、さらにφ1を推定できる。
図8は、第1φ2推定部80aの構成を示す。第1φ2推定部80aは、0位相回転部86、π/2位相回転部88、π位相回転部90、3/2π位相回転部92、加算部94と総称される第1加算部94a、第2加算部94b、第3加算部94c、第4加算部94dを含む。
0位相回転部86、π/2位相回転部88、π位相回転部90、3/2π位相回転部92は、X0の位相をそれぞれ0、π/2、π、3π/2回転させる。それらの出力は、加算部94でX1と加算される。
0位相回転部86、π/2位相回転部88、π位相回転部90、3/2π位相回転部92は、X0の位相をそれぞれ0、π/2、π、3π/2回転させる。それらの出力は、加算部94でX1と加算される。
図9は、最大値検索部52の構成を示す。最大値検索部52は、選択部110、近似部112、比較部114と総称される第1比較部114a、第2比較部114b、第3比較部114c、第4比較部114d、第5比較部114e、第6比較部114f、第7比較部114g、最大値比較部116、最大値格納部118、最大値Index格納部120を含む。
選択部110は、FWT0からFWT63の64個のデータを入力し、8個ずつのデータを出力する。例えば、最初のタイミングでFWT0からFWT7を出力し、次のタイミングでFWT8からFWT15を出力する。
選択部110は、FWT0からFWT63の64個のデータを入力し、8個ずつのデータを出力する。例えば、最初のタイミングでFWT0からFWT7を出力し、次のタイミングでFWT8からFWT15を出力する。
近似部112は、ウォルシュ変換値FWTの大きさを近似によって求める。ここでは、ウォルシュ変換値FWTの同相成分と直交成分をそれぞれIとQとすれば、絶対値和によって大きさRを求める。
(数3)
R = |I|+|Q|
比較部114は、8個のRを比較し、最大の大きさをもつウォルシュ変換値FWTを選択する。
(数3)
R = |I|+|Q|
比較部114は、8個のRを比較し、最大の大きさをもつウォルシュ変換値FWTを選択する。
最大値比較部116は、FWT0からFWT63の中で、前回の8個のウォルシュ変換値FWTの最大値と比較し、大きいほうを選択する。最終的には、FWT0からFWT63の中で最大の大きさをもつウォルシュ変換値FWTを選択する。選択されたウォルシュ変換値FWTは最大値格納部118に格納される。
最大値Index格納部120は、最大値格納部118に最終的に格納された最大のウォルシュ変換値FWTに対応したφ2からφ4の組合せを出力する。
最大値Index格納部120は、最大値格納部118に最終的に格納された最大のウォルシュ変換値FWTに対応したφ2からφ4の組合せを出力する。
図10は、最大値検索部52で選択されるべきウォルシュ変換した信号のコンスタレーションを示す。図中のI軸とQ軸は、それぞれ同相成分の軸と直交成分の軸を示し、図中の○印は、位相誤差のない場合の理想的なウォルシュ変換値FWTのコンスタレーションを示す。点線は、ウォルシュ変換値FWTの大きさを通常の2乗和で求めた場合と同様に一定の大きさを示す。一方、図中に示した正方形は、点線に対応したウォルシュ変換値FWTを前述の絶対値和で求めた場合の大きさである。なお、図中のI軸とQ軸に示した「1」と「−1」の値は、ウォルシュ変換値FWTを正規化した場合の値であって、実際のウォルシュ変換値FWTはこれ以外の値であってもよい。
正方形と点線のずれが、近似による誤差を示し、特にπ/4、3π/4、5π/4、7π/4で大きくなっている。しかしながら、図示のごとく、ウォルシュ変換値FWTのコンスタレーションが配置されるべき位相で近似した値が大きくなるため、当該ウォルシュ変換値FWTが選択されやすくなり、受信特性が向上する。一方、位相誤差およびタイミング誤差があれば、ウォルシュ変換値FWTのコンスタレーションは、図中の×印となるため、当該ウォルシュ変換値FWTが選択されにくくなり、受信特性の劣化の可能性がある。これを防止するために、本実施例では、補間フィルタ336、第1位相回転部130、第2位相回転部132、第2誤差検出部56で位相の誤差とタイミングの誤差を補正している。
図11(a)−(d)は、補間フィルタ336の動作原理を示す。図11(a)は、本実施例ではなく、通常の補間フィルタでなされている高速なサンプリングレートへのサンプリングレートの変換の処理を示している。すなわち、通常の補間フィルタの動作を説明することによって、本実施例の補間フィルタ336の動作原理を説明する。図中のタップ「T」は図5の遅延部340に相当するが、遅延部340での遅延時間は前述のごとくAD部324でのサンプリングレートの逆数であるが、「T」での遅延時間はAD部324のサンプリングレートを4倍にしたサンプリングレートの逆数である。AD部324でサンプリングされた信号は、図中のX(i)、X(i+1)で示され、これらを4倍のサンプリングレートに変換するために挿入された信号は「0」で示されている。すなわち、大きさを有さない「0」を挿入してサンプリングレートが変更される。信号「0」にいかなる値を乗算しても乗算結果は「0」になるので、図に示したようにX(i)、X(i+1)に対する乗算のみが有効になる。ここでは、X(i)、X(i+1)に乗算すべき係数を図の左から順に「1」、「2」と示すので、X(i)、X(i+1)に対して係数「1」と「5」が乗算される。乗算結果は加算された後に出力される。
図11(b)は、図11(a)での係数の大きさを示す。前述のごとく図の左から順に係数を「1」、「2」と示し、それらに対する係数の大きさを示す。ここでは、係数「1」から係数「4」にかけて係数の大きさが大きくなり、係数「5」から係数「8」にかけて係数の大きさが小さくなる。図11(a)に対応して係数「1」と係数「5」が乗算に使用されている。図11(c)は、図11(a)と同様に、通常の補間フィルタでなされている高速なサンプリングレートへのサンプリングレートの変換の処理を示している。図の構成は図11(a)と同一であるが、図のタップ「T」でのX(i)、X(i+1)が図11(a)よりも右にひとつシフトしている。そのため、X(i)、X(i+1)に対応した係数「2」と「6」のみが有効な乗算を行っている。図11(d)は、図11(c)での係数の大きさを示す。係数「1」から係数「8」の大きさは図11(b)と同一であるが、図11(c)に対応して係数「2」と係数「6」が乗算に使用されている。
図11(a)−(d)によれば、入力した信号のサンプリングレートを4倍にする場合、図11(a)と(c)に示したような関係での乗算において、信号「0」に対する乗算は無視できるので、入力した信号のX(i)、X(i+1)は同一で、それらに乗算すべき係数を変更しているだけである。すなわち、入力した信号のサンプリングレートを変更せずに、入力した信号に乗算すべき係数を要求されるタイミングに対応した係数に変更することによって、入力した信号のタイミングを変更するのが補間フィルタ336の動作原理である。
図12は、係数保持部344に保持された係数を示す。ここでは、説明の容易化のために遅延部340の数を4とし、それぞれのタップ係数は6ビットで定義されているものとした。「0/8チップシフト系列」は、ナイキスト条件を満たすように規定されているので、第3係数のみが所定の値、ここでは6ビットでの最大値「31」を有し、それ以外の係数の値は「0」になっている。一方、「1/8チップシフト系列」から「3/8チップシフト系列」は、「0/8チップシフト系列」からそれぞれ「1/8チップ」から「3/8チップ」シフトした値になっている。
図13は、補間フィルタ336での補間動作を示す。図の左端に示した入力信号は補間フィルタ336に入力されるデジタル受信信号200に相当し、図の上段から下段の方向が時間の経過に相当する。すなわち、入力信号として「X1」から「X7」までが入力される。なお、これらの間隔は、1/2チップである。タップ係数タイミングシフト量は、選択部352で選択される係数保持部344に保持された係数を示す。タイミングシフト量「3/8」チップとは「3/8チップシフト系列」に相当する。ここで、「0/8」チップではタイミングシフト量が0のため、それらが示したタイミングと入力信号は同一のタイミングに相当する。一方、「3/8」チップではタイミングシフト量が3/8チップであるので、それらが示したタイミングと入力信号は異なったタイミングに相当する。
乗算処理は、選択部352で選択されたタップ係数と、遅延部340で遅延されたデジタル受信信号200との関係を示す。入力信号「X1」から「X4」間での間、シフト部342はデジタル受信信号200とタップ係数の組み合わせを変更しないので、遅延部340に入力されたデジタル受信信号200が順次左にひとつずつシフトしていく。入力信号「X5」のタイミングにおいて、タップ係数を「3/8チップシフト系列」から「0/8チップシフト系列」に「3/8チップ」遅らせ、シフト部342がデジタル受信信号200とタップ係数の組み合わせを「1/2チップ」進行させるような組み合わせに変更する。そのため、図中の入力信号「X5」が入力されたタイミングにおける乗算処理での「X1」の配置が、入力信号「X4」が入力されたタイミングの場合から、左にふたつシフトしている。
出力信号は、補間フィルタ336から出力されるフィルタ出力信号214を示す。図では、実際の信号が出力されるタイミングを○印で示し、出力信号に対応したタイミングを●印で示す。出力信号「Y1」から「Y4」において、出力信号によって示されたタイミングは、出力信号のタイミングから3/8チップ遅れている。一方、出力信号「Y5」と「Y6」において、出力信号によって示されたタイミングは、出力信号のタイミングから1/2チップ遅れている。
図14は、補間フィルタ336での補間動作を示す。シフト部342においてデジタル受信信号200とタップ係数の組み合わせの変更が必要でもあるにもかかわらず、シフト部342での組み合わせの変更ができない場合を示す。すなわち、第1遅延部340aと第1乗算部346aが既に組み合わされている状態で、第1乗算部346aをさらに右にシフトさせる必要が生じた場合である。そのため、図13が基本的な動作を示し、図14は図13の動作のうちの特殊なケースに対応しているといえる。入力信号「X4」が入力されるタイミングまでの動作は図13と同一である。入力信号「X5」が入力されると、選択部352はタップ係数を「3/8チップシフト系列」から「0/8チップシフト系列」に「3/8チップ」遅らせる。さらに、シフト部342が組み合わせを変更しないので、出力信号「Y5」に相当したタイミングは、出力信号「Y5」が出力されるタイミングから「1/2チップ」遅れる。以後は、入力信号「X6」と「X7」に対して、タップ係数を変更せず、かつデジタル受信信号200とタップ係数の組み合わせも変更しないので、出力信号「Y6」と「Y7」は、相当したタイミングが1/2チップ遅延したまま出力される。
すなわち、上記のような場合において、補間フィルタ336は、選択部352がタップ係数のみを変更して、不要な信号「Y5」を出力する。なお、後段のFWT演算部50等は出力信号「Y5」がなくても、復調処理が可能である。一方、図示しないが、補間フィルタ336は、後段のFWT演算部50等に不要な出力信号「Y5」が出力された旨を所定の手段で通知する。これの詳細は後述する。
図15(a)−(e)は、補間フィルタ336での動作タイミングを示す。図15(a)は、補間フィルタ336に入力されているクロックであり、前述のごとく22MHzのクロックである。図15(b)は、選択部352で選択されたいるタップ係数であり、途中でタップ係数の選択が変更されている。図15(c)は、乗算部346に入力される入力信号である。ここで、「0」から「21」で示した22個の信号が、ひとつのシンボル、すなわちCCK変調単位を構成している。選択部352は、そのうちの「20」の信号が終了する際に、タップ係数を変更している。後段のFWT演算部50等では「0」、「2」、・・・、「20」で示された奇数以外の11個の信号が使用されるので、後段のFWT演算部50等を考慮した場合にひとつのシンボルが終了する境界に相当する。
なお、図示しないが、同一のタイミングでシフト部342も組み合わせを変更しているものとする。また、単に「21」の信号が終了する際に、選択部352がタップ係数の選択を変更し、シフト部342が組み合わせを変更してもよい。ようは、ひとつのシンボルの境界に相当したタイミングで、選択部352とシフト部342で変更がなされればよい。図15(d)は、補間フィルタ336から出力される出力信号であり、補間フィルタ336での内部処理の遅延を考慮して遅延した信号が出力されている。ここでの内部処理の遅延は一例である。図15(e)は、後段のFWT演算部50等にひとつのシンボルの先頭を知らせるために、図示されない信号線によって出力されるイネーブル信号である。後段のFWT演算部50等は、当該イネーブル信号にもとづいて、イネーブル信号から22個の信号の期間をひとつのシンボルと認識したり、あるいはイネーブル信号からひとつおきに11個の信号をひとつのシンボルと認識する。
図16(a)−(e)は、補間フィルタ336での動作タイミングを示す。図16(a)−(e)は、図15(a)−(e)にそれぞれ対応しているが、図14のような場合、すなわちシフト部342においてデジタル受信信号200とタップ係数の組み合わせの変更が必要でもあるにもかかわらず、シフト部342での組み合わせの変更ができない場合を示す。図16(a)―(b)は、図15(a)―(b)と同様に示される。図16(c)は乗算部346に入力される信号であるが、図14と同様に後段のFWT演算部50等にとって不要な信号「20’」を出力している。図16(b)と(c)の関係も図15(b)と(c)の関係と同様に、選択部352は、そのうちの「20」の信号が終了する際に、タップ係数を変更している。これは、後段のFWT演算部50等では「0」、「2」、・・・、「20」で示された奇数以外の11個の信号が使用されるので、後段のFWT演算部50等を考慮した場合にひとつのシンボルが終了する境界に相当する。また、図16(d)も図15(d)と同様に示される。図16(e)は、後段のFWT演算部50等にひとつのシンボルの先頭を知らせるために出力されるイネーブル信号である。後段のFWT演算部50等は、当該イネーブル信号にもとづいて、イネーブル信号からひとつおきに11個の信号をひとつのシンボルと認識すれば、不要な信号「20’」を処理対象から除外できる。
以上の構成による復調部26の動作を説明する。プリアンブルとヘッダの区間において、相関器44は、等化器42で等化した信号を逆拡散し、PSK復調部46は復調し、それに応じてスイッチ部60は出力信号202を出力する。また、第1誤差検出部48は、復調信号204から位相誤差を検出して、第1位相回転部130は検出された位相誤差にもとづいてフィルタ出力信号214の位相を補正する。一方、データの区間において、補間フィルタ336は、タイミング制御信号216にもとづいてデジタル受信信号200のタイミングの誤差を補正して等化器42に出力し、第2位相回転部132は、位相補正信号220にもとづいて等化器42から入力した信号の位相の誤差を補正する。
第2誤差検出部56は、第2位相回転部132から入力した回転信号218にもとづいて、タイミング制御信号216と位相補正信号220を出力する。FWT演算部50は、第2位相回転部132から入力した回転信号218をFWT演算してウォルシュ変換値FWTを求め、最大値検索部52は、ウォルシュ変換値FWTの大きさを絶対値和で求めて、最大のウォルシュ変換値FWTに対応したφ2からφ4の組合せを出力し、φ1復調部54はφ1を出力する。
図17(a)−(e)は、実施例の変形例に係る補間フィルタ336の動作原理を示す。これまで説明した補間フィルタ336は、フィルタ出力信号214のサンプリングレートがデジタル受信信号200のサンプリングレートと同等になるように規定されていた。しかしながら、変形例ではフィルタ出力信号214のサンプリングレートがデジタル受信信号200のサンプリングレートよりも高くなるように規定されている。例えば、フィルタ出力信号214のサンプリングレートがデジタル受信信号200のサンプリングレートの2倍になるように規定されている。図17(a)は、本変形例ではなく、通常の補間フィルタでなされている高速なサンプリングレートへのサンプリングレートの変換の処理を示している。すなわち、通常の補間フィルタの動作を説明することによって、図11(a)―(d)と同様に本変形例の補間フィルタ336の動作原理を説明する。図17(a)は図11(a)と同一であるため説明を省略する。図17(b)は、図17(a)の状態からふたつのサンプリングタイミング分だけ進行した状態である。図17(c)は、図11(a)と(b)で有効な乗算がなされるタップ係数の大きさを示している。
図17(d)と(e)は、図17(a)と(b)にそれぞれ対応しており、タップの遅延時間を「T」から「4T」に変更している。ここで、「4T」は図2のAD部324でなされたサンプリングの間隔に相当する。すなわち、図17(d)と(e)でのタップ「4T」は図5の遅延部340に対応する。図17(d)と(e)に示されたように、両者の相違点は、乗算に使用されるタップ係数の値であって、タップ「4T」で保持されたX(i)とX(i+1)は同一である。すなわち、遅延部340にデジタル受信信号200が入力されて一定の値をそれぞれ維持している間に、選択部352がフィルタ出力信号214のサンプリングレートとデジタル受信信号200のサンプリングレートの比に応じた回数だけ、係数保持部344に保持したタップ係数を切り替えて、乗算部346に出力する。さらに、乗算部346は、選択部352で選択されたタップ計数が変更される毎に乗算を行い、加算部348も乗算部346で乗算が行われる毎に加算を行う。その結果、加算部348は、デジタル受信信号200のサンプリングレートよりも高速なサンプリングレート有したフィルタ出力信号214を出力する。
なお、係数保持部344で保持したタップ係数は、フィルタ出力信号214で必要とされるサンプリングレートに対応したタップ係数の値を保持していればよいが、さらにフィルタ出力信号214で必要とされるサンプリングレートとデジタル受信信号200のサンプリングレートとの最大公倍数以上のサンプリングレートに対応した値の複数の係数の候補を保持していてもよい。例えば、デジタル受信信号200のサンプリングレートを2倍にしたフィルタ出力信号214を出力する場合に、係数保持部344は、デジタル受信信号200のサンプリングレートを4倍にしたサンプリングレートに対応したタップ係数の値を保持してもよい。そのような値を保持することで出力される信号の精度が向上する。
以下、図13と図14において説明した補間フィルタ336の補間動作の別のバリエーションを説明する。図13と図14において、当初、出力信号によって示されたタイミング、すなわち係数保持部344に保持された係数が示したタイミングは、出力信号のタイミングよりも「3/4チップ」遅れている。ここでは、出力信号によって示されたタイミング、すなわち係数保持部344に保持された係数が示したタイミングが、出力信号のタイミングよりも「3/4チップ」進んでいる場合を説明する。
図18は、補間フィルタ336での別の補間動作を示す。図18は、図13に対応しており、図18の入力信号は、図13の入力信号と同一である。また、図18のタイミングシフト量は、「−3/8チップ」になっており、図13の場合と異なる。乗算処理は、選択部352で選択されたタップ係数と、遅延部340で遅延されたデジタル受信信号200との関係を示す。入力信号「X1」から「X4」までの間、遅延部340に入力されたデジタル受信信号200は、図13と同一である。しかしながら、図18のタップ係数のタイミングシフト量は、図13の場合と異なるので、出力信号「Y1」から「Y4」において、出力信号によって示されたタイミングは、出力信号のタイミングから3/8チップ進んでいる。
入力信号「X5」のタイミングで、タップ係数を「−3/8チップシフト系列」から「0/8チップシフト系列」に切りかえ、シフト部342がデジタル受信信号200とタップ係数の組み合わせを「1/2チップ」遅らせるような組み合わせに変更する。その結果、入力信号「X5」のタイミングにおいて、遅延部340に入力されたデジタル受信信号200は、入力信号「X4」のタイミングの場合と同一になる。その結果、出力信号「Y5」と「Y6」において、出力信号によって示されたタイミングは、出力信号のタイミングから4/8チップ進んでいる。
図19は、補間フィルタ336での別の補間動作を示す。シフト部342においてデジタル受信信号200とタップ係数の組み合わせの変更が必要でもあるにもかかわらず、シフト部342での組み合わせの変更ができない場合を示す。すなわち、第N遅延部340nと第M乗算部346mが既に組み合わされている状態で、第M乗算部346mをさらに左にシフトさせる必要が生じた場合である。そのため、図18が基本的な動作を示し、図19は図18の動作のうちの特殊なケースに対応しているといえる。入力信号「X4」が入力されるタイミングまでの動作は図18と同一である。入力信号「X5」が入力されると、選択部352はタップ係数を「−3/8チップシフト系列」から「0/8チップシフト系列」に切りかえる。さらに、シフト部342が組み合わせを変更しないので、出力信号「Y5」に相当したタイミングは、入力信号「X5」に相当したタイミングになる。そのため、出力信号のうち、入力信号「X4」のタイミングに相当したタイミングの出力信号がスキップされることになる。以後は、入力信号「X6」と「X7」に対して、タップ係数を変更せず、かつデジタル受信信号200とタップ係数の組み合わせも変更しない。
すなわち、上記のような場合において、補間フィルタ336は、選択部352がタップ係数のみを変更して、入力信号「X4」に相当する信号「Y5」をスキップする。なお、後段のFWT演算部50等はスキップされた信号がなくても、復調処理が可能である。すなわち、FWT演算部50等は、チップ間隔の信号を処理対象とするので、1/2チップ間隔の信号のうち、スキップされた信号以外の信号を使用する。一方、図示しないが、補間フィルタ336は、後段のFWT演算部50等に、スキップした旨を所定の手段で通知する。これの詳細は後述する。
本発明の実施例によれば、複数のタイミングにタイミングにそれぞれ対応したタップ係数の複数の組み合わせを予め保持しておき、所定の指示にもとづいてそれらのうちのひとつを選択してフィルタ処理を実行するため、入力した信号のタイミングをシフトさせた信号を出力する場合であっても、タップ数を増加させないので、回路規模の増加を抑制できる。また、回路規模の増加を抑制できるので、消費電力も抑制できる。また、タイミングの調節は、タップ係数だけでなく、乗算すべき信号とタップ係数の組み合わせを変更することによっても実行されるため、回路規模の増加を抑えつつタイミングの調節の範囲が広がる。また、乗算すべき信号とタップ係数の組み合わせが変更できない場合であっても、不要な信号を一旦出力し、当該不要な信号の出力を後段の復調部に通知するので、後段の復調処理に影響を及ぼさずに対応可能である。また、乗算すべき信号とタップ係数の組み合わせが変更できない場合であっても、信号の出力を一旦停止し、信号の出力の停止を後段の復調部に通知するので、後段の復調処理に影響を及ぼさずに対応可能である。
また、タイミングの調節がひとつのシンボルを単位にして実行されるので、後段の復調処理に影響を及ぼさない。また、入力した信号のサンプリングレートよりも高速なサンプリングレートの信号を出力する場合であっても、タップ数を増加させないので、回路規模の増加を抑制できる。また、タップ係数に対して高速なサンプリングレートに対応したタップ係数の値を使用するので、出力信号の精度が向上する。また、受信した信号の絶対的な位相を予め補正しているので、補正した位相と受信した信号が配置されるべき位相の誤差から、受信した信号の位相の誤差とタイミングの誤差を推定できる。また、受信した信号の絶対的な位相を予め補正しているので、補正した位相と受信した信号が配置されるべき位相の誤差の散らばりの程度を統計処理してタイミングの誤差を推定するので、推定精度を高くできる。
以上、本発明を実施の形態をもとに説明した。この実施の形態は例示であり、それらの各構成要素や各処理プロセスの組合せにいろいろな変形例が可能なこと、またそうした変形例も本発明の範囲にあることは当業者に理解されるところである。
本発明の実施例において、係数保持部344は、対象とすべきすべてのタイミングに対応したタップ係数の値を保持している。しかしながらこれに限らず例えば、「0/8チップシフト系列」に対応したタップ係数の値を保持しなくてもよい。「0/8チップシフト系列」では、ひとつのタップ係数が所定の値を有し、それ以外のタップ係数の値はすべて「0」であるので、「0/8チップ」のタイミングシフト量が指定された場合に、所定の値を有したひとつのタップに対応したデジタル受信信号200を乗算部346に出力し、それ以外のタップに対応したデジタル受信信号200を乗算部346に出力しないという動作を行ってもよい。本変形例によれば、不要な処理が実行されないので、処理を簡略化できる。つまり、タップ係数の値にもとづいて、出力される信号のタイミングが調節されればよい。
本発明の実施例において、復調部26は、スペクトル拡散した信号を復調し、第2誤差検出部56は、CCK変調の信号の位相の誤差にもとづいて、位相の誤差およびタイミングの誤差を推定した。しかしながらこれに限らず例えば、スペクトル拡散されていないシングルキャリアの信号やマルチキャリアの信号を処理対象にしてもよい。その場合においても、シングルキャリアの信号やマルチキャリアの信号は位相空間の所定の位相に配置されており、第2誤差検出部56は、実施例と同様に誤差を小さくするように位相の誤差とタイミングの誤差を推定する。本変形例によれば、様々な通信システムに本発明を適用できる。つまり、信号点が所定の位相に配置されていればよい。
本発明の実施例において、近似部112は、ウォルシュ変換値FWTの大きさの近似値Rを絶対値和によって求めている。しかしこれに限らず例えば、以下の通りにウォルシュ変換値FWTの大きさの近似値Rを求めてもよい。
(数4)
R = Max{|I|,|Q|}+0.5×Min{|I|,|Q|}
また、次のように求めてもよい。
(数5)
R = Max{|I|,|Q|}+0.5×Min{|I|,|Q|}−K×(Max{|I|,|Q|}−Min{|I|,|Q|})
また、ウォルシュ変換値FWTの位相とウォルシュ符号が配置された位相のいずれかとの誤差を計算し、誤差が小さくなればそれと反対に大きくなるような係数を計算する。ウォルシュ変換値FWTのIとQの2乗和に係数を乗算して、近似値Rを求めてもよい。本変形例によれば、受信特性をより向上できる。つまり、ウォルシュ変換値FWTの位相が、ウォルシュ符号が配置された位相のいずれかに近づくほど、近似値Rの大きさが大きくなればよい。
(数4)
R = Max{|I|,|Q|}+0.5×Min{|I|,|Q|}
また、次のように求めてもよい。
(数5)
R = Max{|I|,|Q|}+0.5×Min{|I|,|Q|}−K×(Max{|I|,|Q|}−Min{|I|,|Q|})
また、ウォルシュ変換値FWTの位相とウォルシュ符号が配置された位相のいずれかとの誤差を計算し、誤差が小さくなればそれと反対に大きくなるような係数を計算する。ウォルシュ変換値FWTのIとQの2乗和に係数を乗算して、近似値Rを求めてもよい。本変形例によれば、受信特性をより向上できる。つまり、ウォルシュ変換値FWTの位相が、ウォルシュ符号が配置された位相のいずれかに近づくほど、近似値Rの大きさが大きくなればよい。
本発明の実施例において、第1位相回転部130と第2位相回転部132は、受信した信号の位相誤差のみを補正している。しかしこれに限らず例えば、位相誤差とは別に周波数誤差を補正してもよい。本変形例によれば、位相誤差の検出範囲を狭くでき、それに応じて位相誤差の検出精度を高くできるため、受信特性を向上できる。すなわち、受信した信号の位相誤差が補正されていればよい。
100 無線装置、 330 バースト分解部、 332 MACインターフェース部、 334 制御部、 336 補間フィルタ、 340 遅延部、 342 シフト部、 344 係数保持部、 346 乗算部、 348 加算部、 350 制御部、 352 選択部。
Claims (11)
- 所定のタイミングでサンプリングされたデータを入力する入力部と、
前記入力したデータを複数のタップによって順次遅延する遅延部と、
前記複数のタップで順次遅延した複数のデータにそれぞれ乗算すべき複数の係数を管理する管理部と、
前記複数のタップで順次遅延した複数のデータと前記複数の係数をそれぞれ乗算する乗算部と、
前記乗算部で乗算したデータを加算する加算部とを備え、
前記管理部は、前記複数の係数のそれぞれに対して、サンプリングの複数種類のタイミングに対応した複数の係数の候補を予め保持しており、前記保持した複数の係数の候補の選択を切り替えることによって、前記加算部で加算したデータに対応したサンプリングのタイミングを切り替えることを特徴とするデジタルフィルタ。 - 前記加算部で加算したデータのサンプリングレートは、前記入力部に入力したデータのサンプリングレートと同等になるように規定されており、
前記管理部は、前記保持した複数の係数の候補として、所定のタイミングに対応した値と、前記所定のタイミングをタップの間隔にもとづいてシフトしたタイミングに対応した値をそれぞれ保持することを特徴とする請求項1に記載のデジタルフィルタ。 - 前記乗算部で乗算すべき前記複数のデータと前記複数の係数の組み合わせを切り替えるシフト部をさらに備えることを特徴とする請求項1または2に記載のデジタルフィルタ。
- 前記加算部で加算したデータに要求されるサンプリングのタイミングを受け付ける受付部と、
前記受け付けたタイミングに応じて、前記シフト部に組み合わせの切り替えを指示し、かつ前記管理部に選択の切り替えを指示する制御部をさらに備えることを特徴とする請求項3に記載のデジタルフィルタ。 - 前記制御部は、前記シフト部での組み合わせの切り替えが必要であるにもかかわらず、前記シフト部での組み合わせの切り替えが不可能である場合に、前記管理部に選択の切り替えを実行させることによって、前記加算部から後段に備えられた処理装置での処理に不要な加算したデータを出力させ、
前記加算部から前記不要な加算したデータが出力された場合に、前記処理装置にその旨を通知する通知部をさらに備えることを特徴とする請求項4に記載のデジタルフィルタ。 - 前記制御部は、前記シフト部での組み合わせの切り替えが必要であるにもかかわらず、前記シフト部での組み合わせの切り替えが不可能である場合に、前記管理部に選択の切り替えを実行させることによって、前記加算部から後段に備えられた処理装置に対して出力すべきデータのうち、少なくともひとつをスキップし、
前記加算部から出力すべきデータのうち、少なくともひとつをスキップした場合に、前記処理装置にその旨を通知する通知部をさらに備えることを特徴とする請求項4に記載のデジタルフィルタ。 - 前記入力部に入力したデータは、複数のデータでひとつのグループを構成しており、
前記制御部は、前記ひとつのグループの境界に相当したタイミングで、前記シフト部に組み合わせの切り替えを指示し、かつ前記管理部に選択の切り替えを指示することを特徴とする請求項4から6のいずれかに記載のデジタルフィルタ。 - 前記加算部で加算したデータのサンプリングレートは、前記入力部に入力したデータのサンプリングレートよりも高くなるように規定されており、
前記管理部は、前記複数のタップで順次遅延した複数のデータが一定の値をそれぞれ維持している間に、前記加算部で加算したデータのサンプリングレートと前記入力部に入力したデータのサンプリングレートとの比に応じた複数の回数だけ、前記保持した複数の係数の候補の選択を切り替え、
前記乗算部は、一定の値をそれぞれ維持した複数のデータに対して、前記複数の回数だけ乗算を実行し、
前記加算部は、前記複数の回数だけ加算を実行することを特徴とする請求項1に記載のデジタルフィルタ。 - 前記管理部は、前記加算部で加算したデータのサンプリングレートと前記入力部に入力したデータのサンプリングレートとの最大公倍数以上のサンプリングレートに対応した値の複数の係数の候補を保持することを特徴とする請求項8に記載のデジタルフィルタ。
- 所定のタイミングにもとづいて、受信したデータに対してサンプリングしたデータを入力する入力部と、
前記入力したデータを複数のタップによって順次遅延する遅延部と、
前記複数のタップで順次遅延した複数のデータにそれぞれ乗算すべき複数の係数を管理する管理部と、
前記複数のタップで順次遅延した複数のデータと前記複数の係数をそれぞれ乗算する乗算部と、
前記乗算部で乗算したデータを加算する加算部と、
前記加算したデータを復調する復調部とを備え、
前記管理部は、前記複数の係数のそれぞれに対して、サンプリングの複数種類のタイミングに対応した複数の係数の候補を予め保持しており、前記保持した複数の係数の候補の選択を切り替えることによって、前記加算部で加算したデータに対応したサンプリングのタイミングを切り替えることを特徴とする受信装置。 - 所定のタイミングでサンプリングされたデータを複数のタップで順次遅延することによって得られた複数のデータと複数の係数をそれぞれ乗算し、乗算したデータを加算する場合に、前記複数の係数のそれぞれに対して、サンプリングの複数種類のタイミングに対応した複数の係数の候補を予め保持しており、前記保持した複数の係数の候補の選択を切り替えることによって、前記加算したデータに対応したサンプリングのタイミングを切り替えることを特徴とするタイミング調節方法。
Priority Applications (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005074552A JP2005318530A (ja) | 2004-03-30 | 2005-03-16 | タイミング調節方法ならびにそれを利用したデジタルフィルタおよび受信装置 |
CNA2005100629230A CN1677854A (zh) | 2004-03-30 | 2005-03-30 | 时刻调节方法及使用该方法的数字滤波器和接收装置 |
US11/093,022 US20050220186A1 (en) | 2004-03-30 | 2005-03-30 | Timing adjustment method and digital filter and receiver using the method |
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004101438 | 2004-03-30 | ||
JP2005074552A JP2005318530A (ja) | 2004-03-30 | 2005-03-16 | タイミング調節方法ならびにそれを利用したデジタルフィルタおよび受信装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2005318530A true JP2005318530A (ja) | 2005-11-10 |
Family
ID=35050199
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2005074552A Pending JP2005318530A (ja) | 2004-03-30 | 2005-03-16 | タイミング調節方法ならびにそれを利用したデジタルフィルタおよび受信装置 |
Country Status (3)
Country | Link |
---|---|
US (1) | US20050220186A1 (ja) |
JP (1) | JP2005318530A (ja) |
CN (1) | CN1677854A (ja) |
Families Citing this family (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7106803B1 (en) * | 2002-06-26 | 2006-09-12 | Marvell International Ltd. | Phase shift keying wireless communication apparatus and method |
CN101710825B (zh) * | 2009-08-26 | 2011-08-10 | 深圳市云海通讯股份有限公司 | 一种自适应滤波器及其实现方法、直放站 |
CN101807903B (zh) * | 2010-03-26 | 2012-05-23 | 深圳市云海通讯股份有限公司 | 一种自适应滤波器、滤波方法及直放站 |
CN102739589B (zh) * | 2011-04-08 | 2015-10-28 | 中国科学院微电子研究所 | 一种用于无线局域网通信系统的补码键控调制装置及方法 |
CN102404052B (zh) * | 2011-10-24 | 2015-03-25 | 西瑞克斯通信技术股份有限公司 | 采用复数滤波器的wcdma光纤直放站三选频带分集系统 |
US9927489B2 (en) | 2014-01-15 | 2018-03-27 | International Business Machines Corporation | Testing integrated circuit designs containing multiple phase rotators |
CN105024670B (zh) * | 2015-07-17 | 2017-09-22 | 西安空间无线电技术研究所 | 跳频背景下的多调制方式多速率信号的快速数字滤波方法 |
US10129014B2 (en) * | 2017-01-25 | 2018-11-13 | Samsung Electronics Co., Ltd. | System and method of performing initial timing synchronization of receivers of modulated signals |
Family Cites Families (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5050119A (en) * | 1989-10-06 | 1991-09-17 | North American Philips Corporation | Optimized sparse transversal filter |
JPH0834407B2 (ja) * | 1990-06-28 | 1996-03-29 | 株式会社東芝 | 入力加重形トランスバーサルフィルタ |
DE69125806T2 (de) * | 1990-12-27 | 1997-09-25 | Nec Corp | Adaptiver Filter geeignet zur schnellen Identifikation eines unbekannten Systems |
JPH05235699A (ja) * | 1992-02-24 | 1993-09-10 | Kenwood Corp | サンプリング周波数変換装置 |
US6035320A (en) * | 1995-01-04 | 2000-03-07 | Texas Instruments Incorporated | Fir filter architecture |
JP3204151B2 (ja) * | 1997-02-13 | 2001-09-04 | 日本電気株式会社 | 適応フィルタ |
KR19990031477A (ko) * | 1997-10-13 | 1999-05-06 | 정선종 | 디지탈 직각 진폭 변조 심볼의 파형 정형을 위한 유한 임펄스응답 필터 |
JP4722266B2 (ja) * | 2000-08-16 | 2011-07-13 | 富士通セミコンダクター株式会社 | オーバサンプリングfirフィルタ、オーバサンプリングfirフィルタの制御方法、およびオーバサンプリングfirフィルタを有する半導体集積回路、オーバサンプリングfirフィルタでフィルタリングされたデータを送信する通信システム |
JP2002158561A (ja) * | 2000-11-20 | 2002-05-31 | Ando Electric Co Ltd | Firフィルタ及びそのデータ処理方法 |
US7188135B2 (en) * | 2003-10-02 | 2007-03-06 | Keyeye Communications | Analog adaptive FIR filter having independent coefficient sets for each filter tap |
-
2005
- 2005-03-16 JP JP2005074552A patent/JP2005318530A/ja active Pending
- 2005-03-30 US US11/093,022 patent/US20050220186A1/en not_active Abandoned
- 2005-03-30 CN CNA2005100629230A patent/CN1677854A/zh active Pending
Also Published As
Publication number | Publication date |
---|---|
US20050220186A1 (en) | 2005-10-06 |
CN1677854A (zh) | 2005-10-05 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2005318530A (ja) | タイミング調節方法ならびにそれを利用したデジタルフィルタおよび受信装置 | |
US6459883B2 (en) | Generic finger architecture for spread spectrum applications | |
EP2106032B1 (en) | Selective noise cancellation of a spread spectrum signal | |
US7106784B2 (en) | Universal rake receiver | |
US7889782B2 (en) | Joint de-spreading and frequency correction using a correlator | |
AU2006338594B2 (en) | Simplified timing correction for data despreading of serial offset quadrature pulse-shaped spread signals | |
JPH07170210A (ja) | スペクトラム拡散変復調方法及びそれを用いた変調器・ 復調器 | |
US20170373893A1 (en) | Frequency shift keying (fsk) demodulator and method therefor | |
WO2005081422A1 (ja) | 受信方法および装置 | |
JP2005159467A (ja) | 等化方法およびそれを利用した受信装置 | |
JP4230773B2 (ja) | 符号分割多元接続通信用システム | |
JP4346465B2 (ja) | 受信方法および装置 | |
WO2003063379A1 (en) | A system and method employing concatenated spreading sequences to provide data modulated spread signals | |
US7443934B2 (en) | Method and apparatus for detecting signals, and transmitting apparatus and receiving apparatus using the same | |
JP2004080555A (ja) | Cdma無線装置及びそれに用いる簡易パス推定方法 | |
JP3884218B2 (ja) | スペクトル拡散受信装置 | |
JP5164516B2 (ja) | Uwb送信装置およびuwb送信方法 | |
JP4054032B2 (ja) | フレーム同期検出方法 | |
JP4148879B2 (ja) | 受信方法および装置 | |
JP4463004B2 (ja) | 受信方法および装置 | |
US7394847B2 (en) | Receiving method and receiver with high-precision signal estimation | |
JP5094469B2 (ja) | タイミング再生装置および受信装置 | |
JP4148880B2 (ja) | 受信方法および装置 | |
JP2778396B2 (ja) | スペクトル拡散信号の受信機 | |
JP2001223668A (ja) | 受信タイミング検出回路、周波数オフセット補正回路、受信装置及びその受信方法 |