JP2005317829A - 半導体装置の製造方法およびそれに用いられるリードフレーム - Google Patents
半導体装置の製造方法およびそれに用いられるリードフレーム Download PDFInfo
- Publication number
- JP2005317829A JP2005317829A JP2004135259A JP2004135259A JP2005317829A JP 2005317829 A JP2005317829 A JP 2005317829A JP 2004135259 A JP2004135259 A JP 2004135259A JP 2004135259 A JP2004135259 A JP 2004135259A JP 2005317829 A JP2005317829 A JP 2005317829A
- Authority
- JP
- Japan
- Prior art keywords
- resin
- hole
- sealing
- lead frame
- lead
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims description 96
- 238000004519 manufacturing process Methods 0.000 title claims description 36
- 238000000034 method Methods 0.000 title claims description 29
- 229920005989 resin Polymers 0.000 claims abstract description 236
- 239000011347 resin Substances 0.000 claims abstract description 236
- 238000007789 sealing Methods 0.000 claims abstract description 158
- 238000000465 moulding Methods 0.000 claims abstract description 72
- 239000000725 suspension Substances 0.000 claims description 68
- KDLHZDBZIXYQEI-UHFFFAOYSA-N Palladium Chemical compound [Pd] KDLHZDBZIXYQEI-UHFFFAOYSA-N 0.000 claims description 14
- 238000007747 plating Methods 0.000 claims description 10
- 229910052763 palladium Inorganic materials 0.000 claims description 7
- 239000000758 substrate Substances 0.000 claims 1
- 238000002347 injection Methods 0.000 abstract description 10
- 239000007924 injection Substances 0.000 abstract description 10
- 238000004140 cleaning Methods 0.000 abstract description 7
- 238000000926 separation method Methods 0.000 abstract description 2
- 239000000243 solution Substances 0.000 abstract 1
- 238000012986 modification Methods 0.000 description 8
- 230000004048 modification Effects 0.000 description 8
- 239000000463 material Substances 0.000 description 5
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 3
- 230000002093 peripheral effect Effects 0.000 description 3
- 238000010586 diagram Methods 0.000 description 2
- 238000005530 etching Methods 0.000 description 2
- 229910052751 metal Inorganic materials 0.000 description 2
- 239000002184 metal Substances 0.000 description 2
- 229910000881 Cu alloy Inorganic materials 0.000 description 1
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 238000005520 cutting process Methods 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 239000003822 epoxy resin Substances 0.000 description 1
- 239000011159 matrix material Substances 0.000 description 1
- 229920000647 polyepoxide Polymers 0.000 description 1
- 238000002360 preparation method Methods 0.000 description 1
- 230000002265 prevention Effects 0.000 description 1
- 230000003252 repetitive effect Effects 0.000 description 1
- 229910052709 silver Inorganic materials 0.000 description 1
- 239000004332 silver Substances 0.000 description 1
- 238000009751 slip forming Methods 0.000 description 1
- 229910000679 solder Inorganic materials 0.000 description 1
- 229920001187 thermosetting polymer Polymers 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
- H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
- H01L21/565—Moulds
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
- H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
- H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/495—Lead-frames or other flat leads
- H01L23/49541—Geometry of the lead-frame
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
- H01L2224/45001—Core members of the connector
- H01L2224/45099—Material
- H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
- H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/45144—Gold (Au) as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48095—Kinked
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/42—Wire connectors; Manufacturing methods related thereto
- H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/42—Wire connectors; Manufacturing methods related thereto
- H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01046—Palladium [Pd]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01079—Gold [Au]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
- Lead Frames For Integrated Circuits (AREA)
Abstract
【解決手段】 リードフレーム1においてその吊りリード1eの外側に貫通孔1nが形成され、かつ裏面側に吊りリード1eに沿って貫通孔1nに連通するように溝部1hが形成されたことにより、樹脂成形金型9のキャビティへの封止用樹脂の注入時に、エアーベント9eを通って貫通孔1n内に流れ込んだエアーを、さらに溝部1hを通る樹脂注入圧によって貫通孔1nから流出させることができ、貫通孔1n内に前記封止用樹脂が入り易くなるため、エアーベント9eに漏れた前記封止用樹脂を貫通孔1n内に充填させることができ、したがって、エアーベント付近における硬化後の前記封止用樹脂とリードフレーム1との接合力を高めてエアーベント9eに漏れた前記封止用樹脂を、樹脂成形金型9の離型時にリードフレーム側に残留させてエアーベント内に残留しないように離型できる。
【選択図】 図10
Description
図1は本発明の実施の形態の半導体装置の製造方法によって組み立てられる半導体装置の構造の一例を示す平面図、図2は図1に示す半導体装置の構造の一例を示す側面図、図3は図1に示す半導体装置の構造の一例を示す裏面図、図4は図3に示すA−A線に沿って切断した断面の構造を示す断面図、図5は図1に示す半導体装置の組み立て手順の一例を示す製造フロー図、図6は図1に示す半導体装置の組み立てに用いられるリードフレームの構造の一例を示す平面図、図7は図6に示すリードフレームにおけるデバイス領域の角部の構造の一例を示す部分拡大平面図、図8は図7に示すA−A線に沿って切断した断面の構造を示す部分断面図、図9は図7に示すB−B線に沿って切断した断面の構造を示す部分断面図、図10は図1に示す半導体装置の組み立ての樹脂封止工程における型締め時の金型角部の構造の一例を示す部分斜視図、図11は図10に示す金型角部の構造を示す部分拡大断面図、図12は図1に示す半導体装置の組み立ての樹脂封止工程における樹脂注入時の樹脂の流れの状態の一例を示す部分断面図、図13は図7に示すA−A線に沿って切断した断面の樹脂充填後の構造を示す部分断面図、図14は図7に示すB−B線に沿って切断した断面の樹脂充填後の構造を示す部分断面図、図15は本発明の実施の形態の変形例のリードフレームにおけるデバイス領域の角部の構造を示す部分拡大平面図、図16は図15に示す変形例のリードフレームにおける貫通孔と隣接するゲートランナの配置関係の一例を示す部分拡大平面図、図17および図18はそれぞれ本発明の実施の形態の他の変形例のリードフレームにおけるデバイス領域の角部の構造を示す部分拡大平面図である。
1a リード
1b タブ(チップ搭載部)
1c 主面
1d 裏面
1e 吊りリード
1f 裏面
1g 被接続面
1h 溝部(第1の溝部)
1i バスバー
1j 裏面
1k 連結部
1m デバイス領域
1n 貫通孔
1p 枠部
1q スリット
1r 第2の溝部
2 半導体チップ
2a パッド(電極)
2b 主面
2c 裏面
3 封止体
3a 裏面
4a 第1のワイヤ
4b 第2のワイヤ
5 QFN(半導体装置)
6 ダイボンド材
7 封止用樹脂
8 フィルムシート(封止用シート)
9 樹脂成形金型
9a 上型
9b 下型
9c キャビティ
9d 金型面
9e エアーベント
9f ゲートランナ
10 樹脂の流れ
11 モールドライン
Claims (20)
- (a)チップ搭載部と、前記チップ搭載部と連結する吊りリードと、前記チップ搭載部の周囲に配置された複数のリードとを有して、前記吊りリードの延在方向上で前記吊りリードの外側に形成された貫通孔と、チップ搭載側と反対の裏面側に前記吊りリードに沿って前記貫通孔に連通するように形成された第1の溝部とを有するリードフレームを準備する工程と、
(b)前記チップ搭載部に半導体チップを搭載する工程と、
(c)前記半導体チップの電極と前記リードとを導電性のワイヤで接続する工程と、
(d)樹脂成形金型の金型面上に前記リードフレームを配置した後、前記樹脂成形金型に形成されたエアーベントと前記リードフレームの貫通孔および第1の溝部とを対応させて前記樹脂成形金型の型締めを行い、その後、前記樹脂成形金型のキャビティ内に封止用樹脂を注入し、前記エアーベントおよび前記第1の溝部からの前記封止用樹脂の流入圧力によって前記貫通孔内に流れ込んだエアーを前記貫通孔から流出させて、前記キャビティおよび前記貫通孔内に前記封止用樹脂が充填されるように樹脂封止を行う工程と、
(e)前記樹脂封止後、前記封止用樹脂を前記リードフレームの前記貫通孔に残留させて前記樹脂成形金型の離型を行う工程と、
(f)前記リードフレームから前記複数のリードおよび前記吊りリードを分離して個片化する工程とを有することを特徴とする半導体装置の製造方法。 - 請求項1記載の半導体装置の製造方法において、前記リードフレームの貫通孔は、前記樹脂成形金型の型締め時に、前記キャビティの外側で前記エアーベントに対応した位置に配置されるように形成されていることを特徴とする半導体装置の製造方法。
- 請求項1記載の半導体装置の製造方法において、前記リードフレームには、パラジウムめっきが被覆されていることを特徴とする半導体装置の製造方法。
- 請求項1記載の半導体装置の製造方法において、前記(d)工程で樹脂封止を行う際に、前記リードフレームにおける個々のデバイス領域を個別の前記キャビティでそれぞれ覆ってそれぞれのキャビティに前記封止用樹脂を注入して樹脂封止を行うことを特徴とする半導体装置の製造方法。
- 請求項1記載の半導体装置の製造方法において、前記(d)工程で樹脂封止を行う際に、前記樹脂成形金型の金型面に配置された封止用シート上に前記リードフレームを配置した後、前記リードフレームの前記複数のリードが前記封止用シートに密着するように前記樹脂成形金型の型締めを行い、その後、前記樹脂成形金型のキャビティに封止用樹脂を注入して樹脂封止を行うことを特徴とする半導体装置の製造方法。
- 請求項1記載の半導体装置の製造方法において、前記リードフレームは、前記複数のリードの周囲に形成されたスリットと、前記スリットと前記貫通孔を連通する第2の溝部とを有しており、前記(d)工程で、前記樹脂成形金型のキャビティ内に封止用樹脂を注入し、前記エアーベントおよび前記第1の溝部からの前記封止用樹脂の流入圧力によって前記貫通孔内に流れ込んだエアーを前記第2の溝部を介して前記貫通孔から流出させて、前記キャビティおよび前記貫通孔内に前記封止用樹脂が充填されるように樹脂封止を行うことを特徴とする半導体装置の製造方法。
- (a)チップ搭載部と、前記チップ搭載部と連結する吊りリードと、前記チップ搭載部の周囲に配置された複数のリードとを有しており、前記吊りリードの延在方向上で前記吊りリードの外側に形成された貫通孔と、チップ搭載側と同じ面側に前記吊りリードに沿って前記貫通孔に連通するように形成された溝部とを有するリードフレームを準備する工程と、
(b)前記チップ搭載部に半導体チップを搭載する工程と、
(c)前記半導体チップの電極と前記リードとを導電性のワイヤで接続する工程と、
(d)樹脂成形金型の金型面上に前記リードフレームを配置した後、前記樹脂成形金型に形成されたエアーベントと前記リードフレームの貫通孔および溝部とを対応させて前記樹脂成形金型の型締めを行い、その後、前記樹脂成形金型のキャビティ内に封止用樹脂を注入し、前記エアーベントおよび前記第1の溝部からの前記封止用樹脂の流入圧力によって前記貫通孔内に流れ込んだエアーを前記貫通孔から流出させて、前記キャビティおよび前記貫通孔内に前記封止用樹脂が充填されるように樹脂封止を行う工程と、
(e)前記樹脂封止後、前記封止用樹脂を前記リードフレームの前記貫通孔に残留させて前記樹脂成形金型の離型を行う工程と、
(f)前記リードフレームから前記複数のリードおよび前記吊りリードを分離して個片化する工程とを有することを特徴とする半導体装置の製造方法。 - 請求項7記載の半導体装置の製造方法において、前記リードフレームの貫通孔は、前記樹脂成形金型の型締め時に、前記キャビティの外側で前記エアーベントに対応した位置に配置されるように形成されていることを特徴とする半導体装置の製造方法。
- 請求項7記載の半導体装置の製造方法において、前記(d)工程で樹脂封止を行う際に、前記樹脂成形金型の金型面に配置された封止用シート上に前記リードフレームを配置した後、前記リードフレームの前記複数のリードが前記封止用シートに密着するように前記樹脂成形金型の型締めを行い、その後、前記樹脂成形金型のキャビティに封止用樹脂を注入して樹脂封止を行うことを特徴とする半導体装置の製造方法。
- (a)チップ搭載部と、前記チップ搭載部と連結する吊りリードと、前記チップ搭載部の周囲に配置された複数のリードとを有しており、前記吊りリードの延在方向上で前記吊りリードの外側に形成された貫通孔と、前記吊りリードに沿って前記貫通孔に連通するように表裏両面の重ならない箇所に互いにずらして形成された溝部とを有するリードフレームを準備する工程と、
(b)前記チップ搭載部に半導体チップを搭載する工程と、
(c)前記半導体チップの電極と前記リードとを導電性のワイヤで接続する工程と、
(d)樹脂成形金型の金型面上に前記リードフレームを配置した後、前記樹脂成形金型に形成されたエアーベントと前記リードフレームの貫通孔および溝部とを対応させて前記樹脂成形金型の型締めを行い、その後、前記樹脂成形金型のキャビティ内に封止用樹脂を注入し、前記エアーベントおよび前記第1の溝部からの前記封止用樹脂の流入圧力によって前記貫通孔内に流れ込んだエアーを前記貫通孔から流出させて、前記キャビティおよび前記貫通孔内に前記封止用樹脂が充填されるように樹脂封止を行う工程と、
(e)前記樹脂封止後、前記封止用樹脂を前記リードフレームの前記貫通孔に残留させて前記樹脂成形金型の離型を行う工程と、
(f)前記リードフレームから前記複数のリードおよび前記吊りリードを分離して個片化する工程とを有することを特徴とする半導体装置の製造方法。 - 請求項10記載の半導体装置の製造方法において、前記(d)工程で樹脂封止を行う際に、前記リードフレームにおける個々のデバイス領域を個別の前記キャビティでそれぞれ覆ってそれぞれのキャビティに前記封止用樹脂を注入して樹脂封止を行うことを特徴とする半導体装置の製造方法。
- 請求項10記載の半導体装置の製造方法において、前記(d)工程で樹脂封止を行う際に、前記樹脂成形金型の金型面に配置された封止用シート上に前記リードフレームを配置した後、前記リードフレームの前記複数のリードが前記封止用シートに密着するように前記樹脂成形金型の型締めを行い、その後、前記樹脂成形金型のキャビティに封止用樹脂を注入して樹脂封止を行うことを特徴とする半導体装置の製造方法。
- (a)チップ搭載部と、前記チップ搭載部と連結する吊りリードと、前記チップ搭載部の周囲に配置された複数のリードとをそれぞれに含む複数のデバイス領域を有しており、前記吊りリードの延在方向上で前記吊りリードの外側に形成され、かつ樹脂成形金型を型締めした際に隣り合ったデバイス領域のゲートランナの延在方向に沿って細長く配置される貫通孔を有するリードフレームを準備する工程と、
(b)前記チップ搭載部に半導体チップを搭載する工程と、
(c)前記半導体チップの電極と前記リードとを導電性のワイヤで接続する工程と、
(d)樹脂成形金型の金型面上に前記リードフレームを配置した後、前記樹脂成形金型に形成されたエアーベントと前記リードフレームの貫通孔とを対応させて前記樹脂成形金型の型締めを行い、その後、前記樹脂成形金型の各キャビティ内にそれぞれのゲートランナを通過させて封止用樹脂を注入して前記封止用樹脂の流入圧力によって前記貫通孔内のエアーを前記貫通孔から流出させて、前記キャビティおよび前記貫通孔内に前記封止用樹脂が充填されるように樹脂封止を行う工程と、
(e)前記樹脂封止後、前記封止用樹脂を前記リードフレームの前記貫通孔に残留させて前記樹脂成形金型の離型を行う工程と、
(f)前記リードフレームから前記複数のリードおよび前記吊りリードを分離して個片化する工程とを有することを特徴とする半導体装置の製造方法。 - 請求項13記載の半導体装置の製造方法において、前記リードフレームの前記貫通孔の長手方向の長さは、前記樹脂成形金型の前記エアーベントの幅よりも長いことを特徴とする半導体装置の製造方法。
- 半導体装置の製造方法に用いられる薄板状のリードフレームであって、
半導体チップを搭載可能なチップ搭載部と、
前記チップ搭載部と連結する吊りリードと、
前記チップ搭載部の周囲に配置された複数のリードと、
前記吊りリードおよび前記複数のリードとそれぞれ連結する枠部とを有し、
前記枠部は、前記吊りリードの延在方向上で前記吊りリードの外側に形成された貫通孔と、チップ搭載側と反対の裏面側に前記吊りリードに沿って前記貫通孔に連通するように形成された溝部とを有していることを特徴とするリードフレーム。 - 請求項15記載のリードフレームにおいて、パラジウムめっきによって被覆されていることを特徴とするリードフレーム。
- 半導体装置の製造方法に用いられる薄板状のリードフレームであって、
半導体チップを搭載可能なチップ搭載部と、
前記チップ搭載部と連結する吊りリードと、
前記チップ搭載部の周囲に配置された複数のリードと、
前記吊りリードおよび前記複数のリードとそれぞれ連結する枠部とを有し、
前記枠部は、前記吊りリードの延在方向上で前記吊りリードの外側に形成された貫通孔と、チップ搭載側と同じ面側に前記吊りリードに沿って前記貫通孔に連通するように形成された溝部とを有していることを特徴とするリードフレーム。 - 請求項17記載のリードフレームにおいて、パラジウムめっきによって被覆されていることを特徴とするリードフレーム。
- 半導体装置の製造方法に用いられる薄板状のリードフレームであって、
半導体チップを搭載可能なチップ搭載部と、
前記チップ搭載部と連結する吊りリードと、
前記チップ搭載部の周囲に配置された複数のリードと、
前記吊りリードおよび前記複数のリードとそれぞれ連結する枠部とを有し、
前記枠部は、前記吊りリードの延在方向上で前記吊りリードの外側に形成された貫通孔と、前記吊りリードに沿って前記貫通孔に連通するように前記枠部の表裏両面の重ならない箇所に互いにずらして形成された溝部とを有していることを特徴とするリードフレーム。 - 請求項19記載のリードフレームにおいて、パラジウムめっきによって被覆されていることを特徴とするリードフレーム。
Priority Applications (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004135259A JP4421934B2 (ja) | 2004-04-30 | 2004-04-30 | 半導体装置の製造方法 |
US11/117,481 US7220607B2 (en) | 2004-04-30 | 2005-04-29 | Method of manufacturing a semiconductor device |
US11/730,682 US7732910B2 (en) | 2004-04-30 | 2007-04-03 | Lead frame including suspending leads having trenches formed therein |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004135259A JP4421934B2 (ja) | 2004-04-30 | 2004-04-30 | 半導体装置の製造方法 |
Related Child Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2009235870A Division JP2010010715A (ja) | 2009-10-13 | 2009-10-13 | 半導体装置の製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2005317829A true JP2005317829A (ja) | 2005-11-10 |
JP4421934B2 JP4421934B2 (ja) | 2010-02-24 |
Family
ID=35187630
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2004135259A Expired - Fee Related JP4421934B2 (ja) | 2004-04-30 | 2004-04-30 | 半導体装置の製造方法 |
Country Status (2)
Country | Link |
---|---|
US (2) | US7220607B2 (ja) |
JP (1) | JP4421934B2 (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2010074152A (ja) * | 2008-08-22 | 2010-04-02 | Sumitomo Chemical Co Ltd | リードフレーム、樹脂パッケージ、半導体装置及び樹脂パッケージの製造方法 |
JP2010153466A (ja) * | 2008-12-24 | 2010-07-08 | Elpida Memory Inc | 配線基板 |
Families Citing this family (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR101213475B1 (ko) * | 2005-08-20 | 2012-12-20 | 삼성에스디아이 주식회사 | 중형 다공성 탄소 복합체, 그 제조방법 및 이를 이용한연료전지 |
JP5507344B2 (ja) * | 2010-06-08 | 2014-05-28 | ルネサスエレクトロニクス株式会社 | 半導体装置の製造方法 |
US8884413B2 (en) * | 2012-08-31 | 2014-11-11 | Freescale Semiconductor, Inc. | Leadframes, air-cavity packages, and electronic devices with offset vent holes, and methods of their manufacture |
CN109037084A (zh) * | 2018-07-27 | 2018-12-18 | 星科金朋半导体(江阴)有限公司 | 一种qfn指纹识别芯片的封装方法 |
CN115050720B (zh) * | 2022-08-15 | 2023-01-06 | 华羿微电子股份有限公司 | 一种顶部散热功率器件引线框架 |
Family Cites Families (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2875139B2 (ja) * | 1993-07-15 | 1999-03-24 | 株式会社東芝 | 半導体装置の製造方法 |
US5688716A (en) * | 1994-07-07 | 1997-11-18 | Tessera, Inc. | Fan-out semiconductor chip assembly |
US6583444B2 (en) * | 1997-02-18 | 2003-06-24 | Tessera, Inc. | Semiconductor packages having light-sensitive chips |
JP2001077287A (ja) * | 1999-09-06 | 2001-03-23 | Mitsubishi Electric Corp | 半導体装置用リードフレーム |
US6885035B2 (en) * | 1999-12-22 | 2005-04-26 | Lumileds Lighting U.S., Llc | Multi-chip semiconductor LED assembly |
KR100832956B1 (ko) * | 2000-04-24 | 2008-05-27 | 로무 가부시키가이샤 | 측면발광반도체 발광장치 |
JP2002343932A (ja) * | 2001-05-17 | 2002-11-29 | Mitsubishi Electric Corp | 半導体装置と半導体装置の製造方法 |
JP4095827B2 (ja) * | 2002-05-10 | 2008-06-04 | 株式会社ルネサステクノロジ | 半導体装置 |
US7274094B2 (en) * | 2002-08-28 | 2007-09-25 | Micron Technology, Inc. | Leadless packaging for image sensor devices |
JP2005151625A (ja) | 2003-11-11 | 2005-06-09 | Tsubaki Emerson Co | ガバナスイッチ |
JP2006013073A (ja) * | 2004-06-24 | 2006-01-12 | Sharp Corp | ボンディング装置、ボンディング方法及び半導体装置の製造方法 |
-
2004
- 2004-04-30 JP JP2004135259A patent/JP4421934B2/ja not_active Expired - Fee Related
-
2005
- 2005-04-29 US US11/117,481 patent/US7220607B2/en active Active
-
2007
- 2007-04-03 US US11/730,682 patent/US7732910B2/en not_active Expired - Fee Related
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2010074152A (ja) * | 2008-08-22 | 2010-04-02 | Sumitomo Chemical Co Ltd | リードフレーム、樹脂パッケージ、半導体装置及び樹脂パッケージの製造方法 |
US8410589B2 (en) | 2008-08-22 | 2013-04-02 | Sumitomo Chemical Company, Limited | Lead frame, resin package, semiconductor device and resin package manufacturing method |
KR101591094B1 (ko) * | 2008-08-22 | 2016-02-02 | 스미또모 가가꾸 가부시끼가이샤 | 리드 프레임, 수지 패키지, 반도체 장치 및 수지 패키지의 제조 방법 |
JP2010153466A (ja) * | 2008-12-24 | 2010-07-08 | Elpida Memory Inc | 配線基板 |
Also Published As
Publication number | Publication date |
---|---|
US20070181985A1 (en) | 2007-08-09 |
JP4421934B2 (ja) | 2010-02-24 |
US20050245002A1 (en) | 2005-11-03 |
US7220607B2 (en) | 2007-05-22 |
US7732910B2 (en) | 2010-06-08 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3773855B2 (ja) | リードフレーム | |
JP3547704B2 (ja) | リードフレーム及び半導体装置 | |
JPH1126489A (ja) | ゲートスロットを有するサブストレートならびに半導体パッケージ成形用の金型および成形方法 | |
JPH10284525A (ja) | 半導体装置の製造方法 | |
US7732910B2 (en) | Lead frame including suspending leads having trenches formed therein | |
JP2003158234A (ja) | 半導体装置及びその製造方法 | |
JP5767294B2 (ja) | 半導体装置 | |
KR100591718B1 (ko) | 수지-밀봉형 반도체 장치 | |
CN109904077B (zh) | 多管脚半导体产品的封装方法 | |
JP2012109435A (ja) | 半導体装置の製造方法 | |
JP2003224239A (ja) | 半導体装置およびその製造方法 | |
JP2016192523A (ja) | 半導体装置の製造方法 | |
JP2010165777A (ja) | 半導体装置及びその製造方法 | |
JP6986539B2 (ja) | 樹脂成形済リードフレームの製造方法、樹脂成形品の製造方法、及びリードフレーム | |
JP4286242B2 (ja) | 半導体装置の製造方法 | |
JP6525835B2 (ja) | 電子部品の製造方法 | |
JP2010010715A (ja) | 半導体装置の製造方法 | |
JP5420737B2 (ja) | 半導体装置の製造方法 | |
JP2002026192A (ja) | リードフレーム | |
JP2002164496A (ja) | 半導体装置およびその製造方法 | |
KR100531423B1 (ko) | 반도체 패키지 제조용 리드프레임 및 이에 적용되는 몰드다이, 그리고 이를 이용한 패키지 제조장치. | |
JP2696619B2 (ja) | リードフレーム、およびこれを用いた電子装置の製造方法、ならびにこの製造方法により製造された電子装置 | |
JPH11220087A (ja) | リードフレームおよびそれを用いた半導体装置ならびにその製造方法 | |
JP4225990B2 (ja) | 半導体装置の製造方法 | |
JP2002100646A (ja) | 半導体チップの樹脂封止方法及び樹脂封止型半導体パッケージ用のリードフレーム |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20070409 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20090731 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090811 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20091013 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20091117 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20091203 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121211 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 4421934 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121211 Year of fee payment: 3 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121211 Year of fee payment: 3 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121211 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131211 Year of fee payment: 4 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
LAPS | Cancellation because of no payment of annual fees |