JP2005301286A - 発光装置 - Google Patents

発光装置 Download PDF

Info

Publication number
JP2005301286A
JP2005301286A JP2005116162A JP2005116162A JP2005301286A JP 2005301286 A JP2005301286 A JP 2005301286A JP 2005116162 A JP2005116162 A JP 2005116162A JP 2005116162 A JP2005116162 A JP 2005116162A JP 2005301286 A JP2005301286 A JP 2005301286A
Authority
JP
Japan
Prior art keywords
film
insulating film
light
tft
shielding film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2005116162A
Other languages
English (en)
Other versions
JP4105173B2 (ja
Inventor
Akira Ishikawa
明 石川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Priority to JP2005116162A priority Critical patent/JP4105173B2/ja
Publication of JP2005301286A publication Critical patent/JP2005301286A/ja
Application granted granted Critical
Publication of JP4105173B2 publication Critical patent/JP4105173B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Landscapes

  • Electroluminescent Light Sources (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Thin Film Transistor (AREA)
  • Projection Apparatus (AREA)

Abstract

【課題】 開口率を下げることなく、十分な遮光性と十分な保持容量とを両立することが可能な構造を有する発光装置を提供することを課題とする。
【解決手段】 基板上に形成されたTFTと、前記TFTの有する半導体層に接続された配線と、前記配線上に形成された第1の絶縁膜と、前記基板に達するように形成されたウィンドウと、前記第1の絶縁膜上に形成された遮光膜と、前記遮光膜及び前記ウィンドウの底面上に形成された第2の絶縁膜と、前記第2の絶縁膜上に形成され、前記配線に接続された陽極と、 前記陽極上に形成された有機化合物を含む膜と、前記有機化合物を含む膜上に形成された陰極とを有し、前記遮光膜は、前記ウィンドウの側面から前記TFTを覆うように前記第1の絶縁膜上まで連続的に形成されていることを特徴とする。
【選択図】 図16

Description

本発明は、チャネル形成領域、ソース領域およびドレイン領域を含む半導体層に、特に結晶質半導体膜を用いた半導体素子、代表的には薄膜トランジスタ(Thin Film Transistor:TFT)に関する。また、このようなTFTを駆動回路や画素のスイッチング素子に用いた半導体装置(特に、液晶表示装置、発光装置に関する)およびその作製技術に関する。また、特に、遮光性を向上させた構造を有する半導体装置およびその作製技術に関する。
近年、小型軽量の特徴を生かした液晶プロジェクターが様々な場面で使用されるようになってきた。それにあわせるように、さらに小型で軽量の液晶プロジェクターを提供するための開発競争が激しく行われている。これらの液晶プロジェクターは、液晶表示装置に表示された画像等を投影する構成となっており、液晶表示装置の表示品質が液晶プロジェクターの性能に大きく影響してくる。
液晶表示装置は、TFTおよび画素電極が形成された基板(以下、TFT基板という)と対向電極が形成された基板(以下、対向基板という)との間に液晶を封入し、画素電極と対向電極との間の電界で液晶の配向を制御して画像表示するものが主流である。
液晶表示装置としては、近年、画素部に数百万個の画素を有するアクティブマトリクス型液晶表示装置(液晶パネル)が盛んに用いられている。このような液晶パネルは、各画素に電位を印加するスイッチング素子として各画素にTFTが設けられており各TFTには画素電極が設けられて、TFTがon時には画素電極の電位が設定され、TFTがoff時には、保持容量素子(以下、保持容量という)に蓄えられた電荷によって画素電極の電位を保持している。
TFTがoff時の間、画素電極の電位が変動すると表示品質が劣化するため、アクティブマトリクス型のTFT基板には、TFTのリーク電流を抑制すること、画素毎の保持容量を十分にとること、保持容量に蓄積された電荷量がリーク電流により失われる電荷量に比べて十分に大きいことが要求される。
また、透過型液晶パネルの場合、輝度を高めるために、開口部、すなわち画素において表示を制御することを意図した領域(例えば、透過型の表示装置においては、光が透過して表示に寄与する領域、反射型の表示装置においては、光が反射され表示に寄与する領域、また有機発光素子を用いた表示装置では、電極に挟まれた有機発光層が発光し表示に寄与する領域等)が占める割合を高めることが要求される。
ところで、上記したような液晶パネル(特に、透過型液晶パネル)を液晶プロジェクターに用いる場合、TFTの半導体層に光が入射すると、光励起に起因するリーク電流(以下、光リーク電流という)が発生してしまい表示に悪影響を及ぼすため、液晶パネルには遮光層が設けられている。例えば、プロジェクターの光源を対向基板側に配置した場合、画素電極とTFTとの間に遮光層を形成して光源からの光を遮光したり、基板と半導体層との間に遮光層を形成して投影レンズ等で反射された光を遮光したりしている。また、特開2000−164875公報では、基板に凹部を設け、凹部内壁面全面に下部遮光膜を形成し、TFTのチャネル形成領域が該凹部内に埋設するように形成されている。また、上部遮光膜も併せて形成されている。
しかし、上記公報で開示された構造では、さまざまな配線が集中するTFT近傍に凹凸ができてしまうため、配線形成において配線短絡や断線を生じやすい、電界集中が起こって劣化しやすい等歩留まりを下げてしまう可能性が高い。
また、上記公報で開示された構造では上部遮光膜と下部遮光膜との間に隙間があり、このような構造では迷光による光リーク電流が生じてしまう可能性もある。さらに、基板に凹部を設けるために、基板の機械的強度が弱くなってしまう可能性もある。
高輝度、高精細化が要求されているプロジェクターは、まず光源に用いられるランプの強度を上げることで表示輝度を上げようとしており、また、光学系に用いるパネルの画素数を増やすことで高精細化をはかっている。しかし、従来の画素電極とTFTとの間に遮光膜を形成したり、基板と半導体層との間に遮光膜を形成したりする方法は、遮光膜端部で回折した光が半導体層に入射してしまい、光リーク電流が発生してしまうという問題がある。
さらに、光源の高輝度化が進み、この回折光によるTFTへの悪影響は、無視できないレベルになってきている。
また、遮光膜とTFTとを隔てる絶縁膜を薄膜化することにより、TFTの位置における回折光強度を無視できる程度にまで低減し得るが、絶縁膜の薄膜化は、TFTと絶縁膜との間に発生する寄生容量を増大させてしまい、遮光膜の電位がTFTの動作に影響してしまうという問題が発生する。
また、遮光膜の幅を拡げることにより、回折光がTFTに入射してしまう問題については解決することができるが、当然、開口率の低下は否めない。しかも、表示の高精細化への要求に画素数を増加させることで対応しているため、それぞれの画素サイズは縮小しており、遮光膜の幅を広げることによる開口率の低下、それに伴う輝度の低下は大きな問題となる。
また、遮光膜の幅を広げるだけでは層間絶縁膜中の意図せぬ散乱による迷光がTFT(特に半導体層)に入射してしまう問題を解決することはできない。上記したような光源の高輝度に伴い、迷光の影響も無視できないものとなっている。
また、電界効果移動度の高さなどから積極的に用いられるようになってきた結晶構造を有する活性層を含むTFTは、非晶質半導体層を含むTFTに比べて光リーク電流が大きくなってしまう傾向があり、十分な保持容量を有していないと蓄えられた電荷がリーク電流のために減少し、透過光量が変化して画像表示のコントラスト低下の原因となっている。したがって、液晶パネルには十分な容量を確保できる保持容量素子を形成しておく必要がある。
しかし、十分な容量を確保するために保持容量の面積を平面的に拡げようとすると、画素の面積において保持容量素子の占める割合が大きくなって、開口率が低下してしまう。
さらに、歩留まりを向上させるために、保持容量による凹凸によって配線の断線等が生じないような構造とする必要がある。
そこで本発明では、上記のような問題を鑑み、開口率を下げることなく、十分な遮光性と十分な保持容量とを両立することが可能な構造を有する半導体装置を実現する方法を提供することを課題とする。
上記課題を解決するために、本発明者は、TFTを被嵌するように遮光膜を形成することにより、TFTの半導体層に入射する回折光や迷光を低減する構造を考えた。
本発明を採用した画素の構造の一例を図1(A)に示す。
画素電極とTFTとの間に遮光膜を形成する。本明細書において、少なくとも一部が画素電極とTFTとの間に形成された遮光膜を上部遮光膜という。画素において光が透過し、表示を制御する領域とTFTとの間に溝を形成し、上部遮光膜となる導電膜を形成する。従来、TFTと画素電極との間に形成されていた遮光膜とは異なり、画素電極とTFTとの間から光が透過する領域まで連続的に上部遮光膜が形成され、TFTが上部絶縁膜により被嵌された構造である。
他の発明を採用したTFTの他の構造を図1(B)に示す。
半導体層、ゲート絶縁膜およびゲート電極からなるTFTを形成し、層間絶縁膜を形成した後、後に光が透過し、表示を制御する領域とその周辺領域のゲート絶縁膜、層間絶縁膜を除去する。本明細書において、ゲート絶縁膜、層間絶縁膜の一部が除去されたホール状の領域(壁面及び底面を有している)であり、表示装置において表示を制御することを意図した領域(開口部)とほぼ同じ面積を有する領域を簡単のためにホール、またはウィンドウと称することとする。ウィンドウの壁面には、上部遮光膜と絶縁膜が形成されており、その膜厚分、ウィンドウの面積より開口部の面積が狭くなるものの、ウィンドウの面積と開口部の面積とは実質的に同じ面積となると言える。
ここで図1(B)のウィンドウを図1(A)の溝と比較すると、ウィンドウはアスペクト比が小さいため、上部遮光膜の形成が簡便である。次いで、遮光膜をTFT上からウィンドウの側面を覆うように連続的に、遮光膜を形成する。そして、ウィンドウの底面(特に光が透過する領域)に形成された遮光膜を除去した後、絶縁膜を形成し、アクリル等の透明な有機樹脂膜を用いてウィンドウの平坦化を行う。次いで、遮光膜と画素電極とが接触しないように絶縁膜を形成し、さらに画素電極を形成する。上部遮光膜によりTFTが被嵌され、層間絶縁膜を除去してウィンドウを形成し、透光性の有機樹脂絶縁膜により平坦化した構造である。
上記のような構造の場合、このゲート絶縁膜、層間絶縁膜の一部が除去された領域(ウィンドウ)の面積は、画素において、表示を制御することを意図した領域(開口部)とほぼ等しい面積であり、かつ表示を制御することを意図した領域(開口部)は、前記少なくともゲート絶縁膜、層間絶縁膜の一部が除去された領域(ウィンドウ)より狭い面積となる。開口部がウィンドウより狭い面積となるのは、図1(B)に示すとおり、ウィンドウの壁面がテーパー状となるためである。
他の発明を採用した画素の他の構造を図1(C)に示す。図1(C)に示す例では、基板側から入射する光も遮光するために、半導体層を形成する前に、基板と半導体層の間に遮光膜を形成する。なお、基板と半導体層との間に形成されるこの遮光膜を本明細書において、以下、下部遮光膜という。次いで、半導体層、ゲート絶縁膜およびゲート電極からなるTFTを形成し、層間絶縁膜を形成した後、後に表示を制御する領域となる領域およびその周辺領域に形成されたゲート絶縁膜、層間絶縁膜を除去してウィンドウを形成する。次いで、遮光膜をTFT上からウィンドウまで連続的に、遮光膜を形成する。そして、ウィンドウの底面に形成されている下部遮光膜および上部遮光膜を除去して開口部(表示を制御することを意図した領域)を形成する。次いで、絶縁膜を形成し、アクリル等の透明な有機樹脂膜を用いてウィンドウの平坦化を行う。次いで、遮光膜と画素電極とが接触しないように絶縁膜を形成した後、画素電極を形成する。TFTが上部遮光膜により被嵌され、下部遮光膜と上部遮光膜により完全に遮光された構造である。なお、下部遮光膜と上部遮光膜を接地電位とすれば、TFTを電気的に遮蔽することも可能である。
さらに、対向基板側にカラーフィルターを形成しようとすると、高精細化に伴う画素サイズの低下により、TFT基板と対向基板とを整合させる精度が厳しくなってしまうという問題があった。そこで、TFT基板側にカラーフィルターを形成する方法が考えられているが、液晶を配向させるにはカラーフィルターを形成した後、画素電極を形成しなければならない。しかし、カラーフィルターは1μm以上の厚さが必要であり、カラーフィルターに隔てられた画素電極とドレイン電極とを導通させることは難しかった。
そこで、図1(B)および図1(C)に示す例において、ウィンドウの平坦化をR(赤)、G(緑)、またはB(青)に着色されたフォトレジスト膜を用いて行うことにより、対向基板に形成していたカラーフィルターと同様の機能が得られるようになる。
また、図示しないが図1(B)、(C)の構造において、上部遮光膜をアルミニウム等の反射率の高い材料で構成し、少なくともゲート絶縁膜、層間絶縁膜の一部が除去された領域(ウィンドウ)の底面の上部遮光膜を除去せず、反射板として用いれば、反射型の表示装置とすることも可能である。
本発明は、基板上のTFTと、前記TFTと電気的に接続されている画素電極と、前記TFTと前記画素電極との間の遮光膜と、を有する半導体装置において、前記TFT上には少なくとも1層の層間絶縁膜が形成され、前記画素電極と前記基板との間には前記層間絶縁膜を除去して形成されたウィンドウを有し、前記遮光膜は前記ウィンドウの底面から前記TFTを被嵌するように前記層間絶縁膜上まで連続的に形成されており、前記ウィンドウの面積は、開口部の面積とほぼ等しいことを特徴とする。
また本発明は基板上の下部遮光膜と、前記下部遮光膜上にTFTと、前記TFTと電気的に接続されている画素電極と、前記TFTと前記画素電極との間の上部遮光膜と、を有する半導体装置において、前記TFT上には少なくとも1層の層間絶縁膜が形成され、前記画素電極と前記基板との間には前記層間絶縁膜を除去して形成されたウィンドウを有し、前記上部遮光膜は前記ウィンドウの底面から前記TFTを被嵌するように前記層間絶縁膜上まで連続的に形成されており、前記ウィンドウの面積は、開口部の面積とほぼ等しいことを特徴とする。
また本発明は基板上の下部遮光膜と、前記下部遮光膜上にTFTと、前記TFTと電気的に接続されている画素電極と、前記TFTと前記画素電極との間の上部遮光膜と、を有する半導体装置において、前記TFT上には少なくとも1層の層間絶縁膜が形成され、前記画素電極と前記基板との間には前記層間絶縁膜を除去して形成されたウィンドウを有し、前記上部遮光膜は前記ウィンドウの底面から前記TFTを被嵌するように前記層間絶縁膜上まで連続的に形成されており、前記下部遮光膜と前記上部遮光膜とは、前記ウィンドウの底面で接していることを特徴とする。
また本発明は基板上の下部遮光膜と、前記下部遮光膜上にTFTと、前記TFTと並列に形成された保持容量素子と、前記TFTと電気的に接続されている画素電極と、前記TFTと前記画素電極との間の上部遮光膜と、を有する半導体装置において、前記TFTおよび前記保持容量素子上には少なくとも1層の層間絶縁膜が形成されており、前記画素電極と前記基板との間には前記層間絶縁膜を除去して形成されたウィンドウを有し、前記下部遮光膜と前記上部遮光膜とは、前記ウィンドウの底面で接していることを特徴とする。
また本発明は基板上のTFTと、前記TFTと電気的に接続されている画素電極と、前記TFTと前記画素電極との間の遮光膜と、を有する半導体装置において、前記TFT上には少なくとも1層の層間絶縁膜が形成され、前記画素電極と前記基板との間には前記層間絶縁膜を除去して形成されたウィンドウを有し、前記ウィンドウは透光性有機絶縁膜により平坦化されており、前記遮光膜は前記ウィンドウの底面から前記TFTを被嵌するように前記層間絶縁膜上まで連続的に形成されていることを特徴とする。
また本発明は基板上の下部遮光膜と、前記下部遮光膜上にTFTと、前記TFTと電気的に接続されている画素電極と、前記TFTと前記画素電極との間には複数の上部遮光膜と絶縁膜とが交互に積層された積層体と、を有する半導体装置において、前記TFT上には少なくとも1層の層間絶縁膜が形成され、前記画素電極と前記基板との間に前記層間絶縁膜を除去して形成されたウィンドウを有し、前記ウィンドウは透光性有機絶縁膜により平坦化されており、前記積層された複数の上部遮光膜は前記ウィンドウの底面から前記TFTを被嵌するように形成されていることを特徴とする。
また本発明は基板上の下部遮光膜と、前記下部遮光膜上にTFTと、前記TFTと電気的に接続されている画素電極と、前記TFTと前記画素電極との間に複数の上部遮光膜と絶縁膜とが交互に積層された積層体と、を有する半導体装置において、前記TFT上には少なくとも1層の層間絶縁膜が形成され、前記画素電極と前記基板との間に前記層間絶縁膜を除去して形成されたウィンドウを有し、前記ウィンドウは透光性有機絶縁膜により平坦化されており、前記積層された複数の上部遮光膜は前記ウィンドウの底面から前記TFTを被嵌するように形成されており、前記積層体のうち少なくとも一つの上部遮光膜が前記TFTと前記画素電極とを電気的に接続していることを特徴とする。
また本発明は基板上の下部遮光膜と、前記下部遮光膜上にTFTと、前記TFTと電気的に接続されている画素電極と、前記TFTと前記画素電極との間に複数の上部遮光膜と絶縁膜とが交互に積層された積層体と、を有する半導体装置において、前記TFT上には少なくとも1層の層間絶縁膜が形成され、前記画素電極と前記基との間に前記層間絶縁膜を除去して形成されたウィンドウを有し、前記ウィンドウは透光性有機絶縁膜により平坦化されており、前記積層された複数の上部遮光膜は前記ウィンドウの底面から前記TFTを被嵌するように形成されており、前記積層体において、前記絶縁膜および前記絶縁膜を介して形成された複数の前記上部遮光膜とで保持容量素子を形成していることを特徴とする。
また本発明は基板上のTFTと、前記TFTと電気的に接続されている画素電極と、前記TFTと前記画素電極との間に複数の上部遮光膜と絶縁膜とが交互に積層された積層体と、を有する半導体装置において、前記TFT上には少なくとも1層の層間絶縁膜が形成され、前記画素電極と基板との間には前記層間絶縁膜を除去して形成されたウィンドウを有し、前記TFTと前記画素電極とを電気的に接続する配線は、前記ウィンドウの底面から前記TFTを被嵌するように形成された前記上部遮光膜の一層であり、前記ウィンドウの面積は、画素において表示を制御することを意図した領域とほぼ等しいことを特徴とする。
また上記発明において、前記基板と前記TFTとの間に下部遮光膜が形成されていることを特徴とする。
また上記発明において、前記上部遮光膜の第1層目(すなわち、積層体における複数の上部遮光膜の最下層)と前記下部遮光膜とは、前記画素電極と基板との間の前記ウィンドウの底辺において、接していることを特徴とする。
また上記発明において、前記ウィンドウは、R(赤)、G(緑)、B(青)に着色されたフォトレジスト膜および透光性の有機絶縁膜が形成されていることを特徴とする。
また本発明は絶縁表面に半導体層を形成する工程と、前記半導体層上にゲート絶縁膜を形成する工程と、前記ゲート絶縁膜上にゲート電極を形成する工程と、前記ゲート電極上に第1層間絶縁膜を形成する工程と、前記第1層間絶縁膜上に第2層間絶縁膜を形成する工程と、前記半導体層に達する第1のコンタクトホールを形成し、各TFTを電気的に接続するための配線を形成する工程と、前記配線を覆うように第3層間絶縁膜を形成する工程と、光が透過する領域とTFTとの間に基板に達する溝を形成する工程と、前記第3層間絶縁膜上から前記溝まで連続的に遮光膜を形成する工程と、画素電極と配線とを接続するための第2のコンタクトホールを形成する工程と、前記遮光膜上に第4層間絶縁膜を形成する工程と、前記配線を露出させるために前記第2のコンタクトホールに成膜された絶縁膜の一部を除去する工程と、前記画素電極を形成する工程と、を含むことを特徴とする。
また本発明は絶縁表面上に半導体層を形成する工程と、前記半導体層上にゲート絶縁膜を形成する工程と、前記ゲート絶縁膜上にゲート電極を形成する工程と、前記ゲート電極上に第1層間絶縁膜を形成する工程と、前記第1層間絶縁膜上に第2層間絶縁膜を形成する工程と、前記半導体層に達する第1のコンタクトホールを形成し、各TFTを電気的に接続するための配線を形成する工程と、前記配線を覆うように第3層間絶縁膜を形成する工程と、光が透過する領域の下地絶縁膜、ゲート絶縁膜、第1層間絶縁膜、第2層間絶縁膜を除去して基板に達するウィンドウを形成する工程と、前記第3層間絶縁膜上にTFTを被嵌するように上部遮光膜を形成する工程と、前記ウィンドウ底面に形成された下部遮光膜を除去する工程と、前記上部遮光膜に第2のコンタクトホールを形成する工程と、前
記上部遮光膜上に第4層間絶縁膜を形成する工程と、光透過性を有する絶縁膜により、前記ウィンドウを平坦化する工程と、前記上部遮光膜上に第5層間絶縁膜を形成する工程と、前記配線が露出するように前記第2のコンタクトホールに埋まった絶縁膜の一部を除去する工程と、前記第5層間絶縁膜上に画素電極を形成する工程と、を含むことを特徴とする。
また本発明は、絶縁表面上に半導体層を形成する工程と、前記半導体層上にゲート絶縁膜を形成する工程と、前記ゲート絶縁膜上にゲート電極を形成する工程と、前記ゲート電極上に第1層間絶縁膜を形成する工程と、前記第1層間絶縁膜上に第2層間絶縁膜を形成する工程と、前記半導体層に達する第1のコンタクトホールを形成し、各TFTを電気的に接続するための配線を形成する工程と、前記配線を覆うように第3層間絶縁膜を形成する工程と、光が透過する領域の下地絶縁膜、ゲート絶縁膜、第1層間絶縁膜、第2層間絶縁膜を除去して基板に達するウィンドウを形成する工程と、前記第3層間絶縁膜上にTFTを被嵌するように上部第1遮光膜を形成する工程と、前記上部第1遮光膜および前記第3層間絶縁膜に前記配線に達する第2のコンタクトホールを形成する工程と、前記上部第1遮光膜上に第1絶縁膜を形成する工程と、前記配線が露出するように前記第2のコンタクトホールに埋まった前記第1絶縁膜を一部除去する工程と、前記第1絶縁膜上に上部第2遮光膜を形成する工程と、前記上部第2遮光膜上に第2絶縁膜を形成する工程と、前記第2絶縁膜上に上部第3遮光膜を形成する工程と、前記ウィンドウ底面に形成された下部遮光膜、前記上部第1遮光膜、前記第1絶縁膜、前記上部第2遮光膜、前記第2絶縁膜、前記上部第3遮光膜を除去する工程と、前記上部第3遮光膜および前記第2絶縁膜に前記上部第2遮光膜に達する第3のコンタクトホールを形成する工程と、第4層間絶縁膜を形成する工程と、光透過性を有する絶縁膜により前記ウィンドウを平坦化する工程と、前記上部第3遮光膜上に第5層間絶縁膜を形成する工程と、前記上部第2遮光膜が露出するように前記第3のコンタクトホールに埋まった絶縁膜の一部を除去する工程と、前記第5層間絶縁膜上に画素電極を形成する工程と、を含むことを特徴とする。
また上記発明において、絶縁表面上に下部遮光膜を形成する工程を含むことを特徴とする。
また上記発明において、前記下部遮光膜、前記第1の上部遮光膜および前記第3の上部遮光膜は、接地電位となるような配線を接続することを特徴とする。
また上記発明において、前記下部遮光膜および前記上部遮光膜は、前記ウィンドウの底面で接するように形成することを特徴とする。
また上記発明において、前記前記ウィンドウを平坦化する工程は、有機絶縁膜を用いて行うことを特徴とする。
また上記発明において、前記前記ウィンドウを平坦化する工程は、R(赤)、G(緑)もしくはB(青)に着色されたフォトレジスト膜および透明有機絶縁膜を積層して行うことを特徴とする。
また上記発明において、前記半導体層は、レーザ光を照射することにより結晶化することを特徴とする。
また上記発明において、前記半導体層は、触媒元素を用いて結晶化した後、前記触媒元素をゲッタリングして半導体層中の触媒元素濃度を低減させて得られる結晶質半導体膜であることを特徴とする。
以上のように、本発明は回折光や迷光など意図せずしてTFTの半導体層に入射してしまう光により発生する光リーク電流を防ぐために、TFTを遮光膜で覆う構造としている。
本発明を用いることにより、遮光膜をTFTを被嵌するように形成することにより、下部遮光膜と上部遮光膜とでTFTを完全に覆うことができるため、光リーク電流を抑制することができる。また、開口率を下げずに十分な保持容量を確保することができる。
このようなTFTの遮光技術を用いることにより、高画質、高精細、高輝度な表示の可能な表示装置を実現することができ、またこのような表示装置を電気器具の表示部に用いることで、高画質、高精細、高輝度な表示が可能な電気器具を実現することができる。
(実施形態1)
図1(A)を用いて本発明を用いて作製された透過型液晶表示装置の構造を説明する。
基板10上に下地絶縁膜11が形成されており、下地絶縁膜11上に半導体層12、ゲート絶縁膜13、ゲート電極14からなるTFTが形成されている。
ゲート電極14上には、第1層間絶縁膜15、第2層間絶縁膜16が形成されている。必要に応じて第2層間絶縁膜16は平坦化する。続いて、各TFTを電気的に接続する配線17を半導体層12のソース領域またはドレイン領域に接続して形成する。配線17を覆って、第3層間絶縁膜18を形成した後、TFTと開口部との境目に溝を形成する。溝は、基板に達するように形成する。次いで、導電膜をメタルCVD法により、第3層間絶縁膜18上から溝に連続的に成膜して、遮光膜19を形成する。
続いて、第4層間絶縁膜20を形成した後、画素電極21を遮光膜19に接しないように形成する。
なお、半導体層12から連続した領域22(保持容量の一方の電極)、ゲート絶縁膜13と同一層の絶縁膜23(誘電体)およびゲート電極14と同一層の容量配線24(保持容量のもう一方の電極)により保持容量202が形成されている。
本発明の半導体装置は、画素部の各画素において、TFT201と画素電極との間からTFT201と開口部(表示を制御することを意図した領域)との境目まで連続的に形成された遮光膜19に覆われたTFT201を有し、画素の光が透過する領域において、画素電極と基板との間には、下地絶縁膜11、ゲート絶縁膜13、第1層間絶縁膜15、第2層間絶縁膜16、第3層間絶縁膜18および第4層間絶縁膜20が積層されている構造である。
また、図1(A)に示す構造のTFTにおいて、基板10と半導体層12との間に遮光膜(下部遮光膜)を設けた構造としてもよい。この場合、遮光膜が充填される溝の深さは、実施者が適宜決定すればよく、下部遮光膜に届く深さであっても届かない深さであってもよい。
(実施形態2)
図1(B)を用いて、本発明のTFTの他の構造を説明する。なお、図1(A)と同一のものを指す場合は、同一の符号を用いることとする。
基板10上に下地絶縁膜11が形成されており、下地絶縁膜11上に半導体層12、ゲート絶縁膜13、ゲート電極14からなるTFTが形成されている。
ゲート電極14上には、第1層間絶縁膜15、第2層間絶縁膜16が形成されている。必要に応じて、第2層間絶縁膜16は平坦化する。続いて、各TFTを電気的に接続する配線17を半導体層12のソース領域またはドレイン領域に接続して形成する。配線17を覆って、第3層間絶縁膜18を形成した後、開口部(表示を制御することを意図した領域)よりやや広い範囲の第3層間絶縁膜18、第2層間絶縁膜16、第1層間絶縁膜15、ゲート絶縁膜13および下地絶縁膜11を除去する。次いで、第3層間絶縁膜18上からゲート絶縁膜および層間絶縁膜が除去された領域(ウィンドウ)の側面に沿って連続的に導電膜を形成し、上部遮光膜19を形成する。次いで、ウィンドウ底面に形成された上部遮光膜19を除去し、第4層間絶縁膜20を形成する。その後、ウィンドウを光透過性の有機絶縁膜等30により平坦化し、その上に第5層間絶縁膜31を形成して、画素電極32を形成する。
本発明のTFTは、少なくともゲート絶縁膜および層間絶縁膜の一部が除去された領域(ウィンドウ)底面から遮光膜がTFTを被嵌するように形成されており、ウィンドウの内部には、開口部がある。本実施例では、ウィンドウのアスペクト比が小さいため、上部遮光膜19の作製は、メタルCVD法より簡便なスパッタ法を用いても良好なカバレッジを得ることができる。
また、遮光膜でTFTを覆うことができるため、光リーク電流の発生を抑えることができる。
(実施形態3)
図1(C)を用いて、本発明のTFTの他の構造を説明する。
基板100上に下部遮光膜101が形成されており、下部遮光膜101上に下地絶縁膜102、半導体層103、ゲート絶縁膜104の順に形成されている。ゲート絶縁膜104上には、ゲート電極105、ゲート電極105上には、第1の層間絶縁膜107および第2の層間絶縁膜が108形成されており、第2の層間絶縁膜上には、半導体層103のソース領域またはドレイン領域に接続された配線109が形成され、配線109を覆って、第3の層間絶縁膜110が形成されている。また、第3の層間絶縁膜110上には上部遮光膜111が設けられている。
また、上部遮光膜111上には絶縁膜112を介して画素電極114が形成されている。画素電極114は、上部遮光膜111および第3の層間絶縁膜110に形成されたコンタクトホールを通じて、TFTのドレイン領域に接続された配線に接続されている。また、保持容量202は、半導体層120、絶縁膜121および容量配線106からなる。ドレイン領域から連続して半導体層120が形成されており、保持容量の一方の電極となっている。ゲート絶縁膜と同一の層の絶縁膜121は、保持容量の誘電体となり、ゲート電極と同一の層に形成された容量配線106は、保持容量のもう一方の電極となっている。
各画素には、このようなTFT201および保持容量202が形成されている。なお、開口部は、第3層間絶縁膜110、第2層間絶縁膜108、第1層間絶縁膜107、ゲート絶縁膜104および下部遮光膜101が除去されたウィンドウの内部に形成される。また、第2層間絶縁膜108上からウィンドウ壁面に連続して上部遮光膜が形成されている。ただし、ウィンドウ底面に形成された上部遮光膜は除去する。
下部遮光膜101と上部遮光膜111とは同じ接地電位となるようにウィンドウの底部で接して形成されており、図示していないが接地電位を与える配線と接続されている。
なお、ウィンドウは、アクリル等有機絶縁膜115を用いて平坦化されている。また、平坦化した後、画素電極114を形成する。画素電極114は、半導体層103のドレイン領域に接続された配線と導通をとり、TFT201と画素電極114とは電気的に接続されている。
以上のように、上部遮光膜111が画素部のTFTを被嵌するように形成され、下部遮光膜101および上部遮光膜111で完全に遮光された液晶パネルを作製することができる。
本実施例においては、本発明を用いてアクティブマトリクス基板を作製する工程について説明する。
まず、石英基板300上に下部遮光膜301を形成するため、ポリシリコン膜およびWSix膜を積層して形成する。なお、下部遮光膜301は、要求水準を満たす遮光性を有し、TFTの活性化のための加熱処理に耐えうる耐熱性が必須であり、さらに接地電位とすることが好ましいため、導電膜であることが好ましい。そこで、下部遮光膜として用いる膜は、ポリシリコン膜、WSix(x=2.0〜2.8)膜、Al、Ta、W、Cr、Mo等の導電性材料からなるいずれかの膜一種または複数種を用いればよい(図2(A))。
続いて、下部遮光膜301上に、下地絶縁膜302を形成する。下地絶縁膜302は、シリコンを含む絶縁膜(例えば、酸化シリコン膜、酸化窒化シリコン膜、窒化シリコン膜等)をLPCVD法、プラズマCVD法またはスパッタ法にて形成する。そして、下地絶縁膜302上に非晶質半導体膜(図示せず)を形成する。非晶質半導体膜としては特に限定はないが、シリコン膜もしくはシリコンゲルマニウム(SixGe1-x:0<x<1、代表的には、x=0.001〜0.05)合金などで形成するとよい。なお、ここでは非晶質シリコン膜を膜厚65nmに形成する。
次いで、非晶質シリコン膜の結晶化を行う。炉を用いて600℃で24時間の加熱処理を行い、結晶質シリコン膜(図示せず)を形成する。なお、この結晶化処理においてシリコン膜表面に酸化シリコン膜が形成されるが、エッチング等で除去できるごく薄い膜であるため問題はない。
次いで、結晶質シリコン膜の表面に形成された酸化膜を除去した後、ゲート絶縁膜304を形成する前に半導体膜の膜質向上のための加熱処理を行う。結晶質シリコン膜を900〜1050℃にて加熱処理し、結晶質半導体膜の表面に酸化膜を形成する。この酸化シリコン膜を除去する。最終的に結晶質シリコン膜の膜厚が30〜50nmになるように結晶質シリコン膜を加熱処理することによりその表面に酸化シリコン膜を形成すればよい。本実施例では、結晶質シリコン膜の膜厚を35nmとする。続いて、得られた結晶質シリコン膜を所望の形状に形成し、後にTFTのチャネル形成領域、ソース領域およびドレイン領域を含む領域と保持容量の一方の電極となる配線となる領域とを有する半導体層303を形成する。
次いで、半導体層上にゲート絶縁膜304を形成する(図2(B))。続いて、ゲート絶縁膜304を介してnチャネル型TFTとなる領域の半導体層にp型を付与する不純物元素(以下、p型不純物元素という)を添加する。p型不純物元素としては、代表的に周期表の13族に属する元素、典型的には、ボロン(B)、またはガリウム(Ga)を用いることができる。この工程は、TFTのしきい値電圧の制御をするために行われており、チャネルドープ工程という。この工程により半導体層には、p型不純物元素が1×1015〜1×1018/cm3の濃度で添加される。
次いで、レジストからなるマスクを形成し、nチャネル型TFTのソース領域、ドレイン領域および保持容量の一方の電極となる部分の半導体層にn型を付与する不純物元素(以下、n型不純物元素という。またここでは、リンを用いる)を添加して、高濃度にリンを含むn型不純物領域を形成する。この領域には、1×1020〜5×1021/cm3の濃度でリンが含まれるようにしている。
次いで、ゲート電極305aと保持容量の一方の電極となる配線305b(以下、容量配線という)とを形成する。ゲート電極305aおよび容量配線305bの材料としては、TaN、Ta、Ti、Mo、W、Cr、不純物元素が添加されたSi等を用いることができる。なお、これら複数種の膜を積層してゲート電極としてもよい。
次いで、ゲート電極をマスクとして、半導体層にn型不純物元素を添加する。ここでは、n型不純物元素としてリンを用いている。このn型不純物元素が添加された領域はnチャネル型TFTのLDD領域として機能させるための低濃度不純物領域であって、この低濃度n型不純物領域には、1×1016〜5×1018/cm3の濃度で含まれている。
次いで、後のnチャネル型TFTとなる領域をマスクで覆い、後のpチャネル型TFTのソース領域またはドレイン領域となる半導体層にp型不純物元素としてボロンを3×1020〜5×1021/cm3の濃度で含まれるように添加する(図示せず)。
次に、第1層間絶縁膜306として窒化シリコン膜、酸化シリコン膜または窒化酸化シリコン膜をプラズマCVD法により、膜厚50〜500nmで形成する。
その後、それぞれの半導体層に添加された不純物元素を活性化するための加熱処理を行う。加熱処理の方法としては、炉を用いる方法、レーザ光照射による方法、ランプアニール法、もしくはこれらを併用して行ってもよい。不活性気体雰囲気中において、550〜1000℃で活性化を行う。
次いで、熱的に励起された水素により半導体層中のダングリングボンドを終端する水素化を行う。水素を含む雰囲気において、410℃で1時間の加熱処理を行う。その他の水素化の手段として、プラズマにより励起された水素を用いたプラズマ水素化処理を行ってもよい。
次いで、第2層間絶縁膜307を膜厚500〜1000nmで形成する。第2層間絶縁膜307としては、アクリル、ポリイミド、ポリアミド、BCB(ベンゾシクロブテン)といった有機樹脂膜、もしくは酸化窒化シリコン膜もしくは窒化酸化シリコン膜といった無機絶縁膜を用いてもよい。なお、本実施例では酸化窒化シリコン膜を膜厚900nmで形成し、CMP法により平坦化を行う(図2(C))。
続いて、半導体層303に達する第1コンタクトホールを形成し、それぞれのTFTを電気的に接続する配線308を形成する。配線308の材料としては、チタンを主成分とする導電膜を膜厚50〜100nmに形成した後、アルミニウムを主成分とする導電膜を膜厚300〜500nmに形成する積層構造とすればよい。ただし、画素電極と接する最上層には、画素電極と接する際に電気的腐食を起こさない材料を用いる必要がある。
次いで、第3層間絶縁膜309を形成する。第3層間絶縁膜309は、酸化窒化シリコン膜を用いて膜厚600nmに形成する(図3(A))。
次いで、開口部(表示を制御することを意図した領域)とほぼ一致する領域において、それまでの工程で形成された層間絶縁膜、ゲート絶縁膜および下地絶縁膜を除去して下部遮光膜を露出させる。なお、ゲート絶縁膜および層間絶縁膜が除去された領域(ウィンドウ)は実際に光が透過する領域(開口部)よりも広めの範囲で形成する。
次いで、上部遮光膜311を形成する。上部遮光膜として、光を透過せず、導電性を有する膜としてここでは、アルミニウムを主成分とする導電膜を膜厚100〜200nmで形成する。なお、上部遮光膜を成膜する前にウィンドウは、深さと幅との比(アスペクト比)が小さいため、スパッタ法でも導電膜を良好なカバレージで成膜することができる。上部遮光膜は、下部遮光膜と接し同電位になるように形成する。なお、図示しないが、上部遮光膜および下部遮光膜には接地電位が与えられるような配線を接続する。
次いで、ウィンドウの底面に形成された下部遮光膜および上部遮光膜の除去とドレイン電極と画素電極とを導通させるための第2コンタクトホールを形成するための上部遮光膜の除去を行う。どちらの工程もレジストで形成したパターンをマスクとしてエッチングを行う。なお、エッチングする領域の高さが異なり、除去する膜の積層構造も異なるため、工程を簡便にするために、除去工程はわけて行う。ただし、どちらの工程が先になってもかまわない(図14)。
続いて、上部遮光膜311上にプラズマCVD法により、窒化シリコン膜、酸化窒化シリコン膜、もしくは、窒化酸化シリコン膜等からなる絶縁膜312を形成した後、ウィンドウをアクリル等の有機絶縁膜313等で平坦化する(図3(B))。
なお、R、G、Bに着色されたフォトレジスト膜を用いてウィンドウを埋め、その後アクリル等の有機樹脂膜を成膜してもよい。ウィンドウの平坦化に着色層を用いることにより、対向基板側に着色層を設けていた場合に生じていた色ずれに関する問題を解決することができる。
続いて、スパッタ法により、窒化シリコン膜、酸化窒化シリコン膜、もしくは、窒化酸化シリコン膜等からなる第4層間絶縁膜314を形成し、コンタクトホールを埋めてしまった絶縁膜の一部を除去して、ドレイン電極を露出させた後、画素電極315を形成する。この時、上部遮光膜311と画素電極315が接してしまうことがないように絶縁膜を除去することが重要である。なお、本実施例では透過型の液晶表示装置を作製するので、画素電極を形成する材料は、透光性のITO膜(酸化インジウムと酸化スズとの化合物)を用いてスパッタ法により膜厚100nmで形成する(図4、図15)。なお、ITO膜のかわりに遮光性の金属膜、例えばAlや導電性材料にAgをメッキした画素電極を形成すれば反射型の表示装置とすることができる。また、ウィンドウ底面に形成された上部遮光膜を除去せずに、そのまま反射板として用いてもよい。この場合、液晶は平坦化膜上に形成する透明な画素電極と対向電極とで制御する。
以上のような工程により、基板上に、下部遮光膜および上部遮光膜により覆われた下地絶縁膜、半導体層、ゲート絶縁膜、ゲート電極からなるTFT320と、一方の電極となる半導体層、誘電体となるゲート絶縁膜と同一層の絶縁膜およびゲート電極と同一層で形成された容量配線からなる保持容量321とを有し、画素面積に対する光が透過する領域の割合(開口率)が50%を超えるアクティブマトリクス基板を作製することができる。
また、このようにして得られたアクティブマトリクス基板に液晶層を配向させる配向膜を形成し、公知のセル組み技術を用いて対向電極および配向膜が形成された対向基板およびアクティブマトリクス基板とを貼り合わせた後、液晶を注入することで、アクティブマトリクス型液晶表示装置を完成することができる。
本実施例では、複数枚の上部遮光膜を形成することにより少なくともゲート絶縁膜および層間絶縁膜の一部が除去された領域(ウィンドウ)の壁面に沿って保持容量を形成する方法について説明する。
実施例1で示した作製工程に従い、図3(A)に示すウィンドウの底面の下部遮光膜が露出された状態にする(図5(A))。
次いで、上部第1遮光膜401を形成する。上部第1遮光膜401としては、導電膜(アルミニウム、クロム、チタンから選ばれた元素を主成分とする導電膜)を膜厚100〜200nmで形成する。続いて、上部第1遮光膜401および第3層間絶縁膜309に配線308に達する第2コンタクトホールを形成する。なお、第1コンタクトホールは、配線と半導体層とを接続させるためのコンタクトホールである。
次いで、上部第1遮光膜401上にプラズマCVD法などで、酸化窒化シリコン膜、窒化酸化シリコン膜もしくは窒化シリコン膜等からなる第1絶縁膜402を形成する。
次いで、第2コンタクトホールを埋めてしまった第1絶縁膜の一部を除去して上部第1遮光膜401を露出した後、第1絶縁膜402上に上部第2遮光膜403を形成する。なお、上部第2遮光膜403は画素電極と接続するため、画素電極として用いるITO膜と接触して電気的な腐食を起こさないような材質の導電膜を積層させるなどして形成する。なお、本実施例では、アルミニウムを主成分とする導電膜を成膜した後、画素電極と接する側にタングステンを主成分とする導電膜を積層させた構造とする。なお、上部第2遮光膜403の膜厚は100〜200nmとする。続いて、上部第2遮光膜403上に第1絶縁膜と同様に第2絶縁膜404を形成する。
次いで、第2絶縁膜404上に上部第3遮光膜405を形成する。なお、上部第3遮光膜は下部遮光膜301および上部第1遮光膜401と同電位(本実施例では、接地電位とする)となるように、下部遮光膜301または上部第1遮光膜401と電気的に接続させる。なお、接続のために開口率を下げてしまうような問題のない画素以外の領域で接続させて接地電位となるように配線を接続すればよい。
次いで、後に形成する画素電極と上部第2遮光膜403との導通をとるための第3コンタクトホール形成と、ウィンドウ底面の下部遮光膜301、上部第1遮光膜401、上部第2遮光膜403および上部第3遮光膜405の除去を行う。
次いで、上部第3遮光膜405上に第4層間絶縁膜406を形成する。なお、第4層間絶縁膜406も第1絶縁膜402および第2絶縁膜404と同様にプラズマCVD法により形成し、窒化シリコン膜、酸化窒化シリコン膜、窒化酸化シリコン膜等から選ばれた絶縁膜を用いればよい。
次いで、ウィンドウの平坦化を行う。平坦化膜407は、実施例1と同様にアクリル等の有機絶縁膜を用いて行えばよい。また、実施例1にも示したように、R、G、Bに着色されたフォトレジスト膜を用いてウィンドウを埋めた後、平坦化のためにアクリル等の有機樹脂膜を行ってもよい。
続いて、スパッタ法により、窒化シリコン膜、酸化窒化シリコン膜、もしくは、窒化酸化シリコン膜等からなる第5層間絶縁膜408を全面に形成し、第3のコンタクトホールを埋めてしまった絶縁膜の一部を除去して、上部第2遮光膜403を露出させる。そして、上部第2遮光膜403と接することがないように、画素電極409を形成する。画素電極409を形成する材料は、透光性のITO膜(酸化インジウムと酸化スズとの化合物)を用いてスパッタ法により膜厚100nmで形成する。
以上の工程により、上部第1遮光膜401を一方の容量配線とし、第1絶縁膜402を誘電体とし、上部第2遮光膜403をもう一方の容量配線とする第1保持容量502、および上部第2遮光膜403を一方の容量配線とし、第2絶縁膜404を誘電体とし、上部第3遮光膜405をもう一方の容量配線とする第2保持容量503がウィンドウの側面に沿って形成される。なお、第1保持容量および第2保持容量で十分な容量を得られるが、実施例1のように半導体層、ゲート絶縁膜と同一層の絶縁膜、ゲート電極と同一層の容量配線からなる保持容量を併せて形成してもよい。
保持容量素子の容量をさらに大きくするために、ウィンドウの底面に形成された下部遮光膜の一部を除去した後、露出した基板を削り、保持容量素子を基板の内部まで延長させてもよい。
また、配線308と上部第2遮光膜403、上部第2遮光膜403と画素電極409とが接続され、最終的に画素電極409と配線308とを電気的に接続して、TFT501を画素のスイッチング素子とすることができる。また、本実施例のように配線と画素電極とを上部遮光膜を介した2段階の接続とすることにより、コンタクトホールのアスペクト比を低減できるため、加工が安易であり、さらに、成膜の際にスパッタ法でも良好なカバレッジを得ることができる。また、コンタクトホールが細く長い場合と比較して、コンタクト抵抗を低くすることができる。また、画素電極(ITO)と第2の上部遮光膜とのコンタクトホールの位置を第2の上部遮光膜と配線とのコンタクトホールの位置からずらして形成すれば、遮光性が向上し、光励起によるリーク電流が発生する問題を解決することもできる。
以上のように、複数の上部遮光膜層をTFTを被嵌するように形成することによりTFTを完全に遮蔽することができ、かつ十分な容量を有する保持容量をウィンドウの側面に沿って形成することができるため、さらに開口率を上げることができる。
本実施例では、実施例1または2を用いて作製されたアクティブマトリクス基板を用いて作製されたアクティブマトリクス型液晶表示装置の一例について説明する。
図7において、アクティブマトリクス基板は基板上に形成された画素部と駆動回路とその他の信号処理回路とで構成される。画素部にはTFT(画素TFTともいう)と保持容量とが形成され、画素部周辺に形成される駆動回路は、CMOS回路を基本として構成される。
駆動回路からは、ゲート線、ソース線が画素部に延びて形成されており、画素TFTに接続している。また、FPC(フレキシブルプリント配線板)が外部入力端子に接続していて画像信号などを入力するのに用いられる。なお、FPCは補強樹脂によって強固に接着されており、接続配線でそれぞれの駆動回路に接続されている。また対向基板には、図示していないが、対向電極が形成されている。
本発明を用いて形成されたアクティブマトリクス型液晶表示装置は、TFT上に遮光膜が被嵌するように形成されているため、迷光による光リーク電流の発生を抑えることができ、画素電極の電位が変動することなく、高品質な表示を行うことができる。
本発明を用いた他の構造の画素について図13を用いて説明する。
実施例1の工程に従って第2層間絶縁膜16まで形成する。続いて、半導体層達する第1コンタクトホールを形成する工程で、光が透過する領域とTFTとの境目に溝を形成し、各TFTを電気的に接続する配線50を形成する。配線は、第2層間絶縁膜上から溝を充填するように連続的に形成する。
続いて第3層間絶縁膜18を形成し、上部遮光膜19を形成する。続いて、画素電極と配線を接続するための第2コンタクトホールを形成し、第4層間絶縁膜20を形成する。遮光膜と画素電極が接することがない程度に第2コンタクトホールに埋まった絶縁膜の一部を除去した後、画素電極21を形成する。
また、他の例を図13(B)に示す。実施例1の工程に従って第2層間絶縁膜16まで形成し、続いて半導体層に達するコンタクトホールを形成し、開口部よりやや広い領域の下地絶縁膜11、ゲート絶縁膜13、第1層間絶縁膜15、第2層間絶縁膜16を除去してウィンドウを形成する。
続いて、各TFTを電気的に接続する配線を形成する。配線は、第2層間絶縁膜16上からウィンドウの壁面に沿って連続的に形成する。ウィンドウの底面に形成された配線を除去した後、第3層間絶縁膜18を形成し、続いて遮光膜19を形成する。次いで、第4層間絶縁膜20を形成した後、ウィンドウの平坦化膜30を形成し、第5層間絶縁膜31を形成する。そして、遮光膜と画素電極が接することがない程度に第2コンタクトホールに埋まった絶縁膜の一部を除去した後、画素電極32を形成する。
以上のように、配線と遮光膜とを用いてもTFTの半導体層を遮光することが可能である。
本実施例では、結晶質半導体層を形成する工程について説明する。
基板1200上に下部遮光膜1201および下地絶縁膜1202を形成する。続いて、下地絶縁膜1202上に非晶質半導体膜として、非晶質シリコン膜1203を形成する。続いて、非晶質シリコン膜1203上にマスク1204を形成して、マスクの開口部から露出した非晶質シリコン膜に結晶化を促進する作用を有する金属元素(以下、触媒元素という)を添加して触媒含有層1205を形成する。触媒元素として用いることができるのは、Ni、Fe、Co、Ru、Rh、Pd、Os、Pt、Auといった金属元素である。本実施例では、触媒元素としてニッケル(Ni)を用いる(図8(A))。
続いて、窒素雰囲気において600℃(500〜700℃)で12時間(4〜12時間)の加熱処理を行い、結晶質シリコン膜1206を形成する(図8(B))。なお、結晶化のための加熱処理を行う前処理として、非晶質シリコン膜中に含まれる水素を低減させるために450℃で1時間の加熱処理を行ってもよい。また、さらに結晶化のための加熱処理を行った後、結晶質シリコン膜の結晶性を向上させるためにレーザ光の照射を行ってもよい(図8(C))。
次いで、結晶質シリコン膜中に含まれる触媒元素の濃度を低減させるための加熱処理を行う。触媒元素は、シリコン膜中の結晶粒界に偏析してしまい、この偏析が微弱な電流の逃げ道(リークパス)となり、オフ電流(TFTがオフ状態にある時の電流)の突発的な増加の原因になっていると考えられているためである。
まず、結晶質シリコン膜上にマスク1208を形成し、結晶質シリコン膜に周期表の15族に属する元素(代表的には、リン)を添加する。マスク開口部から露出した結晶質シリコン膜には、1×1019〜1×1020/cm3の濃度でリンを含むゲッタリングサイト1209が形成される。なお、本明細書において、周期表の15族に属する元素が添加され加熱処理によって触媒元素が移動してくる領域をゲッタリングサイトという。
次いで、窒素雰囲気中で450〜650℃で4〜24時間の加熱処理を行う。この加熱処理によって、結晶質シリコン膜中の触媒元素がゲッタリングサイトに移動するため、結晶質シリコン膜中の触媒元素濃度を1×1017/cm3以下、好ましくは1×1016/cm3以下にまで低減させることができる。
以上のようにして触媒元素を用いて得られた結晶質シリコン膜は、棒状または柱状の結晶が特定の方向性を持って並んだ結晶構造を有しており、非常に結晶性がよい。このような半導体層を用いることにより、特性のよいTFTを作製することができる。なお、本実施例は、実施例1、2と組み合わせて用いることができる。
本実施例では、結晶質半導体層を形成する工程について説明する。
基板1100上に、下部遮光膜1101および下地絶縁膜1102を形成する。続いて、下地絶縁膜1102上に膜厚200nmで非晶質シリコン膜1103を形成する。次いで、非晶質シリコン膜に触媒元素を添加する。本実施例では、触媒元素としてNiを用い、重量換算で10ppmのNiを含む水溶液(酢酸ニッケル水溶液)をスピンコート法で塗布し触媒元素含有層1104を形成する。なお、スピンコート法以外にも、スパッタ法や蒸着法を用いて触媒元素を添加することも可能である(図9(A))。
次いで、結晶化のための加熱処理の前に400〜500℃で1時間程度の加熱処理を行い、非晶質シリコン膜中に含まれる水素を脱離させる。その後、結晶化のための加熱処理を行うため、500〜650℃で4〜12時間の加熱処理を行い、結晶質シリコン膜1105を形成する(図9(B))。この後、さらに、結晶性を向上させるために、レーザ光を照射してもよい(図9(C))。
次いで、結晶質シリコン膜1105に残存する触媒元素の濃度を低減する工程を行う。結晶質シリコン膜1105には触媒元素が1×1019/cm3以上の濃度で含まれていると考えられる。触媒元素が残留したままの結晶質シリコン膜1105を用いてTFTを作製することは可能であるが、触媒元素が半導体層の欠陥に偏析してしまい、オフ電流値が突発的に上昇してしまうという問題があった。そこで、結晶質シリコン膜1105から触媒元素を除去し、1×1017/cm3以下、好ましくは1×1016/cm3以下の濃度にまで低減することを目的とした加熱処理を行う。
結晶質シリコン膜1105の表面に、バリア層1106を形成する。バリア層1106は、後にバリア層1106上に設けるゲッタリングサイト1107をエッチングにより除去する際に、結晶質シリコン膜1105がエッチングされないように設けている層である。
バリア層1106は、厚さ1〜10nm程度とし、簡便にはオゾン水で結晶質シリコン膜を処理することにより形成されるケミカルオキサイドをバリア層とすればよい。他の例としては、硫酸、塩酸、硝酸などと過酸化水素水を混合させた水溶液をもちいても同様にケミカルオキサイドを形成することができる。また、他のバリア層の例として、酸化雰囲気中でのプラズマ処理や酸素含有雰囲気中で紫外線照射を行いオゾンを発生させて酸化処理を行い、バリア層を形成してもよい。さらに、別の例としてクリーンオーブンを用い、200〜350℃程度に加熱してから薄い酸化膜を形成してバリア層としてもよい。
次いで、バリア層1106上にスパッタ法でゲッタリングサイト1107を形成する。ゲッタリングサイト1107としては、希ガスを1×1020/cm3以上の濃度で含む半導体膜、代表的には、非晶質シリコン膜を25〜250nmの厚さで形成する。ゲッタリングサイト1107は、ゲッタリング工程終了後にエッチングにより除去するため、結晶質シリコン膜1105とのエッチングの選択比が大きくなるように密度の低い膜とするのが好ましい。
ゲッタリングサイト1107は、Arを50sccm、成膜パワーを3kW、基板温度を150℃、成膜圧力を0.2〜1.0Paとしてスパッタ法により成膜する。このようにして、希ガス元素を1×1019〜1×1022/cm3の濃度で含むゲッタリングサイト1107を形成することができる。なお、希ガス元素は半導体膜中では、不活性であるため結晶質シリコン膜1105に悪影響を及ぼすことはなく、ゲッタリングを行うことができる。
次いで、ゲッタリングを確実に成し遂げるための加熱処理を行う。加熱処理は、炉を用いる加熱処理方法や、熱源にランプまたは加熱された気体を用いるRTA法で行えばよい。炉を用いる場合には、窒素雰囲気中にて450〜600℃で0.5〜12時間の加熱処理をすればよい。RTA法を用いる場合には、半導体膜が瞬間的に600〜1000℃程度まで加熱されるようにすればよい。
このような加熱処理により、結晶質シリコン膜1105に残留している触媒元素がゲッタリングサイト1107に移動し、結晶質シリコン膜1105の触媒元素の濃度は、1×1017/cm3以下、好ましくは1×1016/cm3以下にまで低減することができる。なお、ゲッタリングのための加熱処理の際に、ゲッタリングサイト1107は結晶化することはない。これは、希ガス元素が加熱処理中も放出されずにゲッタリングサイトに残存しているためと思われる。
ゲッタリング処理が終了したら、ゲッタリングサイト1107をエッチングにより除去する。エッチングはClF3によるプラズマを用いないドライエッチング、あるいはヒドラジンやテトラエチルアンモニウムハイドロオキサイド((CH34NOH)を含む水溶液などアルカリ溶液によるウェットエッチングを用いることができる。なお、このエッチング工程において、バリア層1106は結晶質半導体膜1105がエッチングされるのを妨げるエッチングストッパーとして機能する。また、ゲッタリングサイト1107のエッチングによる除去が終わったら、バリア層1106はフッ酸等で除去すればよい。
以上のようにして触媒元素を用いて得られた結晶質シリコン膜1105は、棒状または柱状の結晶が特定の方向性を持って並んだ結晶構造を有しており、非常に結晶性がよい。さらに結晶質シリコン膜中の触媒元素濃度を十分に低減することができているため、このような半導体層を用いることにより、特性のよいTFTを作製することができる。なお、本実施例は、実施例1、2と組み合わせて用いることができる。
本発明を用いたTFT基板の画素電極上に電界を加えることで発光が得られる有機化合物を含む膜(有機化合物層という)と陰極とを形成することにより、発光装置を形成する方法について説明する。
実施例1に従って、基板上に、発光素子(陽極、有機化合物層、陰極からなる積層)に流れる電流を制御するためのTFT(電流制御用TFT)を形成し、ウィンドウ310を形成し、上部遮光膜311、絶縁膜312を形成し、続いてウィンドウ310の平坦化を有機絶縁膜313を用いて行う。なお、本実施例において、電流制御用TFTはpチャネル型TFTを適応すればよい。
次いで、第4層間絶縁膜314で絶縁膜312と有機絶縁膜313との段差を平坦化した後、画素電極(陽極ともいう)700を形成し、図3(B)に示す状態まで形成する。なお、絶縁膜312と有機絶縁膜313との段差の平坦化は必ずしも必要ではないので、必要に応じて実施者が適宜行なえばよい。次いで、画素電極(陽極)700を形成したら、陽極700の端部を覆うために有機樹脂膜からなるバンク701を形成する。有機樹脂膜を形成することにより、陽極の端部に有機化合物層が形成されることがないため、有機化合物層の電界集中を防ぐことができる。次いで、光が透過する領域に形成されている有機樹脂膜を除去し陽極700を露出させ、陽極700上に絶縁膜702を形成し、絶縁膜上に有機化合物層703、陰極704を形成する。
絶縁膜702は、ポリイミド、ポリアミド、ポリイミドアミドなどの有機樹脂膜をスピンコート法、蒸着法またはスパッタ法などを用いて、膜厚1〜5nmで形成すればよい。
有機化合物703は、発光層の他に正孔注入層として、正孔輸送層、正孔阻止層、電子輸送層、電子注入層およびバッファー層といった複数の層を組み合わせて積層し形成すればよく、有機物化合層703としての膜厚は、10〜400nm程度が好ましい。
陰極704は、有機化合物層703形成後に、蒸着法により形成する。陰極704となる材料としては、MgAgやAl−Li合金(アルミニウムとリチウムの合金)の他に、周期表の1族または2族に属する元素とアルミニウムとを共蒸着法により形成した膜を用いてもよい。なお、陰極704の膜厚は、80〜200nm程度が好ましい。このようにして図16(A)に示すような発光装置を作製することができる。
なお、実施例1に従って絶縁膜312を形成した後にウィンドウ310の平坦化を行わず、図16(B)に示すようにウィンドウの内部に陽極1700、絶縁膜1701、有機化合物層1702、陰極1703を形成することもできる。このようにすることによって、陽極の端部に有機化合物層が形成されるのを防ぐためのバンクを形成する必要がないため、製造コストを低減することができる。
また、ウィンドウ310内に形成された開口部にあたる領域のガラス基板を掘って、ガラス基板の厚みを他の領域より薄くすることにより、発光素子の発光領域が広がるため、発光装置としての輝度を上げることも可能である。
このように、本発明の適応範囲は広く、液晶表示装置以外にも適応することができる。なお、本実施例を実施形態1〜3、実施例1〜2、4、5、6と組み合わせて適応し、発光装置を作製するが可能である。
本発明を実施して形成されたアクティブマトリクス型液晶ディスプレイ(液晶表示装置またはEL表示装置)を表示部に組み込み、高画質、高輝度な表示が可能な電気器具を実現することができる。
その様な電気器具としては、プロジェクター、ビデオカメラ、デジタルカメラ、ヘッドマウントディスプレイ(ゴーグル型ディスプレイ)、パーソナルコンピュータ、携帯情報端末(モバイルコンピュータ、携帯電話または電子書籍等)などが挙げられる。それらの一例を図10、図11及び図12に示す。
図10(A)はフロント型プロジェクターであり、投射装置2601、スクリーン2602等を含む。
図10(B)はリア型プロジェクターであり、本体2701、投射装置2702、ミラー2703、スクリーン2704等を含む。
なお、図10(C)は、図10(A)及び図10(B)中における投射装置2601、2702の構造の一例を示した図である。投射装置2601、2702は、光源光学系2801、ミラー2802、2804〜2806、ダイクロイックミラー2803、プリズム2807、液晶表示装置2808、位相差板2809、投射光学系2810で構成される。投射光学系2810は、投射レンズを含む光学系で構成される。本実施例は三板式の例を示したが、特に限定されず、例えば単板式であってもよい。また、図10(C)中において矢印で示した光路に実施者が適宜、光学レンズや、偏光機能を有するフィルムや、位相差を調節するためのフィルム、IRフィルム等の光学系を設けてもよい。
また、図10(D)は、図10(C)中における光源光学系2801の構造の一例を示した図である。本実施例では、光源光学系2801は、リフレクター2811、光源2812、レンズアレイ2813、2814、偏光変換素子2815、集光レンズ2816で構成される。なお、図10(D)に示した光源光学系は一例であって特に限定されない。例えば、光源光学系に実施者が適宜、光学レンズや、偏光機能を有するフィルムや、位相差を調節するフィルム、IRフィルム等の光学系を設けてもよい。
図11(A)はパーソナルコンピュータであり、本体2001、画像入力部2002、表示部2003、キーボード2004等を含む。
図11(B)はビデオカメラであり、本体2101、表示部2102、音声入力部2103、操作スイッチ2104、バッテリー2105、受像部2106等を含む。
図11(C)はモバイルコンピュータ(モービルコンピュータ)であり、本体2201、カメラ部2202、受像部2203、操作スイッチ2204、表示部2205等を含む。
図11(D)はゴーグル型ディスプレイであり、本体2301、表示部2302、アーム部2303等を含む。
図11(E)はプログラムを記録した記録媒体(以下、記録媒体と呼ぶ)を用いるプレーヤーであり、本体2401、表示部2402、スピーカ部2403、記録媒体2404、操作スイッチ2405等を含む。なお、このプレーヤーは記録媒体としてDVD(Digtial Versatile Disc)、CD等を用い、音楽鑑賞や映画鑑賞やゲームやインターネットを行うことができる。
図11(F)はデジタルカメラであり、本体2501、表示部2502、接眼部2503、操作スイッチ2504、受像部(図示しない)等を含む。
図12(A)は携帯電話であり、3001は表示用パネル、3002は操作用パネルである。表示用パネル3001と操作用パネル3002とは接続部3003において接続されている。接続部3003における、表示用パネル3001の表示部3004が設けられている面と操作用パネル3002の操作キー3006が設けられている面との角度θは、任意に変えることができる。
さらに、音声出力部3005、操作キー3006、電源スイッチ3007、音声入力部3008を有している。
図12(B)は携帯書籍(電子書籍)であり、本体3101、表示部3102、3103、記憶媒体3104、操作スイッチ3005、アンテナ3106等を含む。
図12(C)はディスプレイであり、本体3201、支持台3202、表示部3203等を含む。
以上の様に、本発明の適用範囲は極めて広く、あらゆる分野の電気器具に適用することが可能である。また、本実施例の電気器具は実施例1〜4を組み合わせて実現することができる。
本発明を用いて作製された半導体装置の一例を示す図。 本発明の実施の一例を示す図。 本発明の実施の一例を示す図。 本発明の実施の一例を示す図。 本発明の実施の一例を示す図。 本発明の実施の一例を示す図。 本発明の実施の一例を示す図。 本発明の実施の一例を示す図。 本発明の実施の一例を示す図。 電気器具の一例を示す図。 電気器具の一例を示す図。 電気器具の一例を示す図。 本発明の実施の一例を示す図。 本発明の実施の一例を示す図。 本発明の実施の一例を示す図。 本発明の実施の一例を示す図。

Claims (11)

  1. 基板上に形成されたTFTと、
    前記TFTの有する半導体層に接続された配線と、
    前記配線上に形成された第1の絶縁膜と、
    前記基板に達するように形成されたウィンドウと、
    前記第1の絶縁膜上に形成された遮光膜と、
    前記遮光膜及び前記ウィンドウの底面上に形成された第2の絶縁膜と、
    前記第2の絶縁膜上に形成され、前記配線に接続された陽極と、
    前記陽極上に形成された有機化合物を含む膜と、
    前記有機化合物を含む膜上に形成された陰極とを有し、
    前記遮光膜は、前記ウィンドウの側面から前記TFTを覆うように前記第1の絶縁膜上まで連続的に形成されていることを特徴とする発光装置。
  2. 基板上に形成された下部遮光膜と、
    前記下部遮光膜上に形成されたTFTと、
    前記TFTの有する半導体層に接続された配線と、
    前記配線上に形成された第1の絶縁膜と、
    前記基板に達するように形成されたウィンドウと、
    前記第1の絶縁膜上に形成された上部遮光膜と、
    前記上部遮光膜及び前記ウィンドウの底面上に形成された第2の絶縁膜と、
    前記第2の絶縁膜上に形成され、前記配線に接続された陽極と、
    前記陽極上に形成された有機化合物を含む膜と、
    前記有機化合物を含む膜上に形成された陰極とを有し、
    前記上部遮光膜は、前記ウィンドウの側面から前記TFTを覆うように前記第1の絶縁膜上まで連続的に形成されていることを特徴とする発光装置。
  3. 基板上に形成された下部遮光膜と、
    前記下部遮光膜上に形成されたTFTと、
    前記TFTの有する半導体層に接続された配線と、
    前記配線上に形成された第1の絶縁膜と、
    前記基板に達するように形成されたウィンドウと、
    前記第1の絶縁膜上に形成された上部遮光膜と、
    前記上部遮光膜及び前記ウィンドウの底面上に形成された第2の絶縁膜と、
    前記第2の絶縁膜上に形成され、前記配線に接続された陽極と、
    前記陽極上に形成された第3の絶縁膜と、
    前記第3の絶縁膜上に形成された有機化合物を含む膜と、
    前記有機化合物を含む膜上に形成された陰極とを有し、
    前記上部遮光膜は、前記ウィンドウの側面から前記TFTを覆うように前記第1の絶縁膜上まで連続的に形成されていることを特徴とする発光装置。
  4. 請求項3において、前記陽極、前記第3の絶縁膜、前記有機化合物を含む膜、及び前記陰極は前記ウィンドウ内部に形成されていることを特徴とする発光装置。
  5. 請求項3または4において、前記第3の絶縁膜は有機樹脂膜であることを特徴とする発光装置。
  6. 請求項2乃至5のいずれか一において、前記下部遮光膜と前記上部遮光膜とは、前記ウィンドウの底面で接していることを特徴とする発光装置。
  7. 請求項1乃至6のいずれか一において、前記陰極は、MgAg、またはアルミニウムとリチウムとの合金であることを特徴とする発光装置。
  8. 請求項1乃至7のいずれか一において、前記ウィンドウの壁面はテーパー状であることを特徴とする発光装置。
  9. 請求項1乃至8のいずれか一に記載の発光装置はEL表示装置であることを特徴とする発光装置。
  10. 請求項1乃至9のいずれか一に記載の発光装置を表示部に組み込んだ電気器具。
  11. 請求項10に記載の電気器具は、プロジェクター、ビデオカメラ、デジタルカメラ、ゴーグル型ディスプレイ、パーソナルコンピュータ、モバイルコンピュータ、携帯情報端末、携帯電話、電子書籍、またはディスプレイである。
JP2005116162A 2001-05-23 2005-04-13 発光装置 Expired - Fee Related JP4105173B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2005116162A JP4105173B2 (ja) 2001-05-23 2005-04-13 発光装置

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2001154673 2001-05-23
JP2005116162A JP4105173B2 (ja) 2001-05-23 2005-04-13 発光装置

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2002148441A Division JP4118602B2 (ja) 2001-05-23 2002-05-22 半導体装置およびその作製方法

Publications (2)

Publication Number Publication Date
JP2005301286A true JP2005301286A (ja) 2005-10-27
JP4105173B2 JP4105173B2 (ja) 2008-06-25

Family

ID=35332805

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005116162A Expired - Fee Related JP4105173B2 (ja) 2001-05-23 2005-04-13 発光装置

Country Status (1)

Country Link
JP (1) JP4105173B2 (ja)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7888679B2 (en) 2006-10-25 2011-02-15 Samsung Electronics Co., Ltd. Display device with rapidly crystallizing light blocking layer and method of manuacturing the same
JP2012064606A (ja) * 2010-09-14 2012-03-29 Casio Comput Co Ltd トランジスタ構造体、トランジスタ構造体の製造方法及び発光装置
JP2012064603A (ja) * 2010-09-14 2012-03-29 Casio Comput Co Ltd トランジスタ構造体、トランジスタ構造体の製造方法及び発光装置
US8633487B2 (en) 2010-09-14 2014-01-21 Casio Computer Co., Ltd. Transistor structure, manufacturing method of transistor structure, and light emitting apparatus
US8633486B2 (en) 2010-07-09 2014-01-21 Casio Computer Co., Ltd. Transistor structure and light emitting apparatus
CN108807483A (zh) * 2018-04-11 2018-11-13 友达光电股份有限公司 发光元件
CN110491918A (zh) * 2019-08-09 2019-11-22 武汉华星光电半导体显示技术有限公司 显示面板及显示装置

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7888679B2 (en) 2006-10-25 2011-02-15 Samsung Electronics Co., Ltd. Display device with rapidly crystallizing light blocking layer and method of manuacturing the same
US8633486B2 (en) 2010-07-09 2014-01-21 Casio Computer Co., Ltd. Transistor structure and light emitting apparatus
JP2012064606A (ja) * 2010-09-14 2012-03-29 Casio Comput Co Ltd トランジスタ構造体、トランジスタ構造体の製造方法及び発光装置
JP2012064603A (ja) * 2010-09-14 2012-03-29 Casio Comput Co Ltd トランジスタ構造体、トランジスタ構造体の製造方法及び発光装置
US8633487B2 (en) 2010-09-14 2014-01-21 Casio Computer Co., Ltd. Transistor structure, manufacturing method of transistor structure, and light emitting apparatus
CN108807483A (zh) * 2018-04-11 2018-11-13 友达光电股份有限公司 发光元件
CN110491918A (zh) * 2019-08-09 2019-11-22 武汉华星光电半导体显示技术有限公司 显示面板及显示装置

Also Published As

Publication number Publication date
JP4105173B2 (ja) 2008-06-25

Similar Documents

Publication Publication Date Title
US6734463B2 (en) Semiconductor device comprising a window
KR100793044B1 (ko) 반도체 장치 제조방법
JP4118602B2 (ja) 半導体装置およびその作製方法
TW536837B (en) Light emitting device
KR100654927B1 (ko) 반도체 장치 및 그의 제작방법
US8003449B2 (en) Method of manufacturing a semiconductor device having a reverse staggered thin film transistor
KR100965131B1 (ko) 반도체장치
JP4413779B2 (ja) 発光装置およびその作製方法
JP4105173B2 (ja) 発光装置
JPH11160735A (ja) 電気光学装置およびその作製方法並びに電子機器
JP4896314B2 (ja) 表示装置
JP5046439B2 (ja) 半導体装置の作製方法
JP4739510B2 (ja) 半導体装置およびその作製方法
JP5105690B2 (ja) 半導体装置の作製方法
JP2002352950A (ja) 発光装置およびその作製方法
JP4064075B2 (ja) 半導体装置の作製方法
JP5292453B2 (ja) 半導体装置の作製方法
JP4850328B2 (ja) 半導体装置の作製方法
JP5019677B2 (ja) 半導体装置およびその作製方法
JP5046445B2 (ja) 半導体装置の作製方法
JP4777380B2 (ja) 発光装置
JP4954387B2 (ja) 半導体装置の作製方法
JP4044360B2 (ja) 半導体装置およびその作製方法
JP2008124179A (ja) 半導体基板の製造方法、半導体基板、半導体装置、電気光学装置、及び電子機器
JP4766758B2 (ja) 半導体装置の作製方法

Legal Events

Date Code Title Description
TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20080325

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20080326

R150 Certificate of patent or registration of utility model

Ref document number: 4105173

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110404

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110404

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110404

Year of fee payment: 3

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120404

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130404

Year of fee payment: 5

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130404

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140404

Year of fee payment: 6

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees