JP2005300784A - フラットディスプレイ装置の駆動回路及びフラットディスプレイ装置 - Google Patents

Abstract

【課題】 本発明は、フラットディスプレイ装置の駆動回路及びフラットディスプレイ装置に関し、例えば有機ＥＬ素子による表示装置に適用して、発光特性を種々に補正できるようにして、簡易な構成により精度良く色調整することができるようにする。
【解決手段】 本発明は、分圧回路７２Ａ、３２Ｂ〜３２Ｇ、７２Ｈによる複数の候補電圧を原基準電圧設定データＤＶに応じて選択して原基準電圧ＶＲＴ、ＶＡ〜ＶＧ、ＶＲＢを生成し、この原基準電圧ＶＲＴ、Ｖ１〜Ｖ６、ＶＲＢからディジタルアナログ変換用の基準電圧Ｖ１〜Ｖ６４を生成するようにして、両端の原基準電圧ＶＲＴ、ＶＲＢについては粗調整用データＤＶＶＲＴ−Ａ、ＤＶＶＲＢ−Ａにより生成基準ＶＲＴ−Ｔ、ＶＲＴ−Ｂ、ＶＲＢ−Ｔ、ＶＲＢ−Ｂの電圧を可変し、残りの原基準電圧ＶＡ〜ＶＧについては、分圧回路３２Ｂ〜３２Ｇを直列接続して両端の原基準電圧ＶＲＴ、ＶＲＢを基準にして生成する。
【選択図】 図１

Description

本発明は、フラットディスプレイ装置の駆動回路及びフラットディスプレイ装置に関し、例えば有機ＥＬ（Electro Luminescence）素子による表示装置に適用することができる。本発明は、分圧回路による複数の候補電圧を原基準電圧設定データに応じて選択して原基準電圧を生成し、この原基準電圧からディジタルアナログ変換用の基準電圧を生成するようにして、両端の原基準電圧については粗調整データにより生成基準の電圧を可変し、残りの原基準電圧については、分圧回路を直列接続して両端の原基準電圧を基準にして生成することにより、発光特性を種々に補正できるようにして、簡易な構成により精度良く色調整することができるようにする。

従来、フラットディスプレイ装置の１つである液晶表示装置においては、例えば特開平１０−３３３６４８号公報に開示されているように、ディジタルアナログ変換処理に供する基準電圧の設定によりガンマの特性を切り換えるようになされている。

すなわち図８に示すように、液晶表示装置１においては、液晶セル、液晶セルのスイッチング素子、保持容量により各画素（Ｐ）３Ｒ、３Ｇ、３Ｂが形成され、これら各画素３Ｒ、３Ｇ、３Ｂをマトリックス状に配置して表示部２が形成される。液晶表示装置１においては、この表示部２の各画素３Ｒ、３Ｇ、３Ｂがそれぞれ信号線（列線）ＳＩＧ及びゲート線（行線）Ｇを介して水平駆動回路４及び垂直駆動回路５に接続され、垂直駆動回路５により順次画素３Ｒ、３Ｇ、３Ｂを選択して水平駆動回路４からの駆動信号により各画素３Ｒ、３Ｇ、３Ｂの階調を設定し、これにより所望の画像を表示するようになされている。またそれぞれ赤色、緑色及び青色のカラーフィルタを設けてなる画素３Ｒ、３Ｇ、３Ｂを順次循環的に配置することにより、カラー画像を表示できるようになされている。

このため液晶表示装置１においては、装置本体６から表示に供する赤色、緑色、青色の画像データＤＲ、ＤＧ、ＤＢを同時並列的にコントローラ７に入力し、この画像データＤＲ、ＤＧ、ＤＢに同期したタイミング信号により垂直駆動回路５で表示部２のゲート線Ｇを駆動する。また水平駆動回路４による信号線ＳＩＧの駆動に対応するように、これら画像データＤＲ、ＤＧ、ＤＢを時分割多重化して１系統の画像データＤ１を生成し、この画像データＤ１により水平駆動回路４で信号線ＳＩＧを駆動する。

図９は、この水平駆動回路４及びコントローラ７を詳細に示すブロック図である。コントローラ７は、メモリ制御回路９の制御により装置本体６から出力される画像データＤＲ、ＤＧ、ＤＢをメモリ１０に順次格納して出力することにより、水平駆動回路４による信号線ＳＩＧの駆動に対応するように、水平走査期間を単位にして、ライン単位で同一色の係る画像データが連続するように、これら画像データＤＲ、ＤＧ、ＤＢを時分割多重化して１系統により出力する。具体的に、この例では、赤色、緑色、青色の画素３Ｒ、３Ｇ、３Ｂについて、水平駆動回路４は、赤色の画素３Ｒ、緑色の画素３Ｇ、青色の画素３Ｂを順次ライン単位で駆動するようになされており、これによりコントローラ７は、図１０（Ｂ）に示すように、赤色の画像データＤＲ、緑色の画像データＤＧ、青色の画像データＤＢをライン単位で順次循環的に繰り返すようにしてこの画像データＤ１を出力する。

またコントローラ７は、タイミングジェネレータ（ＴＧ）１１によりこの画像データＤ１に同期した各種タイミング信号を生成して水平駆動回路４、垂直駆動回路５に出力する。なおここでこのタイミング信号にあっては、例えば画像データＤ１のクロックＣＫ（図１０（Ａ））、この画像データＤ１における各色の画像データＤＲ、ＤＧ、ＤＢの開始及び終了のタイミングを示すスタートパルスＳＴ（図１０（Ｃ））及びストローブパルス（図１０（Ｄ））等である。

またコントローラ７は、ディジタルアナログ変換処理に供する基準電圧の生成基準である原基準電圧ＶＲＴ、ＶＢ〜ＶＧ、ＶＲＢを原基準電圧生成回路１２で生成して水平駆動回路４に出力する。

水平駆動回路４は、コントローラ７から出力される画像データＤ１をシフトレジスタ１３に入力し、この画像データＤ１を表示部２の信号線の系統に順次振り分けて出力する。基準電圧生成回路１４は、画像データＤ１の各階調に対応する電圧である基準電圧Ｖ１〜Ｖ６４を、コントローラ７から入力される原基準電圧ＶＲＴ、ＶＢ〜ＶＧ、ＶＲＢから生成して出力する。

ディジタルアナログ変換回路（Ｄ／Ａ）１５Ａ〜１５Ｎは、それぞれシフトレジスタ１３の出力データをディジタルアナログ変換処理し、これによりこの例では、隣接する３つの信号線ＳＩＧの駆動信号を時分割多重化してなる駆動信号を出力する。ディジタルアナログ変換回路１５Ａ〜１５Ｎは、シフトレジスタ１３の出力データに応じて基準電圧生成回路１４で生成される基準電圧Ｖ１〜Ｖ６４を選択して出力することにより、シフトレジスタ１３から出力される画像データをディジタルアナログ変換処理する。

増幅回路１６Ａ〜１６Ｎは、このディジタルアナログ変換回路１５Ａ〜１５Ｎの出力信号をそれぞれ増幅して表示部２に出力し、表示部２においては、セレクタ１７Ａ〜１７Ｎにより、この増幅回路１６Ａ〜１６Ｎの出力信号をそれぞれ赤色、緑色、青色の画素３Ｒ、３Ｇ、３Ｂに係る信号線ＳＩＧに順次循環的に出力する。

このようにして原基準電圧ＶＲＴ、ＶＢ〜ＶＧ、ＶＲＢから生成した基準電圧Ｖ１〜Ｖ６４を選択して各信号線ＳＩＧの駆動信号を生成するようにして、図１１は、これら原基準電圧ＶＲＴ、ＶＢ〜ＶＧ、ＶＲＢの生成に供する原基準電圧生成回路１２、基準電圧Ｖ１〜Ｖ６４の生成に供する基準電圧生成回路１４の構成を示すブロック図である。

原基準電圧生成回路１２は、所定個数の抵抗を直列接続した分圧回路２１が設けられ、この分圧回路２１により基準電圧生成用電圧ＶＣＯＭを分圧して原基準電圧ＶＲＴ、ＶＢ〜ＶＧ、ＶＲＢを生成する。これにより原基準電圧生成回路１２は、抵抗分圧により原基準電圧ＶＲＴ、ＶＢ〜ＶＧ、ＶＲＢを生成し、それぞれ増幅回路２４Ａ〜２４Ｈを介して出力するようになされている。なお原基準電圧生成回路１２は、液晶表示装置の場合、選択回路２２、反転増幅回路２３によりこの分圧回路２１に印加する電圧を切り換えることができるように構成され、これによりライン反転又はフレーム反転に対応できるようになされている。これにより図１０（Ｆ）は、ライン反転による場合の信号線ＳＩＧの電位を示すものである。

これに対して基準電圧生成回路１４は、抵抗値の等しい抵抗をそれぞれ所定個数だけ直列接続してなる分圧回路Ｒ１〜Ｒ７を、さらに直列接続して抵抗直列回路２６が形成され、この抵抗直列回路２６の一端、この抵抗直列回路２６を構成する分圧回路Ｒ１〜Ｒ７の接続点、抵抗直列回路２６の他端に、それぞれ増幅回路２７Ａ〜２７Ｈを介して原基準電圧ＶＲＴ、ＶＢ〜ＶＧ、ＶＲＢが入力される。これにより基準電圧生成回路１４は、原基準電圧生成回路１２で生成した原基準電圧ＶＲＴ、ＶＢ〜ＶＧ、ＶＲＢによる各電位差を、この分圧回路Ｒ１〜Ｒ７でそれぞれさらに分圧して原基準電圧ＶＲＴ、ＶＲＢの範囲で基準電圧Ｖ１〜Ｖ６４を生成するようになされている。

このようにして原基準電圧ＶＲＴ、ＶＢ〜ＶＧ、ＶＲＢから基準電圧Ｖ１〜Ｖ６４を生成するようにして、基準電圧生成回路１４は、分圧回路Ｒ１〜Ｒ７を構成する抵抗の数がそれぞれ所定個数に設定され、これにより原基準電圧ＶＲＴ、ＶＢ〜ＶＧ、ＶＲＢを分圧して画像データＤ１の階調に対応する複数の基準電圧Ｖ１〜Ｖ６４を出力できるようになされている。

原基準電圧生成回路１２においては、このようにして画像データＤ１の階調に対応する基準電圧Ｖ１〜Ｖ６４により、所望のガンマ特性による画像を表示するように、分圧回路２１を構成する抵抗の値が設定される。これにより電圧ＶＣＯＭを５〔Ｖ〕に設定した例により図１２において符号Ｌ１により示すように、原基準電圧ＶＲＴ、ＶＢ〜ＶＧ、ＶＲＢの設定による折れ線近似により所望のガンマ特性を確保できるようになされている。また原基準電圧生成回路１２においては、配線パターンの変更により、この分圧回路２１から出力する原基準電圧ＶＲＴ、ＶＢ〜ＶＧ、ＶＲＢを切り換えることができるようになされ、これにより符号Ｌ１により示す特性との対比により符号Ｌ２により示すように、例えば両端の電位である原基準電圧ＶＲＴ、ＶＲＢを固定した状態で、残りの原基準電圧ＶＢ〜ＶＧを矢印により示す範囲で可変して種々にガンマ特性を可変できるようになされている。

このようにして原基準電圧ＶＲＴ、ＶＢ〜ＶＧ、ＶＲＢを生成する原基準電圧生成回路１２の設定によりガンマ特性を切り換えることができるようにして、液晶表示装置１では、原基準電圧生成回路１２に係るコントローラ７がコントロールＩＣにより形成されるのに対し、水平駆動回路４がドライバＩＣにより形成される。これにより従来、液晶表示装置１では、コントロールＩＣだけを付け替えることにより、ガンマ特性の異なる製品を製造することができるようになされ、またこれによりガンマ特性の修正にあっては、修正に要する期間を短くすることができるようになされている。なお符号ＣＡ〜ＣＨは、これらＩＣ間の浮遊容量である。

ところでこのようなフラットディスプレイ装置においては、有機ＥＬ素子による表示装置があり、このような有機ＥＬ素子による表示装置の表示部においても、液晶表示装置の表示部と同様に、信号線ＳＩＧによる駆動により、各有機ＥＬ素子の階調を設定する方法が提案されている。これによりこのような方法に係る有機ＥＬ素子の表示部については、液晶表示装置に係るコントロールＩＣ等を使用して、表示装置を構成できると考えられる。

ところが有機ＥＬ素子においては、各色毎に、製品毎に発光特性が異なることにより、さらには発光特性が経時変化することにより、これらに対応して基準電圧Ｖ１〜Ｖ６４の設定を異ならせることが必要になる。これにより図８について上述した液晶表示装置に係る駆動回路によっては、実際上、表示装置を構成できない問題がある。具体的に、有機ＥＬ素子は、各色毎に、製品毎に、黒レベル、ダイナミックレンジを調整することが必要になる。なお有機ＥＬ素子において、ガンマ特性自体については、調整を要しないことが判っている。これにより図１１に示す原基準電圧生成回路１２を適用する場合、色毎に、製品毎に、分圧回路２１の両端電圧を調整することが必要になる。

この問題を解決する１つの方法として、例えば図１３に示すように原基準電圧生成回路３０を構成することが考えられる。この原基準電圧生成回路３０においては、ディジタルアナログ変換回路（Ｄ／Ａ）３１Ａ〜３１Ｈによりそれぞれ原基準電圧設定データＤＶに応じて原基準電圧ＶＲＴ、ＶＢ〜ＶＧ、ＶＲＢを生成する。

ここでディジタルアナログ変換回路３１Ａ〜３１Ｈのうち、両端の電圧に設定される原基準電圧ＶＲＴ、ＶＲＢの生成に係るディジタルアナログ変換回路３１Ａ、３１Ｈは、分圧回路３２Ａ、３２Ｈによりそれぞれ基準電圧生成用電圧ＶＣＯＭを分圧して複数の原基準電圧の候補電圧を生成する。ここで分圧回路３２Ａ、３２Ｈは、抵抗値の等しい複数の抵抗の直列回路により構成され、この基準電圧生成用電圧ＶＣＯＭを原基準電圧設定データＤＶのビット数に対応する分解能により分圧して出力する。

セレクタ３３Ａ、３３Ｈは、それぞれこの分圧回路３２Ａ、３２Ｈから出力される複数種類の候補電圧を原基準電圧設定データＤＶに応じて選択し、これにより原基準電圧設定データＤＶに応じて原基準電圧ＶＲＴ、ＶＲＢを生成して出力する。

これに対してこれらディジタルアナログ変換回路３１Ａ、３１Ｈを除く他のディジタルアナログ変換回路３１Ｂ〜３１Ｇは、ディジタルアナログ変換回路３１Ａ、３１Ｈと同様に、分圧回路３２Ｂ〜３２Ｇによる分圧電圧によりそれぞれ原基準電圧ＶＢ〜ＶＧの候補電圧を複数種類生成し、この複数種類の候補電圧をそれぞれセレクタ３３Ｂ〜３３Ｇにより原基準電圧設定データＤＶに応じて選択して原基準電圧ＶＢ〜ＶＧを出力する。ディジタルアナログ変換回路３１Ｂ〜３１Ｇは、これら原基準電圧ＶＢ〜ＶＧの候補電圧の生成に供する分圧回路３２Ｂ〜３２Ｇがこれらディジタルアナログ変換回路３１Ｂ〜３１Ｇ間で直列に接続されて、ディジタルアナログ変換回路３１Ａ、３１Ｈによる原基準電圧ＶＲＴ、ＶＲＢに接続される。

デコーダ３５は、コントローラ等から出力される原基準電圧設定データＤＶを順次取り込み、セレクタ１７Ａ〜１７Ｎにおける接点の切り換えに対応するタイミングによりディジタルアナログ変換回路３１Ａ〜３１Ｈに振り分けて出力する。

このようにすれば原基準電圧設定データＤＶを各色毎に設定して、各色毎に異なる発光特性に対応することができる。また原基準電圧設定データＤＶを製品毎に設定して、製品による発光特性のばらつきを補正することができる。また発光特性の経時変化にも対応することができる。

また図１４に示すように、これら原基準電圧ＶＲＴ、ＶＢ〜ＶＧ、ＶＲＢのうち、両端の電位を除く原基準電圧ＶＢ〜ＶＧにおいては、それぞれ直列接続されてなる分圧回路３２Ｂ〜３２Ｇから出力される候補電圧の範囲でしか電圧を可変することが困難になることにより、図１４との対比により図１５に示すように、ノイズの混入により原基準電圧設定データＤＶが誤って設定された場合にあっても、極端なガンマ特性による駆動信号の出力を防止でき、ノイズによる著しい画質劣化を防止することができる。

またこのようにそれぞれ直列接続されてなる分圧回路３２Ｂ〜３２Ｇの両端が、第１及び第２の原基準電圧である原基準電圧ＶＲＴ、ＶＲＢに接続されることにより、発光特性の補正である黒レベル調整、ダイナミックレンジ調整により、これら原基準電圧ＶＲＴ、ＶＲＢを可変した場合には、図１４との対比により図１６に示すように、直列接続されてなる分圧回路３２Ｂ〜３２Ｇによる抵抗分圧比により、これら原基準電圧ＶＲＴ、ＶＲＢの変化に追従して原基準電圧ＶＢ〜ＶＧも変化することになる。すなわちガンマ特性には何ら変化を与えずに、これら黒レベル調整、ダイナミックレンジ調整して有機ＥＬ素子に係る発光特性のばらつきを補正することができ、これにより調整作業を簡略化することができる。

また各原基準電圧設定データＤＶの設定の変更により、さらにはライン単位、フレーム単位の切り換えにより液晶表示装置にも適用することができる。

しかしながらこの図１３に示す構成においては、ダイナミックレンジ、黒レベルを精度良く調整できない問題があり、これにより表示に色ずれが発生する恐れがある。

すなわちこの図１３の例では、例えば原基準電圧設定データＤＶを６ビットにより形成し、基準電圧生成用電圧ＶＣＯＭを５〔Ｖ〕に設定した場合においては、約８０ｍＶ〔５〔Ｖ〕／６４〕の分解能により両端の原基準電圧ＶＲＴ、ＶＲＢを生成することができる。この場合に、例えば図１４に示すように、大きなダイナミックレンジによるガンマ特性を設定する場合には、ほぼ実用上十分な分解能となる。しかしながら図１６に示すような小さなダイナミックレンジによるガンマ特性を設定する場合には、分解能が荒くなり、これにより結局、精度良くダイナミックレンジ、黒レベルを調整することが困難になる。

すなわち原基準電圧ＶＲＴ、ＶＲＢ間の電位差を５〔Ｖ〕に設定した場合、発光輝度に対する分解能は、１．６〔％〕（８０ｍＶ／５０００〔ｍＶ〕）であるのに対し、例えばダイナミックレンジを抑圧して原基準電圧ＶＲＴ、ＶＲＢ間の電位差を２〔Ｖ〕に設定した場合、発光輝度に対する分解能は、４．０〔％〕（８０ｍＶ／２０００〔ｍＶ〕）となり、その分、調整精度が低下し、これらにより色ずれが発生するようになる。

この場合に、分圧回路３２Ａ、３２Ｈを構成する抵抗の値を異ならせ、セレクタ３３Ａ、３３Ｈから出力される原基準電圧ＶＲＴ、ＶＲＢの分解能を部分的に向上させる方法が考えられるが、この方法の場合、その分、原基準電圧ＶＲＴ、ＶＢ〜ＶＧ、ＶＲＢを種々に設定することが困難になる。またディジタルアナログ変換回路３１Ｂ〜３１Ｇによる構成と同様の構成をディジタルアナログ変換回路３１Ａ、３１Ｈにそれぞれ設けて基準電圧ＶＲＴ、ＶＲＢを作成することも考えられるが、このようにすると構成が著しく煩雑になる。またこれら原基準電圧ＶＲＴ、ＶＲＢに係る原基準電圧設定データＤＶのビット数を増大すると共に、分圧回路３２Ａ、３２Ｈ、セレクタ３３Ａ、３３Ｈの構成をその分、高分解能化する方法も考えられるが、このようにするとさらにダイナミックレンジが減少した場合等に、改めて集積回路を作成し直さなければならなくなる。
特開平１０−３３３６４８号公報

本発明は以上の点を考慮してなされたもので、種々にガンマ特性を設定できるようにして、簡易な構成により精度良く色調整することができるフラットディスプレイ装置の駆動回路、この駆動回路を用いたフラットディスプレイ装置を提案しようとするものである。

かかる課題を解決するため請求項１の発明においては、フラットディスプレイ装置の駆動回路に適用して、複数の原基準電圧を生成する原基準電圧生成回路と、抵抗を複数個直列接続した分圧回路をさらに複数個直列接続して、両端及び分圧回路間に原基準電圧をそれぞれ入力し、複数個の分圧回路による分圧電圧により複数の基準電圧を出力する基準電圧生成回路と、複数の基準電圧を入力して対応する信号線に係る画像データに応じて選択出力することにより、駆動信号を出力する複数の選択回路と、原基準電圧の設定を指示する原基準電圧設定データを入力する入力回路とを備え、原基準電圧生成回路は、原基準電圧生成用の分圧回路により原基準電圧の候補電圧を複数生成して原基準電圧設定データに応じて選択出力することにより、原基準電圧設定データに応じた原基準電圧をそれぞれ生成する複数のディジタルアナログ変換回路を有し、複数の原基準電圧のうちの両端の電位以外の原基準電圧に係るディジタルアナログ変換回路は、原基準電圧生成用の分圧回路を直列に接続して、両端に、それぞれ両端の電位の原基準電圧を入力し、両端の電位の原基準電圧に係るディジタルアナログ変換回路は、原基準電圧生成用の分圧回路の両端電圧を粗調整用データに応じて可変する電源回路を有するようにする。

また請求項５の発明においては、フラットディスプレイ装置に適用して、水平駆動回路は、複数の原基準電圧を生成する原基準電圧生成回路と、抵抗を複数個直列接続した分圧回路をさらに複数個直列接続して、両端及び分圧回路間に原基準電圧をそれぞれ入力し、複数個の分圧回路による分圧電圧により複数の基準電圧を出力する基準電圧生成回路と、複数の基準電圧を入力して対応する信号線に係る画像データに応じて選択出力することにより、駆動信号を出力する複数の選択回路とを備え、原基準電圧生成回路は、原基準電圧生成用の分圧回路により原基準電圧の候補電圧を複数生成して原基準電圧設定データに応じて選択出力することにより、原基準電圧設定データに応じた原基準電圧をそれぞれ生成する複数のディジタルアナログ変換回路を有し、複数の原基準電圧のうちの両端の電位以外の原基準電圧に係るディジタルアナログ変換回路は、原基準電圧生成用の分圧回路を直列に接続して、両端に、それぞれ両端の電位の原基準電圧を入力し、両端の電位の原基準電圧に係るディジタルアナログ変換回路は、原基準電圧生成用の分圧回路の両端電圧を粗調整用データに応じて可変する電源回路を有するようにする。

請求項１の構成により、フラットディスプレイ装置の駆動回路に適用して、複数の原基準電圧を生成する原基準電圧生成回路と、抵抗を複数個直列接続した分圧回路をさらに複数個直列接続して、両端及び分圧回路間に原基準電圧をそれぞれ入力し、複数個の分圧回路による分圧電圧により複数の基準電圧を出力する基準電圧生成回路と、複数の基準電圧を入力して対応する信号線に係る画像データに応じて選択出力することにより、駆動信号を出力する複数の選択回路と、原基準電圧の設定を指示する原基準電圧設定データを入力する入力回路とを備え、原基準電圧生成回路は、原基準電圧生成用の分圧回路により原基準電圧の候補電圧を複数生成して原基準電圧設定データに応じて選択出力することにより、原基準電圧設定データに応じた原基準電圧をそれぞれ生成する複数のディジタルアナログ変換回路を有し、複数の原基準電圧のうちの両端の電位以外の原基準電圧に係るディジタルアナログ変換回路は、原基準電圧生成用の分圧回路を直列に接続して、両端に、それぞれ両端の電位の原基準電圧を入力し、両端の電位の原基準電圧に係るディジタルアナログ変換回路は、原基準電圧生成用の分圧回路の両端電圧を粗調整用データに応じて可変する電源回路を有するようにすれば、両端の電位に係る原基準電圧に追従するように他の原基準電圧を設定して、高い分解能により両端の電位に係る原基準電圧を生成することができ、これにより種々の発光特性に対応できるようにして、簡易な構成により精度良く色調整することができる。

これにより請求項５の構成によれば、種々の発光特性に対応できるようにして、簡易な構成により精度良く色調整することができる。

本発明によれば、種々に発光特性に対応できるようにして、簡易な構成により精度良く色調整することができるフラットディスプレイ装置の駆動回路、この駆動回路によるフラットディスプレイ装置を提供することができる。

以下、適宜図面を参照しながら本発明の実施例を詳述する。

（１）実施例の構成
図２は、本発明の実施例に係るＰＤＡ（Personal Digital Assistants ）を示すブロック図である。このＰＤＡ４１は、装置本体４２において、操作子の操作に応動して演算処理手段であるコントローラ４３で所定の処理手順を実行することにより、表示部４４に各種の画像を表示する。なおこの図２において、図９、図１０及び図１１と同一の構成は、対応する符号を付して重複した説明は省略する。

ここでこの実施例において、表示部４４は、有機ＥＬ素子による各画素がマトリックス状に配置されてなるカラー画像の表示パネルであり、各画素に接続されたゲート線により図示しない垂直駆動回路でライン単位で画素を選択し、信号線ＳＩＧの駆動により各画素の階調が設定されるようになされている。

このＰＤＡ４１は、工場出荷時、この有機ＥＬ素子による表示部４４に関して、各色の発光特性が測定され、この測定結果に基づいて、メモリ５０に、図１３について上述した原基準電圧ＶＲＴ、ＶＢ〜ＶＧ、ＶＲＢの設定を指示する原基準電圧設定データＤＶが各色毎に記録され、これによりこの原基準電圧設定データＤＶを用いて原基準電圧ＶＲＴ、ＶＢ〜ＶＧ、ＶＲＢを設定して各色の発光特性のばらつき、製品間の発光特性のばらつきを補正できるようになされ、これにより正しいホワイトバランス、色再現性により表示画像を表示できるようになされている。

なおこの実施例においては、これら原基準電圧ＶＲＴ、ＶＢ〜ＶＧ、ＶＲＢのうち、最も電圧の高い原基準電圧ＶＲＴと、最も電圧の低い原基準電圧ＶＲＢとが、それぞれ黒レベル及び白レベルの階調に対応する原基準電圧であり、これにより以下においては、適宜、これら２つの原基準電圧ＶＲＴ、ＶＲＢをそれぞれ黒レベル用原基準電圧ＶＲＴ、白レベル用原基準電圧ＶＲＢと呼ぶ。またこれら黒レベル用原基準電圧ＶＲＴ、白レベル用原基準電圧ＶＲＢにあっては、粗調整用の原基準電圧設定データにより粗調整された後、微調整用の原基準電圧設定データにより微調整されて設定されることにより、以下においては、適宜、これら黒レベル用原基準電圧ＶＲＴ、白レベル用原基準電圧ＶＲＢに対応する原基準電圧設定データＤＶのうち、粗調整用のデータを、黒レベル粗調整用原基準電圧設定データ、白レベル粗調整用原基準電圧設定データと呼び、それぞれ符号ＤＶＶＲＴ−ＡＴ、ＤＶＶＲＴ−ＡＢ及びＤＶＶＲＢ−ＡＴ、ＤＶＶＲＢ-ABにより示し、また微調整用のデータを、黒レベル微調整用原基準電圧設定データ、白レベル微調整用原基準電圧設定データと呼び、それぞれ符号ＤＶＶＲＴ−Ｂ、ＤＶＶＲＢ−Ｂにより示す。またこれらに対応してこれら以外の原基準電圧ＶＢ〜ＶＧに係る原基準電圧設定データＤＶをそれぞれ符号ＤＶＶＢ〜ＤＶＶＧにより示す。これによりメモリ５０は、黒レベル粗調整用原基準電圧設定データＤＶＶＲＴ−ＡＴ、ＤＶＶＲＴ−ＡＢ、白レベル粗調整用原基準電圧設定データＤＶＶＲＢ−ＡＴ、ＤＶＶＲＢ−ＡＢ、黒レベル微調整用原基準電圧設定データＤＶＶＲＴ−Ｂ、白レベル微調整用原基準電圧設定データＤＶＶＲＢ−Ｂ、これら以外の原基準電圧設定データＤＶＶＢ〜ＤＶＶＧを保持するようになされている。

またＰＤＡ４１は、ユーザーの好みにより、さらには発光特性の経時変化に対応可能に、所定の処理手順をコントローラ４３により実行して表示部４４におけるホワイトバランス、黒レベル、白レベルを調整できるようになされ、この調整結果をメモリ４５に記録して保持すると共に、この調整結果により表示部４４の表示を設定するようになされている。このＰＤＡ４１は、メモリ５０に記録された工場出荷時に係る原基準電圧設定データＤＶＶＲＴ−ＡＴ、ＤＶＶＲＴ−ＡＢ、ＤＶＶＲＴ−Ｂ、ＤＶＶＢ〜ＤＶＶＧ、ＤＶＶＲＢ−ＡＴ、ＤＶＶＲＢ−ＡＢ、ＤＶＶＲＢ−Ｂのうち、白レベル及び黒レベルに係る原基準電圧設定データＤＶＶＲＴ−ＡＴ、ＤＶＶＲＴ−ＡＢ、ＤＶＶＲＴ−Ｂ、ＤＶＶＲＢ−ＡＴ、ＤＶＶＲＢ−ＡＢ、ＤＶＶＲＢ−Ｂの補正データＤ２を、これら原基準電圧設定データＤＶＶＲＴ−ＡＴ、ＤＶＶＲＴ−ＡＢ、ＤＶＶＲＴ−Ｂ、ＤＶＶＲＢ−ＡＴ、ＤＶＶＲＢ−ＡＢ、ＤＶＶＲＢ−Ｂに対応する差分データΔＤＶＶＲＴ−ＡＴ、ΔＤＶＶＲＴ−ＡＢ、ΔＤＶＶＲＴ−Ｂ、ΔＤＶＶＲＢ−ＡＴ、ΔＤＶＶＲＢ−ＡＢ、ΔＤＶＶＲＢ−Ｂの形式により各色毎にメモリ４５に記録して保持すると共に、このメモリ４５に記録された補正データＤ２をコントローラ４７の処理に応じたタイミングによりコントローラ４７に出力し、これによりこのようなホワイトバランス調整等の調整結果を記録して保持し、さらにはこの調整結果により表示部４４の表示を設定するようになされている。

コントローラ４７は、集積回路により構成され、装置本体４２から出力される各色の画像データＤＲ、ＤＧ、ＤＢをライン単位で時分割多重化し、１系統による画像データＤ１を出力する。また装置本体４２のコントローラ４３から出力される補正データＤ２によりメモリ５０に保持された原基準電圧設定データＤＶを補正して水平駆動回路５５に出力する。

すなわちコントローラ４７において、タイミングジェネレータ（ＴＧ）５８は、画像データＤ１、ＤＲ〜ＤＢに同期した各種タイミング信号を生成して出力する。メモリ制御回路５９は、このタイミング信号を基準にしてメモリ６０の動作を制御し、メモリ６０は、装置本体４２から出力される画像データＤＲ〜ＤＢを順次格納して出力することにより、画像データＤＲ、ＤＧ、ＤＢをライン単位で時分割多重化して画像データＤ１を出力する。

メモリ制御回路６１は、メモリ５０の動作を制御することにより、水平走査周期で、メモリ５０から原基準電圧設定データＤＶを読み出して原基準電圧設定回路６３に出力する。

原基準電圧設定回路６３は、装置本体４２のコントローラ４３から出力される補正データＤ２により、メモリ制御回路６１から出力される原基準電圧設定データＤＶを補正して出力する。すなわち図３に示すように、原基準電圧設定回路６３は、メモリ制御回路６１を介して入力される原基準電圧設定データＤＶＶＲＴ−ＡＴ、ＤＶＶＲＴ−ＡＢ、ＤＶＶＲＴ−Ｂ、ＤＶＶＢ〜ＤＶＶＧ、ＤＶＶＲＢ−ＡＴ、ＤＶＶＲＢ−ＡＢ、ＤＶＶＲＢ−Ｂのうち、黒レベル及び白レベルに係る原基準電圧設定データＤＶＶＲＴ−ＡＴ、ＤＶＶＲＴ−ＡＢ、ＤＶＶＲＴ−Ｂ、ＤＶＶＲＢ−ＡＴ、ＤＶＶＲＢ−ＡＢ、ＤＶＶＲＢ−Ｂを加算回路６３Ａに入力し、ここでコントローラ４３から出力される対応する補正データＤ２（ΔＤＶＶＲＴ−ＡＴ、ΔＤＶＶＲＴ−ＡＢ、ΔＤＶＶＲＴ−Ｂ、ΔＤＶＶＲＢ−ＡＴ、ΔＤＶＶＲＢ−ＡＢ、ΔＤＶＶＲＢ−Ｂ）を加算することにより、これら原基準電圧設定データＤＶＶＲＴ−ＡＴ、ＤＶＶＲＴ−ＡＢ、ＤＶＶＲＴ−Ｂ、ＤＶＶＲＢ−ＡＴ、ＤＶＶＲＢ−ＡＢ、ＤＶＶＲＢ−Ｂを補正する。またこのようにして補正してなる原基準電圧設定データＤＶＶＲＴ−ＡＴ、ＤＶＶＲＴ−ＡＢ、ＤＶＶＲＴ−Ｂ、ＤＶＶＲＢ−ＡＴ、ＤＶＶＲＢ−ＡＢ、ＤＶＶＲＢ−Ｂをエンコーダ６３Ｂに入力し、また残りの原基準電圧設定データＤＶＶＢ〜ＤＶＶＧをエンコーダ６３Ｂに入力し、これらをシルアルデータに変換して出力する。なお原基準電圧設定回路６３では、セレクタ６３Ｃの設定により、このようにメモリ制御回路６１から出力される原基準電圧設定データＤＶＶＢ〜ＤＶＶＧに代えて、装置本体４２から別途出力される原基準電圧設定データを出力できるようになされている。

この一連の処理において、原基準電圧設定回路６３は、表示部４４における信号線ＳＩＧの駆動に対応して、原基準電圧設定データＤＶを出力する。しかしてこの実施例では、表示部４４において、水平方向に連続する赤色、緑色、青色の画素を１組にして、この１組の画素を１つの駆動信号により時分割により駆動することにより、原基準電圧設定回路６３は、１水平走査期間の間で、それぞれ赤色、緑色、青色の画像データＤＲ、ＤＧ、ＤＢ用の原基準電圧設定データＤＶを切り換えて出力するようになされている。

水平駆動回路５５は、コントローラ４７とは別体の集積回路により構成され、コントローラ４７から出力される画像データＤ１をシフトレジスタ１３により上述した水平方向に連続する赤色、緑色、青色の画素による各組に振り分けた後、セレクタによるディジタルアナログ変換回路１５Ａ〜１５Ｎによりそれぞれディジタルアナログ変換処理する。またこのディジタルアナログ変換処理結果による駆動信号を増幅回路１６Ａ〜１６Ｎによりそれぞれ増幅して表示部４４に出力し、表示部４４においては、それぞれセレクタ１７Ａ〜１７Ｎにより増幅回路１５Ａ〜１５Ｎの出力信号を各信号線ＳＩＧに振り分ける。

水平駆動回路５５は、このような一連の処理に係るディジタルアナログ変換回路１５Ａ〜１５Ｎの基準電圧Ｖ１〜Ｖ６４を原基準電圧生成回路７０、基準電圧生成回路６９により原基準電圧設定データＤＶＶＲＴ−ＡＴ、ＤＶＶＲＴ−ＡＢ、ＤＶＶＲＴ−Ｂ、ＤＶＶＲＢ−ＡＴ、ＤＶＶＲＢ−ＡＢ、ＤＶＶＲＢ−Ｂに応じて生成する。

図１は、この原基準電圧生成回路７０及び基準電圧生成回路６９を示すブロック図である。ここで基準電圧生成回路６９は、増幅回路２７Ａ〜２７Ｈが省略されている点を除いて図１３について上述した基準電圧生成回路１４と同一に形成され、原基準電圧生成回路７０から出力される原基準電圧ＶＲＴ、ＶＢ〜ＶＧ、ＶＲＢから抵抗分圧により基準電圧Ｖ１〜Ｖ６４を生成して出力する。

原基準電圧生成回路７０は、黒レベル用原基準電圧ＶＲＴ及び白レベル用原基準電圧ＶＲＢ以外の原基準電圧ＶＢ〜ＶＧについては、図１３について上述した原基準電圧生成回路３０と同様に、ディジタルアナログ変換回路３１Ｂ〜３１Ｇにより生成する。すなわち原基準電圧生成回路７０は、分圧回路３２Ｂ〜３２Ｇによる分圧電圧によりそれぞれ原基準電圧ＶＢ〜ＶＧの候補電圧を複数種類生成し、この複数種類の候補電圧をそれぞれセレクタ３３Ｂ〜３３Ｇにより原基準電圧設定データＤＶ（ＤＶＶＢ〜ＤＶＶＧ）に応じて選択して増幅回路８０Ｂ〜８０Ｇに入力し、これら増幅回路８０Ｂ〜８０Ｇより原基準電圧ＶＢ〜ＶＧを出力する。さらにこれら原基準電圧ＶＢ〜ＶＧの候補電圧の生成に供する分圧回路３２Ｂ〜３２Ｇがこれらディジタルアナログ変換回路３１Ｂ〜３１Ｇ間で直列に接続されて、ディジタルアナログ変換回路７１Ａ、７１Ｈによる黒レベル用原基準電圧ＶＲＴ及び白レベル用原基準電圧ＶＲＢに接続されるようになされる。これによりＰＤＡ４１では黒レベル用原基準電圧ＶＲＴ及び白レベル用原基準電圧ＶＲＢを可変して黒レベル調整、ダイナミックレンジ調整した場合に、他の原基準電圧ＶＢ〜ＶＧについては、改めて調整し直さなくてもよいようになされ、その分、調整作業を簡略化できるようになされている。

これに対してディジタルアナログ変換回路７１Ａ、７１Ｈは、それぞれ分圧回路７２Ａ、７２Ｈによる分圧電圧により原基準電圧ＶＲＴ、ＶＲＢの候補電圧を複数種類生成し、この複数種類の候補電圧をそれぞれセレクタ７３Ａ、７３Ｈにより微調整用原基準電圧設定データＤＶＶＲＴ−Ｂ、ＤＶＶＲＢ−Ｂに応じて選択して原基準電圧ＶＲＴ、ＶＲＢを生成し、これら原基準電圧ＶＲＴ、ＶＲＢをそれぞれ増幅回路８０Ａ、８０Ｈを介して出力する。

このようにして原基準電圧ＶＲＴ、ＶＲＢを生成するようにして、黒レベルの原基準電圧ＶＲＴに係るディジタルアナログ変換回路７１Ａは、電源回路７４Ｔ、７４Ｂから出力される基準電圧ＶＲＴ−Ｔ、ＶＲＴ−Ｂを分圧回路７２Ａの両端に入力し、これら基準電圧ＶＲＴ−Ｔ、ＶＲＴ−Ｂより候補電圧を生成する。ここで電源回路７４Ｔ、７４Ｂは、基準電圧生成用電圧ＶＣＯＭを分圧回路７６Ｔ、７６Ｂによりそれぞれ分圧して複数の候補電圧を生成し、黒レベル粗調整用原基準電圧設定データＤＶＶＲＴ−ＡＴ、ＤＶＶＲＴ−ＡＢに応じてセレクタ７７Ｔ、７７Ｂによりこの候補電圧を選択出力し、これによりそれぞれ基準電圧ＶＲＴ−Ｔ、ＶＲＴ−Ｂを生成する。電源回路７４Ｔ、７４Ｂは、それぞれ増幅回路８１Ｔ、８１Ｂを介してこれらの基準電圧ＶＲＴ−Ｔ、ＶＲＴ−Ｂを出力する。

これにより原基準電圧生成回路７０においては、基準電圧生成用電圧ＶＣＯＭを２段階により抵抗分圧して原基準電圧ＶＲＴを生成するようになされ、その分、図１３について上述した構成に比して、原基準電圧ＶＲＴの分解能を向上して調整精度を向上できるようになされている。

これに対して白レベルの原基準電圧ＶＲＢに係るディジタルアナログ変換回路７１Ｈは、電源回路７５Ｔ、７５Ｂから出力される基準電圧ＶＲＢ−Ｔ、ＶＲＢ−Ｂを分圧回路７２Ｈの両端に入力し、これら基準電圧ＶＲＢ−Ｔ、ＶＲＢ−Ｂより候補電圧を生成する。電源回路７５Ｔ、７５Ｂは、基準電圧生成用電圧ＶＣＯＭを分圧回路７８Ｔ、７８Ｂによりそれぞれ分圧して複数の候補電圧を生成し、白レベル粗調整用原基準電圧設定データＤＶＶＲＢ−ＡＴ、ＤＶＶＲＢ−ＡＢに応じてセレクタ７９Ｔ、７９Ｂによりこの候補電圧を選択出力し、これによりそれぞれ基準電圧ＶＲＢ−Ｔ、ＶＲＢ−Ｂを生成する。電源回路７５Ｔ、７５Ｂは、それぞれ増幅回路８２Ｔ、８２Ｂを介してこれらの基準電圧ＶＲＢ−Ｔ、ＶＲＢ−Ｂを出力する。これにより原基準電圧生成回路７０においては、この原基準電圧ＶＲＢについても、基準電圧生成用電圧ＶＣＯＭを２段階により抵抗分圧して原基準電圧ＶＲＢを生成するようになされ、その分、図１３について上述した構成に比して、原基準電圧ＶＲＢの分解能を向上して調整精度を向上できるようになされている。

ここでこの実施例において、この原基準電圧生成回路７０に設けられるセレクタ７３Ａ、７３Ｈ、７７Ｔ、７７Ｂ、７９Ｔ、７９Ｂは、６ビットの原基準電圧設定データＤＶに対応する６４個の入力端を有し、またこれに対応して各分圧回路７２Ａ、７２Ｈ、７６Ｔ、７６Ｂ、７８Ｔ、７８Ｂは、それぞれ値の等しい抵抗により形成され、これにより基準電圧生成用電圧ＶＣＯＭを５〔Ｖ〕に設定して、原基準電圧ＶＲＴ、ＶＲＢを最大で約１．３５〔ｍＶ〕（５０００〔ｍＶ〕×（１／６４）×（１／６４））の分解能により生成することができるようになされている。なお原基準電圧生成回路７０では、残りのセレクタ３３Ｂ〜３３Ｇ、分圧回路３２Ｂ〜３２Ｇにあっても、これらセレクタ７３Ａ等、分圧回路３２Ｂ等と同一に６ビットによる原基準電圧設定データＤＶに対応するように構成されるようになされている。

デコーダ８０は、コントローラ４７から出力される原基準電圧設定データＤＶを順次取り込み、セレクタ１７Ａ〜１７Ｎにおける接点の切り換えに対応するタイミングによりディジタルアナログ変換回路７１Ａ、３１Ｂ〜３１Ｇ、７１Ｈ、電源回路７４Ｔ、７４Ｂ、７５Ｔ、７５Ｂに振り分けて出力する。

これらによりＰＤＡ４１においては、黒レベル粗調整用原基準電圧設定データＤＶＶＲＴ−ＡＴ、ＤＶＶＲＴ−ＡＢ、白レベル粗調整用原基準電圧設定データＤＶＶＲＢ−ＡＴ、ＤＶＶＲＢ−ＡＢにより黒レベル、ダイナミックレンジを粗調整した後、黒レベル微調整用原基準電圧設定データＤＶＶＲＴ−Ｂ、白レベル微調整用原基準電圧設定データＤＶＶＲＢ−Ｂにより黒レベル、ダイナミックレンジを微調整して、高い精度により原基準電圧ＶＲＴ、ＶＲＢを調整して色ずれを防止することができるようになされている。

すなわち黒レベル調整に関して、ＰＤＡ４１においては、図４（Ａ）に示すように、標準の設定による原基準電圧設定データＤＶにより、ディジタルアナログ変換回路７１Ａ、７１Ｈのセレクタ７３Ａ、７３Ｈにおいて、それぞれ分圧回路７２Ａ、７２Ｈから出力される複数の候補電圧より中央の電位に係る候補電圧を選択するようにセレクタ７３Ａ、７３Ｈが設定され、また電源回路７４Ｔ、７５Ｔより所定の基準電圧ＶＲＴ−Ｔ、ＶＲＢ−Ｔを出力するように電源回路７４Ｔ、７５Ｔのセレクタ７７Ｔ、７９Ｔが設定され、さらに電源回路７４Ｔ、７５Ｔに対して１ディジット分だけ低い基準電圧ＶＲＴ−Ｂ、ＶＲＢ−Ｂを出力するように電源回路７４Ｂ、７５Ｂのセレクタ７７Ｂ、７９Ｂが設定される。

この状態からＰＤＡ４１では、黒レベル粗調整用原基準電圧設定データＤＶＶＲＴ−ＡＴ、ＤＶＶＲＴ−ＡＢを可変し、これにより図４（Ｂ）において矢印により示すように、ディジタルアナログ変換回路７１Ａに入力する基準電圧ＶＲＴ−Ｔ、ＶＲＴ−Ｂを連動させて可変し、黒レベルが粗調整される。しかしてこの場合、５０００〔ｍＶ〕の電源ＶＣＯＭに対して、黒レベル粗調整用原基準電圧設定データＤＶＶＲＴ−ＡＴ、ＤＶＶＲＴ−ＡＢが６ビットであることにより、約８０〔ｍＶ〕（５０００〔ｍＶ〕×（１／６４））の分解能により黒レベル用原基準電圧ＶＲＴが粗調整される。また続いて図４（Ｃ）に示すように、黒レベル微調整用原基準電圧設定データＤＶＶＲＴ−Ｂを可変して黒レベル用原基準電圧ＶＲＴが微調整される。この場合、黒レベル微調整用原基準電圧設定データＤＶＶＲＴ−Ｂも６ビットであることにより、黒レベル粗調整用原基準電圧設定データＤＶＶＲＴ−ＡＴ、ＤＶＶＲＴ−ＡＢにより約８０〔ｍＶ〕の分解能で粗調整された黒レベル用原基準電圧ＶＲＴが、約１．３５〔ｍＶ〕（８０〔ｍＶ〕×（１／６４））の分解能により微調整される。

また図５に示すように、このようにして黒レベルを粗調整した状態で、白レベル粗調整用原基準電圧設定データＤＶＶＲＢ−ＡＴ、ＤＶＶＲＢ−ＡＢを可変し、これにより図５（Ｂ）において矢印により示すように、ディジタルアナログ変換回路７１Ｈに入力する基準電圧ＶＲＢ−Ｔ、ＶＲＢ−Ｂを連動させて可変し、白レベルが粗調整される。しかしてこの場合も、５〔Ｖ〕の電源ＶＣＯＭに対して、白レベル粗調整用原基準電圧設定データＤＶＶＲＢ−ＡＴ、ＤＶＶＲＢ−ＡＢが６ビットであることにより、約８０〔ｍＶ〕（５０００〔ｍＶ〕×（１／６４））の分解能により白レベル用原基準電圧ＶＲＢが粗調整される。また続いて図５（Ｃ）に示すように、白レベル微調整用原基準電圧設定データＤＶＶＲＢ−Ｂを可変し、これにより白レベル用原基準電圧ＶＲＢが微調整される。この場合、白レベル微調整用原基準電圧設定データＤＶＶＲＢ−Ｂも６ビットであることにより、白レベル粗調整用原基準電圧設定データＤＶＶＲＢ−ＡＴ、ＤＶＶＲＢ−ＡＢにより約８０〔ｍＶ〕の分解能で粗調整された白レベル用原基準電圧ＶＲＴが、約１．３５〔ｍＶ〕（８０〔ｍＶ〕×（１／６４））の分解能により微調整される。

ＰＤＡ４１では、このような黒レベル、白レベルに係る調整作業が、各色毎に実行され、これにより高い精度により色ずれが調整される。またこのような調整作業による状態を再現できるように、基準電圧設定データＤＶがメモリ５０に記録されて保持されるようになされている。

しかして図６は、このようにして実現されるガンマ特性の例を示す特性曲線図である。この実施例においては、これらにより例えば符号Ｌ１Ａにより示す特性曲線に対して符号Ｌ２Ａにより示すように、原基準電圧設定データＤＶの設定によりガンマ特性を可変できるようになされ、これにより所望するガンマ特性により所望する画像を表示できるようになされている。また黒レベル用原基準電圧設定データＤＶＶＲＴ（ＤＶＶＲＴ−ＡＴ、ＤＶＶＲＴ−ＡＢ、ＤＶＶＲＴ−Ｂ）、白レベル用原基準電圧設定データＤＶＶＲＢ（ＤＶＶＲＢ−ＡＴ、ＤＶＶＲＢ−ＡＢ、ＤＶＶＲＢ−Ｂ）の設定により黒レベル、白レベルを各色毎に、製品毎に設定し、色毎、製品毎による発光特性のばらつき、発光特性の経時変化に対応できるようになされている。またさらにはライン反転に対応するようにメモリ５０に２種類のデータを格納して、又はライン反転に対応する補正データＤ２の切り換えにより、符号Ｌ３、符号Ｌ４に示す液晶表示パネルに係るガンマ特性についても、実現できるようになされている。

（２）実施例の動作
以上の構成において、このＰＤＡ４１では（図２）、表示に供する画像データＤＲ〜ＤＢが装置本体４２からコントローラ４７に入力され、ここでメモリ６０を介して、ライン単位で同一色に係る画像データが連続してなるように時分割多重化処理され、その処理結果である画像データＤ１が水平駆動回路５５に入力される。この水平駆動回路５５において、画像データＤ１は、シフトレジスタ１３に取り込まれ、ライン単位で、同一色に係る画像データが同時並列的にディジタルアナログ変換回路１５Ａ〜１５Ｎに入力される。またこのディジタルアナログ変換回路１５Ａ〜１５Ｎにおけるディジタルアナログ変換処理により、駆動信号に変換され、この駆動信号がそれぞれ増幅回路１６Ａ〜１６Ｎを介してセレクタ１７Ａ〜１７Ｎに入力される。これにより画像データＤ１は、表示部４４において赤色、緑色、青色の順序により水平方向に順次循環的に繰り返されてなる有機ＥＬ素子による画素に対して、これら赤色、緑色、青色の画素による組み合わせに振り分けられた後、駆動信号に変換され、この駆動信号がセレクタ１７Ａ〜１７Ｎにより赤色、緑色、青色の画素に係る信号線ＳＩＧに振り分けられ、これによりＰＤＡ４１では、画像データＤＲ〜ＤＢにより各画素の階調が設定されて所望の画像が表示される。

また原基準電圧生成回路７０において（図１）、複数の原基準電圧ＶＲＴ、ＶＢ〜ＶＧ、ＶＲＢが生成され、所定個数の抵抗を直列接続して形成された複数の分圧回路Ｒ１〜Ｒ７を、さらに直列接続してなる抵抗直列回路による基準電圧生成回路６９において、これら原基準電圧ＶＲＴ、ＶＢ〜ＶＧ、ＶＲＢを分圧して基準電圧Ｖ１〜Ｖ６４が形成され、ディジタルアナログ変換回路１５Ａ〜１５Ｎにおいて、この基準電圧Ｖ１〜Ｖ６４の選択により画像データＤ１がディジタルアナログ変換処理されて駆動信号が生成され、これにより原基準電圧ＶＲＴ、ＶＢ〜ＶＧ、ＶＲＢにより設定される折れ線近似によるガンマ特性により駆動信号が生成されて画像が表示される。

しかして有機ＥＬ素子においては、ガンマ特性自体はばらつかないものの、色毎、製品毎に発光特性が異なり、さらには経時変化により発光特性が変化する。これに対してＰＤＡ４１では、黒レベル用原基準電圧ＶＲＴ、白レベル用原基準電圧ＶＲＢを分圧回路３２Ｂ〜３２Ｇにより分圧して原基準電圧ＶＢ〜ＶＧが生成され、これらの原基準電圧ＶＲＴ、ＶＢ〜ＶＧ、ＶＲＢを分圧回路Ｒ１〜Ｒ７により分圧して基準電圧Ｖ１〜Ｖ６４が生成される。これによりこのように画像データＤＲ〜ＤＢをディジタルアナログ変換処理して駆動信号を生成するようにして、黒レベル用原基準電圧ＶＲＴ、白レベル用原基準電圧ＶＲＢを各色毎、製品毎に設定し、経時変化に対応するように補正することが必要になる。

このためＰＤＡ４１では、各色毎に、製品毎に、発光特性が測定され、この測定結果より所望の発光特性を確保可能に、原基準電圧ＶＲＴ、ＶＢ〜ＶＧ、ＶＲＢの設定を指示する原基準電圧設定データＤＶＶＲＴ−ＡＴ、ＤＶＶＲＴ−ＡＢ、ＤＶＶＲＴ−Ｂ、ＤＶＶＢ〜ＤＶＶＧ、ＤＶＶＲＢ−ＡＴ、ＤＶＶＲＢ−ＡＢ、ＤＶＶＲＢ−Ｂがメモリ５０に記録されて保持される。また発光特性の経時変化を補正する補正データＤ２がメモリ４５に記録される。ＰＤＡ４１では、原基準電圧設定回路６３において、この原基準電圧設定データＤＶが補正データＤ２により補正された後、画像データＤ１の時分割多重化に対応して、順次、水平駆動回路５５に入力される。

水平駆動回路５５においては、この原基準電圧設定データＤＶＶＲＴ−ＡＴ、ＤＶＶＲＴ−ＡＢ、ＤＶＶＲＴ−Ｂ、ＤＶＶＢ〜ＤＶＶＧ、ＤＶＶＲＢ−ＡＴ、ＤＶＶＲＢ−ＡＢ、ＤＶＶＲＢ−Ｂがデコーダ８０により原基準電圧ＶＲＴ、ＶＢ〜ＶＧ、ＶＲＢの各系統に分割され、これらの原基準電圧設定データＤＶＶＲＴ−ＡＴ、ＤＶＶＲＴ−ＡＢ、ＤＶＶＲＴ−Ｂ、ＤＶＶＢ〜ＤＶＶＧ、ＤＶＶＲＢ−ＡＴ、ＤＶＶＲＢ−ＡＢ、ＤＶＶＲＢ−Ｂが電源回路７４Ｔ、７４Ｂ、ディジタルアナログ変換回路７１Ａ、３１Ｂ〜３１Ｇ、７１Ｈ、電源回路７５Ｔ、７５Ｂにより処理されて原基準電圧ＶＲＴ、ＶＢ〜ＶＧ、ＶＲＢが生成される。

これによりこの実施例においては、この原基準電圧設定データＤＶＶＲＴ−ＡＴ、ＤＶＶＲＴ−ＡＢ、ＤＶＶＲＴ−Ｂ、ＤＶＶＢ〜ＤＶＶＧ、ＤＶＶＲＢ−ＡＴ、ＤＶＶＲＢ−ＡＢ、ＤＶＶＲＢ−Ｂの設定により、種々の発光特性に対応可能に駆動信号を生成することができ、これにより種々の表示パネルに簡易かつ迅速に対応することができる。すなわち単にデータの変更でダイナミックレンジ調整、黒レベル調整し、さらにはガンマ特性を変更できることにより、従来に比して大幅に開発期間を短縮し、さらには開発に要する手間も低減することができる。

またこれにより色毎、製品毎の発光特性のばらつき、経時変化による発光特性の変化についても、柔軟に対応することができ、このような特性のばらつき、変化によるホワイトバランスのずれ、色再現性の劣化を有効に回避して高品質の表示画像を提供することができる。

このようにして原基準電圧設定データＤＶＶＲＴ−ＡＴ、ＤＶＶＲＴ−ＡＢ、ＤＶＶＲＴ−Ｂ、ＤＶＶＢ〜ＤＶＶＧ、ＤＶＶＲＢ−ＡＴ、ＤＶＶＲＢ−ＡＢ、ＤＶＶＲＢ−Ｂにより原基準電圧ＶＲＴ、ＶＢ〜ＶＧ、ＶＲＢを設定して種々の発光特性に対応できるようにして、このＰＤＡ４１では、黒レベル用原基準電圧ＶＲＴ、白レベル用原基準電圧ＶＲＢを除く原基準電圧ＶＢ〜ＶＧについては、分圧回路３２Ｂ〜３２Ｇが直列に接続されて両端が原基準電圧ＶＲＴ、ＶＲＢに接続された状態で、それぞれ分圧回路３２Ｂ〜３２Ｇにより原基準電圧ＶＲＴ、ＶＲＢを抵抗分圧して原基準電圧ＶＢ〜ＶＧの候補電圧が複数生成され、この複数の候補電圧が原基準電圧設定データＤＶＶＢ〜ＤＶＶＧにより選択されて、原基準電圧ＶＢ〜ＶＧが生成される。

これにより原基準電圧ＶＢ〜ＶＧにおいては、それぞれ直列接続されてなる分圧回路３２Ｂ〜３２Ｇから出力される候補電圧の範囲でしか電圧が変化しないように保持され、これによりＰＤＡ４１においては、ノイズの混入により原基準電圧設定データＤＶが誤って設定された場合にあっても、極端なガンマ特性による駆動信号の出力を防止でき、ノイズによる著しい画質劣化を防止することができるようになされている。

またこのようにそれぞれ直列接続されてなる分圧回路３２Ｂ〜３２Ｇの両端が、黒レベル用原基準電圧ＶＲＴ、白レベル用原基準電圧ＶＲＢに接続されることにより、ダイナミックレンジ調整、黒レベル調整により、これら原基準電圧ＶＲＴ、ＶＲＢを可変した場合には、直列接続されてなる分圧回路３２Ｂ〜３２Ｇによる抵抗分圧比により、これら原基準電圧ＶＲＴ、ＶＲＢの変化に追従して原基準電圧ＶＢ〜ＶＧも変化することになる。これによりこれらの原基準電圧ＶＢ〜ＶＧについては、改めて設定し直す処理を省略することができ、これによりＰＤＡ４１では調整作業を簡略化することができるようになされている。

これに対して黒レベル用原基準電圧ＶＲＴ、白レベル用原基準電圧ＶＲＢについては、基準電圧生成用電圧ＶＣＯＭの分圧回路７６Ｔ、７６Ｂ、７８Ｔ、７８Ｂによる分圧電圧を黒レベル粗調整用原基準電圧設定データＤＶＶＲＴ−ＡＴ、ＤＶＶＲＴ−ＡＢ、白レベル粗調整用原基準電圧設定データＤＶＶＲＢ−ＡＴ、ＤＶＶＲＢ−ＡＢに応じてセレクタ７７Ｔ、７７Ｂ、７９Ｔ、７９Ｂにより選択して分圧回路７２Ａ、７２Ｈの両端電位が設定され、この分圧回路７２Ａ、７２Ｈにより原基準電圧ＶＲＴ、ＶＲＢの候補電圧が複数生成される。また黒レベル微調整用原基準電圧設定データＤＶＶＲＴ−Ｂ、白レベル微調整用原基準電圧設定データＤＶＶＲＢ−Ｂによりこれら候補電圧がセレクタ７３Ａ、７３Ｈで選択されて原基準電圧ＶＲＴ、ＶＲＢが生成される。これによりこの実施例では、粗調整用原基準電圧設定データＤＶＶＲＴ−ＡＴ、ＤＶＶＲＴ−ＡＢ、ＤＶＶＲＢ−ＡＴ、ＤＶＶＲＢ−ＡＢにより黒レベル、白レベルをそれぞれ６ビットの分解能により粗調整した後、微調整用原基準電圧設定データＤＶＶＲＴ−Ｂ、ＤＶＶＲＢ−Ｂによりこの粗調整に係る１ディジットの階調をさらに６ビットの分解能により微調整することができ、これにより従来に比して一段と高い精度により黒レベル、ダイナミックレンジ調整して、色ずれの発生を有効に回避することができる。

またこのような原基準電圧ＶＲＴ、ＶＲＢに係る構成においては、ディジタルアナログ変換回路３１Ｂ〜３１Ｇとほぼ同一構成による分圧回路、セレクタによる構成を４系統だけ余分に設けるだけでよいことにより、その分、簡易な構成により調整精度を向上することができる。

またこのように調整精度を確保した上で、結局、原基準電圧ＶＲＴ、ＶＲＢにおいては、基準電圧生成用電圧ＶＣＯＭから０〔Ｖ〕の範囲で、種々に設定できることにより、例えば液晶表示パネルの水平駆動回路等にも広く適用することができ、これにより汎用性を確保することができる。

またこのように原基準電圧設定データＤＶにより原基準電圧ＶＲＴ、ＶＢ〜ＶＧ、ＶＲＢを設定するようにして、画像データＤ１の伝送に係る時分割多重化の処理に対応して、原基準電圧設定データＤＶを切り換えることにより、１系統の原基準電圧生成回路を各色の画像データの処理に共用化することができ、これにより全体構成を簡略化することができるようになされている。

またこれによりＰＤＡ４１では、結局、１ラインで３回、原基準電圧設定データＤＶを出力してガンマ特性を切り換えることになる。これにより例えばノイズの混入により誤ってガンマ特性を設定した場合でも、このノイズの影響によるガンマの誤設定を１ラインに止めることができ、これによってもノイズによる画質劣化を低減するようになされている。

しかしてＰＤＡ４１では、このように原基準電圧設定データＤＶにより原基準電圧ＶＲＴ、ＶＢ〜ＶＧ、ＶＲＢを設定するようにして、この原基準電圧ＶＲＴを生成する原基準電圧生成回路を基準電圧生成回路側に設けて一体に集積回路化することにより、基準電圧生成回路６９においては、原基準電圧ＶＲＴ、ＶＢ〜ＶＧ、ＶＲＢの入力に供する増幅回路を省略することができる。これによりその分、構成を簡略化して消費電力を低減することができる。またこの増幅回路が不要となったことで、その分、基準電圧生成回路に入力する原基準電圧ＶＲＴ、ＶＢ〜ＶＧ、ＶＲＢの精度を向上することができ、これにより基準電圧Ｖ１〜Ｖ６４の精度を向上し、生産性を向上することができる。

（３）実施例の効果
以上の構成によれば、分圧回路による複数の候補電圧を原基準電圧設定データに応じて選択して原基準電圧を生成し、この原基準電圧からディジタルアナログ変換用の基準電圧を生成するようにして、両端の電位に係る原基準電圧については粗調整データにより生成基準の電圧を可変し、残りの原基準電圧については、分圧回路を直列接続して両端の電位に係る原基準電圧を基準にして生成することにより、発光特性を種々に補正できるようにして、簡易な構成により精度良く色調整することができる。

またこの両端の電位に係る原基準電圧については、基準電圧生成用電圧を分圧して生成した複数の分圧電圧の選択により生成することにより、例えば液晶表示パネルと有機ＥＬパネルとで水平駆動回路を共用することができる。

図７は、図１との対比により本発明の実施例２に係るＰＤＡに適用される原基準電圧生成回路及び基準電圧生成回路を示すブロック図である。この原基準電圧生成回路９０、基準電圧生成回路６９に係るＰＤＡは、図１に係る構成に対して電源回路７４Ｂ、７５Ｔ、７５Ｂに係る接続が異なるように設定されて、有機ＥＬ素子に専用の水平駆動回路に適用される点を除いて、実施例１について上述したＰＤＡ４１と同一に構成される。なおこれにより以下の説明において上述の実施例１と重複した説明は省略する。

この実施例２においても原基準電圧生成回路９０は、原基準電圧設定データＤＶＶＲＴ−ＡＴ、ＤＶＶＲＴ−ＡＢ、ＤＶＶＲＴ−Ｂ、ＤＶＶＢ〜ＤＶＶＧ、ＤＶＶＲＢ−ＡＴ、ＤＶＶＲＢ−ＡＢ、ＤＶＶＲＢ−Ｂにより原基準電圧ＶＲＴ、ＶＢ〜ＶＧ、ＶＲＢを生成するようになされ、これにより実施例１と同一の効果を得ることができるようになされている。

またさらにこの実施例において、電源回路７４Ｂは、基準電圧生成用電圧ＶＣＯＭに代えて、電源回路７４Ｔより出力される基準電圧ＶＲＴ−Ｔが供給され、これにより電源回路７４Ｔ、７４Ｂの分圧回路７６Ｔ、７６Ｂがばらついた場合でも、電源回路７４Ｔから出力される生成基準の電圧ＶＲＴ−Ｔより小さい電圧に生成基準の電圧ＶＲＴ−Ｂを保持するようになされている。これにより原基準電圧生成回路９０においては、黒レベル用原基準電圧ＶＲＴに関して、ＶＣＯＭ≧ＶＲＴ−Ｔ≧ＶＲＴ≧ＶＲＴ−Ｂの関係に必ず保持され、分圧回路７６Ｔ、７６Ｂのばらつきによりこのような関係が乱れることによる調整精度の劣化を防止して一段と調整精度を向上するようになされている。

またこのように基準電圧生成用電圧ＶＣＯＭに代えて、電源回路７４Ｔより出力される基準電圧ＶＲＴ−Ｔを供給して、基準電圧ＶＲＴ−Ｔに応じて、電源回路７４Ｂの分圧回路７６Ｂから出力される分圧電圧の分解能を可変するようになされ、これによっても一段と調整精度を向上するようになされている。すなわち例えば基準電圧ＶＲＴ−Ｔを５〔Ｖ〕に設定して比較的大きなダイナミックレンジにより黒レベル調整する場合、電源回路７４Ｂの分圧回路７６Ｂから出力される分圧電圧にあっては、約８０〔ｍＶ〕（５０００〔ｍＶ〕×（１／６４））の分解能により出力されるのに対し、例えば基準電圧ＶＲＴ−Ｔを４〔Ｖ〕に設定して相対的に小さなダイナミックレンジにより黒レベル調整する場合、電源回路７４Ｂの分圧回路７６Ｂから出力される分圧電圧にあっては、約６０〔ｍＶ〕（４０００〔ｍＶ〕×（１／６４））の分解能により出力される。これにより原基準電圧ＶＲＴにおいては、基準電圧ＶＲＴ−Ｔを５〔Ｖ〕に設定した場合は約１．３５〔ｍＶ〕（８０〔ｍＶ〕×（１／６４））の分解能により出力されるのに対し、基準電圧ＶＲＴ−Ｔを４〔Ｖ〕に設定した場合は約１〔ｍＶ〕（６０〔ｍＶ〕×（１／６４））の分解能により出力される。これにより小さなダイナミックレンジにより黒レベルを調整する場合には、その分、小さな分解能により調整することができ、これにより一段と調整精度を向上することができる。

また同様に、電源回路７５Ｂは、基準電圧生成用電圧ＶＣＯＭに代えて、電源回路７５Ｔより出力される基準電圧ＶＲＢ−Ｔが分圧回路７８Ｂに供給され、これにより電源回路７５Ｔ、７５Ｂの分圧回路７８Ｔ、７８Ｂがばらついた場合でも、電源回路７５Ｔから出力される生成基準の電圧ＶＲＢ−Ｔより小さい電圧に生成基準の電圧ＶＲＢ−Ｂを保持するようになされている。これにより原基準電圧生成回路９０においては、白レベル用原基準電圧ＶＲＢに関しても、ＶＲＢ−Ｔ≧ＶＲＢ≧ＶＲＢ−Ｂ≧０の関係に必ず保持され、分圧回路７８Ｔ、７８Ｂのばらつきによりこのような関係が乱れることによる調整精度の劣化を防止して一段と調整精度を向上するようになされている。

さらに電源回路７５Ｔは、基準電圧生成用電圧ＶＣＯＭに代えて、原基準電圧ＶＲＴが分圧回路７８Ｔに供給される。これにより原基準電圧生成回路９０は、電圧の高い側である他端側の原基準電圧ＶＲＴを、分圧回路７８Ｔの一端に入力し、この分圧回路７８Ｔからの分圧電圧を粗調整データＤＶＶＲＢ−ＡＴに応じて原基準電圧生成用の分圧回路７２Ｈの一端に選択出力するように形成され、黒レベル側及び白レベル側の各分圧回路７６Ｔ、７２Ａ、７６Ｂ、７８Ｔ、７２Ｈ、７８Ｂがばらついた場合にあっても、黒レベル用原基準電圧ＶＲＴより白レベル用原基準電圧ＶＲＢの電圧が大きくならないように保持する。これにより原基準電圧生成回路９０は、黒レベル用原基準電圧ＶＲＴ及び白レベル用原基準電圧ＶＲＢを必ずＶＲＴ≧ＶＲＢの関係に保持し、各種のばらつきによりこのような関係が乱れることによる調整精度の劣化を防止し、さらに一段と調整精度を向上するようになされている
またこのようにＶＲＴ≧ＶＲＢの関係に保持することにより、粗調整データＤＶＶＲＴ−ＡＴ、ＤＶＶＲＴ−ＡＢ、ＤＶＶＲＢ−ＡＴ、ＤＶＶＲＢ−ＡＢを誤って設定した場合でも、分圧回路７２Ｈに係る原基準電圧ＶＲＢについては、電圧の高い側の原基準電圧ＶＲＴを越えないようにすることができる。しかしてこのように電圧の高い側の原基準電圧ＶＲＴを越えないように原基準電圧ＶＲＢを設定すれば、これらの原基準電圧ＶＲＴ、ＶＲＢを基準にして生成する原基準電圧ＶＢ〜ＶＧについても、順次電圧が降下するように設定することができ、これにより例えばノイズ等による極端なガンマ特性を有効に回避できるようになされている。

またこのように基準電圧生成用電圧ＶＣＯＭに代えて、原基準電圧ＶＲＴを分圧回路７８Ｔに供給して、原基準電圧ＶＲＴに応じて、電源回路７５Ｔの分圧回路７８Ｔから出力される分圧電圧の分解能を可変するようになされ、これによっても一段と調整精度を向上するようになされている。すなわち例えば原基準電圧ＶＲＴを５〔Ｖ〕に設定して比較的大きなダイナミックレンジにより白レベル調整する場合、電源回路７５Ｔの分圧回路７８Ｔから出力される分圧電圧にあっては、約８０〔ｍＶ〕（５０００〔ｍＶ〕×（１／６４））の分解能により出力されるのに対し、例えば原基準電圧ＶＲＴを４〔Ｖ〕に設定して相対的に小さなダイナミックレンジにより白レベル調整する場合、電源回路７５Ｔの分圧回路７８Ｔから出力される分圧電圧にあっては、約６０〔ｍＶ〕（４０００〔ｍＶ〕×（１／６４））の分解能により出力される。これにより原基準電圧ＶＲＢにおいては、原基準電圧ＶＲＴを５〔Ｖ〕に設定した場合は約１．３５〔ｍＶ〕（８０〔ｍＶ〕×（１／６４））の分解能により出力されるのに対し、原基準電圧ＶＲＴを４〔Ｖ〕に設定した場合は約１〔ｍＶ〕（６０〔ｍＶ〕×（１／６４））の分解能により出力される。これにより小さなダイナミックレンジにより白レベルを調整する場合には、その分、小さな分解能により調整することができ、これにより一段と調整精度を向上することができる。

図７の構成によれば、他端側の原基準電圧ＶＲＴを分圧回路７８Ｔの一端に入力して、この他端側の原基準電圧ＶＲＴを基準にして粗調整に係る基準電圧ＶＲＢ−Ｔを生成するようにして、実施例１に比して一段と高い精度により色調整することができ、さらにはノイズ等による極端なガンマ特性を有効に回避することができる。

図１７は、図７との対比により本発明の実施例３に係るＰＤＡに適用される原基準電圧生成回路及び基準電圧生成回路を示すブロック図である。この原基準電圧生成回路９１は、黒レベル側原基準電圧ＶＲＴに代えて、黒レベル側の電源回路７４Ｂから出力される基準電圧ＶＲＴ−Ｂが電源回路７５Ｔに供給され、これにより黒レベル用原基準電圧ＶＲＴと白レベル用原基準電圧ＶＲＢがＶＲＴ≧ＶＲＢの関係に保持される点を除いて、実施例２について上述した原基準電圧生成回路９０と同一に形成される。これによりこの実施例３においても、一段と調整精度を向上し、さらにはノイズ等の影響を有効に回避できるようになされている。

なお上述の実施例２、３においては、電圧の低い側端の原基準電圧の生成において、他端側の原基準電圧を基準にして、他端側の原基準電圧に係る電源回路の出力を基準にして基準電圧ＶＲＢ−Ｔを生成する場合について述べたが、本発明はこれに限らず、このような構成を電圧の高い側端の原基準電圧の生成に適用するようにしてもよい。

また上述の実施例１においては、電源回路７４Ｔ、７４Ｂ及び７５Ｔ、７５Ｂにそれぞれ分圧回路を設ける場合について述べたが、本発明はこれに限らず、分圧回路においては、これらで共用するようにしてもよい。

また上述の実施例においては、本発明をＰＤＡに適用する場合について述べたが、本発明はこれに限らず、種々の映像機器に広く適用することができる。

本発明は、フラットディスプレイ装置の駆動回路及びフラットディスプレイ装置に関し、例えば有機ＥＬ素子による表示装置に適用することができる。

本発明の実施例１に係るＰＤＡの原基準電圧生成回路を示すブロック図である。 本発明の実施例１に係るＰＤＡを示すブロック図である。 図１の原基準電圧生成回路、基準電圧生成回路を示すブロック図である。 図２のＰＤＡにおける黒レベル調整の説明に供する特性曲線図である。 図２のＰＤＡにおける白レベル調整の説明に供する特性曲線図である。 図１の原基準電圧生成回路における設定によるガンマ特性を示す特性曲線図である。 本発明の実施例２に係るＰＤＡの原基準電圧生成回路を示すブロック図である。 従来の液晶表示装置を示すブロック図である。 図８の液晶表示装置における水平駆動回路を周辺構成と共に示すブロック図である。 図９の説明に供するタイムチャートである。 図９の水平駆動回路及びコントローラにおける原基準電圧生成回路及び基準電圧生成回路を示すブロック図である。 図８の液晶表示装置におけるガンマ特性の説明に供する特性曲線図である。 原基準電圧設定データによる原基準電圧の設定例を示すブロック図である。 図１３の構成によるガンマ特性の説明に供する特性曲線図である。 図１３の構成によるガンマ特性におけるノイズの影響の説明に供する特性曲線図である。 図１３の構成によるガンマ特性におけるダイナミックレンジ調整の説明に供する特性曲線図である。 本発明の実施例３に係るＰＤＡの原基準電圧生成回路を示すブロック図である。

符号の説明

１……液晶表示装置、２、４４……表示部、３Ｒ、３Ｇ、３Ｂ……画素、４、５５……水平駆動回路、６、４２……装置本体、７、４３、４７……コントローラ、９、５９、６１……メモリ制御回路、１０、４５、５０、６０……メモリ、１２、７０、９０、９１……原基準電圧生成回路、１３……シフトレジスタ、１４、６９……基準電圧生成回路、１５Ａ〜１５Ｎ、３１Ａ〜３１Ｈ、７１Ａ、７１Ｈ……ディジタルアナログ変換回路、１７Ａ〜１７Ｎ、３３Ａ〜３３Ｈ、７３Ａ、７３Ｈ、７７Ｔ、７７Ｂ、７９Ｔ、７９Ｂ……セレクタ、２１、３２Ａ〜３２Ｈ、７２Ａ、７２Ｈ、７６Ｔ、７６Ｂ、７８Ｔ、７８Ｂ、Ｒ１〜Ｒ７……分圧回路、２６……抵抗直列回路、３５、８０……デコーダ、４１……ＰＤＡ、６３……原基準電圧設定回路

Claims (5)

1. 画像データをディジタルアナログ変換処理して駆動信号を生成し、前記駆動信号によりマトリックス状に画素を配置してなる表示部の信号線を駆動するフラットディスプレイ装置の駆動回路において、
   複数の原基準電圧を生成する原基準電圧生成回路と、
   抵抗を複数個直列接続した分圧回路をさらに複数個直列接続して、両端及び前記分圧回路間に前記原基準電圧をそれぞれ入力し、前記複数個の分圧回路による分圧電圧により複数の基準電圧を出力する基準電圧生成回路と、
   前記複数の基準電圧を入力して対応する信号線に係る前記画像データに応じて選択出力することにより、前記駆動信号を出力する複数の選択回路と、
   前記原基準電圧の設定を指示する原基準電圧設定データを入力する入力回路とを備え、 前記原基準電圧生成回路は、
   原基準電圧生成用の分圧回路により前記原基準電圧の候補電圧を複数生成して前記原基準電圧設定データに応じて選択出力することにより、前記原基準電圧設定データに応じた前記原基準電圧をそれぞれ生成する複数のディジタルアナログ変換回路を有し、
   前記複数の原基準電圧のうちの両端の電位以外の原基準電圧に係る前記ディジタルアナログ変換回路は、
   前記原基準電圧生成用の分圧回路を直列に接続して、両端に、それぞれ前記両端の電位の原基準電圧を入力し、
   前記両端の電位の原基準電圧に係るディジタルアナログ変換回路は、
   前記原基準電圧生成用の分圧回路の両端電圧を粗調整用データに応じて可変する電源回路を有する
   ことを特徴とするフラットディスプレイ装置の駆動回路。
2. 前記電源回路は、
   基準電圧生成用電圧を分圧して生成した複数の分圧電圧を前記粗調整データに応じて選択回路により選択して前記原基準電圧生成用の分圧回路の一端に出力する
   ことを特徴とする請求項１に記載のフラットディスプレイ装置の駆動回路。
3. 前記電源回路は、
   他端側の前記原基準電圧を分圧回路の一端に入力し、該分圧回路からの分圧電圧を前記粗調整用データに応じて選択回路により選択して前記原基準電圧生成用の分圧回路の一端に出力する
   ことを特徴とする請求項１に記載のフラットディスプレイ装置の駆動回路。
4. 前記電源回路は、
   他端側の前記原基準電圧に係る前記電源回路の出力電圧を分圧回路の一端に入力し、該分圧回路からの分圧電圧を前記粗調整用データに応じて選択回路により選択して前記原基準電圧生成用の分圧回路の一端に出力する
   ことを特徴とする請求項１に記載のフラットディスプレイ装置の駆動回路。
5. 画像データによる画像を表示するフラットディスプレイ装置において、
   マトリックス状に画素を配置してなる表示部と、
   前記表示部の信号線を駆動信号により駆動する水平駆動回路とを有し、
   前記水平駆動回路は、
   複数の原基準電圧を生成する原基準電圧生成回路と、
   抵抗を複数個直列接続した分圧回路をさらに複数個直列接続して、両端及び前記分圧回路間に前記原基準電圧をそれぞれ入力し、前記複数個の分圧回路による分圧電圧により複数の基準電圧を出力する基準電圧生成回路と、
   前記複数の基準電圧を入力して対応する信号線に係る前記画像データに応じて選択出力することにより、前記駆動信号を出力する複数の選択回路と、
   前記原基準電圧の設定を指示する原基準電圧設定データを入力する入力回路とを備え、 前記原基準電圧生成回路は、
   原基準電圧生成用の分圧回路により前記原基準電圧の候補電圧を複数生成して前記原基準電圧設定データに応じて選択出力することにより、前記原基準電圧設定データに応じた前記原基準電圧をそれぞれ生成する複数のディジタルアナログ変換回路を有し、
   前記複数の原基準電圧のうちの両端の電位以外の原基準電圧に係る前記ディジタルアナログ変換回路は、
   前記原基準電圧生成用の分圧回路を直列に接続して、両端に、それぞれ前記両端の電位の原基準電圧を入力し、
   前記両端の電位の原基準電圧に係るディジタルアナログ変換回路は、
   前記原基準電圧生成用の分圧回路の両端電圧を粗調整用データに応じて可変する電源回路を有する
   ことを特徴とするフラットディスプレイ装置。
   
   
   

Images