JP2005298875A - フェライト膜およびそれを用いた支持体、電子配線基板、および半導体集積ウェハ - Google Patents

フェライト膜およびそれを用いた支持体、電子配線基板、および半導体集積ウェハ Download PDF

Info

Publication number
JP2005298875A
JP2005298875A JP2004114371A JP2004114371A JP2005298875A JP 2005298875 A JP2005298875 A JP 2005298875A JP 2004114371 A JP2004114371 A JP 2004114371A JP 2004114371 A JP2004114371 A JP 2004114371A JP 2005298875 A JP2005298875 A JP 2005298875A
Authority
JP
Japan
Prior art keywords
ferrite film
film
coating layer
insulating
ferrite
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2004114371A
Other languages
English (en)
Inventor
Koichi Kondo
幸一 近藤
栄▲吉▲ ▲吉▼田
Eikichi Yoshida
Tatsuya Chiba
龍矢 千葉
Okikuni Takahata
興邦 高畑
Yukihiro Numata
幸浩 沼田
Masanori Abe
正紀 阿部
Masahiro Yamaguchi
正洋 山口
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tokin Corp
Rikogaku Shinkokai
Original Assignee
NEC Tokin Corp
Rikogaku Shinkokai
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Tokin Corp, Rikogaku Shinkokai filed Critical NEC Tokin Corp
Priority to JP2004114371A priority Critical patent/JP2005298875A/ja
Publication of JP2005298875A publication Critical patent/JP2005298875A/ja
Pending legal-status Critical Current

Links

Images

Landscapes

  • Waveguides (AREA)
  • Other Surface Treatments For Metallic Materials (AREA)
  • Thin Magnetic Films (AREA)
  • Non-Metallic Protective Coatings For Printed Circuits (AREA)
  • Shielding Devices Or Components To Electric Or Magnetic Fields (AREA)

Abstract

【課題】 絶縁性を向上させたフェライト膜および電磁雑音抑制機能を持つ支持体、電子配線基板、および半導体集積ウェハを提供すること。
【解決手段】 マイクロストリップライン8の表面には、略全面に渡り25μmの厚さの第1のポリイミド膜11−1が直接形成してある。第1のポリイミド膜11−1の上に、フェライト膜10が略全面に渡り形成してある。フェライト膜10の上に、略全面に渡り、25μmの厚さの第2のポリイミド膜11−2が直接形成してある。
【選択図】 図2

Description

本発明は、フェライト膜に関し、特に、インダクタンス素子、インピーダンス素子、磁気ヘッド、マイクロ波素子、磁歪素子、及び高周波領域において不要電磁波の干渉によって生じる電磁障害を抑制するために用いられる電磁干渉抑制体などの高周波磁気デバイスに特に利用価値の高いスピネル型フェライト膜に関する。
フェライトメッキとは、固体表面にフェライト膜を形成することをいう(例えば、特許文献1参照)。詳述すると、フェライトメッキは、次のプロセスで行われる。固体表面に、金属イオンとして少なくとも第1鉄イオンを含む水溶液を接触させる。次に、固体表面にFe2+またはこれと他の水酸化金属イオンを吸着せる。続いて、吸着したFe2+を酸化させることによりFe3+を得る。これが水溶液中の水酸化金属イオンとの間でフェライト結晶化反応を起こし、これによって固体表面にフェライト膜を形成する。
従来、この技術を基にフェライト膜の均質化、反応速度の向上を図ったもの(例えば、特許文献2参照)、固体表面に界面活性を付与して種々の固体にフェライト膜を形成しようとするもの(例えば、特許文献3参照)、フェライト膜の形成速度の向上に関するもの(例えば、特許文献4、特許文献5、及び特許文献6参照)が知られている。
フェライトメッキは、膜を形成しようとする固体が前述した水溶液に対して耐性があれば何でも良い。更に、水溶液を介した反応であるために、温度が比較的低温(常温〜水溶液の沸点以下)でスピネル型フェライト膜を形成できるという特徴がある。そのため、他のフェライト膜作成技術に比べて、固体の限定範囲が小さい。
特公昭63−15990号公報 特公平5−58252号公報 特開昭61−30694号公報 特公平4−56779号公報 特公平7−6072号公報 特開平2−116631号公報
しかしながら、インダクタンス素子、インピーダンス素子、磁気ヘッド、マイクロ波素子、磁歪素子、及び高周波領域における電磁干渉抑制体等への応用という観点からみると、従来のフェライト膜は絶縁性が不十分である。その結果、各種電子部品等への応用、あるいは適用等に関して製品の信頼性の面で課題がある。
そこで本発明の目的は、フェライトメッキ法によって形成されるフェライト膜において、係る従来の欠点を解消し、極めて信頼性に優れるフェライト膜およびそれを用いた電磁雑音抑制機能付き支持体、電子配線基板、及び半導体集積ウェハを提供することにある。
本発明者等は、種々検討の結果、フェライト膜の片面または両面を絶縁性の材料でコーティングすることによって、その絶縁性を向上することが出来ることを見出した。
また、本発明者等は、上記フェライト膜を支持体上、電子配線基板上または半導体集積ウェハの少なくとも一方の面に上記コーティング層を介して直接成膜することによって電磁雑音抑制体を実現できることを見出した。
本発明によれば、フェライト膜の片面または両面を絶縁性の材料でコーティングすることによって、その絶縁性を向上させ、電子機器等で使用する場合に不可欠である信頼性を向上することが出来る。また、上記フェライト膜を支持体、電子配線基板上または半導体集積ウェハの少なくとも一面に上記絶縁コーティング層を介して直接成膜することによって、電磁雑音抑制体を実現できる。
以下、本発明の実施の形態について、図面を参照して詳細に説明する。
図1に、本発明によるフェライト膜を形成するフェライト膜形成装置を示す。図示のフェライト膜形成装置は、回転台3と、この回転台3上に設定される2つの基体(支持体)4とを有する。この基体4はフェライト膜を形成するためのものである。
図示のフェライト膜形成装置は、さらに、メッキに必要な液を貯蔵するための第1及び第2のタンク5および6を備える。この第1及び第2のタンク5および6に貯蔵された溶液は、それぞれ、第1及び第2のノズル1および2を介して基体4、4に供給される。その際、例えば、第1のノズル1を介して基体4に溶液が供給された後、供給された溶液が回転台3の回転による遠心力で除去され、第2のノズル2を介して基体4に溶液が供給された後、供給された溶液が回転台3の回転による遠心力で除去されることを繰り返す。
本実施の形態では、反応液及び酸化液を基体4から除去する際、遠心力を用いているが、重力によって反応液、酸化液に付与される流動性によって反応液及び酸化液を除去しても構わない。
図2を参照して、本発明により得られたフェライト膜の電磁雑音抑制効果について説明する。図2において、(a)はフェライト膜の電磁雑音抑制効果の評価系の全体図を示し、(b)はフェライト膜部分の断面図を示す。
図2(a)において、評価系は、マイクロストリップライン(MSL)8を有する。マイクロストリップライン8は、フェライト膜形成時の基体および伝送路として用いられる。図示のマイクロストリップライン8は、厚さ1.6mm、80mm角のガラスエポキシ基板と、そのガラスエポキシ基板の表面中央部に形成された中心導体と、ガラスエポキシ基板の裏面に形成されたグランド導体とから構成されている。中心導体は、幅が約3mmで、ガラスエポキシ基板の全幅80mmに渡って形成されている。マイクロストリップライン8の特性インピーダンスは50Ωである。
図2(a)に加えて図2(b)をも参照して、マイクロストリップライン8の表面には、略全面に渡り25μmの厚さの第1のポリイミド膜11−1が直接形成してある。その第1のポリイミド膜11−1の上に、本発明により得られたフェライト膜10が略全面に渡り形成してある。さらに、そのフェライト膜10の上に、略全面に渡り、25μmの厚さの第2のポリイミド膜11−2が直接形成してある。
また、比較材として、ポリイミド膜を介さずにマイクロストリップライン8上に直接、フェライト膜を成膜した試料も作製した。
フェライト膜10の成膜(形成)は以下の条件で行った。図1に示す様なフェライト膜形成装置の回転台3の上に基体4として上記マイクロストリップライン8を置き、回転台3を150rpmの回転数で回転させながら、脱酸素イオン交換水を供給しながら、マイクロストリップライン8を90℃まで加熱した。ついで、フェライト膜形成装置内にNガスを導入し脱酸素雰囲気を形成した。
反応液として、脱酸素イオン交換水中に、FeCl・4HO、NiCl・6HO、ZnClをそれぞれ3.3g/リットル、1.3g/リットル、0.03g/リットル溶かしたものを準備した。この反応液は第1のタンク5に貯蔵されている。一方、脱酸素イオン交換水中にNaNO2とCH3COONH4をそれぞれ0.3g/リットル、5.0g/リットル溶かした酸化液を第2のタンク6に貯蔵した。この酸化液と上記反応液とを第2及び第1のノズル2、1によりそれぞれ30ミリリットル/分の流量で約180分供給した。
その後、取り出した各基体4の板上には黒色膜が形成されており、この黒色膜がNi、Zn、Fe、Oからなるフェライトであることを確認した。走査形顕微鏡(SEM)を用いた組織観察の結果、その黒色膜の膜厚が均一である組織が形成されていた。黒色膜の比抵抗は700Ωcmであった。
図2(a)において、評価系はネットワークアナライザ9を備えている。電磁雑音抑制効果の測定は、マイクロストリップライン8の両端を、同軸ケーブル7を介してネットワークアナライザ9に接続し、マイクロストリップライン8単体での伝送特性を基準に、マイクロストリップライン8上に試料を配置した場合の伝送特性を求めたものである。
この技術分野において周知のように、伝送特性としてはSパラメータが用いられる。SパラメータのS11は反射係数を示し、S21は透過係数を示す。
図3は、得られた伝送特性を示した図である。図3において、(a)は反射特性を示し、(b)は透過特性を示す。図3(a)において、横軸は周波数(MHz)を示し、縦軸は反射係数S11(dB)を示す。図3(b)において、横軸は周波数(MHz)を示し、縦軸は透過係数S21を示す。図3(a)及び(b)には、発明品(太い実線で示す)の他に、ポリイミドによる被覆を行わない試料についても比較材(細い実線で示す)として示してある。
図3(a)から、比較材と比較して、発明品はフェライト膜試料を大面積に形成したにも拘わらず、十分に低い値の反射係数S11を持つことが分かる。発明品のこの反射係数S11の値は、例えば、実際の電子回路に用いても伝送信号に悪影響を及ぼすことは無いレベルだと考えられる。
図3(b)から、比較材と比較して、発明品は高周波側で透過係数S21が大きく減衰していることが確認できる。
これらの結果より、本発明によるフェライト膜を伝送線路に形成することで、そのフェライト膜は、電子機器内で生じる高周波のノイズを減衰させる電磁雑音抑制体として有効であることが分かる。さらに、この発明品の伝送特性はフェライト膜の面積、膜厚やその組成を変えることで、所望の特性に調整することが可能である。
また、図3(a)および図3(b)から分かるとおり、フェライト膜10とマイクロストリップライン8との間にポリイミド膜11−1を形成することによる特性の変化は非常に小さい。すなわち、ポリイミド膜11−1,11−2である絶縁膜により信頼性は高まり、かつ特性劣化はほとんどない。
本発明による絶縁性フェライト膜は、優れた絶縁性と高周波帯域における優れた磁気損失特性により、電磁雑音抑制体として使用できる。更にフェライト膜を電子配線基板上または半導体集積ウェハの少なくとも一方の面に絶縁層を介して直接成膜することにより、電磁雑音抑制機能を兼ね備えた電子配線基板または半導体集積ウェハを実現することができる。
以上で説明した実施の形態においては、上記絶縁層(絶縁コーティング層)の材料としてポリイミドを用いているが、絶縁性を有するものであればその材料は何でもよい。また、以上で説明した実施の形態においては、上記絶縁層にコーティングされたフェライト膜が1層の場合についてのみ示したが、上記絶縁層を介して複層化したフェライト膜であっても同様の効果が得られる。
本発明の一実施の形態によるフェライト膜を形成(成膜)するためのフェライト膜形成装置の概略正面図である。 本発明により得られたフェライト膜の電磁雑音抑制効果を説明するための図で、(a)はフェライト膜の電磁雑音抑制効果の評価系の全体図、(b)はフェライト膜部分の断面図である。 本発明によって得られたフェライト膜の伝送特性を示す図であり、(a)は反射特性を示す特性図であり、(b)は透過特性を示す特性図である。
符号の説明
1,2 ノズル
3 回転台
4 基体(支持体)
5,6 タンク
7 同軸ケーブル
8 マイクロストリップライン(MSL)
9 ネットワークアナライザ
10 フェライト膜
11−1,11−2 ポリイミド膜

Claims (8)

  1. フェライト膜と、該フェライト膜の片面または両面にコーティングされた絶縁性の材料とを有する絶縁性フェライト膜。
  2. 支持体と、該支持体上にコーティングされた絶縁コーティング層と、該絶縁コーティング層上に成膜されたフェライト膜とを有することを特徴とする電磁雑音抑制機能付支持体。
  3. 電子配線基板と、該電子配線基板上にコーティングされた絶縁コーティング層と、該絶縁コーティング層上に成膜されたフェライト膜とを有することを特徴とする電磁雑音抑制機能付電子配線基板。
  4. 半導体集積ウェハと、該半導体集積ウェハの少なくとも一方の面にコーティングされた絶縁コーティング層と、該絶縁コーティング層上に成膜されたフェライト膜とを有することを特徴とする電磁雑音抑制機能付半導体集積ウェハ。
  5. フェライト膜を準備する工程と、
    該フェライト膜の片面または両面を絶縁性の材料でコーティングする工程と
    を含む絶縁性フェライト膜の製造方法。
  6. 支持体を準備する工程と、
    該支持体上に絶縁性材料をコーティングして、絶縁コーティング層を形成する工程と、
    前記絶縁コーティング層上にフェライト膜を成膜する工程と
    を含む電磁雑音抑制機能付支持体の製造方法。
  7. 電子配線基板を準備する工程と、
    該電子配線基板上に絶縁性材料をコーティングして、絶縁コーティング層を形成する工程と、
    該絶縁コーティング層上にフェライト膜を成膜する工程と
    を含む電磁雑音抑制機能付電子配線基板の製造方法。
  8. 半導体集積ウェハを準備する工程と、
    該半導体集積ウェハの少なくとも一方の面に絶縁性材料をコーティングして、絶縁コーティング層を形成する工程と、
    該絶縁コーティング層上にフェライト膜を成膜する工程と
    を含む電磁雑音抑制機能付半導体集積ウェハの製造方法。

JP2004114371A 2004-04-08 2004-04-08 フェライト膜およびそれを用いた支持体、電子配線基板、および半導体集積ウェハ Pending JP2005298875A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2004114371A JP2005298875A (ja) 2004-04-08 2004-04-08 フェライト膜およびそれを用いた支持体、電子配線基板、および半導体集積ウェハ

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2004114371A JP2005298875A (ja) 2004-04-08 2004-04-08 フェライト膜およびそれを用いた支持体、電子配線基板、および半導体集積ウェハ

Publications (1)

Publication Number Publication Date
JP2005298875A true JP2005298875A (ja) 2005-10-27

Family

ID=35330787

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004114371A Pending JP2005298875A (ja) 2004-04-08 2004-04-08 フェライト膜およびそれを用いた支持体、電子配線基板、および半導体集積ウェハ

Country Status (1)

Country Link
JP (1) JP2005298875A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013004947A (ja) * 2011-06-22 2013-01-07 Nec Tokin Corp インターポーザ
US9991051B2 (en) 2008-11-12 2018-06-05 Tokin Corporation Body with magnetic film attached and manufacturing method thereof

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9991051B2 (en) 2008-11-12 2018-06-05 Tokin Corporation Body with magnetic film attached and manufacturing method thereof
JP2013004947A (ja) * 2011-06-22 2013-01-07 Nec Tokin Corp インターポーザ

Similar Documents

Publication Publication Date Title
CN100455178C (zh) 电磁波噪声抑制体、具有电磁波噪声抑制功能的结构体、以及其制造方法
US7648774B2 (en) Ferrite thin film, method of manufacturing the same and electromagnetic noise suppressor using the same
JP2001223493A (ja) 電波吸収体
JP6585032B2 (ja) プリント配線板用基板、プリント配線板及びプリント配線板用基板の製造方法
EP1143774B1 (en) Wiring board comprising granular magnetic film
CN101480112B (zh) 噪声抑制配线部件以及印刷线路基板
JP4417521B2 (ja) 配線基板
KR20140108113A (ko) 금속막 형성 방법, 상기 방법에 이용하는 도전성 잉크, 다층 배선 기판, 반도체 기판, 및 커패시터 셀
JP2005298875A (ja) フェライト膜およびそれを用いた支持体、電子配線基板、および半導体集積ウェハ
TW561607B (en) Electromagnetic noise suppressor, semiconductor device using the same, and method of manufacturing said semiconductor device
JP4997484B2 (ja) フェライト膜とその製造方法、およびそれを用いた電磁雑音抑制体
JP4410838B1 (ja) フェライト付着体及びその製造方法
JP2005129766A (ja) プリント回路基板及びその製造方法
JP5591587B2 (ja) ノイズ抑制伝送路及びそれに用いられるシート状構造体
JP5128050B2 (ja) フレキシブルフラットケーブルの製造方法
JP2005129764A (ja) 電磁干渉抑制体及びその製造方法
JP2004111477A (ja) フェライト薄膜、その製造方法およびそれを用いた電磁雑音抑制体
US20170362091A1 (en) Zinc ferrite film and method for manufacturing zinc ferrite film
JP4697928B2 (ja) 電磁干渉抑制体用フェライト薄膜
JP4251482B2 (ja) 電磁干渉抑制体
JP2001284755A (ja) 配線基板
CN101909419B (zh) 一种传输线电磁噪声抑制器及其制备方法
TWI419635B (zh) 多層印刷電路板
JP2005191098A (ja) フェライト薄膜及びその製造方法
TW202217855A (zh) 電磁屏蔽膜及其製作方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20061016

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20080226

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20080402

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090408

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20090826