KR20140108113A - 금속막 형성 방법, 상기 방법에 이용하는 도전성 잉크, 다층 배선 기판, 반도체 기판, 및 커패시터 셀 - Google Patents

금속막 형성 방법, 상기 방법에 이용하는 도전성 잉크, 다층 배선 기판, 반도체 기판, 및 커패시터 셀 Download PDF

Info

Publication number
KR20140108113A
KR20140108113A KR1020140006802A KR20140006802A KR20140108113A KR 20140108113 A KR20140108113 A KR 20140108113A KR 1020140006802 A KR1020140006802 A KR 1020140006802A KR 20140006802 A KR20140006802 A KR 20140006802A KR 20140108113 A KR20140108113 A KR 20140108113A
Authority
KR
South Korea
Prior art keywords
substrate
copper
hole
conductive ink
metal film
Prior art date
Application number
KR1020140006802A
Other languages
English (en)
Inventor
스기로우 시모다
켄조우 오오키타
이사오 아리토메
카즈토 와타나베
켄로우 다나카
Original Assignee
제이에스알 가부시끼가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from JP2013243799A external-priority patent/JP2014194070A/ja
Application filed by 제이에스알 가부시끼가이샤 filed Critical 제이에스알 가부시끼가이샤
Publication of KR20140108113A publication Critical patent/KR20140108113A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/481—Internal lead connections, e.g. via connections, feedthrough structures
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B62—LAND VEHICLES FOR TRAVELLING OTHERWISE THAN ON RAILS
    • B62D—MOTOR VEHICLES; TRAILERS
    • B62D65/00—Designing, manufacturing, e.g. assembling, facilitating disassembly, or structurally modifying motor vehicles or trailers, not otherwise provided for
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B29—WORKING OF PLASTICS; WORKING OF SUBSTANCES IN A PLASTIC STATE IN GENERAL
    • B29C—SHAPING OR JOINING OF PLASTICS; SHAPING OF MATERIAL IN A PLASTIC STATE, NOT OTHERWISE PROVIDED FOR; AFTER-TREATMENT OF THE SHAPED PRODUCTS, e.g. REPAIRING
    • B29C65/00—Joining or sealing of preformed parts, e.g. welding of plastics materials; Apparatus therefor
    • B29C65/02—Joining or sealing of preformed parts, e.g. welding of plastics materials; Apparatus therefor by heating, with or without pressure
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B62—LAND VEHICLES FOR TRAVELLING OTHERWISE THAN ON RAILS
    • B62D—MOTOR VEHICLES; TRAILERS
    • B62D65/00—Designing, manufacturing, e.g. assembling, facilitating disassembly, or structurally modifying motor vehicles or trailers, not otherwise provided for
    • B62D65/02—Joining sub-units or components to, or positioning sub-units or components with respect to, body shell or other sub-units or components
    • B62D65/18—Transportation, conveyor or haulage systems specially adapted for motor vehicle or trailer assembly lines
    • C—CHEMISTRY; METALLURGY
    • C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09D—COATING COMPOSITIONS, e.g. PAINTS, VARNISHES OR LACQUERS; FILLING PASTES; CHEMICAL PAINT OR INK REMOVERS; INKS; CORRECTING FLUIDS; WOODSTAINS; PASTES OR SOLIDS FOR COLOURING OR PRINTING; USE OF MATERIALS THEREFOR
    • C09D11/00—Inks
    • C09D11/52—Electrically conductive inks
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C18/00—Chemical coating by decomposition of either liquid compounds or solutions of the coating forming compounds, without leaving reaction products of surface material in the coating; Contact plating
    • C23C18/16—Chemical coating by decomposition of either liquid compounds or solutions of the coating forming compounds, without leaving reaction products of surface material in the coating; Contact plating by reduction or substitution, e.g. electroless plating
    • C23C18/31—Coating with metals
    • C23C18/38—Coating with copper
    • C23C18/40—Coating with copper using reducing agents
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/486—Via connections through the substrate with or without pins
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76898—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics formed through a semiconductor substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/60—Electrodes
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/115—Via connections; Lands around holes or via connections

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Mechanical Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Physics & Mathematics (AREA)
  • Transportation (AREA)
  • Organic Chemistry (AREA)
  • Materials Engineering (AREA)
  • Combustion & Propulsion (AREA)
  • Ceramic Engineering (AREA)
  • Metallurgy (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Wood Science & Technology (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)

Abstract

(과제) 본 발명의 과제는, 구멍을 갖는 기판의 상기 구멍과 접하는 표면에 대하여, 금속막을 간편한 방법으로 용이하게 형성할 수 있는, 상기 표면으로의 금속막 형성 방법을 제공하는 것에 있다.
(해결 수단) 구멍을 갖는 기판의, 상기 구멍과 접하는 표면과, 금속염 및 환원제를 함유하는 도전성 잉크를 접촉시킨 상태에서, 상기 기판을 가열하는 공정을 갖는 것을 특징으로 하는 금속막 형성 방법.

Description

금속막 형성 방법, 상기 방법에 이용하는 도전성 잉크, 다층 배선 기판, 반도체 기판, 및 커패시터 셀 {METHOD FOR FORMING METAL FILM, CONDUCTIVE INK USED IN THE METHOD, MULTILAYER WIRING BOARD, SEMICONDUCTOR SUBSTRATE, AND CAPACITOR CELL}
본 발명은, 구멍을 갖는 기판에 있어서 상기 구멍과 접하는 표면으로의 금속막 형성 방법, 상기 방법에 이용하는 도전성 잉크, 그리고 다층 배선 기판, 반도체 기판 및 커패시터 셀에 관한 것이다.
전자기기 등에 사용되는 프린트 배선 기판의 배선층 간의 도전 접속의 방법으로서, 예를 들면, 한쪽 끝(一端)이 개구된 개구부와, 나머지의 한쪽 끝이 폐색된 폐색부를 갖는 비(非)관통의 비아 구멍(via hole)(이하 「블라인드 비아」라고도 함)이 형성된 기판에 도금을 행하는 방법이나, 도전성 페이스트를 비아 구멍 내에 충전(充塡)하는 방법에 의해, 비아 구멍의 내표면에 금속막을 형성하여 배선층 간의 도전 접속을 행하는 방법이 있다.
예를 들면, 스퀴지를 이용하여 도전성 페이스트를 블라인드 비아 내에 충전하는 방법이 알려져 있다(예를 들면, 특허문헌 1, 2 참조). 이와 같이 하여 얻어진 기판은, 그 후, 에칭 등에 의해 배선 패턴이 형성되고, 양면 배선 기판이 제조되고, 또한 이들 복수가 적층 일체화되어 다층 배선 기판이 제조된다.
이러한 다층 배선 기판에는, 배선의 고집적화를 위해, 보다 미세한 배선 패턴을 그리는 것이나, 비아 구멍으로 층간 접속된 다층 구조화가 요구되고 있다. 미세한 배선 패턴에는 소경(小徑) 비아에 의한 접속이 필요하고, 큰 랜드(land)를 필요로 하지 않는 블라인드 비아에도 대응할 필요가 발생한다.
그러나, 상기와 같은 도전성 페이스트의 충전 방법으로는, 관통공에 충전하는 경우에는 접속을 보다 확실하게 행할 수 있지만, 바닥이 있는 구조인 소경의 블라인드 비아의 경우, 점성이 있는 페이스트를 직경이 작은 관통되어 있지 않은 구멍에 충전하게 되기 때문에, 공간을 남기지 않고 완전하게 충전하는 것은 곤란하고, 기포의 권입이 발생하는 경우가 있다. 이 때문에, 도전성 페이스트를 비아 구멍 내에 확실하게 충전하는 것이 곤란하고, 비아 구멍 내에서 에어 물림에 의한 접속 불량의 발생이 큰 문제가 되고 있다.
또한, 상기 도전성 페이스트는, 금속 구리와 비교하여 도전율이 낮고, 소경의 블라인드 비아로는 충분한 전기적 접속이 곤란하고, 그 때문에, 프린트 배선 기판의 소형, 고밀도화에 대하여 반드시 유효하다고는 할 수 없다.
한편, 무전해 금속 도금을 이용하는 방법으로는, 블라인드 비아 충전물이 도전성이 높은 금속 석출물인 점에서 도전성 페이스트법보다 우수하지만, 도금층을 형성하기 위해 비아 구멍의 내표면에 촉매 부여 등의 번잡한 처리를 시행하지 않으면 안 된다거나, 나아가서는 도금 피막의 석출 속도가 늦기 때문에, 생산성에 큰 문제가 있다. 또한, 전기 도금의 경우, 블라인드 비아의 폐색부에만 도금을 석출시켜 쌓아 올리는 방법으로는, 전기적으로 독립하여 폐색부에만 도금 처리를 시행하는 것은 매우 곤란하고, 굳이 실시하고자 하면, 매우 번잡하고 부가적인 공정이 필요해진다(예를 들면, 특허문헌 3 참조).
또한, 휴대 전화 등에 이용되는 고체 촬상 장치에서는, 표면 중앙부에 센서칩을 갖는 반도체 기판 및, 이 반도체 기판 상에 고정된 유리 기판을 갖는다. 이 반도체 기판의 이면(裏面)에는, 납땜 볼 등의 외부 전극이 형성되어 있다. 이들 외부 전극은, 스루 실리콘 비아(TSV) 기술을 이용하여 반도체 기판에 형성된 관통 전극을 개재하여, 반도체 기판의 표면 중앙부에 있는 센서칩에 전기적으로 접속되어 있다(예를 들면, 특허문헌 4 참조). 상기의 관통 전극은, 예를 들면, 스퍼터링법 등의 성막법에 의해 형성되는 경우가 많다. 그러나, 스퍼터링법의 경우, 고진공화에서의 처리가 필요해지며, 또한 장치가 고가라는 문제가 있다.
일본공개특허공보 2002-144523호 일본공개특허공보 2004-039887호 일본공개특허공보 2000-068651호 일본공개특허공보 2011-205222호
본 발명의 목적은, 구멍을 갖는 기판의 상기 구멍과 접하는 표면에 대하여, 금속막을 간편한 방법으로 용이하게 형성할 수 있는, 상기 표면으로의 금속막 형성 방법과, 상기 금속막 형성 방법에 이용하는 도전성 잉크를 제공하는 것이다.
본 발명자들은 상기 과제를 해결하기 위해 예의 검토를 행했다. 그 결과, 이하의 구성을 갖는 금속막 형성 방법 및 도전성 잉크에 의해 상기 과제를 해결할 수 있는 것을 발견하여, 본 발명을 완성하기에 이르렀다.
본 발명은, 예를 들면 이하의 [1]∼[19]에 관한 것이다.
[1] 구멍을 갖는 기판의, 상기 구멍과 접하는 표면과, 금속염 및 환원제를 함유하는 도전성 잉크를 접촉시킨 상태에서, 상기 기판을 가열하는 공정을 갖는 금속막 형성 방법.
[2] 상기 도전성 잉크의 점도가 1㎩·s 이하인 상기 [1]에 기재된 금속막 형성 방법.
[3] 상기 기판이, 한쪽 끝이 개구된 개구부와, 나머지 한쪽 끝이 폐색된 폐색부를 갖는 비관통공이 형성된 기판인 상기 [1] 또는 [2]에 기재된 금속막 형성 방법.
[4] 상기 기판은 복수의 층이 적층되어 이루어지는 것으로서, 상기 개구부는, 제1층에 형성된 관통공에 의해 형성되는 것이고, 상기 폐색부는, 제2층에 의해 형성되는 것인 상기 [3]에 기재된 금속막 형성 방법.
[5] 상기 개구부의 직경이 1∼1000㎛인 상기 [3] 또는 [4]에 기재된 금속막 형성 방법.
[6] 상기 기판에, 상기 구멍에 접하여, 전극이 적어도 1개 형성되어 있는 상기 [1]∼[5] 중 어느 한 항에 기재된 금속막 형성 방법.
[7] 상기 금속염이 구리염인 상기 [1]∼[6] 중 어느 한 항에 기재된 금속막 형성 방법.
[8] 상기 구리염이, 포름산 구리 및 포름산 구리 4수화물로부터 선택되는 적어도 1종인 상기 [7]에 기재된 금속막 형성 방법.
[9] 상기 환원제가, 알칸티올류, 아민류, 하이드라진류, 모노알코올류, 디올류, 하이드록실아민류, α-하이드록시케톤류 및 카본산류로부터 선택되는 적어도 1종인 상기 [1]∼[8] 중 어느 한 항에 기재된 금속막 형성 방법.
[10] 상기 도전성 잉크가, 추가로 용제를 함유하는 상기 [1]∼[9] 중 어느 한 항에 기재된 금속막 형성 방법.
[11] 상기 가열이, 비산화성 분위기하에서 50℃∼500℃의 범위에서 행해지는 상기 [1]∼[10] 중 어느 한 항에 기재된 금속막 형성 방법.
[12] 상기 기판에 있어서 상기 구멍과 접하는 표면에 도전성 잉크를 접촉시키는 방법이, 도포 또는 인쇄에 의한 상기 [1]∼[11] 중 어느 한 항에 기재된 금속막 형성 방법.
[13] 상기 구멍이, 다층 배선 기판에 형성된 비아 구멍, 반도체 기판에 형성된 스루 실리콘 비아, 또는 반도체 기판 상에 적층되는 다층 배선층에 형성된 비아 구멍인 상기 [1]∼[12] 중 어느 한 항에 기재된 금속막 형성 방법.
[14] 다이내믹 랜덤 액세스 메모리의 커패시터 셀을 구성하는 커패시터 전극을 형성하기 위한 상기 [1]∼[12] 중 어느 한 항에 기재된 금속막 형성 방법.
[15] 상기 [1]∼[14] 중 어느 한 항에 기재된 금속막 형성 방법에 이용되는 금속염 및 환원제를 함유하는 도전성 잉크.
[16] 1㎩·s 이하의 점도를 갖는 상기 [15]에 기재된 도전성 잉크.
[17] 비아 구멍과 접하는 표면에, 상기 [15] 또는 [16]에 기재된 도전성 잉크로 형성된 금속막을 갖는 다층 배선 기판.
[18] 반도체 기판에 형성된 스루 실리콘 비아 또는 반도체 기판 상에 적층되는 다층 배선층에 형성된 비아 구멍과 접하는 표면에, 상기 [15] 또는 [16]에 기재된 도전성 잉크로 형성된 금속막을 갖는 반도체 기판.
[19] 상기 [15] 또는 [16]에 기재된 도전성 잉크로 형성된 커패시터 전극을 갖는 다이내믹 랜덤 액세스 메모리의 커패시터 셀.
본 발명의 금속막 형성 방법에 의하면, 구멍을 갖는 기판의 상기 구멍과 접하는 표면에 대하여, 금속막을 간편한 방법으로 용이하게 형성할 수 있는, 상기 표면으로의 금속막 형성 방법과, 상기 금속막 형성 방법에 이용하는 도전성 잉크를 제공할 수 있다. 예를 들면 본 발명에 의하면, 복수의 전극 간을 높은 도통(導通) 신뢰성으로 접속하는 금속막 형성 방법 및 당해 방법에 이용하는 도전성 잉크를 제공할 수 있다.
도 1은 본 발명의 금속막 형성 방법의 제1예를 나타내는 개략적인 단면도이다.
도 2는 본 발명의 금속막 형성 방법의 제2예를 나타내는 개략적인 단면도이다.
도 3은 본 발명의 실시예 B1의 공정도이다.
도 4는 본 발명의 실시예 B2의 공정도이다.
도 5는 본 발명의 실시예 B3의 공정도이다.
도 6은 기판에 형성된 구멍을 설명하는 개략적인 단면도이다.
(발명을 실시하기 위한 형태)
본 발명은, 기판에 형성된 구멍과 접하는 기판의 표면에, 도전성 잉크를 이용하여 금속막을 형성하는 방법 및, 당해 방법에서 이용되는 도전성 잉크에 관한 것이다. 이하, 본 명세서에 있어서, 배선 기판이나 회로 기판의 분야에서, 배선, 전극, 단자 등으로 칭해지는 도전성의 전기적 도통 부재를, 편의상 「전극」이라고 총칭한다.
〔 금속막 형성 방법〕
본 발명의 금속막 형성 방법은, 구멍을 갖는 기판의, 상기 구멍과 접하는 표면과, 금속염 및 환원제를 함유하는 도전성 잉크를 접촉시킨 상태에서, 상기 기판을 가열하는 공정을 갖는다. 이에 따라, 기판의 상기 표면 상에 금속막이 형성된다.
[구멍을 갖는 기판]
기판으로서는, 예를 들면, 폴리에스테르 필름, 폴리이미드 필름, 베이클라이트 기판, 유리 기판, 유리 에폭시 기판, 반도체 웨이퍼·반도체칩 등의 반도체 기판을 들 수 있다. 또한, 본 명세서에 있어서, 「기판」이란, 배선 회로 등이 형성된 코어 기판 및 당해 코어 기판 상에 적층된 층간 절연층 및 배선층 등으로 이루어지는 다층 배선 기판을 포함하는 의미로 사용한다.
구멍은, 관통공 및 비관통공 중 어느 것이라도 좋다. 본 발명에서는, 비관통공이라도, 당해 구멍과 접하는 기판의 표면에 강고하게 밀착하는 금속막을, 간편한 방법으로 형성할 수 있다.
또한, 구멍(공간 부분)과 접하는 구멍측부의 기판의 노출면을, 단순히 「구멍의 측벽」이라고도 말하며, 비관통공의 경우는, 구멍(공간 부분)과 접하는, 구멍 하부의 기판의 노출면, 예를 들면 랜드면을, 단순히 「구멍의 저면」이라고도 말하고, 구멍의 측벽 및 저면을 모두 「구멍의 내표면」이라고도 말한다. 예를 들면 도 6은, 구멍이 형성된 기판의 단면도를 나타내는 예이며, 코어 기판(101) 및 절연층(102)으로 이루어지는 기판(100)에 있어서, 절연층(102)에 코어 기판(101)에 도달하는 구멍(201)이 형성되어 있다. 여기에서, 부여 번호 202가 구멍(201)의 측벽이며, 부여 번호 203이 구멍(201)의 저면이다.
기판이 갖는 구멍의 일례를 들면, 기판에 형성된, 한쪽 끝이 개구된 개구부와, 나머지 한쪽 끝이 폐색된 폐색부를 갖는 비관통공을 들 수 있다. 「개구부」란, 구멍의 측벽과, 개구된 측의 기판의 표면이 교차하는 선분에 의해 형성되는 영역을 가리키며, 도 6에서는 부여 번호 204의 점선부에 대응하고 있고, 「폐색부」는, 도 6에서는 부여 번호 203에 대응하고 있다.
예를 들면, 기판이 제1층과 제2층을 갖는 적층 기판인 경우, 상기 구멍의 개구부는, 제1층에 형성된 관통공에 의해 형성된 것, 즉 상기 관통공의 한쪽 끝이며, 상기 구멍의 폐색부는, 제2층에 의해 형성된 것, 즉 제2층에 의해 제1층의 관통공의 나머지 한쪽 끝이 폐색된 것이라고 할 수 있다.
제1층 및 제2층은, 상기 예시의 공지의 기판이라도 좋고, 절연층 등이라도 좋다. 제1층과 제2층은, 예를 들면, 접착층을 이용한 접착 방법에 의해(접착층을 개재하여) 적층되어 있어도 좋고, 진공 가압식 라미네이터 등에 의한 라미네이트 수단을 이용한 적층 방법에 의해 적층되어 있어도 좋다.
또한, 접착층으로서는 특별히 한정되지 않고, 에폭시 수지, 우레탄 수지, 그 외 공지의 접착제 등에 의해 형성된 층이 예시되며, 접착층의 형성 방법으로서는, 디스펜서에 의한 도포나 인쇄, 드라이 라미네이션 등이 예시된다.
또한, 상기 기판에는, 상기 구멍에 접하는 전극이 적어도 1개 형성되어 있어도 좋다. 상기 전극은, 예를 들면, 기판 상에 금속박이 라미네이트된 적층판의 에칭, 본 발명에서 이용되는 도전성 잉크의 도포·인쇄, 혹은 그 외 공지의 도전성 잉크의 도포·인쇄에 의해 얻을 수 있다. 금속박으로서는, 구리박이 예시되며, 전극이 형성된 기판으로서, 시판의 동장(銅張)적층판을 이용할 수도 있다.
기판이 갖는 구멍의 형상은 특별히 한정되지 않는다. 구멍의 형성 방향에 대하여 수직인 단면의 형상은, 원형, 타원형, 방형(方形)이 예시된다. 구멍의 형성 방향에 대하여 평행한 단면의 형상은, 방형, 삼각형, 사다리꼴이 예시된다. 구멍의 형성 방향은, 통상, 기판의 두께 방향을 의미한다.
구멍의 개구부의 직경의 범위는, 1∼1000㎛가 예시된다. 인터포저 용도로는, 10∼1000㎛가 예시되고, 배선 기판의 고집적화를 도모하는 관점에서는, 10∼500㎛가 보다 바람직하고, 10∼200㎛가 더욱 바람직하다. TSV 용도로는, 5∼100㎛가 바람직하다. 또한, 개구부의 상기 직경은, 개구부의 단부끼리를 연결하고, 또한 개구부의 중심을 통과하는 선분의 길이의 최소값과 최대값의 평균값을 가리킨다.
구멍의 깊이를 취할 수 있는 범위도 특별히 한정되지 않지만, 10∼100㎛가 예시된다.
구멍을 형성하는 방법으로서는, 탄산 가스 레이저, 메커니컬 드릴이 예시된다.
[접촉 공정]
도전성 잉크를 구멍의 내표면에 접촉시키는 방법으로서는, 예를 들면 도포 및 인쇄를 들 수 있고, 구체적으로는 잉크젯 인쇄에 의한 인쇄, 디스펜서, 인젝터, 커튼 코터, 바 코터에 의한 도포를 들 수 있다. 본 명세서에 있어서, 도포 또는 인쇄를 총칭하여 단순히 「도포」라고도 기재한다. 구멍의 내표면으로의 도포는, 1회로 행해져도 좋고, 복수회로 나누어 행해져도 좋다. 구멍의 내표면의 전체에 금속막의 형성을 행하는 관점에서는, 도전성 잉크를 구멍 내의 적어도 개구부까지 충전하는 것이 바람직하다.
여기에서, 상층의 배선층과, 당해 배선층 및 하층의 배선층을 접속하는, 구멍의 내표면의 금속막을 동시에 형성하기 위해, 도전성 잉크를 구멍 내에 충전함과 함께, 기판의 평면 표면 상에 도전성 잉크를 도포해도 좋다.
또한, 상층의 배선층(전극(1))과 하층의 배선층(전극(2))을 구멍의 내표면에 형성된 금속막으로 도통하는 경우에 있어서, 당해 금속막과 접속하는 전극(1, 2)을 형성하는 경우, 상기 전극(1, 2)의 형성을 도전성 잉크에 의해 미리 행한 후, 당해 전극(1, 2) 상의 임의의 위치에 구멍을 형성하고, 당해 구멍 내에 도전성 잉크를 도포해도 좋다.
[가열 공정]
구멍의 내표면에 접촉한 도전성 잉크를 가열하여, 구멍의 내표면을 덮는 금속막을 형성한다. 구멍에 접하여 전극이 복수로 형성되어 있는 경우, 이들 전극은 당해 금속막에 의해 전기적으로 접속된다.
도전성 잉크를 구멍의 내표면에 접촉시킨 후에 행하는, 금속막을 형성하기 위한 가열은, 비산화성 분위기하에서 행하는 것이 바람직하다. 비산화성 분위기로서는, 질소 분위기, 헬륨 분위기, 아르곤 분위기 등을 들 수 있다. 또한, 처리 능력 향상을 위해, 질소 플로우 리플로우 화로 등의 연속 소성 화로를 사용하여, 가열 처리를 하는 것도 가능하다. 이들 중에서도, 비산화성 분위기로서는, 염가의 질소 가스를 이용할 수 있는 질소 분위기가 바람직하다. 그 결과, 도전성 잉크를 구멍의 내표면과 접촉시킨 후, 수소 가스 등의 환원성 가스를 이용한 환원 분위기를 형성할 필요가 없고, 안전한 상태에서 가열되어, 소망으로 하는 금속막을 형성할 수 있다.
금속막을 형성하기 위한 가열 온도는, 예를 들면, 구리염 등의 금속염이 환원되어, 유기물이 분해 또는 휘발되는 온도이면 특별히 한정하지 않는다. 50℃∼500℃의 범위가 예시되며, 120℃∼360℃의 범위가 보다 바람직하고, 120℃∼260℃의 범위가 더욱 바람직하다. 예를 들면, 구리염 등인 금속염의 환원 반응을 진행시키고, 또한 유기물의 잔존을 막기 위해서는 가열 온도가 50℃ 이상인 것이 바람직하고, 120℃ 이상인 것이 보다 바람직하다. 그리고, 가열 온도는, 500℃ 이하인 것이 바람직하고, 접속하는 전극이 형성된 기판이 유기 재료로 이루어지는 기판인 경우를 고려하면, 360℃ 이하인 것이 바람직하고, 260℃ 이하인 것이 보다 바람직하다.
도전성 잉크의 가열 시간은, 함유하는 금속염의 종류나, 형성되는 금속막에 요구되는 특성을 고려하여 적절하게 선택하면 되고, 특별히 한정되지 않는다. 5∼90분의 범위가 예시되고, 10∼60분의 범위가 바람직하다. 예를 들면, 300℃ 정도의 가열 온도를 설정한 경우에는, 통상 10분∼60분간 정도이며, 250℃ 정도의 가열 온도를 설정한 경우에는, 통상 10분∼70분간 정도이다.
구멍의 내표면으로의 도포를 복수회로 나누어 행하는 경우, 도전성 잉크를 도포한 후, 비산화성 분위기하에서의 가열에 의해 금속막을 형성한다. 그 후, 재차 도전성 잉크를 도포하여, 비산화성 분위기하에서의 가열을 행하고, 이 공정을 반복한다. 이와 같이 하면, 보다 저(低)저항인 금속막을 형성할 수 있다.
본 발명의 금속막 형성 방법을 이용함으로써, 구멍을 갖는 기판과, 당해 구멍의 내표면(예: 측벽 및 저면) 상에 형성된 금속막을 갖는 구조체, 예를 들면 다층 배선 기판을 얻을 수 있다. 금속막의 두께는, 0.05∼2㎛가 예시되고, 금속막의 물리적인 강도 및 도통성을 얻는 관점에서는, 0.1㎛ 이상이 바람직하다.
본 발명의 금속막 형성 방법에 의하면, 구멍의 측벽에도 균일한 금속막을 용이하게 형성할 수 있다. 예를 들면, 스퍼터링법과 같이, 고진공화에서의 처리나 고가의 장치를 필요로 하지 않고, 금속막을 형성할 수 있다.
또한, 높은 도통 신뢰성 확보를 위해 금속막 형성 후의 구멍을 충전할 필요가 있는 경우는, 예를 들면, 수지에 의한 충전이나, 전기 도금에 의한 충전을 행할 수 있다. 전기 도금에 의한 충전의 경우, 본 발명의 금속막 형성 방법에 의해 형성된 금속막을 도금용 전극으로서 사용할 수 있다.
본 발명의 금속막 형성 방법에 이용하는 도전성 잉크는, 후술하는 바와 같이, 환원 반응을 이용한 전극 간의 접속에 의해, 금속막과 전극과의 보다 강고한 밀착 상태를 실현할 수 있다. 또한, 점도가 높은 페이스트로는 기포를 권입하는 일 없이 블라인드 비아에 페이스트를 충전하는 것은 곤란하다는데 대하여, 본 발명에서는 페이스트와 비교하여 점도가 낮은 잉크를 이용하는 점에서 상기 비아 내에 기포가 남는 일 없이 도포하는 것이 가능하다. 그 결과, 본 발명의 잉크를 이용하는 방법으로는, 페이스트 등을 이용한 경우에 비하여, 복수의 전극 간을 보다 높은 도통 신뢰성으로 접속할 수 있다.
< 금속막 형성 방법의 적용예 >
본 발명의 금속막 형성 방법은, 이하의 예에 적용할 수 있다.
(1) 다층 배선 기판에 있어서, 전체층을 관통하는 접속용의 스루 비아 구멍, 표면층으로부터 내층을 접속하는 블라인드 비아 구멍, 표면층 이외의 내층 간을 접속하는 베리드 비아 구멍 등의 비아 구멍의 내표면에 형성되는, 상층의 전극과 하층의 전극을 전기적으로 접속하기 위한 금속막의 형성.
(2) 반도체 웨이퍼·칩 등의 반도체 기판에 형성되는 스루 실리콘 비아(TSV)의 내표면에 형성되는 금속막의 형성. 예를 들면, CMOS 이미지 센서 등의 고체 촬상 장치에 있어서, 반도체 기판 상에 형성된 배선 회로와, 반도체 기판의 이면에 형성된 땜납 볼 등의 외부 전극을 전기적으로 접속하기 위해, 반도체 기판을 관통하는 스루 실리콘 비아(TSV)를 형성하고, 이 비아의 내표면에, 본 발명의 방법으로 금속막으로 이루어지는 관통 전극을 형성할 수 있다.
(3) 반도체 웨이퍼·칩 등의 반도체 기판 상에 적층되는 다층 배선층에 형성되는 비아 구멍에 있어서, 상층의 전극과 하층의 전극을 전기적으로 접속하기 위한 금속막의 형성.
(4) 다이내믹 랜덤 액세스 메모리(DRAM)의 커패시터 셀을 구성하는 커패시터 전극의 형성. 예를 들면, 반도체 기판 상의 절연층에 커패시터를 형성하기 위한 구멍을 형성하고, 이 구멍의 내표면에, 본 발명의 방법으로 금속막으로 이루어지는 커패시터 전극을 형성할 수 있다.
이하, 도면을 기초로 본 발명의 금속막 형성 방법의 구체예를 설명한다.
< 금속막 형성 방법의 제1예>
도 1은 본 발명의 금속막 형성 방법의 제1예를 나타내는 개략적인 단면도이다.
도 1을 이용하여 본 발명의 금속막 형성 방법의 제1예를 설명한다.
제1 전극(1)은 제1 기판(3) 상에 형성되고, 제2 전극(2)은 제2 기판(4) 상에 형성되어 있다. 비아 구멍(5)은, 제1 전극(1) 및 제1 기판(3)을 각각 관통함으로써 형성되어 있다. 즉, 비아 구멍(5)의 개구부는, 제1 전극(1)에 접하여 형성되어 있고, 비아 구멍(5)의 폐색부는, 구멍 형성으로 노출된 제2 전극(2)의 표면에 의해 형성되어 있으며, 비아 구멍(5)의 저면으로 되어 있다. 비아 구멍(5)의 측벽은, 제1 전극(1) 및 제1 기판(3)에 형성된 관통공의 측벽에 의해 구성되어 있다.
제1 기판(3)과 제2 기판(4)은, 예를 들면, 진공 가압식 라미네이터 등에 의한 라미네이트 수단에 의해 접합할 수 있다. 그 경우, 제1 기판(3)과 제2 기판(4)과의 서로 겹침은, 제1 기판(3)의 제1 전극(1)이 형성되지 않는 측의 면과, 제2 기판(4)의 제2 전극(2)이 형성된 면이 대향하도록 하여 행해진다.
여기에서, 제1 전극(1) 및 제2 전극(2)은, 예를 들면, 기판(3, 4) 상에 금속박이 라미네이트된 적층판의 에칭, 본 발명에서 이용되는 도전성 잉크의 도포, 혹은 그 외 공지의 도전성 잉크의 도포에 의해 얻을 수 있다. 금속박으로서는, 구리박이 예시되며, 전극이 형성된 기판으로서, 시판의 동장적층판을 이용할 수도 있다.
기판(3, 4)으로서는 특별히 한정되지 않고, 폴리에스테르 필름, 폴리이미드 필름, 베이클라이트 기판, 유리 기판, 유리 에폭시 기판이 예시된다. 기판의 두께가 취할 수 있는 범위로서는 특별히 한정되지 않지만, 10∼1000㎛가 예시되고, 10∼100㎛가 바람직하다.
제1 기판(3)에는 미리 제1 전극(1)이 형성되어 있지 않아도 좋다. 이 경우, 예를 들면 제1 기판(3)과 제2 기판(4)을 접합한 후, 제1 기판(3) 상에 도전성 잉크에 의해 임의의 전극을 형성해도 좋다. 여기에서, 비아 구멍(5)의 형성 전에 제1 전극(1)을 형성해도 좋고, 비아 구멍(5)의 형성 후에 제1 전극(1)을 형성해도 좋다.
전술한 제1 전극 및 제2 전극의 종류, 그리고 제1 기판 및 제2 기판의 종류는 동일해도 좋고, 각각 상이해도 좋다. 기판의 종류의 조합의 예로서는, 플렉시블 프린트 기판(FPC)/유리 에폭시 기판, FPC/프린트 회로 기판(PCB), FPC/FPC를 들 수 있다. 전술한 기판 및 전극은, 세정, 조면화, 미소한 요철면의 부여 등의 전(前) 처리를 필요에 따라서 시행할 수 있다.
금속막 형성 방법의 제1예의 경우, 기판의 두께 방향에 대하여, 제1 전극(1)이 형성되어 있는 영역과 제2 전극(2)이 형성되어 있는 영역이 각각 접하는, 혹은 중복되는 점(이하 「전기적 접속점」이라고도 함)을 정하고, 제2 전극(2)에 적어도 접하는 깊이까지 소정 지름의 구멍을 제1 기판(3)에 뚫어 형성함으로써 비아 구멍(5)을 형성할 수 있다. 이때, 비아 구멍(5)에 의해, 제2 전극(2)이 노출된 상태로 되어 있다. 또한, 노출된 제2 전극(2)의 표면에 부착된 수지 등의 유기물(스미어)은, 과망간산 등을 이용하여 제거되는(디스미어) 것이 바람직하다. 또한, 제1예의 경우에서는, 비아 구멍(5)의 개구부의 직경은, 제1 기판(3)의 두께보다 큰 값인 것이 바람직하다.
금속막 형성 방법의 제1예에서는, 전술한 비아 구멍(5)에 본 발명에서 이용하는 도전성 잉크를 도포한다. 즉, 가열되어 비아 구멍(5)의 내표면을 덮는 금속막(6)이 되는 도전성 잉크이다. 도전성 잉크의 비아 구멍(5)으로의 도포 방법은 특별히 한정되지 않고, 디스펜서, 인젝터, 바 코터 등에 의한 도포가 예시된다. 제1예에서는, 도 1에 나타내는 바와 같이, 제1 전극(1)의 적어도 일부와, 폐색부로서 노출된 제2 전극(2)이 각각 덮이도록, 전술한 도전성 잉크를 도포하고, 그 도전성 잉크가 도포된 비아 구멍(5)의 내표면을 가열함으로써 비아 구멍(5)의 내표면을 덮는, 도통부가 되는 금속막(6)이 형성된다. 또한, 이 금속막(6)에 의해, 제1 전극(1)과 제2 전극(2)을 전기적으로 접속할 수 있다.
후술하는 바와 같이, 도 1의 금속막(6)이 되는 도전성 잉크는, 금속염과 환원제를 함유하는, 환원 반응형의 도전성 잉크이며, 이것을 가열하여 형성되는 금속막(6)은, 전극과의 밀착성이 높고, 또한, 저접촉 저항을 실현할 수 있다. 그 결과, 금속막 형성 방법의 제1예는, 비아 구멍(5)의 내표면에 형성된 금속막(6)을 개재하여, 제1 전극(1)과 제2 전극(2)과의 사이의 신뢰성이 높은 접속을 가능하게 한다.
< 금속막 형성 방법의 제2예>
도 2는 본 발명의 금속막 형성 방법의 제2예를 나타내는 개략적인 단면도이다.
도 2를 이용하여 본 발명의 금속막 형성 방법의 제2예를 설명한다.
제1 전극(11)은 제1 기판(13) 상에 형성되고, 제2 전극(12)은 제2 기판(14) 상에 형성되어 있다. 그리고, 제1 기판(13)과 제2 기판(14)은, 접착층(17)을 개재하여 서로 고정되어 있다. 비아 구멍(15)은, 제2 전극(12)과 제2 기판(14)과 접착층(17)을 각각 관통함으로써 형성되어 있다. 즉, 비아 구멍(15)의 개구부는, 제2 전극(12)에 접하여 형성되어 있고, 비아 구멍(15)의 폐색부는, 구멍 형성으로 노출된 제1 전극(11)의 표면에 의해 형성되어 있으며, 비아 구멍(15)의 저면으로 되어 있다. 비아 구멍(15)의 측벽은, 제2 전극(12), 제2 기판(14) 및 접착층(17)의 각각을 관통하여 형성된 관통공의 측벽에 의해 구성되어 있다.
제1 기판(13)과 제2 기판(14)은, 예를 들면, 제1 기판(13) 상의 제1 전극(11)의 형성 영역의 일부에 배치된 접착층(17)을 개재하여 접합할 수 있다. 그 경우, 제1 기판(13)과 제2 기판(14)과의 서로 겹침은, 제2 기판(14)의 제2 전극(12)이 형성되지 않는 측의 면과, 제1 기판(13)의 제1 전극(11)이 형성된 면이, 접착층(17)을 개재하여, 그들이 대향하도록 하여 행해진다. 또한, 이 경우, 제2 전극(12)을 형성한 제2 기판(14) 및 접착층(17)에, 각각 미리 관통공을 형성한 후, 제1 기판(13) 상에 접합해도 좋다.
그 결과, 제1 기판(13) 상의 제1 전극(11)과, 제2 기판(14) 상의 제2 전극(12)은, 적어도, 제2 기판(14)의 두께에 접착층(17)의 두께를 더한 분만큼, 높이 방향으로 이간하여 배치되게 된다.
기판(14)에 비아 구멍(15)을 형성한다. 도 2의 제2예에서는, 도 1의 제1예와 동일하게, 제1 전극(11)과, 제2 전극(12)과의 전기적 접속점을 정하고, 제1 전극(11)에 접하는 깊이까지 소정 지름의 구멍을 뚫어 형성함으로써 비아 구멍(15)을 형성할 수 있다. 이때, 비아 구멍(15)에 의해, 제1 전극(11)이 노출된 상태로 되어 있다.
제2예에서는, 제1예와 동일하게, 전술한 비아 구멍(15)에 본 발명에서 이용하는 도전성 잉크를 도포한다. 금속막 형성 방법의 제2예는, 비아 구멍(15)의 내표면에 형성된 금속막(16)을 개재하여, 제1 전극(11)과 제2 전극(12)과의 사이의 신뢰성이 높은 접속을 가능하게 한다. 또한, 접착층(17)을 이용하여, 제1 기판(13)과 제2 기판(14)과의 사이의 보다 높은 신뢰성을 갖는 고정을 가능하게 한다.
예를 들면, 전술한 제1예 및 제2예에 있어서, 신뢰성이 높은 전극 간 접속을 가능하게 함과 함께, 실제의 사용 중에, 가령 접속 불량이 발생했다고 해도, 재차 마찬가지로, 전술한 도전성 잉크를 이용한 도막 형성과 가열을 행함으로써 간편하게 리페어 처리를 행할 수 있다.
〔도전성 잉크〕
본 발명에서 이용되는 도전성 잉크에 대해서 설명한다.
본 발명에서 이용되는 도전성 잉크는, 금속염과 환원제를 함유하는 조성물이며, 환원 반응형의 조성물이다. 도전성 잉크는, 추가로 금속 미립자를 함유할 수 있다. 도전성 잉크는, 추가로 용제를 함유할 수 있다.
본 발명에 있어서의 도전성 잉크는, 환원 반응에 의해 도전성을 갖는 금속막을 형성하기 위한 잉크를 가리키는 것으로, 환원 반응 전의 잉크 상태에 있어서는, 도전성이 있어도 좋고, 없어도 좋다.
도전성 잉크의 구멍 내로의 도포는 각종의 도포법, 인쇄법을 이용하는 것이 가능하고, 그 도포 또는 인쇄된 도전성 잉크는, 가열되어 금속막을 형성하고, 구멍에 접하여 전극이 형성되어 있는 경우는, 당해 금속막은 도전성의 도통부가 될 수 있다.
예를 들면, 비산화성 분위기하에서의 가열에 의해, 도전성 잉크 중의 금속염이 환원 반응에 의해 금속 미립자로서 구멍의 내표면에 부착되고, 이 금속 미립자를 핵으로 하여 금속염의 환원 반응이 진행된다. 이와 같이 하여, 구멍의 내표면을 따라 금속막을 형성하는 것이 가능해진다. 이와 같이 하여 형성된 금속막은, 전극과의 밀착성이 높고, 또한 저접촉 저항을 실현할 수 있다. 또한, 도전성 잉크의 점도를 조절함으로써, 도전성 잉크 도포시에 구멍 내에 기포가 권입되는 것을 막고, 구멍의 내표면에 금속막을 형성하기 위해 충분한 양의 도전성 잉크를 공급할 수 있다. 그 결과, 구멍의 내표면의 금속막에 따라 상이한 전극 간의 신뢰성이 높은 접속을 가능하게 한다.
도전성 잉크의 각 성분에 대해서 이하에서 설명한다.
[금속염]
금속염은, 그에 포함되는 금속 이온이, 도전성 잉크 중의 환원제에 의해 환원되어, 금속 단체(單體)가 되어, 형성되는 도통부의 도전성을 발현시키는 역할을 완수할 수 있다. 예를 들면, 금속염이 구리염인 경우, 구리염에 포함되는 구리 이온은 환원제에 의해 환원되어, 구리 단체가 되어, 도전성의 도통부를 형성할 수 있다.
도전성 잉크의 금속염으로서는, 구리염, 은염이 바람직하다.
구리염으로서는, 구리 이온을 함유하는 화합물이면 좋고, 특별히 한정하지 않지만, 예를 들면, 구리 이온과 무기 음이온종 및 유기 음이온종으로부터 선택되는 적어도 1종으로 이루어지는 구리염을 들 수 있다. 이들 중에서도, 용해도의 관점에서, 구리 카본산염, 구리의 수산화물 및, 구리와 아세틸아세톤 유도체와의 착염으로부터 선택되는 적어도 1종을 이용하는 것이 바람직하다. 또한, 금속막이 복수의 전극을 접속하기 위해 형성되는 경우, 당해 전극 간의 높은 도통 신뢰성을 얻는 관점에서는, 각 전극을 구성하는 금속과 동종의 금속의 염을 이용하는 것이 바람직하다.
구리 카본산염으로서는, 예를 들면, 아세트산 구리, 트리플루오로아세트산 구리, 프로피온산 구리, 부티르산 구리, 이소부티르산 구리, 2-메틸부티르산 구리, 2-에틸부티르산 구리, 발레르산 구리, 이소발레르산 구리, 피발산 구리, 헥산산 구리, 헵탄산 구리, 옥탄산 구리, 2-에틸헥산산 구리, 노난산 구리 등의 지방식 카본산의 구리염; 말론산 구리, 숙신산 구리, 말레산 구리 등의 디카본산의 구리염; 벤조산 구리, 살리실산 구리 등의 방향족 카본산의 구리염; 포름산 구리, 하이드록시아세트산 구리, 글리옥실산 구리, 락트산 구리, 옥살산 구리, 타르타르산 구리, 말산 구리, 구연산 구리 등의 카복시기를 갖는 유기산의 구리염 등이 적합하다. 또한, 포름산 구리는, 무수화물이라도 좋고, 수화되어 있어도 좋다. 포름산 구리의 수화물로서는, 4수화물을 들 수 있다.
또한, 구리와 아세틸아세톤 유도체와의 착염으로서는, 예를 들면, 아세틸아세토네이트 구리, 1,1,1-트리메틸아세틸아세토네이트 구리, 1,1,1,5,5,5-헥사메틸아세틸아세토네이트 구리, 1,1,1-트리플루오로아세틸아세토네이트 구리, 1,1,1,5,5,5-헥사플루오로아세틸아세토네이트 구리 등이 적합하다.
이들 중에서도, 환원제 또는 용제에 대한 용해성이나 분산성, 형성되는 도통부의 저항 특성을 고려한 경우, 아세트산 구리, 프로피온산 구리, 이소부티르산 구리, 발레르산 구리, 이소발레르산 구리, 포름산 구리, 포름산 구리 4수화물, 글리옥실산 구리 등의 구리 카본산염 및, 수산화 구리가 바람직하다.
은염으로서는, 은의 염이면 특별히 한정되지 않는다. 예를 들면, 질산 은, 아세트산 은, 산화 은, 아세틸아세톤 은, 벤조산 은, 브롬산 은, 브롬화 은, 탄산 은, 염화 은, 구연산 은, 불화 은, 요오드산 은, 요오드화 은, 락트산 은, 아질산 은, 과염소산 은, 인산 은, 황산 은, 황화 은, 트리플루오로아세트산 은을 들 수 있다.
도전성 잉크에 있어서는, 형성되는 도통부에 있어서, 금속 원자의 마이그레이션를 억제하는 관점에서, 구리염의 사용이 바람직하다. 구리염 중에서도, 특히 환원성을 갖는 포름산 구리, 아세트산 구리 및 수산화 구리가 보다 바람직하고, 환원성을 갖는 포름산 구리가 보다 바람직하다. 포름산 구리로서는, 무수화물이라도 좋고, 포름산 구리 4수화물이라도 좋다.
금속염의 함유량으로서는, 도전성 잉크의 전체량에 대하여, 0.01질량％∼50질량％의 범위가 바람직하고, 0.1질량％∼30질량％의 범위가 보다 바람직하다. 금속염의 함유량을 0.01질량％∼50질량％의 범위로 함으로써, 안정적이고 또한 우수한 도전성을 갖는 금속막으로서 도통부를 형성할 수 있다. 저저항값의 금속막을 얻는 관점에서는, 금속염의 함유량이 0.01질량％ 이상인 것이 바람직하다. 또한, 화학적으로 안정된 도전성 잉크를 얻는 관점에서는, 금속염의 함유량이 50질량％ 이하인 것이 바람직하다.
[환원제]
본 발명에서 이용되는 도전성 잉크는, 금속염에 포함되는 금속 이온을 환원하여 금속 단체로 하는 것을 목적으로 하고, 전술한 금속 성분인 금속염과 함께, 환원제를 함유한다. 환원제는, 도전성 잉크의 금속염에 포함되는 금속 이온에 대하여 환원성을 갖고 있으면 특별히 한정되지 않는다. 또한, 환원성이란, 도전성 잉크의 금속염에 포함되는 금속 이온을 환원할 수 있는 성질인 것을 가리킨다.
환원제로서는, 예를 들면, 티올기, 니트릴기, 아미노기, 하이드록시기 및 하이드록시카보닐기로부터 선택되는 적어도 1종의 관능기를 갖는 단분자 화합물이나, 질소 원자, 산소 원자 및 황 원자로부터 선택되는 적어도 1종의 헤테로 원자를 분자 구조 내에 갖는 폴리머를 들 수 있다.
단분자 화합물로서는, 예를 들면, 알칸티올류, 아민류, 하이드라진류, 모노알코올류, 디올류, 하이드록실아민류, α-하이드록시케톤류 및 카본산류를 들 수 있다.
폴리머로서는, 예를 들면, 폴리비닐피롤리돈, 폴리에틸렌이민, 폴리아닐린, 폴리피롤, 폴리티오펜, 폴리아크릴아미드, 폴리아크릴산, 카복시메틸셀룰로오스, 폴리비닐알코올 및 폴리에틸렌옥사이드를 들 수 있다.
이들 중에서도, 금속염의 용해성 및, 작업시에 있어서의 제거성을 고려하면, 알칸티올류 및 아민류로부터 선택되는 적어도 1종이 바람직하다.
알칸티올류로서는, 예를 들면, 에탄티올, n-프로판티올, i-프로판티올, n-부탄티올, i-부탄티올, t-부탄티올, n-펜탄티올, n-헥산티올, 사이클로헥산티올, n-헵탄티올, n-옥탄티올, 2-에틸헥산티올을 들 수 있다.
아민류로서는 아민 화합물을 들 수 있고, 예를 들면, 에틸아민, n-프로필아민, i-프로필아민, n-부틸아민, i-부틸아민, t-부틸아민, n-펜틸아민, n-헥실아민, 사이클로헥실아민, n-헵틸아민, n-옥틸아민, 2-에틸헥실아민, 2-에틸헥실프로필아민, 2-에톡시에틸아민, 3-에톡시프로필아민, n-노닐아민, n-데실아민, n-운데실아민, n-도데실아민, n-트리데실아민, n-테트라데실아민, n-펜타데실아민, n-헥사데실아민, 벤질아민, 아미노아세트알데히드디에틸아세탈 등의 모노아민 화합물; 에틸렌디아민, N-메틸에틸렌디아민, N,N'-디메틸에틸렌디아민, N,N,N',N'-테트라메틸에틸렌디아민, N-에틸에틸렌디아민, N,N'-디에틸에틸렌디아민, 1,3-프로판디아민, N,N'-디메틸-1,3-프로판디아민, 1,4-부탄디아민, N,N'-디메틸-1,4-부탄디아민, 1,5-펜탄디아민, N,N'-디메틸-1,5-펜탄디아민, 1,6-헥산디아민, N,N'-디메틸-1,6-헥산디아민, 이소포론디아민 등의 디아민 화합물; 디에틸렌트리아민, N,N,N',N",N"-펜타메틸디에틸렌트리아민, N-(아미노에틸)피페라진, N-(아미노프로필)피페라진 등의 트리아민 화합물을 들 수 있다.
하이드라진류로서는, 예를 들면, 1,1-디-n-부틸하이드라진, 1,1-디-t-부틸하이드라진, 1,1-디-n-펜틸하이드라진, 1,1-디-n-헥실하이드라진, 1,1-디사이클로헥실하이드라진, 1,1-디-n-헵틸하이드라진, 1,1-디-n-옥틸하이드라진, 1,1-디-(2-에틸헥실)하이드라진, 1,1-디페닐하이드라진, 1,1-디벤질하이드라진, 1,2-디-n-부틸하이드라진, 1,2-디-t-부틸하이드라진, 1,2-디-n-펜틸하이드라진, 1,2-디-n-헥실하이드라진, 1,2-디사이클로헥실하이드라진, 1,2-디-n-헵틸하이드라진, 1,2-디-n-옥틸하이드라진, 1,2-디-(2-에틸헥실)하이드라진, 1,2-디페닐하이드라진, 1,2-디벤질하이드라진을 들 수 있다.
모노알코올류로서는, 예를 들면, 메탄올, 에탄올, n-프로필알코올, i-프로필알코올, n-부틸알코올, i-부틸알코올, sec-부틸알코올, 펜탄올, 헥산올, 헵탄올, 옥탄올, 사이클로헥산올, 벤질알코올, 테르피네올을 들 수 있다.
디올류로서는, 예를 들면, 에틸렌글리콜, 프로필렌글리콜, 1,2-부탄디올, 1,2-펜탄디올, 1,2-헥산디올, 2,3-부탄디올, 2,3-펜탄디올, 2,3-헥산디올, 2,3-헵탄디올, 3,4-헥산디올, 3,4-헵탄디올, 3,4-옥탄디올, 3,4-노난디올, 3,4-데칸디올, 4,5-옥탄디올, 4,5-노난디올, 4,5-데칸디올, 5,6-데칸디올, 3-N,N-디메틸아미노-1,2-프로판디올, 3-N,N-디에틸아미노-1,2-프로판디올, 3-N,N-디-n-프로필아미노-1,2-프로판디올, 3-N,N-디-i-프로필아미노-1,2-프로판디올, 3-N,N-디-n-부틸아미노-1,2-프로판디올, 3-N,N-디-i-부틸아미노-1,2-프로판디올, 3-N,N-디-t-부틸아미노-1,2-프로판디올을 들 수 있다.
하이드록실아민류로서는, 예를 들면, N,N-디에틸하이드록실아민, N,N-디-n-프로필하이드록실아민, N,N-디-n-부틸하이드록실아민, N,N-디-n-펜틸하이드록실아민, N,N-디-n-헥실하이드록실아민을 들 수 있다.
α-하이드록시케톤류로서는, 예를 들면, 하이드록시아세톤, 1-하이드록시-2-부탄온, 3-하이드록시-2-부탄온, 1-하이드록시-2-펜탄온, 3-하이드록시-2-펜탄온, 2-하이드록시-3-펜탄온, 3-하이드록시-2-헥산온, 2-하이드록시-3-헥산온, 4-하이드록시-3-헥산온, 4-하이드록시-3-헵탄온, 3-하이드록시-4-헵탄온, 5-하이드록시-4-옥탄온을 들 수 있다.
카본산류로서는, 금속염에 대하여 환원성을 갖는 것이면 특별히 한정하지 않지만, 예를 들면, 포름산, 하이드록시아세트산, 글리옥실산, 락트산, 옥살산, 타르타르산, 말산, 구연산을 들 수 있다.
상기의 환원제는, 상기의 금속염의 종류에 따라서 이것을 환원할 수 있는 것을 1종 또는 2종 이상을 적절하게 선택 또는 조합하여 이용할 수 있다. 예를 들면, 금속염으로서 포름산 구리를 이용하는 경우, 환원제는 아민 화합물이 바람직하고, 2-에틸헥실아민, 2-에틸헥실프로필아민, 2-에톡시에틸아민, 3-에톡시프로필아민 및 아미노아세트알데히드디에틸아세탈이 보다 바람직하다.
환원제의 함유량으로서는, 도전성 잉크의 전체량에 대하여, 1질량％∼99질량％의 범위가 바람직하고, 10질량％∼90질량％의 범위가 보다 바람직하다. 환원제의 함유량을 1질량％∼99질량％의 범위로 함으로써, 우수한 도전성을 갖는 금속막을 형성할 수 있다. 또한, 환원제의 함유량을 10질량％∼90질량％의 범위로 함으로써, 낮은 저항값을 가지며, 전극과의 밀착성이 우수한 금속막을 형성할 수 있다.
[금속 미립자]
본 발명에서 이용되는 도전성 잉크는, 금속염의 환원 석출 속도를 향상시키는, 혹은, 도전성 잉크의 점도를 조절할 목적으로, 추가로 금속 미립자를 함유할 수 있다.
금속 미립자로서는, 특별히 한정하지 않지만, 예를 들면, 금, 은, 구리, 백금 및 파라듐으로부터 선택되는 적어도 1종의 금속종을 함유하는 미립자가 바람직하다. 이들 금속종은, 단체라도 그 외의 금속과의 합금이라도 좋다. 바람직한 금속 미립자로서는, 금 미립자, 은 미립자, 구리 미립자, 백금 미립자, 파라듐 미립자, 은 코팅 구리 미립자로부터 선택되는 적어도 1종이다.
이들 중에서도, 비용면, 입수의 용이함 및, 도전성의 도통부를 형성할 때의 촉매능으로부터, 은, 구리 및 파라듐으로부터 선택되는 적어도 1종의 금속종을 함유하는 금속 미립자가 바람직하다. 이들 이외의 금속 미립자를 사용해도 좋지만, 예를 들면, 금속염으로 구리염을 이용한 경우, 구리 이온에 의해 금속 미립자가 산화되거나, 촉매능이 저하 또는 발현되지 않고, 구리염으로부터 금속 구리로의 환원 석출 속도가 저하되는 경우가 있기 때문에, 전술한 금속 미립자를 사용하는 것이 보다 바람직하다.
금속 미립자의 평균 입자경은, 0.05㎛∼5㎛의 범위인 것이 바람직하다. 금속 표면의 활성이 높아져 산화 반응이 발생하는 것을 방지하는 관점 및, 금속 미립자끼리의 응집을 방지하는 관점에서, 금속 미립자의 평균 입자경은 0.05㎛ 이상이 바람직하다. 또한, 장기 보존할 때에 금속 미립자의 침강을 방지하는 관점에서, 금속 미립자의 평균 입자경은 5㎛ 이하인 것이 바람직하다.
금속 미립자의 평균 입자경의 측정 방법은 이하와 같이 결정된다. 투과형 전자 현미경(TEM), 전계 방사형 투과 전자현미경(FE-TEM), 전계 방사형 주사 전자현미경(FE-SEM) 등의 현미경을 이용하여 관측된 시야 중으로부터, 금속 미립자의 입자경이 비교적 고르게 되어 있는 개소를 3개소 선택하고, 입경 측정에 가장 적합한 배율로 촬영한다. 얻어진 각각의 사진으로부터, 입자경이 비교적 고르게 되어 있다고 생각되는 입자를 100개 선택하고, 그 직경을 자 등의 측장기(測長機)로 측정하고, 측정 배율을 나누어 입자경을 산출하고, 이들 값을 산술 평균함으로써, 구할 수 있다. 또한, 표준 편차에 대해서는, 전술한 관찰시에 개개의 금속 미립자의 입자경과 수에 의해 구할 수 있다. 그리고, 변동 계수(CV값)는, 전술한 평균 입자경 및 그 표준 편차에 기초하여, 하기식에 의해 산출할 수 있다.
CV값＝(표준 편차/평균 입자경)×100(％)
금속 미립자는 시판의 것이라도 좋고, 공지의 방법에 의해 합성한 것이라도 좋고, 특별히 한정되지 않는다. 공지의 합성 방법으로서는, 예를 들면, 스퍼터링법이나 가스 중 증착법 등, 물리적인 수법으로 합성 반응을 행하는 기상법(건식법)이나, 금속 화합물 용액을 표면 보호제의 존재하, 환원하여 금속 미립자를 석출시키는 등의 액상법(습식법) 등이 일반적으로 알려져 있다.
금속 미립자의 순도에 대해서는 특별히 한정하지 않지만, 금속막으로 했을 때의 도전성을 얻는 관점에서, 95％ 이상이 바람직하고, 99％ 이상이 보다 바람직하다.
금속 미립자의 함유량으로서는, 도전성 잉크의 전체량에 대하여, 0질량％∼60질량％의 범위가 예시되고, 금속 미립자를 이용하는 경우는 1질량％∼40질량％의 범위가 바람직하고, 1질량％∼20질량％의 범위가 보다 바람직하다.
[용제]
본 발명에서 이용되는 도전성 잉크는, 적절한 점도로 조절하여 생산성을 향상시키는 관점이나, 저저항으로 균일한 도통부를 얻는 관점에서, 용제를 함유하는 것이 바람직하다.
용제로서는, 도전성 잉크 중의 각 성분을 용해 또는 분산할 수 있는 것이며, 금속염의 환원 반응에 관여하지 않는 유기 용제를 들 수 있다. 구체적으로는, 에테르류, 에스테르류, 지방족 탄화수소류 및 방향족 탄화수소류로부터 선택되는 1종, 또는 상용성이 있는 2종 이상의 혼합물을 들 수 있다.
에테르류로서는, 예를 들면, 헥실메틸에테르, 디에틸렌글리콜디메틸에테르, 디에틸렌글리콜디에틸에테르, 트리에틸렌글리콜디메틸에테르, 트리에틸렌글리콜디에틸에테르, 테트라하이드로푸란, 테트라하이드로피란, 1,4-디옥산을 들 수 있다.
에스테르류로서는, 예를 들면, 포름산 메틸, 포름산 에틸, 포름산 부틸, 아세트산 메틸, 아세트산 에틸, 아세트산 부틸, 프로피온산 메틸, 프로피온산 에틸, 프로피온산 부틸, γ-부티로락톤을 들 수 있다.
지방족 탄화수소류로서는, 예를 들면, n-펜탄, n-헥산, n-헵탄, n-옥탄, n-노난, n-데칸, n-운데칸, n-도데칸, 사이클로헥산, 데칼린을 들 수 있다.
방향족 탄화수소류로서는, 예를 들면, 벤젠, 톨루엔, 자일렌, 에틸벤젠, n-프로필벤젠, i-프로필벤젠, n-부틸벤젠, 메시틸렌, 클로로벤젠, 디클로로벤젠 등을 들 수 있다.
이들 유기 용제 중, 특히 액상의 도전성 잉크의 점도의 조정의 용이함의 관점에서, 헥실메틸에테르, 디에틸렌글리콜디메틸에테르, n-옥탄 등이 바람직하다.
용제의 함유량은, 도전성 잉크의 전체량에 대하여, 0질량％∼95질량％의 범위가 예시되고, 용제를 이용하는 경우는 1질량％∼70질량％의 범위가 바람직하고, 10질량％∼50질량％의 범위가 보다 바람직하다.
[도전성 잉크의 조제]
도전성 잉크를 조제하는 경우의 혼합 방법으로서는, 특별히 한정하지 않지만, 예를 들면, 교반 날개에 의한 교반, 스터러 및 교반자에 의한 교반, 비탕기에 의한 교반, 초음파(호모게나이저), 웨이브 로터에 의한 교반을 들 수 있다. 교반 조건으로서는, 예를 들면, 교반 날개에 의한 교반의 경우, 교반 날개의 회전 속도는, 통상 1rpm∼4000rpm의 범위, 바람직하게는 100rpm∼2000rpm의 범위이다. 웨이브 로터로 혼합하는 경우의 용기의 회전 속도는, 통상 10∼100rpm의 범위, 바람직하게는 50∼100rpm에서의 범위이다.
도전성 잉크의 점도는, 도포·인쇄 방법에 따라서 조정할 수 있다. 도전성 잉크의 점도는, 1㎩·s 이하가 바람직하고, 0.2㎩·s 이하가 보다 바람직하고, 0.1㎩·s 이하가 더욱 바람직하다. 하한은 특별히 한정되지 않지만, 0.007㎩·s가 예시되고, 0.01㎩·s가 보다 바람직하다.
도포·인쇄 방법에 따라서, 환원제의 종류와 양, 혹은, 필요에 따라서 이용되는 금속 미립자 및 용제의 종류와 양을 조정하여, 도전성 잉크의 점도를 조절할 수 있다. 예를 들면, 디스펜서를 이용하는 경우, 도전성 잉크의 점도는 0.01㎩·s∼1㎩·s가 바람직하다.
도전성 잉크의 점도를 이러한 값으로 조절함으로써, 작업성이 향상되고, 또한 구멍 내에 기포를 남기지 않고 도포·인쇄할 수 있다. 따라서, 본 발명에서 형성되는 금속막에 의해 접속되는 복수의 전극 간의, 보다 높은 도통 신뢰성을 얻을 수 있다.
또한, 상기 점도는, 온도 20℃, 전단 속도 10sec-1의 조건으로 측정된다. 상기 점도는, 캐필러리형, 이중 원통형 등의 전단 속도를 규정할 수 있는 점도 측정 방법이면 어느 방법을 이용해도 측정 가능하지만, 예를 들면, 콘/플레이트형(E형) 점도계의 사용이 바람직하다.
(실시예)
이하, 실시예에 기초하여 본 발명의 실시 형태를 보다 구체적으로 설명한다. 그러나, 본 발명은 이들 실시예에 의해 전혀 한정되지 않는다. 또한, 이하의 실시예에 있어서 특별히 언급하지 않는 한, 「부」는 「질량부」를 나타낸다.
＜도전성 잉크의 조제＞
[실시예 A1]
포름산 구리 4수화물 20부, 2-에틸헥실아민 80부를, 실온에서 웨이브 로터에 의해 50rpm의 조건으로 혼합하여, 0.1㎩·s의 점도의 구리 잉크를 조제했다. 또한, 구리 잉크의 점도는, E형 점도계(RE-80/85L형, 토키산교)에 의해, 온도 20℃, 전단 속도 10sec-1의 조건으로 측정했다.
[실시예 A2∼A7]
실시예 A1에 있어서, 금속염, 환원제 및 용제를 표 1에 나타내는 바와 같이 변경한 것 이외에는 실시예 A1과 동일하게 하여, 구리 잉크를 조제했다. 또한, 표 1중의 금속염, 환원제 및 용제에 대한 수치의 단위는 「부」이다. 얻어진 구리 잉크의 점도를 표 1에 나타낸다.
Figure pat00001
＜프린트 배선 기판의 제조와 평가＞
[실시예 B1]
도 3은 실시예 B1에 의한 금속막을 형성하는 방법을 나타내는 제조 공정도이다.
두께 1㎜의 유리 에폭시 수지 기판(31)에 두께 18㎛의 구리박이 라미네이트 되어 있는 동장적층판(파나소닉사 제조, R1705)을 에칭하여, 도 3(a)에 나타나 있는 바와 같이, 폭 100㎛의 라인 및 직경 200㎛의 랜드를 갖는 하층 구리 패턴(32)을 형성했다.
두께 65㎛의 절연층과 두께 5㎛의 구리박을 갖는 수지 부착 구리박(MRG-200; 미츠이킨조쿠코교 가부시키가이샤 제조)을 라미네이터에 의해 기판(31) 상에 적층하여, 도 3(b)에 나타나 있는 바와 같이, 기판(31) 상에 구리박층(33) 및 절연층(34)을 형성했다.
도 3(c)에 나타나 있는 바와 같이, 기판(31) 상에 적층한 구리박층(33) 및 절연층(34)에 있어서, 하층 구리 패턴(32)의 랜드의 중심 위치에 대응하는 위치에 있는 구리박층(33)을 포토 리소 공정 및 에칭 공정에서, 직경 100㎛의 원형 형상으로 에칭하고, 다음으로 탄산 가스 레이저(미츠비시덴키사 제조　GTX-605)를 이용하여, 구리박층(33)의 에칭으로 노출된 절연층(34)을, 하층 구리 패턴(32)이 노출될 때까지 제거하여, 상기 랜드에 도달하는, 개구부의 직경 100㎛의 비아 구멍(35)을 형성했다. 또한, 이것을 과망간산액에 침지함으로써, 비아 구멍(35)의 측벽에 부착된 유기물이나, 비아 구멍(35)의 저면에 노출된 랜드 전극 표면에 부착된 유기물을 제거했다.
디스펜서(무사시엔지니어링사 제조 비접촉 제트 디스펜서 SHOTMASTER 200DS)에 의해, 실시예 A1에 기재한 구리 잉크를, 노즐경 32게이지를 사용하여, 비아 구멍(35)에 충전했다.
그 후, 구리 잉크를 도포한 기판을 질소 분위기 중에서, 170℃, 10분간의 처리를 함으로써, 도 3(d)에 나타나 있는 바와 같이, 비아 구멍(35)의 내표면에 두께 0.5∼1.0㎛의 도전층(36)을 형성했다.
도 3(e) 및 도 3(f)에 나타나 있는 바와 같이, 구리박층(33) 상에 포토레지스트층(37)을 패터닝하고, 구리박층(33)의 노출부를 에칭함으로써, 상층 구리 패턴(38)을 형성했다.
도 3(g)에 나타나 있는 바와 같이, 디지털 멀티 미터 Kethley2000에 의해, 얻어진 상층 구리 패턴(38b와 38c)과의 사이(최소 전극 간 거리 50㎛)의 절연 저항이 10㏁ 이상이며, 상층 구리 패턴(38a)과 하층 구리 패턴(32a)과의 도통 저항이 10Ω 이하인 것을 확인했다. 실시예 B1에 있어서, 실시예 A1에서 얻어진 구리 잉크를 대신하여 실시예 A2∼A7에서 얻어진 구리 잉크를 이용한 경우에서도, 동일한 결과가 얻어졌다.
[실시예 B2]
도 4는 실시예 B2에 의한 금속막을 형성하는 방법을 나타내는 제조 공정도이다.
두께 1㎜의 유리 에폭시 수지 기판(41)에 두께 18㎛의 구리박이 라미네이트 되어 있는 동장적층판(파나소닉사 제조　R1705)을 에칭하여, 도 4(a)에 나타나 있는 바와 같이, 폭 100㎛의 라인 및 직경 200㎛의 랜드를 갖는 하층 구리 패턴(42)을 형성했다.
두께 70㎛의 수지층(ABF-GX13; 아지노모토파인테크노 가부시키가이샤 제조)을 라미네이터에 의해 기판(41) 상에 적층하여, 도 4(b)에 나타나 있는 바와 같이, 기판(41) 상에 절연층(44)을 형성했다.
도 4(c)에 나타나 있는 바와 같이, 기판(41) 상에 적층된 절연층(44)에 있어서, 하층 구리 패턴(42)의 랜드의 중심 위치에 대응하는 위치에, 탄산 가스 레이저(미츠비시덴키사 제조 GTX-605)를 이용하여, 상기 랜드에 도달하는, 개구부의 직경 100㎛의 비아 구멍(45)을 형성했다. 또한, 이것을 과망간산액에 침지함으로써, 비아 구멍(45)의 측벽에 부착된 유기물이나, 비아 구멍(45)의 저면에 노출된 랜드 전극 표면에 부착된 유기물을 제거했다.
바 코팅법에 의해, 실시예 A1에 기재한 구리 잉크를, 비아 구멍(45)에 충전함과 동시에, 절연층(44)의 표면 상에 코팅했다. 도포 조건은, 스페이서 두께 0.1㎜, 바 속도 5㎝/초로, 구리 잉크를 코팅했다.
그 후, 구리 잉크를 코팅한 기판을 질소 분위기 중에서, 170℃, 10분간의 처리를 함으로써, 도 4(d)에 나타나 있는 바와 같이, 비아 구멍(45)의 내표면, 절연층(44)의 표면 상에 두께 0.5∼1.0㎛의 도전층(46)을 형성했다.
도 4(e)에 나타나 있는 바와 같이, 도전층(46) 상에 포토레지스트층(47)을 패터닝하고, 도전층(46)의 노출부를 에칭함으로써, 상층 구리 패턴(48)을 형성했다.
도 4(f)에 나타나 있는 바와 같이, 디지털 멀티 미터 Kethley2000에 의해, 얻어진 상층 구리 패턴(48b와 48c)과의 사이(최소 전극 간 거리 30㎛)의 절연 저항이 10㏁ 이상이며, 상층 구리 패턴(48a)과 하층 구리 패턴(42a)과의 도통 저항이 10Ω 이하인 것을 확인했다. 실시예 B2에 있어서, 실시예 A1에서 얻어진 구리 잉크를 대신하여 실시예 A2∼A7에서 얻어진 구리 잉크를 이용한 경우에서도, 동일한 결과가 얻어졌다.
[실시예 B3]
도 5는 실시예 B3에 의한 금속막을 형성하는 방법을 나타내는 제조 공정도이다.
두께 1㎜의 유리 에폭시 수지 기판(51)에 두께 18㎛의 구리박이 라미네이트 되어 있는 동장적층판(파나소닉사 제조　R1705)을 에칭하여, 도 5(a)에 나타나 있는 바와 같이, 폭 100㎛의 라인 및 직경 200㎛의 랜드를 갖는 하층 구리 패턴(52)을 형성했다.
두께 70㎛의 수지층(ABF-GX13: 아지노모토파인테크노 가부시키가이샤 제조)을 라미네이터에 의해 기판(51) 상에 적층하여, 도 5(b)에 나타나 있는 바와 같이, 기판(51) 상에 절연층(54)을 형성했다.
도 5(c)에 나타나 있는 바와 같이, 기판(51) 상에 적층된 절연층(54)에 있어서, 하층 구리 패턴(52)의 랜드의 중심 위치에 대응하는 위치에, 탄산 가스 레이저(미츠비시덴키사 제조 GTX-605)를 이용하여, 상기 랜드에 도달하는, 개구부의 직경 100㎛의 비아 구멍(55)을 형성했다. 또한, 이것을 과망간산액에 침지함으로써, 비아 구멍(55)의 측벽에 부착된 유기물이나, 비아 구멍(55)의 저면에 노출된 랜드 전극 표면에 부착된 유기물을 제거했다.
디스펜서(무사시엔지니어링사 제조 비접촉 제트 디스펜서 SHOTMASTER 200DS)에 의해, 실시예 A1에 기재한 구리 잉크를, 노즐경 32게이지를 사용하여, 비아 구멍(55)에 충전함과 동시에, 절연층(54)의 표면 상에 L/S＝200㎛/200㎛의 패턴을 형성했다.
그 후, 구리 잉크를 코팅한 기판을 질소 분위기 중에서, 170℃, 10분간의 처리를 함으로써, 도 5(d)에 나타나 있는 바와 같이, 두께 0.5∼1.0㎛의 도전층(56)을 비아 구멍(55)의 내표면에 형성함과 함께, 두께 0.5∼1.0㎛의 상층 구리 패턴(58)을 절연층(54) 상에 형성했다.
도 5(e)에 나타나 있는 바와 같이, 디지털 멀티 미터 Kethley2000에 의해, 얻어진 상층 구리 패턴(58b와 58c)과의 사이(최소 전극 간 거리 200㎛)의 절연 저항이 10㏁ 이상이며, 상층 구리 패턴(58a)과 하층 구리 패턴(52a)과의 도통 저항이 10Ω 이하인 것을 확인했다. 실시예 B3에 있어서, 실시예 A1에서 얻어진 구리 잉크를 대신하여 실시예 A2∼A7에서 얻어진 구리 잉크를 이용한 경우에서도, 동일한 결과가 얻어졌다.
본 발명의 금속막 형성 방법에 의해, 구멍의 내표면 및 전극에 의해 강고하게 밀착하는 금속막을 형성할 수 있고, 구멍에 접하는 전극끼리의 접속을 높은 도통 신뢰성으로 실현할 수 있다. 또한, 리페어 처리도 간편하기 때문에, 예를 들면 다층 배선 기판과 같은 회로 기판의 제조나, 이것을 이용한 전자기기의 제조 등에 널리 이용할 수 있다.
1, 11 : 제1 전극
2, 12 : 제2 전극
3, 13 : 제1 기판
4, 14 : 제2 기판
5, 15 : 비아 구멍
6, 16 : 금속막
17 : 접착층
31, 41, 51 : 기판
32, 42, 52 : 하층 구리 패턴
33 : 구리박층
34, 44, 54 : 절연층
35, 45, 55 : 비아 구멍
36, 46, 56 : 금속막(도전층)
37, 47 : 포토레지스트층
38, 48, 58 : 상층 구리 패턴
100 : 기판
101 : 코어 기판
102 : 절연층
201 : 구멍
202 : 구멍의 측벽
203 : 구멍의 저면(폐색부)
204 : 구멍의 개구부

Claims (19)

  1. 구멍을 갖는 기판의, 상기 구멍과 접하는 표면과,
    금속염 및 환원제를 함유하는 도전성 잉크
    를 접촉시킨 상태에서, 상기 기판을 가열하는 공정을 갖는 금속막 형성 방법.
  2. 제1항에 있어서,
    상기 도전성 잉크의 점도가 1㎩·s 이하인 금속막 형성 방법.
  3. 제1항에 있어서,
    상기 기판이,
    한쪽 끝(一端)이 개구된 개구부와, 나머지 한쪽 끝이 폐색된 폐색부를 갖는 비(非)관통공이 형성된 기판인 금속막 형성 방법.
  4. 제3항에 있어서,
    상기 기판은 복수의 층이 적층되어 이루어지는 것으로서,
    상기 개구부는, 제1층에 형성된 관통공에 의해 형성되는 것이고,
    상기 폐색부는, 제2층에 의해 형성되는 것인 금속막 형성 방법.
  5. 제3항에 있어서,
    상기 개구부의 직경이 1∼1000㎛인 금속막 형성 방법.
  6. 제1항에 있어서,
    상기 기판에, 상기 구멍에 접하여, 전극이 적어도 1개 형성되어 있는 금속막 형성 방법.
  7. 제1항에 있어서,
    상기 금속염이 구리염인 금속막 형성 방법.
  8. 제7항에 있어서,
    상기 구리염이, 포름산 구리 및 포름산 구리 4수화물로부터 선택되는 적어도 1종인 금속막 형성 방법.
  9. 제1항에 있어서,
    상기 환원제가, 알칸티올류, 아민류, 하이드라진류, 모노알코올류, 디올류, 하이드록실아민류, α-하이드록시케톤류 및 카본산류로부터 선택되는 적어도 1종인 금속막 형성 방법.
  10. 제1항에 있어서,
    상기 도전성 잉크가, 추가로 용제를 함유하는 금속막 형성 방법.
  11. 제1항에 있어서,
    상기 가열이, 비산화성 분위기하에서 50℃∼500℃의 범위에서 행해지는 금속막 형성 방법.
  12. 제1항에 있어서,
    상기 기판에 있어서 상기 구멍과 접하는 표면에 도전성 잉크를 접촉시키는 방법이, 도포 또는 인쇄에 의한 것인 금속막 형성 방법.
  13. 제1항에 있어서,
    상기 구멍이, 다층 배선 기판에 형성된 비아 구멍(via hole), 반도체 기판에 형성된 스루 실리콘 비아, 또는 반도체 기판 상에 적층되는 다층 배선층에 형성된 비아 구멍인 금속막 형성 방법.
  14. 제1항에 있어서,
    다이내믹 랜덤 액세스 메모리의 커패시터 셀을 구성하는 커패시터 전극을 형성하기 위한 금속막 형성 방법.
  15. 제1항 내지 제14항 중 어느 한 항에 기재된 금속막 형성 방법에 이용되는 금속염 및 환원제를 함유하는 도전성 잉크.
  16. 제15항에 있어서,
    1㎩·s 이하의 점도를 갖는 도전성 잉크.
  17. 비아 구멍과 접하는 표면에, 제15항에 기재된 도전성 잉크로 형성된 금속막을 갖는 다층 배선 기판.
  18. 반도체 기판에 형성된 스루 실리콘 비아 또는 반도체 기판 상에 적층되는 다층 배선층에 형성된 비아 구멍과 접하는 표면에, 제15항에 기재된 도전성 잉크로 형성된 금속막을 갖는 반도체 기판.
  19. 제15항에 기재된 도전성 잉크로 형성된 커패시터 전극을 갖는 다이내믹 랜덤 액세스 메모리의 커패시터 셀.
KR1020140006802A 2013-02-28 2014-01-20 금속막 형성 방법, 상기 방법에 이용하는 도전성 잉크, 다층 배선 기판, 반도체 기판, 및 커패시터 셀 KR20140108113A (ko)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2013039537 2013-02-28
JPJP-P-2013-039537 2013-02-28
JPJP-P-2013-243799 2013-11-26
JP2013243799A JP2014194070A (ja) 2013-02-28 2013-11-26 金属膜形成方法および前記方法に用いる導電性インク

Publications (1)

Publication Number Publication Date
KR20140108113A true KR20140108113A (ko) 2014-09-05

Family

ID=51438764

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020140006802A KR20140108113A (ko) 2013-02-28 2014-01-20 금속막 형성 방법, 상기 방법에 이용하는 도전성 잉크, 다층 배선 기판, 반도체 기판, 및 커패시터 셀

Country Status (2)

Country Link
KR (1) KR20140108113A (ko)
CN (1) CN104022072A (ko)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106304627B (zh) * 2015-05-13 2019-10-29 上海和辉光电有限公司 一种测试焊盘结构及其制备方法
TWI656180B (zh) * 2017-09-29 2019-04-11 台虹科技股份有限公司 導電油墨
CN108566735B (zh) * 2017-12-15 2020-06-09 中国科学院福建物质结构研究所 一种阵列铜氧化物半导体传感器及其制备方法和用途
CA3085837A1 (en) * 2017-12-22 2019-06-27 National Research Council Of Canada Copper ink for high conductivity fine printing
CN114980497A (zh) * 2021-02-20 2022-08-30 嘉联益电子(昆山)有限公司 具导通孔的电路板线路结构的制作方法及所制成的具导通孔的电路板线路结构

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005311156A (ja) * 2004-04-23 2005-11-04 Matsushita Electric Ind Co Ltd コンデンサを内蔵したセラミック多層基板
US7425740B2 (en) * 2005-10-07 2008-09-16 Taiwan Semiconductor Manufacturing Company, Ltd. Method and structure for a 1T-RAM bit cell and macro
JP4894266B2 (ja) * 2006-01-06 2012-03-14 住友金属鉱山株式会社 導電粉の表面処理方法と導電粉及び導電性ペースト
JP2008205430A (ja) * 2007-01-26 2008-09-04 Konica Minolta Holdings Inc 金属パターン形成方法及び金属塩混合物

Also Published As

Publication number Publication date
CN104022072A (zh) 2014-09-03

Similar Documents

Publication Publication Date Title
US20160057866A1 (en) Metal film forming method and conductive ink used in said method
TWI568523B (zh) Copper powder, copper paste, conductive film manufacturing method and conductive coating
US20160330850A1 (en) Method for producing printed wiring board
KR20140108113A (ko) 금속막 형성 방법, 상기 방법에 이용하는 도전성 잉크, 다층 배선 기판, 반도체 기판, 및 커패시터 셀
KR101151366B1 (ko) 도전성 입자 및 이의 제조방법
US10076032B2 (en) Substrate for printed circuit board, printed circuit board, and method for producing substrate for printed circuit board
EP2053639A1 (en) Method for manufacturing electronic circuit component
JP6400503B2 (ja) プリント配線板用基材及びプリント配線板
CN107926115B (zh) 印刷线路板和电子部件
JP6585032B2 (ja) プリント配線板用基板、プリント配線板及びプリント配線板用基板の製造方法
US20180315519A1 (en) Coating liquid for forming conductive layer and method for manufacturing conductive layer
US10292265B2 (en) Substrate for printed circuit board, printed circuit board, and method for producing substrate for printed circuit board
JP6466110B2 (ja) プリント配線板用基板、プリント配線板及びプリント配線板用基板の製造方法
JP2014041969A (ja) プリント配線板の製造方法
TWI600793B (zh) 金屬膜形成方法、導電性墨水、多層配線基板、半導體基板及動態隨機存取記憶體的電容器單元
JP6484026B2 (ja) プリント配線板用基板及びプリント配線板並びにプリント配線板用基板の製造方法
JP2014107484A (ja) 接続方法および導電性インク
WO2019077815A1 (ja) プリント配線板用基材及びプリント配線板
JP2017073415A (ja) プリント配線板用基材、プリント配線板及び電子部品
JP2023014235A (ja) プリント配線板用基材、プリント配線板用基材の製造方法およびプリント配線板
JP5267487B2 (ja) プリント配線板用基板、プリント配線板用基板の製造方法
JP7032127B2 (ja) プリント配線板用基材、プリント配線板及びプリント配線板用基材の製造方法
KR20230008068A (ko) 금속 산화물 층의 생성을 통해 유리 기판에 대한 금속의 증가된 결합성을 제공하기 위한 유리 물품의 제조 방법, 및 금속 산화물 층을 포함하는 유리 인터포저와 같은 유리 물품
WO2019130691A1 (ja) プリント配線板用基材及びプリント配線板
JP5327107B2 (ja) プリント配線板用基板、プリント配線板、プリント配線板の製造方法

Legal Events

Date Code Title Description
WITN Withdrawal due to no request for examination